DE10214160B4 - Semiconductor arrangement with Schottky contact - Google Patents

Semiconductor arrangement with Schottky contact Download PDF

Info

Publication number
DE10214160B4
DE10214160B4 DE10214160.6A DE10214160A DE10214160B4 DE 10214160 B4 DE10214160 B4 DE 10214160B4 DE 10214160 A DE10214160 A DE 10214160A DE 10214160 B4 DE10214160 B4 DE 10214160B4
Authority
DE
Germany
Prior art keywords
zone
connection
schottky contact
semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10214160.6A
Other languages
German (de)
Other versions
DE10214160A1 (en
Inventor
Dr. Hirler Franz
Joachim Krumrey
Dr. Rieger Walter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10214160.6A priority Critical patent/DE10214160B4/en
Priority to US10/147,546 priority patent/US6998678B2/en
Publication of DE10214160A1 publication Critical patent/DE10214160A1/en
Application granted granted Critical
Publication of DE10214160B4 publication Critical patent/DE10214160B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors

Abstract

Halbleiteranordnung, mit: – einem Halbleiterkörper (100) mit einer ersten Anschlusszone (10, 12; 10A, 12) eines ersten Leitungstyps, einer zweiten Anschlusszone (30) des ersten Leitungstyps und einer zwischen der ersten und zweiten Anschlusszone (10, 12, 30; 10A, 12, 30) ausgebildeten Body-Zone (20) eines zweiten Leitungstyps, der zum ersten Leitungstyp entgegengesetzt ist, wobei die erste Anschlusszone (10, 12; 10A, 12), die Body-Zone (20) und die zweite Anschlusszone (30) wenigstens abschnittsweise in vertikaler Richtung des Halbleiterkörpers (100) übereinander angeordnet sind, – einer Steuerelektrode (40), die isoliert gegenüber dem Halbleiterkörper (100) in einem Graben (17) ausgebildet ist, der sich in vertikaler Richtung des Halbleiterkörpers (100) von der zweiten Anschlusszone (30) durch die Body-Zone (20) bis in die erste Anschlusszone (10, 12; 10A, 12) erstreckt, – einer die zweite Anschlusszone (30) kontaktierenden ersten Anschlusselektrode (60), die gegenüber der Steuerelektrode (40) isoliert ist, und – einem Schottky-Kontakt (14), der zwischen der ersten Anschlusselektrode (60) und der ersten Anschlusszone (12) benachbart zu der Body-Zone (20) gebildet ist, wobei: – im Übergangsbereich zwischen der ersten Anschlusselektrode (60) und der ersten Anschlusszone (12) Bereiche mit Schottky-Kontakt (14) und Bereiche (15) ohne Schottky-Kontakt einander abwechseln, dadurch gekennzeichnet, dass die erste Anschlusselektrode (60) abschnittsweise in einem in vertikaler Richtung des Halbleiterkörpers (100) verlaufenden weiteren, unterhalb der Body-Zone (20) endenden Graben (62) ausgebildet ist, wobei die Bereiche mit Schottky-Kontakt (14) und die Bereiche (15) ohne Schottky-Kontakt angrenzend an den weiteren Graben (62) gebildet sind, und der Schottky-Kontakt an einem Boden des weiteren Grabens (62) gebildet ist, und dass die zweite Anschlusszone (30) an in vertikaler Richtung des Halbleiterkörpers (100) verlaufenden Seitenwänden des weiteren Grabens (62) freiliegt und dort und nicht an einer Vorderseite (101) des Halbleiterkörpers (100) durch die erste Anschlusselektrode (60) kontaktiert ist, wobei die erste Anschlusselektrode (60) durch eine starke Implantationsdotierung der Seitenwand der Body-Zone (20) mit dem zweiten Leitfähigkeitstyp die Body-Zone (20) mit der zweiten Anschlusszone (30) kurzschließt.A semiconductor arrangement comprising: a semiconductor body (100) with a first connection zone (10, 12; 10A, 12) of a first conductivity type, a second connection zone (30) of the first conductivity type and one between the first and second connection zones (10, 12, 30) ; 10A, 12, 30) formed body zone (20) of a second conduction type which is opposite to the first conduction type, wherein the first connection zone (10, 12; 10A, 12), the body zone (20) and the second connection zone (30) are arranged one above the other at least in sections in the vertical direction of the semiconductor body (100), - a control electrode (40) which is isolated from the semiconductor body (100) in a trench (17) which extends in the vertical direction of the semiconductor body (100 ) extends from the second connection zone (30) through the body zone (20) to the first connection zone (10, 12; 10A, 12), - a first connection electrode (60) contacting the second connection zone (30), which is opposite the Control electr rode (40) is insulated, and - a Schottky contact (14) which is formed between the first connection electrode (60) and the first connection zone (12) adjacent to the body zone (20), wherein: - in the transition area between the first connection electrode (60) and the first connection zone (12) alternate areas with Schottky contact (14) and areas (15) without Schottky contact, characterized in that the first connection electrode (60) in sections in a vertical direction of the Semiconductor body (100) running further trench (62) ending below the body zone (20) is formed, the areas with Schottky contact (14) and the areas (15) without Schottky contact adjoining the further trench (62 ) are formed, and the Schottky contact is formed on a bottom of the further trench (62), and that the second connection zone (30) is exposed on side walls of the further trench (62) running in the vertical direction of the semiconductor body (100) d is contacted there and not on a front side (101) of the semiconductor body (100) by the first connection electrode (60), the first connection electrode (60) having the second conductivity type through a strong implantation doping of the side wall of the body zone (20) Body zone (20) short-circuits with the second connection zone (30).

Description

Die vorliegende Erfindung betrifft eine Halbleiteranordnung nach dem Oberbegriff des Patentanspruches 1.The present invention relates to a semiconductor device according to the preamble of claim 1.

Eine Halbleiteranordnung mit einem MOS-Transistor und einer parallel zu der Drain-Source-Strecke des MOS-Transistors geschalteten Schottky-Diode ist beispielsweise aus der US 4 811 065 A bekannt. Diese bekannte Halbleiteranordnung weist einen DMOS-Transistor mit einer über dem Halbleiterkörper angeordneten Gate-Elektrode auf, wobei sich bei Anlegen einer Ansteuerspannung ein leitender Kanal in lateraler Richtung des Halbleiterkörpers in einem unterhalb der Gate-Elektrode befindlichen Body-Gebiet zwischen einer Source-Zone und einer Drain-Zone ausbildet. In der Drain-Zone fließt der Strom in vertikaler Richtung des Halbleiterkörpers zu einer an der Rückseite von diesem angeordneten Drain-Elektrode. Eine Schottky-Diode wird bei dieser bekannten Halbleiteranordnung durch einen Metall-Halbleiter-Übergang zwischen einer Source-Elektrode der Source-Zone und der Drain-Zone gebildet.A semiconductor device comprising a MOS transistor and a Schottky diode connected in parallel with the drain-source path of the MOS transistor is known, for example, from US Pat US 4,811,065 A known. This known semiconductor device has a DMOS transistor with a gate electrode arranged above the semiconductor body, wherein, when a drive voltage is applied, a conductive channel in the lateral direction of the semiconductor body lies in a body region located below the gate electrode between a source zone and a drain zone forms. In the drain region, the current flows in the vertical direction of the semiconductor body to a drain electrode arranged at the rear side thereof. A Schottky diode is formed in this known semiconductor device by a metal-semiconductor junction between a source electrode of the source region and the drain region.

Derartige Halbleiteranordnungen finden als Leistungs-Bauelemente zum Schalten von Lasten, insbesondere zum Schalten induktiver Lasten, wie beispielsweise Motoren, Verwendung. Solange der MOS-Transistor in Vorwärtsrichtung betrieben ist, das heißt, solange beispielsweise bei einem n-leitenden MOS-Transistor eine positive Drain-Source-Spannung anliegt, sperrt die Schottky-Diode. Wird der MOS-Transistor in Rückwärtsrichtung, also bei einem n-leitenden MOS-Transistor mit einer negativen Drain-Source-Spannung, betrieben, so leitet die Schottky-Diode und wirkt als Freilaufelement. Eine solche Rückwärtsspannung kann beim Schalten induktiver Lasten mittels des MOS-Transistors durch die in der Last nach dem Sperren des MOS-Transistors induzierte Spannung auftreten.Such semiconductor devices find use as power devices for switching loads, in particular for switching inductive loads, such as motors. As long as the MOS transistor is operated in the forward direction, that is, as long as, for example, a positive drain-source voltage is applied to an n-type MOS transistor, the Schottky diode blocks. If the MOS transistor is operated in the reverse direction, ie in the case of an n-type MOS transistor having a negative drain-source voltage, then the Schottky diode conducts and acts as a freewheeling element. Such reverse voltage may occur when inductive loads are switched by the MOS transistor through the voltage induced in the load after the MOS transistor is turned off.

Die Schottky-Diode liegt parallel zu einer in dem MOS-Transistor parallel zu dessen Drain-Source-Strecke vorhandenen Body-Diode, die durch den pn-Übergang zwischen dem Body-Gebiet und der Drain-Zone und durch Kurzschließen des Body-Gebietes mit der Source-Zone gebildet ist. Die Flussspannung der Schottky-Diode ist geringer als die Flussspannung der Body-Diode, so dass die Schottky-Diode stets leitet, bevor die Body-Diode in den leitenden Zustand übergeht. Anders als bei der Body-Diode werden in der Schottky-Diode während des leitenden Zustands keine Ladungsträger gespeichert, die zum Sperren der Schottky-Diode wieder abgeführt werden müssen. Der Einsatz der Schottky-Diode als Freilaufelement reduziert gegenüber der Body-Diode als Freilaufelement also die beim Schalten einer induktiven Last auftretenden Schaltverluste, welche insbesondere bei hohen Schaltfrequenzen nicht unerheblich sind.The Schottky diode is connected in parallel with a body diode present in the MOS transistor in parallel with its drain-source path, which passes through the pn junction between the body region and the drain region and through short-circuiting of the body region the source zone is formed. The forward voltage of the Schottky diode is lower than the forward voltage of the body diode so that the Schottky diode always conducts before the body diode transitions to the conducting state. Unlike the body diode, no charge carriers are stored in the Schottky diode during the conductive state, which must be dissipated to block the Schottky diode again. The use of the Schottky diode as a freewheeling element reduces compared to the body diode as a freewheeling element thus occurring when switching an inductive load switching losses, which are not insignificant, especially at high switching frequencies.

Mit der Schottky-Diode ist es daher möglich, die in einem DMOS-Transistor bei dessen Schaltbetrieb auftretenden Speicherladungen als Majoritätsladungsträgerstrom abzuführen, so dass durch diese Speicherladungen bedingte Verlustleistungen vermieden werden können.With the Schottky diode it is therefore possible to dissipate the storage charges occurring in a DMOS transistor during its switching operation as a majority carrier current, so that losses caused by these storage charges can be avoided.

Weiterhin ist aus der WO 00/51 167 A2 eine Halbleiteranordnung der eingangs genannten Art bekannt, bei der eine Schottky-Diode parallel zu einem MOS-Transistor liegt. Der MOS-Transistor ist dabei als Trench-MOSFET mit einer Vielzahl gleichartiger Transistorzellen ausgebildet. Jede der Zellen weist eine in einem Graben eines Halbleiterkörpers ausgebildete Gate-Elektrode auf. Benachbart zu Seitenflächen dieser Gate-Elektroden sind Source-, Body- und Drain-Zonen vorgesehen. Zur Realisierung der Schottky-Diode sind spezielle ”Schottky-Zellen” vorhanden, die dadurch ausgebildet sind, dass in bestimmten Halbleiterbereichen zwischen einigen der Gate-Elektroden keine Source- und Body-Zonen vorgesehen sind und sich hier die Drain-Zone von der Rückseite bis an die Vorderseite des Halbleiterkörpers erstreckt, um an der Vorderseite mit einer Metallschicht einen Schottky-Kontakt zu bilden.Furthermore, from the WO 00/51 167 A2 a semiconductor device of the type mentioned, in which a Schottky diode is parallel to a MOS transistor. The MOS transistor is designed as a trench MOSFET with a plurality of similar transistor cells. Each of the cells has a gate electrode formed in a trench of a semiconductor body. Adjacent to side surfaces of these gate electrodes, source, body and drain regions are provided. For the realization of the Schottky diode special "Schottky cells" are present, which are formed by the fact that in certain semiconductor regions between some of the gate electrodes no source and body zones are provided and here the drain zone from the back to extends to the front side of the semiconductor body to form a Schottky contact with a metal layer on the front side.

Eine ähnliche Halbleiteranordnung ist aus der US 6 049 108 A bekannt. Auch hier ist eine Parallelschaltung eines MOS-Transistors mit einer Schottky-Diode realisiert, indem der MOS-Transistor als Trench-MOSFET mit einer Vielzahl gleichartig aufgebauter Transistorzellen und die Schottky-Diode als separate ”Schottky-Zellen” gestaltet sind, in welchen sich die Drain-Zone zwischen benachbarten Gate-Elektroden bis an die Vorderseite des Halbleiterkörpers erstreckt.A similar semiconductor device is known from US 6 049 108 A known. Again, a parallel connection of a MOS transistor with a Schottky diode is realized by the MOS transistor are designed as a trench MOSFET with a plurality of identically constructed transistor cells and the Schottky diode as a separate "Schottky cells" in which the Drain zone between adjacent gate electrodes extends to the front of the semiconductor body.

Da das Vorsehen separater ”Schottky-Zellen” im Zellenfeld eines MOS-Transistors zum einen bei dessen Herstellung zusätzliche Verfahrensschritte erfordert, da diese Zellen nicht durch dieselben Prozesse wie die Transistorzellen gebildet werden können, und zum andern die zur Realisierung eines MOS-Transistors mit einer gegebenen Stromfestigkeit erforderliche Fläche erhöht, wird in der DE 101 24 115 A1 eine Halbleiteranordnung mit einem MOS-Transistor und einer parallel zu dem MOS-Transistor liegenden Schottky-Diode vorgeschlagen, welche platzsparend und auf einfache Weise realisierbar ist. Die Halbleiteranordnung gemäß der DE 101 24 115 A1 weist einen Halbleiterkörper mit einer ersten Anschlusszone eines ersten Leitungstyps, einer zweiten Anschlusszone des ersten Leitungstyps und einer zwischen der ersten Anschlusszone und der zweiten Anschlusszone ausgebildeten Body-Zone eines zweiten Leitungstyps auf, wobei die erste Anschlusszone, die Body-Zone und die zweite Anschlusszone wenigstens abschnittsweise in vertikaler Richtung des Halbleiterkörpers übereinander angeordnet sind. Eine Steuerelektrode ist isoliert gegenüber dem Halbleiterkörper in einem Graben ausgebildet, der sich in vertikaler Richtung des Halbleiterkörpers von der zweiten Anschlusszone durch die Body-Zone bis in die erste Anschlusszone erstreckt. Die zweite Anschlusszone und die Body-Zone sind durch eine Anschlusselektrode kontaktiert, die gegenüber der Steuerelektrode isoliert ist. Weiterhin ist bei dieser Halbleiteranordnung ein Schottky-Kontakt zwischen der Anschlusselektrode und der ersten Anschlusszone gebildet, wobei dieser Schottky-Kontakt in platzsparender Weise benachbart zu der Body-Zone bzw. benachbart zu der Kontaktfläche zwischen der Anschlusselektrode und der Body-Zone ausgebildet ist.Since the provision of separate "Schottky cells" in the cell array of a MOS transistor on the one hand in its manufacture requires additional process steps, since these cells can not be formed by the same processes as the transistor cells, and on the other, the realization of a MOS transistor with a given current strength required area is increased in the DE 101 24 115 A1 a semiconductor device with a MOS transistor and a parallel to the MOS transistor Schottky diode proposed, which is space-saving and easy to implement. The semiconductor device according to the DE 101 24 115 A1 includes a semiconductor body having a first junction region of a first conductivity type, a second junction region of the first conductivity type and a second conductivity region formed between the first junction zone and the second junction zone, the first junction zone, the body zone and the second connection zone at least partially in the vertical direction of the semiconductor body are arranged one above the other. A control electrode is formed insulated from the semiconductor body in a trench which extends in the vertical direction of the semiconductor body from the second connection zone through the body zone into the first connection zone. The second connection zone and the body zone are contacted by a connection electrode, which is insulated from the control electrode. Furthermore, in this semiconductor arrangement, a Schottky contact between the connection electrode and the first connection zone is formed, wherein this Schottky contact is formed in a space-saving manner adjacent to the body zone or adjacent to the contact surface between the connection electrode and the body zone.

Die erste Anschlusszone, die bei einem n-leitenden MOS-Transistor n-dotiert ist, bildet zum einen die Drain-Zone des MOS-Transistors und zum anderen die Anode der durch die erste Anschlusszone und die die Source-Elektrode darstellende Anschlusselektrode gebildeten Schottky-Diode. Die zweite Anschlusszone stellt die Source-Zone des MOS-Transistors dar, und die Steuerelektrode bildet die Gate-Elektrode des MOS-Transistors. Die Source-Zone und die Body-Zone sind durch die Source-Elektrode kurzgeschlossen, um in bekannter Weise einen parasitären Bipolartransistor unwirksam zu machen, der durch die Drain-Zone, die Body-Zone und die Source-Zone gebildet ist und der sonst die maximale Sperrspannung des Transistors reduzieren würde.The first connection zone, which is n-doped in the case of an n-type MOS transistor, forms on the one hand the drain zone of the MOS transistor and on the other hand forms the anode of the Schottky barrier formed by the first connection zone and the connection electrode representing the source electrode. Diode. The second connection zone represents the source region of the MOS transistor, and the control electrode forms the gate electrode of the MOS transistor. The source region and the body region are short-circuited by the source electrode to deactivate, in a known manner, a parasitic bipolar transistor formed by the drain region, the body region and the source region, and which otherwise forms the parasitic bipolar transistor would reduce maximum reverse voltage of the transistor.

Problematisch an Schottky-Dioden ist ein hoher Leckstrom, der in der Nähe der Durchbruchspannung der Schottky-Dioden durch Avalanche-Multiplikation der Ladungsträger drastisch verstärkt wird. Bei der in der DE 101 24 115 A1 beschriebenen Halbleiteranordnung kann sich ein solcher hoher Leckstrom bei verschiedenen Anwendungen, beispielsweise in einem Gleichstrom/Gleichstrom-Konverter als nachteilhaft erweisen.A problem with Schottky diodes is a high leakage current, which is dramatically increased near the breakdown voltage of the Schottky diodes by avalanche multiplication of the charge carriers. When in the DE 101 24 115 A1 described semiconductor device, such a high leakage current in various applications, for example in a DC / DC converter prove to be disadvantageous.

Aus der US 5 693 569 A ist ein SiC-Trench-MOSFET bekannt, bei dem zusätzlich zu einem ersten Trench für eine Gateelektrode auch die Sourceelektrode in einem weiteren Trench untergebracht ist. Die Drainelektrode ist hierbei auf der zur Sourceelektrode gegenüberliegenden Oberfläche des Halbleiterkörpers vorgesehen.From the US 5,693,569 A a SiC trench MOSFET is known in which, in addition to a first trench for a gate electrode and the source electrode is housed in another trench. The drain electrode is in this case provided on the surface of the semiconductor body which is opposite to the source electrode.

Weiterhin ist in der US 2001/0 000 033 A1 ein Leistungshalbleiterbauelement beschrieben, bei dem eine Gateelektrode mit einer Feldplatte versehen ist. Dabei ist diese Gateleektrode an ihrem unteren Ende in einem Trench schmaler gestaltet als an ihrem oberen Ende. In der US 6 096 629 A ist ein Schottky-Diodenkontakt beschrieben, wobei insbesondere verschiedene geeignete Metalle und Dotierungskonzentrationen angegeben werden. Schließlich ist aus der US 6 072 215 A eine Halbleiteranordnung bekannt, bei der alle Kontakte zur gleichen Oberseite eines Halbleiterkörpers geführt sind.Furthermore, in the US 2001/0 000 033 A1 a power semiconductor device is described in which a gate electrode is provided with a field plate. In this case, this gate electrode is narrower at its lower end in a trench than at its upper end. In the US Pat. No. 6,096,629 A a Schottky diode contact is described, in particular various suitable metals and doping concentrations are given. Finally, out of the US 6 072 215 A a semiconductor device is known in which all contacts are guided to the same upper side of a semiconductor body.

Aufgabe der vorliegenden Erfindung ist es, eine Halbleiteranordnung mit einem MOS-Transistor und einem zu dem MOS-Transistor parallelen Schottky-Kontakt zur Verfügung zu stellen, welche platzsparend und einfach realisierbar ist und bei der hohe Leckströme des Schottky-Kontaktes vermieden sind.Object of the present invention is to provide a semiconductor device with a MOS transistor and a parallel to the MOS transistor Schottky contact available, which is space-saving and easy to implement and are avoided in the high leakage currents of the Schottky contact.

Diese Aufgabe wird bei einer Halbleiteranordnung der eingangs genannten Art erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruches 1 angegebenen Merkmale gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.This object is achieved according to the invention in a semiconductor device of the type mentioned by the features stated in the characterizing part of claim 1. Advantageous developments of the invention will become apparent from the dependent claims.

Bei der erfindungsgemäßen Halbleiteranordnung ist also zunächst wie bei der Halbleiteranordnung der DE 101 24 115 A1 eine durch den Schottky-Kontakt gebildete Schottky-Diode in eine Trench-MOSFET-Zelle integriert, wobei sich aber im Unterschied zu der Halbleiteranordnung der DE 101 24 115 A1 bei der erfindungsgemäßen Halbleiteranordnung Bereiche ohne Schottky-Kontakt und Bereiche mit Schottky-Kontakt einander abwechseln. Dabei haben die Bereiche mit Schottky-Kontakt eine höhere Durchbruchspannung als die Bereiche ohne Schottky-Kontakt. Durch diese ”abwechselnde” Anordnung von Bereichen mit Schottky-Kontakt und Bereichen ohne Schottky-Kontakt wird die Avalanche-Multiplikation des Leckstromes der Schottky-Dioden nicht wirksam. Weiterhin wird das elektrische Feld am Schottky-Kontakt begrenzt und eine Degradation durch Avalanche-Multiplikation der Ladungsträger verhindert. Eine Anhebung des Leckstromes kann also vermieden werden.In the semiconductor device according to the invention, therefore, first as in the semiconductor device of the DE 101 24 115 A1 a Schottky diode formed by the Schottky contact in a trench MOSFET cell, but in contrast to the semiconductor device of the DE 101 24 115 A1 in the semiconductor device according to the invention, areas without Schottky contact and areas with Schottky contact alternate with one another. The regions with Schottky contact have a higher breakdown voltage than the regions without Schottky contact. By this "alternating" arrangement of Schottky contact areas and Schottky contact areas, avalanche multiplication of the Schottky diode leakage current does not become effective. Furthermore, the electric field is limited at the Schottky contact and prevents degradation by avalanche multiplication of the charge carriers. An increase in the leakage current can thus be avoided.

Wie bei der Halbleiteranordnung gemäß der DE 101 24 115 A1 wird für den Schottky-Kontakt keine zusätzliche Fläche benötigt, und auf eine Maskierung des Body-Gebietes und der Source-Zone kann verzichtet werden, da die einzelnen Zellen, von der Gestaltung als Gebiete mit Schottky-Kontakt und als Gebiete ohne Schottky-Kontakt abgesehen, in sich gleich aufgebaut sind.As in the semiconductor device according to the DE 101 24 115 A1 For example, no additional area is required for the Schottky contact, and masking of the body region and the source region may be omitted as the individual cells are designed to be Schottky contact regions and Schottky contact regions , are built in the same.

Wie bei der Halbleiteranordnung gemäß der DE 101 24 115 A1 ermöglicht die Unterbringung der Steuerelektrode in einem sich in vertikaler Richtung des Halbleiterkörpers erstreckenden Graben eine besonders platzsparende Realisierung des Bauelementes mit dem MOS-Transistor und dem Schottky-Kontakt (im Folgenden auch als Schottky-Diode bezeichnet). Bei Anlegen einer Ansteuerspannung zwischen der im Graben vorgesehen Gate-Elektrode und der Source-Zone bzw. der die Source-Zone kontaktierenden Source-Elektrode bildet sich in der Body-Zone entlang der Gate-Elektrode ein leitender Kanal in vertikaler Richtung des Halbleiterkörpers zwischen der Source-Zone und der Drain-Zone aus. Die erfindungsgemäße Halbleiteranordnung ist vorzugsweise zellenartig oder streifenartig aufgebaut und weist somit eine Vielzahl im Wesentlichen gleichartiger Strukturen mit jeweils einer Gate-Elektrode und benachbart zu der Gate-Elektrode gebildeten Abfolgen aus einer Source-Zone, einer Body-Zone und einer Drain-Zone auf. Unter ”im Wesentlichen gleichartig” soll verstanden werden, dass diese Strukturen abgesehen von den Bereichen mit Schottky-Kontakt und den Bereichen ohne Schottky-Kontakt in gleicher Weise aufgebaut sind. Jede dieser Zellen hat dabei benachbart zu der Body-Zone zwischen der Source-Elektrode und der Drain-Zone einen Bereich mit einem Schottky-Kontakt bzw. einen Bereich ohne Schottky-Kontakt.As in the semiconductor device according to the DE 101 24 115 A1 The accommodation of the control electrode in a trench extending in the vertical direction of the semiconductor body enables a particularly space-saving implementation of the component with the MOS transistor and the Schottky contact (also referred to below as Schottky diode). When a drive voltage is applied between the gate electrode provided in the trench and the source zone or the source electrode which contacts the source zone, Zone along the gate electrode, a conductive channel in the vertical direction of the semiconductor body between the source region and the drain region. The semiconductor device according to the invention is preferably constructed in a cell-like or strip-like manner and thus has a multiplicity of substantially similar structures each having a gate electrode and sequences formed adjacent to the gate electrode of a source zone, a body zone and a drain zone. By "substantially similar," it is to be understood that these structures are constructed in the same manner except for the regions having Schottky contact and the regions without Schottky contact. Each of these cells has a region with a Schottky contact or an area without Schottky contact adjacent to the body zone between the source electrode and the drain zone.

Alle Zellen sind somit bei der erfindungsgemäßen Halbleiteranordnung im Wesentlichen gleich aufgebaut und können weitgehend durch dieselben Verfahrensschritte hergestellt werden.All cells are thus constructed substantially the same in the semiconductor device according to the invention and can be produced largely by the same process steps.

Zudem verteilt sich der Strom durch die aus der Vielzahl der Schottky-Kontakte gebildeten Schottky-Diode gleichmäßiger auf die Halbleiteranordnung als bei Halbleiteranordnungen, bei denen nur vereinzelt Schottky-Kontakte bzw. Dioden in dem Zellenfeld des MOS-Transistors vorgesehen sind.In addition, the current through the Schottky diode formed from the plurality of Schottky contacts distributed evenly on the semiconductor device as in semiconductor devices in which only isolated Schottky contacts or diodes are provided in the cell array of the MOS transistor.

Wie bereits oben erwähnt wurde, haben die Bereiche mit Schottky-Kontakt eine höhere Durchbruchspannung als die Bereiche ohne Schottky-Kontakt. Weiterhin ist in den an Bereiche ohne Schottky-Kontakt angrenzenden Gebieten der ersten Anschlusszone ein höher dotiertes Gebiet des gleichen Leitungstyps wie die Body-Zone vorgesehen. Dieses höher dotierte Gebiet kann dabei auch als Kontakt für die Body-Zone dienen.As mentioned above, the regions of Schottky contact have a higher breakdown voltage than the regions without Schottky contact. Furthermore, in the regions of the first connection zone adjacent to regions without Schottky contact, a more highly doped region of the same conduction type as the body zone is provided. This higher doped area can also serve as a contact for the body zone.

Bei einer Ausführungsform der erfindungsgemäßen Halbleiteranordnung ist vorgesehen, dass sich die erste Anschlusszone, also vorzugsweise die Drain-Zone, abschnittsweise bis an die Vorderseite des Halbleiterkörpers erstreckt, wobei in Bereichen mit Schottky-Kontakt dieser an der Vorderseite des Halbleiterkörpers zwischen der Source-Elektrode und der Drain-Zone neben dem Kontakt zwischen der Source-Elektrode und der Body-Zone bzw. dem Kontakt zwischen der Source-Elektrode und der Source-Zone gebildet ist.In one embodiment of the semiconductor device according to the invention, it is provided that the first connection zone, that is to say preferably the drain zone, extends in sections to the front side of the semiconductor body, wherein in regions with Schottky contact, this is at the front side of the semiconductor body between the source electrode and the drain zone is formed adjacent to the contact between the source electrode and the body zone or the contact between the source electrode and the source zone.

Bei der erfindungsgemäßen Halbleiteranordnung ist vorgesehen, dass die Source-Elektrode abschnittsweise in einem in vertikaler Richtung des Halbleiterkörpers verlaufenden zweiten Graben ausgebildet ist, wobei in Bereichen mit Schottky-Kontakt dieser in dem zweiten Graben zwischen der Source-Elektrode und der Drain-Zone angeordnet ist. Bei dieser Halbleiteranordnung, bei welcher durch die zweiten Gräben Mesas gebildet sind, in denen sich die ersten Gräben, die Body-Zonen und die zweiten Anschlusszonen befinden, sind in Bereichen mit Schottky-Kontakt die Mesas vorzugsweise schmaler als in Bereichen ohne Schottky-Kontakt. Die Body-Zone und die Source-Zone sind an Seitenwänden des zweiten Grabens angeschlossen und durch die Source-Elektrode kontaktiert und kurzgeschlossen. Zur Verbesserung des beispielsweise p-Anschlusses der Body-Zone kann in die Seitenwände dieses Grabens eine p+-Implantation vorgenommen werden.In the case of the semiconductor arrangement according to the invention, it is provided that the source electrode is formed in sections in a second trench extending in the vertical direction of the semiconductor body, wherein in regions with Schottky contact it is arranged in the second trench between the source electrode and the drain zone , In this semiconductor device in which mesas are formed by the second trenches, in which the first trenches, the body zones and the second connection zones are located, in regions with Schottky contact, the mesas are preferably narrower than in regions without Schottky contact. The body zone and the source region are connected to sidewalls of the second trench and contacted by the source electrode and shorted. To improve the p-connection of the body zone, for example, a p + implantation can be made in the side walls of this trench.

Der Halbleiterkörper besteht beispielsweise aus Silizium; er kann aber auch aus einem anderen Halbleitermaterial aufgebaut sein, wie beispielsweise Siliziumcarbid, AIIIBV usw.The semiconductor body is made of silicon, for example; but it can also be constructed of a different semiconductor material, such as silicon carbide, AIIIBV, etc.

Die Dotierung der Drain-Zone im Anschluss an die Source-Elektrode zur Bildung des Schottky-Kontaktes beträgt vorzugsweise weniger als ein 1 × 1017 Ladungsträger cm–3. Die Schottky-Barrierenspannung in den Bereichen mit Schottky-Kontakt kann beispielsweise durch Ionenimplantation eingestellt werden.The doping of the drain zone following the source electrode to form the Schottky contact is preferably less than a 1 × 10 17 carrier cm -3 . The Schottky barrier voltage in the Schottky contact regions can be adjusted, for example, by ion implantation.

Als Metall der Source-Elektrode zur Bildung des Schottky-Kontakts eignen sich insbesondere Aluminium, Wolfram-, Tantal-, Titan-, Platin- oder Kobalt-Silizid. Die Source-Elektrode kann dabei vollständig aus den genannten Materialien bestehen oder auch mehrschichtig mit einer dünnen Schicht dieses Materials im Bereich des Schottky-Kontakts und einer darüber liegenden dickeren Schicht aus Aluminium oder einem hochdotierten, beispielsweise n-leitendem polykristallinem Silizium ausgebildet sein. Generell ist der erste Leitungstyp vorzugsweise n-leitend. Er kann aber auch p-leitend sein.In particular, aluminum, tungsten, tantalum, titanium, platinum or cobalt silicide are suitable as metal of the source electrode for forming the Schottky contact. The source electrode can consist entirely of the materials mentioned or can also be formed as a multilayer with a thin layer of this material in the region of the Schottky contact and an overlying thicker layer of aluminum or a highly doped, for example n-conducting polycrystalline silicon. In general, the first conductivity type is preferably n-type. He can also be p-conducting.

Eine zweite Anschlusselektrode, also insbesondere eine Drain-Elektrode, ist vorzugsweise auf der der ersten Anschlusselektrode gegenüberliegenden Seite des Halbleiterkörpers vorgesehen. Es ist aber auch möglich, diese zweite Anschlusselektrode auf der gleichen Seite des Halbleiterkörpers wie die erste Anschlusselektrode unterzubringen (Drain-Up-Konstruktion).A second connection electrode, that is to say in particular a drain electrode, is preferably provided on the side of the semiconductor body opposite the first connection electrode. However, it is also possible to accommodate this second connection electrode on the same side of the semiconductor body as the first connection electrode (drain-up construction).

Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen: The invention will be explained in more detail with reference to the drawings. Show it:

1a und 1b jeweils einen Querschnitt durch einen Halbleiterkörper mit einer Halbleiteranordnung, die für das Verständnis der Erfindung nützlich ist, diese jedoch nicht zeigt, 1a and 1b each a cross-section through a semiconductor body with a semiconductor device, which is useful for understanding the invention, but this does not show

2 einen Querschnitt durch den Halbleiterkörper der 1 in Draufsicht mit einer ersten Ausführungsform (2a), einer zweiten Ausführungsform (2b) und einer dritten Ausführungsform (2c) für die Gestaltung der Gate-Elektroden, 2 a cross section through the semiconductor body of 1 in plan view with a first embodiment ( 2a ), a second one Embodiment ( 2 B ) and a third embodiment ( 2c ) for the design of the gate electrodes,

3a und 3b einen Querschnitt durch einen Halbleiterkörper der erfindungsgemäßen Halbleiteranordnung gemäß einem ersten Ausführungsbeispiel, das im Unterschied zur Halbleiteranordnung von 1 mit einem planaren Kontakt einen Grabenkontakt aufweist, 3a and 3b a cross section through a semiconductor body of the semiconductor device according to the invention according to a first embodiment, in contrast to the semiconductor device of 1 having a trench contact with a planar contact,

4 einen Querschnitt durch den Halbleiterkörper gemäß 3b in Draufsicht, 4 a cross section through the semiconductor body according to 3b in plan view,

5a und 5b einen Querschnitt durch einen Halbleiterkörper der erfindungsgemäßen Halbleiteranordnung gemäß einem zweiten Ausführungsbeispiel mit einem Feldplattentrench mit Grabenkontakt, 5a and 5b 3 shows a cross section through a semiconductor body of the semiconductor device according to the invention according to a second exemplary embodiment with a trench contact field plate trench,

6a und 6b jeweils einen Querschnitt durch einen Halbleiterkörper der erfindungsgemäßen Halbleiteranordnung gemäß einem dritten Ausführungsbeispiel mit einem Feldplattentrench mit Grabenkontakt, wobei ”Mesas” in Bereichen mit Schottky-Kontakt schmaler sind als in Bereichen ohne Schottky-Kontakt, 6a and 6b each a cross section through a semiconductor body of the semiconductor device according to the invention according to a third embodiment with a field plate trench with trench contact, wherein "mesas" are narrower in areas with Schottky contact than in areas without Schottky contact,

7 einen Querschnitt durch einen Halbleiterkörper der erfindungsgemäßen Halbleiteranordnung gemäß einem vierten Ausführungsbeispiel, bei dem die Drain-Elektrode auf der gleichen Oberseite des Halbleiterkörpers wie die Source-Elektrode vorgesehen ist, und 7 a cross section through a semiconductor body of the semiconductor device according to the invention according to a fourth embodiment, wherein the drain electrode is provided on the same upper side of the semiconductor body as the source electrode, and

8 ein elektrisches Ersatzschaltbild der Halbleiteranordnung gemäß den 1 bis 7. 8th an electrical equivalent circuit diagram of the semiconductor device according to the 1 to 7 ,

In den 1, 3, 5 und 6 geben die Figurenteile (a) Bereiche ohne Schottky-Kontakt und die Figurenteile (b) Bereiche mit Schottky-Kontakt wieder.In the 1 . 3 . 5 and 6 The parts of the figure represent (a) areas without Schottky contact and the figure parts (b) regions with Schottky contact.

In den Figuren sind einander entsprechende Bauteile jeweils mit den gleichen Bezugszeichen versehen.In the figures, corresponding components are each provided with the same reference numerals.

Die Bereiche ohne Schottky-Kontakt, die in den 1a, 3a, 5a und 6a dargestellt sind, und die Bereiche mit Schottky-Kontakt, die in den 1b, 3b, 5b und 6b gezeigt sind, können nebeneinander und/oder hintereinander angeordnet werden.The areas without Schottky contact, which in the 1a . 3a . 5a and 6a are shown, and the areas of Schottky contact, which in the 1b . 3b . 5b and 6b are shown, can be arranged side by side and / or one behind the other.

Die 1a und 1b zeigen jeweils einen Querschnitt durch ein für die Erläuterung der Erfindung nützliches Beispiel einer Halbleiteranordnung, wobei 1a einen Bereich ohne Schottky-Kontakt und 1b einen Bereich mit Schottky-Kontakt darstellt. Durch dieses Beispiel ist ein n-leitender MOS-Transistor mit einer parallel zu der Drain (D)-Source (S)-Strecke D-S des MOS-Transistors geschalteten Schottky-Diode realisiert. Der MOS-Transistor weist dabei eine Vielzahl gleichartig aufgebauter Transistorzellen auf, die gemeinsam verschaltet sind, wobei in den 1a und 1b zwei derartige Transistorzellen, nämlich eine Zelle ohne Schottky-Kontakt (1a) und eine Zelle mit Schottky-Kontakt (1b) dargestellt sind.The 1a and 1b show in each case a cross section through an example of a semiconductor device useful for the explanation of the invention, wherein FIG 1a an area without Schottky contact and 1b represents a region with Schottky contact. By this example, an n-type MOS transistor having a Schottky diode connected in parallel with the drain (D) source (S) path DS of the MOS transistor is realized. In this case, the MOS transistor has a plurality of identically constructed transistor cells, which are interconnected, wherein in the 1a and 1b two such transistor cells, namely a cell without Schottky contact ( 1a ) and a cell with Schottky contact ( 1b ) are shown.

Die Halbleiteranordnung hat einen Halbleiterkörper 100 mit einer stark n-dotierten Zone 10, beispielsweise einem Siliziumsubstrat, und einer auf der stark n-dotierten Zone 10 aufgebrachten schwächer n-dotierten Zone 12, beispielsweise einer epitaktischen Schicht. In der schwächer n-dotierten Zone 12 sind von einer Vorderseite 101 des Halbleiterkörpers 100 her p-dotierte Zonen 20 eingebracht, in welchen wiederum stark n-dotierte Zonen 30 ausgebildet sind, wobei die p-dotierte Zone 20 die stark n-dotierte Zone 30 und die schwächer n-dotierte Zone 12 voneinander trennt.The semiconductor device has a semiconductor body 100 with a heavily n-doped zone 10 For example, a silicon substrate, and one on the heavily n-doped zone 10 applied weaker n-doped zone 12 , For example, an epitaxial layer. In the weaker n-doped zone 12 are from a front side 101 of the semiconductor body 100 her p-doped zones 20 introduced, in which again heavily n-doped zones 30 are formed, wherein the p-doped zone 20 the heavily n-doped zone 30 and the weaker n-doped zone 12 separates each other.

Die stark n-dotierte Zone 10 und die schwächer n-dotierte Zone 12 bilden die Drain-Zone des MOS-Transistors, die an einer Rückseite 102 des Halbleiterkörpers 100 durch eine Metallisierung 70, die den Drain-Anschluss D bildet, kontaktiert ist. Die p-dotierte Zone 20 bildet die Body-Zone und die stark n-dotierte Zone 30 bildet die Source-Zone des MOS-Transistors.The heavily n-doped zone 10 and the weaker n-doped zone 12 Form the drain zone of the MOS transistor, which at a backside 102 of the semiconductor body 100 through a metallization 70 , which forms the drain terminal D, is contacted. The p-doped zone 20 forms the body zone and the heavily n-doped zone 30 forms the source zone of the MOS transistor.

Ausgehend von der Vorderseite 101 erstrecken sich Gräben (Trenches) 17 in vertikaler Richtung des Halbleiterkörpers 100 durch die Source-Zone 30 und die Body-Zone 20 bis in die schwächer n-dotierte Zone 12, die als Drift-Zone des MOS-Transistors wirkt. In den Gräben 17 sind Gate-Elektroden 40 ausgebildet, die sich ebenfalls in vertikaler Richtung 12 erstrecken, wobei die Gate-Elektroden 40 durch Isolationsschichten 52 gegenüber der Source-Zone 30, der Drift-Zone 12 und der Body-Zone 20 isoliert sind. Für diese Isolationsschichten 52 kann beispielsweise Siliziumdioxid und/oder Siliziumnitrid verwendet werden. Die Drift-Zone 12, die Body-Zone 20 und die Source-Zone 30 sind beiderseits der Gräben in vertikaler Richtung des Halbleiterkörpers 100 übereinander angeordnet.Starting from the front 101 ditches (trenches) extend 17 in the vertical direction of the semiconductor body 100 through the source zone 30 and the body zone 20 to the weaker n-doped zone 12 , which acts as a drift zone of the MOS transistor. In the trenches 17 are gate electrodes 40 formed, which is also in the vertical direction 12 extend, wherein the gate electrodes 40 through insulation layers 52 opposite the source zone 30 , the drift zone 12 and the body zone 20 are isolated. For these insulation layers 52 For example, silicon dioxide and / or silicon nitride can be used. The drift zone 12 , the body zone 20 and the source zone 30 are both sides of the trenches in the vertical direction of the semiconductor body 100 arranged one above the other.

Die Source-Zone 30 ist durch eine Source-Elektrode 60 kontaktiert, wobei diese Source-Elektrode 60 neben der Source-Zone 30 auch im Bereich der Vorderseite 101 des Halbleiterkörpers 100 freiliegende Bereiche der Body-Zone 20 kontaktiert. Die Source-Elektrode 60 schließt die Source-Zone 30 und die Body-Zone 20 kurz, wodurch ein durch die Abfolge der n-dotierten Driftzone 12, der p-dotierten Body-Zone 20 und der n-dotierten Source-Zone 30 gebildeter parasitärer Bipolartransistor wirkungslos wird. Die Gate-Elektrode 40 ist mittels einer Isolationsschicht 50, die oberhalb der Gate-Elektrode 40 an der Vorderseite 101 des Halbleiterkörpers 100 ausgebildet ist, von der Source-Elektrode 60 isoliert. Für diese Isolationsschicht 50 kann wiederum Siliziumdioxid und/oder Siliziumnitrid eingesetzt werden. Die Gate-Elektrode 40 selbst kann beispielsweise aus polykristallinem Silizium bestehen.The source zone 30 is through a source electrode 60 contacted, said source electrode 60 next to the source zone 30 also in the area of the front 101 of the semiconductor body 100 exposed areas of the body zone 20 contacted. The source electrode 60 closes the source zone 30 and the body zone 20 short, creating a through the sequence of n-doped drift zone 12 , the p-doped body zone 20 and the n-doped source zone 30 formed parasitic bipolar transistor is ineffective. The gate electrode 40 is by means of an insulating layer 50 that is above the gate electrode 40 at the front 101 of the semiconductor body 100 is formed, from the source electrode 60 isolated. For this insulation layer 50 In turn, silicon dioxide and / or silicon nitride can be used. The gate electrode 40 itself may for example consist of polycrystalline silicon.

Die Source-Zone 30 ist also in die Body-Zone 20 eingebettet, und die Unterkante der Source-Zone 30 liegt tiefer als die obere Kante der Gate-Elektrode 40.The source zone 30 So it's in the body zone 20 embedded, and the bottom edge of the source zone 30 is lower than the top edge of the gate electrode 40 ,

Die Source-Elektrode 60 kontaktiert einerseits p+-leitende Gebiete 15 (vgl. 1a) und andererseits benachbart zu der Body-Zone 20 in einem Bereich 14 auf der Vorderseite 101 des Halbleiterkörpers 100 freiliegende Bereiche der Drift-Zone 12, die einen Teil der Drain-Zone bildet, wobei die Source-Elektrode 60 und die Drift-Zone 12 in diesem Bereich 14 an der Vorderseite 101 des Halbleiterkörpers 100 einen Schottky-Kontakt herstellen (vgl. 1b). Die p+-leitenden Gebiete 15 erfüllen zwei Aufgaben: sie stellen einen ohmschen Kontakt zur Body-Zone 20 her; ferner kann über ihre Tiefe die Durchbruchspannung eingestellt werden. Damit kann auch die Durchbruchspannung in den Bereichen ohne Schottky-Diode reduziert werden, so dass das maximale elektrische Feld an der Schottky-Diode begrenzt werden kann. Die Drift-Zone 12 kann in dem Bereich 14 gegebenenfalls geringer als in den übrigen Bereichen dotiert sein. Für einen Schottky-Kontakt muss nämlich die Dotierung an der Oberfläche in Silizium kleiner als 1 × 1017 Ladungsträger cm–3 sein. Das heißt, im Bereich 14 liegt die Dotierungskonzentration des Halbleiterkörpers unterhalb von diesem Wert.The source electrode 60 contacted on the one hand p + -conducting areas 15 (see. 1a ) and, on the other hand, adjacent to the body zone 20 in one area 14 on the front side 101 of the semiconductor body 100 exposed areas of the drift zone 12 which forms part of the drain zone, wherein the source electrode 60 and the drift zone 12 in this area 14 on the front side 101 of the semiconductor body 100 establish a Schottky contact (see. 1b ). The p + -type regions 15 fulfill two tasks: they make an ohmic contact with the body zone 20 ago; Furthermore, the breakdown voltage can be adjusted via its depth. Thus, the breakdown voltage in the areas without Schottky diode can be reduced, so that the maximum electric field can be limited to the Schottky diode. The drift zone 12 can in the field 14 possibly less doped than in the other areas. For a Schottky contact, the doping on the surface in silicon must be smaller than 1 × 10 17 carrier cm -3 . That is, in the area 14 the doping concentration of the semiconductor body is below this value.

Die an die Oberseite 101 angrenzende Dotierung des Halbleiterkörpers 100 kann im Bereich 14 auch von der Dotierung der sonstigen epitaktischen Schicht abweichen.The at the top 101 adjacent doping of the semiconductor body 100 can in the field 14 also differ from the doping of the other epitaxial layer.

Die Source-Elektrode 60 besteht im Bereich 14 des Schottky-Kontakts aus einem Metall, beispielsweise Aluminium, oder aus einem Silizid, wie beispielsweise Wolfram-Silizid, Tantal-Silizid, Platin-Silizid, Kobalt-Silizid oder Titan-Silizid. Die Source-Elektrode 60 kann dabei vollständig aus diesem Material gebildet sein; sie kann aber auch schichtweise aufgebaut werden, wobei die Source-Elektrode 60 dann im Bereich 14 des Schottky-Kontakts eines der genannten Materialien aufweist, über das dann beispielsweise eine Aluminiumschicht oder eine hochdotierte Schicht aus n-leitendem polykristallinem Silizium aufgebracht sein kann.The source electrode 60 exists in the area 14 of the Schottky contact of a metal, for example aluminum, or of a silicide, such as, for example, tungsten silicide, tantalum silicide, platinum silicide, cobalt silicide or titanium silicide. The source electrode 60 can be completely formed from this material; but it can also be built up in layers, with the source electrode 60 then in the area 14 of the Schottky contact of one of said materials over which then, for example, an aluminum layer or a highly doped layer of n-type polycrystalline silicon may be applied.

Bei Anlegen einer Ansteuerspannung zwischen der Gate-Elektrode 40 (G) und der Source-Elektrode 60 (S) bildet sich entlang des Grabens in der Body-Zone 20 ein in vertikaler Richtung zwischen der Source-Zone 30 und der Drift-Zone 12 verlaufender leitender Kanal aus, der einen Stromfluss ermöglicht, wenn eine Spannung zwischen der Drain-Elektrode 70 (D) und der Source-Elektrode 60 (S) vorhanden ist. Liegt eine positive Drain-Source-Spannung vor, welche unterhalb der Durchbruchspannung des Schottky-Kontakts im Bereich 14 ist, so sperrt der Schottky-Kontakt. Ein Stromfluss ist dann zwischen der Drain-Zone und der Source-Zone 60 nur über einen in den Figuren gestrichelt eingezeichneten leitenden Kanal in der Body-Zone 20 möglich.Upon application of a drive voltage between the gate electrode 40 (G) and the source electrode 60 (S) forms along the trench in the body zone 20 in a vertical direction between the source zone 30 and the drift zone 12 extending conductive channel, which allows a current flow when a voltage between the drain electrode 70 (D) and the source electrode 60 (S) is present. If there is a positive drain-source voltage, which is below the breakdown voltage of the Schottky contact in the range 14 is, so locks the Schottky contact. A current flow is then between the drain zone and the source zone 60 only via a dashed line in the figures shown conductive channel in the body zone 20 possible.

Bei Anlegen einer negativen Drain-Source-Spannung leitet der Schottky-Kontakt im Bereich 14 und ermöglicht einen Stromfluss zwischen der Source-Elektrode 60 und der Drain-Elektrode 70 unter Umgehung der Struktur mit der Body-Zone 20, der Source-Zone 30 und der Gate-Elektrode 40.When a negative drain-source voltage is applied, the Schottky contact conducts in the region 14 and allows current to flow between the source electrode 60 and the drain electrode 70 bypassing the structure with the body zone 20 , the source zone 30 and the gate electrode 40 ,

Durch den pn-Übergang zwischen der Body-Zone 20 und dem p+-leitenden Gebiet 15 einerseits und der Drift-Zone 12 andererseits ist zwischen der Source-Elektrode 60 und der Drain-Elektrode 70 eine sogenannte Body-Diode vorhanden, deren Schaltsymbol wie dasjenige der Schottky-Diode in den Figuren eingezeichnet ist. Die Flussspannung dieser durch den pn-Übergang gebildeten Diode ist größer als die Flussspannung der Schottky-Diode, so dass bei Anlegen einer negativen Drain-Source-Spannung diese Body-Diode nicht oder erst bei hohen Strömen leitend wird. Das heißt, diese Body-Diode bleibt im Wesentlichen wirkungslos. Jedenfalls ist die Injektion von Minoritätsladungsträgern zumindest stark reduziert.Through the pn junction between the body zone 20 and the p + -type region 15 one hand, and the drift zone 12 on the other hand, between the source electrode 60 and the drain electrode 70 a so-called body diode is present, the switching symbol as that of the Schottky diode is shown in the figures. The forward voltage of this diode formed by the pn junction is greater than the forward voltage of the Schottky diode, so that when a negative drain-source voltage is applied, this body diode does not become conductive or only at high currents. That is, this body diode remains essentially ineffective. In any case, the injection of minority carriers is at least greatly reduced.

Die Zellen der Halbleiteranordnung sind also im Wesentlichen gleichartig aufgebaut, wobei den Transistorzellen bzw. -bereichen in einem bestimmten Verhältnis (beispielsweise 1:1) ein Schottky-Kontakt bzw. das p+-lei-tende Gebiet 15 zugeordnet ist. Dies führt im Falle eines Leitens der durch die einzelnen Schottky-Kontakte in den Bereichen 14 gebildeten Schottky-Dioden zu einer gleichmäßigeren Stromverteilung über die Halbleiteranordnung. Außerdem sind alle Zellen der Halbleiteranordnung grundsätzlich durch dieselben Verfahrensschritte herstellbar.The cells of the semiconductor device are thus constructed substantially the same, wherein the transistor cells or regions in a certain ratio (for example, 1: 1) a Schottky contact or the p + -leading region 15 assigned. This results in the case of conducting the through the individual Schottky contacts in the areas 14 formed Schottky diodes to a more uniform current distribution over the semiconductor device. In addition, all cells of the semiconductor device can basically be produced by the same method steps.

8 zeigt das elektrische Ersatzschaltbild der Halbleiteranordnung. Ein MOS-Transistor T weist eine parallel zur Drain-Source-Strecke DS geschaltete Schottky-Diode DS auf, die durch den Schottky-Kontakt im Bereich 14 zwischen der Source-Elektrode 60 und der Drift-Zone 12 gebildet ist. Außerdem liegt parallel zur Drain-Source-Strecke DS des Transistors T und zur Schottky-Diode DS die Body-Diode D, die durch den pn-Übergang zwischen der Body-Zone 20 und dem Gebiet 15 einerseits und der Drift-Zone 12 andererseits aufgebaut ist. 8th shows the electrical equivalent circuit diagram of the semiconductor device. A MOS transistor T has a parallel to the drain-source path DS switched Schottky diode DS, which by the Schottky contact in the area 14 between the source electrode 60 and the drift zone 12 is formed. In addition, parallel to the drain-to-source path DS of the transistor T and to the Schottky diode DS, the body diode D, through the pn junction between the body zone 20 and the area 15 one hand, and the drift zone 12 on the other hand is constructed.

2 zeigt einen Querschnitt durch die Halbleiteranordnung des Beispiels von 1 in einer Schnittebene A-A', wobei drei verschiedene Ausführungsformen für die Gestaltung der Gate-Elektrode 40, der Body-Zone 20 und der Source-Zone 30 angegeben sind. 2 shows a cross section through the semiconductor device of the example of 1 in a sectional plane A-A ', wherein three different embodiments for the design of the gate electrode 40 , the body zone 20 and the source zone 30 are indicated.

Bei der Ausführungsform gemäß 2a verlaufen die Gate-Elektrode 40 und die benachbart zu der Gate-Elektrode 40 angeordnete Isolationsschicht 52, die p-dotierte Body-Zone 20 und die n-dotierte Source-Zone 30 langgestreckt in lateraler Richtung des Halbleiterkörpers 100, das heißt senkrecht zu der Zeichenebene gemäß 1, wobei die p+-dotierten Gebiete 15 und die Bereiche 14 mit Schottky-Kontakt einander abwechseln.In the embodiment according to 2a run the gate electrode 40 and those adjacent to the gate electrode 40 arranged insulation layer 52 , the p-doped body zone 20 and the n-doped source region 30 elongated in the lateral direction of the semiconductor body 100 that is perpendicular to the plane according to 1 , where the p + -doped regions 15 and the areas 14 alternate with Schottky contact.

Bei der Ausführungsform gemäß 2b sind der Graben und die darin angeordnete Gate-Elektrode 40 säulenförmig ausgebildet, wobei die Isolationsschicht 52, die p-dotierte Body-Zone 20 und die n-dotierte Source-Zone 30 die Gate-Elektrode 40 ringförmig umgeben. Bereiche mit Schottky-Kontakt (12) und Bereiche ohne Schottky-Kontakt (15) können dabei beispielsweise schachbrettartig angeordnet sein.In the embodiment according to 2 B are the trench and the gate electrode disposed therein 40 formed columnar, wherein the insulating layer 52 , the p-doped body zone 20 and the n-doped source region 30 the gate electrode 40 surrounded by a ring. Areas with Schottky contact ( 12 ) and areas without Schottky contact ( 15 ) can for example be arranged like a checkerboard.

Bei der Ausführungsform gemäß 2c sind der Graben und die darin angeordnete Gate-Elektrode 40 ringförmig um die Body-Zone 30, die Source-Zone 20 und das hochdotierte Gebiet 15 bzw. die an die Oberfläche 101 im Bereich 14 tretende Drain-Zone angeordnet. Auch hier können die Bereiche mit Schottky-Kontakt (12 bzw. 14) und die Bereiche ohne Schottky-Kontakt (15) schachbrettartig gestaltet sein.In the embodiment according to 2c are the trench and the gate electrode disposed therein 40 ring around the body zone 30 , the source zone 20 and the highly-endowed area 15 or to the surface 101 in the area 14 passing drain zone arranged. Again, the areas with Schottky contact ( 12 respectively. 14 ) and the areas without Schottky contact ( 15 ) be designed like a checkerboard.

Die 3a und 3b zeigen ein erstes Ausführungsbeispiel der erfindungsgemäßen Halbleiteranordnung im Querschnitt. Diese Halbleiteranordnung unterscheidet sich von der in den 1a und 1b dargestellten Halbleiteranordnung durch die Ausbildung der Source-Elektrode 60. Bei dem Ausführungsbeispiel gemäß 3 erstreckt sich neben dem Graben, in welchem die Gate-Elektrode 40 ausgebildet ist, ein zweiter Graben 62 ausgehend von der Vorderseite 101 in den Halbleiterkörper 100, wobei dieser Graben 62 unterhalb der p-dotierten Body-Zone 20 endet. Die Source-Elektrode 60 ist in diesem Graben 62 ausgebildet, wobei der Schottky-Kontakt im Bereich 14 eines Bodens dieses Grabens 62 zwischen der Source-Elektrode 60 und der Drift-Zone 12 gebildet ist. Bereiche 14 mit Schottky-Kontakt und p+-leitende Gebiete 15 ohne Schottky-Kontakt wechseln dabei einander ab.The 3a and 3b show a first embodiment of the semiconductor device according to the invention in cross section. This semiconductor device differs from that in the 1a and 1b shown semiconductor device by the formation of the source electrode 60 , In the embodiment according to 3 extends next to the trench, in which the gate electrode 40 is formed, a second trench 62 starting from the front 101 in the semiconductor body 100 , this ditch 62 below the p-doped body zone 20 ends. The source electrode 60 is in this ditch 62 formed, with the Schottky contact in the range 14 a bottom of this trench 62 between the source electrode 60 and the drift zone 12 is formed. areas 14 with Schottky contact and p + -conducting regions 15 without Schottky contact alternate each other.

Die Source-Elektrode 60 kontaktiert an Seitenflächen dieses Grabens 62 die Source-Zone 30 und bei einer p+-Implantation der Seitenwand auch die Body-Zone 20 und schließt dann dadurch die Body-Zone 20 und die Source-Zone 30 kurz. Bei dem Ausführungsbeispiel gemäß den 3a und 3b braucht anders als bei dem Beispiel gemäß 1a und 1b an der Vorderseite 101 des Halbleiterkörpers 100 kein Raum zum Kurz-schließen der Source-Zone 30 und der Body-Zone 20 mittels der Source-Elektrode 60 vorgesehen zu werden, da der Kurzschluss nicht an der Vorderseite 101 sondern an einer in vertikaler Richtung des Halbleiterkörpers 100 verlaufenden Seitenfläche des Grabens 62 erfolgt. Mit dem Ausführungsbeispiel gemäß 3a und 3b ist somit eine höhere Packungsdichte erzielbar. Mit anderen Worten, es kann eine größere Anzahl von Transistorzellen auf einer gegebenen Fläche realisiert werden.The source electrode 60 contacted on side surfaces of this trench 62 the source zone 30 and with a p + implantation of the side wall also the body zone 20 and then closes the body zone 20 and the source zone 30 short. In the embodiment according to the 3a and 3b needs differently than in the example according to 1a and 1b on the front side 101 of the semiconductor body 100 no space to short-circuit the source zone 30 and the body zone 20 by means of the source electrode 60 to be provided, as the short circuit is not on the front 101 but at a vertical direction of the semiconductor body 100 extending side surface of the trench 62 he follows. With the embodiment according to 3a and 3b Thus, a higher packing density can be achieved. In other words, a larger number of transistor cells can be realized on a given area.

Ein mögliches Herstellungsverfahren für die Halbleiteranordnung gemäß den 3a und 3b ist gegenüber einem Verfahren zum Herstellen der Halbleiteranordnung gemäß den 1a und 1b einfacher gestaltet.A possible manufacturing method for the semiconductor device according to the 3a and 3b is opposite to a method of manufacturing the semiconductor device according to FIGS 1a and 1b designed simpler.

Bei der Herstellung der Halbleiteranordnung gemäß dem Beispiel der 1a und 1b müssen für die Erzeugung der p-dotierten Body-Zonen 20 und der Source-Zonen 30 Masken auf die Vorderseite des Halbleiterkörpers 100 aufgebracht werden, welche zum einen sicherstellen, dass beim Eindiffundieren der p-dotierten Body-Zone 20 n-dotierte Bereiche der Drift-Zone 12 an der Vorderseite 101 verbleiben, die später zur Bildung des Schottky-Kontakts kontaktiert werden. Außerdem müssen Bereiche der an der Vorderseite 101 des Halbleiterkörpers 100 freiliegenden Body-Zone 20 bzw. des Gebietes 15 bei der Eindiffusion der Source-Zone 30 abgedeckt werden.In the manufacture of the semiconductor device according to the example of 1a and 1b need for generating the p-doped body zones 20 and the source zones 30 Masks on the front of the semiconductor body 100 which ensure, on the one hand, that the indiffusion of the p-doped body zone 20 n-doped regions of the drift zone 12 on the front side 101 which will later be contacted to form the Schottky contact. In addition, areas must be at the front 101 of the semiconductor body 100 exposed body zone 20 or area 15 during the diffusion of the source zone 30 be covered.

Bei einem Herstellungsverfahren für die Halbleiteranordnung des Ausführungsbeispiels der 3a und 3b kann die epitaktische Schicht der Zone 12 von der Vorderseite 101 des Halbleiterkörpers 100 her zur Bildung der p-dotierten Body-Zone 20 auf der ganzen Fläche p-dotiert werden, wobei anschließend auf der gesamten Vorderseite 101 eine stark n-dotierte Zone 30 eindiffundiert wird. Sodann wird der Graben 62 erzeugt, der durch die Source-Zone 30 und die Body-Zone 20 bis in die Drift-Zone 12 reicht.In a manufacturing method of the semiconductor device of the embodiment of the 3a and 3b can be the epitaxial layer of the zone 12 from the front 101 of the semiconductor body 100 to form the p-doped body zone 20 be p-doped over the entire surface, and then on the entire front 101 a heavily n-doped zone 30 is diffused. Then the ditch 62 generated by the source zone 30 and the body zone 20 into the drift zone 12 enough.

Bei dem Ausführungsbeispiel gemäß den 3a und 3b ist der Schottky-Kontakt bzw. das p+-dotierte Gebiet 15 unterhalb von der Source-Elektrode 60 und der Body-Zone 20 ausgebildet. Somit ist hier bei der erfindungsgemäßen Halbleiteranordnung benachbart zu jedem Anschluss der Source-Elektrode 60 an die Body-Zone 20 bzw. die Source-Zone 30 ein Schottky-Kontakt (vgl. 3b) bzw. das p+-leitende Gebiet 15 (vgl. 3a) vorgesehen.In the embodiment according to the 3a and 3b is the Schottky contact or the p + doped region 15 below the source electrode 60 and the body zone 20 educated. Thus, here in the semiconductor device according to the invention adjacent to each terminal of the source electrode 60 to the body zone 20 or the source zone 30 a Schottky contact (cf. 3b ) or the p + -conducting region 15 (see. 3a ) intended.

4 zeigt einen Querschnitt B-B durch die Halbleiteranordnung der 3b, wobei in dem Ausführungsbeispiel die Gate-Elektrode 40 und die benachbart zu der Gate-Elektrode 40 angeordnete Isolationsschicht 52 und die Body-Zone 20 bzw. die Source-Zone 30 langgestreckt in lateraler Richtung des Halbleiterkörpers 100 ausgebildet sind. Der Graben 62 mit der darin angeordneten Source-Elektrode 60 kann dabei ebenfalls langgestreckt in lateraler Richtung des Halbleiterkörpers 100 verlaufen, wie in 4 schraffierte Zonen zeigen. Es besteht auch die Möglichkeit, die Gräben rechteckförmig zu gestalten. 4 shows a cross section BB through the semiconductor device of 3b , In the embodiment, the gate electrode 40 and those adjacent to the gate electrode 40 arranged insulation layer 52 and the body zone 20 or the source zone 30 elongated in the lateral direction of the semiconductor body 100 are formed. The ditch 62 with the source electrode arranged therein 60 can also be elongated in the lateral direction of the semiconductor body 100 run, as in 4 show hatched zones. It is also possible to make the trenches rectangular.

Die 5a und 5b zeigen ein weiteres Ausführungsbeispiel der erfindungsgemäßen Halbleiteranordnung, wobei sich dieses Ausführungsbeispiel von dem Ausführungsbeispiel der 3a, 3b und 4 dadurch unterscheidet, dass die Gate-Elektrode 40 in einem in der Drift-Zone 12 ausgebildeten Bereich des Grabens als Feldplatte 42 ausgebildet ist. Dabei verjüngt sich die Elektrode 40 in diesem Bereich und ist gegenüber der Drift-Zone 12 von einer dickeren Isolationsschicht 54 als im Bereich der Body-Zone 20 und der Source-Zone 30 umgeben.The 5a and 5b show a further embodiment of the semiconductor device according to the invention, this embodiment of the embodiment of the 3a . 3b and 4 this distinguishes that the gate electrode 40 in one in the drift zone 12 trained area of the trench as a field plate 42 is trained. At the same time, the electrode tapers 40 in this area and is opposite the drift zone 12 from a thicker insulation layer 54 as in the area of the body zone 20 and the source zone 30 surround.

Die Ausbildung der Gate-Elektrode 40 als Feldplatte 42 im Bereich der Drift-Zone 12 erhöht die Spannungsfestigkeit des MOS-Transistors.The formation of the gate electrode 40 as a field plate 42 in the area of the drift zone 12 increases the dielectric strength of the MOS transistor.

Die 6a und 6b zeigen ein weiteres Ausführungsbeispiel der erfindungsgemäßen Halbleiteranordnung, bei welchem ”Mesas” (oder Mesen), die zwischen den Gräben 17 im Wesentlichen die Source-Zonen 30 und die Body-Zonen 20 sowie die Isolationsschicht 52 und den weiteren Graben 62 aufweisen, in Bereichen 14 mit Schottky-Kontakt (vgl. 6b) schmaler sind als in den Gebieten 15 ohne Schottky-Kontakt.The 6a and 6b show another embodiment of the semiconductor device according to the invention, in which "mesas" (or mesen), between the trenches 17 essentially the source zones 30 and the body zones 20 as well as the insulation layer 52 and the other ditch 62 exhibit, in areas 14 with Schottky contact (cf. 6b ) are narrower than in the areas 15 without Schottky contact.

7 zeigt ein weiteres Ausführungsbeispiel der erfindungsgemäßen Halbleiteranordnung, bei der der MOS-Transistor als sogenannter Drain-Up-Transistor realisiert ist. Die Drain-Zone wird bei diesem MOS-Transistor nicht an der Rückseite 102 des Halbleiterkörpers 100, sondern wie die Source-Zone 30 und die Gate-Elektrode 40 an dessen Vorderseite 101 kontaktiert. Hierzu ist eine Drain-Zone 10A als vergrabene stark n-dotierte Schicht auf dem Halbleitersubstrat 14, das p-dotiert sein kann, ausgebildet. Zudem ist ein stark n-dotierter Bereich 10B vorgesehen, der in vertikaler Richtung des Halbleiterkörpers 100 verläuft und der die vergrabene Schicht 10A an eine Drain-Elektrode 70 an der Vorderseite 101 des Halbleiterkörpers 100 anschließt. 7 shows a further embodiment of the semiconductor device according to the invention, in which the MOS transistor is implemented as a so-called drain-up transistor. The drain zone is not at the back of this MOS transistor 102 of the semiconductor body 100 but like the source zone 30 and the gate electrode 40 at the front 101 contacted. This is a drain zone 10A as a buried heavily n-doped layer on the semiconductor substrate 14 which may be p-doped, formed. In addition, a heavily n-doped area 10B provided in the vertical direction of the semiconductor body 100 runs and the buried layer 10A to a drain electrode 70 on the front side 101 of the semiconductor body 100 followed.

Auch bei diesem Ausführungsbeispiel wechseln Bereiche 14 mit Schottky-Kontakt und stark p+-dotierte Gebiete 15 einander ab. In der 7 ist das Gebiet 15 in Strichlinien angedeutet und zusätzlich zum Gebiet 14 dargestellt. Tatsächlich sind die Bereiche 14 mit einem Schottky-Kontakt und die stark p-dotierten Gebiete 15 hintereinander oder nebeneinander im Zellenfeld der Halbleiteranordnung ausgestaltet.Also in this embodiment, areas change 14 with Schottky contact and heavily p + doped regions 15 off each other. In the 7 is the area 15 indicated in dashed lines and in addition to the area 14 shown. In fact, the areas are 14 with a Schottky contact and the heavily p-doped regions 15 one after the other or side by side in the cell array of the semiconductor device configured.

Im Übrigen entspricht der Aufbau der Halbleiteranordnung dieses Ausführungsbeispiels hinsichtlich des Schottky-Kontakts im Bereich 14 bzw. des stark p-dotierten Gebietes 15 zwischen der Source-Elektrode 60 und der Drift-Zone 12, hinsichtlich der Source-Elektrode 60 und hinsichtlich der Gate-Elektrode 40 dem Aufbau der vorangehenden Ausführungsbeispiele und speziell dem Aufbau des Ausführungsbeispiels der 3a und 3b, auf die verwiesen wird.Incidentally, the structure of the semiconductor device of this embodiment corresponds to the Schottky contact in the range 14 or the heavily p-doped region 15 between the source electrode 60 and the drift zone 12 , regarding the source electrode 60 and regarding the gate electrode 40 the structure of the preceding embodiments and especially the structure of the embodiment of 3a and 3b which is referred to.

Es ist auch möglich, die Strukturen gemäß dem Beispiel der 1a und 1b sowie den Ausführungsbeispielen der 3a, 3b, 5a, 5b und 6a, 6b in einem Drain-Up-Transistor gemäß 7 zu verwenden.It is also possible to use the structures according to the example of 1a and 1b as well as the embodiments of the 3a . 3b . 5a . 5b and 6a . 6b in a drain-up transistor according to 7 to use.

Der Randabschluss der Zellenfelder der obigen Ausführungsbeispiele ist von üblicher Art.The edge termination of the cell arrays of the above embodiments is of conventional type.

Die MOS-Transistoren der obigen Ausführungsbeispiele sind n-Kanal-MOSFETs. Die Erfindung kann in gleicher Weise auch auf p-Kanal-MOSFETs angewandt werden. Ebenso ist es möglich, für die erfindungsgemäße Halbleiteranordnung anstelle eines MOS-Transistors auch einen IGBT auszubilden.The MOS transistors of the above embodiments are n-channel MOSFETs. The invention can equally be applied to p-channel MOSFETs. It is also possible to form an IGBT instead of a MOS transistor for the semiconductor device according to the invention.

Claims (10)

Halbleiteranordnung, mit: – einem Halbleiterkörper (100) mit einer ersten Anschlusszone (10, 12; 10A, 12) eines ersten Leitungstyps, einer zweiten Anschlusszone (30) des ersten Leitungstyps und einer zwischen der ersten und zweiten Anschlusszone (10, 12, 30; 10A, 12, 30) ausgebildeten Body-Zone (20) eines zweiten Leitungstyps, der zum ersten Leitungstyp entgegengesetzt ist, wobei die erste Anschlusszone (10, 12; 10A, 12), die Body-Zone (20) und die zweite Anschlusszone (30) wenigstens abschnittsweise in vertikaler Richtung des Halbleiterkörpers (100) übereinander angeordnet sind, – einer Steuerelektrode (40), die isoliert gegenüber dem Halbleiterkörper (100) in einem Graben (17) ausgebildet ist, der sich in vertikaler Richtung des Halbleiterkörpers (100) von der zweiten Anschlusszone (30) durch die Body-Zone (20) bis in die erste Anschlusszone (10, 12; 10A, 12) erstreckt, – einer die zweite Anschlusszone (30) kontaktierenden ersten Anschlusselektrode (60), die gegenüber der Steuerelektrode (40) isoliert ist, und – einem Schottky-Kontakt (14), der zwischen der ersten Anschlusselektrode (60) und der ersten Anschlusszone (12) benachbart zu der Body-Zone (20) gebildet ist, wobei: – im Übergangsbereich zwischen der ersten Anschlusselektrode (60) und der ersten Anschlusszone (12) Bereiche mit Schottky-Kontakt (14) und Bereiche (15) ohne Schottky-Kontakt einander abwechseln, dadurch gekennzeichnet, dass die erste Anschlusselektrode (60) abschnittsweise in einem in vertikaler Richtung des Halbleiterkörpers (100) verlaufenden weiteren, unterhalb der Body-Zone (20) endenden Graben (62) ausgebildet ist, wobei die Bereiche mit Schottky-Kontakt (14) und die Bereiche (15) ohne Schottky-Kontakt angrenzend an den weiteren Graben (62) gebildet sind, und der Schottky-Kontakt an einem Boden des weiteren Grabens (62) gebildet ist, und dass die zweite Anschlusszone (30) an in vertikaler Richtung des Halbleiterkörpers (100) verlaufenden Seitenwänden des weiteren Grabens (62) freiliegt und dort und nicht an einer Vorderseite (101) des Halbleiterkörpers (100) durch die erste Anschlusselektrode (60) kontaktiert ist, wobei die erste Anschlusselektrode (60) durch eine starke Implantationsdotierung der Seitenwand der Body-Zone (20) mit dem zweiten Leitfähigkeitstyp die Body-Zone (20) mit der zweiten Anschlusszone (30) kurzschließt.Semiconductor device, comprising: - a semiconductor body ( 100 ) with a first connection zone ( 10 . 12 ; 10A . 12 ) of a first conductivity type, a second junction region ( 30 ) of the first conductivity type and one between the first and second junction zones ( 10 . 12 . 30 ; 10A . 12 . 30 trained body zone ( 20 ) of a second conductivity type, which is opposite to the first conductivity type, wherein the first connection zone ( 10 . 12 ; 10A . 12 ), the body zone ( 20 ) and the second connection zone ( 30 ) at least in sections in the vertical direction of the semiconductor body ( 100 ) are arranged one above the other, - a control electrode ( 40 ) isolated from the semiconductor body ( 100 ) in a ditch ( 17 ) is formed, which in the vertical direction of the semiconductor body ( 100 ) from the second connection zone ( 30 ) through the body zone ( 20 ) to the first connection zone ( 10 . 12 ; 10A . 12 ), - one the second connection zone ( 30 ) contacting first connection electrode ( 60 ), which are opposite the control electrode ( 40 ), and - a Schottky contact ( 14 ) connected between the first terminal electrode ( 60 ) and the first connection zone ( 12 ) adjacent to the body zone ( 20 ) is formed, wherein: In the transition region between the first connection electrode ( 60 ) and the first connection zone ( 12 ) Areas with Schottky contact ( 14 ) and areas ( 15 ) alternate with each other without Schottky contact, characterized in that the first connection electrode ( 60 ) in sections in a vertical direction of the semiconductor body ( 100 ), below the body zone ( 20 ) ending trench ( 62 ), wherein the regions with Schottky contact ( 14 ) and the areas ( 15 ) without Schottky contact adjacent to the further trench ( 62 ) and the Schottky contact at a bottom of the further trench ( 62 ) is formed, and that the second connection zone ( 30 ) in the vertical direction of the semiconductor body ( 100 ) extending side walls of the further trench ( 62 ) and there and not on a front side ( 101 ) of the semiconductor body ( 100 ) through the first connection electrode ( 60 ), wherein the first connection electrode ( 60 ) by a strong implantation doping of the sidewall of the body zone ( 20 ) with the second conductivity type the body zone ( 20 ) with the second connection zone ( 30 ) short circuits. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Bereiche (15) ohne Schottky-Kontakt höher dotiert sind als die erste Anschlusszone (12).Semiconductor device according to Claim 1, characterized in that the regions ( 15 ) are doped higher without Schottky contact than the first connection zone ( 12 ). Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Bereiche (15) ohne Schottky-Kontakt den zweiten Leitungstyp haben.Semiconductor arrangement according to Claim 1 or 2, characterized in that the regions ( 15 ) have the second conductivity type without Schottky contact. Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet, dass die höher dotierten Bereiche (15) ahne Schottky-Kontakt auch als Kontakt für die Body-Zone (20) dienen.Semiconductor arrangement according to Claim 2, characterized in that the higher-doped regions ( 15 ) without Schottky contact as contact for the body zone ( 20 ) serve. Halbleiteranordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass zwischen den Gräben (17) gebildete Mesas, in denen sich die weiteren Gräben (62), die Body-Zonen (20) und die zweiten Anschlusszonen (30) befinden, in Bereichen mit Schottky-Kontakt (14) schmaler sind als in Bereichen (15) ohne Schottky-Kontakt.Semiconductor arrangement according to one of Claims 1 to 4, characterized in that between the trenches ( 17 ) formed mesas in which the other trenches ( 62 ), the body zones ( 20 ) and the second connection zones ( 30 ) in areas with Schottky contact ( 14 ) are narrower than in areas ( 15 ) without Schottky contact. Halbleiteranordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der Halbleiterkörper (100) aus Silizium besteht und dass zur Bildung des Schottky-Kontakts (14) die Dotierung der ersten Anschlusszone (12) im Bereich des Schottky-Kontakts (14) kleiner als 1 × 1017 Ladungsträger cm–3 ist.Semiconductor arrangement according to one of Claims 1 to 5, characterized in that the semiconductor body ( 100 ) consists of silicon and that for the formation of the Schottky contact ( 14 ) the doping of the first connection zone ( 12 ) in the area of the Schottky contact ( 14 ) is smaller than 1 × 10 17 carrier cm -3 . Halbleiteranordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die erste Anschlusselektrode (60) im Bereich des Schottky-Kontakts (14) Aluminium, Wolfram-Silizid, Tantal-Silizid, Platin-Silizid, Kobalt-Silizid oder Titan-Silizid aufweist.Semiconductor arrangement according to one of Claims 1 to 6, characterized in that the first connection electrode ( 60 ) in the area of the Schottky contact ( 14 ) Aluminum, tungsten silicide, tantalum silicide, platinum silicide, cobalt silicide or titanium silicide. Halbleiteranordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Steuerelektrode (40) im Bereich der ersten Anschlusszone (12) als Feldplatte (42) ausgebildet ist, die in diesem Bereich von einer dickeren Isolationsschicht (54) als im Bereich der Body-Zone (20) und der zweiten Anschlusszone (20) umgeben ist.Semiconductor arrangement according to one of Claims 1 to 7, characterized in that the control electrode ( 40 ) in the area of the first connection zone ( 12 ) as field plate ( 42 ) formed in this area by a thicker insulation layer ( 54 ) than in the area of the body zone ( 20 ) and the second connection zone ( 20 ) is surrounded. Halbleiteranordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass eine zweite Anschlusselektrode (70) auf der der ersten Anschlusselektrode (60) gegenüberliegenden Seite des Halbleiterkörpers (100) vorgesehen ist.Semiconductor arrangement according to one of Claims 1 to 8, characterized in that a second connection electrode ( 70 ) on the first connection electrode ( 60 ) opposite side of the semiconductor body ( 100 ) is provided. Halbleiteranordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass eine zweite Anschlusselektrode (70) auf der gleichen Seite (101) des Halbleiterkörpers (100) wie die erste Anschlusselektrode (60) vorgesehen ist.Semiconductor arrangement according to one of Claims 1 to 8, characterized in that a second connection electrode ( 70 ) on the same page ( 101 ) of the semiconductor body ( 100 ) like the first connection electrode ( 60 ) is provided.
DE10214160.6A 2001-05-17 2002-03-28 Semiconductor arrangement with Schottky contact Expired - Fee Related DE10214160B4 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10214160.6A DE10214160B4 (en) 2002-03-28 2002-03-28 Semiconductor arrangement with Schottky contact
US10/147,546 US6998678B2 (en) 2001-05-17 2002-05-16 Semiconductor arrangement with a MOS-transistor and a parallel Schottky-diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10214160.6A DE10214160B4 (en) 2002-03-28 2002-03-28 Semiconductor arrangement with Schottky contact

Publications (2)

Publication Number Publication Date
DE10214160A1 DE10214160A1 (en) 2003-10-23
DE10214160B4 true DE10214160B4 (en) 2014-10-09

Family

ID=28458462

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10214160.6A Expired - Fee Related DE10214160B4 (en) 2001-05-17 2002-03-28 Semiconductor arrangement with Schottky contact

Country Status (1)

Country Link
DE (1) DE10214160B4 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10355588B4 (en) * 2003-11-28 2006-06-14 Infineon Technologies Ag MOS transistor means
US7352036B2 (en) * 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
DE102004057235B4 (en) * 2004-11-26 2007-12-27 Infineon Technologies Ag Vertical trench transistor and method for its production
KR101236030B1 (en) 2005-04-06 2013-02-21 페어차일드 세미컨덕터 코포레이션 Trenched-gate field effect transistors and methods of forming the same
JP5034461B2 (en) * 2006-01-10 2012-09-26 株式会社デンソー Semiconductor device
DE102006011283B3 (en) * 2006-03-10 2007-09-27 Infineon Technologies Austria Ag Trench power transistor e.g. lamellar trench power transistor, manufacturing method, involves selecting implantation energy and dose so that principal part of dose is placed below source electrode, and pinch resistance of contact is reduced
US7446374B2 (en) * 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
DE102009034087A1 (en) * 2009-07-21 2011-01-27 Solsol Gmbh Method for producing e.g. two-stage selective solar cell emitter, involves producing dopant source on surface of semiconductor body, structuring dopant source, and inserting dopants from structured dopant source into semiconductor body
EP2565922B1 (en) * 2010-04-28 2020-04-01 Nissan Motor Co., Ltd Semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5693569A (en) * 1995-01-26 1997-12-02 Fuji Electric Co., Ltd. Method of forming silicon carbide trench mosfet with a schottky electrode
US6072215A (en) * 1998-03-25 2000-06-06 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor device including lateral MOS element
US6096629A (en) * 1998-11-05 2000-08-01 Taiwan Semiconductor Manufacturing Company Uniform sidewall profile etch method for forming low contact leakage schottky diode contact
WO2000051167A2 (en) * 1999-02-26 2000-08-31 Fairchild Semiconductor Corporation Monolithically integrated trench mosfet and schottky diode
US20010000033A1 (en) * 1999-05-28 2001-03-15 Baliga Bantval Jayant Methods of forming power semiconductor devices having tapered trench-based insulating regions therein

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5693569A (en) * 1995-01-26 1997-12-02 Fuji Electric Co., Ltd. Method of forming silicon carbide trench mosfet with a schottky electrode
US6072215A (en) * 1998-03-25 2000-06-06 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor device including lateral MOS element
US6096629A (en) * 1998-11-05 2000-08-01 Taiwan Semiconductor Manufacturing Company Uniform sidewall profile etch method for forming low contact leakage schottky diode contact
WO2000051167A2 (en) * 1999-02-26 2000-08-31 Fairchild Semiconductor Corporation Monolithically integrated trench mosfet and schottky diode
US20010000033A1 (en) * 1999-05-28 2001-03-15 Baliga Bantval Jayant Methods of forming power semiconductor devices having tapered trench-based insulating regions therein

Also Published As

Publication number Publication date
DE10214160A1 (en) 2003-10-23

Similar Documents

Publication Publication Date Title
DE19539541B4 (en) Lateral trench MISFET and process for its preparation
DE10214151B4 (en) Semiconductor device with increased breakdown voltage in the edge region
DE112007000700B4 (en) High density trench FET with integrated Schottky diode and manufacturing process
EP1320133B1 (en) Trench gate IGBT
DE102005041838B3 (en) Semiconductor component with space saving edge structure with more highly doped side region
DE102011079747A1 (en) Semiconductor device with switching element and freewheeling diode, and control method therefor
EP0888639A1 (en) Field effect-controlled semiconductor component
DE102013205153A1 (en) SEMICONDUCTOR ARRANGEMENT WITH A POWER TRANSISTOR AND A HIGH VOLTAGE COMPONENT INTEGRATED IN A COMMON SEMICONDUCTOR BODY
DE19811297A1 (en) Avalanche breakdown resistant MOS devices
DE112006000832T5 (en) Trenched gate field effect transistors and methods of forming the same
DE102012217626B4 (en) Semiconductor device with self-charging field electrodes
DE10038177A1 (en) Semiconductor switching element with two control electrodes which can be controlled by means of a field effect
DE102019111308A1 (en) SILICON CARBIDE SEMICONDUCTOR ELEMENT
DE102004041198B4 (en) Lateral semiconductor device with a field electrode and a discharge structure
DE102018127797A1 (en) A SEMICONDUCTOR DEVICE CONTAINING A SILICON CARBIDE BODY AND PRODUCTION METHOD
DE102014107833A1 (en) Semiconductor device with self-charging field electrodes
DE102009029643B4 (en) MOS transistor with increased gate-drain capacitance and method of manufacture
DE10012610C2 (en) Vertical high-voltage semiconductor component
DE10309400B4 (en) Semiconductor device with increased dielectric strength and / or reduced on-resistance
WO1998038681A1 (en) Field effect controllable semiconductor component
DE10214160B4 (en) Semiconductor arrangement with Schottky contact
DE102005048447B4 (en) Semiconductor power device with charge compensation structure and method of making the same
EP1245050B1 (en) Controllable semiconductor switching element with bidirectional blocking capability
WO2021165184A1 (en) Vertical field effect transistor, method for producing same, and component having vertical field effect transistors
DE10005772B4 (en) Trench MOSFET

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee