-
Die Erfindung betrifft ein Verfahren
zum Steuern von Halbleiterbausteinen, insbesondere Speicherbausteinen,
die auf Modulen gruppenweise angeordnet sind. Ferner betrifft die
Erfindung eine Steuervorrichtung zur Durchführung des Verfahrens.
-
Moderne elektronische Systeme umfassen in
der Regel eine Vielzahl von Halbleiterbausteinen, die als Träger integrierter
Schaltkreise dienen. Die mit Hilfe gegenwärtiger Verfahren erreichte
hohe Integrationsdichte dieser Schaltkreise, erlaubt die Realisierung
einer Vielzahl von Funktionen auf einem einzigen Halbleiterbaustein.
So enthalten z.B. einzelne dynamische Speicherbausteine (DRAM) bereits mehr
als 64 Millionen einzelner Speicherzellen.
-
Trotz dieser hohen Integrationsdichten
ist es häufig
notwendig, dass Funktionseinheiten elektronischer Systeme, wie z.B.
der Arbeitsspeicher eines Rechensystems, aus mehreren Einzelkomponenten zusammengesetzt
werden. In diesem Fall werden die Funktionseinheiten häufig auf
mehrere Halbleiterbausteine verteilt, die dann gruppenweise auf
Modulen angeordnet werden.
-
Die Verwendung von Modulen kann dabei unterschiedliche
Gründe
haben. Zum einen erlaubt ein modularer Aufbau den Einsatz von kleineren Halbleiterbausteinen,
die sich in der Regel viel günstiger
herstellen lassen. Auch können
physikalische Effekte, wie z.B. die durch Verlustleistung (power
dissipation) bedingte Wärmeentwicklung
auf den Halbleiterbausteinen, den Einsatz mehrerer kleiner Einheiten
sinnvoll machen. In der Regel lässt
sich mit Hilfe eines modularen Aufbaus auch ein flexibler Aufbau
der entsprechenden Funktionseinrichtung des elektronischen Systems
realisieren.
-
Zur Einbindung der auf Modulen angeordneten
Halbleiterbausteine in das jeweilige elektronische System kommen
Bussysteme zum Einsatz, die die Halbleiterbausteine mit entsprechenden
Komponenten des elektronischen Systems, wie z.B. dem zentralen Prozessor
(central processing unit), verbinden.
-
Insbesondere bei modernen elektronischen Rechensystemen,
deren Arbeitsspeicher in der Regel aus mehreren Modulen mit jeweils
mehreren Speicherbausteinen aufgebaut ist, übernimmt eine Speichersteuereinheit
(Memory Controller) die Anbindung der Speicherbausteine an den gemeinsamen
Datenbus. Sie bildet dabei eine entscheidende Komponente des Rechensystems,
denn ihre Funktion besteht darin, den Datenaustausch zwischen dem Prozessor
und dem Speicher zu steuern.
-
Herkömmlicherweise sind Speicherbausteine
eines Moduls einer sogenannten Bank fest zugeordnet, deren Mitglieder
gleichzeitig einen Datenaustausch mit dem Datenbus durchführen. Eine
Bank besteht dabei aus einer bestimmten Anzahl von Speicherbausteinen
eines Moduls, deren Datenleitungen zusammen genau die Wortbreite
des entsprechenden Datenbusses ergeben. In der Regel entspricht
das genau der Anzahl der auf einem Modul angeordneten Speicherbausteine.
Aufgrund der festen Zuordnung der Speicherbausteine steuert die Speichersteuereinheit
lediglich die Auswahl der fest organisierten Bänke.
-
Problematisch bei der festen Organisation von
Speicherbausteinen zu einer Bank erweist sich jedoch, dass insbesondere
die durch die Verlustleistung der Speicherbausteine bedingte Wärmeentwicklung
stark lokalisiert vorkommen kann. Die mit der Wärmeentwicklung steigende Temperatur
eines Speicherbausteins (junction temperature) kann dann bei einigen
Speicherbausteinen leicht eine für
den jeweiligen Halbleitertyp kritische Temperatur übersteigen,
was mit einer drastischen Zunahme von Funktionsstörungen beim
jeweiligen Speicherbaustein einhergeht.
-
Da individuelle Unterschiede der
Speicherbausteine einer Bank bei einer festen Bank-Organisation
nicht berücksichtigt
werden können,
führt die vom
jeweiligen Nutzungsgrad und der individuellen Eigenschaften eines
Speicherbausteins abhängige Temperaturentwicklung üblicherweise
zu einer ungleichmäßigen Temperaturverteilung
bei den Speicherbausteinen entlang des entsprechenden Moduls.
-
Um Fehlfunktionen bei den Speicherbausteinen
vorzubeugen, und damit eine ausreichend hohe Zuverlässigkeit
der Speicherbausteine zu gewährleisten,
können
die einer Bank fest zugeordneten Speicherbausteine eines Moduls
lediglich mit einer reduzierten Leistung betrieben werden. Dies
führt in der
Regel zu Leistungseinbussen des gesamten Speichers.
-
Um Leistungseinbussen durch thermische Belastung
von auf Modulen angeordneten Speicherbausteinen zu reduzieren, werden
derzeit lediglich passive Kühlelemente
an den Speicherbausteinen vorgesehen. Solche passiven Kühlelemente
sind z.B. in
JP 2001196516
A ,
JP 63299258
A ,
JP 63273342
A oder
JP
11354701 A beschrieben.
-
Aufgabe der Erfindung besteht darin,
ein verbessertes Verfahren zum Betreiben von Halbleiterbausteinen,
die gruppenweise auf an einem gemeinsamen Datenbus angeschlossenen
Modulen angeordnet sind, bereitzustellen. Ferner ist es Aufgabe der
Erfindung, eine Vorrichtung sowie eine Anordnung zur Durchführung des
Verfahrens zur Verfügung
zu stellen.
-
Diese Aufgabe wird durch ein Verfahren nach
Anspruch 1, durch eine Steuervorrichtung nach Anspruch 14 sowie
durch eine Anordnung nach Anspruch 21 gelöst. Weitere vorteilhafte Ausgestaltungen
der Erfindung sind in den abhängigen
Ansprüchen
angegeben.
-
Demnach wird bei dem erfindungsgemäßen Verfahren
zum Betreiben von Halbleiterbausteinen, insbesondere Speicherbaustei nen,
die gruppenweise auf an einem gemeinsamen Datenbus angeschlossenen
Modulen angeordnet sind, wobei jeder Halbleiterbaustein auf jedem
Modul mit wenigstens einer Datenleitung des Datenbusses verbunden
ist, zunächst
eine Gruppe von Halbleiterbausteinen aus den auf den Modulen angeordneten
Halbleiterbausteinen durch eine Auswahleinrichtung nach einem vorgegebenen
Auswahlkriterium ausgewählt.
Dabei findet die Auswahl unabhängig
von der Zugehörigkeit der
Halbleiterbausteine zu den Modulen statt. Anschließend wird
die ausgewählte
Gruppe von Halbleiterbausteinen durch eine Aktivierungseinrichtung
für einen
Datenaustausch mit den Datenleitungen des Datenbusses aktiviert.
Im folgenden Verfahrensschritt wird schließlich ein Datenaustausch zwischen den
Halbleiterbausteinen der ausgewählten
Gruppe und den Datenleitungen des Datenbusses durchgeführt. Da
die Auswahl der Halbleiterbausteine modulunabhängig und nach einem vorgegebenen
Kriterium erfolgt, können
jeweils die geeignetesten Halbleiterbausteine für einen Datenaustausch mit
den Datenleitungen des Datenbusses ausgewählt werden. Dies hat den Vorteil,
dass der Datenaustausch verbessert werden kann.
-
In einer vorteilhaften Ausführungsform
der Erfindung wählt
die Auswahleinrichtung in zwei zeitlich nacheinander erfolgenden
Verfahrenszyklen jeweils verschiedene Halbleiterbausteine für die Gruppe
aus. Dies hat den Vorteil, dass hierdurch eventuell bei Halbleiterbausteinen
aufgrund vorheriger Aktivitäten
vorkommende Leistungseinbussen vermieden werden können.
-
In einer besonders vorteilhaften
Ausführungsform
der Erfindung wird als Auswahlkriterium für die Gruppe die Temperatur
eines Halbleiterbausteins vorgesehen, wobei vorzugsweise Halbleiterbausteine
mit der niedrigsten Temperatur ausgewählt werden. Hohe Betriebstemperaturen
gestalten sich im Zusammenhang mit Halbleiterschaltungen in der Regel
als sehr problematisch. Oberhalb einer kritischen Temperatur, die
für jeden
Halbleitertyp verschieden ist, treten in der Regel gehäuft Fehlfunktionen
bei Halbleiterschaltungen auf. Zur Vermeidung solcher unerwünschten
Betriebszustände,
müssen die
entsprechenden Halbleiterbausteine unterhalb der kritischen Temperatur
betrieben werden. Die erfindungsgemäße Auswahl der Halbleiterbausteine mit
der niedrigsten Temperatur ermöglicht
somit einen verbesserten Betrieb der Halbleiterbausteine.
-
In einer weiteren bevorzugten Ausführungsform
der Erfindung erfolgt die Auswahl der Gruppe von Halbleiterbausteinen
mit Hilfe einer statistischen Methode. Durch den Einsatz einer geeigneten
statistischen Methode, die für
den Betrieb der Halbleiterbausteine relevanten statistischen Informationen
berücksichtigt,
kann die Auswahl der Halbleiterbausteine optimiert werden.
-
Eine besonders vorteilhafte Ausführungsform
der Erfindung sieht vor, dass die zur Auswahl der Gruppe von Halbleiterbausteinen
vorgesehene statistische Methode die Anordnung der Halbleiterbausteine
auf den Modulen und/oder die Anordnung der Module (M1-M4) zueinander
oder zu anderen benachbarten Komponenten berücksichtigt. Hierdurch können nachteilige
Betriebszustände,
die sich aufgrund der Anordnung der Halbleiterbausteine oder Module
ergeben, vermieden werden.
-
Eine weitere vorteilhafte Ausführungsform der
Erfindung sieht vor, dass die statistische Methode empirisch und/oder
aktuell ermittelte Daten berücksichtigt.
Durch die Verwendung empirischer Daten kann auf eine aufwendige
Ermittlung der aktuellen Betriebszustände verzichtet werden. Die
Verwendung aktuell ermittelter Daten ermöglicht hingegen eine verbesserte
Auswahl bei schwankenden Betriebsbedingungen.
-
In einer weiteren bevorzugten Ausführungsform
der Erfindung hängt
die Auswahlwahrscheinlichkeit eines Halbleiterbausteins von seiner
relativen Lage zu benachbarten Halbleiterbausteinen ab, wobei ein
im äußeren Bereich
der Module angeordneter Halbleiterbaustein eine größere Auswahlwahrscheinlichkeit
als ein in einem inneren Bereich angeordneter Halbleiterbaustein
aufweist. Hierdurch kann der Betrieb von Halbleiterbausteinen verbessert
werden, die insbesondere aufgrund höherer Temperaturbelastung in
einem inneren Bereich der Module ihre kritische Temperatur überschreiten
und daher Funktionsstörungen
aufweisen.
-
Eine weitere vorteilhafte Ausführungsform der
Erfindung sieht die Verwendung einer Bewertungseinrichtung vor,
um die Halbleiterbausteine nach vorgegebenen Kriterien, insbesondere
Temperatur, zu bewerten. Durch den Einsatz der Bewertungseinrichtung
kann der Zustand der Halbleiterbausteine aktuell bewertet und somit
für jeden
Verfahrenszyklus eine optimierte Auswahl ermöglicht werden.
-
In einer weiteren vorteilhaften Ausführungsform
der Erfindung ist vorgesehen, dass jedem Modul ein individueller
Index zugeordnet ist, der das entsprechende Modul und die Position
des entsprechenden Halbleiterbausteins auf dem Modul bezeichnet. Vorteilhaft
dabei ist, dass einzelne Halbleiterbausteine mithilfe der Indizes
individuell angesprochen werden können. Weiterhin ist vorteilhaft,
die Indizes der ausgewählten
Gruppe von Halbleiterbausteinen in eine Registereinrichtung abzulegen,
wodurch sich Speicherbänke
flexibel organisieren lassen.
-
Ferner sieht eine weitere vorteilhafte
Ausführungsform
der Erfindung vor, die Auswahl der Speicherbausteine zu Beginn einer
Start-Up Prozedur durchzuführen,
bei der die Speicherbausteine in Betrieb genommen werden. Hierdurch
kann die Datenintegrität
besonders einfach sichergestellt werden.
-
Eine weitere vorteilhafte Ausführungsform der
Erfindung sieht vor, dass vor einer Auswahl einer Gruppe von Speicherbausteinen
die in den Speicherbausteinen gespeicherten Daten in einen Zwischenspeicher
abgelegt werden. Hierdurch kann die Datenintegrität auch bei
einer Reorganisation der Bänke während eines
laufenden Betriebes des Speicherbausteine sichergestellt werden.
Ferner kann hierbei auf bereits bekannte Methoden zurückgegriffen
werden.
-
In einer weiteren vorteilhaften Ausführungsform
der Erfindung ist vorgesehen, eine weitere Gruppe von Speicherbausteinen
auszuwählen.
Hierdurch können
die Vorteile eines Interleaved-Verfahrens
genutzt werden, wobei jeweils zwischen den Gruppen der Halbleiterbausteine
gewechselt wird.
-
Die Erfindung wird im Folgenden anhand
von Zeichnungen näher
erläutert.
Es zeigen:
-
1 eine
Anordnung von vier Speichermodulen mit jeweils neun DRAM-Speicherbausteinen,
-
2 vier
an einem gemeinsamen Datenbus angeschlossene Module und eine herkömmliche Steuervorrichtung,
-
3 vier
an einem gemeinsamen Datenbus angeschlossene Module und eine erfindungsgemäße Steuervorrichtung,
-
4a und 4b schematisch die Zuordnung der
DRAM-Speicherbausteine
zu einer aktiven Gruppe,
-
5 schematisch
eine erfindungsgemäße Anordnung
mit einer erfindungsgemäßen Steuervorrichtung,
-
6 schematisch
den Aufbau einer erfindungsgemäßen Steuervorrichtung,
und
-
7 beispielhaft
die Belegung der Signal- und Datenleitungen eines erfindungsgemäßen DRAM-Moduls.
-
1 zeigt
36 gleichartige Halbleiterbausteine IC1-IC36, die gruppenweise zu
jeweils neun Halbleiterbausteinen IC1-IC36 auf vier gleichartigen Modulen
M1-M4 angeordnet sind.
-
Erfindungsgemäß sind hierbei beliebige Halbleiterbausteine
vorgesehen. In Folgenden wird die Erfindung jedoch beispielhaft
anhand von Speicherbausteinen erläutert, die als DRAM-Speicherchips, wie
z.B. SDR und DDR SDRAMs, auf Speichermodulen, sogenannten „single
in-live memory module" (SIMM)
oder „dual
in-line memory module" (DIMM)
angeordnet sind. Diese insbesondere aus dem Computerbereich bekannten
Speichermodule werden häufig
in der durch die 1 gezeigten Anordnung
eng beieinander in hierfür
vorgesehene Steckplätze
einer Hauptplatine (hier nicht gezeigt) gesteckt und bilden den
Arbeitsspeicher eines Rechensystems. Mithilfe von vorzugsweise entlang
einer langen Kante eines Moduls M1-M4 angeordneten Kontakten werden
die Module M1-M4 an die Datenleitungen DQ1-DQ72, sowie an Versorgungs- und Signalleitungen
eines gemeinsamen Datenbusses DQ angeschlossen (hier nicht gezeigt).
Ebenfalls nicht gezeigt sind elektrische Verbindungsleitungen und Schaltkreise,
mit deren Hilfe die Speicherbausteine IC1-IC36 mit den Signal-, Versorgungs- und
Datenleitungen DQl-DQ72
des Datenbusses DQ verbunden sind.
-
Der durch den Betrieb der Halbleiterbausteine
IC1-IC36 bedingte Verbrauch elektrischer Energie äußert sich
in der Regel durch eine Erhöhung
der Temperatur der entsprechenden Halbleiterbausteine IC1-IC36.
Aufgrund der hohen Integrationsdichten moderner Halbleiterbausteine,
sowie der zu deren Betrieb verwendeten hohen Taktraten, können heutige
Halbleiterbausteine IC1-IC36 leicht eine für den jeweiligen Halbleitertyp
kritische Temperatur erreichen. Oberhalb dieser Temperatur treten
in der Regel gehäuft
Fehlfunktionen in den Schaltkreisen der entsprechenden Halbleiterbausteine
IC1-IC36 auf, so dass die Zuverlässigkeit
der Halbleiterbausteine IC1-IC32
oberhalb der kritischen Temperatur nicht gewährleistet ist.
-
Die in 1 gezeigte
Anordnung, wobei Halbleiterbausteine IC1-IC36 nebeneinander auf
Modulen M1-M4 angeordnet sind, die wiederum aufgrund von Platzmangel
auf der Hauptplatine eng nebeneinander angeordnet sind, begünstigt in
der Regel eine geringe Luftzirkulation oder -konvektion. Dieser
negative Effekt kann durch weitere in der Nähe der Module M1-M4 befindliche
Komponenten und durch den Aufbau des entsprechenden elektronischen
Rechensystems selbst noch verstärkt
werden, so dass insbesondere in einem mittleren Bereich der Anordnung
befindliche Halbleiterbausteine IC1-IC36 in kritischen Temperaturbereichen
betrieben werden. Hingegen sind die in einem äußeren Bereich der Anordnung
befindlichen Halbleiterbausteine IC1-IC36 einer besseren Luftzirkulation
bzw. -konvektion ausgesetzt, so dass ihre Betriebstemperatur in
der Regel deutlich unterhalb der kritischen Temperatur liegt. Diese
sich entlang der Reihenanordnungen der Halbleiterbausteine auf einem
Modul M1-M4 einstellende Verteilung der Betriebstemperatur einzelner
Halbleiterbausteine IC1-IC36 zeigt sich ebenfalls in der Reihenanordnung
der Module M1-M4. So werden in der Regel die beiden äußeren Module
M1,M4 aufgrund einer besseren Luftzirkulation bzw. -konvektion eine niedrigere
Temperatur aufweisen als die Module M2,M3 im Inneren dieser Reihenanordnung,
wo die Module M2,M3 jeweils auf beiden Seiten unmittelbare Nachbarn
aufweisen.
-
Zusätzlich können Halbleiterbausteine IC1-IC36
eines Moduls M1-M4 durch weitere benachbart auf dem jeweiligen Modul
M1-M4 angeordnete elektrische Bauelemente, wie z.B. Buffer- oder PLL-Komponenten,
die ihrerseits eine hohe Betriebstemperatur aufweisen, thermisch
belastet werden.
-
2 zeigt
einen herkömmlichen
Aufbau eines Arbeitsspeichers eines Rechensystems. Dabei sind vier
Module M1-M4 an die Datenleitungen DQ1-DQ72 eines gemeinsamen Datenbusses
DQ angeschlossen, dessen Betrieb von einer Steuervorrichtung C gesteuert
wird. Die vier Module M1-M4 in 1 können beispielsweise
moderne SDR- oder DDR SDRAM-Speichermodule sein, die als sogenannte
DIMMs („dual
in-line memory module")
jeweils achtzehn Speicherbausteine IC1-IC36 aufweisen, die jeweils
in einer Gruppe zu neun Speicherbausteinen IC1-IC36 auf beiden Seiten
des Moduls M1-M4 verteilt sind. Zwecks besserer Darstellbarkeit sind
hier jedoch nur einseitig bestückte
Module M1-M4 dargestellt. Der Datenbus DQ, der die vier Module M1-M4
mit der Steuervorrichtung C verbindet, weist in dem gezeigten Beispiel
neben Steuer- und Versorgungsleitungen auch 72 Datenleitungen DQ1-DQ72
auf. Jedes der Module M1-M4 weist Verbindungsleitungen und Schaltkreise
auf, die zur Verbindung der an den Kontakten der Module M1-M4 anliegenden
Leitungen des Datenbusses DQ mit den auf den jeweiligen Modul M1-M4
angeordneten Speicherbausteinen IC1-IC36 dienen (hier nicht gezeigt).
-
Der in 2 gezeigte
herkömmliche
Aufbau eines modularen Arbeitsspeichers weist eine festgelegte Organisation
der Speicherbausteine IC1-IC36 auf. Dabei ist in der hier beispielhaft
gezeigten x8-Organiation der Speicherbausteine jeder Speicherbaustein
IC1-IC36 eines Moduls M1-M4 mit jeweils acht Datenleitungen DQl-DQ72
des Datenbusses DQ verbunden. Zur vollständigen Belegung des 72-Bit
breiten Datenbusses DQ sind daher jeweils neun der Speicherbausteine
IC1-IC36 notwendig.
-
Wie in 2 durch
eine Schraffierung dargestellt, sieht eine herkömmliche Bank-Organisation vor,
dass jeweils nur die Speicherbausteine IC1-IC36 eines einzigen Moduls
M1-M4 für
einen Datenaustausch mit den Datenleitungen DQ1-DQ72 des Datenbusses
DQ aktiviert werden. Somit wird der gesamte Datenbus DQ jeweils
von einem einzigen Modul M1-M4 belegt.
-
Bei Verwendung von Modulen mit einer
anderen Organisation, wie beispielsweise x4, wobei jeder Speicherbaustein
IC eines Moduls M jeweils mit vier Datenleitungen DQl-DQ72 verbunden
ist, wird ein 72-Bit breiter Datenbus DQ erst durch 18 Speicherbausteine
IC belegt. Dazu werden Herkömmlicherweise
beide Seiten eines DIMMs für
einen Datenaustausch aktiviert. Da die Speicherbausteine IC1-IC36
eines Moduls M1-M4 bei der konventionellen Bank-Organisation Blockweise
für einen Datenaus tausch
mit dem Datenbus DQ aktiviert werden, können individuelle Unterschiede
der Halbleiterbausteine IC1-IC36, die sich betriebsbedingt ergeben
können,
nicht berücksichtigt
werden. Diese Unterschiede, insbesondere bei leistungsbestimmenden
Parametern, wie z.B. der Temperatur eines Halbleiterbausteins, führen im
Allgemeinen zu Leistungseinbussen des gesamten Moduls M1-M4. Im
herkömmlichen
Betrieb kann es daher häufig
zu Störungen
kommen, da mit dem Überschreiten
kritischer Werte leistungsbestimmender Parameter, insbesondere der
Temperatur, einzelner Halbleiterbausteine IC1-IC36 eines Moduls
M1-M4 die Zuverlässigkeit des
entsprechenden Moduls M1-M4
drastisch abnimmt. So führen
z.B. fehlgeschlagene Schreib/Leseoperationen bei einem bestimmten
Speicherbaustein IC1-IC36
eines Moduls M1-M4 in nachteiliger Weise zu Wiederholungen der jeweiligen
Operationen, wodurch der Durchsatz der zwischen dem jeweiligen Modul
M1-M4 und dem Datenbus DQ ausgetauschten Daten drastisch reduziert
wird. Um die Zuverlässigkeit
des gesamten Moduls M1-M4 zu gewährleisten,
muss in einem solchen Fall die Leistung, d.h. der Datendurchsatz
des jeweiligen Moduls M1-M4 reduziert werden, was die besagten Leistungseinbussen
eines herkömmlich
organisierten Arbeitsspeichers bedingt.
-
3 zeigt
eine zur 2 analoge Speichervorrichtung
mit vier Modulen M1-M4, die an einem gemeinsamen Datenbus DQ angeschlossen sind
und jeweils neun Speicherbausteine IC1-IC36 auf einer Seite aufweisen. Die
Module M1-M4 sind über
die Datenleitungen DQ1-DQ72 des Datenbusses DQ mit einer erfindungsgemäßen Steuervorrichtung
C verbunden. Die erfindungsgemäße Steuervorrichtung
C weist eine Bewertungseinrichtung S, eine Auswahleinrichtung E
sowie eine Aktivierungseinrichtung A auf, die in 3 schematisch dargestellt sind.
-
Zur Durchführung eines Datenaustausches zwischen
den Modulen M1-M4 und den Datenleitungen DQ1-DQ72 des Datenbusses
DQ sieht das erfindungsgemäße Verfahren
eine variable Bank-Organisation
vor, bei der eine Gruppe von Speicherbausteinen IC1-IC36 anhand
eines vorgegebenen Kriteriums ausgewählt wird. Hierzu selektiert
die Auswahleinheit E aus der Gesamtheit der Speicherbausteine IC1-IC36
eine bestimmte Anzahl geeigneter Speicherbausteine IC nach dem vorgegebenen
Kriterium. Die Anzahl der ausgewählten
Speicherbausteine IC ist dabei in Abhängigkeit von der jeweiligen Ausgestaltung
der Speicherbausteine IC1-IC36 so bestimmt, dass die Gesamtzahl
der durch die Speicherbausteine IC1-IC36 der Gruppe belegten Datenleitungen
DQl-DQ72 genau mit der Breite des gesamten Datenbusses DQ übereinstimmt.
Dies entspricht bei der in 3 dargestellten
x8-Organisationsstruktur, mit 72 Datenleitungen und jeweils acht Datenleitungen
pro Speicherbaustein IC1-IC36
genau neun Speicherbausteinen IC. Da die Auswahl modulunabhängig erfolgt,
können
im Gegensatz zu der festen Organisation in 2 Speicherbausteine IC1-IC36 aller vier
Module M1-M4 für
die Gruppe ausgewählt
werden. Anderseits ist auch ein Betrieb mit einer oder mehreren
herkömmlich
organisierten Speicherbänken
möglich,
z.B. wenn der leistungskritische Parameter bei keinem der Halbleiterbausteine IC1-IC36
einen kritischen Wert übersteigt.
In diesem Fall enthält
eine Speicherbank lediglich Halbleiterbausteine IC1-IC36 einer einzigen
Rank-Gruppe.
-
Je nach Verschaltung der Halbleiterbausteine
IC1-IC36 auf den Modulen M1-M4, wobei die Datenleitungen DQ1-DQ72
des Datenbusses DQ einem Speicherbaustein IC1-IC36 auf einem Modul
M1-M4 entweder fest
zugeordnet sind oder durch eine hier nicht dargestellte Einrichtung
individuell vergeben werden, wählt
die Auswahleinrichtung E der Steuervorrichtung C die Speicherbausteine
IC1-IC36 abhängig
oder unabhängig
von der jeweiligen Position des Speicherbausteins IC1-IC36 auf dem
entsprechenden Modul M1-M4 aus. Bei dem in 2 und 3 dargestellten
Fall, wobei die auf den Modulen M1-M4 angeordneten Speicherbausteine
IC1-IC36 eine feste Zuordnung zu den Datenleitungen DQ1-DQ72 des Datenbusses
DQ aufweisen, muss die Auswahleinrichtung E der Steuervorrichtung
C bei der Auswahl eines Speicherbausteins IC1-IC36 für die Gruppe von
Speicher bausteinen IC1-IC36 auch die Position des jeweiligen Speicherbausteins
IC1-IC36 auf dem entsprechenden Modul M1-M4 berücksichtigen, so dass keine
Datenleitung DQ1-DQ72 des Datenbusses DQ gleichzeitig zweien oder
mehreren auf derselben Position der Module M1-M4 angeordneten Speicherbausteinen
IC1-IC36 zugeordnet
wird. Wie in 3 gezeigt
ist, wird jede Position eines Halbleiterbausteins IC1-IC36 auf den
Modulen M1-M4 daher lediglich bei einem einzigen Modul M1-M4 ausgewählt. Alle
ausgewählten
Halbleiterbausteine IC1-IC36 weisen daher eine unterschiedliche
Position auf den entsprechenden Modulen M1-M4 auf.
-
In 3 ist
also prinzipiell angedeutet, dass für die komplette Belegung des
Datenbusses DQ Speicherbausteine verschiedener Module M1-M4 verwendet
werden. Diejenigen Speicherbausteine, deren Anschlusspins an den
Datenbus DQ angeschaltet sind, sind in der Figur schraffiert dargestellt. Es
ist erkennbar, dass die für
die komplette Belegung des Datenbusses DQ erforderlichen neun Speicherbausteine
auf unterschiedlichen Modulen M1-M4 angeordnet sind. Als Ergebnis
des erfindungsgemäßen Bewertens
und Auswählens
werden für
den Datenaustausch mit dem Datenbus DQ die geeignetesten Speicherbausteine
verwendet.
-
Als Kriterium für die Auswahl eines Speicherbausteins
IC1-IC36 dient ein
leistungskritischer Parameter des jeweiligen Speicherbausteins IC1-IC36. Dabei
kommt bevorzugt die Temperatur des jeweiligen Speicherbausteins
IC1-IC36 in Frage, da ihr angesichts der drastischen Leistungseinbussen,
die beim Überschreiten
eines kritischen Temperaturwertes entstehen, eine zentrale Rolle
beim Betrieb von Halbleiterbausteinen zukommt. Darüber hinaus
können
auch andere leistungsrelevante Parameter der Speicherbausteine IC1-IC36
als Auswahlkriterium dienen. Zur Überwachung des jeweiligen leistungskritischen
Parameters jedes Speicherbausteins IC1-IC36 ist die Bewertungseinrichtung
S vorgesehen, die in 3 beispielhaft
als eine zentrale Einrichtung zur Erfassung der Temperatur des jeweiligen Speicherbausteins
IC1-IC36 ausgebildet ist. Die Bewertungseinrichtung S ist dabei
ausgebildet, um die leistungsrelevanten Parameter der Speicherbausteine
IC1-IC36 auf den Modulen M1-M4 aktuell zu erfassen. Im vorliegendem
Fall kann die Temperatur der Speicherbausteine IC1-IC36 vorzugsweise
mit Hilfe von Temperatursensoren erfasst werden (hier nicht dargestellt),
die sowohl auf den Speicherbausteinen IC1-IC36 selbst, auf den Modulen
M1-M4 oder auch außerhalb
der Module angeordnet sein können.
Eine Erfassung des leistungsrelevanten Parameters, insbesondere
der Temperatur, kann aber auch zentral erfolgen. Hierzu wird vorzugsweise
ein Verhalten der entsprechenden Speicherbausteine IC1-IC36 während des
Betriebs oder während
einer Testphase ermittelt und ausgewertet. Im Falle der Temperatur
als Auswahlkriterium kommen auch Verhaltensweisen in Frage, die
auf elektrischen Eigenschaften der Halbleiterschaltkreise eines
Speicherbasteins IC1-IC36 basieren, da sich diese mit der Temperatur ändern können. Somit
kann die Temperatur eines Speicherbasteins IC1-IC36 z.B. anhand eines
elektrischen Widerstands ermittelt werden, den eine vorgegebene
elektrisch leitfähige
Strecke des jeweiligen Speicherbausteins IC1-IC36 bei einer bestimmten
Temperatur aufweist.
-
Die Auswahleinrichtung E ist dabei
vorzugsweise ausgebildet, um die ermittelten Werte der Bewertungseinrichtung
S zur Auswahl geeigneter Speicherbausteine IC1-IC36 heranzuziehen.
-
Ferner kann in einer anderen Ausgestaltung der
Erfindung die Auswahleinrichtung E geeignete Speicherbausteine IC1-IC36
mithilfe einer statistischen Methode auswählen. Hierbei können auf
Zufall basierende oder vorgegebene Auswahlmuster vorgesehen sein,
die eine gleichmäßige oder
ausgewogene Verteilung der ausgewählten Halbleiterbausteine IC1-IC36
und damit z.B. der Wärmeenergie
bewirken können.
Ferner können
auch hierbei sowohl empirische Daten als auch aktuelle Bewertungswerte berücksichtigt
werden. Insbesondere können
vorzugsweise auf empirischen Daten basierende Wahrscheinlichkeiten
den Speicherbausteinen IC1-IC36 entsprechend ihrer Position auf
einem Modul M1-M4 zugeordnet werden, die bei der Auswahl berücksichtigt
werden.
-
Bei der Verwendung empirischer oder
aktuell ermittelter Daten bzw. statistischer Methoden bei der Auswahl
geeigneter Halbleiterbausteine IC1-IC36 lässt sich ebenso die relative
Lage der Halbleiterbausteine IC1-IC36 bzw. Module M1-M4 untereinander als
auch zu weiteren Komponenten berücksichtigen. Zum
Beispiel kann auch die durch eine Übereinanderanordnung von Rechensystemen
in einer Serveranwendung bedingte erhöhte thermische Belastung der
obersten Module M1-M4 in die Auswahl mit einbezogen werden.
-
Sofern eine Gruppe von Speicherbausteinen IC1-IC36
anhand eines vorgegebenen Auswahlkriteriums für einen Datenaustausch mit
dem Datenbus DQ ausgewählt
wurde, kann die Aktivierung der jeweiligen Speicherbausteine erfolgen.
Dabei werden nur die Speicherbausteine IC1-IC36 der ausgewählten Gruppe
für einen
Datenaustausch mit den Datenleitungen DQ1-DQ72 des Datenbusses DQ
durch die Aktivierungseinrichtung A aktiviert. Damit kann der Datenaustausch
mit dem Datenbus DQ optimiert werden, da nun Speicherbausteine IC1-IC36,
die im Hinblick auf Performance ausgewählt wurden, an dem Datenaustausch
mit dem Datenbus DQ beteiligt sind.
-
Sofern die Konfiguration der Gruppe,
d.h. die Auswahl geeigneter Speicherbausteine IC1-IC36, wiederholt
erfolgt, können
die Mitglieder der jeweiligen Gruppe während eines Betriebes des Speichers variieren.
-
Da erfindungsgemäß eine Optimierung der Zusammensetzung
der aktiven Gruppe, d.h. der für einen
Datenaustausch mit dem Datenbus DQ aktivierten Speicherbausteine
IC1-IC36, im Hinblick auf einen leistungskritischen Parameter der
Speicherbausteine IC1-IC36 erfolgt, kann eine ausreichende Zuverlässigkeit
der Speicherbausteine IC1-IC36 auch bei hoher Belastung bzw. un günstiger
räumlicher
Anordnung dieser Speicherbausteine IC1-IC36 gewährleistet werden. So können die
Speicherbausteine IC1-IC36 mit Hilfe des erfindungsgemäßen Verfahrens
verstärkt
unterhalb der kritischen Temperatur betrieben werden, wodurch sich
ihre mittlere Zugriffszeit und somit auch ihre allgemeine Funktionsfähigkeit
verbessert.
-
4a und 4b zeigen eine Zusammenstellung
von Speicherbausteinen zu einer optimalen Bank (Bank1). Die Zuordnung
der Speicherbausteine IC1-IC36 zu der die Bank bildenden Gruppe
erfolgt dabei vorzugsweise mithilfe von CRS-Indizes, die hier beispielhaft
in Form einer Tabelle dargestellt sind. 4a zeigt dabei eine Zuordnungstabelle
für die
Organisation der Speicherbausteine IC aus 3. Dabei bezeichnet "C" die
Position eines Speicherbausteins IC auf einem Modul und "R" den Rank, also die Rangfolge der auf
einer Seite des jeweiligen Moduls angeordneten Gruppe von Speicherbausteinen
IC innerhalb der Anordnung von Modulen M1-M4.
-
4b zeigt
ferner eine weitere Zuordnungstabelle, die ebenfalls eine optimierte
Zusammenstellung von Speicherbausteinen zu einer weiteren Bank (Bank2)
darstellt. Dabei enthalten beide Tabellen jeweils voneinander verschiedene
Speicherbausteine. Erfindungsgemäß können mehrere
optimierte Bänke
mit jeweils unterschiedlichen Speicherbausteinen vorgesehen sein,
zwischen denen in einem sog. Interleaved-Modus gewechselt wird.
-
5 zeigt
beispielhaft eine erfindungsgemäße Anordnung
mit einer erfindungsgemäßen Steuervorrichtung
C. Die hier stark vereinfacht dargestellte Anordnung kann z.B. ein
Rechensystem 5 sein. Wie in der 5 beispielhaft dargestellt umfasst die
erfindungsgemäße Steuervorrichtung
C neben einer Speichersteuereinrichtung MCU (memory controller unit)
zur Steuerung eines aus vier Modulen M1-M4 zusammengesetzten Speichers
M auch eine Zentralrecheneinheit CPU. Weiterhin ist ein Zwischenspeicher
HD vorgesehen, der Vorteilhafterweise als eine Festplatte ausgebildet
ist. Der Zwischenspeicher HD dient zum Backup des Inhalts der Speicherbausteine
IC1-IC36 der Module M1-M4 bei einer erfindungsgemäßen Reorganisation
der Speicherbänke.
Die Zwischenspeicherung kann hierbei analog zu den per se bekannten
Swapping-Prozeduren erfolgen, bei denen Speicherinhalte zwischen
der Zentralrecheneinheit CPU, dem Speicher M und der Festplatte
HD des Rechensystem 5 hin und hergeschoben werden.
-
Nach erfolgter Reorganisation der
Speicherbänke
können
die auf der Festplatte zwischengespeicherten Daten wieder in die
neu organisierten Speicherbausteine geschrieben oder anderweitig verwendet
werden. Im Falle mehrere unabhängig voneinander
organisierter Bänke
kann auch ein Interleaved-Betrieb problemlos fortgesetzt werden.
-
Grundsätzlich ist hierbei jede Speicherform als
Zwischenspeicher HD erlaubt, die geeignet ist, als Backupmedium
für den
Speicherinhalt der Speicherbausteine IC1-IC36 im jeweiligen Betrieb
der Recheneinrichtung 5 zu dienen.
-
Die Zentralrecheneinheit CPU, die
in der Regel den Speicher M verwaltet, weist im vorliegendem Beispiel
eine Auswahlsteuerungseinrichtung SMU (select management unit)auf,
die zum Auswählen
der Speicherbausteine IC1-IC36 zu Speicherbänken dient. Die Auswahl der
Speicherbausteine für
eine Bank erfolgt dabei anhand eines vorgegebenen Parameters, hier
der Temperatur der Speicherbausteine, die mittels spezieller Einrichtungen
(hier nicht dargestellt) direkt vor Ort ermittelt wird. Die entsprechenden
Messsignale der Speicherbausteine werden der Auswahlsteuerungseinrichtung
SMU zugeführt, die
eine Bewertung der jeweiligen Speicherbausteine durchführt. Anhand
der Bewertungsergebnisse wählt die
Auswahlsteuerungseinrichtung SMU dann die geeignetesten Speicherbausteine
modulunabhängig aus.
Eine entsprechende Information über
die ausgewählten
Speicherbausteine kann anschließend
der Speichersteuereinrichtung MCU zugeführt werden, die wiederum die entsprechenden
Speicherbausteine IC1-IC36 individuell für einen Datenaustausch mit dem
Datenbus DQ (hier nicht gezeigt) des Rechensystems 5 aktivieren
kann. Die Aktivierung der ausgewählten
Gruppe von Speicherbausteinen IC1-IC36 erfolgt dabei vorzugsweise
mittels Steuerleitungen CRS, die an die jeweiligen Module M1-M4
angeschlossen sind. Dabei ist es vorteilhaft, für jeden Speicherbaustein IC1-IC36
eines Moduls M1-M4 eine eigene Steuerleitung CRS0-CRS8 vorzusehen, die
als eine Art Ein-/Ausschalter für
den jeweiligen Speicherbaustein IC1-IC36 fungiert. Weiterhin denkbar
ist jedoch auch ein Multiplexer, der alle Speicherbausteine IC1-IC36
mit einer geringeren Anzahl von Steuerleitungen CRS ansprechen kann.
Ebenfalls kann die Aktivierungsinformation für die einzelnen Speicherbausteine
IC1-IC36 je nach Anwendung über
bereits existierende Leitungen erfolgen.
-
5 zeigt
lediglich schematisch acht einzelne Steuerleitungen CRS, die jeweils
mit neun Speicherbausteinen IC (hier nicht dargestellt) einer als
Rank R0-R7 bezeichneten Gruppe von Speicherbausteinen IC, verbunden
sind. Alle Speicherbausteine IC einer dieser Gruppen sind jeweils
auf einer Seite eines doppelseitig bestückten Speichermoduls M1-M4
angeordnet. Wie angedeutet weisen die einzelnen Steuerleitungen
CRS im vorliegenden Falle jeweils eine Breite von neun Bit auf.
-
Die in 5 gezeigte
Steuervorrichtung C ist lediglich ein Ausführungsbeispiel. Die beschriebene Auswahlsteuerungseinrichtung
SMU muss nicht zwingend innerhalb der Zentralrecheneinheit CPU integriert
sein. Die Bewertung und Auswahl der Speicherbausteine IC kann z.B.
auch innerhalb der Speichersteuereinrichtung MCU erfolgen. Ebenso könnte je
nach Anwendung der Zwischenspeicher HD für eine Reorganisation entfallen.
-
Im folgenden wird anhand zweier unterschiedlicher
Anwendungsszenarien beschrieben, wie die Erfindung für ein in 5 stark vereinfacht dargestelltes
Rechensystem 5, verwendet werden kann.
-
Szenario 1
-
Es kann beispielsweise vorgesehen
sein, dass während
eines Hochlaufs des Rechnersystems 5 ein innerhalb der
Zentralrecheneinheit CPU implementiertes Minimal-Betriebssystem
(BIOS) eine Evaluierung des in den Modulen M1-M4 verfügbaren Arbeitsspeichers
vornimmt. Während
des auch als Boot-Up- oder Start-Up-Prozedur genannten Hochlaufs
erfolgt eine Partitionierung des auf den Modulen M1-M4 physikalisch
vorhandenen Speichers zu einem virtuellen Speicher, wobei der virtuelle
Speicher einer Abbildung des physikalischen Speichers in einem linearen
Adressraum entspricht. Derart ist eine eindeutige Zuordnung des
in den Speichermodulen M1-M4 verfügbaren Arbeitsspeichers zum
virtuellen Speicher sicherstellt. Die genannte Partitionierung ist per
se bekannt und nicht Gegenstand der vorliegenden Erfindung. Der
als Ergebnis der durchgeführten Partitionierung
erhaltene lineare Adressraum wird in einer Verwaltungseinheit (hier
nicht gezeigt) abgespeichert, die innerhalb der Zentralrecheneinheit CPU
angeordnet ist.
-
Zu Beginn des Hochlaufs des Rechensystems 5 erfolgt
weiterhin eine lediglich einmalige Durchführung des erfindungsgemäßen Verfahrens mittels
der erfindungsgemäßen Steuervorrichtung
C. Die dabei durchgeführte
Auswahl einer oder mehrerer Gruppen von Speicherbasteinen IC für einen
Datenaustausch mit dem Datenbus DQ bleibt für den weiteren Betrieb des
Rechensystems 5 vorzugsweise unverändert bestehen. Eine erneute
Durchführung
des erfindungsgemäßen Verfahrens
erfolgt dann erst wieder beim nächsten
Hochlauf des Rechensystems 5.
-
Szenario 2
-
Im Unterschied zum Szenario 1 erfolgt
in diesem Fall eine wiederholte Durchführung des erfindungsgemäßen Verfahrens.
Zu diesem Zweck wird zusätzlich
zur oben beschriebenen Variante ein Zwischenspeicher HD, vorzugsweise
ein Festplattenspeicher verwendet, um die Datenintegrität zu einer Zeit,
zu der ein erneutes Bewerten und Auswählen der Speicherbausteine
IC erfolgt, sicherzustellen. Zu diesem Zweck wird der gesamte Inhalt
des in den Modulen M1 bis M4 verfügbaren Arbeitsspeichers vor
jeder Reorganisation der Speicherbausteine IC in dem Festplattenspeicher
HD zwischengespeichert. Das Ergebnis der jeweils durchgeführten Bewertung kann
von der entsprechenden Auswahleinrichtung E in einer speziellen
Register-/Latcheinrichtung
RL (Bank Select Register/Latch) abgelegt und bei einem Speicherzugriff
wieder ausgelesen werden. Auf diese Weise kann ein Datenaustausch
zwischen den jeweils selektierten Speicherbausteinen IC1-IC36 mit dem
Datenbus DQ stattfinden, ohne dass Daten, etwa durch Überschreiben
von zuvor in den Speicherbausteinen IC abgelegten Informationen
bei der Reorganisation der Speicherbänke, verloren gehen.
-
Die Häufigkeit des erfindungsgemäßen Bewertens
bzw. Auswählens
der geeignetesten Speicherbausteine IC kann Vorteilhafterweise variabel
sein. So ist es beispielsweise denkbar, dass das erfindungsgemäße Bewerten
der Speicherbausteine IC1-IC36 in einem zum operativen Betrieb parallelen Hintergrundprozess
durchgeführt
wird. Das Zusammenstellen der Speicherbausteine zu optimalen Gruppen
aufgrund der Bewertung erfolgt dann in der Zeit, in der der Festplattenspeicher
HD den Datenaustausch sicherstellt. Ebenfalls denkbar ist es, dass das
erfindungsgemäße Verfahren
in Zeiten ausgeführt
wird, in denen gerade kein Datenaustausch zwischen den Speicherbausteinen
IC1-IC36 der Module M1-M4 und dem Datenbus DQ stattfindet. Es ist
weiterhin denkbar, dass das erfindungsgemäße Verfahren nach jeweils einer
definierten Anzahl von Datenaustauschzyklen am Signalleitungsbus
DQ durchgeführt
wird. Hierbei können
die erfindungsgemäßen Reorganisationen
der Speicherbänke
periodisch mit Zeiträumen
von wenigen Sekunden bis zu vielen Minuten erfolgen.
-
Somit dient in diesem Anwendungsbeispiel der
Festplattenspeicher HD dazu, eine Datenintegrität in Phasen des Betriebs des
Rechensystems 5 sicherzustellen, in denen eine erfindungsgemäße Neuauswahl
der Speicherbausteine durchgeführt
wird. Weiterhin ist es aus Gründen
der Datenintegrität
verboten, dass eine erfindungsgemäße Neuauswahl der Speicherbausteine,
also eine Reorganisation der ausgewählten Gruppe, während einer
gerade durchgeführten
Signalübertragung
erfolgt. Das bedeutet, dass die Umschaltung auf eine neu konfigurierte Speicherbank,
die durch neu ausgewählte
Speicherbausteine IC1-IC36
gebildet wird, in einer definierten Art und Weise erfolgen muss.
-
Somit kann die Erfindung in Szenario
2 als ein adaptives Verfahren aufgefasst werden, mit dessen Hilfe
es in vorteilhafter Weise möglich
ist, die Konfiguration bzw. die Organisation der Speicherbänke eines
Rechensystems 5 an sich ändernde Betriebsbedingungen
im Rechnersystem 5 bestmöglich anzupassen.
-
Gegebenenfalls ist im dem Fall einer
Reorganisation der Speicherbänke
während
des laufenden Betriebs eine erneute Partitionierung des auf den Modulen
M1-M4 physikalisch vorhandenen Speichers notwendig.
-
Alternativ ist ebenfalls denkbar,
das erfindungsgemäße Verfahren
dort einzusetzen, wo bedingt durch besondere Betriebszustände zeitweilig keine
Anforderung an die Datenintegrität
gestellt wird. Dies kann etwa dann der Fall sein, wenn der gesamte
Speicherinhalt zu einem bestimmten Zeitpunkt redundant wird. Zum
Beispiel kann ein Graphikspeicher eines Rechensystems, in dem ein
bestimmter Bildschirminhalt abgelegt ist, vollständig gelöscht werden, sofern ein neuer
Bildschirminhalt dargestellt werden soll. Eine zu diesem Zeitpunkt
durchgeführte Reorganisation
kann auch ohne Zwischenspeicherung des Speicherinhalts erfolgen.
-
6 zeigt
schematisch einen möglichen Aufbau
einer erfindungsgemäßen Speichersteuereinrichtung
MCU. Dabei weist die Speichersteuereinrichtung MCU neben per se
bekannten Komponenten eine zusätzliche
Register-/Latcheinrichtung RL (Select Bank Reg./Latch) zum Speichern
der Konfiguration der Speicherbänke
auf. Dabei können
Informationen über
die ausgewählten
Speicherbausteine in einer in den 4a und 4b gezeigten Weise, wobei
jeder Speicherbaustein mittels eines individuellen CRS-Indexes identifiziert
wird, von der Auswahlsteuerungseinrichtung SMU der Zentralrecheneinheit CPU
in die Register-/Latcheinrichtung RL abgelegt. Sofern ein Datenzugriff
erfolgt, können
diese Informationen von einem Sequenzer (CMD + Timing Logic)ausgelesen,
der die entsprechenden Speicherbausteine IC anhand ihrer CRS-Indizes
aktiviert. Hierzu können,
wie in 6 angedeutet,
zusätzliche Steuerleitungen
CRS zwischen dem Sequenzer und den einzelnen Speicherbausteinen
IC vorgesehen sein, über
die entsprechenden Speicherbausteine IC angesteuert werden.
-
Für
einen Interleaved-Betrieb des Speichers M können mehrere voneinander unabhängige Bänke innerhalb
der Register-/Latch-Einrichtung
RL abgelegt werden, zwischen denen Herkömmlicherweise gewechselt wird.
-
Grundsätzlich sind auch Systeme denkbar, bei
denen die erfindungsgemäße Register/Latch-Einrichtung
RL zum Speichern der Konfiguration der Speicherbänke außerhalb der Auswahlsteuerungseinrichtung
SMU angeordnet ist.
-
7 zeigt
stark vereinfacht eine Belegung der Anschlüsse eines erfindungsgemäßen Speichermoduls
M'. Dieses Speichermodul
M', das beispielhaft
für eines
der in den vorhergehenden Figuren dargestellten Module M1-M4 steht,
ist hier als DDRI-DRAM
ausgebildet. Neben den per se bekannten Leitungen zur Spannungsversorgung,
Signalisierung und Datentransfer des Moduls M' sind zusätzliche Signalleitungen CRS0-8
zur Aktivierung der Speicherbausteine IC des jeweiligen Moduls M' vorge sehen. Dabei
kann jeder der auf dem Modul M' angeordneten
Speicherbausteine IC sowohl über
eine individuelle Signalleitung CRS0-8, als auch über allen Speicherbausteinen
IC des jeweiligen Moduls M' gemeinsam
zugeordneten Signalleitungen (hier nicht gezeigt) angesprochen werden.
Im ersten Fall werden die meisten Signalleitungen benötigt, da
jeder Speicherbaustein IC nur den Spannungspegel auf der ihm zugeordneten
Signalleitung CRS0-8 interpretiert. Im letzteren Fall können Signalleitungen
zwar eingespart werden, da ähnlich
einer Speicheraddressierung die Informationen über die ausgewählten Speicherbausteine
IC mittels gemeinsamer Signalleitungen CRS0-8 an die jeweiligen
Speicherbausteine IC übermittelt
werden. Allerdings sind hierfür
weitere Schaltungen auf den Modulen notwendig, die eine richtige
Zuordnung der CRS-Steuersignale
zu den jeweilige Speicherbausteinen IC erlauben. Ferner sind auch
Systeme denkbar, bei denen die zur Aktivierung dienenden CRS-Steuersignale über bereits
existierende Signalleitungen, z.B. über die Adressierungsleitungen
A0-A12 des Datenbusses DQ z.B. in bestimmten Zeitfenstern übermittelt
werden.
-
Die in der vorangehenden Beschreibung, den
Ansprüchen
und den Zeichnungen offenbarten Merkmale der Erfindung können sowohl
einzeln als auch in beliebiger Kombination zur Verwirklichung der
Erfindung in ihren verschiedenen Ausführungsformen wesentlich sein.
Insbesondere ist es im Sinne der Erfindung, das in der vorangehenden
Beschreibung beispielhaft auf DRAM-Speicherbausteine bezogene erfindungsgemäße Verfahren
auf beliebige gruppenweise auf Modulen angeordnete Halbleiterbausteine
anzuwenden.
-
- C
- Steuervorrichtung
- A
- Aktivierungseinrichtung
- E
- Auswahleinrichtung
- S
- Bewertungseinrichtung
- IC1-IC36
- Halbleiterbaustein
- M1-M4,M'
- Modul
- M
- DRAM-Speicher
- DQ
- Datenbus
- DQ1-DQ72
- Datenleitung
- CRS0-8
- Signalleitung
- CRS
- Index
- HD
- Zwischenspeicher
- RL
- Registereinrichtung
- CPU
- Zentralrecheneinheit
- MCU
- Speichersteuerungseinheit
- SMU
- Auswahlsteuereinrichtung
- R
- Rank
- 5
- Recheneinrichtung