DE10351016B3 - Pseudo-dynamische Off-Chip-Treiber-Kalibrierung - Google Patents

Pseudo-dynamische Off-Chip-Treiber-Kalibrierung Download PDF

Info

Publication number
DE10351016B3
DE10351016B3 DE10351016A DE10351016A DE10351016B3 DE 10351016 B3 DE10351016 B3 DE 10351016B3 DE 10351016 A DE10351016 A DE 10351016A DE 10351016 A DE10351016 A DE 10351016A DE 10351016 B3 DE10351016 B3 DE 10351016B3
Authority
DE
Germany
Prior art keywords
impedance
driver
potential
circuitry
operating range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10351016A
Other languages
English (en)
Inventor
Aaron Nygren
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10351016A priority Critical patent/DE10351016B3/de
Priority to US10/975,384 priority patent/US7304495B2/en
Priority to CNB2004100898270A priority patent/CN100350746C/zh
Application granted granted Critical
Publication of DE10351016B3 publication Critical patent/DE10351016B3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005Modifications of input or output impedance

Abstract

Die vorliegende Erfindung betrifft ein Treibersystem, eine Treiberkalibrierschaltungsanordnung zur Kalibrierung einer Impedanz einer Treiberschaltungsanordnung sowie ein Verfahren zur Kalibrierung einer Impedanz einer Treiberschaltungsanordnung. Der Erfindung liegt die Aufgabe zugrunde, ein verbessertes Treiberverhalten, insbesondere im Hinblick auf die unerwünschten Verzerrungen des Slew-Rates, die bisherige Off-Chip-Treiber von DDR-Speicherbausteinen hervorriefen, zu erzielen. Erfindungsgemäß wird diese Aufgabe unter anderem durch ein Treibersystem mit einem ersten Treiberteil mit mindestens einer veränderbaren Impedanz, mittels der ein Betriebspunkt des ersten Treiberteils in Bezug auf ein erstes Potential und ein zweites Potential, die den ersten Treiberteil versorgen, bestimmt wird, und einer ersten Kontrolleinrichtung, die derart zur Einstellung eines Impedanzwertes der veränderbaren Impedanz angeordnet und ausgelegt ist, dass sich der Betriebspunkt von einem Mittelpunkt des ersten und des zweiten Potentials unterscheidet, gelöst.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Treibersystem, eine Treiberkalibrierschaltungsanordnung zur Kalibrierung einer Impedanz einer Treiberschaltungsanordnung sowie ein Verfahren zur Kalibrierung einer Impedanz einer Treiberschaltungsanordnung. Die Erfindung findet besondere Anwendung in Zusammenhang mit einem Treibersystem oder einer Treiberschaltungsanordnung eines Speichersystems, insbesondere eines GDDR3 Speicherchips, insbesondere dort, wo das Treibersystem bzw. die Treiberschaltungsanordnung eine Schnittstelle (d.h. einen sogenannten Off-Chip-Treiber) zwischen einer integrierten Halbleiterschaltung und einer externen Schaltung bildet.
  • Beschreibung des einschlägigen Standes der Technik
  • Off-Chip-Treiber sind zur Erfüllung verschiedener Aufgaben bekannt. Zum Beispiel werden Off-Chip-Treiber dort eingesetzt, wo ein Signal, das innerhalb eines Chips, d. h. innerhalb einer integrierten Halbleiterschaltung (auch Baustein genannt), erzeugt worden ist, vor seiner Übertragung an eine dem Chip externe Schaltung verstärkt werden soll. Somit lässt sich die Signalleistung oder der Signalpegel des auf dem Chip erzeugten Signals an die Anforderungen der externen Schaltung anpassen, ohne dass die Gesamtheit der integrierten Halbleiterschaltung in der Lage sein muss, eine derartige Signalleistung oder Signalpegel zu liefern.
  • Ebenfalls kann ein Off-Chip-Treiber dazu dienen, die von einer externen Schaltung zum Chip führende Leitungen zu terminieren, d. h. den externen Leitungen eine Abschlussimpedanz zu präsentieren, deren Impedanzwert einen möglichst sauberen Signalverlauf über die Leitungen gewährleistet.
  • Da ein Off-Chip-Treiber eine sinnvolle, nahezu unentbehrliche Schnittstelle zwischen einer integrierten Halbleiterschaltung und einer externen Schaltung bildet, wird er üblicherweise auf dem Chip, d. h. als Teil der integrierten Halbleiterschaltung, ausgebildet. Seine Bezeichnung verdankt der Off-Chip-Treiber der Tatsache, dass ein Off-Chip-Treiber üblicherweise dazu dient, ein nach außen (außerhalb des Chips) gerichtetes Signal zu treiben.
  • 1 zeigt eine schematische Darstellung einer üblichen Anwendungskonfiguration eines Off-Chip-Treibers. Gezeigt wird eine integrierte Halbleiterschaltung 100, die beispielsweise eine Logikschaltung 10, eine Treiberschaltungsanordnung 20, die als Off-Chip-Treiber fungiert, und eine Treiberkalibrierschaltungsanordnung 40 umfasst. Eine derartige integrierte Halbleiterschaltung 100 wird üblicherweise in einem luftdichten Gehäuse verkapselt. Eine elektrische Verbindung zu außerhalb dem Gehäuse liegenden Schaltungen erfolgt über Anschlusspins 101, die aus dem Gehäuse heraus ragen. Die dargestellte integrierte Halbleiterschaltung 100 weist 11 exemplarische Anschlusspins 101 auf. Diese sind die stromversorgende Anschlusspins Vdd und Masse, die signalleitenden Anschlusspins S1-S8 sowie der Anschlusspin ZQ, der zum Anschluss an eine Referenzimpedanz Zref vorgesehen ist. Selbstverständlich wird eine solche Referenzimpedanz ggf. auch gehäuseintern, beispielsweise als teil der integrierten Halbleiterschaltung 100 realisiert.
  • Dies ist z. B. dann sinnvoll, wenn die durch die Referenzimpedanz abzubildende Impedanz schon zur Zeit des Entwurfs der integrierten Halbleiterschaltung 100 bekannt ist.
  • Obwohl dies in der Figur nicht explizit gezeigt wird, ist dem Fachmann klar, dass jede der Anschlusspins an mindestens eine entsprechende Leitung der integrierten Halbleiterschaltung 100 angeschlossen ist. Gezeigt wird zum Beispiel, dass sowohl die Logikschaltung 10 als auch die Treiberschaltungsanordnung 20 und die Treiberkalibrierschaltungsanordnung 30 an Vdd und Masse angeschlossen sind.
  • In der dargestellten integrierten Halbleiterschaltung 100 stellt die Logikschaltung 10 den Kern der Halbleiterschaltung 100 dar. Hier werden Daten beispielsweise verarbeitet, gespeichert oder erzeugt. Der Datenfluss zu und von der Logikschaltung 10 erfolgt über Signalleitungen 11, die an der Treiberschaltungsanordnung 20 angeschlossen sind. Die Treiberschaltungsanordnung 20 fungiert als Schnittstelle zwischen den dargestellten 8 Signalleitungen 11 und den 8 Signalleitungen 23, die individuell S1-S8 bezeichnet sind und zu entsprechenden Anschlusspins 101 der Halbleiterschaltung 100 führen. Über die Anschlusspins 101 werden die Signalleitungen S1-S8 mit entsprechenden Signalleitungen 41 einer externen Schaltung 40 verbunden, die beispielsweise eine die Logikschaltung 10 verwendende Schaltung darstellt. Zum Beispiel könnte die integrierte Halbleiterschaltung 100 mit Logikschaltung 10 ein Speicherchip und die externe Schaltung 40 eine Computer-Hauptplatine sein.
  • Das Betriebsverhalten der Treiberschaltungsanordnung 20 lässt sich über die Treiberkalibrierschaltungsanordnung 30. beeinflussen, die über beispielsweise 5 Signalleitungen 24 mit der Treiberschaltungsanordnung 20 verbunden ist. Die Wirkungsweise einer Treiberkalibrierschaltungsanordnung sowie ihren Einfluss auf einen Off-Chip-Treiber wird nachfolgend im allgemeinen, d. h. ohne Bezug auf die Figuren, beschrieben.
  • Hoch qualitative Off-Chip-Treiber müssen mit einer bestimmten und stabilen Treiberimpedanz betrieben werden können. Dies wird häufig mittels digitaler Kompensationsalgorithmen erreicht, die die Leistung des Off-Chip-Treibers digital verändern, um die Treiberleistung einem Zielwert anzugleichen.
  • Da integrierte Halbleiterschaltungen üblicherweise als Einzelkomponente ohne Kenntnis der Signal- und/oder Impedanzanforderungen einer etwaigen externen Schaltung entworfen, hergestellt und verkauft werden, sind Mechanismen sinnvoll, die eine Anpassung des Off-Chip-Treibers an die Signal- und/oder Impedanzanforderungen einer externen Schaltung ermöglichen, nachdem der Chip und die externe Schaltung zusammengeschaltet worden sind.
  • Eine solche Anpassung eines Off-Chip-Treibers erfolgt üblicherweise auf der Basis dreier Parameter, d. h. auf der Basis eines ersten Versorgungspotentials, eines zweiten Versorgungspotentials sowie einer Referenzimpedanz, die in bestimmter Konfiguration an bestimmte Anschlusspins des Chips anzulegen bzw. anzuschließen sind. Anhand dieser Parameter wird eine Impedanz des Off-Chip-Treibers entsprechend geändert.
  • Gemäß dem Stande der Technik kann die Anpassung des Off-Chip-Treibers über einen (digitalen) Suchalgorithmus erfolgen, bei dem eine veränderbare Impedanz des Off-Chip-Treibers einen Spannungsteiler zwischen den beiden Versorgungsspannungen über eine serielle Schaltung mit der Referenzimpedanz bildet, und eine resultierende Ausgangsspannung des Spannungsteilers mit einer intern erzeugten Referenzspannung vergleicht, die dem Mittelwert der beiden Versorgungspotentiale gleicht. Die veränderbare Impedanz des Off-Chip-Treibers wird entsprechend dem Suchalgorithmus solange geändert, bis die Ausgangsspannung des Spannungsteilers und die Referenzspannung mit ausreichender Genauigkeit identisch sind. Besteht der Spannungsteiler lediglich aus einer seriellen Schaltung der veränderbaren Impedanz des Off-Chip-Treibers und der Referenzimpedanz, wird die veränderbare Impedanz somit am Ende des Suchalgorithmus der Referenzimpedanz mit bestimmter Genauigkeit gleichen.
  • Eine derartige Anpassung des Off-Chip-Treibers hat sich bei vielen Anwendungen, unter anderem als Schnittstelle zwischen DDR-Speicherbausteinen (DDR = "double-data-rate", zu Deutsch: doppelte Datenrate) und entsprechenden externen Schaltungen, als nachteilig erwiesen. Insbesondere weist ein derartig angepasster Off-Chip-Treiber in derartiger Schaltungskombination unerwünschte Verzerrungen des Slew-Rates und somit des Arbeitszyklus auf.
  • In Anbetracht dieses Nachteils des Standes der Technik liegt der Erfindung die Aufgabe zugrunde, ein Treibersystem, eine Treiberkalibrierschaltungsanordnung zur Kalibrierung einer Impedanz einer Treiberschaltungsanordnung sowie ein Verfahren zur Kalibrierung einer Impedanz einer Treiberschaltungsanordnung bereitzustellen, das bzw. die ein verbessertes Treiberverhalten insbesondere in Hinblick auf das oben genannte, bisher problematische Anwendungsgebiet aufweist bzw. gewährleistet.
  • Näheres zum Stand der Technik enthält die US 2003/0025535 A1, die einen Ausgangstreiber für einen integrierten Schaltkreis beschreibt, der einen Treiber umfaßt, der einen mit dem integrierten Schaltkreis verbundenen Dateneingang, einen mit einer zu einem externen Schaltkreis führenden Übertragungsleitung verbundenen Datenausgang sowie Impedanzanpassungsmittel zur Anpassung der Ausgangsimpedanz der Treiberschaltung gemäß bestimmbaren Impedanzanpassungsdaten aufweist.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Erfindungsgemäß wird die oben genannte Aufgabe gemäß einer der folgenden zwei Möglichkeiten gelöst:
    • 1) Weicht der Mittelpunkt eines bevorzugten Betriebsbereichs einer Treiberschaltungsanordnung vom Mittelpunkt einer Versorgungsspannung der Treiberschaltungsanordnung ab, dann wird als Bezugspotential für eine Kalibrierung der Treiberschaltungsanordnung ein Potential verwendet, das im bevorzugten Betriebsbereich, vorzugsweise am Mittelpunkt des bevorzugten Betriebsbereichs, liegt. In diesem Fall kann das Bezugspotential mit dem Mittelpunkt der Versorgungsspannung der Treiberschaltungsanordnung übereinstimmen, vorzugsweise ist dies jedoch nicht der Fall.
    • 2) Stimmt der Mittelpunkt eines bevorzugten Betriebsbereichs einer Treiberschaltungsanordnung mit dem Mittelpunkt einer Versorgungsspannung der Treiberschaltungsanordnung überein, dann wird als Bezugspotential für eine Kalibrierung der Treiberschaltungsanordnung ein Potential verwendet, das vom Mittelpunkt der Vorsorgungsspannung abweicht. Vorzugsweise liegt das Bezugspotential im bevorzugten Betriebsbereich.
  • Im Folgenden werden schwerpunktmäßig erfindungsgemäße Ausführungsbeispiele beschrieben, bei der das Bezugspotential eines Kalibrierungsvorgangs bzw. einer Kalibrierungsanordnung vom Mittelpunkt der Vorsorgungsspannung einer zu kalibrierenden Treiberschaltungsanordnung abweicht. Mit Kenntnis der hierin beschriebenen Lehre wird es dem Fachmann jedoch keine Schwierigkeiten bereiten, auch nicht detailliert beschriebene Ausführungsformen der Erfindung, insbesondere die Ausführungsformen der Erfindung gemäß dem obigen Punkt 1), bei der ein Potential als Referenzspannung verwendet wird, das sich vom Mittelpunkt zwischen den beiden Versorgungsspannungen nicht unterscheidet, zu realisieren.
  • Erfindungsgemäß wird die oben genannte Aufgabe dadurch gelöst, dass ein Potential als Referenzspannung verwendet wird, das sich vom Mittelpunkt zwischen den beiden Versorgungsspannungen unterscheidet.
  • Erfindungsgemäß wird diese Aufgabe ebenfalls dadurch gelöst, dass eine veränderbare Impedanz einer Kalibrierschaltung gegenüber einer Referenzimpedanz derart kalibriert wird, dass ihre Impedanzen in einem vorbestimmten Verhältnis voneinander abweichen.
  • Gemäß einer weiteren Ausführungsform der Erfindung wird die oben genannte Aufgabe dadurch gelöst, dass die Impedanz einer Treiberschaltungsanordnung veränderbarer Impedanz sequentiell verändert wird, bis das Potential an einem Verbindungspunkt zwischen einer Referenzimpedanz und der Treiberschaltungsanordnung veränderbarer Impedanz einem Mittelpunkt eines vorgegebenen bevorzugten Betriebsbereichs auf ±10%, vorzugsweise auf ±3%, einer Differenz zwischen einem ersten und einem zweiten Versorgungspotential gleicht, wobei der Mittelpunkt des vorgegebenen bevorzugten Betriebsbereichs sich vom Mittelpunkt zwischen dem ersten und dem zweiten Versorgungspotential unterscheidet.
  • Gemäß einer weiteren Ausführungsform der Erfindung wird die oben genannte Aufgabe dadurch gelöst, dass der Impedanzwert einer veränderbaren Impedanz eines Treiberteils derart eingestellt wird, dass sich ein mittels der veränderbaren Impedanz in Bezug auf ein erstes und ein zweites Versorgungspotential bestimmter Betriebspunkt des Treiberteils von einem Mittelpunkt des ersten und des zweiten Potentials unterscheidet.
  • Den erfindungsgemäßen Lösungen liegt unter anderem das Erkenntnis zugrunde, dass Anwendungen existieren, die ungleiche Anforderungen an einen Pull-Up- und einen Pull-Down-Zweig eines Off-Chip-Treibers stellen, d.h. bei denen ein symmetrisches Verhalten beispielsweise zwischen einem Pull-Up- und einem Pull-Down-Zweig einer Treiberschaltungsanordnung nachteilig sein kann.
  • Als zugrundeliegender Lösungsansatz dieses Problems wird in verschiedenen Ausführungsformen vorgeschlagen, dass sich ein Betriebspunkt der Treiberschaltungsanordnung vom Mittelpunkt der Versorgungspotentiale unterscheiden soll. Diesem Lösungsansatz liegt auch das Erkenntnis zugrunde, dass Treiber, insbesondere Off-Chip-Treiber, zu einem nichtlinearen Verhalten tendieren, bei dem die Treiberimpedanz in verschiedenen Betriebsbereichen (d. h. beispielsweise bei verschiedenen Drain-Source-Spannungen eines als Treiberelement fugierenden Transistors) ebenfalls verschieden ist. Folglich weist ein Treiber, der an einem Betriebspunkt kalibriert worden ist, der sich vom Betriebspunkt unterscheidet, bei dem der Treiber betrieben wird, die durch die Kalibrierung beabsichtige Impedanz nicht auf.
  • Als gleichwertiger Lösungsansatz des obigen Problems wird in verschiedenen Ausführungsformen vorgeschlagen, dass eine veränderbare Impedanz einer Treiberkalibrierschaltungsanordnung derart geändert wird, dass ihr Impedanzwert einem vorbestimmten Prozentsatz des Impedanzwertes einer Referenzimpedanz gleicht, der von 100% abweicht.
  • Im Sinne der Erfindung ist ein Treiberteil respektive eine Treiberschaltungsanordnung eine mindestens ein verstärkendes Element aufweisende Schaltungsanordnung. Somit kann ein Treiberteil bzw. eine Treiberschaltungsanordnung beispielsweise ein Pull-Up- oder ein Pull-Down-Zweig eines Inverters sein.
  • Vorzugsweise wird ein erfindungsgemäßer Treiberteil bzw. eine erfindungsgemäße Treiberschaltungsanordnung einstückig mit einer integrierten Halbleiterschaltung, vorzugsweise in Form eines DDR-Speicherbausteins, insbesondere eines GDDR3-Speicherchips, als Off-Chip-Treiber realisiert.
  • Die Versorgung eines Treiberteils sowie die Speisung einer Treiberschaltungsanordnung mit einem ersten und einem zweiten Potential kann sowohl direkt als auch indirekt über andere Schaltungsanordnungen erfolgen. Ist ein Treiberteil zum Beispiel ein Pull-Up-Zweig einer Treiberschaltungsanordnung, so könnte die Versorgung bzw. die Speisung über einen Pull-Down-Zweig der Treiberschaltungsanordnung erfolgen. Beispielsweise könnten der Pull-Up-Zweig und der Pull-Down-Zweig eine Serienschaltung bilden, die zwischen der ersten und der zweiten Potential geschaltet ist. Selbstverständlich sind auch unzählige alternativen Konfigurationen dem Fachmann bekannt, die eine direkte oder indirekte Versorgung eines Treiberteils bzw. Speisung einer Treiberschaltungsanordnung gewährleisten.
  • Im Sinne der Erfindung umfasst der Begriff "veränderbare Impedanz" jegliches Element, dessen Impedanz sich in kontrollierter Weise verändern lässt. Dem Fachmann sind eine Vielzahl von solchen Elementen bekannt. Eine besonders vorteilhafte Ausführungsform einer veränderbaren Impedanz stellt eine Parallelschaltung mehrerer Treiberelemente dar, bei der jedes Treiberelement eine Serienschaltung eines Transistors und eines ohmschen Widerstands umfasst. Durch Ein- bzw. Ausschalten jeweiliger Transistoren lässt sich die Impedanz der Parallelschaltung kontrolliert beeinflussen.
  • Die erfindungsgemäße Kontrolleinrichtung lässt sich beispielsweise als programmierbare oder fest verdrahtete Logikschaltung realisieren. Etwaige von der Kontrolleinrichtung vorgenommene Kontrollschritte verlaufen nach einer etwaigen Initialisierung, die intern oder extern ausgelöst werden könnte, vorzugsweise automatisch und zügig ab.
  • Vorzugsweise ändert die Kontrolleinrichtung den Impedanzwert einer veränderbarer Impedanz sequentiell in einer Art und Weise, die einem Suchalgorithmus entspricht. Ein bevorzugter Suchalgorithmus, der die Suchzeit gegenüber linearen Suchverfahren erheblich verkürzt, und der bei entsprechender Wahl der Sollspannung hier ohne weiteres anwenden lässt, beschreibt die noch nicht veröffentlichte deutsche Patentanmeldung DE 10338077.9 des gleichen Anmelders mit dem Titel "Verfahren und Schaltungsanordnung zum schrittweisen Abgleich der Treiberimpedanz in integrierte Halbleiterschaltungschips", die am 19. August 2003 eingereicht wurde.
  • Ist die von der Kontrolleinrichtung während des Suchalgorithmus geänderte, veränderbare Impedanz lediglich eine Bezugsimpedanz, deren Impedanzwert keinen direkten Einfluss auf das Verhalten einer Treiberschaltungsanordnung ausübt, so sieht die Erfindung vorzugsweise vor, dass die Kontrolleinrichtung die Impedanz einer Treiberschaltungsanordnung bzw. eines Treiberteils entsprechend der den erwünschten Impedanzwert aufweisende Konfiguration der Bezugsimpedanz einstellt. Ist die von der Kontrolleinrichtung während des Suchalgorithmus geänderte, veränderbare Impedanz die Impedanz einer Treiberschaltungsanordnung, so ist keine weitere Einstellung der Impedanz nach Abschluss des Suchalgorithmus notwendig. In diesem Fall stellt der Suchalgorithmus den Kalibrierungsvorgang dar.
  • Erfindungsgemäß liegt der Betriebspunkt eines Treiberteils bzw. einer Treiberschaltungsanordnung vorzugsweise am Mittelpunkt seines bzw. ihres Betriebsbereichs. Der Betriebsbereich lässt sich über den erwünschten Spannungshub des Ausgangssignals des Treiberteils bzw. der Treiberschaltungsanordnung und das Bezugspotential definieren. Beträgt der Signalhub des Ausgangssignals einer Treiberschaltungsanordnung z.B. 0,6 mal der Versorgungsspannung (Vsupply) und bezieht sich der Pegel des Ausgangssignals auf Erde (0V), so ergibt sich ein Betriebsbereich von 0V bis 0,6·Vsupply. Demgemäß läge der bevorzugte Betriebspunkt bei 0,3·Vsupply.
  • Der Betriebspunkt, der sich unter externer Last einstellen wird, entspricht dem Potential, das sich an einem Verbindungspunkt zwischen der die externe Last simulierende Referenzimpedanz und einer die Treiberimpedanz nachahmende Schaltungsanordnung veränderbarer Impedanz einstellt. Vorzugsweise ist die erfindungsgemäße Schaltungsanordnung veränderbarer Impedanz derart, dass sie das Verhalten der Treiberimpedanz in eindeutiger Weise nachahmt. Wird dann der Impedanzwert der Schaltungsanordnung veränderbarer Impedanz so geändert, dass sich der erwünschte Betriebspunkt einstellt, so kann aus der aktuellen Konfiguration der Schaltungsanordnung veränderbarer Impedanz auf die richtige Einstellung der Treiberimpedanz geschlossen werden, um den Betriebspunkt auch im Treiberbetrieb zu erhalten.
  • Erfindungsgemäß kann ein Treibersystem mehrere Treiberteile umfassen, die jeweils mindestens eine veränderbare Impedanz aufweisen. Gleichfalls kann eine erfindungsgemäße Treiberschaltungsanordnung mehrere verstärkende Elemente aufweisen, die jeweils einen vorgegebenen bevorzugten Betriebspunkt sowie mindestens eine veränderbare Impedanz aufweisen. Auch eine Treiberkalibrierschaltungsanordnung kann mehrere Schaltungsanordnungen veränderbarer Impedanz aufweisen. Das während bzw. nach dem Suchalgorithmus vorzunehmende Verändern des Impedanzwertes der jeweiligen veränderbaren Impedanzen kann von einer einzigen oder von mehreren Kontrolleinrichtungen vorgenommen werden. Eine einzige Schaltungsanordnungen veränderbarer Impedanz kann der Kalibrierung mehrerer oder auch nur einer einzigen, zugeordneten Treiberschaltungsanordnung dienen.
  • Da die Erfindung eine individuelle Kalibrierung des Impedanzwertes jedes verstärkenden Elements und somit eine verbessezte Linearisierung der verstärkenden Elemente über deren jeweiligen gesamten Betriebsbereich erlaubt, wird diese Kalibrierung als pseudo-dynamische Kalibrierung bezeichnet.
  • Es wurde eingangs erläutert, dass eine Kalibrierung bezogen auf eine Referenzspannung respektive einen Betriebspunkt, die bzw. der dem Mittelwert der Versorgungsspannungen entspricht, sich bei vielen Anwendungen als nachteilig erwiesen hat.
  • In ihrer deutlichen Abkehr von dieser bisherigen Vorgehensweise sieht die Erfindung vorzugsweise vor, dass der jeweilige Betriebspunkt sich vom Mittelwert der Versorgungsspannungen um mindestens 15% der Differenz zwischen den Versorgungsspannungen unterscheidet. Im Falle von zwei verstärkenden Elementen, die jeweils über bzw. unter dem Mittelwert der Versorgungsspannungen kalibriert werden, so unterscheiden sich ihre Betriebspunkte um mindestens 30% der Differenz zwischen den Versorgungsspannungen, was eine enorme Individualität dessen Betriebsverhalten verspricht.
  • Eine sinnvolle Einschränkung der Individualität der Kalibrierung sowie ein gutes Betriebsverhalten der verstärkenden Elemente in einem bis hin zum Mittelwert der Versorgungsspannungen reichenden Betriebsbereich hat sich erwiesen, wenn sich der jeweilige Betriebspunkt vom Mittelwert der Versorgungsspannungen um höchstens 35% der Differenz zwischen den Versorgungsspannungen unterscheidet.
  • In einer binär operierenden Konfiguration wie beispielsweise einem Inverter mit Pull-Up- und Pull-Down-Zweig hat sich ein jeweiliger Betriebspunkt, der sich um 20% vom Mittelwert der Versorgungsspannungen unterscheidet, als äußerst günstig erwiesen.
  • Um keine zu hohen Anforderungen an den Suchalgorithmus zu stellen, wird der Betriebspunkt vorzugsweise mit einer Genauigkeit von lediglich 10% der Differenz zwischen den Versorgungsspannungen bestimmt. Wo der Aufwand dies erlaubt, wird der Betriebspunkt jedoch vorzugsweise mit einer Genauigkeit von 3% der Differenz zwischen den Versorgungsspannungen bestimmt, was ungefähr der Genauigkeit eines wie in der oben genannten DE 10338077.9 beschriebenen, fünfstufigen bisektionalen Suchalgorithmus entspricht.
  • Selbstverständlich sind alle angegebenen Genauigkeitswerte und andere Zahlenwerte lediglich als bevorzugte Ausführungsbeispiele zu verstehen. Es liegt im Sinne der Erfindung auch andere Genauigkeiten und Zahlenwerte bei Bedarf zu wählen. Bei der Wahl einer passenden Genauigkeit wird der Fachmann zwischen den negativen Auswirkungen einer zu hohen Genauigkeit beispielsweise auf den Suchaufwand und den positiven Auswirkungen einer hohen Genauigkeit beispielsweise auf das Verhalten der Treiberschaltungsanordnung abwägen. Analog wird der Fachmann beispielsweise bei der Wahl eines passenden Betriebspunkts zwischen den möglichen positiven und negativen schaltungstechnischen Auswirkungen seiner Wahl abwägen.
  • Im Falle von zwei zu bestimmenden Betriebspunkten eines Treibersystems bzw. einer Treiberschaltungsanordnung werden diese vorzugsweise betragsgleich aber entgegengesetzt vom Mittelwert der Versorgungsspannungen platziert, um ein symmetrisches Gesamtverhalten des Treibersystems bzw. der Treiberschaltungsanordnung zu erzielen.
  • Neben einer Kalibrierung über einen erwünschten Betriebspunkt lässt sich das vorteilhafte erfindungsgemäße asymmetrische Treiberverhalten in analoger Weise auch dadurch einstellen, dass eine veränderbare Impedanz einer Treiberkalibrierschaltungsanordnung derart geändert wird, dass ihr Impedanzwert einem vorbestimmten Prozentsatz des Impedanzwertes einer Referenzimpedanz gleicht, der von 100% abweicht.
  • Die erfindungsgemäßen Merkmalskombinationen finden vorzugsweise in oder in Zusammenhang mit DDR-Speicherbausteinen, insbesondere mit DDR2-, DDR3- und GDDR3-Speicherbausteinen, Verwendung.
  • KURZE BESCHREIBUNG DER FIGUREN
  • Die Erfindung und vorteilhafte Einzelheiten derselben werden nachfolgend unter Bezug auf die Zeichnung in beispielhaften Ausführungsformen näher erläutert, ohne dass der jeweils grundsätzliche Erfindungsgedanke dadurch in irgendeiner Weise beschränkt sein soll, da dem Fachmann aufgrund der mit der Erfindung vermittelten Lehre zahlreiche Gestaltungsvarianten zur Verfügung gestellt werden, ohne den Rahmen der Erfindung zu verlassen. Es zeigen:
  • 1 eine schematische Darstellung einer herkömmlichen Anwendungskonfiguration eines Off-Chip-Treibers,s
  • 2 eine schematische Darstellung einer Treiberkalibrierschaltungsanordnung gemäß einem ersten Ausführungsbeispiel der Erfindung, sowie
  • 3 eine schematische Darstellung verschiedener Strom-Spannungs-Kennlinien einer Treiberschaltungsanordnung.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSSEISPIELE
  • 2 zeigt eine Treiberkalibrierschaltungsanordnung 30 gemäß einem ersten Ausführungsbeispiel der Erfindung zusammen mit einer Treiberschaltungsanordnung 20 in schematischer Darstellung. Gezeigt wird eine Treiberkalibrierschaltungsanordnung 30, die eine Kontrolleinrichtung 31, eine veränderbare Impedanz 32, einen Referenzspannungsteiler 33, einen Komparator 34 und Steuerleitungen 36 aufweist. Die Treiberkalibrierschaltungsanordnung 30 ist an eine Referenzimpedanz ZRef sowie an die Treiberschaltungsanordnung 20 angeschlossen. Letztere Verbindung erfolgt über eine beispielsweise vieradrige Steuerleitung 24. Die veränderbare Impedanz 32 umfasst mehrere schaltbare Impedanzen 35A-D, die über die Steuerleitungen 36 ein- und ausgeschaltet werden können. Die Treiberschaltungsanordnung 20 weist einen Pull-Up-Zweig 21 und einen Pull-Down-Zweig 22 auf, deren jeweilige Impedanz über die Steuerleitung 24 beeinflusst werden kann.
  • Die veränderbare Impedanz 32 bildet zusammen mit der Referenzimpedanz ZRef einen Spannungsteiler zwischen zwei vorgegebenen Potentialen. Ein zwischen der veränderbaren Impedanz 32 und der Referenzimpedanz ZRef liegenden Punkt ist mit einem Eingang des Komparators 34 verbunden. Der andere Eingang des Komparators 34 ist mit einem Ausgang des Referenzspannungsteilers 33 verbunden, der ebenfalls zwischen den zwei vorgegebenen Potentialen geschaltet ist. Der Ausgang des Komparators 34 führt zur Kontrolleinrichtung 31 zurück.
  • In einem die Treiberschaltungsanordnung 20 kalibrierenden Kalibriervorgang ändert die Kontrolleinrichtung 31 den Impedanzwert der veränderbaren Impedanz 32 gemäß einem vorgegebenen Suchalgorithmus, wobei die schaltbaren Impedanzen 35A-D über die Signalleitungen 36 individuell angesprochen und gezielt ein- bzw. ausgeschaltet werden. Der Ablauf des Suchalgorithmus wird dynamisch in Abhängigkeit vom Ausgangssignal des Komparators 34 bestimmt. Der Suchalgorithmus endet, wenn die beiden am Komparator 34 anliegenden Eingangssignale so weit wie möglich aneinander angeglichen sind. Der Referenzspannungsteiler 33 bestimmt somit im erheblichen Maße das Kalibrierungsergebnis. Ist der Referenzspannungsteiler 33 zwischen der Versorgungspotentiale der Treiberschaltungsanordnung 20 bzw. zwischen den Potentialen, die die Serienschaltung der veränderbaren Impedanz 32 und der Referenzimpedanz ZRef versorgen, so wird der Referenzspannungsteiler 33 erfindungsgemäß ein von 50:50 abweichendes Teilungsverhältnis aufweisen.
  • Im dargestellten Fall ahmt die veränderbare Impedanz 32 die Impedanz des Pull-Up-Zweigs 21 der Treiberschaltanordnung 20 nach Entsprechend kalibriert die Kontrolleinrichtung 31 den Impedanzwert des Pull-Up-Zweigs 21 der Treiberschaltanordnung 20 mittels Signale über die Steuerleitung 24 in Abhängigkeit vom Impedanzwert. der veränderbaren Impedanz 32 am Ende des Suchalgorithmus. Ist die veränderbare Impedanz 32 eine nahezu 1:1-Nachbildung der Impedanz des Pull-Up-Zweigs 21 der Treiberschaltanordnung 20 besteht beispielsweise eine 1:1-Abhängigkeit zwischen der kalibrierten Konfiguration der veränderbaren Impedanz und der zu kalibrierenden Konfiguration des Pull-Up-Zweigs 21 der Treiberschaltanordnung 20. Selbstverständlich sind auch andere Abhängigkeitsverhältnisse im Rahmen der Erfindung möglich.
  • Der Pull-Down-Zweig wird in analoger Weise mit einem entsprechend unterschiedlichem Referenzspannungsteiler kalibriert. Wie ein Pull-Down-Zweig auf der Grundlage eines kalibrierten Pull-Up-Zweigs kalibriert werden kann, ist beispielsweise in DE 10338077.9 beschrieben.
  • 3 zeigt eine schematische Darstellung verschiedener Strom-Spannungs-Kennlinien einer Treiberschaltungsanordnung über ihren gesamten Betriebsbereich, wobei die mit PFET und NFET gekennzeichneten Spannungsbereiche, den Betriebsbereich eines Pull-Up- bzw. Pull-Down-Zweigs der Treiberschaltungsanordnung bezeichnen.
  • Die fett gezeichnete Linie C stellt die IV-Charakteristik eines idealen Widerstands dar. Dagegen zeigt die gestrichelte Linie A die IV-Charakteristik einer herkömmlichen Treiberschaltungsanordnung, deren Pull-Up- und Pull-Down-Zweige bei Vdd/2 kalibriert worden sind. Im Betriebsbereich des Pull-Up-Zweigs einer derart kalibrierten Treiberschaltungsanordnung weicht die Kennlinie A aufgrund der Linearität der Treiberschaltungsanordnung in diesem Betriebsbereich unwesentlich vom Idealverhalten ab. Im Betriebsbereich des Pull-Down-Zweigs weicht die derart kalibrierte Treiberschaltungsanordnung deutlich vom Idealverhalten ab.
  • Die dünne Linie B stellt die IV-Charakteristik einer erfindungsgemäßen Treiberschaltungsanordnung dar, deren Pull-Up-Zweig am Betriebspunkt V1 und deren Pull-Down-Zweig am Betriebspunkt V2 kalibriert worden ist. Diese Kennlinie weist ein nahezu ideales Verhalten über den gesamten Betriebsbereich der Treiberschaltungsanordnung auf. Hierin liegt ein Vorteil der Erfindung.
  • Obwohl die bevorzugten und alternativen Ausführungsformen der Erfindung in dieser Beschreibung detailliert offenbart und beschrieben worden sind, ist für den Fachmann klar, dass verschiedene Änderungen bezüglich der Konfiguration, der Arbeitsweise und der Gestalt der Erfindung vorgenommen werden können, ohne den erfinderischen Gedanke sowie den Schutzbereich dieser zu verlassen. Insbesondere wird darauf hingewiesen, dass die jeweiligen Merkmale der Erfindung, einschließlich derjenigen, die lediglich in Kombination mit anderen Merkmalen der Erfindung offenbart sind, in beliebiger Konfiguration kombinierbar sind, außer denjenigen, die der Fachmann als offensichtlich unsinnig erkennt. Darüber hinaus deutet eine Verwendung des Singulars bzw. des Plurals lediglich auf eine Bevorzugung hin, und sollte deshalb nicht einschränkt ausgelegt werden: Außer dort, wo das Gegenteil explizit erwähnt ist, darf der Plural durch den Singular ersetzt werden, und umgekehrt.
  • 10
    Logikschaltung
    11
    Signalleitungen
    20
    Treiberschaltungsanordnung
    21
    Pull-Up-Zweig
    22
    Pull-Down-Zweig
    23
    Signalleitungen
    24
    Steuerleitung
    30
    Treiberkalibrierschaltungsanordnung
    31
    Kontrolleinrichtung
    32
    veränderbare Impedanz
    33
    Referenzspannungsteiler
    34
    Komparator
    35
    schaltbare Impedanz
    36
    Steuerleitungen
    40
    externe Schaltungsanordnung
    41
    Signalleitungen
    100
    integrierte Halbleiterschaltung
    101
    Anschlusspin

Claims (18)

  1. Treiberkalibrierschaltungsanordnung zur Kalibrierung einer Impedanz einer Treiberschaltungsanordnung, die von einem ersten und einem zweiten Potential gespeist wird, und die einen vorgegebenen bevorzugten Betriebsbereich im Bezug auf das erste und das zweite Potential aufweist, mit: einer Schaltungsanordnung veränderbarer Impedanz, wobei die Schaltungsanordnung zur Aufnahme einer Referenzimpedanz angeordnet und ausgelegt ist, und einer Kontrolleinrichtung, die zur sequentiellen Veränderung der Impedanz der Schaltungsanordnung veränderbarer Impedanz, bis das Potential an einem Verbindungspunkt zwischen der Referenzimpedanz und der Schaltungsanordnung veränderbarer Impedanz einem Mittelpunkt des vorgegebenen bevorzugten Betriebsbereichs auf ±10%, vorzugsweise auf ±3%, einer Differenz zwischen dem ersten und dem zweiten Potential gleicht, angeordnet und ausgelegt ist, dadurch gekennzeichnet, dass der Mittelpunkt des vorgegebenen bevorzugten Betriebsbereichs sich vom Mittelpunkt zwischen dem ersten und dem zweiten Potential unterscheidet.
  2. Treiberkalibrierschaltungsanordnung nach Anspruch 1, wobei der Mittelpunkt des vorgegebenen bevorzugten Betriebsbereichs sich vom Mittelpunkt zwischen dem ersten und dem zweiten Potential um mehr als 15% einer Differenz zwischen dem ersten und dem zweiten Potential unterscheidet.
  3. Treiberkalibrierschaltungsanordnung nach Anspruch 1 oder 2, wobei der Mittelpunkt des vorgegebenen bevorzugten Betriebsbereichs sich vom Mittelpunkt zwischen dem ersten und dem zweiten Potential um weniger als 35% einer Differenz zwischen dem ersten und dem zweiten Potential unterscheidet.
  4. Treiberkalibrierschaltungsanordnung nach Anspruch 1, wobei der Mittelpunkt des vorgegebenen bevorzugten Betriebsbereichs sich vom Mittelpunkt zwischen dem ersten und dem zweiten Potential um 20% einer Differenz zwischen dem ersten und dem zweiten Potential unterscheidet.
  5. Speichersystem, insbesondere ein GDD3 Speicherchip, mit einer Treiberkalibrierschaltungsanordnung nach einem der Ansprüche 1–4.
  6. Verfahren zur Kalibrierung einer Impedanz einer Treiberschaltungsanordnung, die von einem ersten und eine zweiten Potential gespeist wird, und die einen vorgegebenen bevorzugten Betriebsbereich im Bezug auf das erste und das zweite Potential aufweist, mit dem Schritt: sequentielle Veränderung der Impedanz der Schaltungsanordnung veränderbarer Impedanz, welche Schaltungsanordnung zur Aufnahme einer Referenzimpedanz angeordnet und ausgelegt ist, bis das Potential an einem Verbindungspunkt zwischen der Referenzimpedanz und der Schaltungsanordnung veränderbarer Impedanz einem Mittelpunkt des vorgegebenen bevorzugten Betriebsbereichs auf ±10%, vorzugsweise auf ±3%, einer Differenz zwischen dem ersten und dem zweiten Potential gleicht, angeordnet und ausgelegt ist, dadurch gekennzeichnet, dass der Mittelpunkt des vorgegebenen bevorzugten Betriebsbereichs sich vom Mittelpunkt zwischen dem ersten und dem zweiten Potential unterscheidet.
  7. Verfahren nach Anspruch 6, wobei der Mittelpunkt des vorgegebenen bevorzugten Betriebsbereichs sich vom Mittelpunkt zwischen dem ersten und dem zweiten Potential um mehr als 15% einer Differenz zwischen dem ersten und dem zweiten Potential unterscheidet.
  8. Verfahren nach Anspruch 6 oder 7, wobei der Mittelpunkt des vorgegebenen bevorzugten Betriebsbereichs sich vom Mittelpunkt zwischen dem ersten und dem zweiten Potential um weniger als 35% einer Differenz zwischen dem ersten und dem zweiten Potential unterscheidet.
  9. Verfahren nach Anspruch 6, wobei der Mittelpunkt des vorgegebenen bevorzugten Betriebsbereichs sich vom Mittelpunkt zwischen dem ersten und dem zweiten Potential um 20% einer Differenz zwischen dem ersten und dem zweiten Potential unterscheidet.
  10. Verfahren nach einem der Ansprüche 6–9, wobei die Treiberschaltungsanordnung Teil eines Speichersystems, insbesondere eines GDDR3 Speicherchips, ist.
  11. Treiberkalibrierschaltungsanordnung zur Kalibrierung einer Impedanz einer Treiberschaltungsanordnung, mit: einer Schaltungsanordnung veränderbarer Impedanz, und einer Kontrolleinrichtung, die zur sequentiellen Veränderung der Impedanz der Schaltungsanordnung veränderbarer Impedanz, bis ihre Impedanz einem vorbestimmten Prozentsatz der Impedanz einer Referenzimpedanz auf ±10%, vorzugsweise auf ±3%, der Impedanz der Referenzimpedanz gleicht, angeordnet und ausgelegt ist, dadurch gekennzeichnet, dass der Prozentsatz nicht 100% ist.
  12. Treiberkalibrierschaltungsanordnung nach Anspruch 11, wobei sich der vorbestimmte Prozentsatz um mehr als 15% von 100% unterscheidet.
  13. Treiberkalibrierschaltungsanordnung nach Anspruch 11 oder 12, wobei sich der vorbestimmte Prozentsatz um weniger als 35% von 100 unterscheidet.
  14. Treiberkalibrierschaltungsanordnung nach Anspruch 11, wobei sich der vorbestimmte Prozentsatz um 20% von 100% unterscheidet.
  15. Verfahren zur Kalibrierung einer Impedanz einer Treiberschaltungsanordnung, mit dem Schritt: sequentielle Veränderung der Impedanz einer Schaltungsanordnung veränderbarer Impedanz, bis ihre Impedanz einem vorbestimmten Prozentsatz der Impedanz einer Referenzimpedanz auf ±10%, vorzugsweise auf ±3%, der Impedanz der Referenzimpedanz gleicht, dadurch gekennzeichnet, dass der Prozentsatz nicht 100 ist.
  16. Verfahren nach Anspruch 15, wobei sich der vorbestimmte Prozentsatz um mehr als 15% von 100 unterscheidet.
  17. Verfahren nach Anspruch 15 oder 16, wobei sich der vorbestimmte Prozentsatz um weniger als 35% von 100% unterscheidet.
  18. Verfahren nach Anspruch 15, wobei sich der vorbestimmte Prozentsatz um 20% von 100 unterscheidet.
DE10351016A 2003-10-31 2003-10-31 Pseudo-dynamische Off-Chip-Treiber-Kalibrierung Expired - Fee Related DE10351016B3 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10351016A DE10351016B3 (de) 2003-10-31 2003-10-31 Pseudo-dynamische Off-Chip-Treiber-Kalibrierung
US10/975,384 US7304495B2 (en) 2003-10-31 2004-10-29 Pseudodynamic off-chip driver calibration
CNB2004100898270A CN100350746C (zh) 2003-10-31 2004-11-01 准动态离晶驱动器校准

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10351016A DE10351016B3 (de) 2003-10-31 2003-10-31 Pseudo-dynamische Off-Chip-Treiber-Kalibrierung

Publications (1)

Publication Number Publication Date
DE10351016B3 true DE10351016B3 (de) 2005-06-09

Family

ID=34530005

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10351016A Expired - Fee Related DE10351016B3 (de) 2003-10-31 2003-10-31 Pseudo-dynamische Off-Chip-Treiber-Kalibrierung

Country Status (3)

Country Link
US (1) US7304495B2 (de)
CN (1) CN100350746C (de)
DE (1) DE10351016B3 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT504200B1 (de) * 2006-09-04 2010-05-15 Fronius Int Gmbh Verfahren zur regelung von wechselrichtern
US20080198666A1 (en) * 2007-02-20 2008-08-21 Aaron Nygren Semiconductor device including adjustable driver output impedances
JP4966803B2 (ja) * 2007-09-28 2012-07-04 株式会社日立製作所 半導体回路およびそれを用いた計算機ならびに通信装置
KR100899570B1 (ko) * 2008-04-21 2009-05-27 주식회사 하이닉스반도체 온 다이 터미네이션 장치의 캘리브래이션 회로
US7830285B2 (en) * 2008-07-10 2010-11-09 Lantiq Deutschland Gmbh Circuit with calibration circuit portion
JP6807642B2 (ja) * 2016-01-08 2021-01-06 ザインエレクトロニクス株式会社 送信装置
CN110515874B (zh) * 2019-09-11 2021-06-29 上海兆芯集成电路有限公司 驱动系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030025535A1 (en) * 2001-07-31 2003-02-06 Arindam Raychaudhuri Output drivers for IC

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254883A (en) * 1992-04-22 1993-10-19 Rambus, Inc. Electrical current source circuitry for a bus
JP3335886B2 (ja) * 1997-09-01 2002-10-21 株式会社東芝 プログラマブル・インピーダンス回路
US6064224A (en) * 1998-07-31 2000-05-16 Hewlett--Packard Company Calibration sharing for CMOS output driver
US6133749A (en) * 1999-01-04 2000-10-17 International Business Machines Corporation Variable impedance output driver circuit using analog biases to match driver output impedance to load input impedance
JP3515025B2 (ja) * 1999-09-22 2004-04-05 株式会社東芝 半導体装置
US6347850B1 (en) * 1999-12-23 2002-02-19 Intel Corporation Programmable buffer circuit
KR100391148B1 (ko) * 2000-11-02 2003-07-16 삼성전자주식회사 프로그래머블 임피던스 제어회로 및 방법
KR100394586B1 (ko) * 2000-11-30 2003-08-14 삼성전자주식회사 임피던스 제어회로
US6636821B2 (en) * 2001-07-03 2003-10-21 International Business Machines Corporation Output driver impedance calibration circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030025535A1 (en) * 2001-07-31 2003-02-06 Arindam Raychaudhuri Output drivers for IC

Also Published As

Publication number Publication date
CN100350746C (zh) 2007-11-21
CN1612481A (zh) 2005-05-04
US7304495B2 (en) 2007-12-04
US20050093569A1 (en) 2005-05-05

Similar Documents

Publication Publication Date Title
DE4224804C1 (de) Programmierbare logische Schaltungsanordnung
EP0721269B1 (de) Integrierte CMOS-Schaltung
DE102012100144B4 (de) Kalibrierungsschaltung und Verfahren zum Kalibrieren einer kapazitiven Kompensation in Digital-Analog-Wandlern
DE3621533A1 (de) Integrierte halbleiterschaltungsanordnung
DE10112281A1 (de) Leseverstärkeranordnung für eine Halbleiterspeichereinrichtung
DE112013002394T5 (de) Verstärker mit programmierbarer Verstärkung
DE102004017863B4 (de) Schaltung und Verfahren zum Ermitteln eines Referenzpegels für eine solche Schaltung
DE2103256A1 (de) Geschwindigkeits MOS Leseverstärker
EP1497703B1 (de) Schaltungsanordnung zur spannungsregelung mittels eines spannungsteilers
DE102008053535A1 (de) Schaltung, Verfahren zum Einstellen und Verwendung eines Regelkreises
DE10351016B3 (de) Pseudo-dynamische Off-Chip-Treiber-Kalibrierung
DE2646653C3 (de)
DE10250576A1 (de) Schaltungsanordnung zur Signalsymmetrierung in gegenphasigen Bustreibern
DE102017121387A1 (de) Multiplexer-Verzerrungsaufhebung
DE1960598A1 (de) MOS-Schnellesespeicher
DE10156026A1 (de) Komparator mit veringerter Empfindlichkeit für Offsetspannungs- und Zeitablauffehler
DE19842459C2 (de) Integrierte Schaltung zur Spannungsumsetzung
DE2839459A1 (de) Schaltungsanordnung zur signalpegelumsetzung
DE102018116669B4 (de) Verfahren zum Betrieb eines stützkondensatorfreien Low-Drop-Spannungsreglers mit großem Spannungsbereich
DE19861382B4 (de) Signalübertragungsschaltkreis
EP1545000A1 (de) Schaltungsanordnung zur Regelung des Duty Cycle eines elektrischen Signals
EP1625663B1 (de) Integrierte schaltungsanordnung und verfahren zur programmierung einer integrierten schaltungsanordnung
DE60032210T2 (de) Pegelumsetzer mit anstiegszeitsteurungsvorrichtung
DE2818350C2 (de) Ansteuerschaltung für einen MOS-Adreßpuffer
DE102018116667B4 (de) Stützkondensatorfreier Low-Drop-Spannungsregler mit großem Spannungsbereich mit einem DIMOS- und einem NMOS-Transistor als Lasttransistor und Spannungsreglersystem

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee