DE112006003478B4

DE112006003478B4 - Konfigurierbare Auf-Chip-Terminierung

Info

Publication number: DE112006003478B4
Application number: DE112006003478T
Authority: DE
Inventors: Huy Nguyen
Original assignee: Rambus Inc
Current assignee: Rambus Inc
Priority date: 2005-12-19
Filing date: 2006-11-30
Publication date: 2013-11-21
Anticipated expiration: 2026-12-01
Also published as: US10236882B2; US20070139071A1; US20170338817A1; US8072235B2; US20160233864A1; US9685951B2; US11843372B2; WO2007078496A3; US8466709B2; US9338037B2; DE112006003478T5; US11012071B2; US20200328745A1; US20190273498A1; JP2009520443A; WO2007078496A2; US7948262B2; US7439760B2; US20110128041A1; US20120074983A1

Abstract

Integrierter Schaltungs (IC) Chip (100, 210, 300), der aufweist: a. eine Lötstelle (110, 215), um ein Eingangssignal (RXi) an den Chip (100, 210, 300) zu empfangen; b. einen Empfänger (105, 305), der einen Eingangsanschluss, der mit der Lötstelle (110, 215) verbunden ist, einen Referenzspannungsanschluss (Vref) und einen Ausgangsanschluss besitzt und ein Ausgangssignal (RXo) erzeugt; c. einen ersten Umschalter (130, 250, 315), der einen ersten Umschalterknoten, der mit dem Referenzspannungsanschluss (Vref) verbunden ist, einen zweiten Umschalterknoten, und einen dritten Umschalterknoten besitzt, wobei der erste Umschalter (130, 250, 315) wahlweise einen der ersten und zweiten Umschalterknoten mit dem dritten Umschalterknoten verbindet; d. eine erste Terminierungsimpedanz (125, 245, 330), die zwischen dem dritten Umschalterknoten und dem Eingangsanschluss verbunden ist; e. einen zweiten Umschalter (140, 315), der einen vierten Umschalterknoten, der mit dem Referenzspannungsanschluss (Vref) verbunden ist, einen fünften Umschalterknoten, und einen sechsten Umschalterknoten besitzt, wobei der zweite Umschalter (140, 315) wahlweise einen der vierten und fünften Umschalterknoten mit dem sechsten Umschalterknoten verbindet; f. eine zweite Terminierungsimpedanz (135, 245, 330), die zwischen dem sechsten Umschalterknoten und dem Eingangsanschluss verbunden ist, wobei (i) der zweite Umschalterknoten mit einer zweiten Referenzspannung verbunden ist, die höher ist als die Spannung des Referenzspannungsanschlusses (Vref), und der fünfte Umschalterknoten mit einer dritten Referenzspannung verbunden ist, die geringer ist als die Spannung des Referenzspannungsanschluss (Vref); oder (ii) der zweite Umschalterknoten mit dem ersten Umschalterknoten über einem Kondensator (255) gekoppelt ist, und der fünfte Umschalterknoten mit dem vierten Umschalterknoten über einen zweiten Kondensator gekoppelt.

Description

Gebiet
Der hier präsentierte Inhalt bezieht sich generell auf das Gebiet der Kommunikation und genauer gesagt auf elektronische Hochgeschwrndigkeitssignalgebung innerhalb und zwischen integrierten Schaltungsvorrichtungen.
Hintergrund
Integrierte Schaltungs-Chips (IC) der Hochgeschwindigkeitsdatenkommunikation sind bekannt, sowohl Treiber als auch Empfänger zu enthalten. Der Treiber eines solchen IC ist an den Empfänger eines anderen über eine oder mehrere Signalübertragungsleitungen angeschlossen. Sowohl die Treiber- als auch die Empfängerschaltungen enthalten Terminierungselemente, die versuchen, die charakteristische Impedanz der Übertragungsleitung mit der Ausgangsimpedanz des Treibers und der Eingangsimpedanz des Empfängers abzustimmen, da Impedanzfehlabstimmungen die Signalqualität herabsetzen und folglich die Kommunikationsgeschwindigkeit und -verlässlichkeit verringern.
Einige gebräuchliche Kommunikationssysteme verwenden Steuerungssysteme, die die Impedanz von Auf-Chip-Terminierungs-(on-die termination (ODT))Elementen zur verbesserten Impedanzabstimmung kalibrieren. Diese Systeme arbeiten gut in vielen Anwendungen. Dennoch müssen Hochgeschwindigkeitsdatenkommunikationsschaltungen oft immer größere Leistungsgrade zu wettbewerbsfähigen Preisen erreichen, um die Kundenanforderung zu erfüllen. Ferner besitzen unterschiedliche Kunden üblicherweise unterschiedliche Anforderungen, die durch eine gegebene ODT-Konfiguration nicht erfüllt werden könnten. Ein Kunde könnte eine Energieeffizienz über der Geschwindigkeit bevorzugen oder könnte unterschiedliche Terminierungsspannungen oder -impedanzen bevorzugen. Daher besteht dementsprechend eine Nachfrage nach ODT-Schaltungen, die den Kunden Zugang zu einem breiteren Bereich von Terminierungstopologien und -werten bieten.
In der US 2003/0112751 A1 wird eine Schaltung zum Treiben und Empfangen von Signalen auf einer Busleitung beschrieben. Die Schaltung enthält einen Pull-Up-Umschalter und einen Pull-Down-Umschalter. Der Pull-Up-Umschalter besitzt eine Impedanz, die mit der charakteristischen Impedanz der Busleitung übereinstimmt. Der Pull-Down-Umschalter besitzt eine Impedanz, die ungefähr mit der halben charakteristischen Impedanz der Busleitung übereinstimmt. Wenn die Schaltung ein Signal empfängt oder ein logisch hohes Signal auf der Busleitung treibt, ist der Pull-Up-Umschalter aktiviert und der Pull-Down-Umschalter deaktiviert. Wenn die Schaltung ein logisch niedriges Signal auf der Busleitung treibt, ist der Pull-Up-Umschalter deaktiviert und der Pull-Down-Umschalter aktiviert.
In der EP 0 817 441 A2 wird ein kontrollierbares Impedanz-Arrangement beschrieben, das in einem adaptierbaren Eingabe-Ausgabe-Port einer integrierten Schaltungskonfiguration benutzt wird, um die Impedanz daran anzupassen, ob der Port ein Kommunikationssignal sendet oder empfängt. Das Arrangement stellt verschiedene spezifische Impedanzen bereit, um ein Signal mit entsprechenden Signalniveaus zu senden, oder eine Terminierungsimpedanz, um ein Signal zu empfangen. Dieses Arrangement ermöglicht es dem Eingabe-Ausgabe-Port und der entsprechenden integrierten Schaltung, kompakte Dimensionen im Vergleich zu konventionellen integrierten Schaltungen zu haben.
Kurze Beschreibung der Zeichnungen
Der hier dargestellte Inhalt wird als Beispiel und nicht als Beschränkung in den Figuren der beigefügten Zeichnungen veranschaulicht und in welchen gleiche Referenznummern sich auf gleiche Elemente beziehen und in welchen:
1 stellt einen integrierten Schaltungs-Chip 100 dar, der eine konfigurierbare Auf-Chip-Terminierung in Übereinstimmung mit einer ersten Ausführungsform enthält.
2 stellt ein Kommunikationssystem 200 dar, das eine konfigurierbare Auf-Chip-Terminierung in Übereinstimmung mit einer anderen Ausführungsform verwendet.
3 stellt einen IC-Chip 300 in Übereinstimmung mit einer weiteren Ausführungsform dar.
4 stellt ein Kommunikationssystem 400 dar, das einen konfigurierbaren ODT-Schaltkreis in Übereinstimmung mit einer weiteren Ausführungsform verwendet.
5 stellt ein Kommunikationssystem 500 in Übereinstimmung mit noch einer weiteren Ausführungsform dar.
6 stellt eine konfigurierbare RC-Schaltung 600 dar, die anstelle des dritten Terminierungszweiges des Chip 510 der 5 benutzt werden kann, welcher sich zwischen Knoten 535 und Erde erstreckt.
Detaillierte Beschreibung
1 stellt einen integrierten Schaltungs-Chip (IC) 100 in Übereinstimmung mit einer Ausführungsform dar. Chip 100 enthält einen pseudodifferenziellen Empfänger 105, der ein Eingangssignal RXi, empfangen über eine Lötstelle 110, mit einer Referenzspannung Vref an einem ebenso bezeichneten Spannungsanschluss oder -knoten vergleicht, um ein Ausgangssignal RXo zu erzeugen. Chip 100 enthält auch einen programmierbaren Auf-Chip-Terminierungs-(ODT)Schaltkreis 115, der programmiert werden kann, jede der zwei gemeinsamen Terminierungstopologien für Hochgeschwindigkeitskommunikationen zur Verfügung zu stellen: Die sogenannten „rail-to-rail” Topologien und die sogenannte half-supply” Topologie. Die Wahl der Terminierungstopologie wird dann dem Ermessen des Benutzers des IC-Chips 100 überlassen. Ein externes Signal oder interner Speicher 120 kann ein Signal S/P liefern, um zeitlich begrenzt oder dauerhaft eine der zwei Konfigurationen auszuwählen.
ODT-Schaltkreis 115 enthält zwei Terminierungszweige, die sich von dem Kommunikationsanschluss zwischen Lötstelle 110 und Empfänger 105 erstrecken. Der obere Terminierungszweig enthält eine erste Terminierungsimpedanz 125 und einen ersten Terminierungsumschalter 130. Umschalter 130 enthält drei Umschalterknoten, von denen zwei an Versorgungsspannung Vodt bzw. Referenzspannung Vref angeschlossen sind. Der dritte Umschalterknoten ist mit dem Kommunikationsanschluss über Terminierungsimpedanz 125 verbunden. Der untere Terminierungszweig enthält eine zweite Terminierungsimpedanz 135 und einen zweiten Terminierungsumschalter 140 ähnlich zu Umschalter 130. Zwei Umschalterknoten des Umschalters 140 sind an Erde bzw. Referenzspannung Vref angeschlossen, während der dritte mit dem Kommunikationsanschluss über Terminierungsimpedanz 135 verbunden ist. Beide Umschalter 130 und 140 sind Zwei-Positions-Umschalter reagierend auf das Signal S/P vom Speicher 120, um wahlweise einen des ersten und des zweiten Umschalterknotens mit dem dritten Umschalterknoten zu verbinden.
In rail-to-rail oder seriellen Terminierungen wird der Kommunikationskanal mit jeder der zwei gegenüberliegenden Versorgungsspannungen über ein Paar von Terminierungsimpedanzen verbunden. Um eine rail-to-rail-Terminierungstopologie auszuwählen, werden Umschalter 130 und 140 auf Versorgungsknoten Vodt bzw. Erde geschaltet. In diesem Fall ist der Eingangsanschluss von Empfänger 105 mit Vodt und Erde über jeweils Impedanzen 125 und 135 verbunden. Terminierungsspannung Vodt auf dem gleichnamigen Versorgungsknoten ist in einigen Ausführungsformen Versorgungsspannung Vdd, kann aber in anderen Ausführungsformen eine andere feste Spannung oder eine Variable Spannung sein.
In half-supply oder parallelen Terminierungen ist der Kommunikationskanal mit einer Referenzspannung zwischen den zwei Versorgungsspannungen verbunden. Um eine half-supply-Terminierungstopologie auszuwählen, werden beide Umschalter 130 und 140 auf Spannung Vref geschaltet, in welchem Fall der Eingangsanschluss von Empfänger 105 mit dem Referenzspannungsanschluss Vref über Parallelimpedanzen 125 und 135 verbunden ist. Wie die Bezeichnung nahelegt, ist die Referenzspannung bei half-supply-Terminierungen üblicherweise die Hälfte der Differenz zwischen den Spannungen an den Versorgungsknoten (z. B. Vref = 1/2(Vdd – Gnd)), aber die Spannung Vref könnte in anderen Ausführungsformen eine andere feste Spannung oder eine variable Spannung sein.
IC 100 enthält optional einen Kopplungsumschalter 145 zwischen der Lötstelle 110 und dem Eingangsanschluss des Empfängers 105. Ein externes oder internes Signal, wie von Speicher 120, kann ein Signal AC/DC liefern, um zeitlich begrenzt oder dauerhaft Umschalter 145 zu öffnen oder zu schließen. Wenn Schalter 145 geschlossen ist, ist Empfänger 105 DC-verbunden an Lötstelle 110: Wenn geöffnet, ist Empfänger 105 AC-verbunden mit Lötstelle 110 über einem Kondensator 150.
Impedanzen 125 und 135 können einstellbar und zur Kalibrierung imstande sein. Umschalter 130, 140 und 150 können aus Transistoren gestaltet sein wie für den Fachmann allgemein bekannt ist. Kondensator 150 könnte auch durch Verfahren und Schaltungen einstellbar sein, die im Zusammenhang mit 6 im Folgenden detailliert werden.
2 stellt ein Kommunikationssystem 200 in Übereinstimmung mit einer weiteren Ausführungsform dar. System 200 besitzt gemeinsame Merkmale mit IC-Chip 100 der 1, wobei gleichnummerierte Elemente die Gleichen oder Ähnliche sind. System 200 enthält einen ODT-Schaltkreis, der wahlweise Filterelemente einfügen kann, die für Konfigurationen niedriger Energie nützlich sein könnten. Ferner kann die Auswahl in einigen Ausführungsformen dynamisch durchgeführt werden, welche es dem System 200 erlaubt, geeignete ODT-Charakteristiken für Hoch- und Niedrigfrequenzkommunikation auszuwählen. Diese Flexibilität ist zum Beispiel nützlich in Systemen, die sowohl einen Niedrigfrequenz, Leistungssparmodus als auch einen Hochfrequenz, Hochleistungsmodus unterstützen.
System 200 enthält einen Sender-IC-Chip 205, der mit einem Empfänger-IC-Chip 210 über einen unsymmetrischen Kommunikationsanschluss bestehend aus Lötstellen 215, einem Kanal 220 und dazu gehörigen Leiterbahnen auf Chips 205 und 210 verbunden ist. Chip 205 enthält einen Sender 225 und ein Paar von Terminierungszweigen 230. Zweige 230 könnten die Gleichen oder Ähnliche wie die Terminierungszweige sein, die in Verbindung mit dem Empfänger-Chips 100 und 210 der 1 und 2 detailliert werden. Sender 225 übersendet ein Signal TX an Empfänger 105 auf Chip 210 über Lötstelle 215 und die anderen Elemente des zugehörigen Kommunikationsanschlusses.
IC-Chip 210 enthält ODT-Schaltkreis 235, der entweder eine gefilterte oder ungefilterte half-supply-Terminierungstopologie auswählen kann. Die Terminierungstopologie ist dann dem Ermessen des Benutzers des IC-Chips 210 überlassen. Die Topologie könnte fest, definiert bei der Inbetriebnahme, oder zugelassen sein, sich dynamisch zu ändern, um unterschiedliche Leistungsmodi zu unterstützen. In der dargestellten Ausführungsform erstellt Terminierungsauswahllogik 240 ein Steuerungssignal L/H, dessen Zustand entweder einen niedrigenleistungs, niedrigerer-Energie-Modus oder einen höherleistungs, höherer-Energie-Modus kennzeichnet.
ODT-Schaltkreis 235 enthält zwei Terminierungszweige, die sich von dem Kommunikationsanschluss zwischen Lötstelle 215 und Empfänger 105 des Chip 210 erstrecken. Der obere Terminierungszweig enthält eine erste Terminierungsimpedanz 245 und einen ersten Terminierungsumschalter 250. Umschalter 250 enthält drei Umschalterknoten, von denen zwei an Versorgungsspannungsreferenzspannung Vref angeschlossen sind, einer direkt und der andere über einen Filterkondensator 255. Der dritte Umschalterknoten ist mit dem Kommunikationsanschluss über Terminierungsimpedanz 245 verbunden. Der untere Terminierungszweig ist im Wesentlichen der gleiche. Die Umschalter der oberen und unteren Terminierungszweige reagieren auf Signal L/H der Terminierungsauswahllogik 240.
Die Umschalter der beiden Terminierungszweige schließen ihre jeweiligen Terminierungswiderstände direkt an Spannungsknoten Vref in einem Hochleistungsmodus an und an Spannungsknoten Vref über einen jeweiligen Filterkondensator in einem Niedrigfrequenzmodus. Filtern des Eingangssignals in einem Niedrigfrequenzmodus dämpft Hochfrequenzrauschkomponenten vorteilhaft. Die Filterkondensatoren könnten in einigen Ausführungsformen einstellbar sein, um eine Filterabstimmung zu erlauben. Feste oder einstellbare Widerstände in Reihe und/oder parallel mit den Filterkondensatoren können auch enthalten sein.
3 stellt ein IC-Chip 300 in Übereinstimmung mit einer weiteren Ausführungsform dar. Chip 300 enthält einen Empfänger 305, der ein Eingangssignal RXi mit einer Referenzspannung Vref an einem gleichnamigen Spannungsknoten vergleicht, um ein Ausgangssignal RXo zu erzeugen. Chip 300 enthält auch einen programmierbaren ODT-Schaltkreis 310, der programmiert werden kann, gefilterte oder ungefilterte rail-to-rail oder eine half-supply-Terminierungstopologien zur Verfügung zu stellen, und dadurch die Funktionalitäten der Ausführungsformen der 1 und 2 kombiniert.
ODT-Schaltkreis 310 enthält zwei Terminierungszweige. Jeder Zweig enthält Umschalter 315 und 320, einen Filterkondensator 325 und eine Terminierungsimpedanz 330. Umschalter 315 und 320 unterstützen die folgenden vier Modi:

1. Ungefiltert rail-to-rail: Umschalter 320 sind geschlossen und Umschalter 315 der oberen und unteren Terminierungszweige wählen Knoten Vodt bzw. Erde aus.
2. Gefiltert rail-to-rail: Umschalter 320 sind geöffnet und Umschalter 315 der oberen und unteren Terminierungszweige wählen Knoten Vodt bzw. Erde aus.
3. Ungefiltert half-supply: Umschalter 320 sind geschlossen und Umschalter 315 wählen beide Knoten Vref aus.
4. Gefiltert half-supply: Umschalter 320 sind geöffnet und Umschalter 315 wählen beide Knoten Vref aus.

ODT-Schaltkreis 310 kann angepasst werden, weitere Modi zu unterstützen. Zusätzliche Versorgungsspannungen können zum Beispiel unterstützt werden und die Impedanzen und Kapazitäten können anpassbar sein.
4 stellt ein Kommunikationssystem 400 dar, das einen konfigurierbaren ODT-Schaltkreis in Übereinstimmung mit einer weiteren Ausführungsform verwendet. Der konfigurierbare ODT-Schaltkreis erlaubt es einem Sender-Chip 405, zwischen zwei oder mehr Terminierungsspannungen auszuwählen, wenn Daten an einen Empfänger-Chip 410 über einen Differenzialkommunikationskanal 415 übertragen werden. Die resultierende Ausgangsgleichtaktspannung kann daher auf die Anforderung eines Empfängers auf Chip 410 zugeschnitten werden. Falls sich zum Beispiel mehrere Empfänger einen gemeinsamen Bus zeitlich teilen aber unterschiedliche Empfangsterminierungsspannungen erfordern oder davon profitieren, dann kann der dazugehörige Sender oder die Sender die Terminierungsspannung nutzen, die am besten für den Empfänger geeignet ist, mit welchen sie kommunizieren. Ein Kommunikationskanal könnte auch unterschiedliche Betriebsmodi unterstützen, die unterschiedliche Terminierungsspannungen erfordern oder davon profitieren. Eine Sender könnte zum Beispiel einen Schleifenkommunikationsmodus zum Selbsttest oder zur Initialisierung unterstützen, der eine erste Terminierungsspannung verwendet, und zusätzlich einen oder mehrere Betriebsmodi unterstützen, die unterschiedliche Terminierungsspannungen verwenden, die für einen oder mehrere Zielempfänger geeignet sind.
Chip 405 enthält einen Differenzialsender mit zwei identischen oder beinahe identischen Terminierungszweigen. Jeder Zweig enthält eine feste oder anpassbare Terminierungsimpedanz 417 und einen Spannungs-Auswahl-Umschalter 420. Der Zustand des Umschalters 420 wird durch Benutzen eines Auswahlsignals S gesteuert, das extern oder intern, wie durch einen Speicher 425, bereitgestellt werden könnte. Eine Steuerungslogik kann enthalten sein, um die Zustände der Umschalter 420 dynamisch zu ändern, welche alternativ eine von zwei Terminierungsspannungen V1 und V2 auswählen können. In anderen Ausführungsformen wird eine variable Spannungsquelle anstelle von Umschaltern 420 und den zwei Versorgungsknoten benutzt.
5 stellt ein Kommunikationssystem 500 in Übereinstimmung mit noch einer weiteren Ausführungsform dar. Kommunikationssystem 500 enthält einen übertragenden Chip 505, der mit einem empfangenden Chip 510 über einen Differenzialkanal 515 kommuniziert. Der übertragende Chip enthält differenzielle Ausgangslötstellen 513, die über den Kanal mit Eingangslötstellen 517 des empfangenden Chips verbunden sind. In einer Ausführungsform enthält Kommunikationssystem 500 einen Sender 520, der Niedrigspannungsdifferenzialsignalgebung (low-voltage differential signaling (LVDS)) für serielle Datenübertragung an einen entsprechenden Empfänger 525 verwendet, obwohl andere Arten der Signalgebung auch verwendet werden könnten. System 500 enthält optional einen externen Differenzialterminierungswiderstand 530 (gestrichelt dargestellt).
Chip 510 enthält einen programmierbaren ODT-Schaltkreis, der aus einer Anzahl von möglichen Terminierungstopologien auswählen kann. Zur Unterstützung dieses Trennvermögens enthält Chip 510 drei Terminierungszweige, die sich von einem gemeinsamen Knoten 535 erstrecken, zwei dieser Differenzialeingangsterminals zu Empfänger 525 und einer zu einem Referenzspannungsknoten, z. B. Erde. Jeder der ersten beiden Terminierungszweige enthält eine Terminierungsimpedanz 540 und einen Umschalter 545, die in Reihe geschaltet sind. Der dritte Terminierungszweig enthält eine Kapazität 550, eine Terminierungsimpedanz 555 und einen Umschalter 560. Die Einbeziehung der Impedanzen 540 und ebenso der dazugehörigen Umschalter 545 erlauben einen Wegfall eines externen Widerstandes 530. Der dritte Zweig erlaubt das wahlweise Einfügen eines rauschreduzierenden RC-Filters. Die Impedanzen und Kapazität des ODT-Schaltkreises der 5 sind in einigen Ausführungsformen veränderlich, was es ermöglicht, dass Filter- und Terminierungswerte zur verbesserten Leistung angepasst werden. Umschalter 545 und 560 können durch externe oder interne Steuerungssignale gesteuert werden, die an die Umschaltersteuerungsanschlüsse angelegt werden (nicht gezeigt). Die verschiedenen Kapazitäts- und Widerstandselemente können ähnlich gesteuert werden.
6 stellt eine konfigurierbare RC-Schaltung 600 dar, die anstelle des dritten Terminierungszweiges des Chips 510 der 5 genutzt werden kann, welcher sich zwischen Knoten 535 und Erde erstreckt. Schaltung 600 enthält einigen Speicher 605, dessen Ausgänge mit den Steuerungsanschlüssen einer Vielzahl von Transistoren 610 verbunden sind. Die Transistoren 610 verbinden wahlweise einen oder mehrere unterschiedlich bemessene Kondensatoren 615 zwischen Knoten 535 und Erde. Zusätzlich zum Steuern der Kapazitäten kann der Widerstand zwischen Knoten 535 und Erde durch Auswählen verschiedener Kombinationen von Transistoren angepasst werden. Die Weiten-zu-Längen-Verhältnisse der Transistoren 610 könnten variiert werden, um verschiedene Impedanzen bereitzustellen, so dass ein Ermöglichen verschiedener Kombinationen von Transistoren verschiedene Pegel von Terminierungsimpendanz bereitstellt.
In der vorhergehenden Beschreibung und in den beigefügten Zeichnungen sind spezifische Terminologie- und Zeichnungssymbole dargestellt, um ein vollständigen Verständnis der vorliegenden Erfindung zur Verfügung zu stellen. In einigen Instanzen könnten die Terminologie und Symbole spezifische Details implizieren, die nicht erforderlich sind, um die Erfindung auszuführen. Zum Beispiel könnte die Verbindung zwischen Schaltungselementen oder Schaltungsblöcken als Mehrfach-Leiterbahn- oder Einzel-Leiterbahnsignalleitungen gezeigt oder beschrieben werden. Jede der Mehrfach-Leiterbahnsignalleitungen könnte alternativ Einzel-Leiterbahnsignalleitungen sein und jede der Einzel-Leiterbahnsignalleitungen könnte alternativ Mehrfach-Leiterbahnsignalleitungen sein. Signale und Signalgebungspfade, die als unsymmetrisch ausgeführt gezeigt oder beschrieben sind, könnten auch differenziell sein und umgekehrt. Ähnlich könnten Signale, die beschrieben oder dargestellt sind, aktiv-hoch- oder aktiv-niedrig-Logikpegel zu besitzen, in alternativen Ausführungsformen entgegengesetzte Logikpegel besitzen. Als ein weiteres Beispiel könnten Schaltungen, die beschrieben oder dargestellt sind, Metalloxydhalbleiter (metal odyde semiconductor (MOS)) Transistoren zu enthalten, alternativ durch Benutzung von Bipolartechnologie oder jeder anderen Technologie ausgeführt sein, in welcher ein signalgesteuerter Stromfluss erreicht werden könnte. Hinsichtlich der Terminologie wird ein Signal bezeichnet, „angelegt” zu sein, wenn das Signal mit einem niedrigen oder hohen Logikzustand betrieben wird (oder auf ein hohen Logikzustand geladen ist oder auf einen niedrigen Logikzustand entladen ist), um eine bestimmte Bedingung anzuzeigen. Umgekehrt wird ein Signal bezeichnet, „nichtgelegt” zu sein, um anzuzeigen, dass das Signal auf einen anderen Zustand als den angelegten Zustand (inklusive eines hohen oder niedrigen Logikzustands oder eines fließenden Zustands, der auftreten könnte, wenn die signaltreibende Schaltung zu einer hohen Impedanzbedingung übergeleitet wird, wie einer open-drain- oder open-collector-Bedingung) betrieben wird (oder geladen oder entladen ist). Eine signaltreibende Schaltung wird bezeichnet, ein Signal an eine signalempfangende Schaltung „auszugeben”, wenn die signaltreibende Schaltung das Signal an einer Signalleitung anlegt (oder nicht anlegt, falls dies explizit ausgedrückt oder durch den Kontext angezeigt wird), die zwischen den signaltreibenden und signalempfangenden Schaltungen verbunden ist.
Ein Ergebnis eines Prozesses zum Entwerfen einer integrierten Schaltung oder eines Teilbereichs einer integrierten Schaltung, die eine oder mehrere hierin beschriebene Schaltungen aufweist, könnte ein computerlesbares Medium wie zum Beispiel ein magnetisches Band oder eine optische oder magnetische Diskette sein. Das computerlesbare Medium könnte mit Datenstrukturen oder anderen Informationen kodiert sein, die einen Schaltkreis beschreiben, der physikalisch als eine integrierte Schaltung oder Teilbereich einer integrierten Schaltung realisiert werden könnte. Obwohl verschiedene Formate für solch ein Kodieren genutzt werden könnte, werden diese Datenstrukturen generell im Caltech Intermediate Format (CIF), Calma GDS II Stream Format (GDSII) oder Electronic Design Interchange Format (EDIF) geschrieben. Die Fachleute zum Entwurf integrierter Schaltungen können solche Datenstrukturen von schematischen Diagrammen von dem oben detaillierten Typ und entsprechende Beschreibungen entwickeln und die Datenstrukturen auf computerlesbarem Medium kodieren. Die Fachleute zum Entwurf integrierter Schaltungen können solch kodierte Daten benutzen, um integrierte Schaltungen herzustellen, die eine oder mehrere der hierin beschriebenen Schaltungen enthalten.
Während die vorliegende Erfindung in Verbindung mit spezifischen Ausführungsformen beschrieben wurde, werden Abwandlungen dieser Ausführungsformen für die Fachleute offensichtlich sein. Zum Beispiel können die Ausführungsformen zur Benutzung mit verschiedenen unsymmetrischen und Differenzialkommunikationsschemen über eindirektionale und bidirektionale Kanäle angepasst werden. Spezifische Beispiele enthalten Series Stub Terminated Logic (SSTL) und double-data-rate (DDR) Signalgebung, obwohl dies auf gar keinen Fall eine erschöpfende Liste ist. Ausführungsformen könnten auch für Kanäle genutzt werden, die verschiedene Modulationschemen verwenden, inklusive derer, die multi-pulse-amplitude-modulation (multi-PAM) und single-PAM Signale verwenden. Darüber hinaus werden einige Komponenten direkt miteinander verbunden gezeigt, während andere mit dazwischenliegenden Komponenten verbunden gezeigt werden. In jeder Instanz legt das Verfahren der Zusammenschaltung oder des „Verbindens” einige gewünschte elektrische Kommunikation zwischen zwei oder mehr Schaltungsknoten oder -ausschlüssen fest. Solches Verbinden könnte oft durch Benutzen einer Anzahl von Schaltungskonfigurationen ausgeführt werden, wie durch die Fachleute verstanden werden wird.

Claims

Integrierter Schaltungs (IC) Chip (100, 210, 300), der aufweist: a. eine Lötstelle (110, 215), um ein Eingangssignal (RXi) an den Chip (100, 210, 300) zu empfangen; b. einen Empfänger (105, 305), der einen Eingangsanschluss, der mit der Lötstelle (110, 215) verbunden ist, einen Referenzspannungsanschluss (Vref) und einen Ausgangsanschluss besitzt und ein Ausgangssignal (RXo) erzeugt; c. einen ersten Umschalter (130, 250, 315), der einen ersten Umschalterknoten, der mit dem Referenzspannungsanschluss (Vref) verbunden ist, einen zweiten Umschalterknoten, und einen dritten Umschalterknoten besitzt, wobei der erste Umschalter (130, 250, 315) wahlweise einen der ersten und zweiten Umschalterknoten mit dem dritten Umschalterknoten verbindet; d. eine erste Terminierungsimpedanz (125, 245, 330), die zwischen dem dritten Umschalterknoten und dem Eingangsanschluss verbunden ist; e. einen zweiten Umschalter (140, 315), der einen vierten Umschalterknoten, der mit dem Referenzspannungsanschluss (Vref) verbunden ist, einen fünften Umschalterknoten, und einen sechsten Umschalterknoten besitzt, wobei der zweite Umschalter (140, 315) wahlweise einen der vierten und fünften Umschalterknoten mit dem sechsten Umschalterknoten verbindet; f. eine zweite Terminierungsimpedanz (135, 245, 330), die zwischen dem sechsten Umschalterknoten und dem Eingangsanschluss verbunden ist, wobei (i) der zweite Umschalterknoten mit einer zweiten Referenzspannung verbunden ist, die höher ist als die Spannung des Referenzspannungsanschlusses (Vref), und der fünfte Umschalterknoten mit einer dritten Referenzspannung verbunden ist, die geringer ist als die Spannung des Referenzspannungsanschluss (Vref); oder (ii) der zweite Umschalterknoten mit dem ersten Umschalterknoten über einem Kondensator (255) gekoppelt ist, und der fünfte Umschalterknoten mit dem vierten Umschalterknoten über einen zweiten Kondensator gekoppelt.
Chip (100, 300) nach Anspruch 1, wobei Merkmal (i) verwirklicht ist, und der erste Umschalter (130, 315) den ersten und dritten Umschalterknoten und der zweite Umschalter (140, 315) den vierten und sechsten Umschalterknoten in einer parallelen Terminierungskonfiguration verbindet und wobei der erste Umschalter (130, 315) den zweiten und dritten Umschalterknoten und der zweite Umschalter (140, 315) den fünften und sechsten Umschalterknoten in einer seriellen Terminierungskonfiguration verbindet.
Chip (100, 210, 300) nach Anspruch 2, wobei die ersten und zweiten Umschalter (130, 140, 250, 315) jeweils erste und zweite Umschaltersteuerungsanschlüsse enthalten.
Chip (100, 210, 300) nach Anspruch 3, der ferner ein Register (120) mit einem Ausgangsanschluss aufweist, der mit den ersten und zweiten Umschaltersteuerungsanschlüsse verbunden ist, wobei das Register (120) geeignet ist, einen Wert zu speichern, der festlegt, ob die ersten und zweiten Umschalter (130, 140, 315) eine parallele Terminierungskonfiguration oder eine serielle Terminierungskonfiguration unterstützen.
Chip (210) nach Anspruch 1, wobei Merkmal (ii) verwirklicht ist, und wobei der Kondensator über einen Bereich von Kapazitäten einstellbar ist.
Chip (100) nach Anspruch 1, wobei das Merkmal (i) verwirklicht ist, der ferner einen dritten Umschalter (145) und einen Kondensator (150) aufweist, die parallel zwischen der Lötstelle (110) und dem Eingangsanschluss des Empfängers (105) verbunden sind.
Eine Schaltung (115, 235, 310, 405) für die Auf-Chip-Terminierung, die aufweist: a. einen Kommunikationsanschluss; b. einen ersten Terminierungszweig, der einen ersten Terminierungswiderstand (125, 245, 330, 417) und einen ersten Umschalter (130, 250, 315, 420) enthält, wobei der erste Umschalter (130, 250, 315, 420) wahlweise den Kommunikationsanschluss an einen von einem ersten Spannungsknoten und einem zweiten Spannungsknoten über den ersten Terminierungswiderstand (125, 245, 330, 417) anschließt; c. einen zweiten Terminierungszweig, der einen zweiten Terminierungswiderstand (135, 245, 330, 417) und einen zweiten Umschalter (140, 315, 420) enthält, wobei der zweite Umschalter (140, 315, 420) wahlweise den Kommunikationsanschluss an einen von einem dritten Spannungsknoten und einem vierten Spannungsknoten über den zweiten Terminierungswiderstand (135, 245, 330, 417) anschließt.
Schaltung (115, 235, 310) nach Anspruch 7, wobei der Kommunikationsanschluss einen einzelnen Kommunikationsknoten enthält, der wahlweise an einen der ersten und zweiten Spannungsknoten und einen der dritten und vierten Spannungsknoten angeschlossen wird.
Schaltung (115, 235, 310) nach Anspruch 7, wobei die zweiten und vierten Spannungsknoten eine Referenzspannung (Vref) bereitstellen.
Schaltung (115, 310) nach Anspruch 9, wobei der erste Spannungsknoten eine zweite Spannung (Vodt) höher als die Referenzspannung (Vref) zur Verfügung stellt und der dritte Spannungsknoten eine dritte Spannung geringer als die Referenzspannung (Vref) zur Verfügung stellt.
Schaltung (235) nach Anspruch 7, die ferner einen ersten Kondensator (255), der zwischen die ersten und zweiten Spannungsknoten verbunden ist, und einen zweiten Kondensator, der zwischen die dritten und vierten Spannungsknoten verbunden ist, aufweist.
Schaltung (115) nach Anspruch 7, die ferner eine integrierte Schaltungs-Chip-Lötstelle (110, 215), einen dritten Umschalter, der wahlweise den Kommunikationsanschluss an den Knoten anschließt, und einen Kondensator, der parallel zu dem dritten Umschalter (145) verbunden ist, aufweist.
Schaltung (115, 235, 310, 405) nach Anspruch 7, die ferner einen Speicher (120, 240, 425) aufweist, der mit den ersten und zweiten Umschaltern (130, 140, 250, 315, 420) verbunden ist, wobei der Speicher (120, 240, 425) einen Wert speichert, der die ersten und zweiten Umschalter (130, 140, 250, 315, 420) steuert.
Schaltung (405) nach Anspruch 7, wobei der Kommunikationsanschluss ein differenzieller Anschluss ist, der einen ersten differenziellen Knoten, der mit dem ersten Terminierungszweig verbunden ist, und einen zweiten differenziellen Knoten, der mit dem zweiten Terminierungszweig verbunden ist, besitzt.
Schaltung (405) nach Anspruch 14, wobei die ersten und dritten Umschalterknoten verbunden sind und die zweiten und vierten Umschalterknoten verbunden sind.
Kommunikationssystem (400), das aufweist: a. eine ersten IC-Chip (405), der besitzt: i. eine Ausgangslötstelle; und ii. einen Sender, der an die Ausgangslötstelle gekoppelt ist, um Daten an den Ausgangsanschluss zu übertragen; b. einen zweiten IC-Chip (410), der besitzt: i. eine Eingangslötstelle; und ii. einen Empfänger, der an die Eingangslötstelle gekoppelt ist, um die Übertragungsdaten zu empfangen und ein Ausgangssignal (RXo) zu erzeugen; c. einen Kommunikationskanal (415), der sich zwischen der Ausgangslötstelle des ersten IC-Chip (405) und der Eingangslötstelle des zweiten IC-Chip (410) erstreckt; und d. eine Terminierungsschaltung, die mit einem der ersten und zweiten IC-Chips integriert und mit jeweils einer der Ausgangslötstelle und Eingangslötstelle gekoppelt ist, wobei die Terminierungsschaltung enthält: i. einen ersten Umschalter (130, 250, 315, 420), der einen ersten Umschalterknoten, der mit einem ersten Spannungsanschluss (v1) gekoppelt ist, einen zweiten Umschalterknoten, der mit einem zweiten Spannungsanschluss (v2) verbunden ist, und einen dritten Umschalterknoten besitzt, wobei der erste Umschalter (130, 250, 315, 420) wahlweise einen der ersten und zweiten Umschalterknoten mit dem dritten Umschalterknoten verbindet; ii. eine erste Terminierungsimpedanz (125, 245, 330, 417), die zwischen dem dritten Umschalterknoten und der Eingangslötstelle gekoppelt ist; iii. einen zweiten Umschalter (140, 315, 420), der einen vierten Umschalterknoten, der mit dem ersten Spannungsanschluss (v1) gekoppelt ist, einen fünften Umschalterknoten, der mit dem zweiten Spannungsanschluss (v2) verbunden ist, und einen sechsten Umschalterknoten besitzt, wobei der zweite Umschalter (140, 315, 420) wahlweise einen der vierten und fünften Umschalterknoten mit dem sechsten Umschalterknoten verbinden; und iv. eine zweite Terminierungsimpedanz (135, 245, 330, 417), die zwischen dem sechsten Umschalterknoten und der Eingangslötstelle gekoppelt ist.
Kommunikationssystem (400) nach Anspruch 16, wobei der erste Umschalter (130, 250, 315, 420) den ersten und dritten Umschalterknoten und der zweite Umschalter (140, 315, 420) den vierten und sechsten Umschalterknoten in einer parallelen Terminierungskonfiguration koppelt und wobei der erste Umschalter (130, 250, 315, 420) den zweiten und dritten Umschalterknoten und der zweite Umschalter (140, 315, 420) den fünften und sechsten Umschalterknoten in einer seriellen Terminierungskonfiguration koppelt.
Kommunikationssystem (400) nach Anspruch 17, wobei der erste und zweite Umschalter (130, 140, 250, 315, 420) jeweils erste und zweite Umschaltersteuerungsanschlüsse enthalten.
Kommunikationssystem (400) nach Anspruch 18, das ferner ein Register (120, 240, 425) mit einem Ausgangsanschluss aufweist, der mit den ersten und zweiten Umschaltersteuerungsanschlüssen gekoppelt ist, das Register (120, 240, 425), um einen Wert zu speichern, der festlegt, ob die ersten und zweiten Umschalter (130, 140, 250, 315, 420) eine parallele Terminierungskonfiguration oder eine serielle Terminierungskonfiguration unterstützen.
Computerlesbares Medium, das eine darin gespeicherte Datenstruktur besitzt, die einen Empfänger (100; 210) definiert, der angepasst ist, ein Eingangssignal zu empfangen, das als eine Sequenz von Datensymbolen ausgedrückt ist, wobei die Datenstruktur aufweist: a. erste Daten, die einen Kommunikationsanschluss (110; 215) darstellen; b. zweite Daten, die einen ersten Terminierungszweig darstellen, wobei der erste Terminierungszweig einen ersten Terminierungswiderstand (125; 245, 330, 417) und einen ersten Umschalter (130; 250, 315, 420) enthält, wobei der erste Umschalter (130; 250, 315, 420) den Kommunikationsanschluss (110; 215) wahlweise an einen von einem ersten Spannungsknoten und einem zweiten Spannungsknoten über den ersten Terminierungswiderstand (125; 245, 330, 417) anschließt; und c. dritte Daten, die einen zweiten Terminierungszweig darstellen, wobei der zweite Terminierungszweig einen zweiten Terminierungswiderstand (135, 245, 330, 417) und einen zweiten Umschalter (140, 315, 420) enthält, wobei der zweite Umschalter (140, 315, 420) den Kommunikationsanschluss (110; 215) wahlweise an einen von einem dritten Spannungsknoten und einem vierten Spannungsknoten über den zweiten Terminierungswiderstand (135, 245, 330, 417) anschließt.
Kommunikationssystem (500), das aufweist: a. einen ersten IC-Chip (505), der besitzt: i. einen differenziellen Sender (520); ii. erste und zweite Ausgangslötstellen (513), die mit dem Sender (520) verbunden sind, um ein differenzielles Signal zu übertragen; b. einen zweiten IC-Chip (510), der besitzt: i. erste und zweite Eingangslötstellen (517); und ii. einen differenziellen Empfänger (525), der differenzielle erste und zweite Eingangsanschlüsse besitzt, die jeweils mit den ersten und zweiten Eingangslötstellen (517) verbunden sind, um das differenzielle Signal zu empfangen; c. einen differenziellen Kommunikationskanal (515), der einen ersten Signalpfad, der sich zwischen der ersten Ausgangslötstelle (513) und der ersten Eingangslötstelle (517) erstreckt, und einen zweiten Signalpfad, der sich zwischen der zweiten Ausgangslötstelle und der zweiten Eingangslötstelle erstreckt, besitzt; und d. eine Terminierungsschaltung, die in einen der ersten und zweiten IC-Chips (505, 510) integriert und zwischen den ersten und zweiten Signalpfaden verbunden ist, wobei die Terminierungsschaltung enthält: i. einen ersten Umschalter (545), der an den ersten Signalpfad und über einen ersten Terminierungswiderstand (540) in Reihe an einen Spannungsreferenzknoten (535) gekoppelt ist, ii. einen zweiten Umschalter (545), der an den zweiten Signalpfad und über einen zweiten Terminierungswiderstand (540) in Reihe an den Spannungsreferenzknoten (535) gekoppelt ist, und iii. einen dritten Umschalter (560), der mit einem Terminierungswiderstand (555) und einer programmierbaren Kapazität (550) in Reihe gekoppelt ist.
Kommunikationssystem (500) nach Anspruch 21, wobei der Terminierungswiderstand (555) programmierbar ist.