DE1589935A1 - Monolithische integrierte Halbleiterschaltanordnung - Google Patents

Description

Monolithische integrierte Halbleiter schaltungsanordnung

Die Erfindung betrifft eine monolithiarhe integrierte Halbleiterschaltungsanordnurrg, die mindestens ein matrixartiges Schaltwerk mit rein schaltungsmäflig im wesentlichen gleichen Schaltgliedern enthält.

Fine solche Schaltungsanordnung ist grundsätzlich bereits in der U5JA-Patentsrhrift Nr. % 21P> 613 beschrieben. Die dort gezeigte monolithische integrierte Uälbleitersrhaitungsanordnung weii3t aber den Nachteil auf, daß die auf den Halbleiter aufgebra-rhtem besonderen metallischen Zwischenverbindungsleitungszüge in mehr prm Ebenen-aufgebracht sind, go daß eich ein relativ teures und außerdem kom-pl lasierte β Ileretellüngave-rfahren ergibt, Di« Aufgabe der Erfindung hesteht deshalb ti irin, «ine monolithiärhe, integrierte riaibleiterschaltungHanordnung der bescliriebcnen Art zu 3chaf.fer\; bei der nur eine Lage von metallischen

BAD

Zwischenverbindungsleitungen zwischen aktiven oder passiven Elementen der Ilalbleiterstruktur bzw. den Kontaktanschlüssen erforderlich ist, so daß eine vereinfachte Herstellung möglich ist.

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß Unterführungs-Zwisihenverbindungs-Halbleiterzonen jeweils mehrere funktionell einander zugeordnete Schaltglieder als Steuerleitungen elektrisch leitend miteinander verbinden, in besonders vorteilhafter Weise wird dies dadurch erreicht, daß der jeweils eine Unterführungs-Zwischenverbindungs-Halbleiterzone aufweisende Bereich des Halbleiters in der die integrierte Ilalbleiterstruktur tragenden Substratzone eine hierin eingebrachte erste entartet dotierte Halbleiterzone vom entgegengesetzten Leitfähigkeitstyp, wie der der Substratzone besitzt, daß sich über der Substrat» zone mit der eingebrachten ersten entartet dotierten Ilalbleiterzone bei gleichen! Leitfähigkeitstyp eine normal dotierte Halbleiter2one erstreckt, in die sowohl eine zweite entartet dotierte, sich bis zur ersten entartet dotierten Ilalbleiterzone erstreckend«-, aber einen bestimmten Abstand in waagerechter Richtung von der Substratzone einhaltende Zone entgegengesetzten Leitfähigkeitstyps als Unterführungs-Zwischenverbindungs-Halbleiterzone, als auch im Abstand hiervon eine dritte entartet dotierte, in sich geschlossene, sich ebenfalls bis zur Substrataone erstreckende Halbleiterzone als Isolations-Halbleiterzone vom gleichen Leitfähigkeitstyp wie die zweite entartet dotierte Halbleiterzone eingebracht ist

vorgesehen jet
und daß eine Oxyd schicht,' in die Ohm sehe Kontakte zur Kontaktierung sowohl der Unterführungs-Zwischenverbindungs-Halbleiterzone als auch der normal dolier-

Docket 14 481

2 0 98 U/M 41
BAD ORIGINAL

ten. Halbleiter zone sowie der Isolations-Halbleiterzone eingebracht sind.

Eine weitere vorteilhafte Gestaltung der erfindungsgemäßen Halbleiter struktur ergibt sich, wenn bei Verwendung eines jeweiligen Schaltgliedes,bestehend aus zwei direkt gekoppelten Transistoren in Eccles-Jordan-Schaltung, bei der die beiden Emitter sowohl miteinander verbunden sind als auch an festem Potential liegen, die Emitter mit der Isolations-Halbleiterzone als Potentialzuführungsleitung verbunden sind. _

Zur Ansteuerung der Schaltglieder wird in vorteilhafter Weise so vorgegangen, daß die Transistoren über ihre Kollektoren mit je einer Basis eines zweiten jeweils zugeordneten Tranaistors einer Dioden-Transistorkombination verbunden

jeweils
sind, bei der^die Dioden-Entnahme-Halbleiterzone in die Transistor-Kollektor zone eindiffundiert ist und daß die Transistor-Emitterzone jeweils an den Kollektor eines beiden Dioden-Transistorkombinationen gemeinsamen dritten Transistors angeschlossen ist, dessen Basis und Emitter mit je einer Steuerleitung verbunden ist.

Wenn gemäß einem weiteren Erfindungsgedanken die Schaltglieder als Speichermatrix geschaltet sind, dann sind die Dioden-Entnahme-Halbleiterzonen an die Speicherleseleitungen angeschlossen und die Steuerleitungen dienen dann als Koordinatenadreßleitungen bei Koinzidenzerregung.

Docket 14 481

209814/1141 BAD

Eine besonders platzsparende Ausführungsform ergibt sich, wenn in vorteilhafter Weise jeweils mehrere einander zugeordnete Schaltglieder bezüglich ihres Aufbaus bzw. ihres Verbindungsleitungsverlaiifs zwischen aktiven und passiven Elementen bzw. Kontaktanschlüs&en spiegelsymmetrisch zueinander in den monolithischen Halbleiter eingebracht sind.

Um zu vermeiden, daß sich leitende Durchbruchskanäle zwischen den in den Halbleiter eingebrachten aktiven und passiven Elementen einerseits und der Un-

terftihrungs-Zwischenverbindungsleitungs-Halbleiterzone bzw. der Tsolationszone anderseits Durchbruchskanäle bilden, die zu Störungen in der Betriebsweise führen können, wird gemäß einem vorteilhaften Verfahren zur Herstellung einer monolithischen integrierten Halbleiter schaltungsanordnung in einem Silizium Einkristall als Halbleiter so vorgegangen, daß nach Fertigstellen der integrierten Schaltung der Oxydationsschichtüberzug an einer geeigneten Stelle insbesondere an der Rückseite des Halbleiterscheibchens weggeätzt wird und in einem anschließenden Diffus ion s Vorgang Fremdatome in Form von Gold in einer nicht oxydierenden Atmosphäre eindiffundiert werden.

Gleichzeitig läßt sich damit auch eine Verbesserung der aktiven Elemente in der Halbleiterstruktur insofern erzielen, daß nach dem Gold-Difftisions-Vorgang das Halbleiterscheibchen in einer nicht-oxydier enden Atmosphäre zur Verbesserung des Stromverstärkungsfaktors der hierin eingebauten Transistoren mindestens atxf 970 C aufgeheizt wird.

Docket 14 481

2 0 9 8 1 A / 11 4 1
BAD ORIGIKTAt

I lter mit erhaltene Halbleiterscheibrhen !rissen sich für eine Speicher matrix von

' 2

z. B. 16 Spc.l chergli edt-rn mit einer Fläche von nur 35 500 yum herstellen. Dadurch, daß die aufgewendete leistung zum Betrieb dieser Speichermatrix sehr gering ist und außerdem das Signal/Störverhältnis infolge der verwendeten Speicherglieds chaltungsanordnung sehr hoch ist, ergeben sich weitere Vorteile in der Anwendung der Erfindung.

Weitere Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung, die anhand von Ausführungsbeispielen mit Hilfe der nachstehend aufgeführten Zeichnungen die Erfindung näher erläutert, und aus den Patentansprüchen.

Es zeigen: '

Fig. 1 eine tabellarische Übersicht, in der die einzelnen Arbeitsgänge zur

Erstellung der erfindungsgemäßen integrierten Schaltungen in Monolithtechnik in ihrer Aufeinanderfolge angegeben sind,

Fig. IC den jeweiligen Querschnitt eines Halbleiters nach einem jeweiligen

Arbeitsgang 7,ur Erstellung einer Unterführungs-Zwisehenverbindungsleitui,;r im Halbleiter, ,

Fig. ZC das Schaltbild eines nach dem Verfahren gernäß Fig. IC erstellten

Halbleiters,

Fig. IC eine Draufsicht auf einen Aueschnitt des gemäß Fig. IC erstellten

Halbleiters,

Docket 14 4Hl 2 0981471141

BAD

Fig. ID die einzelnen Verfahrenes chrilte; bei denen jeweils ein Halbleiter

im Querschnitt gezeigt ist, zur Erstellung einer DLoden-Transistorkombination gemäß der erfindungsgemäßen integrierten Schaltungstechnik,

Fig. IG* in tabellarischer Übersicht ein Verfahren zur Herstellung einer

integrierten Halbleiterstruktur unter Anwendung von Gold-Dotierung.

Fig. IT einen jeweiligen Halbleiter aus schnitt bei den Verfahrens schritten

zur Herstellung eines Transistors gemäß der integrierten Schaltungetechnik vorliegender Erfindung,

Fig. 2G. eine Tabelle zur Veranschaulichung des Strom verstärkungsfaktor s

/J in Abhängigkeit von der Gesamtdiffusionszeit der Ladungsträgerlebensdauerverkürzer bei verschiedenen Aufheiztemperaturen,

Fig. 3G ein anderes Verfahren in Form einer tabellarischen Übersicht der

einzelnen Verfahrensschritte zur Gold-Dotierung,

Fig. 2 eine Draufsicht auf ein 4x4 monolithisches Halbleiterspeicher-

scheibchen mit sechzehn Speichergliedern,

Fig. 2A einen vergrößerten Ausschnitt eines Speichergliedes des in Fig. 2

Docket 14 481

-7 - ■ ■.

gezeigten Halbleiter spei chers,

Fig. 2U einen vergrößerten Ausschnitt, nämlich den Oberteil des in Fig. 2

gezeigten Halbleiter spei chers,

Fig. 21/ einen vergrößerten Ausschnitt der unteren Hälfte des in Fig. 2 gezeigten Halbleiterspeichers,

Fig. 3 das elektrische Ersatzschaltbild des in Fig. 2 gezeigten Halbleiterspeichers, .

Fig. 4 eine schematische Übersicht.der Verbindungs- \ind Ansc.hliißlei-

tuiigen bein}, erfindungsgemäßen Halbleiterspeicher,

Fig. 5 eine Tabelle mit den spiegelsymmetrischen Beziehungen.zwischen

den Speichergliedern des erfindungßgemäßen Halbleiter spei chers,

Fig. (·> eine elektrische Schaltungsanordnung des erfindungsgemäß verwendeten Speicherglicdes,

Fig. 6A eine modifizierte elektrische Schaltungsanordnung des erfindungs-

gemäß verwendeten Speichergliedes, .

Docket 14 4SI ,

_i 20981A/1U1

BADORJGfNAt r.:-

Fig. 7A eine graphische Darstellung ?.ur FrlUuterung des T.esovorgnngs,

Fig. 7B eine graphische Darstellung zur Erläuterung des Schreibvorgangs,

Fig. 8, 9, 10, 11, 12, 13, 14, 15 und 16 jeweils eine Draufsicht auf die verschiedenen, während des Herstellungsvorgangs verwendeten Masken,

Fig. 17 eine perspektivische Ansicht der in Umrissen angedeuteten nber-

einandergelegten Masken,

Fig. 18 die Draufsicht auf ein dielektrisches Substrat mit gedruckten Lei-

tungs zügen, worauf integrierte monolithische Halbleiter schaltungen a\ifgebracht sind,

Fig. 18A einen Ausschnitt der Seitenansicht der Anordnung nach Fig. 18, aus der die Verbindung zwischen der gedruckten Schaltung und der integrierten monolithischen Halbleiterschaltung hervorgeht,

Fig. 18Π einen Querschnitt durch einen Anschlußkontakt der integrierten

monolithischen Halbleiterschaltung,

Fig. 19 eine Draufsicht avif einen 2 χ 8 monolithischen Halbleiterspeicher,

der nach dem Herstellungsverfahren gemäß der Erfindung auge-

Docket 14 481 2 0 9« UM U 1

BAD ORIGfWAL -

"'*''■ fertigt ist, ■'

Fig. I9L die linke Hälfte des monolithischen Ilalbleiterspeichers nach Fig. 19 in Vergrößerung,

Fig. 19R die rechte Hälfte des monolithischen Ilalbleiterspeichers nach

Fig. 19 in Vergrößerung,

Fig. 20 die elektrische Schaltungsanordnung des monolithischen Ilalbleiterspeichers nach Fig. 19» - ■

Fig. 21 die elektrische Schaltungsanordnung eines erfindungs gemäß hergestellten 8x8 monolithischen Ilalbleiterspeichers.

Vorab sollen einige Begriffe der Halbleitertechnik der besseren Klarheit wegen definiert werden. Unter Ladungsträgern sollen freie Löcher oder Elektronen, die den Stromfluß durch den Halbleiter aufrechterhalten, verstanden werden. Majoritätsträger sind entweder Löcher in einem P-IIalbleiter oder Elektronen in einem N-Halbleiter. Minoritätsträger hingegen sind entweder Löcher in einem N-Ilaibleiter oder Elektronen in einem P-IIalbleitor. In den meisten Halbleitern, die zur Herstellung von Transistoren verwendet werden, hängt die Ladungsträgerdichte im allgemeinen von der bedeutsamen Störstellendichte ab, d. h. von Störstellen, die die Leitungseigenschaften von eigenleitenden Halbleitern bestimmen.

Docket 144Bt 209814/1UI

Obgleich zur Beschreibung vorliegender Erfindung von Halbleiterbauelomc-nt-Anordnungen ausgegangen wird, bei der eine P -Zone als Substrat dient, worauf· nachfolgende Ilalbleiterzonen im entsprechend beschriebenen Leitungstyp aufgebracht werden, ist es offensichtlich, daß auch Halbleiterzonen des jeweils entgegengesetzten Leitungstyps Verwendung finden können. Weiterhin können beschriebene Diffusionsverfahren ebensogut durch epitaxiales Aufwachsen, sowie epitaxiales Aufwachsen durch Diffusionsverfahren ersetzt-werden.

Zur Beschreibung der Erfindung wird nun angenommen, daß als Aus gang sm aterial ein Halbleiter vom P -Leitungstyp zur Verfügung steht, der vorzugsweise einen spezifischen Widerstand von 10-20 Ohm Zentimeter besitzt. Der verwendete Halbleiter ist vorzugsweise ein Silizium-Monokristall, wie er sich in üblichen Herstellungsverfahren ergibt, z. B. indem er aus einer Schmelze bezogen wird, um dann anschließend in mehrere Halbleiterscheiben zerlegt zu werden. Die Halbleiterscheiben werden auf die gewünschte Größe* zurechtgeschnitten, geläppt und chemisch poliert, so daß sich eine endgültige Dicke von 0, 2 mm (+-Ο, 02mm) ergibt. Die Scheiben sind in 4 (+-0, 5 ) von der (111)-Achse in Richtung auf die (110)-Achse zu orientiert.

•Zunächst wird eine vorläufige Oxydschicht vorzugsweise aus Siliziumdioxyd mit einer Dicke von 5200A durch übliches Aufheizeh in einer trockenen Sauerstoff atmosphäre während 10 Min., gefolgt von Aufheizen in einer nassen oder Dampfatmosphäre bei 1050 C während 60 Min. , auf der Halbleiterscheibe auf-

Docket 14 481 2098U/1.U1

BADORIGfNAt

• anderseits

wachsen gelassen. Eine Oxydschicht läßt sich / auch durch pyroli ti sehen Niederschlag oder durch HöchfrequenzsprÜhverfahren aufbringen.

In Anwendung eines gebräuchlichen phötolihographischen Masken- und Ätzverfahrene, wird eine Photowider stands.schicht auf die vorläufige Oxydschicht aufgetragen. Indem diese Photowider stands schicht als Maske ausgebildet ist, werden vorbestimmte Oberflächenbereiche des Halbleiterkörper β freigelegt, wobei die darüberliegende Siliziumdioxyd Schicht mit einer gepufferten Fluorwasserstoff-Lösung abgeätzt wird. Die verbleibenden Reste der Photowiderstands schicht werden entfernt, damit die weiteren Ve rf ahrens schritte angewendet werden können»

In den so freigelegten Öberflächenbereich des Halbleiterkörper β werden dann ale Fremdatome Donatoren eindiffundiert, eö daß N -Zonen mit einer Konzentratiott der über schußträger von C = 2x10 cm" gebildet werden. Die von der ursprünglichen Oxydschicht verbliebenen Teile dienen als Maske, um eo zu verhindern, daß sich eine N - Zone über die gesamte Oberfläche der Halbleiterscheibe erstreckt» Der Diffueionsvorgang wird vorzugsweise in einem evakuierten Quarzgefäß durchgeführt, in das-mit Arsen entartet dotiertes Siliziumpulver eingegeben worden ist. Eine andere Möglichkeit besteht darin, daß die N - Zonen dadurch gebildet werden, daß entsprechende Kanäle in den P - Halbleiter eingeätzt werden und dann in diesen N - Zonen epitaxial aufgewachßen werden.

-Docket 14 481

■.■...'. 2098 U/1 1/4-1

BAD ORIGINAL

Anschließend wird ein Oxydationsvorgang durchgeführt, der bei trockener Sauerstoffatmosphäre etwa 10 Min. und bei einer Dampfatmosphäre von 1150 C während etwa 30 Min. durchgeführt wird. Die sich ergebende Oxydschichtdicke beträgt etwa 6000Ä oberhalb der N - Zonen und nur 3000A auf der restlichen Halbsich
lederoberfläche, so daß bei der anschließenden Entfernung der Oxydschicht mit

Hilfe einer gepufferten Fluorwasserstoff -Lösung eine entsprechende Vertie-

-1-fung oberhalb der N - Zonen zutage treten läßt.

Nach Entfernen der Oxydschicht wird eine N-Zone, deren spezifischer Widerstand etwa 0, 2 Ohmzentimeter beträgt epitaxial auf der Halbleiteroberfläche aufgewachsen. Diese epitaxiale N-Zone stellt eine arsendoti.erte Schicht von etwa 5, 5 bis 6, 5w m Dicke dar. Bei Anwendung dieses Verfahrens diffundieren die Ar Benfremdatome der N -Zonen, die nun überdeckt werden, in einen Bereich von etwa 1 u m während des epitaxialenAufwachsene in die N-Zone ein.

In einem nächsten Verfahrensschritt wird nun erneut eine Oxydschicht von etwa 520OA Dicke auf die Oberfläche der epitaxial aufgewachsenen Zone aufgetragen. Dies kann auch hier wieder entweder durch einen thermischen Oxydationsprozeß durch pyrolitischen Niederschlag oder durch Hochfrequenaaufsprühverfahren geschehen. ·

Anschließeiid wird wiederum eine bestimmte Anzahl von öffnungen in vorgegebenen Bereichen der Oxyd schicht mit Hilfe üblicher pho toi ithogr aphis eher Masken-

Docket 14 481

0 9 8 14/1141
BAD ORIGINAL

und Ätzverfahren eingebracht^ indem eine Photowiderstandsschicht als Maske dient und-eine gepufferte Fluorwasserstoff -Lösung zum Abätzen der gewünschten Oxydschichtteile verwendet wird. Der Halbleiter ist nunmehr für einen zweiten Dif fusions vor gang vorbereitet, bei dem Isolationszrem-en der aktiven und passiven Halbleiterbereiche in der Halbleiterscheibe gebildet werden sollen und falls erwünscht auch Anschlüsse zu überdeckten Zonen, die als Verbindungsieitungen ausgelegt sind, was im einzelnen weiter unten noch beschrieben werden soll.

Es wird ein P-Diffusionsvorgang mit Bor als Dotiermittel durchgeführt, um so P -Zonen in der epitaxial aufgewachsenen N.-Zone zu bilden. Hierbei wird eine Temperatur von etwa 1200 C während einer Dauer von 95 Min. angewendet, in-

20 -3 dem eine Oberflächenkonzentration C der Fremdatome von etwa 5x 10 cm

■ ■ - - ο -.■■"■

herbeigeführt wird. Es dürfte offensichtlich Bein, daß die eindiffundierten P -Zonen jeweils einen Oberfiächenbereich niedrigen spezifischen Widerstands besitzen, der sich jeweils von der Oberfläche nach unten erstreckt. Bei dieser Isolationsdiffusion erreichen so die eindiffundierten P -Zonen jeweils das ursprünglich zur Verfügung gestandene Substrat und schließen sich damit an die P -Zone des Ausgangsmateriale an.

Nach dieser Isolations- oder Verbindungsleitungsdiffusion wird wiederum eine Oxydßchicht aufgetragen. Diese Oxydschicht besitzt vorzugsweise eine Dicke von 4300A und wird durch einen thermischen Oxydationsprozeß, wie z. B. Erhitzen bei 1050 C in einer trockenen Sauerstoffatmosphäre während 5 Min., gefolgt von

Docket 14 481

20 98 U/1 Ul
BAD ORIGINAL· '■

einer 15 minütigen Behandlung in einer Dampfatmosphäre und einer 5 minütigen Behandlung in einer trockenen Sauerstoffatmosphäre gebildet.

Wiederum wird dann eine Photowiderstandsschicht auf die so gebildete Oberfläche der Oxydschicht aufgetragen, um dann wiederum durch photolithographische Masken- und Ätzverfahren vorbestimmte Ausschnitte in der Siliziumdioxyd schicht durch Anwendung von gepufferter Fluorwasserstoff -Lösung zu bilden.

Anschließend wird dann eine Basis- und/oder Widerstandsdiffusion durchgeführt, in der vorzugsweise Bor als Fremdatommaterial verwendet wird. Dieser Diffusions Vorgang wird während einer Dauer von 70 Min. bei einer Temperatur von 1075 C durchgeführt, so daß P-Zonen gebildet werden, die eine Fremdatomober -

19 -3

flächenkonzentration von 5x10 cm besitzen.

Durch diese Basis- und/oder Wideratandsdiffusion, indem diese P-Diffusion in einem Bereich der gleichen epitaxial aufgewachsenen isolierenden N-Zone in der Nähe der Basiszone des Transistors durchgeführt wird, werden wie beabsichtigt außerdem Dioden gebildet. Die Basis- und/oder Widerstandsdiffusion wird dann abgelöst durch eine gleichzeitige Reoxydation verbunden mit einer Umverteilung der vorher eingegebenen Borfremdatome. Hierbei wird wiederum eine Siliziumdioxydschicht aiifgetragen, deren Dicke etwa 3600A auf den vorher gebildeten Basis-Dioden-uid Widerstandszonen beträgt. Während dieser Wärmebehandlung werden die Borfremdatome so umverteilt, daß die Sperrschichtdicke

Docket 14 481

BAD ORIGINAL

vergrößert Avird, indem gleichzeitig die Fremdatomkonzentration C verringert wird, Dieser Oxydations-Umverteilungsvorgang währt 25 Min. in trockener Sauerstoffatmosphäre gefolgt von einer 10 Minuten-Behandlung in einer Dampfatmoephärc, woran sich wiederum eine Behandlung von 15 Minuten in einer trockenen Sauerstoffatmosphäre bei 1150 C anschließt.

Zur Bildung der Transistor elemente wird ebenfalls zunächst eine Photowiderstandsschicht auf die Oxydschicht aufgetragen und durch photolithographische Maskenverfahren und anschließende Ätzverfahren werden dann entsprechende Bereiche der Oxydschicht über den eindiffundierten Basis-Zonen entfernt, so daß in einem darauffolgenden Diffusionsvorgang die Emitter-Zonen eingebracht werden-können. .

Die N-leitenden Emitter-Zonen werden in den P-leitenden Basiszonen dadurch gebildet, daß vorzugsweise eine Phosphor-Fremdatomquelle, wie z. B. Phosphoroxychlorid angewendet wird, indem der Halbleiter in einer Atmosphäre» die 700 Teile Phosphoroxychlorid pro Million enthält.auf eine Temperatur Von 970 C während einer Zeitdauer von 35 Min. erhitzt wird. Vorzugsweise wird dabei so vorgegangen, daß die Emitter- und Basiszonen über der vergrabenen

+ ■ ■ ■ ■ ' "' ■

N -Zone gebildet .werden, so daß dann diese Zone als vergrabener Subkollektor mit geringem spezifischen Widerstand wirken kann.

Falls erforderlich, kann auch diese Subkollektor-Zone zur Oberfläche des Tran-

Do cket 14 481

2098U/1U1

ti

BAD ORIGINAL

sistorelements hochgezogen sein, um hieran einen Anschlußkontakt anzubringen, wenn eine dielektrisch isolierte Transistorstruktur vorliegt.

Anschließend findet dann wiederum ein Oxydationsvorgang statt, bei dem gleichzeitig eine Emitter-Fr.emdatom-Umverteilung stattfindet. Dieser Vorgang besteht aus einer Behandlung in einer trockenen Sauerstoffatmosphäre während 5 Min., der sich eine 55 Min. währende Behandlung in einer Dampfatmosphäre anschließt, der sich wiederum eine Behandlung in einer trockenen Sauerstoffatrnosphäre bei einer Temperatur von etwa 970 C anschließt, deren Zeitdauer allerdings von der Tiefe der .Kollektorzone abhängig ist. Während dieser Wärmebehandlung wird die Oxydschicht auf der Halbleiteroberfläche gebildet. Unmittelbar nach Bildung dieser Oxydschicht wird in diesem kritischen Zeitabschnitt des

dauer-

Verfahrens der Injektionsvorgang der Ladungsträgerlebens /verkürzer vorgenommen. Eine Alternativmöglichkeit zur Injektion der Ladungsträgerlebensdauer verkürzer wird weiter unten noch beschrieben.

dauer-

Die Ladungsträgerlebens / verkürzer werden in den Halbleiter durch eine entsprechende Öffnung in der Oxydschicht injiziert, vorzugsweise aber von der Rückseite der Halbleiterscheibe her. Hierzu wird zweckmäßigerweise eine Gold-Schicht von 200A Dicke auf den Halbleiter aufgedampft. Dann diffundiert Gold in einer anschließenden Wärmebehandlung von etwa 20 Min. Dauer bei 1000 C in einer nicht oxydierenden Atmosphäre, wie z. B. Stickstoff, in die monolithische

ein

Halbleiterstruktur. Diesem Gold-Diffu9ionsvorgang folgt eine Aufheisporiode von

Docket H 481

20 98U/1141

BADORIGIMAL

2 Std. Dauer bei 560 C in einer nicht oxydierenden Atmosphäre, wie ?.. R, Stickstoff, so daß der TransistorstromverBtärkungsfaktor β erhöht wird.

Durch Anwendung photo lithograph! sch er Maskenverfahren mit an schließ end em Ätzen werden dann in vorbestimmten Bereichen der Oxydschicht öffnungen eingebracht, um die gewünschte.Schaltungsanordnung zu erhalten. Dann wird eine Aluminium schicht über die gesamte Halbleiteroberfläche aufgetragen, um anschließend Teile dieser Schicht wieder wegzuätzen, so daß sich die erforderlichen elektrischen Verbindungen zwischen den einzelnen aktiven und passiven Elementen des Halbleiters ergeben. Die aufgedampfte Aluminium schicht besitzt eine Dicke von 6000Λ. Sie wird gebildet, indem Aluminium mit einer Geschwindigkeit von 45a in der Sekunde bei einem Druck von 5x10~ niedergeschlagen wird. Hierbei wird eine Dicke von 1-50Oa bei einer Halbleitertemperatur von 200 C aufgebracht, während der Rest von 4500A bei einer Halblette !"temperatur ,die geringer als 100 C ist, gebildet wird. Hierauf wird eine Photowider stands schicht auf den Halbleiter aufgetragen, getrocknet, exponiert, entwickelt und fixiert. Die gewünschten elektrischen Verbindungen werden dann durch einen abtragenden Ätzvorgang gebildet, indem eine erwärmte Lösung von H.PO + HNO + II O angewendet wird.- Die Photowiderstandsschicht wird dann entfernt und die Halbleiterscheibe gereinigt und getrocknet.

Dann werden die Ilalbleitersc I,r-iben in einer Stickstoffatmoephäre bei 450 C während einer Zeitdauer von 15 Min. gesintert, so daß die entsprechenden Alu-

Do cke-t Η 481

2 0 98 U/ 1 UJ

BAD OfilÖlNAL

1b89935

miniumstellen gute Ohmsche Kontakte mit den zugeordneten Halbleiterzonen bilden.

Mit Hilfe eines Hochfrequenzsprühverfahrens wird dann eine 1, 5m u dicke Quarzschicht (SiO ) auf die Vorderseite der Halbleiterscheiben aufgebracht. Als Kathode wird bei diesen Sprühverfahren eine Quarzscheibe verwendet, deren Durchmesser etwa 30 cm ist. Die Halbleiterscheiben befinden sich dabei auf Quarzscheiben, die in Kupferanoden eingesetzt sind. Die Entfernung zwischen Anode und Kathode beträgt etwa 25 mm. Das Ganze ist in einem evakuierten.Gefäß eingeschlossen, in dem ein Argondruck von 20 uherrscht. Eine Schicht von etwa 1 1/2/jm wird auf die Halbleiterscheiben in etwa 50 Min. bei Anwendung einer Eingangsleistung von 3 Kilowatt niedergeschlagen. Die maximale Halbleitertemperatur während des Niederschlags beträgt etwa 350 C. Der hierbei aufgetragene isoltearende Filrn verkapselt oder versiegelt die darunter liegenden Halbleiterbauelemente mit den Aluminium-Zwischenverbindungen, indem er . , sie so vor chemischer Korrosion oder anderen zerstörenden Einflüssen schützt. Der thermische Ausdehnungskoeffizient von aufgesprühtem Siliziumdioxyd ist geringer als der des reinen Siliziums, so daß die daraus resultierende Druckspannung zu einer äußerst starken Quarzschicht führt.

Auf die auf die Halbleiteroberfläche aufgesprühte Quarzschicht wird wiederum eine Photowiderstands schicht aufgetragen, die dann anschließend getrocknet,exponiert, entwickelt und fixiert wird. In die Bereiche der Siliziumdioxyd schicht

Docket 14 481

2 0 9.8 U / 1 U 1.
BAD ORIGINAL^

wo Anschlußlöcher gebildet werden sollen, wird eine gepufferte Fluorwasserstoff -Lösung einwirken gelassen,. so daß die Schicht dort weggeätzt wird. Die Photowiderstandsschicht wird anschließend entfernt und der Halbleiter gesäubert und getrocknet. Anschließend wird der Halbleiter dann wiederum einer Wärmebehandlung bei einer Temperatur von 450 C während einer Zeitdauer von 30 Min. in einer Stickstoffatmosphäre unterzogen.

Jede Halbleiterscheibe wird in Haltevorrichtungen raontiert und Metallmasken, deren Lochungen mit den vorher angebrachten Anschlußlöchern auf der Halbleiterscheibe übereinstimmen, werden jeweils mit den Halbleiterscheiben in Deckung gebracht. Die Haltevorrichtungen werden dann in einen Verdampfer eingegeben, der bis auf einen Druck von 5x10 t orr evakuiert ist. Das Evakuierungsgefäß wird dann mit einem Gas bis zu einem Druck von 30x10 t orr wieder angefüllt und die Haltevorrichtungen werden während einer Zeitdauer von 15 Min, mit Hilfe eines Gleichstromsprühverfahrens gesäubert, das im wesentlichen auf einem Ionen-Bombardement beruht. Das Evakuierungsgefäß wird dann wiederum bis auf einen Druck von 5x10 torr evakuiert, um dann anschließend über die Metallmasken eine 1500A dicke Schicht von Chrom gefolgt von einer 5000A dicken Kupferschicht und einer 15Θ0Α dicken Goldschicht auf die Halbleiterscheiben aufzutragen.

Die Halbleiterecheiben werden jetzt in hindere Hai to vor richtung en angebracht und jeweils mit einer Maske in Deckung gebracht, deren Lochungen etwas größer

Docket H 481 20981A/1141

BAD ORIGINAL· \

sind, als die Lochungen der vorher verwendeten Maske, so daß die Halbleiterscheibe bis auf die vorher aufgebrachten Chrom-Kupfer-Gold-Schichten abge-

-6 deckt sind. Das Evakuierungsgefäß wird wiederum bis auf einen Druck von 5x10 torr evakuiert, um dann jeweils eine Schicht von 0, 04mm Dicke, bestehend aus 95% Blei und 5% Zinn über die Masken aufzudampfen.

Jede Halbleiterscheibe wird dann auf eine mit Stickstoff gesäuberte heiße Platte oder Träger gelegt und auf 340 C erhitzt. Die vorher aufgetragenenBlei-Zinn-Butzen schmelzen hierbei und da die geschmolzenen Butzen nicht die umgebende Quarz-Oberfläche benetzen, ziehen sie sich auf die darunter liegenden Chrom-Kupfer-Gold-Scheiben zusammen. Auf diese Weise entstehen Blei-Zinn-Butzen mit einem Durchmesser von ungefähr 0, 08 mm bis zu 0, 1 mm Durchmesser.

Die Halbleiterscheibe ist hiermit vorbereitet, um in einzelne Scheibchen zerlegt zu werden, wobei jedes Scheibchen eine monolithische integrierte Halbleiterstruktur besitzt.

In zweckmäßiger Weise wird anschließend jedes Halbleiterscheibchen auf entsprechende gedruckte SchaltungsanSchlüsse eines keramischen Substrats aufgebracht. Zur Vorbehandlung der keramischen Substrate wird zunächst in an sich bekannter Weise der elektrische Leitung«verlauf auf die keramische Oberflftche aufgedruckt. Die vorgesehenen Anschlüsse des gedruckten Leitungsverlaufe für die integrierten Schaltungen der aufzubringenden Halbleiterscheibchen wtrden von den eigentlichen aufgedruckten elektrischen I-eitungszügen mit hierauf aufgebrachten Däm-

■•"•^? 2098 14/1 UI ■ ' . '

BAD ORIGiNÄC ^-

men dielektrischen Materials wie ζ. B. Glas gewissermaßen abgesondert, das nicht durch Lötmetall benetzt oder verklebt werden kann. Das keramische Substrat wird dann in ein Lötbad getaucht, so daß sich eine Lötschicht auf den elektrischen Leitungszügen, aber nicht auf den Glasdämmen bildet. Das hierbei verwendete Lötmetall besteht vorzugsweise aus der gleichen Blei-Zinn-Mischung, die für die Blei-Zinn-Butzen der monolithischen Halbleiterscheibchen verwendet worden ist. Die Halbleiterscheibchen werden dann mit ihren Blei-Zinn-Butzen in Kontakt mit den entsprechenden Anschlüssen der gedruckten Leitungszüge auf den keramischen Substraten gebracht. Durch Aufheizen der Kombination von Halbleiterscheibchen mit keramischem Substrat wird eine Lötverbindung zwischen den Blei-Zinn-Butzen auf den Halbleiterscheibchen und den gedruckten Leitung β an Schluss en auf dem keramischen Substrat hergestellt, wobei dann die Glasdämme einen Kurzschluß zwischen den .eigentlichen gedruckten Leitungszügen und den Halbleiterscheibchen an den nicht vorgesehenen Stellen verhindern.

Jedes Speicherelement im 4 χ 4 Speicher des monolithischen Halbleiterscheibchens enthält drei Transistoren, zwei Widerstände und zwei Halbleiterbauelemente, die jeweils aus einer Kombination einer Diode mit einem Transistor bestehen. Die einzelnen aktiven und passiven Elemente besitzen horizontale Abmessungen, wie folgt:

1. Transistor _v

Basis 38 χ 35 μτα

Docket 14 481

■2 0-98 U/1 141

BAD ORfQ(NAL

1589335

Emitter 15 χ 25, 4ju rn

Sub-Kollektor 58x41 um

2. Di-istor

Basis 38 χ 35 yum

Emitter 15x25,4 um

Diode 15 χ 35 um

Sub-Koliektor ' 89x41 um

Dioden-Basis-Abstand . - 30,5 x/m =

3. Unterführungs-Zwischenverbindimg und Widerstand

Widerstand 15 χ 94 um

Unterführung 7, 5 χ 74 /.<m

Sub-Kollektor 109 x 130 n-m

Unter Di-istor wird hierbei eine Dioden-Transistor-Kombination verstanden. Der Abstand zwischen allen Sub-Koilektorzonen und den Isolationszonen beträgt 12,7-am.

Die Vertikalabrnesaungen im 4x4 monolithischen Speicher sind wie folgt:

Transistor-Kollektor-Tiefe 2, 03 um -5%

Transistor-Emitter-Tiefe 1, 6 um - 5%

Transistor-Basis-Breite 0,4 - 0, 56 .um

Dioden-Tiefe 2, 03 um ΐ 5%

Docket 14 481

2098U/1 l^X..„. BAD ORiGfNAL

Spezifischer Sub-Kollektor-Flächen- 10, 5 Ohm ΐ 10%

Widerstand

Spezifischer Basis-Flächen- 155 Ohm - 10%

Widerstand

Spezifischer Emitter-Flächen- 10, 5 Ohm - 10%

Widerstand

Epitaxialc Dicke 5, 5 - 6, 5 ιχτα

K +

Epitaxialcr spezifischer Widerstand * 0, 2 Ohm Zentimeter - 10%

Obenstehende Angaben sind nur beispielsweise aufgeführt, um eine vorteilhafte Ausfuhrungsform der Erfindung anzügeben.

Zur Verkürzung der Lebensdauer der Ladungeträger ist ein Halbleiter mit Ladungsträgerlebensdauerverkürzern, wie z. B. Gold, Platin usw. dotiert worden. Diese Fremdatome zur Verkürzung der Ladungsträgerlebensdauer bilden im Halbleiter Rekombinationszentren, so daß entweder große Transistorschaltgeschwindigkeiten oder Abschaltgeschwindigkeiten erzielt werden können. Es hat - sich jedoch herausgestellt, daß bei der Anwendung von Ladungsträgerlebensdauerverkürzern Kanäle oder Durchbrüche entstehen, die sich zwischen Zonen ·' dös gleichen Leitfähigkeitstyps ausbilden, wie z. B. zwischen den eindiffundierten Emitter- und Kollektorzonen eines Transistors, so daß diese beiden Zonen gewissermaßen kurzgeschlossen werden und damit zur Störung der Betriebsweise des Transistor element s führen. Bei der Herstellung einer großen Anzahl di skrc-

Dockct 14 481

209814/1141

BAD ORiGINAt

ter oder individueller Transistorelemente in einer einzigen Halbleiterscheibe, ζ. B. 1100 solcher Elemente, ist es nicht unbedingt erforderlich gewesen, daß diese Durchbruchsbildung-Erscheinung verhindert worden ist, und zwar aufgrund der Tatsache, daß immer noch eine genügende Anzahl diskreter Transistorele-. mente zur Verfügung gestanden hat, wenn auch einige dieser Elemente aufgrund der Durchbruchsbildung unwirksam gewesen sind. Der hierdurch bedingt gewesene Ausschuß ist zwar bedeutsam aber nicht kritisch'gewesen.

Wenn aber eine monoli this ehe integrierte Matrixspeicheranordnung geschaffen werden soll, bei der eine Vielzahl aktiver und passiver Elemente auf einer einzigen monokristallinen Halbleiterscheibe eingebracht werden soll und so miteinander verbunden werden, daß sich individuelle Halbleiterscheibchen mit bis zu 144 Komponenten ergeben, dann ist es äußerst kritisch, wenn solche Durchbruchsergcheinungen auftreten, da nämlich ein einziger kurzschließender Durch-* bruch in einem so dicht besetzten integrierten Halbleiterscheibchen nicht nur die Betriebsweise eines einzigen dieser Elemente in Frage stellt, worin sich ein solcher Durchbruch gebildet hat, sondern auch die gesamte monolithische Schaltung in ihrer Wirkungsweise beeinträchtigt wird. Ohne L-ösung dieses Durchbruchsproblems hat der Ausschuß der produzierten monolithischen integrierten Halbleiterscheibchen etwa 90% betragen.

Die meisten der bisherigen Gold-Diffusionsvorgänge bei der Fabrikation diskreter odor monolithischer SiliziumhalbleiterSchaltungen haben gewöhnlich entweder

Docket 14 481

2 0 9 8 U / 1 1 U 1
BAD ORÄÄl

vor der Emitterzonen-Diffusion oder unmittelbar nach der Emitterzonen-Diffusion stattgefunden, jedenfalls aber immer vor der enc|gültigen Oxydation der Halbleiteroberfläche zum Abschluß des Halbleiterherstellungsverfahrens. Die Bildung diskreter oder monolithischer Halbleiterstrukturen unter Anwendung der bekannten Ladungsträgerlebensdauerverkürzer-Diffusion hat zwar bei Betrieb zu einer Ladungsträgerlebensdauerverkürzung geführt, es hat sich jedoch gezeigt, daß diese kurzschließenden Durchbrüche ebenfalls gebildet worden sind, so daß der Ausschuß dieser dicht besetzten monolithischen Halbleiter struktur en im wesentlichen bis zu 100% betragen hat.

In der tabellarischen Übersicht nach Fig. IG wird eine endgültige Oxydschicht auf die Halbleiteroberfläche aufgetragen, wobei gleichzeitig eine Umverteilung der Fremdatome in Emitterzonen durchgeführt wird, so daß sich eine Oxyd schicht nach Bilden der aktiven und passiven Elemente in der monolithischen integrierten Halbleiterstruktur ausbildet» Während diesee kritischen Zeitraums im Verfahren werden die Ladungsträgerlebensdauerverkürzer in den Halbleiter injiziert. Die LadungsträgerlebensdauerverkürBer werden in den Halbleiter durch eine Öffnung in der Oxydschicht, die vorzugsweise auf der Rückseite des Halbleiterscheibchens angebracht ist, injiziert. Hierzu wird in vorteilhafter Weise eine Goldschicht von 200A auf den Halbleiter aufgedampft, so daß Gold in die monolithische Halbleiterstruktur eindringen kann, wenn während einer Zeltdauer von 20 Min. ein Aufheizen in einer nicht oxydierenden Atmosphäre bei einer Temperatur von 1000°C stattfindet. Vorzugsweise dient auch hier wiederum Stickstoff als nicht oxydierende Atmosphäre. Dieser Gold-Diffusion folgt dann

Docket 14.481.'' 2098U/1U1

BAD

ein Aufheizjsyklus von 2 Std. bei 560 C in einer nicht oxydierenden Atmosphäre' wie Stickstoff, so daß hinzukommend der Transistorstromverstärkungsfaktor/V angehoben wird.

In Fig. 2G wird eine Tabelle gezeigt. Hierin ist in der Rubrik Zeit jeweils die Gesamtdiffusionszeit in Minuten der Ladungsträgerlebensdaucrverkürzer angegeben, wobei aber in diesem Zeitabschnitt die pfenaufheizzeit enthalten ist, die sich dadurch ergibt, daß es einen gewissen Zeitabschnitt braucht, um'den Öfen auf die vorgeschriebene Temperatur zubringen, nachdem die relstiv kalten Halbleiter hierin eingesetzt sind. Unter der Rubrik Temperatur sind dann jeweils die Ofentemperaturen angegeben. Diese Tabelle gibt dann die einzelnen Stromverstärkungsfaktoren /3 und die Ladungsträgerlebensdauer T in Nanosekunden für die angegeben Temperatur- und Heizzeitwerte an. Die /3- und Γ-Werte sind gemessene Werte, die sich im Anschluß an die oben beschriebene Aufheizüng ergeben. Transistqrvorrichtungen für die monolithische Halbleiterstruktur, wie sie oben beschrieben worden ist, erfordern ein ß,dessen Wert größer als 20 ist und eine Lebensdauer T von weniger als 10 Nanosekunden. Daraus ergibt sich, daß die kritische Heizdauer in Kombination mit einem Temperaturwert einer Zeitdauer der Ladungsträgerlebensdauerverkürzerdiffusion von 20 Min. bei einer Temperatur von 1000 C entspricht, da dann der sich ergebende Wert von P> zwischen 30 und 40 und der Wert für X zwischen 7, 5 bis 8 Nanosekunden liegt. Ein Grenzwert für den Wert fi und Γ ergibt sich bei einer 20 Min. währenden Aufheizung auf 1025°C. Obgleich die 5 Min. Aufheizzeitdauer bei 1025 C zufrie-

Docket 14 481

2098U/1U1

BAD ORIGINAL-V-

denstellendc Werte für /I und V zu ergeben scheint, ist eine solche Zeitdauer doch weniger empfehlenswert aufgrund der Tatsache, daß die Ofeuanlaufzeit etwa 8 Min. währt, was dann aber bedeutet, daß übereinstimmende Werte für /i und T von Halbleiter zu PIalbleiter schwierig zu erhalten sind, da der Ofen noch nicht die."gewünschte Temperatur erreicht hat. Weiterhin ist zu berücksichtigen, daß einige Halbleiter nach der Ofenbehandlung ein paar Sekunden vor Ab-

mÜBsen lauf des eigentlichen Zeitabschnittes entfernt werden^während andere HaIb^-

leiter etwas länger_;als es dem 5 Min. Diffusions Zyklus bei 1025 C entspricht,

bleiben müssen.
ii-n Ofen/ Daraus ergibt sich, daß die Λ- und T -Werte für diese Halbleiter unterschiedlich sind, wenn sie zwangsläufig nach geringfügig unterschiedlichen Zeitabschnitten aus dem Ofen herausgeholt werden.

In der tabellarischen Übersicht nach Fig. 3G ist ein anderer Gold-Diffusions Vorgang beschrieben, Hierbei werden alle Diffusions- und Oxydations Verfahrens schritte wie oben beschrieben ausgeführt, während der letzte Emitterzonen-Diffusionsvorgang in anderer Weise durchgeführt wird. Hierzu wird nach der Basis-Zonen-Diffusion ein vorbestimmter Bereich der endgültigen Oxydschiclit auf der Halbleiteroberfläche entfernt, um die oben beschriebene Gold-Diffusion durchführen zu können. Diese Gold- bzw. Ladungsträgerlebensdauerverkürzer-Diffüsion wird dabei ebenfalls wieder in einer nicht oxydierenden Atmosphäre wie z. B. Stickstoff oder auch Argon durchgeführt.

Schließlich wird dann die Emitterzonen-Diffusion durchgeführt, der aber dann

Docket 14 481

. 2098U/1H1
BAD ORIGINAL;

kein Oxydationsverfahrensschritt folgt. Die Umverteilung der eindiffundierten Emitterzonen-Fremdatome läßt sich nämlich in einer nicht oxydierenden Atmosphäre, wie z.B. Stickstoff durchführen. Diese Alternativmöglichkeit erfor-

die dert keinen AufheizzykluSj da die Emitterzonen-Diffusion auf/ Injektion der Ladungsträgerlebensdauerverkürzer in den Halbleiter folgt. Außerdem lassen sich höhere Gold-Diffusions -Temperaturen anwenden» die die Ladungsträger lebensdauer verkürzen würde, da die Emitter-Diffusion der Gold-Diffusion folgt. Das bedeutet aber, daß die Gold-Diffueion die Schaltüngseigenschafteti dee monolithischen Halbleiters nicht beeinträchtigt oder gar zerstört.

Der Aufwand zur Herstellung monolithischer integrierter Ilalbleiterschaltkreise läßt sich erheblich reduzieren, wenn alle elektrisch leitenden Zwischenverbindungen bzw« Anschlüsse, die auf entsprechenden Isolation β schichten der Halbleiteroberfläche angebracht sind, sämtlich in einer Ebene liegen. Dies stellt aber ein äußerst schwer erreichbares Ziel dar, wenn die Elementbesetzung auf einem entsprechenden integrierten Halbleiterscheibchen sehr hoch ist, d. h. wenn eine große Anzahl von aktiven und passiven Elementen eingebaut werden soll. Um nun in diesem Falle die Erfordernis der Anwendung von leitenden Schichten, die jeweils durch I eolations schichten voneinander getrennt sind, zu umgehen, ergibt sich abrr die lotwendigkeit Unterführungs-Zwischenverbindungen geringen spezifischen Widerstands im Halbleiter selbst anzubringen, die einmal ents^ it chende Elemente der integrierten Halbleiterstruktur in vorgeschriebener Weise verbinden und außerdem gestatten, daß oberhalb der

Docket 14 481

2 0 9 8 U / 1 U 1
BAD ORKälNAt

. ..■ - 29 -

Unterführungszonen noch eine Vielzahl von elektrisch leitenden Zwischenverbindungen zusätzlich angebracht werden kann.

Es sind bereits verschiedene Möglichkeiten zum Einbringen von Unterführungs-Zwischen verbindungen vorgeschlagen worden, bei denen jeweils eine eindiffundierte Basis- oder Emitterzone in einem vorgeschriebenen Bereich der integrierten Halbleiterstruktur gebildet worden ist, so daß sich eine Unterführungs-Zwischenverbindung zwischen entsprechenden Elementen ergeben hat, wenn ein paar voneinander getrennter Kontakte hieran angeschlossen worden ist. Ein bei diesem Verfahren auftretendes Problem besteht darin, daß die Leitfähigkeit der Unterfülirungs-Zwischenverbindung und damit ihr spezifischer Widerstand von der Leitfähigkeit der Basis- oder Emitter-Diffusionszone abhängig ist, die zur Bildung der Elemente in der integrierten Halbleiterstruktur erforderlich sind. Damit ergeben aber Leitfähigkeitsänderungen der diffundierten Basis-oder Emitterdiffusionen Änderungen des spezifischen Widerstandes in der Zwischenverbindung. Demnach ist es also in der Herstellung einer integrierten Halbleiter struktur wünschenswert, wenn eine Z wie chen verbindung niedrigen spezifischen Widerstandes gebildet werden kann, die keine zusätzlichen Verfahrensschritte benötigt, und dabei aber unabhängig gebildet wird mit Bezug auf die Bildung aktiver oder passiver Elemente in der integrierten Halbleiter struktur. Außerdem wäre es wünschenswert, eine Unterführungs-Zwischenverbindung re-1 Iiν geringen spezifischen Widerstandes herstellen zu können, die eine hohe Güteziffer besitzt, die definiert h..t als der Reziprokweri dr.; Widerstandes

Docket 14 'UA

20 9 8 U/ 1141
BAD

multipliziert mit der Kapazität. Läßt sich demnach eine Z wischen verbindung mit sehr geringem Widerstand und einer sehr geringen Kapazität bilden, dann wird eine hohe Güteziffer erreicht.

Bei integrierten Halbleiter strukturen, in denen PN-Verbindungen zur Isolation herangezogen werden, um aktive und passive Elemente voneinander zu isolieren, ist es erforderlich, eine negative Potentialquelle an die P-Isolationszone oder aber eine positive Potentialquelle an die N-Isolations zone anzuschließen, um so die für die Isolationswirkung wesentliche Sperrspannungsbedingung zu schaffen. Aus diesem Grunde ist ee wichtig, eine elektrisch leitende Zwischenverbindung vorzusehen, die ihrerseits.elektrisch isoliert von den Isolationszonen der integrierten Halbleiter struktur ist, um so zu erreichen, daß die Spannung auf der Zwischenverbindung in ihrem Wert sowohl oberhalb als auch unterhalb der an die I eolations zone angelegten Potentiale ist.

Schließlich sollte eine solche Verbindüngsleitung auch einen so schmalen wie möglichen Bereich einnehmen, um hiermit einmal die zur Verfügung stehende Halbleiteroberfläche nicht zu beschränken und um außerdem geringe Kapazitäts werte au erhalten, was sich dann in einer besseren Güteziffer ausdrückt.

Bei der Verwendung von Unterführungs-Zwischenverbindungen ist es wesentlich, mögliche Kurzschlüsse zwischen der Zwischenverbindungszone zu irgend einer

daß der anderen Zonen im Halbleiter zu verhindern. Das bedeutet aber» eine gute

Docket 14 481

20 98 U/1 U 1
BAD ORIGINAL

elektrisch leitende Zwischenverbindung zu erzielen ist, wenn diese Zwisdrehverbindung, jeweils durch eine Basis- oder Emitter-Diffusion oder einer Kombination beider Diffusionen in einer epitaxialen Zone dargestellt wird, da dann der spezifische Widerstandswert im allgemeinen oberhalb des Wertes liegt, der erforderlich ist, um optimale Leitfähigkcitseigenschaften zu erzielen. Außerdem ist zu berücksichtigen, daß die Zwischenverbindungszone durch einen Diffusionsvorgang hergestellt wird, der zur Bildung von Leitungskanälen bzw. Durchbrüchen Veranlassung geben kann, die Kurzschlußverbindung on zu einer Zone hcrVGFifiiien, die vom gleichen Leitungsfähigkeitstyp ist wie die Zwischenverbindungsleitung. Solche Dufchbrüche stellen Kanäle eindiffundierten Materials dar, die in unerwünschten Bereichen des Halbleiters auftreten können.

Obgleich sich die hier beschriebene Zwischenverbindungsleitung auf ein Halbleiterbauelement bezieht, wo eine P"-Zone als Substrat verwendet wird, und die darauf angebrachten Halbleiter Zonen vom jeweils in den Zeichnungen gezeigtten Leitfähigkeitstyp sind, ist es aber offensichtlich, daß die gleichen Zonen, wie sie in den Zeichnungen gezeigt sind, jeweils vom entgegengesetzten Leitungsfähigkeitstyp sein können. Außerdem lass*en sich die Verfahrens schritte, die als Diffusionsvorgänge gekennzeichnet sind jeweils durch epitaxiales Aufwachsen ersetzen, während andererseits einige der epitaxial aufgewachsenen Zonen ebenso gut mit Hilfe von Diffusionsverfahren hergestellt werden können.

In der Darstellung nach Fig. IC zeigt der Verfahrens schritt 1 ein Substrat IOC

Docket 14 481

^; ,■ 2G9BUM 141

BAD ORIGINAL

vom P - Leitfahigkeitstyp,das vorzugsweise einen spezifischen Widerstand von 10 bis ZO Ohmzentimeter besitzt. Das Substrat IOC besteht aus einem Silizium-Einkristall, der mit Hilfe üblicher Verfahren hergestellt worden ist, wie z. B. durch Ziehen, eines Silizium-Halbleiterkernes aus einer Schmelze, die die gewünschte Fremdatomdichte besitzt, um dann anschließend den aus der Schmelze gezogenen Einkristall in mehrere Halbleiterscheiben zu zerlegen. Das Substrat IOC stellt einen Teil einer solchen Halbleiterscheibe dar.

Im Verfahrens schritt 2 wird eine Oxydschicht 12C,vorzugsweise aus Siliziumdioxyd und mit einer Dicke von 5200A entweder thermisch aufgewachsen oder durch pyrolitischen Niederschlag aufgebracht.

Im Verfahrensschritt-3 wird ein gebräuchliches photolithographisches Maskenverfahren und anschließendes Ätzverfahren angewendet, indem zunächst eine

nicht gezeigte Photowider stands schicht auf das Substrat einschließlich der Oxydwird
Schichtoberfläche 12C niedergeschlagen. Indem nun diese Photowiderstands schicht als Maske ausgebildet wird und anschließend das Ätzmittel einwirkt, wird ein Oberflächenbereich 14C der Substratoberfläche IOC freigelegt. Als Ätzmittel für die Siliziumdioxydschicht 12C kann eine gepufferte Fluor-Wasserstoff-Lö sung dienen. Die Photo wider stands schicht wird dann entfernt, um die weiteren Verfahrensschritte anwenden zu können.

Im Verfahr ens schritt 4 wird in einem Diffusidnsvorgang in die Oberfläche 14C

Docket 14 481 -

2098U/1U1

BAD QRiGlNAt.

des Substrats IOC eine N -Zone. 16C- eindiffundiert, die eine Konzentration C

20 -3

von 2x10 cm von N-Majoritätsträgern besitzt. Die verbliebenen Reste der Siliziumdioxyd schicht 12C dienen dabei als Maske, um zu verhindern, daß sich eine N -Zone 1-6C-über den gesamten Oberflächenbereich des Substrats IOC ausbildet. Der Diffusionsvorgang wird vorzugsweise in einem evakuierten Quarzgefäß durchgeführt, in das mit Arsen entartet dotiertes Siliziumpulver eingegeben ist. Als Altetiitivlösung läßt sich die N- -Zone 1 6C durch Ausätzen eines entsprechenden Kanals im P -leitenden Substrat IOC einbringen, indem dann anschließend die N -Zone in der gewünschten Weise epitaxial aufgewachsen wird.

Nach Entfernen der Siliziumdioxydschicht-Reste 12C mit Hilfe einer gepufferten Fluor-Wasserstoff-Lösung wird im Verfahrensschritt 5 eine N-Zone 18C vorzugsweise mit einem spezifischen Widerstand von 0, 2 Ohmzentimeter epitaxial auf die Halbleiteroberfläche aufgewachsen. Die Epitaxialzone 18C stellt eine Arsen dotierte Schicht mit einer Dicke von annähernd 5, 5 bis 6, 5 ^/m Dicke dar. Bei solchen Herstellungsverfahren hat es sich gezeigt, daß die Arsen-Fremdatome der Zone 16C, die nunmehr eingeschlossen ist, in einen Bereich von etwa Dicke, während des epitäxialenAufwaehsens herausdiffundieren.

Im Verfalirens schritt 6 wird eine Oxyd schicht 2OC mit einer Dicke von annähernd 5200A auf die Oberfläche der epitaxial aufgewachsenen Zone 18C entweder durch einen thermischen Oxydationsprozeß,durch pyrolithlsehen Niederschlag oder mit Hilfe von Hochfrequenzepruhverfahren aufgebracht.

Docket 14 401

2 0 98 U Π 141

BAD ORfGIlSJAL' *

In diese so aufgebrachte Oxydschicht werden im Verfahrens schritt 7 die Öffnungen 22C und 24C mit Hilfe von üblichen photolithographischen Masken und Ätzverfahren eingebracht, indem eine Photowiderstandsschicht als Maske dient und eine gepufferte Fluor-Wasserstoff-Lösung zur Entfernung der gewünschten Oxyd Schichtbereiche dient. Die Halbleiter struktur ist nun bereit für einen weiteren Diffusionsverfahren s schritt.

B-eim Verfahrensschritt 8 wird eine P -Diffusion durchgeführt, bei rler vor-, zugsweise eine Bor-Quelle angewendet wird, um eine zentrale Zum- -IKC und eine konzentrisch hierzu geführte Zone 26C in der epitaxial aufgewachsenen N-Zone 18C zu erhalten. Dieser Diffusionsvorgang wird bei einer Temperatur von 1200 C während einer Zeitdauer von 95 Min. durchgeführt, indem eine I'reindatom-Konzentration.im wesentlichen Oberflächenkonzentration C ,von 5x10 cm herbeigeführt wird. Aus der Zeichnung geht dabei hervor, daß die so gebildete zentrale.P -Zone 28C sich kontinuierlich von der Halbleiteroberfläche zur eingeschlossenen N -Zone geringen spezifischen Widerstands 16C erstreckt. Die eingeschlossene; N -Zone wirkt als eine Sperrzone, die verhindert, daß die zentrale P -Zone 28C sich bis zur Substrat-Zone IOC erstrecken kann. Weiterhin ist es offensichtlich, daß die zentrale P -Zone 28C eine Oberfläche geringen spezifischen Widerstandes besitzt, die sich von der Halbleiteroberfläche nach unten bis zur Grenze der N-Zone 18C erstreckt» Aufgrund der Wirkung dieser optimal hoch leitfähigen Schicht oder anders ausgedrückt, einer Schicht sehr geringen spezifischen Widerstands, ergibt sich, daß danach eine

2098UM141

BAD ORIGINAL

Unterführungsverbindung geringen spezifischen Widerstands in der Halbleiterzone 28C gebildet werden kann.

Im Verfahrensschritt 9 wird eine Oxydschicht 3OC vorzugsweise mit einer Dicke von etwa 4300A thermisch auf die Halbleiterobefläche aufgewachsen, nachdem bereits vorher die aktiven und passiven Elemente im Halbleiter selbst gebildet worden sind. Dieser Verfahrens schritt ist deshalb erforderlich, um die aufeinanderfolgende Bildung von Anschlüssen an die verschiedenen Leitfähig« kette zonen der Halbleiter struktur zu gestatten.

Im VerfahrensBchritt 10 wird wiederum ein photolithographisches Maskenverfahren und Ätzverfahren angewendet, so daß ein Löcherpaar in die Oxydschicht 30C oberhalb der zentralen P -Zone 28C eingebracht wird, um die Ohmechen MetaUkontakte 32C und 34C anbringen zu können. Die Ohmschen Metallkontakte 32C und 34C werden vorzugsweise durch Aufdampfen einer Aluminium schicht gebildet, um dann anschließend überflüssige Metallteile zu entfernen, so daß sich das gewünschte Metalleiterbild auf der Oberfläche der Oxydschicht 30C ergibt. Die Pfeile 36C bzw. 38C zeigen die jeweilige Stromflußrichtung durch den Kontakt 32C über den entsprechenden Anteil der Halbleiter zone 28C relativ geringen spezifischen Widerstandes und über den Kontakt 34C. Außerdem wird ein weiterer Ohmscher Kontakt 4OC, der in einer entsprechend gebildeten öffnung der Oxyd schicht 3OC angebracht ist, mit der N-Zone 18C, dje die zentrale P -Zone 28C umgibt, in Verbindung gebracht. Über diesen Anschlufikon-

Docket:14481 2098U/1UT

BAD

takt 4OC läßt sich ein positives Potential an die N-Zone 18C anlegen, bo daß eine Sperrspannung jeweils an den PN-Ubergängen 39C und 41C wirksam ist, die durch die N-, N -Zonen 18C, 16C und die P -Zonen 28C und 26C und die P*-Zone IOC definiert sind. Die P -Zone 26C, die die N-Zone 18C umgibt, verschmilzt sozusagen mit der Substratzone IOC, so daß ein Ohmscher Kontakt, der an die P -Zone 26C angebracht wird, gestattet, daß die gesamte P-Zone, bestehend aus den Zonen 26C und IOC an Sperrspannung gelegt wird, wie z. B. Erde. Der PN-Übergang 41C trennt die P-Zonen 26C und IOC von den N-Zonen 18C und 16C. Der PN-Übergang 39C trennt die P⁺-Zone 28C von den N-Zonen 18C und 16C.

Auf diese Weise ergibt sich eine Unterführung 3- Zwischen verbindung im Halbleiter mit geringem spezifischen Widerstand, die es gestattet, eine Vielzahl von isoliert angebrachten Leitungszügen, die auf der Oxydschicht 30C angebracht sind, zwischen den Kontakten 32C und 34C des Unterführungs-ZwischenverbindungsanschluBses anzubringen. Die Leitungszüge 44C sind dabei mit anderen Gebieten oder Elementen der integrierten Halbleiterstruktur verbunden, wovon der Unterführungs-Zwischenverbindungeanschluß einen Teil bildet. Die Leitungezüge 44C sind also im wesentlichen senkrecht zu den Leitungszügen angeordnet, die mit den Ohmschen Kontakten 32C und 34C verbunden sind. Die zentrale P -Zone 28C ist durch die N-Zonen 18C und 16C isoliert angeordnet und kann daher an ein positives Potential angelegt werden, so lange dieses nicht höher ist als daß den N-Zonen 18C und 16C zugeführte. Wenn die Halbleiterzo-

i.ct 14.481 2 098 14/1141

BAD ORIGINAL

nen des Unterführungs-Zwischenverbindüngsanschlusses jeweils vom umgekehrten Leitfcihigkeitstyp sind als es in den Zeichnungen gezeigt ist, dann müssen selbstverständlich auch die Vorzeichen der angelegten Potentiale jeweils entgegengesetzt gewählt werden.

Im Schältbild nach Fig. 2C ist ein Ersatzschaltbild für den isolierten Zwischenverbindungs-Unterführungsanschluß des Halbleiters gemäß Verfahreneschritt in Fig. IC gezeigt. Die Pfeile 36C und 38C in diesem Schaltbild entsprechen' dabei den Pfeilen 36C und 38C in Fig. IC, Verfahrensschritt 10. Das bedeutet, daß ein Strom dem Ohm sehen Kontakt 32C zugeführt wird und am Ohmschen Kontakt 34C entnommen wird, die mit der Zone 28C als niederohmigem Widerstand, nämlich ungefähr 2 Ohm Flächenwiderstand/Wie in Fig. 2C gezeigt, in Verbindung stehen. Der an die N-Zone 18C angeschlossene Ohmsche Kontakt 4OC ist irn Ersatzschaltbild nach Fig. 2C einerseits an eine positive Potentialquelle +V und anderseits an den Ve rbindüngspunkt der beiden Dioden 5ÖC und 52C angeschlossen. Die Diode 5OC wird dabei durch die P -Zone 28C und die N-Zonen 18C und 16C gebildet. Die Diode 52C besteht aus den N-Zonen IBC und 16C und anderseits aus den P-Zonen 26C und IOC. Wie weiterhin dem Ersatzschältbild zu entnehmen ist, ist die P-Zone, die von der Subatratzone IOC und der P -Zone 26C gebildet wird, an eine Sperrpotentialquelle,wie z. B. Erde, angeschlossen.

Die Teiiansicht gemäß der Darstellung nach Fig. 3C zeigt eine D rauf eicht auf den Unterführungs-iZwiachenverbindungsanschluß entsprechend denn Verfahrens-

Docket 14 481 20 98 1 4/1141

BAD ORIQlMAl

schritt 10 in Fig. IC, worin durch die gestrichelt gezeichneten Linien jeweils . die Ilalbleiterzonen gekennzeichnet sind, die zum Unterführungs-ZwischenverbindungsanSchluß dienen. Wie sich hieraus ergibt, besitzt die eingeschlossene N -Zone 16C sowohl eine größere Breite als auch eine größere Länge als es den Maßen der Kontakt-P -Zone 28C entspricht. Weiterhin ist ersichtlich, daß die P -Zone 28C in ihrer Länge wesentlich größer als in ihrer Breite ist, so daß es möglich ist, eine größere Anzahl von Leitungszügen 44C über die Unterführungszone zwischen den Anschlußkontakten 32C und 34C kreuzen zu lassen. Falls erforderlich, läßt sich zusätzlich eine Baeis-Diffusion in der unmittelbaren Nachbarschaft der die Kontakte 32C und 34C umgebenden eindiffundierten Zonen durchführen, um so zu erreichen, daß das mit der Zone 28C in Kontakt stehende Gebiet vergrößert wird. ■

In einem speziellen Ausführungsbeispiel für eine Halbleiterunterführungs-Zwischenverbindung geringen spezifischen Widerstandes, wie es oben beschrieben ist, besitzt die P~-Substratzone IOC eine Tiefe von ungefähr 0, 2mm, die epitaxial aufgewachsene Zone eine Tiefe von ungefähr 5/itn und infolgedessen besitzen auch die P -Zonen 26C und 28C ebenfalls eine Tiefe von ungefähr 5«.m. Die Tiefe der eingeschlossenen N -Zone XbC beträgt etwa 2 am. Die Breite der P -Zone 28C beträgt etwa 7, 5 um, wohingegen deren Länge in einigen

ist Beispielen 25,4/^m und in anderen Ausführungsbeispielen etwa 0, 25mm. Die Breite der N-Zone 18C zwischen der P -Zone 28C und der P -Zone 26C beträgt etwa 17, 5 um. Die-Breite der P -Zone 26C beträgt etwa 51 um und die

Docket 14 481 2 0 3814/1UI

BAD

1b89935

Breite der P -Zone'28C etwa 7, 5 um.- Die P -Zone 28C bildet cine P -Isolationszone über■■ aktive ader passive Elemente in der integrierten Halbleitcrsti'üktur. Die N -Zone 16C verhindert Durchbruchskanäie zwischen der eindiffundierten P -Zone 28C zur P~-Substratzone IOC.

Es soll nun das Verfahren nach Fig. ID beschrieben werden. .Verfahrensschritt 1 zeigt ein Substrat IOD vom P -Leitfähigkeitstyp, das vorzugsweise einen spezifischen Widerstand von 10 bis 20 Ohmzentimeter besitzt. Auch hier besteht das Substrat IOD vorzugsweise aus monokristallinem Silizium, das mit Hilfe der bereits oben beschriebenen üblichen Verfahren hergestellt werden kann.

Auch bei diesem Verfahren wird in einem zweiten Verfahrensschritt eine Oxydschicht 12D,vorzugsweise aus Siliziumdioxyd, mit einer Dicke von ungefähr 5200A entweder thermisch aufgewachsen oder pyrolithisch niedergeschlagen. Hochfrequenzaufsprühverfahren lassen sich aber auch hier anwenden.

In einem dritten Verfahrene schritt wird dann wiederum mit Hilfe eines üblichen photolithographischen Maskenverfahrens und eines Ätzvorgangs eine nicht gezeigte Photowiderstandsschicht auf diese Oxydschicht 12D aufgetragen, um mit Hilfe der als Maske dienenden Photowiderstandsschicht einen vorbestimmten Oberflächeribereich 14D der Substratoberfläche IOD mit Hilfe eines Ätzvorgangs freizulegen, indem der entsprechende Schichtteil der Siliziumdioxydschicht 12D mit Hilfe einer gepufferten Fluor-Wasserstoff-Lösung, entfernt wird. Darauf

Docket .H 481 2 0 9814^;/1|41

BAD ORIGINAL \

wird dann die Pliotqwiderstandsschicht entfernt, um anschließend eine Diffusion in den freigelegten Oberflächenbereich HD des Substrats IOD durchzuführen, bei dem eine N -Zone 16D gebildet wird, die eine Konzentration C von

20-3
2x10 cm der N-Majoritätsträger aufweist. Die Oxydschicht 12D dient dabei als Maske, um zu verhindern, daß sich eine N -Zone 16D über die gesamte Halbleiteroberfläche ausbreiten kann. Der Diffusionsvorgang wird vorzugsweise in einem evakuierten Quarzgefäß durchgeführt, indem ein mit Arsen entartet dotiertes Siliziumpulver verwendet wird. In einer Alternativmöglichkeit wird eine N -Zone 16D dadurch gebildet, daß zunächst ein Kanal in dem P"-leitenden Substrat IOD augeätzt wird, indem dann aufeinanderfolgend eine N -Zone epitaxial aufgewachsen wird.

Nach Entfernen der Oxydschicht 12D mit Hilfe einer gepufferten Fluor-Wasseretoff-Lösung wird in einem Verfahrensschritt 4 eine N-Zone 18D, "deren spezifischer Widerstand vorzugsweise 0, 2 Ohmzentimeter beträgt epitaxial auf die vorher freigelegte Substratoberfläche aufgewachsen. Diese Epitaxial zone 18D besteht aus einer Arsen dotierten Schicht mit annähernd 5, 5 bis 6, 5/^m Dicke. Bei diesem Herstellungsverfahren diffundieren während des epitaxialen Niederschlags ArsenfremdatoiTie in die nun eingeschlossene Zone 16D bis zu einer Tiefe von etwa 1 /Um. ·

Nachdem hieran anschließend während eines Oxydationsvorgangs eine Oxydschicht 2OD auf die Epitaxialschicht aufgebracht worden ist, wird in einem Verfahrens-

Docfcct 14 481 2098 U/1141

BAD

- 41 - ■ ■

schritt .5 eine y.usnmmftnhängende öffnung 22D, 24D mit Hilfe eines photolithographischen Maskenverfahrens und anschließendem Ätzverfahren hierin eingebracht. Hieran anschließend findet dann ein P-Isolationsdiffusionsverf ahrens schritt statt, bei dem vorzugsweise eine Bor-Quelle benutzt wird, um so die P -Isolations zonen 24D Inder epitaxial aufgewachsenen N-Zone zu bilden. Dieser Diffusionsvorgang wird bei einer Temperatur von 1200 C durchgeführt, der während einer Dauer von 95 Min. wirksam ist, so daß eine Oberflächenkonzentration C = 5x10 cm eingestellt wird. Es ist offensichtlich, daß die eindiffundierten P -Zonen jeweils einen Oberflächenhereich geringen spezifischen Widerstands besitzen, der sich in bestimmtem Maße von der Oberfläche der Halbleiterstruktur nach unten erstreckt. Bei Bildung der Isolationdiffusion erreichen und verwachsen die eindiffundierten P -Zonen das ursprüngliche P -Substrat IOD. · *

Beim Verfahrensschritt 6 wird erneut eine Oxydschicht 26D auf den Halbleiter aufgetragen. Die Oxydschicht 26D hat vorzugsweise eine Dicke von 4300a und läßt sich durch einen thermischen Oxydationsvorgang bilden, wie z. B. durch Aufheizen bei 1050 C während einer Zeitdauer von 5 Min. in trockener Sauerstoffatmosphäre, gefolgt von einer Aufheizperiode von 15 Min. in einer Dampfatmoephilre und wiederum von einer Aufheizzeit von 5 Min. in einer trockenen Sauerstoff atmosphäre.

Ee wird dann anschließend wiederum ein Photowiderstandeüberzug auf die Ober-

Docket 14481 209814/1141

BAD ORIGINAL >

fläche dieser Oxydschicht aufgetragen. Mit Hilfe photolithographischer Maskon- und anschließender Ätzverfahren werden die beiden gewünschten Bereiche 2RD und 3OD der SiIi ziumdioxyd schicht entfernt, indem hierbei eine gepufferte Fluor-Wasserstoff-Iii5sung Verwendung findet.

Dann wird eine Basisdiffusion durchgeführt, bei der vorzugsweise Bor als Fremdatomquelle verwendet wird. Dieser Diffusionevorgang findet während einer Zeitdauer von 70 Min.'"bei einer Temperatur von 1075 C statt, indem hierbei die P-Zonen 32D und 34D gebildet werden, die eine Fremdatomoberflächen-

19-3 .-.-■..

konzentration von 5x10 cm besitzen. Die Diode 31D wird durch diesen Basisdiffusions verfahrene achritt gebildet, da diese P-Diffusiorizu einer P-Zone 32D in einem entsprechenden Teil der epitaxial aufgewachsenen N-Isolationszonc IRD in der Nachbarschaft der Basiszone des Transistors führt.

Im Verfahrens schritt 7 erfolgt ein Reoxydations Vorgang verbunden mit einer Umverteilung der Fremdatome. Hierbei wird erneut eine Siliziumdioxyd schicht 36D aufgebracht, und zwar auf den Basis- und Diodenzonen, wobei deren Dicke etwa 3600A beträgt. Während dieser Aufheizbehandlung werden die Bor-Fremd« atome so umverteilt, daß die Ubergangstiefe vergrößert und die Oberflächenkonzentration C verringert wird. Dieser Vorgang erfolgt während 25 Min. in trockener Sauerstoffatmosphäre und während 10 Min. in tuner DampfatomoSphäre gefolgt von einer 15 Minuten-Behandlung in trockener Sauer stoff atmosphäre bei H50°C.

Docket 14 481 2 0 9 8 U / 11 |Lt_: ...

BAD ORIGINAL ^

Zur Bildung eines Transistorelements wird wiederum eine Photowiderstands schicht auf die Oxydschicht 3f>D aufgetragen und mit Hilfe photolithographischer Maskenverfahren mit anschließendem Ätzvorgang wird ein Teil 38D-dieser Oxydschicht 36D und' zwar unmittelbar oberhalb der einduffundierten Basiszone entfernt, so daß eine Emitterzone 4OD.eindiffundiert werden kann.

Die als Emitter dienende N-Zone wird in der als Basis dienenden P-Zone 34D gebildet, indem vorzugsweise eine Phosphor-Fremdatomquelle, wie z. B. Phosphoroxychloric!,verwendet wird. Hierzu wird der Halbleiter in einer Atmosphäre aufgeheizt, die etwa 700 Teile von Phosphoroxychlorid zu einer Million enthalt, indem die Aufheiztemperatur etwa 970 C und die Aufheizdauer etwa 35 Min. beträgt. Da nun aber die so gebildeten Basis- und Emitterzonen oberhalb der eingeschlossenen N -Zone 16D eingebracht sind, wirkt die eingeschlossene N -Zone als eingeschlossener Sub-Kollektor geringen spezifischen Widerstandes für das zugeordneten Transistorelement und dient gleichzeitig als elektrischer Verbindungsweg für den Diodenstrom.

Nach diesem F,mitter-Diffusionsvorgang wird eine Umverteilung in der Emitterzone und damit verb und en ein Oxydations -Aufheizvorgang durchgeführt. Der Umverteilungszyklus wghrt 5 Min. in trockener Sauerstoffatmosphäre, gefolgt von einer 55 Min. dauernden Aufheizung In einer Dampf atmosphäre und anschließend einer Behandlung in einer trockenen Sauerstoffatmosphäre bei einer Temperatur von 970 C, wobei die Zeitdauer für die letzlere Behandlung von der zu erreichen- _N

Docket 14 481 209814/1Ut

BAD ORIGINAL

don Tiefe der Kollektorzone abhängig ist.

Durch Verwendung photolithographischer Masken- und anschließender Ätzverfahren werden.öffnungen in die Oxydschicht 42D in vorbestimmten Bereichen der Halbleiteroberfläche eingebracht, um die gewünschte Schaltung herzustellen. Hierzu wird eine Aluminium schicht über die gesamte Halbleiteroberfläche aufgedampft und anschließend werden Teile dieser Schicht weggeätzt, so daß sich das gewünschte Bild der zu erzielenden Leitungszüge ergibt. Die aufgedampfte Aluminium.schicht besitzt eine Dicke von etwa 6000A, indem das Aluminium mit einer Geschwindigkeit von 45A pro Sekunde in einem Vakuum von 5x1 θ" t orr niedergeschlagen wird. Hierbei wird eine Dicke von 1500A bei einer Halbleitertemperatür von 200 C und die verbleibende Dicke von 4500a bei einer Halbleiterternperatur von weniger als 100 C niedergeschlagen. Hierauf wird dann auf den Halbleiter eine F hotowider stands schicht aufgetragen, getrocknet, exponiert, entwickelt und fixiert. Die Aluminiümzwischenverbindungen werden dann durch einen subtraktiven Ätzvorgang in ihrer endgültigen Form gebildet, indem eine erwärmte Lösung von H„PO + HNO + HO angewendet wird. Die Photowiderstands schicht wird anschließend entfernt und der Halbleiter gereinigt und getrocknet.

In einer Stickstoff atmosphäre werden dann die Halbleiter gesintert bei einer "Temperatur von 450 C und während einer Dauer von 15 Min,, um so zu erreichen, daß das Aluminium gute Ohm β ehe Kontakte zu den entsprechenden Ilalblei-

Docket 14481 2098U/1U1

BAD ORlGfNAl

1583935

terzorten herstellt, bzw. gewährleistet. Auf diese Weise werden die Ohmschen Kontakte 44D, 46D und 48D zu den Halbleiterzonen 32D, 4OD und 34D gebildet, so daß als Ergebnis eine kombinierte Dioden-Transistoranordnung erhalten wird.

Die Herstellung eines als Widerstand dienenden Halbleiterelements wird im Zusammenhangmit Fig. IR beschrieben, worin unte'r Verfahrens schritt 1 ein Substrat 1OR vom P -Leitfähigkeitstyp dargestellt ist, das vorzugsweise einen spezifischen Widerstand von 10 bis 20 Ohmzentimeter besitzt. Auch dieses Substrat 1OR besteht vorzugsweise aus einem Silizium-Einkristall, der mit Hilfe üblicher Verfahrenstechniken hergestellt worden ist.

Im Verfahren s schritt 2 wird eine Oxydschicht 12R, vor zugsweise aus Siliziumdioseyd mit einer Dick® von etwa 520QA aufgetragen, indem diese entweder durch übliche Aufheizungstechniken in einer nassen Atmosphäre yon etwa 1050 C während 60 Min. thermisch aufgewachsen wird, oder mit Hilfe eines pyrolitisehen Niederschlags ve rf ahrens auf die Substratoberfläche aufgebracht wird. Auch hier lassen sich wiederum außerdem Hochfrequenzaufsprühverfahren anwenden.

Im Verfahrens schritt 3 wird mit Hilfe eines üblichen photolithographischen Maekenverfahrens und anschließendem Ätzvorgang eine nicht gezeigte Photowider stands schicht auf den Halbleiter einschließlich _vder Oxydschichtoberfläche niedergeschlagen. Indem dann die Photowideretandsschicht als Maske dient, wird ein Oberflächenbereich 14R der Oberfläche des Substrats 1OR freigelegt,

Docket 14481 209814/1141

BAD ORIGINAL

indem der gewünschte Bereich der Siliziumdioxydschicht 12R mit Hilfe einer gepufferten Fluor-Wasserstoff-Lösung weggeätzt wird. Die Photowiderstandsschicht wird dann entfernt, um die weiteren Verfahrensschritte anwenden au können. Anschließend findet ein Diffusionsvorgang statt, um in den Oberflächenbereich 14R des Substrats 1OR eine N -Zone 16R mit einer Oberflächenkonzentration von C = 2x10 cm" der N-Majoritätaträger einzudiffundieren. Hierbei dient die Oxydschicht 12R als Maske, um zu verhindern, daß eich die N -Zone 16R über die gesamte Oberfläche des Substrate 1OR ausbreiten kann. Dieser Diffusionsvorgang findet ebenfalls vorzugsweise in einem evakuierten Quarzgefäß statt, indem mit Arsen entartet dotiertes Siliziumpulver angewendet wird.

+ Als Alternativmöglichkeit ergibt sich, daß die N -Zone 16R durch Ausätzen eines Kanals im P"-SubBtrat 1OR mit anschließend aufeinanderfolgendem epitaxialen Aufwachsen einer N -Zone gebildet wird.

Nach Entfernen der Oxyd schicht 12R mit Hilfe einer gepufferten Fluor-Wasserstoff-Lösung wird in einem vierten Verfahrens schritt eine N-Zone 18R mit einem spezifischen Widerstand von vorzugsweise 0, 2 Ohmzentimeter epitaxial auf die freigelegte Halbleiteroberfläche aufgewachsen. Die epitaxial aufgewachsene Zone 18R besteht aus einer Arsen dotierten Schicht von etwa 5, 5 bis 6, 5 JUm. Dicke. Während des epitaxialen Niederschlags diffundieren Arsen-Fremdatome der Zone 16R, die nunmehr eingeschlossen ist, in die nun aufgewachsene Zone in einer Tiefe von etwa 1 jum. Im Verfahrensschritt 5 wird eine Oxyds chicly 20R von annähernd 5200& Dicke auf die Oberfläche der epitaxial aufgewachsenen Zone

Docket 14 481 2098 U/1 141

BAD ORIGINAL

18R entweder durch einen thermischen Oxydationsprozeß,durch einen pyroli- - ti sehen Niederschlag oder durch ein Hochfrequenzauf sprühverfahr en aufgebracht. Eine zusammenhängende Öffnung 22R wird dann mit Hilfe .eines photolithographischen Masken- und anschließenden Ätzverfahrens eingebracht, indem eine Photowider stand s schicht als Maske dient und eine gepufferte Fluor -Wasser stoff Lösung zur Entfernung der gewünschtem Oxydschichtbereiche verwendet wird* Die Halbleiterstruktur ist damit für den aufeinanderfolgenden Isolations'Diffusionsvorgang vorbereitet. Es wird eine P -,Diffusion durchgeführt, indem vorzugsweise eine Bor-Fremdatomquelle Verwendung findet, um eine geschlossene Isolations zone 24 R zu bilden. Dieser Diffusions vor gang wird bei einer Temperatur von 1200 G während einer Dauer von 95 Min. durchgeführt, indem eine

20-3 '

Oberflächenkonzentration C = 5x10 cm eingestellt wird. Aus der entspre-

■-■-■■■ ° " ■" ν "

chenden Darstellung nach Fig. IR geht hervor, daß sich die P -Isolationszone 24R kontinuierlich von der Oberfläche der Halbleiter struktur zur P-Substratzone 1OR erstreckt. Weiterhin ergibt sich hieraus, daß die eindiffundierte P Zone 24R einen Oberflächenbereich geringen spezifischen Widerstands besitzt, der sich abwärts von der Oberfläche der Halbleiterstruktur erstreckt.

Im Verfahrensschritt 6 wird erneut eine Oxyd schicht 26R nach deml eolations- oder Ve rbindungsleitungsdif fusions vor gang aufgebracht. Diese Oxyd schicht besitzt vorzugsweise eine Dicke von 4300A und läßt sich durch einen thermischen Oxydations vor gang bilden, wie z. B. durch Aufheizen auf eine Temperatur von 1050 C während einer Dauer von 5 Min. in einer trockenen Säuerstoffatmosphä-

Docketl4481 209814/1U1

BAD ORIGINAL

re, gefolgt von einer Dampfbehandlung während 15 Min. und einer 5 Min. währenden erneuten Behandlung in einer trockenen Sauer stoff atmosphäre.

Anschließend wird eine Photowiderstandsschicht auf die Oberfläche dieser Oxydechicht aufgetragen und mit Hilfe photolithographi scher Masken- und anschliessender Ätzverfahren wird der gewünschte Bereich der SiIi»iumdioxydschicht mit Hilfe einer gepufferten Fluor-Was seretoff-Lösung entfernt. Die dabei entstehende Öffnung 28R in der Oxydschicht 26R gestattet dann das Eindiffundieren einer Basiszone.

Die Basis- oder eine Widerstands-Diffusion wird nun vorzugsweise unter Anwendung von Bor als Fremd atomquelle durchgeführt, um die Widerstandszone 3OR einzubringen. Dieser Diffusionsvorgang währt 70 Min. bei einer Temperatur von 1075 C, so daß sich P-Zonen bilden mit einer Fremdatomoberflächen-

19 3
konzentration von 5x10 cm .

Der Basis- bzw. Widerstandsdiffusion folgt im Verfahrens schritt 7 ein gleichzeitiger Reoxidationsvorgang mit einer Umverteilung der Fremdatome. Zunächst wird hierzu eine Siliziumdioxyds chicht 32R aufgebracht. Während des hierau erforderlichen Aufheizvorgangs werden die Bor-Fremdatome umverteilt, so,daß hierdurch die Ubergangstiefe vergrößert und die Oberflächenkonzentration C verringert wird. Dieser Vorgang erfolgt während 25 Min. in einer trockenen Sauerstoffatmosphäre,wtthrend 10 Min. in einer Dampfatmoephäre

Docket 1448. 2098U/1U1

BAD ORIGINAL

und während 15 Min. in einer trockenen Sauerstoffatmosphäre bei einer Temperatur von 1150 C.

Beim Bilden der Transistorelemente w rd die Dicke der Oxydschicht 32R erhöht aufgrund des Oxydationsvorgangs, der der Ernitterzonenbildung folgt. Bei einem anschließenden photolithographischen Masken- und Ätzverfahren werden Teile dieser Oxydschicht entfernt und zwar diejenigen, die über der eindiffundierten Wider stands zone liegen.

Anschließend wird ein Löcherpaar in der Oxydschicht 32R oberhalb der P-leitenden Widerstandszone 3OR eingebracht, um das Aufbringen der metallischenOhmschen Kontakte 34R und 36R zu gestatten. Die Ohm sehen Kontakte 34R und 36R werden vorzugsweise durch Aufdampfen einer Aluminiums chi cht gebildet, indem dann anschließend in einem subtraktiven Verfahren unerwünschte Bereiche dieser Schicht entfernt werden, um so zu dem erwünschten Leitungszugbild auf der Oberfläche der Oxydschicht 32R zu gelangen. Damit ist dann die Bildung der Widerstandsstruktur abgeschlossen.

Das Verfahren zur Transistorbildung wird nun im Zusammenhang mit der Darstellung nach Fig. IT beschrieben. Hierbei wird im Verfahrensschritt 1 ein Substrat 1OT vom P~-Leitfähigkeitstyp bereitgestellt, das vorzugsweise einen spezifischen Widerstand von 10 bis 20 Ohmzentimeter besitzt. Das Substrat 1OT besteht ebenffills wieder aus oiuem monokrietailinen Siliziunmalbleiter, der mit

DocketH481 2098U/1U1

BAD ORIGINAL

Hilfe üblicher Techniken hergestellt worden ist. Anschließend wird dann eine Oxydschicht 12T, vorzugsweise von Siliziumdioxyd mit einer Dicke von 5200A entweder thermisch aufgewachsen oder durch pyrolitischen Niederschlag gebildet. Auch hier wiederum lassen sich anderseits Hochfrequenzaufsprtihverfahren anwenden.

Im Verfahrens schritt 2 wird ebenfalls wiederum durch übliche photolithographische Masken- und Ätzverfahren eine nicht gezeigte Photowiderstandsschicht aufgebracht, wobei dann ebenfalls wiederum die Photowiderstandsschicht als Maske zum Freilegen des Oberflächenbereiche 14T auf der Oberfläche des Substrats 1OT dient, indem der entsprechende Teil der SiIiaiumdioxydschicht 12T mit einer gepufferten Fluor-Waeserstoff-Lösung weggeätzt wird. Diese Photowiderstandsschicht wird dann wieder entfernt, um die weiteren Verfahrensschrittc anwenden zu können. In einem darauf folgenden Diffusionsvorgang werden N-Majoritätsträger in den Oberflächenbereich 14T der Substratoberfläche eindiffundiert, indem so eine N -Zone 16T gebildet wird, die eine Oberflächenkonzentration C von 2x10 cm besitzt. Die Oxydechicht 12T dient hierbei als Maske, um zu verhindern, daß sich die N -Zone 16T über die geeamte Oberfläche des Substrats 1OT auszubreiten vermag. Der Diffusionsvorgang wird dabei vorzugsweise in einem evakuierten Quarzgefäß durchgeführt, indem mit Arsen entartet dotiertes Siliziumpulver verwendet wird. Bei einer Alternativmüglichkeit läßt sich die N -Zone 16T in der Weise bilden, daß zunächst ein entsprechender Kanal in dem P"-Substrat 1OT eingeätzt wird, indem dann aufeinanderfolgend die

bocket 14481 2Ö98U/1U1

BAD ORIGINAL

N -Zone epitaxial aufgewachsen wird.

Nach Entfernen der Oxydschicht 12T mit Hilfe einer gepufferten Fluor-Wasserstoff-Lösung wird im Verfahrens schritt 3 eine N-Zone 18T mit einem spezifischen Widerstand von vorzugsweise 0, 2 Ohm Zentimeter epitaxial auf den HaIb-.leiter aufgewachsen. Die Epitaxialzone 18T stellt eine Arsen dotierte Schicht von ungefähr 5, 5 bis 6, 5 um Dicke dar. Während dieses epitaxialen Niederschlags diffundieren Ar sen-Fremdatome der Zone 16T, die nunmehr eingeschlossen ist, aus dieser Zone in die epitaxial aufwachsende Zone mit einer Tiefe von etwa 1 /xm ein. Anschließend wird eine Oxydschicht 2OT von ungefähr 5200A Dicke auf die Oberfläche der epitaxial aufgewachsenen Schicht 18T entweder durch einen thermischen Oxydationsprozeß, durch pyrolitischen Niederschlag oder durch Hochfrequenzsprühverfahren aufgebracht.

Beim Verfahrensschritt 4 wird eine in sich geschlossene Öffnung 22T in die Oxydschicht mit Hilfe üblicher photolithographischer Masken* und Ätzverfahren eingebracht, indem wiederum eine Photowiderstands schicht, die hier nicht gezeigt ist, als Maske und eine gepufferte Fluor-Wasser stoff-Lösung zur Entfernung der entsprechenden Oxydschichtteile dient. Damit ist wiederum die Halbleiterstruktur für die darauffolgende Isolations-Diffusion vorbereitet. Nunmehr wird eine P -Diffusion durchgeführt, indem vorzugsweise eine Bor-Quelle angewendet wird, um die in sich geschlossene Zone 24T in der epitaxial aufgewachsenen N-Zone 1ST zu bilden. Dieser Diffuslonsvorgang wird bei einer Tem>-

14 481 2098 U/1 U 1

BAD ORiGINAU

peratur von 1200 C während einer Dauer von 95 Min. durchgeführt, so daß sich eine Oberflächenkonzentration C von etwa 5x10 cm einstellt. Es ergibt sich ohne weiteres, daß die eindiffundierte P -Ieolationezone 24T einen Oberflächenbereich relativ geringen spezifischen Widerstands besitzt, der eich von der Halbleiteroberfläche nach unten erstreckt, so daß sich die gesamte Isolationsasone kontinuierlich von der P"-Substratzone 1OT bis zur Oberfläche des Halbleiters ausdehnt.

Im Verfahrens schritt 5 wird eine Oxydschicht 26T vorzugsweise mit Hilfe eines thermischen Verfahrens auf die Halbleiteroberfläche aufgewachsen. Mit Hilfe üblicher photolithographischer Masken- und Ätzverfahren wird eine Öffnung in die Oxydschicht 26T oberhalb der isolierten N-Zone 18T eingebracht, um anschließend eine Basis-Diffusion durchführen zu können. Durch den hierdurch freigelegten Halbleiteroberflächenbereich 28T wird dann die Basis-Zone 30T eindiffundiert. Hierbei dient Bor als Fremdatomquelle, wobei der Diffusions-Vorgang etwa 70 Min. bei einer Temperatur von 1075 C andauert, so daß sich

19 -3 eine P-Zone mit einer Fremdatomoberflächenkonzentration von etwa 5x10 cm bildet.

Im Verfahrens schritt 6 erfolgt wiederum ein Reoxydationsvorgang, der mit einer gleichzeitigen Umverteilung der Fremdatome verbunden ist. Hierzu wird erneut eine Siliziumdioxydschicht 32T auf den Halbleiter aufgebracht, wobei eine Dicke von etwa 3600A erreicht wird. Während dieses Aufheiz ve rf ahrens

Docket 14 481

2 0 9 8 U / 1 U 1
BAD ORIGINAL

werden die Bor-Fremdatome umverteilt, so daß die Ubergangstiefe vergrößert wird und die Oberflächenkonzentration C eich gleichzeitig verringert. Der zuletzt beschriebene Vorgang wird während einer Dauer von 25 Min. in einer trockenen Sauer stoff atmosphäre, während einer Dauer von 10 Min. in einer Dampfatmosphäre und anschließend während einer Dauer von 15 Min. in einer trockenen Sauerstoffatmosphäre bei einer Temperatur von 1150 C durchgeführt.

Anschließend wird wiederum eine Photowiderstandsschicht über die so aufgebrachte Oxydschicht 32T aufgetragen und mit Hilfe üblicher photolithographischer Masken- und Ätzverfahren werden dann zwei Bereiche dieser Oxydschicht entfernt, um entsprechende Emitterzonen eindiffundieren zu können. Eine dieser Emitterzonen, nämlich eine N -Zone 34T, wird in die als Kollektor dienende N-Zone 18T eingebracht, um so eine gute elektrische Kontaktzone bereitzustel- · len. Eine weitere N -Emitterzone 36T wird außerdem in die Basiszone 30T eingebracht.

Die N-Emitterzonen werden unter Verwendung von vorzugsweise Phosphor als Fremdatomquelle, wie z. B. Phoephoroxychlorid, eindiffundiert, indem der Halbleiter aufgeheizt wird unter Anwendung einer Atmosphäre, die 700 Anteile von Phoephoroxychlorid pro Million enthält, bei einer Temperatur von 970 C und für eine Dauer von 35 Min. . Die Emitter- und Basis-Zonen werden oberhalb der eingeschlossenen N -Zone eingebracht, so daß die zuletzt genannte Zone als einges ei. Ιο'ί>;'-ηίΗ· iJ üb-Kollektor geringen spezifischen VVhU r .t.iinhüi li<:nt.

BAD ORIGINAL

Nachdem eine Oxydschicht während des Emitter-Zonen-Umverteilungsvorgangs der Fremdatome gebildet worden iet, wird eine Gold-Diffusion durchgeführt. Hierzu werden wiederum durch Anwenden üblicher photolithographischer Masken- und Ätzverfahren entsprechende Löcher in die Oxydsdiicht eingebracht, um die gewünschte Schaltung herzustellen. Hierzu wird eine Aluminium schicht über die gesamte Halbleiteroberfläche aufgedampft und anschließend werden Teile dieser Schicht weggeätzt, so daß sich das gewünschte Leitungszugsbild ergibt. Die aufgedampfte Aluminiums chi cht hat eine Dicke von etwa 6000A. Anschliessend wird dann auf den Halbleiter erneut eine Photowiderstandeschicht aufgebracht, getrocknet, exponiert, entwickelt und fixiert. Schließlich werden dann die AluminiumleitungezUge durch ein ßubstraktives Ätzverfahren mit Hilfe einer erwärmten Lösung von H PO + HNO + H_O gebildet. Die Photowiderstandsschicht wird dann entfernt und der Halbleiter gereinigt und getrocknet.

Die Halbleiter werden anschließend in einer Stickstoffatmosphäre gesintert, und zwar bei einer Temperatur von 450 C während einer Dauer von 15 Min., so daß die Aluminiumleitungen gute Ohmsche Kontakte zu den entsprechenden Halbleiterzonen herzustellen vermögen. Die Ohm sehen Kontakte 38T, 4OT und 42T stellen somit eine elektrische Verbindung zum Kollektor 18T, zum Emitter 36T bzw. zur Basis 3OT, her.

In den Darstellungen nach den Figuren 8, 9, 10, 11, 12, 13, 14, 15, 16, 17 und 17A Bind die bei der Herstellung der monolithischen integrierten Schaltungen ge-

BAD ORIGINAL

maß der Erfindung verwendeten Metall- und Glaemasken dargestellt. Hierbei zeigen die Figuren 17 und 17A die Anordnung dieser Masken in der Reihenfolge, in der sie bei den aufeinanderfolgenden photolithographischen Maskenverfahren angewendet werden.

In Fig. 8 ist so ein vergrößerter Ausschnitt einer Maske A gezeigt, die zur Diffusion der Sub-Kollektoren und außerdem für eine Sperrschicht der Uhterführungszwischenverbindungen dient. Ganz allgemein gilt für alle Masken, also auch für die in Fig. 8 gezeigte, daß die schwarzen Bereiche verhindern sollen, daß einfallendes Licht entsprechende Bereiche der mit einer photoempfindlichen Emulsion überdeckten Halbleiteroberfläche beeinflussen soll, wenn die

Maske auf dem Halbleiter aufliegt. Mit anderen Worten, in denjenigen Halbleiteroberflächenbereichen, die durch die schwarzen Bereiche der Maske abgedeckt sind, kann eine Polymerisation der photoempfindlichen Oberfläche nicht eintreten, so daß diese abgedeckten Bereiche während des Entwicklungsvorgangee vom Emulsionsüberzug befreit werden. Hingegen werden die vom einfallenden Licht getroffenen photo empfindlich en Bereiche der Photowiderstandsschicht hierbei nicht entfernt, so daß hiermit eine Maske entstanden ist, die verhindert, daß im darauffolgenden chemischen Ätzvorgang die auf der Halbleiteroberfläche aufgetragene Oxydschicht an den vom eilfallenden Licht getroffenen Stellen weggeätzt werden kann. Die großen schwarzen Flächen 8OC gelten für Sperrschichtzonen der Zwischenverbindungen. Das bedeutet aber, daß eine N -Diffusion in den Substratbereich, wie er jeweils durch eine große schwarBe

Docket 14 481

2098U/1U1

BAD ORIGINAL

Fläche 8OC definiert ist, jeweils eine Sperrschichtzone für die darauffolgende P -Zwischenverbindungsdiffusion hervorruft. Weiterhin werden die darauffolgenden eindiffundierten Widerstandszonen in einer epitaxialen Schicht gebildet, die oberhalb der N -Zonen liegen, wie sie durch die großen s diwarzen Flächen 8OC definiert sind. Die kleinen schwarzen Flächen 8OT entsprechen eindiffundierten Sub-Kollektorbereichen für Transistorelemente, wie es im Zusammenhang mit dem Verfahren nach Fig. IT beschrieben ist! Die schwarzen Flächen 8OD, die senkrecht zu den kleinen schwarzen Flächen 8OT liegen, entsprechen Sub-Kollektor zonen von Dioden-Transistorelementen, wie sie im Zusammenhang mit dem Verfahren nach Fig. ID beschrieben sind.

Der in Fig. 9 gezeigte vergrößerte Ausschnitt einer Maske B zeigt die Lage der Isolations-und Zwischenverbindungebereiche. Die hanteiförmigen Flächen 90C entsprechen dabei Zwischenverbindungsdiffusionsbereichen, wie sie im Zusammenhang mit dem Verfahren nach Fig. IT beschrieben sind, während die übrigen Flächen 901 Isolations zonen für diejenigen aktiven und passiven Elemente entsprechen, die Uhterführungszwischenverbindungszonen einschließen.

In der Darstellung nach Fig. 10 wird der Ausschnitt einer Maske C gezeigt, die zur Diffusion der Basis-, Dioden» und Widerstandszonen, sowie der Z wischenverbindungsanschlüese dient. Die mit lOOA gekennzeichneten Flächen entsprechen dabei diffundierten P-Zonen zur Erstellung des Diodenanteils des Dioden-Transistorelements, wie es mit dem Verfahren nach Fig. ID beschrieben ist. Die mit lOOB bezeichneten Flächen entsprechen eindiffundierten Basiszonen der

2098U/1U1

Docket 14 481 BAD ORIGINAL

Transistorelemente, wie es im Zusammenhang mit dem Verfahren nach Fig. IT beschrieben ist. Die mit lOOBT bezeichneten Flächen entsprechen jeweils Basiszonen des Transistorteils der Dioden-Transistorelemente. Die mit lOOR bezeichneten Flächen definieren eindiffundierte Widerstandszonen der monolithischen integrierten Halbleiterstruktur. Die mit lOOC bezeichneten Flächen entsprechen zusätzlichen Diffusionszonen, die zur Bildung der Kontaktanschlüsse an die Unterführungazwischenverbindungen dienen. Die mit 1001 bezeichneten Flächen entsprechen Isolationsanschlußgebieten, um ein gleichmäßiges Ätzen der für Anschlußkontakte vorgesehenen Löcher zu erleichtern.

Im Maskenaus schnitt nach Fig. 11 entsprechen mit HIDE bezeichnete Flächen den Emitterzonen der Dioden-Transietorelemente. Die mit 11 ITC bezeichneten Flächen entsprechen Kollektoranschluflzonen der Dioden-Transistorelemerite, Die mit 11IRB bezeichneten Flächen entsprechen Diffusionsgebieten zur Bereitstellung bevorzugter elektrischer Kontaktanschlüese zu den epitaxialen N-Zonen, die jede Zwischenverbindungezone umgeben.

Die im Ausschnitt in Fig. 12 gezeigte Maske E dient zur Bildung der Kontaktlöcher. Hierin entsprechen die mit 120DB bezeichneten Flächen Kontaktlöchern für Basiszonen der Transietorteile der Dioden-Transistorelemente. Die mit 120DE bezeichneten Flächen entsprechen Kontaktlöchern der Emitterzonen der Transistoren der Dioden-Transistorelemente. Die mit I20A bezeichneten Flächen'entsprechen Kontaktlöchern für die P-Zonen der Diodenteile der Dioden-

Transistorelemente. Die mit 120TE bezeichneten Flächen entsprechen Kontakt-

209BU/1U1

Docket 14 481 _{ßAD 0RJG},_NAL

löchern für die Fmittersonen der Transistorelemente, die gemäß dem Verfahren narh Fig. IT hergestellt sind. Die mit 120TC bezeichneten Flächen entsprechen Kontaktlöchern für die Kollektorzonen der Transistorelemente. Die mit 120TB bezeichneten Flächen entsprechen Kontaktlöchern für die Basiszonen der Traneistorelemente. Die mit 120RH bezeichneten Flächen entsprechen Kontaktlöchern für die Widerstandszonen. Die mit 120RB bezeichneten Flächen entsprechen Kontaktlöchern für die epitaxialen N-Zonen, die die Zwischenverbindungszonen umgeben, in die dann anschließend Ohms ehe Kontakte eingebracht werden, um dieee Zonen in Sperrichtung vorspannen zu können. Die mit 120CH bezeichneten Flächen entsprechen Kontaktlöchern für Zwiechenverbindungen.

Die im Ausschnitt in Fig. 13 gee eigte Maske F dient zum Aufbringen der Aluminium-Leitungezüge. Hierbei entsprechen den echwarzen Flächen der Maske die aufzubringenden Leitungszüge.

Die in Fig. 14 gezeigte Maske G dient zum Anbringen der Anschluß löcher in die auf die Aluminiumleitungszüge angebrachte Siliziumdioxydschicht. Hierbei entspricht die Lage der echwarzen Flächen 140 der Lage der vorgesehenen Anschlüsse auf der integrierten Halbieiterttruktur. An dieser Stelle sei vermerkt, daß alte bisher gezeigten Masken aus Glas bestehen, auf das entsprechend den vorgesehenen schwarzen Flächen entsprechend undurchsichtige Bereiche gemäß den mehrfach beschriebenen Verfahren aufgebracht sind.

Die in Flg. 15 gezeigte Maske besteht aus Metall und dient zur Anbringung der

Docket 14 4SI

für die Anschlüsse vorgesehenen Chrom-Kupfer-Gold-Felder, die über die Löcher 150 auf die entsprechenden Stellen der darunterliegenden Ilalbleiterstruktur aufgetragen werden, und zwar in die über die Maske 14 eingebrachten Anschlußlöcher.

«
Die in Fig. 16 gezeigte Maske dient zum Anbringen von Blei-Zinn-Butzen auf die im vorherigen Verfahrens schritt aufgebrachten Chrom-Kupfer-Gold-Felder. Dies geschieht auch hier wiederum über die Löcher 160, die allerdings einen viel größeren Durchmesser besitzen, als die Löcher 150 in der Maske 15, so daß die im letzten Verfahrensschritt aufgebrachten Blei-Zinn-Butzen jeweils über die Chrom-Kupfer-Gold-Felder hinausragen. Wie aber weiter oben bereite beschrieben, wird durch einen nachträglichen Verfahrene gang bewirkt, daß sich die Blei-Zinn-Butzen auf die genannten Felder zusammenziehen, so daß sich im Ergebnis dickere Lötbutzen ausbilden.

Tn Flg. 17 ist eine perspektivische Aneicht tibereinandergelegter Teilausschnitte der Masken gemäß den Fig. 8, 9, 10, 11, 12, 13, 14, 15 und 16 gezeigt, um das Verständnis der Herstellung der integrierten Halbleiterstruktur in zusammenfassender Weise zu ermöglichen. Um den Autschuß io gering wie möglich zu halten, ergibt sich für die Diffueionemaeken eine Toleranz von etwa 5 yum und für die Aluminiumleitungeztlge von 7, 5 um.

Die Schaltungsanordnung nach Fig.- 6 zeigt im Prinzip ein einzelnes Speicherglied der integrierten Halbleiteretruktur. Das Speicher glied besteht aus

Docket 14 481 209814/1141

BAD ORfGfNAL

- CO -

zwei Transistoren T und zwei Widerständen R mit jeweils einem Wert von 1000 Ohm, die als Kollektorwiderstände der beiden Transistoren T dienen. Die beiden Transistoren T sind in bekannter Weise kreuzweise miteinander gekoppelt, wobei die beiden Emitter miteinander verbunden sind. Die Schaltung entspricht im Prinzip der Eccles-Jordan-Schaltung. Außerdem sind zwei Dioden-Transietorkombinationen D vorgesehen, die als Stromübernahmeschalter wirken, und zur Durchführung der Lese-Schreib-Funktionen dienen. Hierzu ist jeweils die Basis der Dioden-Transistorkombination mit einem Kollektor der beiden Traneistoren T verbunden. Die Emitter der beiden Dioden-Transistorkombinationen D sind miteinander verbunden und im Punkt 60 an den Kollektor eines dritten Transistors T' angeschlossen, dessen Basis an der Y-Leitung einer Speichermatrix und dessen Emitter an der X-Leitung einer Speichermatrix angeschlossen ist, so daß das Speicherglied in einer dreidimensionalen Speichermatrix betrieben werden kann. Bei einer zweidimeneionalen Speicherbetriebsweise kann, wie in Fig. 6A gezeigt, der dritte Transistor T' durch einen dritten Widerstand R' ersetzt.werden, dessen freies Ende dann an die Wortleitung angeschlossen iat.

Die Leseoperation eines speziellen Bits wird durch gleichzeitige Erregung der X-Y-Leitungen durchgeführt, so daß ein Strom von ungefähr 3 Milliampere durch den Diodenteii fließt, der mit dem Kollektor dee Transistorteils der Traneistor-Diodenkombination D verbunden ist, und der das höchste Basispotential aufweist. Das Lesesignal wird dabei auf eine mit dem Diodenteil der Dioden-Transistorkombination D verbundene Leitung BOS tibertragen, indem das Auftreten

Docket 14 481 209814/1141

BAD ORIGINAL

eines Stromes den Zustand L und die Abwesenheit eines Stromes den Zustand 0 darstellt. Die Schaltungsanordnung ist dabei so ausgelegt, daß weder die als Stromüberhahmeschalter wirkende Dioden-Traneistorkombination D noch der als Stromquelle wirkende Transistor D' in die Sättigung gelangen kann. Damit ergibt sich aber, daß ein zerstörungsfreies Lesen bei hoher Lesegeschwindigkeit erfolgen kann. Tm allgemeinen ist eine minimale Koinzidenztreiberimpulsdauer von 8 Nanosekunden erforderlich, um ein einwandfreies Lesen jedes Speicherglieds inner Speichermatrixanordnung zu gewährleisten.

Die Schreiboperation wird durchgeführt, indem eine Koinzidenzerregung der X- und Y-Leitungen mit einem gleichzeitigen Absenken des Potentials auf der entsprechenden Bit-Leitung auf einen Pegel von etwa 0, 5 Volt erfolgt. Die Bit-Leitungen sind ja jeweils mit einem Diodenteil, wie oben beschrieben, verbunden, wobei die eine Bit-Leitung eine 0 (BOS) und die andere Bit-Leitung (Bl) eine L zuführt. Unter diesen Bedingungen wird die entsprechende als Stromübernahmeschalter wirkende Dioden-Traneistorkombination D in die Sättigung getrieben, so daß, wenn das Speicherelement in dem hierzu komplementären Schaltzustand ist, folgende Vorgänge eintreten. Der gesättigte Basisstrom von etwa 2 Milliampere wird zunächst durch die Basismajoritätsträger bereitgestellt, die im gesättigten Multivibratortranelstor T gespeichert sind und anschließend über den 1 Kiloohm Kollektorwiderstand R nachgeliefert, tier den RückkopplungsVorgang einleitet, um den Schaltzustand des Multivibrators umzukehren. Währrnd des Schreibzykluses wirkt am Verbindungspunkt AO ein negatives Potnntlal von etwa 0, 2 Volt. Dios läßt die P-Zone in der integrierten

Docket 14 481 2 098 U/1 14

BAD ORIGINAL

Halbleiterstruktur des Speicherelements mit vernachlässigbarem Verluststrom an Erde legen. Eine minimale Koinzidenztreiberimpulsbreite von etwa 15 Nanosekunden ist erforderlich, um ein einwandfreies Schreiben in jedes Speicherelement der integrierten Halbleiterschaltung des monolithischen Halbleiterscheibchens zu gewährleisten.

Die Diode in den Abfühlleitungen, die jeweils einen Teil der Dioden-Transistorkombination D bildet, gewährleistet einen konstanten Spannungsabfall, der unempfindlich gegenüber dem Lesestrom ist. Auf diese Weise ist ein nicht sättigendes Verhalten des Transistorteile, der als Strom Übernahmeschalter wirkenden Dioden-Transistorkombination D während der Leseoperation über einen großen Betriebsstrombereich gewährleistet. Die Diode in der Abfühlleitung, die einen Teil der Dioden-Transietorkombination D bildet, läßt jedoch einen hinreichenden Spannungsabfall zu, so daß der Transistorteil der ausgewählten Dioden-Transistorkombination D während eines Schreibzykluses in die Sättigung gelangen kann. Hinzu kommt, daß die Diode jeweils die kapazitive Last auf den gemeinsamen Abfühlleitungen der anderen Speicherglieder wesentlich herabdrückt, wenn sie in einer integrierten Speicheranordnung miteinander verbunden sind und zwar aufgrund ihrer geringen kapazitiven Wirkung beim Abfühlen. Schließlich verhindert die Diode jeweils außerdem fehlerhaftes Einschreiben in nicht auegewählte Speicherglieder bei niedrigen Abfühlspannungspegeln, so daß dieser Diodenteil außerdem als Gleichspannungs-Isolator für nicht ausgewählte Speicherglieder wirksam ist.

Docket 14 481

2098U/1U1
BAD ORIGINAL

1S89935

Wie bereits erwähnt, ist im in Fig. 6A gezeigten Ausführungsbeispiel des Speichergliedes der Transistor T' durch einen Widerstand R' ersetzt. Dieser Widerstand R' dient als Stromquelle bei Erregung der Wort-Leitung. Die übrige Schaltung wird dann in der gleichen Weise betrieben, wie es oben im Zusammenhang mit der Schaltungsanordnung nach Fig. 6 gezeigt worden ist. Wie weiterhin dieser Schaltung zu entnehmen ist, ist hier gegenüber dem vorher beschriebenen Ausführungsbeispiel nur eine Auswahlleitung, nämlich die Wort-Leitung, verwendet.

Ein individuelles Halbleiter scheibchen mit den Maßen 0, 25 mm χ 0, 25 mm, enthält für eine 4x4 Spei eher eiern entmatrix also 16 miteinander verbundene Speicherglieder. Die epitaxial aufgewachsene N-Zone zur Isolation der Widerstände und Anschlüsse ist an das größte positive Potential, nämlich 1, 8 Volt, angeschlossen, um die parasitäre Übergangskapazität auf einen Minimalwe-rt herabzudrücken, und gleichzeitig eine Sperrspannungsbedingung für die Bordiffundierten Widerstandszonen zu gewährleisten. Die Isolation zwischen den aktiven Elementen ergibt sich durch Anlegen eines Erdpotentials an die P-Isolationezonen, welche ja das größte zur Verfügung stehende negative Gleichspannungspotential darstellt.

Die im Zusammenhang mit dem Verfahren nach Fig. IC beschriebene Unterführungs-Z wischen verbindung gestattet die Verwendung einer einzigen Quarzschicht, da in diesem Falle die Unterführungs-Zwischenverbindungen die Uberkreuzung der Y-Zuführungsleitungen mit anderen Zufuhrungsleitungen gestatten.

Docket 14 481 209814/1141

BAD ORIGINAL-

Um die Erfordernis anderer Unterführungs-Zwischen verbindungen auszuschalten und damit Halbleitermaterial zu sparen, wird die P-Isolationszone verwendet, um die Verbindung zwischen Erde und der gemeinsamen Emitterverbindung des jeweiligen Multivibrators bereitzustellen. Durch diese Maßnahme wird lediglich ungefähr 1 Ohm als gemeinsamer Widerstand hinzugefügt.

Die Dioden der Dioden-Transistorkombinationen haben eine Spannung U = 0, 95 Volt bei einem Strom von 3 mA. Die Rückwirkserholungezeit bei einem Strom T a 3 mA und bei einem Sperr strom von I = 0, 3 mA beträgt 2 Nanosekunden. α β

Die Ubergangskapazität beträgt bei 0 Volt 0, 2 pf.

Die Transistorcharakteristiken sind wie folgt: Grenzfrequenz f = 250 MHz als Minimum bei 1, 0 mA und 290 MHz als Maximum bei 3 mA.

Kollektorwiderstand = 30 Ohm

Basiswideretand = 80 Ohm bei einem Emitterstrom von 1 Milliampere und einer /5 - Sättigung = 1

Kollektorzonen-Isolationszonenkapazität s 1,2 pf bei -1, 0 V Kollektor-Basiskapazität = 0, 7 pf bei 0 V

Fmitter-Basiskapazität = 0, 5 pf bei 0 V

Emitter-Basisdurchbruchspannung > 5, 0 V

Kollektor-Basisdurchbruchspannung > 15 V

Kollektor-Emitterdurchbruchspannung > 6 V bei 3 mA Kollektor-Ieolationszonendurchbruchepannung > 20 V

Docket 14 481 2 0 9 8 U/, 1 U 1

BAD ORIGINAL

Basis-Emitter-Spannung bei einem Emitter etrom von 3 mA und einem Kurzschluß zwischen Kollektor und Basis 0, 82 V

Basis spannung bei einem Emitter strom zwischen 1-3 mA, wobei der Kollektor und die Basis kurzgeschlossen sind > 20V

Basis-Emitter-Spannung = 0, 81 V (Sättigung) I₁=I mA, I = 0, 3 mA ■ Kollektor-Emitter-Spannung = 44 mV bei T = 0, I = 2 mA Kollektor-Emitterstrom < 100 nA bei V, = 0, 5 V, V = +1, 0 V

be rb

Rückwärts Stromverstärkung etwa 0,4, die 1000 Ohm-Widerstände besitzen jeweils eine Kapazität von 1,0 pf bei 0 V

Der positive Temperaturkoeffizient beträgt 800 : 1 000 000 pro °C. Die kurzen und langen Unterführungs-Zwischenverbindungen besitzen jeweils einen Gesarntwiderstand von 18 bzw, 45 Ohm und eine Kapazität von 2, 5 bzw. 6, 2 pf bei 2 Volt Sperrspannung.

Die Darstellung nach Fig. 2 zeigt eine 4x4 integrierte Haibleiterspeichermn.-trix 20 in Draufsicht, nachdem das Herstellungsverfahren beendet iet und eine Quarzsihicht auf die Oberfläche der Aluminiumleitungszüge aufgebracht worden iet. Auf diesen monolithischen Ilalbleiterchip 20 sind 13 Kontaktbutzen am Aus-βenrand angebracht. Wie bereits im Zusammenhang mit der Darstellung nach Fig, ι') bi'ii hriiiben, die ja eine si homati α ι he Si hrilriuignanurdnung uinua Spei-

4
chergüeda darstellt, Bind jeweils 4X- und Y - Leu .uijjsn zum Armvlilufi an tue 16 Emillßt .'i,i_teij bzw, l(> Basiszonen der j<;wt;ilu ala .Strotm^ielli: dienunden

hervorgeht Trunsiatoreu T' vorgüö^hen. Wie uua Fig, 2 ebenso wie aus Fig. 2U und 2L,,

e! I4 4.M 2098 H/1 U 1

BAD ORIGINAL

■ ■ - 66 - ■ ■

die ja vergrößerte Darstellungen des oberen und unteren Teils der Anordnung nach Fig. 2 wiedergeben, ist jede X-Leitung jeweils mit 4 Emitterzonen und jede Y-Leitung jeweils mit 4 Basis.zonen entsprechender Transistoren T' verbunden. Auf diese Weise ist es möglich, Lese- und Schreiboperationen durchzuführen, indem gleichzeitig Signale an die ausgewählten X- und Y-Leitungen angelegt werden. Der Kontaktanschluß Bl ist mit der Bit-L-Abftihlleitung verbunden, die anderseits an-die Dioden-Transistorkombinationen D aller 16 Spei-

und cherglieder ,.wie in Fig. 6 gezeigt, angeschlossen ist, die in Fig. 2 generell mit den Bezugszeiehen 1 bis 16 bezeichnet sind. Der BOS-Anschlußkontakt ist mit der Bit-O-Abfühlleitung verbunden, die jeweils an die anderen Dioden-Transistorkömbinationen D der 16 Spei eher glieder angeschlossen ist, wie es ebenfalls aus der Schaltungsanordnung nach Fig. 6 hervorgeht. Der KontaktanSchluß ERDE ist mit der gemeinsamen Emitterverbindung der beiden Multivibrator transistoren T aller Spei eher glieder verbunden. Die Anschlußkontakte V sind mit den freien Enden der "Widerstände R jedes Spei eher glieda verbunden.

Die Darstellungen nach den Fig. 2U und 2L zeigen bei entsprechender Zusammen. Setzung eine vergrößerte Draufsicht auf den Schaltungsaufbau der integrierten Halbleiterstruktur, die als 4x4 Speichermatrix aufgebaut ist. Hierin sind ebenfalls die einzelnen Speicher glieder mit den Bezugs zeichen 1 bis 16 an» geneigt,

Di« Darstellung nach Fig. 2A zeigt die linke obere Fcke der firfmdungsgemäiS aufgebauten integrierten Halbleiterstruktur, wie sie in Fig. 2 in Gesamtansicht

Dockntl4 48l 20 9814/114 1

ΘΔΓΥ

dargestellt ist, indem "hier lediglich die Gesamtansicht des Speicherglieds 1 gezeigt ist. In dieser Darstellung sind ebenfalls die Dioden-Transistorkombinationen mit den Bezugszeichen D, die Kollektorwiderstände mit dem Bezugszei*- chenR, die Multivibratortransistören mit dem Bezugszeichen T,der als Stromquelle dienende Transistor mit dem Bezugszeichen T* und die Isolationsunterführungszone mit dem Bezugszeichen U angezeigt. Weiterhin sind im einzelnen die Emitterzonenjeweils mit dem Bezugszeichen E, die Basiszonen mit dem Bezugszeirhen B, die Kollektor Zonen mit den Bezugszeichen CO und die P-Zonen für den Diodenteilder Dioden-Transietorkombinationen mit dem Bezugszeichen A versehen.

In der Darstellung nach Fig. 4 ist die erfindungsgemäß aufgebaute integrierte Halbleiterstruktur schematisch in Bezug auf die Leitungsftihrung der Zuleitungen gezeigt, so daß die Zwi sehen verbindungen von den äußeren Anschlußkontakten zu den einzelnen und zwischen den einzelnen aktiven und paseiven Elementen der integrierten Halbleiterstruktur deutlich zu erkennen sind. Die acht Unterführungs-Zwischenverbindungezonen sind hierbei jeweils durch einen Bogen C_y angedeutet, wohingegen die acht Unterführungs-Tsolationszonen jeweils mit dem Bezugszeichen U versehen sind. Auf diese Weise erübrigt es sich, daß die monolithische integrierte Halbleiterstruktur mit mehreren voneinander isolierten metallischen Schichten versehen ist.

In der tabellarischen Übersicht nach Flg. 5 ist der relative Struktur aufbau der einzelnen Spei eher glieder , soweit er für jeweils vier Speicher glieder gleich

Docket 14 481 '209814/1141

BAD ORIGINAL

ist, zusammengefaßt. Hierbei wird von den Speichergliedern der Fig. 2, nämlich 1, 3, 9 und 11, als Bezugsspeichergliedern ausgegangen, da dies vier Speicherglieder mit absolut gleichem Strukturaufbau sind. Tn Bezug auf eine horizontale Symmetrieachse sind hierzu die Speicherglieder 5, 7, 13 und 15 spiegeisymmetrisch in ihrem Strukturaufbau. Mit Bezug auf die Bezugsspeicherglieder sind die Speicherglieder 2, 4, 10 und 12 um eine vertikale Symmetrieachse spiegelsymmetrisch in ihrem Strukturaufbau. Mit Bezug auf die Bezugsspeicherglieder sind die Speicherglieder 6, 8, 14 und Γ6 um eine diagonale Symmetrieachse spiegelsymmetrisch in ihrem Strukturaufbau. Im übrigen ist der Strukturaufbau aller Speicherglieder untereinander gleich. Aufgrund der · genannten Spiegelsymmetrien, lassen sich die erfindungsgemäßen monolithischen integrierten Halbleiter strukturen mit denkbar geringem Aufwand aufbauen. Dies gilt sowohl in Bezug auf benötigte Halbleiteroberfläche als auch auf die jeweilige Länge der erforderlichen elektrischen Verbindungen unter den aktiven und passiven Elementen, so daß sich bessere Schaltgeschwindigkeiten ergeben, sowie Probleme in der Leitung sftihrung herabgesetzt werden.

In der graphischen Darstellung nach Fig. 7A stellt die mit BOS bezeichnete Kurve den O-Bit-Abftihlausgang während eines L-Leeezyklusee dar. Die mit dieser Kurve gezeigte Wellenform besitzt eine Amplitude von 60 mV und eine Zeitdauer von 20 Nanosekunden. Diese praktisch sich ergebende Wellenform zeigt weiterhin, daß es etwa 8 Nanosekunden dauert, bis die Schaltungeanordnung einen Ausgang erreicht, der im wesentlichen dem Maximalwert entspricht. Der L-Bit-Ausgang Bl, dargestellt durch die Wellenform am unteren Rand der Fig. 7A,

Docket 14 481 20 9 814/1141

BAD ORtGfNAl

stellt das Ausgangs signal auf der B 1-Leitung während des Lesezyklus es dar und läßt erkennen, daß das Rauschsignal im Zeitintervall zwischen O und 20 NanoSekunden einen Minimalwert besitzt. Die verbleibenden Kurven der Fig. 7A, nämlich Y und X zeigen das Y- und das X-Signal, die wie oben gesagt in Koinzidenz angelegt werden müssen.

In der graphischen Darstellung nach Fig. 7B stellt die BOS-Kurve den O-Bit-Abfühlausgang während eines O-Schreibzykluses dar. Wie sich aus der entsprechenden Wellenform ergibt, beträgt die Spannung β amplitude etwa 1, 3 Volt. Die B !-Wellenform, also das Ausgange signal auf der L-Bit-Leitung, das während des O-Schreibzykluses auftritt, läßt erkennen, daß unter Berücksichtigung der anliegenden und koinzidierenden X- und Y-Signale eine Zeitdauer von etwa 15 Nanosekunden. erforderlich ist, um eine 0 in das Speicherelement einzuschreiben. Es dürfte klar sein, daß eine gleiche Zeitdauer erforderlich ist, um eine L in das Spei eher glied einzuschreiben,

In der Darstellung nach Fig. 3,ist das elektrische Schaltbild der in Fig. 2 gezeigten integrierten Halbleiterspeichermatrixanordnung angegeben. Hierin sind alle aktiven und passiven Elemente mit den gleichen Bezugezeichen versehen, wie sie obon im Zusammenhang mit den Darstellungen nach den Fig. 2, 2A, 2U und 2L verwendet worden sind. Außerdem sind hier wiederum die 16 Speicherglieder mit den Bezugszeiehen von 1 bis 16 versehen.

In der Darstellung nach Fig. 19 wird eine Draufsicht auf eine 2 χ 8 Speicherma-

l-Wket 14 4.81 ■..; 209814/1141

BAD ORIGINAL

trix gezeigt, wobei sozusagen die oberhalb der metallischen Leitungszüge a\ifgebrachte Abdeckungsschicht entfernt worden ist. Ebenso wie in der Darstellung nach Fig. 2 stellen die punktiert bzw. gestrichelt gezeichneten Linien die eindiffundierten Zonen unterhalb der Aluminiumleitungszüge dar. Sind keine abdeckenden Aluminiumleitungszüge vorhanden, dann sind diese eindiffundierten Zonen in ausgezogenen Linien gezeigt. Im ganzen sind 15 Anschlußkontakte vorgesehen, wovon 8 mit Y-Eingangsleitungszügen verbunden sind. Jede Y-Leitung ist dabei mit 2 Basiszonen des Stromquellentransistors T' verbunden. Zwei weitere Anschlußkontakte sind mit den einzigen zwei X-Eingangsleitungen verbunden, wovon jede mit acht Emitterzonen des Stromquellentransistors T' verbunden ist und zwar über besondere Leistungstreiberstufen, die jeweils aus einem Transistor TD und einem Widerstand RD bestehen und mit der negativen Potentialquelle über den Anschlußkontakt -V verbunden eind.Bei Erregung durch eine Spannung auf der- X-Leitung liefert der Leistungstreiber den erforderlichen Strompegel an den Emitter des Stromquelletitransietors des ausgewählten Speicher gliede. Die Schaltungsanordnung dieses Leistungstreibers ist im einzelnen der Fig. 20 zu entnehmen und ist dort mit den Bezugszeichen 200 und 202 angezeigt. Die übrigen Kontaktanschlüsse der in Fig. 19 gezeigten Speichermatrix entsprechen gleichen Anschlüssen, die in der 4x4 Speichermatrix ge-, maß Fig. 2 verwendet sind. Im übrigen ist die Betriebsweise der 2 χ 8 Speichermatrix im wesentlichen die gleiche, wie die Betriebsweise der 4x4 Speichermatrix. .

Die Darstellungen nach den Fig. 19L und 19R zeigen in entsprechender Zusam-

Docket 14 481 209814/1141

BAD ORIGINAL

mensetzung eine vergrößerte Ansicht der 2x8 Speichormatrix gemäß Fig. 19. Bis auf die oben im Zusammenhang mit dem Leistungstreiber angegebenen Bezugszeichen sind die hier eingetragenen Bemigszeichen die gleichen wie sie in der Darstellung nach Fig. 2A verwendet worden sind.

Wie bereits gesagt, ist in der Schaltungsanordnung nach Fig. 20 das Schaltbild der 2 χ 8 Speichermatrix gemäß Fig. 19 bzw. Fig. 19L und 19R angegeben. Auch hier wiederum sind die einzelnen Spei eher glieder mit den Bezugszeichen 1 bis 16 versehen, während die übrigen Bezugszeichen mit denen in Fig. 19L. und 19R übereinstimmen. Mit dem zuletzt beschriebenen Ausführungsbeispiel soll lediglich eine Möglichkeit aufgezeigt werden, daß auf einem. Halbleiter "scheibchen neben einer Speichermatrix auch die,falls erforderlich,zugehörigen Treiberschaltungr-n in integrierter Schaltungstechnik aufgebracht werden können.

Des weiteren dürfte es offensichtlich sein, daß sowohl größere als auch kleinere Speichermatrizen gemäß den Lehren der Erfindung hergestellt werden können.

So wird z. B. in der Darstellung nach Fig. 21 das Schaltbild einer 8 χ '8 Speichermatrix, also einer solchen mit 64 Speicher gliedern , gezeigt. Jedes der 64 Spei eher glieder ist mit einem der Be zug sz eich en 1 bis 64 versehen. Die aktiven und passiven FAeroente eines Spei eher friede sind dabei ein für allemal im Speicherglied 1 mit den gleichen Bezugszeichen versehen, wie sie vorher in. den entsprechenden anderen Darstellungen verwendet worden sind. Letzteres gilt allerdings nicht für die insgesamt verwendeten acht Leistungstreiber, die

t 14 481 20 98 14/ 11 41

BAD ORIGINAL

jeweils mit den gleichen Bezugszeichen wie in Fig. 20 versehen sind. Jeder dieser Leistungstreiber ist jeweils mit einem X-Kontaktanschluß verbunden. Die verbleibenden Kontaktanschlüsse dienen dem gleichen Zweck wie bereits oben in anderem Zusammenhang beschrieben.

Es soll nunmehr die Schreib- und Leseoperation bei Verwendung einer dreidimensionalen Speichermatrix erläutert werden. Soll z. B. eine 0 in das Speicherglied · 16 (Fig. 3) eingeschrieben werden, dann wird ein Stromsignal dem Kontaktanechluß JX zugeführt, der sich unmittelbar neben dem Kontaktanschluß BOS befindet. Gleichzeitig wird ein Spannühgssignal dem Y-Kontaktanschluß auf der linken Seite der Zeichnung zugeführt, der sich unmittelbar neben dem +V-Kontaktanschluß befindet. Außerdem erhält der BOS-Kontaktanschluß ein Spannungssignal. Diese drei Signale werden also,wie oben gesagt, gleichzeitig zugeführt. Zum Auslesen des Speicher glieds 16 dient der BOS-Kontaktanschluß, der mit der untersten Dioden-Transistorkornbination D des Speirherglieds 16 verbunden ist. Diee geschieht durch gleichzeitige Erregung der X- und Y-Kontaktanschlüese.

Zum Einschreiben des Speicherglieds 16 in der 2x8 Speichermatrix gemäß Fig. 20 wird ebenfalls ein Stromeignal dem X-Kontaktanschluß, oben rechts in der Zeichnung, zugeführt. Das dem X-Kontaktanechluß zugeführte Stromsignal wird auf die Basis des Treibertransistore TD geleitet, so daß dieser Transistor eingeschaltet wird und damit der Stromquellentransistor T' des Speicher glieds 16 gesteuert wird. Gleichzeitig wird ein Spannungssignal dem Y-Kontakt-

4 4-1 . 2 09814/114 1

BAD ORIQiNAL"

anschluß zugeführt, der dem Erd-Kontaktanschluß unmittelbar benachbart ist. Ein weiteres Spannungs signal wird an den BOS-Kontaktanschluß gelegt. Das Auslesen des Speicherglieds 16 hat ein Ausgangssignal am BOS-Kontaktanschluß zur"Folge, der mit der unteren Dioden-Transistorkombination D des Speicherglieds 16 verbunden iet. Das Auslesen wird hier wiederum durch gleichzeitige Erregung an den X- und Y-Anschlußkontakten in entsprechender Auswahl eingeleitet.

Zum Einschreiben des Speicherglieds 16 in der Schaltungsanordnung nach Fig. 21 wird -wiederum ein Stromsignal dem mit dein Speicherglied 16 über einen entsprechenden Leistungstreiber TD gekoppelten X-Anschlußkontakt zugeführt. Gleichzeitig werden Spannungssignale sowohl dem Y-Anschlußkontakt als auch, dem BOS-Anschlußtkontakt des Speicherglieds zugeführt. Der dem Speicherglied 16 zugeordnete Y-AnSchlußkontakt liegt rechts unten in der Zeichnung. Der dem Speicherglied 16 zugeordnete X-Anschlußkontakt ist der zweite X-Anschlußkontakt von oben auf der linken Seite der Zeichnung. Das beim Lesen entstehende Ausgangssignal wird auf den BOS-Anschlußkontakt tibertragen, der mittler linken Dioden-Transistorkombination des Speicherglieds 16 verbunden ist. Auch hier wiederum wird der Lesevorgang durch eine entsprechende X--'~Y-Auswahl, wie oben beschrieben, eingeleitet.

Die Fläche eines eine 4 χ 4 Speichermatrix aufweisenden Haibleiterscheibchene beträgt etwa 35500 z-<m-\ Die Abmessungen eines Hälbleiterseheibchens mit einer 2 χ 8 Speichermatrix betragen 1, 3 χ 1,9 mm.

Docket 14 481 209814/1 1Λ1

BAD ORIGINAL

Das Aufbringen der erfindungsgemäß hergestellten monolithischen integrierten Halbleiterscheibchen auf einen Träger, wie z. B. eine Keramikscheibe, die mit bedruckten Leitungszügen versehen ist, soll nun mit Hilfe der Darstellungen in Fig. 18 und Fig. 18A erläutert werden.

In der Darstellung nach Fig. 18 sind eo die monolithischen integrierten Halbleiterscheibchen 180 und 182 über ihre Butzen mit entsprechend vorgesehenen

der Keramikscheibe

^ gedruckten Leitungszügen/verbunden. Diese Leitungszüge sind auf der Oberfläche 184 eines keramischen Plättchens 185 aufgedruckt. Die aufgedruckten Leitungszüge enden dabei jeweils an derjenigen Stelle, an der nach Aufbringen des Halbleiterscheibchens 180 bzw. 182 der jeweils vorgesehene Butzen des Halbleiterscheibchens zu liegen kommt, so daß eine elektrisch leitende Verbindung zwischen den gedruckten Leitungszügen und den entsprechenden Anschlußkontakten der Halbleiterscheiben en hergestellt werden kann. Außerdem sind jeweils zur Begrenzung einer Seite eines Halbleiterplättchens 180 bzw. 182 Glasdämme 188, die zwangsläufig jeweils kurz hinter den Leitungsenden quer zu den gedruckten Leitungszügen verlaufen, angebracht, so daß die Halbleiterscheib-

bzw. deren Ansch\ußkontakte, chen 180 bzw. 182 nach ihrem Aufbringen auf das KeramikplättchenYvon diese» Glasdämmen 188 eingeschlossen sind. Die Anschlußenden der gedruckten Leitungszüge sind mit dem Bezugs zeichen 189 versehen. Der gedruckte Leitungezug 190 verbindet die den Erdanechluß-Kontakt darstellenden Butzen der Halbleiter scheibchen 180 und 182 mit dem Erdanschluß auf der Oberfläche 184 des Keramikplättchena 185. Die Anschlüsse der gedruckten Leitungszüge auf der Oberfläche 184 des keramischen Plättchene 185 sind generell mit Stiften 191 ver-

Docket 14481 209814/1 141

BAD ORIGINAL

bunden/ die sich jeweils durch das keramische Plättchen 185 hindurch erstrecken und so eine elektrische Verbindung beim Aufstecken der keramischen Plättchen auf Trägerkarten gestatten.

Fs dürfte ohne weiteres einleuchten, daß die mit den bestimmten Bezugszeichen gezeichneten Anschlußkontakte auf dem keramischen Plättchen 185 über die gedruckten Leitungszüge mit den entsprechend bezeichneten Anschlußkontakten auf den Halbleiterscheibchen 180 und 182 verbunden sind. Weitere Ausführungen hierzu dürften sich deshalb erübrigen. In diesem Zusammenhang sei aber noch auf eine weitere Möglichkeit hingewiesen, nlmlich, daß nicht unbedingt alle Kontaktanschlüsse auf dem keramischen Plättchen 185 mit Kontakte ti ften 191 versehen sein müssen. So sind z. B. die Kontaktanschlüsse Bl und Bl' und die Kontaktanschlüsae BOS und BOS' jeweils auf der Rückseite des keramischen Plättchens 185 elektrisch leitend miteinander verbunden. In diesen beiden Fällen befinden sich die Kontaktstifte 191 am Kontaktanschluß Bl und BOS. Bei dem in Fig. 18 gezeigten Modul sind die Halbleiterplättchen 180 und 182 jeweils mit einer 4 χ 4 Speichermatrix versehen. Die auf dem keramiechen Plättchen 185 aufgedruckten Leitungszüge zwischen den Halbleiterplättchenkontaktanschlüesen und den Kontaktanschlüssen des keramischen Plättchens sind dabei so ausgebildet, daß sich eine drei-dimensionale Speichermatrixanordnung ergibt, die über 8 X- und 4 Y-Auswahlleitungen mit entsprechenden Kontaktanechlüssen angesteuert werden kann. Hierbei ist der nicht gezeigte X -Anschluß mit dem entsprechenden Kontaktanschlur auf dem Halbleiterplättchen 180 über den gedruckten Leitungszug 192 verbunden. Das aus dem Keramikplättchen 185 bestehende Mo-

Docket 14 481 209814/1141

BAD ORIGINAL .

dul besitzt insgesamt 16 Kontaktstifte, wobei jeweils die 6 Kontaktanschlüsse, deren Bezugs zeichen einen Strich aufweisen, keine Kontaktstifte besitzen, sondern, wie oben beschrieben, mit den entsprechenden Kontaktanschlüssen glei-

auf
chen Bezugs zeichens der Rückseite des keramischen Plättchens 185 elektrisch

leitend verbunden sind.

In der Darstellung nach Fig. 18A ist ein Ausschnitt einee keramischen Plättchens 185 im Querschnitt gezeigt, welcher das Halbleiterplättchen 182 trägt. Hierbei ist das Keramikplättchen 182 mit dem Keramikplättchen 185 über bolzenartige Stege 193 mechanisch und elektrisch verbunden. Diese bolzenartigen Stege 193 sind bei einem Lötvorgang entstanden, bei dem die Lötzinn-Butzen des Halbleiterscheibchens mit dem Lötzinn-Überzug der Anschlußstellen 189 der gedruckten Leitungszüge verschmolzen worden sind. Aus dieser Darstellung ist weiterhin ersichtlich, daß sich die Glasdämme 188 jeweils eng an die bolzenartigen Stege 193 anschließen. Fernerhin ist zu entnehmen, daß die Höhe der bolzenartigen Stege 193 derart gewählt ist, daß die Unterfläche der Quarzechicht Q des Halbleiterplättchene 182 in einem gewissen Abstand von der Oberfläche der Glasdämme 188 gehalten wird.

Der Teilaue β chnitt in der Darstellung nach Fig. 18B zeigt den Querschnitt eines Halbleiterplättchene 182 im Bereich eines Kontaktanschlussee bevor das Halbleiterplättchen auf das Keramikplättchen aufgebracht ist. Unmittelbar auf dem Substrat S befindet sich hier die Oxydschicht O, die den Aluminiumleitungszug L trägt. Hierüber ist dann die Quarzschicht Q aufgesprüht. Die gleichen Schi oh-

Docket 14 481 " 20 98UM U 1

BAD ORIGINAL

ten sind auch in der Darstellung nach Fig. 18Λ angedeutet. Tn dem unterhalb des Aluminiumleitungszuges L (Fig. 18B) eingebrachten loch in der Quarzschicht Q befindet sich dann, wie bereits beschrieben, die Chromschicht 194, die sich außerdem über den Rand des Loches hinaus in bestimmtem Maße auf der Quarz Schichtoberfläche erstreckt und die außerdem mit einer Kupferschicht I95 überzogen ist. Auf die Kupferschicht 195 ist eine Goldschicht 196 aufgetragen, die dann den Blei-Zinn-Rutzen trägt. Diese einzelnen Metallschichten sind auch an den bolzenartigen Stegen 193 in der Fig. 18A angedeutet.

Docket 14 48 L 2098 U / 1 141

SAD ORIGfNAt

Claims (7)

Patentansprüche

1. Monolithische, integrierte Halbleiterschaltungsanordnung, die mindestens ein matrixartiges Schaltwerk mit rein schaltungsmäßig im wesentlichen gleichen Schaltgliedern enthält, dadurch gekennzeichnet, daß Unterführungs-Zwischenverbindungs-Halbleiterzonen (28C) jeweils mehrere funktionell einander zugeordnete Schaltglieder als Steuerleitungen elektrisch leitend miteinander verbinden.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der jeweils eine Unterführungs-Zwiechenverbindungs-Halbleiterzone (28C) aufweisende Bereich des Halbleiters in der die integrierte Halbleiter struktur tragenden Substratzone (10C) eine hierin eingebrachte erste entartet dotierte Halbleiterzone (16C) vom entgegengesetzten Leitfähigkeitetyp wie der der Substratzone (10C) besitzt, daß sich über der Substratzone (10C) mit der eingebrachten ersten entartet dotierten Halbleiterzone (16C) bei gleichem Leitfähigkeits-

Halbleitersone (18C) erstreckt
typ eine normal dotiertefin die sowohl eine zweite entartet dotierte, sich bis zur ersten entartet dotierten Halbleiterzone (16C) erstreckende, aber einen bestimmten Abstand in waagerechter Richtung von der Substratzone (IOC) einhaltende Zone (28C) entgegengesetzten Leitfähigkeitstype als Unterführungs-Zwiβchenverbindungs-Halbleiterzone, als auch im Abstand hiervon eine dritte entartet dotierte, in sich geschlossene, sich ebenfalls bis zur Substratzone (IOC) erstreckende Halbleiterzone (26C) als Isolations-Halbleiterzone vom gleichen Leitfähigkeitstyp wie die zweite entartet dotierte Halbleiterzone (28C)

vorgesehen ist eingebracht ist und daß eine Oxydschicht (30C),^ in die Ohmsche Kontakte (32C,

20 98 U/1 141

Docket 14 481

BAD ORIGINAL

34C, 4OC, 42C) zur Kontaktierung sowohl der Unterführungs-Zwischenverbindungs -Halbleiter zone (28C) ale auch der normal dotierten Halbleiter zone (18C) sowie der Isolations-Halbleiter zone (26C) eingebracht sind.

3. Anordnung nach Anspruch 1 und Anspruch 2, dadurch gekennzeichnet, daß bei Verwendung eines jeweiligen Schaltgliedes bestehend aus zwei direkt gekoppelten Transietoren (T) in Eccles-Jordan-Schaltung, bei der die beiden Emitter sowohl miteinander verbunden sind als auch an festem Potential liegen, die Emitter mit der Isolations-Halbleiterzone (26C) als Potentialzuführungsleitung verbunden sind.

4. Anordnung nach Anspruch 1 bis Anspruch 3, dadurch gekennzeichnet, daß zur Ansteuerung der Transistoren (T) deren Kollektoren mit je einer Basis eines zweiten jeweils zugeordneten Transistors einer Dioden-Transietor- kombination (D) verbunden sind, bei der die Dioden-Entnahmehalbleiterzone jeweils in die Transistor-Kollektorzone eindiffundiert ist und die Transistor-» Emitterzone an den Kollektor eines beiden Dioden-Transistorkombinationen (D) gemeinsamen dritten Transistors (T') angeschlossen ist, dessen Basis und Emitter mit je einer Steuerleitung (X, Y) verbunden ist.

5. Anordnung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß die Schaltglieder (1-16) als Speichermatrix geschaltet sind,bei der die Dioden-Entnahmehalbleiterzonen an die Speicherleseleitungen (Bl, BOS) und die Steuerleitungen (X, Y) als Koordinatenadreßleitungen bei Koinsideneerregung dienen.

2098U/1U1

Docket 14 481 ~ ·■

BAD ORIGINAL

6. Verfahren zur Herstellung einer monolithischen integrierten Halbleiterschaltungeanordnung in einem Silizium-Einkristall als Halbleiter nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß nach Fertigstellen der integrierten Schaltung der OxydationsSchichtüberzug an einer geeigneten Stelle, insbesondere an der Rückseite des Halbleiterscheibchens weggeätzt wird und in einem anschließenden Diffusionsvorgang Gold in einer nicht oxydierenden Atmosphäre eindiffundiert wird.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß nach dem Gold-Diffusions-Vorgang das Halbleiterscheibchen in einer nicht oxydierenden Atmosphäre zur Verbesserung des Stromverstärkungsfaktors der hierin eingebauten Transistoren mindestens auf 9*70 C aufgeheizt wird.

^{Doikot I4} "⁸¹ BAD ORIGINAL