DE19580606C2 - Plattenlaufwerksverbinderschnittstelle zur Verwendung an einem PCI-Bus - Google Patents

Description

Die vorliegende Erfindung betrifft ein Computersystem nach dem Oberbegriff des Patentanspruchs 1 sowie ein Verfah­ ren zum Benutzen eines Festplattenlaufwerks mit einer IDE- Schnittstelle in einem PCI-kompatiblen Erweiterungssteck­ platz.

In der Computerindustrie ist das AT-Systemdesign eine weit anerkannte Systemarchitektur für Stand-alone-Systeme. Hauptplatinen von Computersystemen, die diese Systemart un­ terstützen, enthalten im allgemeinen einen standardisierten Ein-/Ausgabe(E/A)-Bus, um die systeminterne Kommunikation zwischen den verschiedenen Systemkomponenten zu ermöglichen. Beispielsweise verwendet die zentrale Verarbeitungseinheit (CPU) des Systems diesen Bus, um Daten aus dem Festplatten­ laufwerk oder anderen Speichereinheiten des Systems heraus­ zuholen und Daten dorthin zu schreiben. Zu derartigen Sy­ stembusstandards gehören die bekannten ISA- und EISA-Stan­ dards, mit denen ein Festplattenlaufwerk beispielsweise über eine Integrierte-Laufwerk-Elektronik(IDE)-Schnittstelle ver­ bunden werden kann.

Mit der Entwicklung der Computerprozessortechnologie ha­ ben sich die herkömmlichen ISA-, EISA- und anderen E/A-Bus­ standards als unzureichend zur Versorgung von Computersystem mit fortgeschrittenen Prozessoren erwiesen. Vor kurzem wurde ein neuer E/A-Bus-Standard zur Verwendung als primärer E/A- Bus eingeführt, der eine wesentlich größere Bandbreite als die vorher bestehenden Busstandards zur Verfügung stellt. Der Peripheriekomponentenverbindunge (PCI)-Bus findet schnell in der Computerindustrie breite Anerkennung (vgl. z. B. Guy W. Kendall, "Inside the PCI Local Bus", Byte, Februar 1994, S. 177-180). Der PCI-Busstandard sorgt für eine große Band­ breite und eine Flexibilität, die von neuen Prozessor­ technologien und erhöhter Prozessorgeschwindkeit unabhängig ist. Zur Zeit entwerfen Computersystementwickler in erster Linie geschwindigkeitsempfindliche Peripheriegeräte, wie zum Beispiel Grafikbeschleuniger und SCSI-Plattenlaufwerk­ steuereinrichtungen zur Verwendung mit dem PCI-Bus.

Die Computersysteme, die heute mit PCI-Bus-Fähigkeiten entworfen werden, enthalten im allgemeinen außerdem einen langsameren, sekundären E/A-Bus, wie zum Beispiel einen der oben beschriebenen, damit sie mit zahlreichen vorhandenen, vorher konstruierten Peripheriegeräten kompatibel sind. Es gibt viele Unterschiede zwischen dem PCI-Busstandard und den vorherigen E/A-Busstandards, insbesondere im Hinblick auf die verschiedenen Interrupt-Protokolle. Beispielsweise stel­ len die EISA/ISA-Busarchitekturen sechzehn Interrupt-Signa­ le, IRQ[0:15], zur Verfügung, die jeweils für verschiedene mögliche Anwendungen bestimmt sind. Der PCI-Bus dagegen stellt vier gemeinsame Interrupts zur Verfügung, INTR[A:D], die jeweils von allen Steckplätzen andern PCI-Bus gemeinsam benutzt werden.

Viele heute zur Verwendung in Computersystemen entworfe­ ne Festplattenlaufwerke verwenden eine Integrierte-Laufwerk- Elektronik(IDE)-Standardschnittstelle (vgl. Friedhelm Schmidt, "SCSI-Bus und IDE-Schnittstelle", Addison-Wesley, 1993). Die IDE-Schnittstelle hat sich als sehr rentabel er­ wiesen und hat weite Anerkennung in der PC-Hauptplatinenin­ dustrie gefunden. Die IDE-Spezifikation ist angepaßt worden, um schnellere Fähigkeiten für an schnelleren "lokalen Bus"- Strategien verwendete IDE-Laufwerke zur Verfügung zu stellen. Jedoch ist es höchst schwierig und kostspielig, ein einfaches IDE-Laufwerk mit dem PCI-Bus zu verbinden. Kompli­ kationen treten auf, da es eine seit langem bestehende PC- AT-Kompabilitätsanforderung gibt, daß ein Computersystemre­ gister von den IDE-Laufwerk- und den Diskettenlaufwerk­ schnittstellen gemeinsam zu benutzen ist. Die gemeinsame Benutzung eines Registers erfordert, daß beide Einheiten den Datenbus während eines Zugriffs auf dieses Register ansteu­ ern. Natürlich steuert jede Einheit verschiedene Datenbits. Insbesondere führt eine E/A-Leseoperation der Adresse 3f7h dazu, daß die IDE-Einheit die Bits [0:6] ansteuert und die Disketteneinheit das Bit [7] ansteuert. Dies ist einfach zu erreichen, wenn beide Einheiten an demselben ISA- oder EISA- Bus angeordnet sind, und zwar durch Verwendung von bidirek­ tionalen tristabilen Puffern. Die Unterstützung sowohl eines Diskettenlaufwerks an dem PCI-Bus als auch einer IDE- Schnittstelle wäre bei Erfüllung der Anforderung eine uner­ schwinglich kostspielige Lösung, und zwar aufgrund von spe­ ziellen "Bus-Master"-Bauelementen, die verwendet werden müßten, um die normalen Diskettenlaufwerk-DMA-Übertragungen zu ersetzen. Dies wäre in jedem Fall ineffizient, da das Diskettenlaufwerk so langsam ist, daß eine PCI-Implementie­ rung einen Engpaß in der System-PCI-Leistung erzeugen würde.

Ein weiteres Problem bei der Implementierung von IDE- kompatiblen Festplattenlaufwerken an dem PCI-Bus besteht darin, daß der PCI-Bus bestimmte zur Unterstützung einer IDE-Schnittstelle benötigte Signale nicht vorsieht. Zu die­ sen Signalen gehören das spezielle Festplatten-Interrupt- Ausgangssignal und ein Ausgangssignal, das die Festplatten­ laufwerk-Aktiv-LED-Anzeige des Computersystems aktiviert. Außerdem kennzeichnet die PCI-Spezifikation keine Ersatzpins zur Verwendung durch nicht-kompatible Einheiten.

Es ist daher eine Aufgabe der vorliegenden Erfindung, eine Einrichtung bzw. ein Verfahren zu schaffen, die bzw. das eine Ankopplung von Peripheriegeräten, die nicht vom PCI-Busstandard unterstützte Eingabe- und/oder Ausgabesigna­ le aufweisen, wie beispielsweise ein IDE-Festplattenlauf­ werk, an einen PCI-Bus ermöglicht.

Diese Aufgabe wird erfindungsgemäß durch ein Computersy­ stem mit den Merkmalen des Anspruchs 1 bzw. ein Verfahren mit den Merkmalen des Anspruchs 13 gelöst.

Es wird vorzugsweise eine zusätzliche Schaltung auf der Hauptplatine des Computersystems aufgenommen, um ein IDE- kompatibles Plattenlaufwerk an einem der PCI-Steckplätze des Computersystems zu verwenden. Die PCI-Steckplätze auf der Systemplatine sind ungeändert und bleiben vollständig PCI- kompatibel zur Verwendung durch andere PCI-Erweiterungskar­ ten. Verschiedene Pins, die von dem PCI-Protokoll während des normalen Systembetriebs nicht verwendet werden, werden bei der vorliegenden Erfindung genutzt.

Eine IDE-Zusatzkarte mit einem PCI-Steckverbinder signa­ lisiert ihr Vorhandensein in dem PCI-Steckplatz der modifi­ zierten Systemhauptplatine, indem ein Vorhanden-Signal über einen ansonsten nicht verwendeten Test-Eingangspin des PCI- Protokolls zur Verfügung gestellt wird. Die Hauptplatine des Computersystems enthält einen schwachen Pull-up-Widerstand, um das Signal standardmäßig auf eine inaktive Anzeige einzustellen, wenn keine IDE-Karte vorhanden ist. Eine IDE- Karte liefert ein aktiv-niedriges Signal an den Pin, wenn sie eingesteckt ist. Wenn eine IDE-Karte in dem PCI-Steck­ platz erkannt wird, wird eine Signallenkschaltung aktiviert, um zu ermöglichen, daß die richtigen Interrupt-Signale und anderen Signale von der Karte erfaßt und verwendet werden.

Der betroffene PCI-Steckplatz auf der modifizierten Sy­ stemhauptplatine wird derart gekoppelt, daß er das DSKCHG- Signal von der Diskettenlaufwerkschnittstelle des Systems über einen beim PCI reservierten Pin empfängt, wenn ein IDE- Karte-Vorhanden-Signal ein Steuergatter freigibt. Das IDE- Karten-Interrupt-Ausgangssignal wird durch eine andere ak­ tivierte Gatterschaltung zur Verfügung gestellt, um ein ge­ eignetes primäres Festplattenlaufwerk-Interrupt-Signal dem Interrupt-Controller des Systems zur Verfügung zu stellen. Die Weiterleitung von IDE-Interrupt-Signalen geschieht über einen gemäß dem PCI-Protokoll reservierten und unbenutzten Pin. Wenn das Computersystem an einem sekundären E/A-Bus ein Festplattenlaufwerk aufweist, werden seine Interrupt-Signale an den Interrupt-Controller als sekundäres Festplattenlauf­ werk-Interrupt umgelenkt. Schließlich wird ein weiterer re­ servierter Pin des PCI-Buses verwendet, um der Festplatten­ laufwerk-Aktiv anzeigenden LED ein Aktivierungssignal zu senden, wenn die IDE-Karte in dem PCI-Steckplatz aktiv ist. Weitere vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Die Aufgaben, Merkmale und Vorteile der vorliegenden Er­ findung sind der folgenden detaillierten Beschreibung zu entnehmen, in der:

Fig. 1 ein Blockschaltbild einer eine Bushierarchie verwendenden Computersystemarchitektur darstellt, die ein Ausführungsbeispiel der vorliegenden Erfindung enthält.

Fig. 2 einige Pin-Bezeichnungen für eine PCI-kompatible Verbindung zeigt;

Fig. 3 ein Schaltbild der PCI-zu-IDE-Verbindungsschal­ tung zeigt, die in einem Ausführungsbeispiel der vorliegen­ den Erfindung realisiert ist.

Es werden ein Verfahren und eine Einrichtung geschaffen, um eine Peripheriegeräte-Zusatzkarte in einem Computersystem mit PCI-kompatiblen Erweiterungssteckplätzen zu verwenden, wobei die Peripheriegeräte-Zusatzkarte bestimmte Steuersi­ gnale erfordert, die unter dem PCI-Protokoll nicht verfügbar sind. In dieser detaillierten Beschreibung wird ein Aus­ führungsbeispiel eines Comptersystems beschrieben, welches ein PCI-Bus und PCI-kompatible Erweiterungssteckplätze ent­ hält. Das System enthält außerdem eine sekundären E/A-Bus, der in Bezug auf den ISA- oder den EISA-Busstandard be­ schrieben wird. Es ist klar, daß dies aus Veranschauli­ chungsgründen geschieht und nicht zur Beschränkung, wobei die vorliegende Erfindung auch auf anderen Computersystemen realisiert werden kann, wo es wünschenswert ist, eine Zu­ satzkarte zu verwenden, die nicht an einen vorgegebenen Bus­ standards angepaßt ist.

Überall in dieser detaillierten Beschreibung werden zahlreiche spezielle Details angegeben, wie zum Beispiel be­ stimmte Signalnamen, Busprotokolle und Widerstandswerte, um ein besseres Verständnis der vorliegenden Erfindung zu er­ möglichen. Für den Durchschnittsfachmann sollte jedoch klar sein, daß die vorliegende Erfindung auch ohne diese speziel­ len Details realisiert werden kann. In andere Fällen wurden bekannte Komponenten, Strukturen und Techniken nicht detail­ liert beschrieben, damit der Gegenstand der vorliegenden Er­ findung nicht unnötigerweise verdunkelt wird. Außerdem sol­ len die in der detaillierten Beschreibung angegebenen Signalnamen nicht den aktiven Zustand eines vorgegebenen Signals ausdrücken (aktiv hoch oder aktiv niedrig), sondern wurden einfach verwendet, um zum Zwecke der Erläuterung Schnittstellensignale zu benennen.

Es wird nun auf Fig. 1 Bezug genommen, in der eine Com­ putersystemarchitektur dargestellt ist, die die vorliegende Erfindung enthalten kann. Die Computersystemarchitektur ge­ mäß Fig. 1 ist so dargestellt, daß die hierarchische Busor­ ganisation der Architektur hervorgehoben wird. Wie zu sehen ist, kommuniziert die zentrale Verarbeitungseinheit (CPU) des Computersystems mit ihrem SRAM-Cache-Speicher 15 über einen Host-Bus 20. Bei einem Ausführungsbeispiel enthält der Host-Bus 20 Steuerleitungen 21, Adreßleitungen 22 und Daten­ leitungen 23. Bei anderen Ausführungsbeispielen können die Adreß- und Datenleitungen zur gemeinsamen Verwendung von ge­ meinsamen Signalfaden im Zeitmultiplex verwendet werden. Ein Host-Bus wird üblicherweise vorgesehen, um die Anforderungen der Hochleistungsverarbeitung zu erfüllen, die mit jeder be­ liebigen als CPU 10 implementierten Prozessorart verbunden ist.

Bei einigen Computersystemarchitekturen ist der Haupt­ speicher des Computersystems direkt mit dem Prozessor-Host- Bus gekoppelt. Bei der dargestellten Ausführungsform ist der DRAM-Hauptspeicher 18 mit dem Host-Bus über die Host/PCI- Bus-Brücke 25 gekoppelt. Die Host/PCI-Bus-Brücke 25 wird als eine Brücke zwischen dem Host-Bus 20 und dem PCI-Bus 30 des Systems verwendet. Der PCI-Bus dient, wie oben beschrieben wurde, als primärer E/A-Bus und wurde entwickelt, um die wachsenden Industriebedürfnisse nach einem standardisierten lokalen Bus zu erfüllen, der nicht direkt von der Geschwin­ digkeit und der Größe des Prozessor-Bus eines Computer­ systems abhängt. Der in Fig. 1 dargestellte PCI-Bus 30 ist in Steuerleitungen 31 und Adreß/Datenleitungen 32 aufge­ teilt. Die Host/PCI-Bus-Brücke 25 überwacht den Host-Bus 20 und die PCI-Bus-Leitungen 31 und 32 und bestimmt, ob eine Transaktion für das Hauptspeichersystem 18 des Computer­ systems bestimmt ist oder ob eine CPU-Anforderung die Bus­ hierarchie weitergeleitet werden soll, wobei der nächste Schritt die Weiterleitung zum PCI-Bus 30 wäre.

Es ist dargestellt, daß mit dem PCI-Bus 30 in Fig. 1 drei PCI-Steckplätze 36, 37 und 38 gekoppelt sind, um Peri­ pheriegeräte aufzunehmen, die gemäß dem PCI-Bus-Standard konzipiert sind. Derartige Zusatzkarten können Grafikbe­ schleuniger, Plattenlaufwerksteuereinrichungen und andere geschwindigkeitsempfindliche Peripheriegeräte enthalten, die von den Möglichkeiten des lokalen PCI-Bus 30 profitieren. Außerdem ist eine als LDX-Puffer 34 bezeichnete Ansammlung von Puffern dargestellt, die zwischen den Adreß/Datenleitungen 32 des PCI-Bus und dem Host-Bus gekop­ pelt sind, welche zur Zwischenspeicherung von Datenübertra­ gungen zwischen den beiden Bussen 20 und 30 verwendet wer­ den. Die Puffer 34 sind vorgesehen, um die unterschiedlichen Geschwindigkeiten zu kompensieren, mit denen die beiden Busse möglicherweise arbeiten, und um die Systemleistung zu erhöhen, indem der Parallelbetrieb von Host-Bus 20 und PCI- Bus ermöglicht wird, welches jeweils zu einem höheren Bus- Durchsatz und einer niedrigeren Latenzzeit führt.

Schließlich ist in Fig. 1 ein sekundärer E/A-Bus 40 dargestellt, welcher bei alternativen Ausführungsbeispielen ein Peripheriegerät-E/A-Bus sein kann, der mit dem ISA- oder EISA-Standard oder mit anderen Peripheriegeräten-Bus-Stan­ dards kompatibel ist. Mit dem E/A-Bus 40 sind vier E/A- Steckplätze 41, 42, 43 und 44 gekoppelt, die zur Aufnahme verschiedener Peripheriegeräte verwendet werden können. Ge­ räteinterne Peripheriegeräte 45, wie zum Beispiel Disketten­ laufwerke, Festplattenlaufwerke mit einer IDE-Standardver­ bindung und andere Peripheriegeräte, die normalerweise Com­ putersystemen zugeordnet sind, sind oftmals direkt auf der Hauptplatine des Systems vorgesehen und benötigen keinen E/A-Steckplatz, welcher für andere Erweiterungskarten vorge­ sehen ist. Die geräteeigenen Peripheriegeräte 45 sind elek­ trisch mit dem sekundären E/A-Bus 40 verbunden. Im allgemei­ nen ist der E/A-Bus 40 ein langsamerer Bus als der PCI-Bus 30, jedoch ist er weiterhin in neueren Computersystemen ent­ halten, um die Kompatibilität mit früher entworfenen Peri­ pheriegeräten beizubehalten.

Die Verwendung sowohl eines ISA-Bus als auch eines PCI- Bus ermöglicht es den Computerplattformen, die um den PCI- Bus als primären E/A-Bus gebaut sind, die ISA-Produktbasis zu nutzen. Der ISA-Bus sieht eine 24-Bit-Adressierung und einen 16-Bit-Datenpfad vor. Ein EISA-E/A-Bus ermöglicht ei­ ner Personalcomputerplattform, die um den PCI-Bus als primä­ ren E/A-Bus gebaut ist, die EISA/ISA-Produktbasis zu nutzen. Außer der Kompatibilität mit 16-Bit- und 8-Bit-ISA-Hardware und -Software, sieht der EISA-Bus eine 32-Bit-Adressierung und einen 32-Bit-Datenpfad vor. Natürlich können andere se­ kundäre E/A-Busse ähnliche Merkmale zur Verfügung stellen.

Eine Busbrücke 35 ist zwischen dem PCI-Bus 30 und dem sekundären E/A-Bus 40 der Computerarchitektur gemäß Fig. 1 eingekoppelt dargestellt. Die Busbrücke 35 kann die Logik­ einheit zum Verbinden des sekundären E/A-Bus 40 mit dem PCI- Bus 30 enthalten, sowie eine Unterstützung für alle erfor­ derlichen DMA-Steuereinrichtungen und die Interrupt-Steuer­ logik. Wenn beispielsweise ein traditionelles Festplatten­ laufwerk mit einer IDE-Verbindung in dem E/A-Steckplatz 41 vorhanden ist und dieses IDE-Laufwerk eine Transaktion mit der CPU anfordert, wird das IDE-Laufwerk ein Interrupt, IRQ 14 signalisieren, welches von dem System als ein primärer Festplattenlaufwerk-Zugriff erkannt wird. Wenn das Computer­ system ein IRQ 14-Interrupt erkennt, zeigt ein Vektor auf den erforderlichen Befehlscode zum Zugriff auf das Festplat­ tenlaufwerk. Wenn das IDE-Festplattenlaufwerk aktiv ist, wird es außerdem ein Signal, HDACTIVE, ausgeben, welches verwendet wird, um eine LED zu erleuchten, wobei dies dem Systembenutzer anzeigt, daß das Festplattenlaufwerk aktiv ist. Wenn ein IDE-Plattenlaufwerk auf dem E/A-Bus 40 aktiv ist, wird schließlich, wie oben beschrieben wurde, ein ge­ meinsamer Teil der Transaktion von dem Diskettenlaufwerks- Controller ausgeführt, der in einem der anderen E/A-Steck­ plätze angeordnet oder separat mit dem E/A-Bus verbunden sein kann. Die Diskettenlaufwerkschnittstelle liefert das für die Transaktion benötigte DSKCHG-Signal.

Dem obigen ist zu entnehmen, daß es zur wirksamen Ver­ wendung eines Festplattenlaufwerks mit einer IDE-Verbindung erforderlich ist, daß die IDE-Zusatzkarte in der Lage ist, ein Interrupt-Signal für IRQ 14 zu erzeugen, das DSKCHG- Signal von einem Diskettenlaufwerk zu empfangen und vorzugs­ weise ebenfalls in der Lage ist, das HDACTIVE-Signal zur Illumination der LED zu erzeugen, die anzeigt, daß die Fest­ platte aktiv ist.

Der aufkommende PCI-Local-Bus-Standard stellt einen an­ deren E/A-Interrupt-Mechanismus zur Verfügung, als die se­ kundären E/A-Busse verwenden, wodurch es einem Computer­ system ermöglicht wird, weiterhin die existierende Produkt­ basis der für ISA und EISA konstruierten Peripheriegeräte zu nutzen. Es wird nun auf Fig. 2 Bezug genommen, in der ein Signalbezeichnungsdiagramm für eine PCI-kompatible Baugruppe dargestellt ist. Die innerhalb der Baugruppe neben einer be­ stimmten Signalleitung angegebenen Zahlen stellen Aus­ gangspin- bzw. Pin-Out-Bezeichnungen für ein eine PCI- Schnittstelle realisierendes Ausführungsbeispiel dar. Außer­ dem ist zu sehen, daß die PCI-Schnittstelle vier Interrupts, INTA#, INTB#, INTC# und INTD# erzeugt. Jeder PCI-Steckplatz auf einer Systemhauptplatine, die um ein PCI-Bus herum kon­ zipiert ist, sollte diese Interrupt-Leitungen enthalten. Es ist zu sehen, daß es keine besondere Bezeichnung für ein solches Signal wie das IRQ14-Interruptsignal gibt, welches von einer IDE-Zusatzkarte benötigt wird. Außerdem ist zu se­ hen, daß nichts vorgesehen ist, um das DSKCHG-Signal von ei­ nem Diskettenlaufwerk einer IDE-Karte in einem PCI-Steck­ platz einzugeben, noch gibt es eine HDACTIVE-Ausgangspin-Be­ zeichnung. Folglich sorgt die PCI-Spezifikation selbst nicht für die Implementierung einer IDE-Zusatzkarte auf einem PCI- kompatiblen Erweiterungssteckplatz.

Ein wichtiger Aspekt der vorliegenden Erfindung ist, es, einen Mechanismus zur Verwendung einer IDE-kompatiblen Zu­ satzkarte in einem PCI-Steckplatz eines Computersystems zur Verfügung zu stellen, wobei der PCI-Steckplatz völlig PCI- kompatibel ist und mit jeder anderen PCI-Zusatzkarte normal arbeitet. Dies beruht auf der Erkenntnis, daß während des normalen Computersystembetriebs bestimmte Pins in der PCI- Spezifikation nicht verwendet werden. Fig. 2 zeigt, daß der PCI-Standard eine Reihe von Testpins bezeichnet, die vor­ zugsweise mit der JTAG-Testplattform (IEEE-Spezifikation 1149.1) kompatibel sind. Während des normalen Systembetriebs sollten die Testpins nicht verwendet werden, und gemäß der PCI-Spezifikation sind sie inaktiv zu lassen. Einer dieser Pins ist als TCK-Signal bezeichnet welches bei der PCI-kom­ patiblen Einheit üblicherweise als Takteingangssignal wäh­ rend Testoperationen dargestellt ist. Die PCI-Spezifikation sieht keine unbenutzten Pins vor, jedoch wurden eine Reihe von Pins bei einigen Implementierungen als reserviert be­ zeichnet, wie der Darstellung der Fig. 2 zu entnehmen ist. Zu diesen gehört der RSVD1-Pin, der am Pinausgang 17 angege­ ben ist, der RSVD2-Pin am Pinausgang 20 und der RSVD3-Pin am Pinausgang 21. Es können weitere enthalten sein, die nicht dargestellt sind.

Es ist möglich, ein Computersystem mit völlig PCI-kompa­ tiblen PCI-Erweiterungssteckplätzen zu entwerfen, während außerdem die verschiedenen ansonsten unbenutzten Pins zur Implementierung einer IDE-Zusatzkarte in einem der PCI- Steckplätze genutzt werden. Wenn dies richtig gemacht wird, arbeitet der betroffene PCI-Steckplatz weiterhin normal mit jeder PCI-kompatiblen Zusatzkarte und unterstützt außerdem die Verwendung einer geeignet konfigurierten IDE-Zusatzkarte auf dem PCI-Bus. Die IDE-Karte muß weiterhin unter Beachtung der PCI-Adreß/Daten-Übertragungsprotokolle konstruiert wer­ den.

Es wird nun auf Fig. 3 Bezug genommen, in der ein Schaltbild auf der Gatterebene für eine Schaltung darge­ stellt ist, die es einer Computersystemhauptplatine ermög­ licht, mit einer in einem PCI-Stecker-Steckplatz angeordne­ ten IDE-Zusatzkarte zu arbeiten. In Fig. 3 ist ein PCI- Steckverbinder 50 zur Aufnahme entweder einer PCI-kompati­ blen Einheit oder einer IDE-Zusatzkarte, die mit einem pin­ kompatiblen PCI-Steckverbindung versehen ist. Der pin-kompa­ tible Steckverbinder leitet beispielsweise die IDE-Adreß- und Daten-Ausgangssignale an die PCI-spezifizierten Adreß- und Datenleitungen weiter. Der IDE-Bereit-Steckverbinder wird außerdem die oben beschriebenen Pins benutzen, die nor­ malerweise von einer PCI-Einheit nicht verwendet werden.

Die Erkennung einer IDE-Einheit in einem PCI-Steckplatz wird von dem Computersystem auf der Basis der gezeigten Schaltung auf der Hauptplatine ausgeführt. Die IDE-Zusatz­ karte zeigt das Vorhandensein an, indem ein Signal mittels des Ausgangspins 4 aktiviert wird, welcher normalerweise ei­ nen Eingang für das TCK-Taktsignal in der PCI-Spezifikation dargestellt. Alternativ kann dieses Signal auch mit einem E/A-Port verbunden werden, den die CPU zur Bestimmung, ob eine geeignet konfigurierte IDE-Zusatzkarte vorhanden ist, lesen kann. Die Systemhauptplatine ist mit einem Pull-up-Wi­ derstand 52 versehen, so daß am Knoten 53 eine inaktiv-hohes TTL-Signal sichtbar ist, wenn keine IDE-Karte vorhanden ist. Bei dem dargestellten Ausführungsbeispiel wird ein kleiner Widerstandswert von 6,8 kΩ vorgeschlagen, um als sehr schwacher Pull-up-Widerstand zu dienen, der leicht überwun­ den werden kann, falls andere Einheiten diesen Pin verwenden sollten. Die IDE-Verbindung nutzt außerdem drei der oben be­ schriebenen reservierten Pins, RSVD1-Ausgangssignal über Pin 17, RSVD2-Ausgangssignal über Pin 20 und RSVD3-Eingangssi­ gnal über Pin 21. Die Pull-up-Widerstände 54 und 55 werden ebenfalls auf der Systemhauptplatine realisiert, um die PCI- Kompabilität beizubehalten, wenn keine IDE-Bauelemente in dem PCI-Steckverbinder 50 angeordnet sind.

Wenn keine IDE-Einheit am PCI-Steckverbinder vorhanden ist, gibt ein platineneigenes Festplattenlaufwerk, das am sekundären E/A-Bus angeordnet ist, sein Interrupt-Signal als IRQ 14 aus, wobei dies vom BIOS des Computersystems als pri­ märes Festplattenlaufwerk-Interrupt erkannt wird. Das Inter­ rupt-Signal wird über das Gatter 60 und den Offener-Kollek­ tor-Schaltung 61 weitergeleitet, so daß normale Festplatten­ laufwerke-Interrupts, IRQ 14 sichtbar sind. Wenn eine IDE- Zusatzkarte in dem PCI-Steckverbinder 50 vorgesehen ist, steuert sie gibt zur Interrupt-Ausgabesignal über den Pin 17 aus. Das Vorhandensein der IDE-Zusatzkarte in dem PCI-Steck­ verbinder 50 sendet außerdem ein aktiv-niedriges Vorhanden- Signal über den Ausgangspin 4, welches über den Inverter 62 zum Freigabeeingang des Gatters 60 ausbreiten weitergeleitet wird. Dies verhindert, daß das platineneigene Festplatten­ laufwerk-IRQ 14 durch das Gatter durchgelassen wird. Von der IDE-Karte über den Pin 17 ausgegebene Interrupts breiten sich über das Gatter 65 aus, welches das Freigabesignal auf­ grund des über den Pin 4 weitergeleiteten Vorhanden-Signals empfängt. Die IDE-Interrupts werden dann über die Offener- Kollektor-Schaltung 61 geleitet und wie das IRQ14-Festplat­ tenlaufwerk-Interrupt hinausgeleitet. Wenn eine IDE-Zusatz­ karte in dem PCI-Steckverbinder vorhanden ist, aktiviert das Vorhanden-Signal in ähnlicher Weise das Gatter 67 zur Auf­ nahme des DSKCHG-Signals über den RSVD3-Pin 21, wobei dieses Signal aus den oben beschriebenen Gründen benötigt wird.

Es ist möglich, daß das Computersystem ein Festplatten­ laufwerk an dem sekundären E/A-Bus 40 des Systems enthält, wenn eine IDE-Zusatzkarte am PCI-Steckverbinder 50 hinzuge­ fügt ist. In diesem Fall ist es erforderlich, Interrupts zu behandeln, die von diesem Festplattenlaufwerk erzeugt sein können. Wenn das Vorhanden-Signal aus dem PCI-Steckverbinder 50 aktiv ist, wird ein Freigabesignal an das Gatter 70 ge­ liefert, welches das Interrupt-Ausgangssignal des zweiten Festplattenlaufwerks über die Offener-Kollektor-Schaltung 71 leitet und das Signal dem Interrupt-Controller des Systems als IRQ 15 zur Verfügung stellt, wobei dies als ein Inter­ rupt von einem sekundären Festplattenlaufwerk erkannt wird. Dieser Teil der Schaltung ist ebenfalls mit einem Pull-up- Widerstand 73 versehen, so daß es keine unerwünschten Signale auf IRQ 15 gibt, wenn keine IDE-Karte in dem Steck­ verbinder 50 vorhanden ist. Schließlich ist es praktisch, das RSVD2-Signal über den Ausgangspin 20 zur Erzeugung des HDACTIVE-Signals zu verwenden, wenn die IDE-Karte aktiv ist. Dieses Signal breitet sich über die Offener-Kollektor-Schal­ tung 75 aus, um das HDACTIVE-Signal an die LED zu senden, die anzeigt, daß das Festplattenlaufwerk des Computersystems aktiv ist. Die Offener-Kollektor-Schaltung 75 kann alterna­ tiv als ein von dem (durch eine gestrichelte Verbindung dar­ gestellte) TCK-Signal gesteuertes tristabiles Gatter imple­ mentiert sein.

Dem obigen ist zu entnehmen, daß beim Hinzufügen einer regulären PCI-Karte zum PCI-Steckverbinder 50 die PCI-Ver­ bindungen ohne Modifikation so verbleiben, wie sie von der PCI-Spezifikation definiert sind. Nur wenn eine IDE-Zusatz­ karte in dem PCI-Steckverbinder 50 verwendet wird, tritt die Operation der vorliegenden Erfindung auf. Bei anderen Aus­ führungsbeispielen können andere unbenutzte Pins die oben beschriebenen ersetzen. Ferner können andere Widerstandswer­ te für die Pull-up-Widerstände verwendet werden, als angege­ ben wurden. Natürlich können niedrige und hohe Signale ver­ getauscht werden, um alternative Implementierungen zu unter­ stützen.

Somit wurde ein Mechanismus zur Verwendung einer IDE-Zu­ satzkarte in einem PCI-kompatiblen Erweiterungssteckplatz in einem mit einem PCI-Bus versehenen Computersystem beschrie­ ben. Obwohl die vorliegende Erfindung anhand der verschiede­ nen Ausführungsbeispiele beschrieben wurde, ist es für den Fachmann klar, daß verschiedene Modifikationen und Änderun­ gen durchgeführt werden können, ohne den Erfindungsgedanken und Schutzbereich der vorliegenden Erfindung zu verlassen. Die Erfindung sollte daher anhand der folgenden Ansprüche gemessen werden.

Claims (16)

1. Computersystem mit einem mit dem PCI-Busstandard kom­ patiblen und Standard-PCI-Steckplätze (36-38) aufweisenden E/A-Bus (30) zum Bereitstellen eines Kommunikationspfads zwischen dem Computersystem und PCI-kompatiblen Peripherie­ geräten und mit wenigstens einem mit dem E/A-Bus (30) gekop­ pelten PCI-Busverbinder (50) zum Verbinden eines der Peri­ pheriegeräte mit einem Standard-PCI-Steckplatz (36-38) des E/A-Busses (30), wobei der PCI-Busverbinder (50) Pins auf­ weist, die nicht von dem PCI-Protokoll während des normalen Betriebs benutzt werden, gekennzeichnet durch
eine mit dem PCI-Busverbinder (50) gekoppelte Schaltung (Fig. 3), die die Verwendung einer Peripheriegerät-Steckkarte in dem PCI-Busverbinder (50) ermöglicht, bei der das Peri­ pheriegerät wenigstens ein Eingabesignal (DSKCHG) benötigt und/oder wenigstens ein Ausgabesignal (IRQ; HDACTIVE) zur Verfügung gestellt, das/die nicht von dem PCI-Busstandard vorgesehen ist/sind,
wobei die Schaltung eine Einrichtung (53, 62, 60, 65, 70, 67) zum Empfangen eines Vorhanden-Signals aus der Peri­ pheriegerät-Steckkarte über wenigstens einen (TCK) der Pins, der während des normalen Betriebs von dem PCI-Protokoll nicht benutzt wird, aufweist, wobei das Vorhanden-Signal (auf 53) das Vorhandensein eines Peripheriegeräts anzeigt, das wenigstens ein Eingabesignal benötigt und/oder wenig­ stens ein Ausgabesignal zur Verfügung stellt, das/die nicht von dem PCI-Busstandard vorgesehen ist/sind.

2. Computersystem nach Anspruch 1, dadurch gekennzeich­ net, daß das Peripheriegerät ein eine Integrierte-Laufwerks- Elektronik(IDE)-Schnittstelle verwendendes Festplattenlauf­ werk ist.

3. Computersystem nach Anspruch 2, dadurch gekennzeich­ net, daß das Vorhanden-Signal mit einem ersten Busverbinder- Pinausgang (TCK), der von dem PCI-Protokoll während des nor­ malen Betriebs nicht benutzt wird, gekoppelt ist,
wobei das wenigstens eine Ausgabesignal, das nicht von dem PCI-Busstandard vorgesehen ist, ein IDE-Interrupt-Signal (IRQ) ist, wobei das IDE-Interrupt-Signal auf einer mit ei­ nem zweiten Busverbinder-Pinausgang (RSVD1), der während des normalen Betriebs nicht von dem PCI-Protokoll benutzt wird, gekoppelten IDE-Interrupt-Signalleitung zur Verfügung ge­ stellt wird, und
wobei die Schaltung ein mit der IDE-Interrupt-Signallei­ tung gekoppeltes und auf das Vorhanden-Signal ansprechendes erstes Steuergatter (65) zum Lenken eines IDE-Interrupt-Si­ gnals als primäres Festplattenlaufwerk-Interrupt des Systems (IRQ14) aufweist.

4. Computersystem nach Anspruch 3, dadurch gekennzeich­ net,
daß eine Diskettenlaufwerkssteuereinrichtung ein DSKCHG- Ausgabesignal zur Verfügung stellt,
daß das wenigstens eine Eingabesignal, das nicht von dem PCI-Busstandard vorgesehen ist, das DSKCHG-Signal umfaßt, das auf einer mit einem dritten Busverbinder-Pinausgang (RSVD3), der während des normalen Betriebs nicht von dem PCI-Protokoll benutzt wird, gekoppelten Leitung empfangen wird, und
daß ein zweites Steuergatter (67) zwischen dem DSKCHG- Ausgabesignal und dem dritten Busverbinder-Pinausgang (RSVD3) eingekoppelt ist, dessen Steuereingang mit der Vor­ handen-Signalleitung (53) gekoppelt ist, um das DSKCHG-Si­ gnal zu dem dritten Busverbinder-Pinausgang (RSVD3) zu len­ ken.

5. Computersystem nach Anspruch 4, dadurch gekennzeich­ net, daß eine die Aktivität des Festplattenlaufwerks anzei­ gende Leuchtanzeige vorgesehen ist, und daß eine Festplattenlaufwerk-Aktiv-Signalleitung mit ei­ nem vierten Busverbinder-Pinausgang (RSVD2) und der Leucht­ anzeige gekoppelt ist, um ein Signal (HDACTIVE) zum Aktivie­ ren der Leuchtanzeige zur Verfügung zu stellen, wenn das Festplattenlaufwerk aktiv ist, wobei der vierte Busverbin­ der-Pinausgang (RSVD2) während des normalen Betriebs von dem PCI-Protokoll nicht benutzt wird.

6. Computersystem nach Anspruch 4 oder 5, dadurch ge­ kennzeichnet, daß die Schaltung ein auf das Vorhanden-Signal ansprechendes drittes Steuergatter (60) aufweist, das ein von dem Computersystem geliefertes Festplattenlaufwerks-In­ terrupt-Signal (IRQ), dessen Quelle sich nicht an dem PCI- Busverbinder (50) befindet, daran hindert, als primäres Festplattenlaufwerks-Interrupt-Signal (IRQ14) geliefert zu werden.

7. Das Computersystem nach Anspruch 6, dadurch gekenn­ zeichnet, daß ein viertes Steuergatter (70), das auf das Vorhanden-Signal anspricht, das Festplattenlaufwerk-Inter­ rupt-Signal, dessen Quelle sich nicht an dem PCI-Busverbin­ der (50) befindet, als sekundäres Festplattenlaufwerk-Inter­ rupt-Signal (IRQ15) weiterleitet.

8. Das Computersystem nach Anspruch 7, dadurch gekenn­ zeichnet, daß die Schaltung ferner aufweist:
eine mit dem Ausgang des dritten Steuergatters (60) ge­ koppelte erste Offener-Kollektor-Schaltung (61), und
eine mit dem Ausgang des vierten Steuergatters (70) ge­ koppelte zweite Offener-Kollektor-Schaltung (71), wobei die erste und die zweite Offener-Kollektor-Schaltung ein gemein­ sames Benutzen des primären und des sekundären Festplatten­ laufwerk-Interrupts des Computersystems ermöglichen.

9. Computersystem nach Anspruch 8, dadurch gekennzeich­ net,
daß ein erster Hochzieh-Widerstand (52) mit der Vorhan­ den-Signalleitung (53) gekoppelt ist;
daß ein zweiter Hochzieh-Widerstand (55) mit der Fest­ plattenlaufwerk-Aktiv-Signalleitung gekoppelt ist, und
daß ein dritter Hochzieh-Widerstand (54) mit der IDE-In­ terrupt-Signalleitung gekoppelt ist.

10. Computersystem nach Anspruch 9, dadurch gekennzeich­ net, daß ein vierter Hochzieh-Widerstand (73) mit dem Aus­ gang des vierten Steuergatters (70) gekoppelt ist.

11. Computersystem nach einem der Ansprüche 3 bis 10, dadurch gekennzeichnet, daß der erste Busverbinder-Pinaus­ gang der in Übereinstimmung mit dem PCI-Busstandard als TCK- Eingang bezeichnete Pin ist.

12. Computersystem nach Anspruch 5, dadurch gekennzeich­ net, daß der zweite, dritte und vierte Busverbinder-Pinaus­ gang nach dem PCI-Busstandard reservierte Pins (RSVD1-3) sind.

13. Verfahren zum Benutzen eines Festplattenlaufwerks mit einer IDE-Schnittstelle in einem PCI-kompatiblen Erwei­ terungssteckplatz, umfassend die Schritte:
Einsetzen einer IDE-Steckkarte in den PCI-kompatiblen Erweiterungssteckplatz;
Signalisieren des Vorhandenseins einer IDE-Steckkarte in dem PCI-kompatiblen Erweiterungssteckplatz durch Bereitstel­ len eines Aktiv-Signals an einem ersten Pin (TCK), der bei PCI-kmpatiblen Geräten vorhanden ist, wobei der erste Pin von dem PCI-Protokoll während des normalen Systembetriebs nicht benutzt wird;
Lenken von IDE-Interrupts aus einem zweiten Ausgang der IDE-Steckkarte über einen zweiten Pin (RSVD1), der bei PCI- kompatiblen Geräten vorhanden ist, zu einer Festplattenlauf­ werks-Interrupt-Leitung (IRQ14) des Computersystems, wobei der zweite Pin von dem PCI-Protokoll während des normalen Systembetriebs nicht benutzt wird;
Signalisieren eines Aktiv-Signals aus einem bei PCI-kom­ patiblen Geräten vorhandenen dritten Pin (RSVD2) an eine Plattenlaufwerk-Aktiv-Leuchtanzeige des Computersystems, wenn die IDE-Einsteckkarte aktiv ist, wobei der dritte Pin (RSVD2) von dem PCI-Protokoll während des normalen Systembe­ triebs nicht benutzt wird; und
Lenken eines Disketten-Controller-DSKCHG-Signals zu dem PCI-kompatiblen Erweiterungssteckplatz über einen vierten Pin (RSVD3), der bei PCI-kompatiblen Geräten vorhanden ist, wobei der vierte Pin von dem PCI-Protokoll während des nor­ malen Systembetriebs nicht benutzt wird.

14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß ein Festplattenlaufwerk-Interrupt aus einem Nicht-PCI- Steckplatz zu einer Leitung eines sekundären Festplatten­ laufwerk-Interrupts in dem Computersystem gelenkt wird.

15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß der erste, der zweite und der dritte Ausgang des PCI- Steckplatzes schwach nach oben gezogen werden.

16. Verfahren nach einem der Ansprüche 13 bis 15, da­ durch gekennzeichnet, daß der erste Ausgang mit einem Verbinder-Pin gekoppelt wird, der gemäß dem PCI-Busstandard als TCK-Eingang bezeichnet wird.