DE19744098A1 - LCD screen TFT matrix is produced using only three lacquering steps - Google Patents

LCD screen TFT matrix is produced using only three lacquering steps

Info

Publication number
DE19744098A1
DE19744098A1 DE19744098A DE19744098A DE19744098A1 DE 19744098 A1 DE19744098 A1 DE 19744098A1 DE 19744098 A DE19744098 A DE 19744098A DE 19744098 A DE19744098 A DE 19744098A DE 19744098 A1 DE19744098 A1 DE 19744098A1
Authority
DE
Germany
Prior art keywords
contacts
semiconductor
tft
metallization
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19744098A
Other languages
German (de)
Other versions
DE19744098B4 (en
Inventor
Dieter Schurig
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE19744098A priority Critical patent/DE19744098B4/en
Priority to JP52074299A priority patent/JP2001507481A/en
Priority to PCT/DE1998/002463 priority patent/WO1999018608A1/en
Priority to EP98951194A priority patent/EP0943156A1/en
Priority to KR1019997004784A priority patent/KR20000069207A/en
Priority to TW087114349A priority patent/TW437098B/en
Publication of DE19744098A1 publication Critical patent/DE19744098A1/en
Application granted granted Critical
Publication of DE19744098B4 publication Critical patent/DE19744098B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Abstract

A thin film transistor (TFT) matrix is produced using only 3 lacquering steps by combining several process steps by double exposure of photolacquer layers and by using a lift-off technique for combined removal of photolacquer and passivation in the region of the contacts. A TFT matrix for liquid crystal display screens is produced by (a) applying a transparent conductive layer (11) for the pixel electrodes on a substrate (10); (b) applying a metal (12) for the rows and as gate contacts for the TFTs; (c) coating with photolacquer (13) which is then subjected to a first exposure, followed by structuring the gate contacts and pixel electrodes, and a second exposure, followed by removing the metal layer (12) in the region of the pixels (BP); (d) removing the photolacquer layer (13); (e) successively applying a gate insulation, a semiconductor especially of a:Si-H and a p- or n-doped semiconductor as source/drain contacts; (f) applying a metallization to the matrix gaps and the source/drain contacts; (g) coating with photolacquer (13) which is then subjected to a first exposure, followed by structuring the metallization outside the semiconductor channels of the TFTs, and a second exposure, followed by structuring the doped and intrinsic semiconductor layers outside the semiconductor channels of the TFTs; (h) removing the metallization and then the doped semiconductor in the channel regions; (i) removing the photolacquer (13) and applying a further contact metallization which is structured after coating with photolacquer; (j) applying a transparent passivation; and (k) removing the passivation in the region of the contacts by removing the photolacquer (13).

Description

Stand der TechnikState of the art

Die Erfindung geht aus von einem Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren, insbesondere mit a : Si-H als Halbleiter, für Flüssigkristallbildschirme.The invention is based on a method of manufacture a matrix of thin film transistors, in particular with a: Si-H as a semiconductor, for liquid crystal screens.

Es sind bisher Verfahren zur Herstellung einer a : Si-H-Dünn­ schichttransistor-Matrix für Flüssigkristallbildschirme be­ kannt, die in der Regel 5-7 fotolitografische Maskenschritte benötigen. Jeder Fotolitografie-Schritt dieser Verfahren bedeutet eine Beschichtung mit Fotolack, das Belichten und Entwickeln des Fotolacks und einen anschließenden Ätzprozeß. Die Zahl der Prozeßschritte bestimmt nicht nur die Kosten des Produktes, sondern auch die Ausbeute. Bei jedem Litografie- Schritt treten außerdem zwangsläufig Defekte auf. So far, there are processes for producing an a: Si-H thin Layer transistor matrix for liquid crystal screens be knows the usually 5-7 photolithographic mask steps need. Every step of the photolithography process means coating with photoresist, exposing and Developing the photoresist and a subsequent etching process. The number of process steps not only determines the cost of the Product, but also the yield. With every litography Step inevitably also defects.  

Vorteile der ErfindungAdvantages of the invention

Das erfindungsgemäße Verfahren mit den kennzeichnenden Merkma­ len des Anspruchs 1 ermöglicht die Herstellung einer Dünn­ schichttransistor-Matrix für Flüssigkristallbildschirme mit nur drei Belackungsschritten, wobei Bildschirme mit nur wenigen Bildpunktdefekten und Dünnschichttransistoren mit einer hohen Beweglichkeit der Ladungsträger erzielbar sind. Das Verfahren erlaubt außerdem die Erzielung einer hohen Ausbeute. Im wesentlichen basiert die Erfindung auf der Verschmelzung einiger Prozeßschritte durch Doppelbelichtung von Fotolackschichten und einem Lift-Off-Schritt, in dem der Fotolack und die Passivierung im Bereich der Kontakte gemein­ sam entfernt werden. Durch die geringe Anzahl von Prozeß­ schritten des erfindungsgemäßen Verfahrens ist die Ausbeute bei der Herstellung von Flüssigkristallbildschirmen sehr hoch. Die geringeren Produktionszeiten und die Einsparung von Ma­ schinen und Verbrauchsmaterial ermöglichen eine kostengünstige Fertigung, die sich auch im Produktpreis niederschlagen kann. Darüber hinaus entsteht durch die geringere Anzahl von Prozeß­ schritten auch eine geringere Umweltbelastung als bei herkömm­ lichen Verfahren. Die Bildpunktelektroden sind direkt auf dem Substrat angeordnet und lassen sich daher besonders einfach strukturieren.The method according to the invention with the characteristic features len of claim 1 enables the production of a thin Layer transistor matrix for liquid crystal screens with only three coating steps, with screens with only few pixel defects and thin film transistors a high mobility of the charge carriers can be achieved. The method also allows a high one to be achieved Yield. The invention is essentially based on the Fusion of some process steps through double exposure of photoresist layers and a lift-off step in which the Photoresist and passivation in the area of contacts in common sam be removed. Due to the small number of processes steps of the process according to the invention is the yield very high in the manufacture of liquid crystal displays. The shorter production times and the saving of Ma Machines and consumables enable cost-effective Manufacturing that can also be reflected in the product price. In addition, due to the smaller number of processes steps also have a lower environmental impact than conventional process. The pixel electrodes are directly on the Arranged substrate and can therefore be particularly simple structure.

In den abhängigen Ansprüchen sind Maßnahmen aufgeführt, die vorteilhafte Weiterbildungen und Verbesserungen des im An­ spruch 1 angegebenen Verfahrens ermöglichen.Measures are listed in the dependent claims advantageous further developments and improvements of the in Allow the specified method 1.

So kann beispielsweise als transparente leitfähige Schicht für die Bildpunktelektrode Indium-Zinnoxyd (ITO) auf ein unstrukturiertes Glassubstrat aufgesputtert werden. Durch die damit verbundene einfache Strukturierung des ITO entstehen nur geringe Bildpunktfehler. Als Zeilen- und Gate-Kontakte kann vorzugsweise Titan oder auch eine Tantal-Molybdän-Legierung aufgesputtert werden. Die Strukturierung der ITO- und Titan- Schichten kann vorzugsweise naßchemisch erfolgen.For example, as a transparent conductive layer for the pixel electrode indium tin oxide (ITO) on unstructured glass substrate are sputtered on. Through the associated simple structuring of the ITO only arise  low pixel errors. Can be used as row and gate contacts preferably titanium or a tantalum-molybdenum alloy be sputtered on. The structuring of the ITO and titanium Layers can preferably be wet-chemically.

Weitere Vorteile ergeben sich, wenn nacheinander SiNx als Gate-Isolator, a-Si : H als Halbleiter, n⁺-a-Si : H als Drain- und Source-Kontakte in einem Vakuum in einem PECVD-System abge­ schieden und durch Plasmaätzen strukturiert werden. Durch die Abscheidung dieser Schichtfolge ohne Unterbrechung des Vakuums lassen sich Dünnschichttransistoren mit einer hohen Beweglich­ keit, einem kleinen Sperrstrom, einem kleinen Sperrbereich, einer geringen Schwellspannung und hoher elektrischer und thermischer Stabilität erzielen.Further advantages result if SiNx as Gate insulator, a-Si: H as semiconductor, n⁺-a-Si: H as drain and Source contacts removed in a vacuum in a PECVD system separated and structured by plasma etching. Through the Deposition of this layer sequence without interrupting the vacuum thin film transistors with high mobility speed, a small reverse current, a small restricted area, a low threshold voltage and high electrical and achieve thermal stability.

Für die Spaltenmetallisierung und die Drain- und Source-Kon­ takte kann beispielsweise eine Molybdän- oder Titanschicht aufgesputtert und durch naßchemisches Ätzen strukturiert werden. Für die Kontakte läßt sich vorzugsweise Aluminium aufsputtern und ebenfalls naßchemisch ätzen. Selbstverständ­ lich sind für die Metallisierungen auch andere Metalle einsetzbar.For the column metallization and the drain and source con For example, a molybdenum or titanium layer can be used sputtered on and structured by wet chemical etching become. Aluminum is preferably used for the contacts sputter on and also etch wet-chemically. Of course Other metals are also suitable for the metallizations applicable.

Zeichnungdrawing

In der Zeichnung ist die Prozeßfolge einer bevorzugten Ausge­ staltung des Verfahrens dargestellt und in der folgenden Be­ schreibung näher beschrieben. In the drawing, the process sequence is a preferred embodiment Staltung of the procedure presented and in the following Be spelling described in more detail.  

Es zeigen:Show it:

Fig. 1a)-c) einen Querschnitt durch einen Bildpunkt eines Flüssigkristallbildschirms in mehreren Prozeß­ schritten zur Strukturierung des Gate-Oxyds und der Bildpunktelektrode; Fig. 1a) -c) a cross section through a pixel of a liquid crystal screen in several process steps for structuring the gate oxide and the pixel electrode;

Fig. 2a)-f) einen der Fig. 1 entsprechenden Querschnitt durch den Bildpunkt in unterschiedlichen Pro­ zeßschritten zur Strukturierung der Spaltenme­ tallisierung, der Drain- und Source-Kontakte, der dotierten und intrinsischen Halbleiter­ schichten; Fig. 2a)-f) a cross-section corresponding to Figure 1 through the image point in different process steps for structuring the column metalization, the drain and source contacts, the doped and intrinsic semiconductor layers;

Fig. 3a)-c) einen der Fig. 1 entsprechenden Querschnitt durch den Bildpunkt in unterschiedlichen Pro­ zeßschritten zur Strukturierung der Kontaktme­ tallisierung und der Passivierung. Fig. 3a) -c) a of Fig. 1 corresponding cross-sectional view of the pixel in different Pro zeßschritten for structuring the Kontaktme metallization and passivation.

Beschreibungdescription

In Fig. 1a) sind auf ein Glassubstrat 10 eine Indium-Zinn­ oxyd-Schicht (ITO) 11 und eine Titanschicht 12 aufgebracht, vorzugsweise in einer Beschichtungsanlage mit hintereinan­ derfolgenden Targets und anschließend mit einer Fotolack­ schicht 13 beschichtet worden. Anschließend wird die Maske zur Strukturierung des Gate-Oxyds des späteren Dünnschichttran­ sistors TFT und der Bildpunktelektrode eines Bildpunktes BP belichtet und entwickelt. Danach wird zunächst die Titan­ schicht 12 und dann die ITO-Schicht 11 in einer Anlage durch Umschalten der Ätzmedien naßchemisch geätzt, so daß sich die in Fig. 1b) gezeigte Struktur ergibt. In Fig. 1c) ist die Struktur nach dem Belichten und Entwickeln einer ITO-Maske sowie dem naßchemischen Ätzen der Titanschicht 12 im Bereich des Bildpunktes BP und nach Entfernung des Fotolacks gezeigt. Hiermit ist der erste Belackungsschritt beendet.In Fig. 1a), an indium tin oxide layer (ITO) 11 and a titanium layer 12 have been applied to a glass substrate 10 , preferably in a coating system with successive targets and then coated with a photoresist layer 13 . Then the mask for structuring the gate oxide of the later thin-film transistor TFT and the pixel electrode of a pixel BP is exposed and developed. Thereafter, the titanium layer 12 and then the ITO layer 11 are wet-etched in a system by switching the etching media, so that the structure shown in Fig. 1b) results. In Fig. 1c) the structure after exposing and developing an ITO mask and the wet-chemical etching of the titanium layer 12 is shown in the region of the image point BP and, after removal of the photoresist. This completes the first coating step.

In Fig. 2 wird der zweite Belackungsschritt erläutert. Zu­ nächst wird, wie in Fig. 2a) gezeigt, in einem Vakuum in einem PECVD-Verfahren eine Schichtfolge aus SiNx, a-Si : H und n⁺-a-Si : H abgeschieden und dann auf diese Schichtfolge Molyb­ dän als Metallisierung der Spalten und Drain- und Source-Kon­ takte aufgesputtert. Anschließend wird das gesamte Substrat wieder mit einer Fotolackschicht 13 versehen. In Fig. 2b) ist die Struktur nach Belichten und Entwickeln einer Gate-Oxyd- Maske und einer Halbleiter-Maske und dem naßchemischen Ätzen der Molybdänschicht 17 gezeigt. Fig. 2c) zeigt die Struktur nach dem Plasmaätzen des n-dotierten Halbleiters 16, des intrinsischen Halbleiters 15 und des Gate-Oxyds 14. Der Halbleiterkanal des Dünnschichttransistors TFT bleibt von der Molybdänschicht 17 bedeckt. Im Prozeßschritt, der in Fig. 2 d) gezeigt ist, ist im Bereich des Halbleiterkanals die Molybdän­ schicht 17 naßchemisch und anschließend die intrinsische Halb­ leiterschicht 16 sowie teilweise die undotierte Halbleiter­ schicht 15 in einem Plasmaätzschritt weggeätzt worden. Anschließend wird der Fotolack 13 entfernt, so daß sich die in Fig. 2f) gezeigte Struktur ergibt.The second coating step is explained in FIG. 2. First, as shown in Fig. 2a), a layer sequence of SiNx, a-Si: H and n⁺-a-Si: H is deposited in a vacuum in a PECVD process and then molybdenum is deposited on this layer sequence as a metallization of the Sputtered columns and drain and source contacts. The entire substrate is then again provided with a photoresist layer 13 . The structure after exposure and development of a gate oxide mask and a semiconductor mask and the wet chemical etching of the molybdenum layer 17 is shown in FIG. 2 b). Fig. 2c) shows the structure after plasma etching of the n-type semiconductor 16, the intrinsic semiconductor 15 and the gate oxide fourteenth The semiconductor channel of the thin-film transistor TFT remains covered by the molybdenum layer 17 . In the process step, which is shown in Fig. 2 d), the molybdenum layer 17 is wet-chemically in the region of the semiconductor channel and then the intrinsic semiconductor layer 16 and partially the undoped semiconductor layer 15 have been etched away in a plasma etching step. The photoresist 13 is then removed, so that the structure shown in FIG. 2f) results.

Fig. 3 zeigt den dritten Belackungsschritt. Im in Fig. 3a) gezeigten Verfahrensstadium ist eine Aluminiumschicht 18 ganz flächig aufgesputtert und anschließend eine Fotolack­ schicht 13 aufgebracht worden. Die Aluminiumschicht 18 und die Fotolackschicht 13 erstreckt sich dabei auch über Kontakte, die in den Fig. 1 und 2 aus Übersichtlichkeitsgründen wegge­ lassen worden sind. Fig. 3b) zeigt die Struktur nach dem Belichten und Entwickeln einer Maske für die Kontakte und Kontaktfinger KF im Bereich des Bildpunktes BP sowie dem naß­ chemischen Ätzen der Aluminiumschicht 18. Anschließend wird, wie Fig. 3c) zeigt, ganzflächig eine transparente Passivie­ rung, vorzugsweise SiNx 19, aufgebracht. Dann wird in einem Lift-Off-Schritt der Fotolack 13 im Bereich der Kontaktfin­ ger KF und der Kontakte zusammen mit der darüber befindlichen Passivierung 19 entfernt, wodurch sich die in Fig. 3d) ge­ zeigte fertige Struktur ergibt. Fig. 3 shows the third Belackungsschritt. In the process stage shown in FIG. 3a), an aluminum layer 18 is sputtered over the entire area and then a photoresist layer 13 has been applied. The aluminum layer 18 and the photoresist layer 13 also extends over contacts that have been omitted in FIGS . 1 and 2 for reasons of clarity. FIG. 3b) shows the structure after exposing and developing a mask for the contacts and contact fingers KF in the range of the image point BP and the wet chemical etching the aluminum layer 18. Subsequently, as Fig. 3c) shows, over the entire surface a transparent passivation tion, preferably SiNx 19, is applied. Then, in a lift-off step, the photoresist 13 in the area of the contact fin KF and the contacts together with the passivation 19 located above them is removed, resulting in the finished structure shown in FIG. 3d).

Claims (7)

1. Verfahren zur Herstellung einer Matrix aus Dünnschicht­ transistoren, insbesondere mit a : Si-H als Halbleiter, für Flüssigkristallbildschirme, gekennzeichnet durch die Schritte:
  • - Aufbringen einer transparenten leitfähigen Schicht (11) für die Bildpunktelektrode auf ein Substrat (10);
  • - Aufbringen eines Metalls (12) für die Zeilen und als Gate-Kontakte der Transistoren (TFT);
  • - Beschichten mit Fotolack (13);
  • - erste Belichtung der Fotolackschicht (13) und Strukturieren der Gate-Kontakte der Dünnschichttran­ sistoren (TFT) und der Bildpunktelektroden;
  • - zweite Belichtung der Fotolackschicht (13);
  • - Entfernen der Metallschicht (12) im Bereich der Bildpunkte (BP);
  • - Entfernen der Fotolackschicht (13);
  • - Aufbringen eines Gate-Isolators (14) für die Dünn­ schichttransistoren (TFT);
  • - Aufbringen eines Halbleiters (15), insbesondere von a : Si-H;
  • - Aufbringen eines p- oder n-dotierten Halblei­ ters (16) als Drain- und Source-Kontakte (D, S) der Dünnschichttransistoren (TFT);
  • - Aufbringen einer Metallisierung (17) der Spalten der Dünnschichttransistor-Matrix sowie der Drain- und Source-Kontakte (D, S) der Dünnschichttransisto­ ren (TFT);
  • - Beschichten mit Fotolack (13);
  • - erste Belichtung der Fotolackschicht (13) und Strukturieren der Metallisierung (17) außerhalb der Halbleiterkanäle der Dünnschichttransistoren (TFT);
  • - zweite Belichtung der Fotolackschicht (13) und Strukturieren der dotierten und intrinsischen Halb­ leiterschichten (15, 16) außerhalb der Halbleiterka­ näle der Dünnschichttransistoren (TFT);
  • - Entfernen der Metallisierung (17) im Bereich der Halbleiterkanäle der Dünnschichttransistoren (TFT);
  • - Entfernen des dotierten Halbleiters (16) im Bereich der Halbleiterkanäle;
  • - Entfernen des Fotolacks (13);
  • - Aufbringen einer weiteren Metallisierung (18) für Kontakte;
  • - Beschichten mit Fotolack (13);
  • - Strukturieren der weiteren Metallisierung (18);
  • - Aufbringen einer transparenten Passivierung (19);
  • - Entfernen der Passivierung (19) im Bereich der Kon­ takte beim Entfernen des Fotolacks (13).
1. A method for producing a matrix from thin-film transistors, in particular with a: Si-H as a semiconductor, for liquid crystal screens, characterized by the steps:
  • - Applying a transparent conductive layer ( 11 ) for the pixel electrode on a substrate ( 10 );
  • - Application of a metal ( 12 ) for the rows and as gate contacts of the transistors (TFT);
  • - coating with photoresist ( 13 );
  • - First exposure of the photoresist layer ( 13 ) and structuring of the gate contacts of the thin-film transistors (TFT) and the pixel electrodes;
  • - second exposure of the photoresist layer ( 13 );
  • - Removing the metal layer ( 12 ) in the area of the pixels (BP);
  • - Removing the photoresist layer ( 13 );
  • - Application of a gate insulator ( 14 ) for the thin film transistors (TFT);
  • - Application of a semiconductor ( 15 ), in particular a: Si-H;
  • - Application of a p- or n-doped semiconductor ( 16 ) as drain and source contacts (D, S) of the thin-film transistors (TFT);
  • - Applying a metallization ( 17 ) of the columns of the thin film transistor matrix and the drain and source contacts (D, S) of the thin film transistors (TFT);
  • - coating with photoresist ( 13 );
  • - First exposure of the photoresist layer ( 13 ) and structuring of the metallization ( 17 ) outside the semiconductor channels of the thin-film transistors (TFT);
  • - Second exposure of the photoresist layer ( 13 ) and structuring of the doped and intrinsic semiconductor layers ( 15 , 16 ) outside the semiconductor channels of the thin-film transistors (TFT);
  • - Removing the metallization ( 17 ) in the region of the semiconductor channels of the thin-film transistors (TFT);
  • - Removing the doped semiconductor ( 16 ) in the region of the semiconductor channels;
  • - removing the photoresist ( 13 );
  • - Application of a further metallization ( 18 ) for contacts;
  • - coating with photoresist ( 13 );
  • - Structuring the further metallization ( 18 );
  • - Applying a transparent passivation ( 19 );
  • - Remove the passivation ( 19 ) in the area of the contacts when removing the photoresist ( 13 ).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als transparente leitfähige Schicht (11) für die Bild­ punktelektroden Indium-Zinnoxyd (ITO) auf ein Glassub­ strat (10) aufgesputtert wird.2. The method according to claim 1, characterized in that as a transparent conductive layer ( 11 ) for the image point electrodes indium tin oxide (ITO) is sputtered onto a glass substrate ( 10 ). 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß für die Zeilen- und Gate-Kontakte Titan (12) oder eine TaMo-Legierung aufgesputtert wird.3. The method according to claim 1 or 2, characterized in that titanium ( 12 ) or a TaMo alloy is sputtered on for the row and gate contacts. 4. Verfahren nach Anspruch 2 und 3, dadurch gekennzeichnet, daß die Strukturierung der ITO- und Titan- bzw. Ta-Mo- Schichten (11, 12) naßchemisch erfolgt.4. The method according to claim 2 and 3, characterized in that the structuring of the ITO and titanium or Ta-Mo layers ( 11 , 12 ) is carried out wet-chemically. 5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch ge­ kennzeichnet, daß nacheinander SiNx als Gate-Isola­ tor (14), a-Si : H als Halbleiter (15) und n⁺-a-Si : H als Drain- und Source-Kontakte (D, S) in einem Vakuum in einem PECVD-System abgeschieden und durch Plasmaätzen strukturiert wird. 5. The method according to any one of claims 1 to 4, characterized in that successively SiNx as gate insulator ( 14 ), a-Si: H as semiconductor ( 15 ) and n⁺-a-Si: H as drain and Source contacts (D, S) are deposited in a vacuum in a PECVD system and structured by plasma etching. 6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch ge­ kennzeichnet, daß für die Spaltenmetallisierung und die Drain- und Source-Kontakte (D, S) eine Molybdän- oder Titanschicht (17) aufgesputtert und durch naßchemisches Ätzen strukturiert wird.6. The method according to any one of claims 1 to 5, characterized in that for the column metallization and the drain and source contacts (D, S) a molybdenum or titanium layer ( 17 ) is sputtered on and structured by wet chemical etching. 7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch ge­ kennzeichnet, daß für die Kontakte eine Aluminium­ schicht (18) aufgesputtert und durch naßchemisches Ätzen strukturiert wird.7. The method according to any one of claims 1 to 6, characterized in that an aluminum layer ( 18 ) is sputtered on for the contacts and is structured by wet chemical etching.
DE19744098A 1997-10-06 1997-10-06 Process for producing a matrix of thin film transistors for liquid crystal displays Expired - Fee Related DE19744098B4 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE19744098A DE19744098B4 (en) 1997-10-06 1997-10-06 Process for producing a matrix of thin film transistors for liquid crystal displays
JP52074299A JP2001507481A (en) 1997-10-06 1998-08-24 Method for producing a matrix for a liquid crystal display, in particular comprising a thin-film transistor having a: Si-H as semiconductor
PCT/DE1998/002463 WO1999018608A1 (en) 1997-10-06 1998-08-24 METHOD FOR PRODUCING A MATRIX FROM THIN-FILM TRANSISTORS, INCLUDING WITH a:Si-H AS SEMICONDUCTOR, INTENDED FOR LIQUID CRYSTAL DISPLAYS
EP98951194A EP0943156A1 (en) 1997-10-06 1998-08-24 METHOD FOR PRODUCING A MATRIX FROM THIN-FILM TRANSISTORS, INCLUDING WITH a:Si-H AS SEMICONDUCTOR, INTENDED FOR LIQUID CRYSTAL DISPLAYS
KR1019997004784A KR20000069207A (en) 1997-10-06 1998-08-24 Method for producing a matrix from thin-film transistors, including with a:Si-H as semiconductor, intended for liquid crystal displays
TW087114349A TW437098B (en) 1997-10-06 1998-08-29 Process to produce a matrix composed of thin-film transistors, particularly with a: Si-H as semiconductor for liquid crystal screens

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19744098A DE19744098B4 (en) 1997-10-06 1997-10-06 Process for producing a matrix of thin film transistors for liquid crystal displays

Publications (2)

Publication Number Publication Date
DE19744098A1 true DE19744098A1 (en) 1999-04-15
DE19744098B4 DE19744098B4 (en) 2004-12-09

Family

ID=7844733

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19744098A Expired - Fee Related DE19744098B4 (en) 1997-10-06 1997-10-06 Process for producing a matrix of thin film transistors for liquid crystal displays

Country Status (6)

Country Link
EP (1) EP0943156A1 (en)
JP (1) JP2001507481A (en)
KR (1) KR20000069207A (en)
DE (1) DE19744098B4 (en)
TW (1) TW437098B (en)
WO (1) WO1999018608A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7166498B2 (en) 2002-12-31 2007-01-23 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and manufacturing method of the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100561646B1 (en) * 2003-10-23 2006-03-20 엘지.필립스 엘시디 주식회사 Thin Film Transistor Substrate for Display Device And Method For Fabricating The Same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60234369A (en) * 1984-05-07 1985-11-21 Nec Corp Double gate type thin-film transistor
US4767723A (en) * 1987-10-30 1988-08-30 International Business Machines Corporation Process for making self-aligning thin film transistors

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7166498B2 (en) 2002-12-31 2007-01-23 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and manufacturing method of the same
DE10355666B4 (en) * 2002-12-31 2007-07-19 Lg. Philips Lcd Co., Ltd. Thin film transistor matrix substrate and method for its production
US7411217B2 (en) 2002-12-31 2008-08-12 Lg Display Co., Ltd. Thin film transistor array substrate and manufacturing method of the same

Also Published As

Publication number Publication date
TW437098B (en) 2001-05-28
EP0943156A1 (en) 1999-09-22
WO1999018608A1 (en) 1999-04-15
KR20000069207A (en) 2000-11-25
DE19744098B4 (en) 2004-12-09
JP2001507481A (en) 2001-06-05

Similar Documents

Publication Publication Date Title
DE4339721C1 (en) Method for producing a matrix of thin-film transistors
DE102009044337B4 (en) Array substrate for a display and method of making the same
DE19809084C2 (en) Liquid crystal display device and manufacturing method therefor
DE19906815B4 (en) Liquid crystal display and method of manufacturing the same
DE19727212C2 (en) Manufacturing method for a thin film transistor, thin film transistor and liquid crystal display panel constructed therefrom
US5731216A (en) Method of making an active matrix display incorporating an improved TFT
DE19808989B4 (en) Thin film transistor and manufacturing process therefor
US5466620A (en) Method for fabricating a liquid crystal display device
JPH1048664A (en) Liquid crystal display device and its production
DE19744098B4 (en) Process for producing a matrix of thin film transistors for liquid crystal displays
JPH0990403A (en) Thin-film transistor array and its production
DE19754784B4 (en) Process for producing a matrix from thin-film transistors with storage capacities
KR20000003173A (en) Method of forming tft(thin film transistor) lcd(liquid crystal display)
JPH10170951A (en) Production of liquid crystal display device
DE4310640C1 (en) Thin-film transistor matrix mfg. system - with subsequent indium-tin oxide layer used as mask for etching prior metallisation mark
DE3916534A1 (en) STRUCTURE OF FIELD EFFECT TRANSISTOR AND PIXEL ELECTRODE FOR USE IN LIQUID CRYSTAL DISPLAYS AND METHOD FOR PRODUCING THE STRUCTURE
JPH07258826A (en) Production of thin film semiconductor device
KR930005561B1 (en) Making method and display panel of lcd
KR100527079B1 (en) Method of manufacturing thin film transistor array substrate
KR100464632B1 (en) Active matrix displays and method making
KR100303347B1 (en) Manufacturing Method of Thin Film Transistor
DE3808400C2 (en)
DE19731090C1 (en) Thin film transistor active matrix production
JP3131853B2 (en) Method for manufacturing thin film transistor
KR20030032242A (en) Method for manufacturing liquid crystal display device

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee