DE19781558B4 - Schaltungskomponente für ein IC-Gehäuse und Verfahren zu deren Herstellung - Google Patents
Schaltungskomponente für ein IC-Gehäuse und Verfahren zu deren Herstellung Download PDFInfo
- Publication number
- DE19781558B4 DE19781558B4 DE19781558T DE19781558T DE19781558B4 DE 19781558 B4 DE19781558 B4 DE 19781558B4 DE 19781558 T DE19781558 T DE 19781558T DE 19781558 T DE19781558 T DE 19781558T DE 19781558 B4 DE19781558 B4 DE 19781558B4
- Authority
- DE
- Germany
- Prior art keywords
- layer
- substrate
- nickel
- gold
- circuit component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/50—Fixed connections
- H01R12/51—Fixed connections for rigid printed circuits or like structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/648—Protective earth or shield arrangements on coupling devices, e.g. anti-static shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13575—Plural coating layers
- H01L2224/1358—Plural coating layers being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01043—Technetium [Tc]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
Schaltungskomponente, enthaltend ein Substrat (14) mit einer ersten Oberfläche (18) und einer entgegengesetzten zweiten Oberfläche (22), wobei das Substrat eine Mehrzahl von Kontaktinseln (16) hat, die an der ersten Oberfläche (18) angeordnet sind und eine Schicht (26) aus Nickel-Bor und eine äußere Schicht (28) aus Gold haben, dadurch gekennzeichnet, daß mehrere Stifte (32) von der zweiten Oberfläche (22) des Substrats vorstehen und eine Schicht (32) aus Nickel-Phosphor und eine äußere Schicht (34) aus Gold haben.
Description
- Die Erfindung bezieht sich auf eine Schaltungskomponente für ein Substrat mit einer ersten Oberfläche und einer entgegengesetzten zweiten Oberfläche, wobei das Substrat mehrere Kontaktinseln hat, die an der ersten Oberfläche angeordnet sind und eine Schicht aus Nickel-Bor und eine äußere Schicht aus Gold haben. Ferner bezieht sich die Erfindung auf ein Verfahren zur Herstellung einer solchen Schaltungskomponente.
- Die
US-PS 3904461 beschreibt ein Metallisierungsverfahren für die Herstellung von integrierten Hybridschaltungskomponenten, einschließlich Platinen und mit diesen zu verbindenden Halbleiter. Dabei werden auf einem Substrat aus isolierendem Material Schichten aus Nickel-Chrom und Nickel aufgestäubt und sodann Nickel-Bor- und Gold-Schichten niedergeschlagen. - Integrierte Schaltungen werden in typischer Ausführung von einem Gehäuse geschützt, das mit einer gedruckten Schaltungsplatine verlötet ist. Es wurden verschiedene Arten von Gehäusen, einschließlich Möwenflügel, Stiftgitterfeld und eines gewöhnlich als "C4" oder "Flip-Chip" bezeichneten Gehäuses entwickelt. Flip-Chip-Gehäuse enthalten ein integriertes Schaltungsplättchen, welches auf einem Substrat des Gehäuses oberflächenmontiert ist. Die integrierte Schaltung ist mit einer Vielzahl von Lötnoppen versehen, welche von den Chip- oder Plättcheninseln vorstehen. Das Plättchen und die Lötnoppen sind entsprechenden Kontaktinseln des Substrats aufgelegt. Die Lötnoppen werden danach wieder aufgeschmolzen, um die Plättcheninseln mit den Chipinseln zu verbinden. Von der Bodenfläche des Substrats stehen mehrere Stifte vor, welche mit der Platine der gedruckten Schaltung verlötet werden können.
- Aus der
US-PS 4675243 ist es bekannt, einen Stiftaufbau an einem keramischen Gehäuse mit einer Schichtenfolge aus Kobalt und Zinn zu überziehen. - Die
US-PS 5436412 zeigt eine elektrische Verbindungsstruktur zum Verbinden eines Substrats mit dem nächsten Strukturniveau der Verbindungsstruktur oder mit einem Halbleiterbauelement. Die Verbindungsstruktur weist wenigstens zwei polymere Schichten auf, in denen Anschlußnoppen eingebaut sind. Eine Kappe aus elektrisch leitendem Material springt von der zweiten polymeren Schicht vor und ist mit einer Schichtenfolge, einschließlich einer äußeren Goldschicht versehen. - Der Erfindung liegt die Aufgabe zugrunde, die Anschlußbereiche von integrierten Schaltungen innerhalb des Gehäuses mit besonders standfesten und stabilen Verbindungen zu versehen.
- Diese Aufgabe wird bei einer Schaltungskomponente der, eingangs genannten Art erfindungsgemäß gelöst durch die Merkmale des Patentanspruchs 1 bzw. 5.
- Verfahrensmäßig löst die Erfindung die genannte Aufgabe durch die Merkmale des Patentanspruchs 9.
- Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
- Einzelheiten und Vorteile der Erfindung werden für den Fachmann unter Berücksichtigung der nachfolgenden Einzelbeschreibung und der zugehörigen Zeichnung besser verständlich. In der Zeichnung zeigt:
-
1 eine schematische Schnittansicht durch einen Teil eines Ausführungsbeispiels der erfindungsgemäßen Schaltungskomponente für ein IC-Gehäuse, und -
2a bis2j schematische Darstellungen, die ein bevorzugtes Verfahren zum Plattieren eines Substrats des Gehäuses zeigen. - Im folgenden wird auf die Zeichnung Bezug genommen.
1 zeigt eine Schaltungskomponente10 nach der Erfindung. Die Schaltungskomponente10 weist eine integrierte Schaltung (IC)12 auf, die auf einem Substrat14 montiert ist. Die integrierte Schaltung12 ist in der typischen Ausführung ein Mikroprozessor. Wenn auch eine integrierte Schaltung12 gezeigt und beschrieben wird, ist einzusehen, daß die Schaltungskomponente10 ein beliebiges elektrisches Bauelement enthalten kann. Das Substrat14 ist typischerweise aus gemeinsam gebranntem (cofired) Keramikmaterial gebildet. Obwohl ein co-fired Keramikverfahren gezeigt und beschrieben wird, ist einzusehen, daß das Substrat14 mit anderen Verfahren und Materialien, beispielsweise einer gedruckten Schaltungsplatine gebildet werden kann. - Die Schaltungskomponente
10 hat eine Vielzahl von Kontaktinseln16 , die auf einer Oberseite18 des Substrats14 angeordnet sind, und eine Vielzahl von Stiften20 , welche von einer Unter- seite 22 des Substrats14 ausgehen. Das Substrat14 hat in typischer Ausführung eine Anzahl von Durchgangs- und Leitschichten (nicht gezeigt), welche die Kontaktinseln16 mit den Stiften20 verbinden. In der endgültigen Anordnung sind die Kontaktinseln16 mit der integrierten Schaltung12 verlötet. Die Stifte20 sind mit einer externen gedruckten Schaltungsplatine23 verbunden. Das Substrat14 bildet eine Leitung zum Verbinden der integrierten Schaltung12 mit der IC-Platine22 . Die integrierte Schaltung12 ist typischerweise nach der Montage der Schaltung12 auf dem Substrat14 in einer Kapsel (nicht gezeigt) eingeschlossen. - Die Kontaktinseln
16 haben typischerweise eine Basis24 , die aus einem Wolfram (W)-Material besteht. Das Wolfram ist mit einer Schicht aus Nickel-Bor (NiB)26 überzogen. Die NiB-Schicht ist mit einer Goldschicht (Au)28 überzogen. Die Goldschicht28 verhindert die Oxidation der NiB-Schicht26 . Das Nickel-Bor26 gewährleistet die Haftung (Adhäsion) des Lots mit der Kontaktinsel. - Die integrierte Schaltung hat eine Vielzahl von Lötnoppen
30 , welche sich von den Plättcheninseln der Schaltung12 erheben. Die Lötnoppen30 werden auf die Kontaktinseln16 des Substrats14 aufgesetzt. Die Schaltungskomponente wird dann erhitzt, um das Lot, Gold und Nickel-Bor wieder anzuschmelzen und eine Vielzahl von Lötverbindungen herzustellen, welche die integrierte Schaltung12 an dem Substrat14 befestigen. Es wurde gefunden, daß die Nickel-Bor-Plattierung die Duktilität der Schweißverbindung nicht so stark wie die Nickel-Phosphor-Plattierung nach dem Stande der Technik vermindert. Obwohl die NiB-Plattierung schwächere Hafteigenschaften an Gold als NiP hat, schmilzt das Gold in der Lötverbindung während des Montageprozesses, so daß die geringere Haftfähigkeit von NiB an Au keinen signifikanten Faktor für die fertige Schaltungskomponente10 darstellt. - Die Stifte
20 sind typischerweise aus einem Kupfer- oder Kovar-Material32 hergestellt, welches eine Außenschicht aus Gold34 hat. Zur Verbesserung der Haftfähigkeit des Goldes sind die Stifte20 mit einer Zwischenschicht aus Nickel-Phosphor36 (NiP) versehen. Die starken Hafteigenschaften des NiP36 halten das Gold fest und verhindern eine Korrosion der Stifte20 während des Transports und nachfolgenden Zusammenbaus der Schaltungkomponente10 . -
2a–j zeigen ein Verfahren zum Plattieren von NiB auf die Kontaktinseln16 und NiP auf die Stifte20 . Das Substrat14 ist typischerweise aus konventionellen Schichten aus leitendem Material und keramischem Band aufgebaut und wird gemäß Darstellung in2a gemeinsam gebrannt. Die Kontaktinseln16 sind in der Deckfläche des Substrats14 ausgebildet. Wie in2b gezeigt ist, wird das gebrannte Substrat14 danach in ein stromloses Bad40 aus NiB eingesetzt. In dem Bad wird eine Schicht aus NiB auf die Kontaktinseln16 aufplattiert. Bei dem bevorzugten Ausführungsbeispiel hat die Schicht aus NiB eine Dicke zwischen 3 und 5 μm. Das Substrat14 wird gesintert, und die Stifte20 werden an der Bodenfläche typischerweise mit einer Hartlötmethode angebracht, wie in den2c und2d gezeigt ist. Wie in2e gezeigt ist, wird das Substrat14 mit den Stiften20 in ein stromloses Goldbad42 eingesetzt. Das Bad42 plattiert eine Schicht aus Gold auf die Kontaktinseln16 und die Stifte20 . Bei dem bevorzugten Ausführungsbeispiel hat die Goldschicht eine Dicke zwischen 3 und 12 μm. Wie in den2f und2g gezeigt ist, wird die Oberseite des Substrats14 mit einem Maskiermaterial44 überzogen, und die Stifte20 werden in eine Einspannschablone46 eingesetzt. Wie in2h gezeigt ist, werden das maskierte Substrat und die Schablone in ein Ätzbad48 eingesetzt, welches das Gold von den Stiften20 entfernt. - Wie in
2i zu sehen ist, wird das Substrat14 in Elektrolysebäder eingesetzt, um die Stifte mit NiP und Gold zu plattieren. Wie in2j gezeigt ist, werden nach den Plattierprozessen die Maske und die Einspannschablone entfernt, damit die integrierte Schaltung mit dem Substrat14 zusammengebaut werden kann. Obwohl stromlose und elektrolytische Plattierprozesse gezeigt und zum Plattieren der Kontaktinseln16 bzw. Stifte20 beschrieben worden sind, ist klar, daß bei dem Prozeß entweder stromlose oder elektrolytische Bäder für die Plattierprozesse verwendet werden können. Stromloses Plattieren ist für die Kontaktinseln16 wegen der Verringerung der Herstellungskosten bevorzugt. Die schwächeren Adhäsionseigenschaften des stromlosen Plattierens sind für die Kontaktinseln unkritisch, da das NiB und Au der Inseln in den Lötverbindungen der integrierten Schaltung12 wieder geschmolzen werden. Das elektrolytische Bad ist für die Stifte20 bevorzugt, und zwar wegen der stär keren Hafteigenschaften des elektrolytischen Prozesses. Das NiP und Au der Stifte müssen eine Standfestigkeit über die Lebensdauer der Schaltungskomponente haben. - Obwohl gewisse Ausführungsbeispiele beschrieben und in der beigefügten Zeichnung gezeigt sind, ist einzusehen, daß solche Ausführungsbeispiele nur illustrativer Art sind und die Erfindung nicht auf diese Ausführungsbeispiele beschränkt ist und daß die Erfindung nicht auf die beschriebenen speziellen Konstruktionen und Anordnungen beschränkt. ist, da zahlreiche andere Abwandlungen für den Fachmann offensichtlich sind.
Claims (12)
- Schaltungskomponente, enthaltend ein Substrat (
14 ) mit einer ersten Oberfläche (18 ) und einer entgegengesetzten zweiten Oberfläche (22 ), wobei das Substrat eine Mehrzahl von Kontaktinseln (16 ) hat, die an der ersten Oberfläche (18 ) angeordnet sind und eine Schicht (26 ) aus Nickel-Bor und eine äußere Schicht (28 ) aus Gold haben, dadurch gekennzeichnet, daß mehrere Stifte (32 ) von der zweiten Oberfläche (22 ) des Substrats vorstehen und eine Schicht (32 ) aus Nickel-Phosphor und eine äußere Schicht (34 ) aus Gold haben. - Schaltungskomponente nach Anspruch 1, dadurch gekennzeichnet, daß die Kontaktinseln (
16 ) ein Wolfram-Material enthalten. - Schaltungskomponente nach Anspruch 2, dadurch gekennzeichnet, daß die Stifte (
32 ) aus einem Kupfermaterial hergestellt sind. - Schaltungskomponente nach Anspruch 3, dadurch gekennzeichnet, daß das Substrat (
14 ) aus einem gemeinsam gebrannten Keramikmaterial hergestellt ist. - Schaltungskomponente, enthaltend ein Substrat (
14 ), das eine erste Oberfläche (18 ) und eine entgegengesetzte zweite Oberfläche (22 ) hat und eine Mehrzahl von an der ersten Oberfläche (18 ) angeordneten Kontaktinseln (16 ) aufweist, dadurch gekennzeichnet, daß mehrere Stifte (32 ) aus der zweiten Oberfläche (22 ) des Substrats vorstehen und mit einer Schicht (36 ) aus Nickel-Phosphor und einer äußeren Schicht (34 ) aus Gold versehen sind; daß eine integrierte Schaltung (12 ) mit einer auf einer Bodenfläche der integrierten Schaltung angeordneten Mehrzahl von Chipinseln (30 ) versehen ist; und daß die Chipinseln (30 ) mit den Kontaktinseln (16 ) des Substrats (14 ) durch mehrere Lötverbindungen verbunden sind, die Bor, Nickel und Gold enthalten. - Schaltungskomponente nach Anspruch 5, dadurch gekennzeichnet, daß die Kontaktinseln (
16 ) ein Wolframmaterial enthalten. - Schaltungskomponente nach Anspruch 6, dadurch gekennzeichnet, daß die Stifte (
32 ) aus einem Kupfermaterial hergestellt sind. - Schaltungskomponente nach Anspruch 7, dadurch gekennzeichnet, daß das Substrat (
14 ) aus einem gemeinsam. gebrannten keramischen Material hergestellt ist. - Verfahren zum Herstellen einer Schaltungskomponente, enthaltend die folgenden Schritte: a) Herstellen eines Substrats (
14 ) mit einer Mehrzahl von Kontaktinseln (16 ); b) Anbringen einer Schicht (26 ) aus Nickel-Bor auf den Kontaktinseln (16 ); c) Anbringen einer Goldschicht (28 ) auf der Nickel-Bor-Schicht (26 ); d) Anbringen einer Mehrzahl von Stiften (32 ) auf dem Substrat (14 ); e) Anbringen einer Schicht (36 ) aus Nickel-Phosphor auf den Stiften; und f) Aufbringen einer Goldschicht (34 ) auf der Nickel-Phosphor-Schicht (36 ). - Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß eine integrierte Schaltung (
12 ) auf das Substrat (14 ) aufgelegt und die Kontaktinseln (16 ) derart erhitzt werden, daß das Nickel-Bor und das Gold wieder aufschmelzen, um die integrierte Schaltung mit dem Substrat zu verbinden. - Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß die Nickel-Bor-Schicht (
26 ) auf die Kontaktinseln (16 ) aufplattiert wird; daß eine Mehrzahl von Stiften (32 ) an dem Substrat (14 ) angebracht wurde; daß eine Schicht aus Gold auf die Nickel-Bor-Schicht der Kontaktinseln (16 ) und auf die Stifte (32 ) aufplattiert wird; daß danach die Kontaktinseln maskiert werden; daß sodann die Goldschicht von den Stiften (32 ) entfernt wird; daß eine Nickel-Phosphor-Schicht (36 ), gefolgt von einer Goldschicht (34 ) auf den Stiften (32 ) aufplattiert wurd und daß sodann die Maske von den Kontaktinseln (16 ) entfernt wird - Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die Kontaktinseln (
16 ) mit einer Nickel-Bor-Schicht (26 ) in einem stromlosen Bad plattiert werden.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/669,619 US5757071A (en) | 1996-06-24 | 1996-06-24 | C4 substrate contact pad which has a layer of Ni-B plating |
US08/669,619 | 1996-06-24 | ||
PCT/US1997/009060 WO1997050126A1 (en) | 1996-06-24 | 1997-05-27 | A c4 substrate contact pad which has a layer of ni-b plating |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19781558T1 DE19781558T1 (de) | 1999-05-12 |
DE19781558B4 true DE19781558B4 (de) | 2004-02-19 |
Family
ID=24687035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19781558T Expired - Lifetime DE19781558B4 (de) | 1996-06-24 | 1997-05-27 | Schaltungskomponente für ein IC-Gehäuse und Verfahren zu deren Herstellung |
Country Status (6)
Country | Link |
---|---|
US (2) | US5757071A (de) |
KR (1) | KR100326347B1 (de) |
AU (1) | AU3146197A (de) |
DE (1) | DE19781558B4 (de) |
GB (1) | GB2332093B (de) |
WO (1) | WO1997050126A1 (de) |
Families Citing this family (67)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2915888B1 (ja) * | 1998-01-28 | 1999-07-05 | 日本特殊陶業株式会社 | 配線基板及びその製造方法 |
US7244677B2 (en) * | 1998-02-04 | 2007-07-17 | Semitool. Inc. | Method for filling recessed micro-structures with metallization in the production of a microelectronic device |
US6406939B1 (en) | 1998-05-02 | 2002-06-18 | Charles W. C. Lin | Flip chip assembly with via interconnection |
SG75841A1 (en) | 1998-05-02 | 2000-10-24 | Eriston Invest Pte Ltd | Flip chip assembly with via interconnection |
SG82591A1 (en) | 1998-12-17 | 2001-08-21 | Eriston Technologies Pte Ltd | Bumpless flip chip assembly with solder via |
SG78324A1 (en) | 1998-12-17 | 2001-02-20 | Eriston Technologies Pte Ltd | Bumpless flip chip assembly with strips-in-via and plating |
TW444236B (en) | 1998-12-17 | 2001-07-01 | Charles Wen Chyang Lin | Bumpless flip chip assembly with strips and via-fill |
JP3160583B2 (ja) * | 1999-01-27 | 2001-04-25 | 日本特殊陶業株式会社 | 樹脂製基板 |
US6259161B1 (en) * | 1999-06-18 | 2001-07-10 | Mitsubishi Denki Kabushiki Kaisha | Circuit electrode connected to a pattern formed on an organic substrate and method of forming the same |
US6805278B1 (en) | 1999-10-19 | 2004-10-19 | Fci America Technology, Inc. | Self-centering connector with hold down |
US20020089836A1 (en) * | 1999-10-26 | 2002-07-11 | Kenzo Ishida | Injection molded underfill package and method of assembly |
US6335104B1 (en) * | 2000-02-22 | 2002-01-01 | International Business Machines Corporation | Method for preparing a conductive pad for electrical connection and conductive pad formed |
US6403460B1 (en) | 2000-08-22 | 2002-06-11 | Charles W. C. Lin | Method of making a semiconductor chip assembly |
US6562709B1 (en) | 2000-08-22 | 2003-05-13 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint |
US6551861B1 (en) | 2000-08-22 | 2003-04-22 | Charles W. C. Lin | Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive |
US6436734B1 (en) | 2000-08-22 | 2002-08-20 | Charles W. C. Lin | Method of making a support circuit for a semiconductor chip assembly |
US6402970B1 (en) | 2000-08-22 | 2002-06-11 | Charles W. C. Lin | Method of making a support circuit for a semiconductor chip assembly |
US6660626B1 (en) | 2000-08-22 | 2003-12-09 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint |
US6350633B1 (en) | 2000-08-22 | 2002-02-26 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint |
US6562657B1 (en) | 2000-08-22 | 2003-05-13 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint |
US6511865B1 (en) | 2000-09-20 | 2003-01-28 | Charles W. C. Lin | Method for forming a ball bond connection joint on a conductive trace and conductive pad in a semiconductor chip assembly |
US6350386B1 (en) | 2000-09-20 | 2002-02-26 | Charles W. C. Lin | Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly |
US6350632B1 (en) | 2000-09-20 | 2002-02-26 | Charles W. C. Lin | Semiconductor chip assembly with ball bond connection joint |
US6544813B1 (en) | 2000-10-02 | 2003-04-08 | Charles W. C. Lin | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment |
US6448108B1 (en) | 2000-10-02 | 2002-09-10 | Charles W. C. Lin | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment |
US6576493B1 (en) | 2000-10-13 | 2003-06-10 | Bridge Semiconductor Corporation | Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps |
US7094676B1 (en) | 2000-10-13 | 2006-08-22 | Bridge Semiconductor Corporation | Semiconductor chip assembly with embedded metal pillar |
US6492252B1 (en) | 2000-10-13 | 2002-12-10 | Bridge Semiconductor Corporation | Method of connecting a bumped conductive trace to a semiconductor chip |
US6740576B1 (en) | 2000-10-13 | 2004-05-25 | Bridge Semiconductor Corporation | Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly |
US7075186B1 (en) | 2000-10-13 | 2006-07-11 | Bridge Semiconductor Corporation | Semiconductor chip assembly with interlocked contact terminal |
US7132741B1 (en) | 2000-10-13 | 2006-11-07 | Bridge Semiconductor Corporation | Semiconductor chip assembly with carved bumped terminal |
US7129575B1 (en) | 2000-10-13 | 2006-10-31 | Bridge Semiconductor Corporation | Semiconductor chip assembly with bumped metal pillar |
US6872591B1 (en) | 2000-10-13 | 2005-03-29 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with a conductive trace and a substrate |
US7319265B1 (en) | 2000-10-13 | 2008-01-15 | Bridge Semiconductor Corporation | Semiconductor chip assembly with precision-formed metal pillar |
US6876072B1 (en) | 2000-10-13 | 2005-04-05 | Bridge Semiconductor Corporation | Semiconductor chip assembly with chip in substrate cavity |
US6548393B1 (en) | 2000-10-13 | 2003-04-15 | Charles W. C. Lin | Semiconductor chip assembly with hardened connection joint |
US6908788B1 (en) | 2000-10-13 | 2005-06-21 | Bridge Semiconductor Corporation | Method of connecting a conductive trace to a semiconductor chip using a metal base |
US6440835B1 (en) | 2000-10-13 | 2002-08-27 | Charles W. C. Lin | Method of connecting a conductive trace to a semiconductor chip |
US7264991B1 (en) | 2000-10-13 | 2007-09-04 | Bridge Semiconductor Corporation | Method of connecting a conductive trace to a semiconductor chip using conductive adhesive |
US7414319B2 (en) * | 2000-10-13 | 2008-08-19 | Bridge Semiconductor Corporation | Semiconductor chip assembly with metal containment wall and solder terminal |
US7009297B1 (en) | 2000-10-13 | 2006-03-07 | Bridge Semiconductor Corporation | Semiconductor chip assembly with embedded metal particle |
US6984576B1 (en) | 2000-10-13 | 2006-01-10 | Bridge Semiconductor Corporation | Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip |
US6576539B1 (en) | 2000-10-13 | 2003-06-10 | Charles W.C. Lin | Semiconductor chip assembly with interlocked conductive trace |
US6699780B1 (en) | 2000-10-13 | 2004-03-02 | Bridge Semiconductor Corporation | Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching |
US6949408B1 (en) | 2000-10-13 | 2005-09-27 | Bridge Semiconductor Corporation | Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps |
US6667229B1 (en) | 2000-10-13 | 2003-12-23 | Bridge Semiconductor Corporation | Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip |
US7190080B1 (en) | 2000-10-13 | 2007-03-13 | Bridge Semiconductor Corporation | Semiconductor chip assembly with embedded metal pillar |
US6537851B1 (en) | 2000-10-13 | 2003-03-25 | Bridge Semiconductor Corporation | Method of connecting a bumped compliant conductive trace to a semiconductor chip |
US6673710B1 (en) | 2000-10-13 | 2004-01-06 | Bridge Semiconductor Corporation | Method of connecting a conductive trace and an insulative base to a semiconductor chip |
US7071089B1 (en) | 2000-10-13 | 2006-07-04 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with a carved bumped terminal |
FR2818088B1 (fr) * | 2000-12-11 | 2003-02-28 | Air Liquide | Procede de realisation d'une brasure entre des billes metalliques d'un composant electronique et des plages d'accueil d'un circuit et four de brasage pour la mise en oeuvre de ce procede |
US6444489B1 (en) | 2000-12-15 | 2002-09-03 | Charles W. C. Lin | Semiconductor chip assembly with bumped molded substrate |
US6653170B1 (en) | 2001-02-06 | 2003-11-25 | Charles W. C. Lin | Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit |
US6908784B1 (en) * | 2002-03-06 | 2005-06-21 | Micron Technology, Inc. | Method for fabricating encapsulated semiconductor components |
US6903442B2 (en) * | 2002-08-29 | 2005-06-07 | Micron Technology, Inc. | Semiconductor component having backside pin contacts |
US6791845B2 (en) * | 2002-09-26 | 2004-09-14 | Fci Americas Technology, Inc. | Surface mounted electrical components |
US7242097B2 (en) * | 2003-06-30 | 2007-07-10 | Intel Corporation | Electromigration barrier layers for solder joints |
US7993983B1 (en) | 2003-11-17 | 2011-08-09 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with chip and encapsulant grinding |
US7425759B1 (en) | 2003-11-20 | 2008-09-16 | Bridge Semiconductor Corporation | Semiconductor chip assembly with bumped terminal and filler |
US7538415B1 (en) | 2003-11-20 | 2009-05-26 | Bridge Semiconductor Corporation | Semiconductor chip assembly with bumped terminal, filler and insulative base |
US20050199117A1 (en) * | 2004-03-12 | 2005-09-15 | Quinn Timothy D. | Tool adaptor for use with a reciprocating saw |
US7268421B1 (en) | 2004-11-10 | 2007-09-11 | Bridge Semiconductor Corporation | Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond |
US7750483B1 (en) | 2004-11-10 | 2010-07-06 | Bridge Semiconductor Corporation | Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal |
US7446419B1 (en) | 2004-11-10 | 2008-11-04 | Bridge Semiconductor Corporation | Semiconductor chip assembly with welded metal pillar of stacked metal balls |
US7811863B1 (en) | 2006-10-26 | 2010-10-12 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment |
US9190377B2 (en) * | 2010-06-24 | 2015-11-17 | Indium Corporation | Metal coating for indium bump bonding |
JP6546892B2 (ja) * | 2016-09-26 | 2019-07-17 | 株式会社 日立パワーデバイス | 半導体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3904461A (en) * | 1972-10-02 | 1975-09-09 | Bendix Corp | Method of manufacturing solderable thin film microcircuit with stabilized resistive films |
US4675243A (en) * | 1983-02-25 | 1987-06-23 | Shinko Electric Industries Co., Ltd. | Ceramic package for semiconductor devices |
US5436412A (en) * | 1992-10-30 | 1995-07-25 | International Business Machines Corporation | Interconnect structure having improved metallization |
US5468995A (en) * | 1994-07-05 | 1995-11-21 | Motorola, Inc. | Semiconductor device having compliant columnar electrical connections |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2201542B1 (de) * | 1972-10-02 | 1977-09-09 | Bendix Corp | |
US4323914A (en) * | 1979-02-01 | 1982-04-06 | International Business Machines Corporation | Heat transfer structure for integrated circuit package |
JP2552159B2 (ja) * | 1987-02-02 | 1996-11-06 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
EP0308971B1 (de) * | 1987-09-24 | 1993-11-24 | Kabushiki Kaisha Toshiba | Lötstelle und Verfahren zu ihrer Bewerkstelligung |
US5089881A (en) * | 1988-11-03 | 1992-02-18 | Micro Substrates, Inc. | Fine-pitch chip carrier |
JPH0359972A (ja) * | 1989-07-27 | 1991-03-14 | Yazaki Corp | 電気接点 |
US5583073A (en) * | 1995-01-05 | 1996-12-10 | National Science Council | Method for producing electroless barrier layer and solder bump on chip |
JPH08306816A (ja) * | 1995-04-28 | 1996-11-22 | Sumitomo Metal Ind Ltd | 電極パッド |
-
1996
- 1996-06-24 US US08/669,619 patent/US5757071A/en not_active Expired - Lifetime
-
1997
- 1997-05-27 KR KR1019980710513A patent/KR100326347B1/ko not_active IP Right Cessation
- 1997-05-27 GB GB9827382A patent/GB2332093B/en not_active Expired - Fee Related
- 1997-05-27 AU AU31461/97A patent/AU3146197A/en not_active Abandoned
- 1997-05-27 DE DE19781558T patent/DE19781558B4/de not_active Expired - Lifetime
- 1997-05-27 WO PCT/US1997/009060 patent/WO1997050126A1/en active IP Right Grant
- 1997-10-07 US US08/946,418 patent/US5893725A/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3904461A (en) * | 1972-10-02 | 1975-09-09 | Bendix Corp | Method of manufacturing solderable thin film microcircuit with stabilized resistive films |
US4675243A (en) * | 1983-02-25 | 1987-06-23 | Shinko Electric Industries Co., Ltd. | Ceramic package for semiconductor devices |
US5436412A (en) * | 1992-10-30 | 1995-07-25 | International Business Machines Corporation | Interconnect structure having improved metallization |
US5468995A (en) * | 1994-07-05 | 1995-11-21 | Motorola, Inc. | Semiconductor device having compliant columnar electrical connections |
Also Published As
Publication number | Publication date |
---|---|
KR20000022103A (ko) | 2000-04-25 |
US5757071A (en) | 1998-05-26 |
AU3146197A (en) | 1998-01-14 |
GB2332093A (en) | 1999-06-09 |
GB2332093B (en) | 2000-11-29 |
DE19781558T1 (de) | 1999-05-12 |
GB9827382D0 (en) | 1999-02-03 |
WO1997050126A1 (en) | 1997-12-31 |
US5893725A (en) | 1999-04-13 |
KR100326347B1 (ko) | 2002-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19781558B4 (de) | Schaltungskomponente für ein IC-Gehäuse und Verfahren zu deren Herstellung | |
DE19717611B4 (de) | Struktur zum Anbringen von elektronischen Komponenten | |
DE19653499B4 (de) | Lotzuführgerät und Lotzuführverfahren | |
DE102005028951B4 (de) | Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung | |
DE10148120B4 (de) | Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers | |
DE3817600C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit einem keramischen Substrat und einem integrierten Schaltungskreis | |
DE4113954A1 (de) | Matrix-verbindungsglied | |
DE2355471A1 (de) | Aus mehreren ebenen bestehende packung fuer halbleiterschaltungen | |
DE2032872A1 (de) | Verfahren zum Herstellen weichlötfähiger Kontakte zum Einbau von Halbleiterbauelementen in Gehäuse | |
DE2810054A1 (de) | Elektronische schaltungsvorrichtung und verfahren zu deren herstellung | |
DE69723801T2 (de) | Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung | |
EP0645953B1 (de) | Verfahren zur Herstellung einer zwei- oder mehrlagigen Verdrahtung und danach hergestellte zwei- oder mehrlagige Verdrahtung | |
DE112005000438B4 (de) | Eine Zwischenverbindungsstruktur und ein Verfahren zum Verbinden von vergrabenen Signalleitungen mit elektrischen Vorrichtungen | |
DE2217647B2 (de) | Verbindungsanordnung zum Anschließen einer integrierten Schaltung und Verfahren zu ihrer Herstellung | |
EP1106040A1 (de) | Verfahren zur herstellung von verdrahtungen mit elektrisch leitenden querverbindungen zwischen ober- und unterseite eines substrats sowie verdrahtung mit derartigen querverbindungen | |
DE10241589B4 (de) | Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern | |
DE1943933A1 (de) | Gedruckte Schaltung | |
DE10302022B4 (de) | Verfahren zur Herstellung eines verkleinerten Chippakets | |
EP2067390B1 (de) | Verfahren zur herstellung einer anordnung optoelektronischer bauelemente und anordnung optoelektronischer bauelemente | |
DE10017746A1 (de) | Elektronisches Bauteil mit mikroskopisch kleinen Kontaktflächen und Verfahren zu seiner Herstellung | |
EP0090820B1 (de) | Elektronische dünnschichtschaltung und deren herstellungsverfahren | |
DE2443245A1 (de) | Verfahren zum herstellen einer multichip-verdrahtung | |
DE2650348A1 (de) | Elektrische schaltungsanordnung | |
WO2006000291A1 (de) | Verfahren zur herstellung einer keramischen leiterplatte | |
DE3704200A1 (de) | Verfahren zur herstellung einer verbindung zwischen einem bonddraht und einer kontaktflaeche bei hybriden dickschicht-schaltkreisen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: H01L 23/50 |
|
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |