DE19811624A1 - Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür - Google Patents
Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafürInfo
- Publication number
- DE19811624A1 DE19811624A1 DE19811624A DE19811624A DE19811624A1 DE 19811624 A1 DE19811624 A1 DE 19811624A1 DE 19811624 A DE19811624 A DE 19811624A DE 19811624 A DE19811624 A DE 19811624A DE 19811624 A1 DE19811624 A1 DE 19811624A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- protective layer
- gate
- source
- organic protective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
Die Erfindung betrifft eine Aktivmatrix-Flüssigkristall-
Anzeigevorrichtung (AMLCD) mit Dünnschichttransistoren und
Pixelelektroden, welche an die Dünnschichttransistoren
angeschlossen und zu einer Matrix angeordnet sind, insbesondere
ein einfaches Herstellungsverfahren für ein aktives Paneel
einer AMLCD, mit dem die Defekte in dem aktiven Paneel
verringert werden können.
Unter verschiedenen Anzeigevorrichtungen zum Anzeigen von
Bildern auf einem Bildschirm sind Dünnschicht-
Flachpaneelanzeigevorrichtungen weit verbreitet, weil sie
relativ dünn und leicht sind.
Flüssigkristall-Anzeigevorrichtungen (LCD's) werden
intensiv entwickelt und erforscht, weil sie eine ausreichend
hohe Auflösung und eine ausreichend schnelle Reaktionszeit zum
Anzeigen von bewegten Bildern aufweisen.
Das Prinzip der Flüssigkristallanzeigevorrichtung beruht
auf optischer Anisotropie und Polaristaionseigenschaften von
Flüssigkristallmaterialien. Durch diese Eigenschaften kann die
Richtung, in welcher die Flüssigkristallmoleküle ausgerichtet
sind, durch Anlegen eines externen elektrischen Feldes
gesteuert werden. Abhängig von der Ausrichtung der
Flüssigkristallmoleküle wird Licht entweder durch die
Flüssigkristallmoleküle hindurchgelassen oder nicht. Eine LCD
nutzt effektiv dieses charakteristische Verhalten von
Flüssigkristallmaterial.
Kürzlich erhielten AMLCDs, welche zu einer Matrix
angeordnete TFTs und Pixelelektroden aufweisen, große
Aufmerksamkeit, weil sie eine gute Bildqualität haben und
natürliche Farben liefern.
Im folgenden wird der Aufbau einer konventionellen LCD
beschrieben. Die konventionelle LCD weist zwei Paneele mit
jeweils vielen darauf angeordneten Elementen und eine zwischen
den beiden Paneelen ausgebildete Flüssigkristallschicht auf.
Das erste Paneel (oder Farbfilterpaneel) weist rote (R), grüne
(G) und blaue (B) Farbfilter auf, welche auf einem
transparenten Substrat des ersten Paneels entsprechend den
Pixeln der LCD aufeinanderfolgend angeordnet sind und mit einer
Matrix von Pixeln zusammenwirken, wobei jedem Pixel jeweils
eine Gruppe von diesen drei Filtern, d. h. jeweils ein roter
(R), ein grüner (G) und ein blauer (B) Farbfilter zugeordnet
ist. Zwischen diesen Farbfiltergruppen ist eine schwarze Matrix
angeordnet. Auf den Farbfiltern ist eine gemeinsame Elektrode
ausgebildet.
Das zweite Paneel (oder aktive Paneel) weist eine Mehrzahl
von Pixelelektroden auf, welche auf einem transparenten
Substrat an den Pixeln der LCD entsprechenden Positionen
ausgebildet sind. Das erste Paneel und das zweite Paneel sind
derart zusammengefügt, daß die Mehrzahl von Pixelelektroden der
Mehrzahl von Farbfiltern zugewandt ist. Eine Mehrzahl von
Signalbusleitungen erstreckt sich in der Zeilenrichtung der
Pixelelektroden. Eine Mehrzahl von Datenbusleitungen erstreckt
sich in der Spaltenrichtung der Pixelelektroden. In einem
Eckbereich der Pixelelektrode ist ein Dünnschichttransistor
ausgebildet, um ein elektrisches Signal an das Pixel anzulegen.
Die Gateelektrode des Dünnschichttransistors ist an eine
entsprechende Signalbusleitung (d. h. Gatebusleitung)
angeschlossen und die Sourceelektrode des
Dünnschichttransistors ist an eine entsprechende
Datenbusleitung (d. h. Sourcebusleitung) angeschlossen. Die
Endbereiche der Gatebusleitungen und die der Sourcebusleitungen
weisen Anschlüsse (Pads) auf, um extern angelegte elektrische
Signale aufzunehmen.
Das oben beschriebene erste und das zweite Paneel werden
miteinander verbunden und einander zugewandt angeordnet, wobei
sie einen vorbestimmten Abstand (Zellenspalt) voneinander
aufweisen und ein Flüssigkristallmaterial in den Zellenspalt
zwischen die beiden Paneele injiziert wird.
Der Herstellungsprozeß für das konventionelle
Flüssigkristallpaneel ist ziemlich kompliziert und erfordert
mehrere unterschiedliche Herstellungsschritte. Insbesondere das
aktive Paneel mit Dünnschichttransistoren und Pixelelektroden
erfordert viele Herstellungsschritte. Deswegen besteht ein
Bedarf, das Herstellungsverfahren zu vereinfachen, um die
möglichen Defekte, welche während der Herstellung des aktiven
Paneels auftreten können, zu verringern, und um den Aufwand und
die Schwierigkeiten, welche die Herstellung der
Flüssigkristallanzeige mit sich bringt, zu verringern.
Ein herkömmliches Herstellungsverfahren für ein aktives
Paneel einer AMLCD wird nachfolgend, bezogen auf den
Maskierungsprozeß, beschrieben. Fig. 1 zeigt eine vergrößerte
Draufsicht auf einen Abschnitt eines aktiven Paneels einer
AMLCD und die Fig. 2a bis 2f zeigen Schnittansichten während
der Herstellungsschritte des aktiven Paneels entlang der Linie
II-II in Fig. 1.
Ein erstes Metall wird durch Vakuumbedampfen auf ein
Substrat 11 aufgetragen und strukturiert, um eine
Gate-Elektrode 13, eine Gate-Busleitung 15 und ein Gate-Pad 17 in
einem ersten Maskierungsschritt auszubilden (Fig. 2a).
Ein Isoliermaterial 19a, wie Siliziumnitrid oder
Siliziumoxid, ein intrinsisches Halbleitermaterial 21a, ein mit
Fremdatomen dotiertes Halbleitermaterial 23a und ein zweites
Metall werden aufeinanderfolgend durch Vakuumbedampfen auf der
resultierenden Oberfläche des Substrates einschließlich des
ersten Metalls aufgetragen und das zweite Metall wird
strukturiert, um eine Source-Elektrode 33, eine Drain-Elektrode
43, eine Source-Busleitung 35 und ein Source-Pad 37 in einem
zweiten Maskierungsschritt auszubilden (Fig. 2b).
Der freiliegende Bereich des mit Fremdatomen dotierten
Halbleitermaterials 23a wird entfernt, um eine dotierte
Halbleiterschicht 23 auszubilden, wobei die Source-Elektrode
33, die Drain-Elektrode 43, die Source-Busleitung 35 und das
Source-Pad 37 als Masken verwendet werden. Dies dient zum
vollständigen Entfernen der freiliegenden Bereiche des mit
Fremdatomen dotierten Halbleitermaterials 23a. Eine zusätzliche
Maske ist für diesen Schritt nicht erforderlich (Fig. 2c).
Dann werden Bereiche des Isoliermaterials 19a und Bereiche
des intrinsischen Halbleitermaterials 21a zusammen selektiv
entfernt, um eine Gate-Isolierschicht 19 und eine
Halbleiterschicht 21 in einem über der Gate-Elektrode 13
befindlichen aktiven Bereich in einem dritten
Maskierungsschritt auszubilden. Gleichzeitig werden das
Isoliermaterial 19a und das Halbleitermaterial 21a, welche die
Gate-Busleitung 15 und das Gate-Pad 17 bedecken, vollständig
entfernt, wohingegen das Isoliermaterial 19a und das
halbleitende Material 21a unter der Source-Busleitung 35 und
dem Source-Pad 37 verbleiben (Fig. 2d).
Durch Auftragen eines Isoliermaterials, wie Siliziumnitrid
oder Siliziumoxid wird eine anorganische Schutzschicht 39 auf
der resultierenden Oberfläche des Substrates, einschließlich
der Source-Elektrode 33 der Drain-Elektrode 43 des Gate-Pads 17
und des Source-Pads 37 ausgebildet. Dann wird die anorganische
Schutzschicht 39 strukturiert, um ein Drain-Kontaktloch 61, ein
Gate-Pad-Kontaktloch 63 und ein Source-Pad-Kontaktloch 65
auszubilden, welche in einem vierten Maskierungsschritt jeweils
Bereiche der Drain-Elektrode 43, des Gate-Pads 17 bzw. des
Source-Pads 37 freilegen (Fig. 2e).
Indiumzinnoxid (ITO) wird durch Vakuumbedampfen auf der
Schutzschicht 39 aufgetragen und in einem fünften
Maskierungsschritt strukturiert, um eine Pixel-Elektrode 53,
einen Gate-Pad-Anschluß 57 und einen Source-Pad-Anschluß 77
auszubilden. Die Pixel-Elektrode 53 ist durch das
Drain-Kontaktloch 61 hindurch an die Drain-Elektrode 43
angeschlossen. Der Gate-Pad-Anschluß 57 ist durch das Gate-Pad-
Kontaktloch 63 hindurch an das Gate-Pad 17 angeschlossen. Der
Source-Pad-Anschluß 77 ist durch das Source-Pad-Kontaktloch 65
hindurch an das Source-Pad 37 angeschlossen (Fig. 2f).
Ferner können zusätzliche Maskierungsschritte erforderlich
sein, wenn das Gate-Pad 17 gemäß einem anderen
Herstellungsverfahren ausgebildet wird oder wenn andere, als
die oben beschriebenen Elemente ausgebildet werden sollen.
Während des Herstellens des herkömmlichen aktiven Paneels
tritt das Problem der Leitungsunterbrechung während des
Auftragens des Indiumzinnoxid zum Ausbilden der Pixel-Elektrode
53 auf, weil in dem Bereich, wo die Pixel-Elektrode 53 und die
Drain-Elektrode 43 verbunden sind, ein gestuftes Profil
vorhanden ist. Das gestufte Profil wird von der Drain-Elektrode
43 ausgebildet, welche sich über den Rand der Halbleiterschicht
21, der dotierten Halbleiterschicht 23 und der Gate-
Isolierschicht 19 hinaus erstreckt (Fig. 3a und 3b). Während
des Ätzprozesses (Fig. 2d) verursacht das gemeinsame selektive
Abätzen des Halbleitermaterials 21a und der Gate-Isolierschicht
19 ein Einkerben, welches das gestufte Profil hervorruft.
Dadurch tritt Leitungsunterbrechung der Pixel-Elektrode 53 an
einer mit LD markierten Stelle nahe an dem Rand der
Drain-Elektrode (wie aus Fig. 3a ersichtlich) auf. Die
Leitungsunterbrechung der Pixel-Elektrode 53 führt zu einer
Verringerung der Produktionsausbeute des aktiven Paneels.
Gemäß einer bevorzugten Ausführungsform der Erfindung
weist ein Herstellungsverfahren eines aktiven Paneels für eine
LCD folgende Schritte auf: Ausbilden einer ersten leitenden
Schicht durch Auftragen und Strukturieren eines ersten
leitenden Materials auf einem Substrat; aufeinanderfolgendes
Auftragen eines ersten anorganischen Isoliermaterials, eines
intrinsischen Halbleitermaterials, eines mit Fremdatomen
dotierten Halbleitermaterials und eines zweiten leitenden
Materials auf der resultierenden Oberfläche des Substrates;
Strukturieren des zweiten leitenden Materials und Strukturieren
der dotierten Halbleiterschicht; Strukturieren des
Halbleitermaterials und des ersten anorganischen
Isoliermaterials, um einen Bereich der ersten leitenden Schicht
und einen Bereich des Substrats freizulegen. Ausbilden einer
organischen Schutzschicht mit einer Mehrzahl von
Kontaktausnehmungen zum Freilegen eines Bereichs der ersten
leitenden Schicht und eines Bereichs der zweiten leitenden
Schicht durch Auftragen und Strukturieren eines organischen
Isoliermaterials auf der resultierenden Oberfläche des
Substrats einschließlich der zweiten leitenden Schicht; und
Ausbilden einer dritten leitenden Schicht, welche an einen
Bereich der ersten leitenden Schicht und an einen Bereich der
zweiten leitenden Schicht durch die Kontaktausnehmungen
hindurch angeschlossen ist, durch Auftragen und Strukturieren
eines dritten leitenden Materials auf der resultierenden
Oberfläche des Substrat s einschließlich der organischen
Schutzschicht.
In der Zeichnung zeigen:
Fig. 1 eine vergrößerte Draufsicht, welche den Aufbau
eines Abschnitts eines herkömmlichen aktiven Paneels einer LCD
zeigt;
Fig. 2a bis 2f Schnittansichten entlang der Linie II-II
aus Fig. 1 während der Herstellungsschritte eines
herkömmlichen aktiven Paneels einer LCD;
Fig. 3a eine Schnittansicht entlang der Linie II-II aus
Fig. 1, welche den Aufbau eines Abschnitts eines herkömmlichen
aktiven Paneels einer LCD zeigt;
Fig. 3b eine vergrößerte Schnittansicht, welche
Leitungsunterbrechungen in Bereichen des in Fig. 3a gezeigten,
herkömmlichen aktiven Paneels zeigt;
Fig. 4 eine vergrößerte Draufsicht, welche den Aufbau
eines Abschnitts eines aktiven Paneels einer LCD gemäß einer
bevorzugten Ausführungsform der Erfindung zeigt;
Fig. 5a bis 5f Schnittansichten entlang der Linie V-V
aus Fig. 4 während der Herstellungsschritte eines aktiven
Paneels einer LCD gemäß einer bevorzugten Ausführungsform der
Erfindung;
Fig. 6a eine Schnittansicht entlang der Linie V-V aus
Fig. 4, welche den Aufbau eines Bereichs eines aktiven Paneels
einer LCD gemäß einer bevorzugten Ausführungsform der Erfindung
zeigt;
Fig. 6b eine vergrößerte Schnittansicht, welche den
Aufbau eines Bereichs des in Fig. 6a gezeigten aktiven Paneels
einer LCD gemäß einer bevorzugten Ausführungsform der Erfindung
zeigt, bei welchem Leitungsunterbrechungen eliminiert wurden:
Fig. 7a bis 7c Schnittansichten entlang Linie V-V aus
Fig. 4, während der Herstellungsschritte eines aktiven Paneels
einer LCD gemäß einer anderen bevorzugten Ausführungsform der
Erfindung, welches eine anorganische Schutzschicht aufweist;
Fig. 8a bis 8c Schnittansichten entlang der Linie V-V
aus Fig. 4 während der Herstellungsschritte eines aktiven
Paneels einer LCD einer weiteren, anderen bevorzugten
Ausführungsform der Erfindung, welches eine anorganische
Schutzschicht aufweist;
Fig. 9a bis 9c Schnittansichten entlang der Linie V-V
aus Fig. 4 während der Herstellungsschritte eines aktiven
Paneels einer LCD einer weiteren, anderen bevorzugten
Ausführungsform der Erfindung, welches
Stickstoffplasmabehandlung aufweist;
Fig. 10a bis 10c Schnittansichten entlang der Linie V-V
aus Fig. 4 während der Herstellungsschritte eines aktiven
Paneels einer LCD einer weiteren, anderen bevorzugten
Ausführungsform der Erfindung bei welchem das Gate-Pad
vollständig freigelegt ist.
Im folgenden wird ein Herstellungsverfahren eines aktiven
Paneels gemäß der bevorzugten Ausführungsformen der Erfindung
beschrieben.
Ein erstes Metall wird durch Vakuumbedampfen auf ein
Substrat aufgetragen und strukturiert, um eine Gate-Elektrode,
eine Gate-Busleitung und ein Gate-Pad auszubilden. Ein erstes
Isoliermaterial, ein Halbleitermaterial, ein mit Fremdatomen
dotiertes Halbleitermaterial und ein zweites Metall werden
aufeinanderfolgend auf die resultierende Oberfläche des
Substrates einschließlich der Gate-Elektrode der Gate-
Busleitung und des Gate-Pads aufgetragen. Dann wird das zweite
Metall strukturiert, um eine Source-Elektrode und eine Drain-
Elektrode über der Gate-Elektrode auszubilden sowie eine
Source-Busleitung und ein Source-Pad über der dotierten
Halbleiterschicht auszubilden. Der freiliegende Bereich der
dotierten Halbleiterschicht wird entfernt, wobei die Source-
Elektrode, die Drain-Elektrode, die Source-Busleitung und das
Source-Pad als Masken verwendet werden. Die freiliegenden
Bereiche der Halbleiterschicht und der ersten Isolierschicht
werden entfernt, außer den Bereichen der Halbleiterschicht und
der ersten Isolierschicht, welche zwischen der Source-Elektrode
und der Drain-Elektrode freiliegen. Eine organische Schicht
wird auf der resultierenden Oberfläche des Substrates
einschließlich der Source-Elektrode, der Drain-Elektrode, der
Source-Busleitung und des Source-Pads aufgetragen, um eine
Schutzschicht auszubilden. Die Schutzschicht wird strukturiert,
um Kontaktausnehmungen über der Drain-Elektrode, dem Gate-Pad
und dem Source-Pad auszubilden. Ein transparentes, leitendes
Material wird durch Vakuumbedampfen auf der resultierenden
Oberfläche des Substrats, einschließlich der Schutzschicht
aufgetragen und strukturiert, um eine Pixel-Elektrode über der
Drain-Elektrode, einen Gate-Pad-Anschluß über dem Gate-Pad und
einen Source-Pad-Anschluß über dem Source-Pad auszubilden.
Fig. 4 zeigt eine vergrößerte Draufsicht, welche den
Aufbau eines Abschnitts eines aktiven Paneels einer LCD gemäß
einer bevorzugten Ausführungsform der Erfindung zeigt;
Fig. 5a bis 5f zeigen Schnittansichten entlang der
Linie V-V aus Fig. 4 während der Herstellungsschritte eines
aktiven Paneels einer LCD gemäß einer bevorzugten
Ausführungsform der Erfindung.
Ein erstes, Aluminium aufweisendes Metall wird durch
Vakuumbedampfen auf ein Substrat 111 aufgetragen und in einem
ersten Maskierungsschritt strukturiert, um eine Gate-Elektrode
113, eine Gate-Busleitung 115 und ein Gate-Pad 117 auszubilden.
Die Gate-Elektrode 113 ist in einem Eckbereich einer Pixel-
Elektrode ausgebildet. Die Pixel-Elektroden sind zu einer
Matrix angeordnet. Die Gate-Busleitung 115 ist an die in
Zeilenrichtung ausgebildeten Gate-Elektroden 113 angeschlossen.
Das Gate-Pad 117 ist an einem Ende der Gate-Busleitung 115
ausgebildet, welches an einen Anschluß einer externen
Treibereinheit angeschlossen ist (Fig. 5a).
Ein anorganisches Isoliermaterial 119a, wie Siliziumnitrid
oder Siliziumoxid, ein intrinsisches Halbleitermaterial 121a,
wie amorphes Silizium, ein mit Fremdatomen dotiertes
Halbleitermaterial 123a, wie mit Fremdatomen dotiertes
Silizium, und ein zweites Metall, welches Chrom aufweist,
werden aufeinanderfolgend auf der resultierenden Oberfläche des
Substrats einschließlich der Gate-Elektrode 113, der Gate-
Busleitung 115 und des Gate-Pads 117 aufgetragen. Das zweite
Metall wird strukturiert, um eine Source-Elektrode 113, eine
Source-Busleitung 135 und ein Source-Pad 137 in einem zweiten
Maskierungsschritt auszubilden. Die Source-Elektrode 133
überlappt einen Abschnitt der Gate-Elektrode 113, wobei das
Halbleitermaterial 121a, das mit Fremdatomen dotierte
Halbleitermaterial 123a, und das anorganische Isoliermaterial
119a dazwischen ausgebildet ist. Die Drain-Elektrode 143 ist
von der Source-Elektrode 133 getrennt und überlappt einen
anderen Abschnitt der Gate-Elektrode 113, wobei das
Halbleitermaterial 121a, das mit Fremdatomen dotierte
Halbleitermaterial 123a, und das anorganische Isoliermaterial
119a dazwischen ausgebildet ist. Die Source-Busleitung 135 ist
an die in Spaltenrichtung ausgebildeten Source-Elektroden 133
angeschlossen. Das Source-Pad 137 ist an einem Ende der Source-
Busleitung 135 ausgebildet (Fig. 5b).
Der freiliegende Bereich des mit Fremdatomen dotierten
Halbleitermaterials 123a wird durch ein Trockenätzverfahren
entfernt, um eine mit Fremdatomen dotierte Halbleiterschicht
123 auszubilden (Fig. 5c).
In einem dritten Maskierungsschritt werden das
anorganische Isoliermaterial 119a und das intrinsische
Halbleitermaterial 121a strukturiert, um über der Gate-
Elektrode 113 eine Halbleiterschicht 121 als Kanalschicht und
eine erste Isolierschicht 119 auszubilden. Gleichzeitig wird
das Gate-Pad 117 vollständig freigelegt. Unter dem Source-Pad
137 verbleibt eine Dummy-Dünnfilmschicht aus dem mit
Fremdatomen dotierten Halbleitermaterial 123a und dem
Halbleitermaterial 121a (Fig. 5d).
Ein organisches Material wie bevorzugt BCB
(Benzozyklobuten), PFCB (Perfluorozyklobutan) oder fluoriertes
d-Paraxylol wird auf der Oberfläche des Substrats 111,
einschließlich der Source-Elektrode 133, der Drain-Elektrode
143, der Source-Busleitung 135 und des Source-Pads 137
aufgetragen, um eine organische Schutzschicht 139 auszubilden.
In einem vierten Maskierungsschritt wird die organische
Schutzschicht 139 strukturiert, um ein Drain-Kontaktloch 161,
ein Gate-Pad-Kontaktloch 163 und ein Source-Pad-Kontaktloch 165
auszubilden. Das Drain-Kontaktloch wird durch Entfernen des die
Drain-Elektrode 143 bedeckenden Bereichs der organischen
Schutzschicht 139 ausgebildet, um die Drain-Elektrode 143
freizulegen. Das Gate-Pad-Kontaktloch 163 wird durch Entfernen
des das Gate-Pad 117 bedeckenden Bereichs der organischen
Schutzschicht 139 ausgebildet, um das Gate-Pad 117 freizulegen.
Das Source-Pad-Kontaktloch 165 wird durch Entfernen des das
Source-Pad 137 bedeckenden Bereichs der organischen
Schutzschicht 139 ausgebildet, um das Source-Pad 137
freizulegen (Fig. 5e).
Indiumzinnoxid wird durch Vakuumbedampfen auf der
resultierenden Oberfläche des Substrats, einschließlich der
Schutzschicht 139 aufgetragen und in einem fünften
Maskierungsschritt strukturiert, um eine Pixel-Elektrode 153,
einen Gate-Pad-Anschluß 157 und einen Source-Pad-Anschluß 177
auszubilden. Die Pixel-Elektrode 153 ist durch-das Drain-
Kontaktloch 161 hindurch an die Drain-Elektrode 143
angeschlossen. Der Gate-Pad-Anschluß 157 ist durch das Gate-
Pad-Kontaktloch 163 hindurch an das Gate-Pad 117 angeschlossen.
Der Source-Pad-Anschluß 177 ist durch das Source-Pad-
Kontaktloch 165 hindurch an das Source-Pad 137 angeschlossen
(Fig. 5f).
Beim Entfernen der Bereiche der Halbleiterschicht 121a und
der Gate-Isolierschicht 119a durch Abätzen wie im dritten
Maskierungsschritt dieser bevorzugten Ausführungsform treten
Einkerbungen der Schichten unterhalb der Metallschicht an
Stellen wie unter der Source-Elektrode 133, der Drain-Elektrode
143 und dem Source-Pad 137 auf, weil Naßätzverfahren verwendet
werden. Dies verursacht ein gestuftes Profil und
Leitungsunterbrechungen können durch den eingekerbten Bereich
verursacht werden, wenn die gestufte Oberfläche beschichtet
wird.
Jedoch wird gemäß eines Merkmals der bevorzugten
Ausführungsform der Erfindung eine glatte Oberfläche auf dem
Substrat ausgebildet, wenn ein organisches Isoliermaterial wie
BCB, PFCB und fluoriertes d-Paraxylol aufgetragen wird, um eine
organische Schutzschicht 139 auszubilden, wodurch das Auftreten
eines gestuften Profils vermieden wird. Durch die neue
Schutzschicht 139 treten in den folgenden Schichten,
einschließlich der Pixel-Elektrode 153 und der Pad-Anschlüsse
157 und 177 keine in Defekte resultierenden
Leitungsunterbrechungen auf (Fig. 6a und 6b).
Gemäß Beispiel 1 berührt die Halbleiterschicht 121 die
bevorzugt aus BCB, PFCB oder fluoriertem d-Paraxylol
hergestellte Schutzschicht 139 (Fig. 5f). In diesem Fall kann
die Instabilität des Übergangs zwischen dem organischen
Material 139 und der Halbleiterschicht 121 die Leistung des die
Halbleiterschicht aufweisenden TFT beeinflussen.
Um dieses Problem zu vermeiden wird folgendes Verfahren
vorgestellt. Die Herstellungsschritte sind in den Fig. 7a
bis 7c beschrieben, wobei die vorhergehenden Schritte bevorzugt
die bis zu dem aus Fig. 5d ersichtlichen Schritt identischen
Schritte des Beispiels 1 sind.
Nachdem während des zweiten Maskierungsschrittes aus
Beispiel 1 die Source-Elektrode 133, die Drain-Elektrode 143
und das Source-Pad 137 ausgebildet worden sind (Fig. 5d),
werden die anorganische Isolierschicht 119a, wie Siliziumnitrid
oder Siliziumoxid, und die intrinsische Halbleiterschicht 121a
in einem dritten Maskierungsschritt strukturiert, um über der
Gate-Elektrode 113 eine Halbleiterschicht 121 als Kanalschicht
und eine erste Isolierschicht 119 auszubilden. Gleichzeitig
wird das Gate-Pad 117 vollständig freigelegt. Unter dem Source-
Pad 137 verbleibt eine Dummy-Dünnfilmschicht aus dem mit
Fremdatomen dotierten Halbleitermaterial 123a und dem
Halbleitermaterial 121a (Fig. 7a).
Dann wird ein anorganisches Isoliermaterial, wie
Siliziumnitrid oder Siliziumoxid, durch Vakuumbedampfen auf die
resultierende Oberfläche des Substrates aufzutragen, um eine
anorganische Schutzschicht 239 auszubilden. Ein organisches
Material, wie BCB, PFCB und fluoriertes d-Paraxylol wird auf
der resultierenden Oberfläche des Substrates einschließlich der
anorganischen Schutzschicht 239 aufgetragen, um eine organische
Schutzschicht 139 auszubilden. Dann werden in einem vierten
Maskierungsschritt die organische Schutzschicht 139 und die
anorganische Schutzschicht 239 strukturiert, um ein
Drain-Kontaktloch 161, ein Gate-Pad-Kontaktloch 163 und ein
Source-Pad-Kontaktloch 165 auszubilden. Das Drain-Kontaktloch 161 wird
durch Entfernen der die Drain-Elektrode 143 bedeckenden
Bereiche der organischen Schutzschicht 139 und der
anorganischen Schutzschicht 239 ausgebildet, um einen Bereich
der Drain-Elektrode 143 freizulegen. Das Gate-Pad-Kontaktloch
163 wird durch Entfernen der das Gate-Pad 117 bedeckenden
Bereiche der organischen Schutzschicht 139 und der
anorganischen Schutzschicht 239 ausgebildet, um einen Bereich
des Gate-Pads 117 freizulegen. Das Source-Pad-Kontaktloch 165
wird durch Entfernen der das Source-Pad 137 bedeckenden
Bereiche der organischen Schutzschicht 139 und der
anorganischen Schutzschicht 239 ausgebildet, um einen Bereich
des Source-Pads 137 freizulegen (Fig. 7b).
Dann wird Indiumzinnoxid durch Vakuumbedampfen auf die
resultierende Oberfläche des Substrats, einschließlich der
organischen Schutzschicht 139 aufgetragen und in einem fünften
Maskierungsschritt strukturiert, um eine Pixel-Elektrode 153,
einen Gate-Pad-Anschluß 157 und einen Source-Pad-Anschluß 177
auszubilden. Die Pixel-Elektrode 153 ist durch das
Drain-Kontaktloch 161 hindurch an die Drain-Elektrode 143
angeschlossen. Der Gate-Pad-Anschluß 157 ist durch das Gate-
Pad-Kontaktloch 163 hindurch an das Gate-Pad 117 angeschlossen.
Der Source-Pad-Anschluß 177 ist durch das Source-Pad-Kontaktloch
165 an das Source-Pad 137 angeschlossen (Fig. 7c).
Vor dem Ausbilden einer bevorzugt aus BCB, PFCB oder
fluoriertem d-Paraxylol hergestellten organischen Schutzschicht
139, wie in Beispiel 2, kann eine anorganische Schutzschicht
239 aus Siliziumnitrid oder Siliziumoxid ausgebildet werden,
welche lediglich den freiliegenden Bereich der
Halbleiterschicht 121 sowie Bereiche der Source-Elektroden 133
und der Drain-Elektroden 143 bedeckt. Bezogen auf die Fig.
8a bis 8c wird ein, auf den in Fig. 5d gezeigten
Herstellungsschritt des Beispiels 1 folgendes Verfahren
beschrieben.
Während eines dritten Maskierungsschrittes werden das
anorganische Isoliermaterial 119a, welches Siliziumnitrid oder
Siliziumoxid aufweist, und das intrinsische Halbleitermaterial
121a strukturiert, um über der Gate-Elektrode 113 eine
Halbleiterschicht 121 als Kanalschicht und eine erste
Isolierschicht 119 auszubilden (Fig. 5d). Dann wird ein
anorganisches Material, welches Siliziumnitrid oder
Siliziumoxid aufweist, durch Vakuumbedampfen auf der gesamten
resultierenden Oberfläche des Substrats aufgetragen. Während
eines vierten Maskierungsschrittes wird die anorganische
Schicht strukturiert, um eine anorganische Schutzschicht 239
auszubilden, welche lediglich den zwischen der Source-Elektrode
133 und der Drain-Elektrode 143 freiliegenden Bereich der
Halbleiterschicht 121 sowie Bereiche der Source-Elektrode 133
und der Drain-Elektrode 143 bedeckt, welche an den
freiliegenden Bereich der Halbleiterschicht 121 angrenzen
(Fig. 8a).
Ein organisches Isoliermaterial, wie bevorzugt BCB, PFCB
oder fluoriertes d-Paraxylol, wird auf der resultierenden
Oberfläche des Substrates einschließlich der Source-Elektrode
und der Drain-Elektrode sowie der anorganischen Schutzschicht
239 aufgetragen, um eine organische Schutzschicht 139
auszubilden. Während eines fünften Maskierungsschrittes wird
die organische Schutzschicht 139 strukturiert, um ein Drain-
Kontaktloch 161, ein Gate-Pad-Kontaktloch 163 und ein Source-
Pad-Kontaktloch 165 auszubilden (Fig. 8b).
Indiumzinnoxid wird durch Vakuumbedampfen auf die
resultierende Oberfläche des Substrats, einschließlich der
organischen Schutzschicht 139 aufgetragen und in einem sechsten
Maskierungsschritt strukturiert, um eine Pixel-Elektrode 153,
einen Gate-Pad-Anschluß 157 und einen Source-Pad-Anschluß 177
auszubilden (Fig. 8c).
Das folgende Beispiel sieht eine andere Methode zum
Eliminieren des instabilden Übergangs zwischen der
Halbleiterschicht 121 und der bevorzugt aus BCB, PFCB oder
fluoriertem d-Paraxylol hergestellten organischen Schutzschicht
139 vor. Bei Beispiel 1 werden während eines dritten
Maskierungsschrittes das anorganische Isoliermaterial 119a,
welches Siliziumnitrid oder Siliziumoxid aufweist, und das
intrinsische Halbleitermaterial 121a strukturiert, um über der
Gate-Elektrode 113 eine Halbleiterschicht 121 als Kanalschicht
und eine erste Isolierschicht 119 auszubilden. Gleichzeitig
wird das Gate-Pad 117 vollständig freigelegt (Fig. 5d). Dann
wird die Oberfläche der zwischen der Source-Elektrode 133 und
der Drain-Elektrode 143 freiliegenden Halbleiterschicht 121 mit
Stickstoffgas plasmabehandelt, um eine Siliziumnitrid-Schicht
339 auf der Oberfläche der Halbleiterschicht 121 auszubilden,
welche einen stabilen Übergang zu dem darauf aufzutragenden,
organischen Material schafft (Fig. 9a bis 9c).
Ein organisches Isoliermaterial, wie BCB, PFCB oder
fluoriertes d-Paraxylol wird auf der resultierenden Oberfläche
des Substrats, einschließlich der Source-Elektrode 133 und der
Drain-Elektrode 143 aufgebracht, um eine organische
Schutzschicht 139 auszubilden. Während eines vierten
Maskierungsschrittes wird die organische Schutzschicht 139
strukturiert, um ein Drain-Kontaktloch 161, ein Gate-Pad-
Kontaktloch 163, und ein Source-Pad-Kontaktloch 165
auszubilden. Das Drain-Kontaktloch 161 legt einen Bereich der
Drain-Elektrode 143 frei, wobei der die Drain-Elektrode 143
bedeckende Bereich der organischen Schutzschicht 139 entfernt
wird. Das Gate-Pad-Kontaktloch 163 legt einen Bereich des Gate-
Pads frei, wobei der das Gate-Pad 117 bedeckende Bereich der
organischen Schutzschicht 139 entfernt wird. Das Source-Pad-
Kontaktloch 165 legt einen Bereich des Source-Pads 137 frei,
wobei der das Source-Pad 137 bedeckende Bereich der organischen
Schutzschicht 139 entfernt wird (Fig. 9b).
Indiumzinnoxid wird auf der resultierenden Oberfläche des
Substrats, einschließlich der organischen Schutzschicht 139
aufgetragen und während eines fünften Maskierungsschrittes
strukturiert, um eine Pixel-Elektrode 153, einen Gate-Pad-Anschluß
157 und einen Source-Pad-Anschluß 177 auszubilden. Die
Pixel-Elektrode 153 ist durch das Drain-Kontaktloch 161
hindurch an die Drain-Elektrode 143 angeschlossen. Der
Gate-Pad-Anschluß 157 ist durch das Gate-Pad-Kontaktloch 163
hindurch an das Gate-Pad 117 angeschlossen. Der Source-Pad-
Anschluß 177 ist durch das Source-Pad-Kontaktloch 165 hindurch
an das Source-Pad 137 angeschlossen (Fig. 9c).
Bei dem folgenden Beispiel kann, verglichen mit Beispiel
1, das Gate-Pad 117, ohne Ausbilden eines Gate-Pad-
Kontaktlochs, vollständig freigelegt werden während die das
Gate-Pad 117 bedeckende organische Schutzschicht 139
strukturiert wird. Leitungsunterbrechungen des Gate-Pad-
Anschlusses 157, welche durch ineffektives Auftragen des
Indiumzinnoxids entlang der Wand des Gate-Pad-Kontaktlochs
hervorgerufen werden, können vermieden werden. Dieses Beispiel
wird, bezogen auf die Fig. 10a bis 10c, dem in Fig. 5c
gezeigten Herstellungsschritt aus Beispiel 1 nachfolgend,
beschrieben.
Nachdem, während des zweiten Maskierungsschrittes aus
Beispiel 1 (Fig. 5c) die Source-Elektrode 133, die Drain-
Elektrode 143 und das Source-Pad 137 ausgebildet wurden, werden
das anorganische Isoliermaterial 119a, wie Siliziumnitrid oder
Siliziumoxid, und das intrinsische Halbleitermaterial 121a
während eines dritten Maskierungsschrittes strukturiert, um
über der Gate-Elektrode 113 eine Halbleiterschicht 121 als
Kanalschicht und eine erste Isolierschicht 119 auszubilden.
Gleichzeitig wird das Gate-Pad 117 vollständig freigelegt.
Unter dem Source-Pad 137 verbleibt eine Dummy-Dünnfilmschicht
des mit Fremdatomen dotierten Halbleitermaterials 123a und des
Halbleitermaterials 121a (Fig. 10a).
Ein organisches Isoliermaterial, wie bevorzugt BCB, PFCB
oder fluoriertes d-Paraxylol, wird auf der resultierenden
Oberfläche des Substrats, einschließlich der Source-Elektrode
133 aufgetragen, um eine organische Schutzschicht 139
auszubilden. Während eines vierten Maskierungsschrittes wird
die organische Schutzschicht 139 strukturiert, um ein Drain-
Kontaktloch 161 und ein Source-Pad-Kontaktloch 165 auszubilden.
Das Drain-Kontaktloch 161 legt einen Bereich der Drain-
Elektrode 143 frei, wobei der die Drain-Elektrode 143
bedeckende Bereich der organischen Schutzschicht 139 entfernt
wird. Das Source-Pad-Kontaktloch 165 legt einen Bereich des
Source-Pads 137 frei, wobei der das Source-Pad 137 bedeckende
Bereich der organischen Schutzschicht 139 entfernt wird.
Gleichzeitig wird das Gate-Pad freigelegt, wobei die das Gate-
Pad 117 bedeckende organische Schutzschicht 139 entfernt wird
(Fig. 10b).
Indiumzinnoxid wird durch Vakuumbedampfen auf der
resultierenden Oberfläche des Substrats, einschließlich der
organischen Schutzschicht 139 aufgetragen und während eines
fünften Maskierungsschrittes strukturiert, um eine Pixel-
Elektrode 153, einen Gate-Pad-Anschluß 157 und einen Source-
Pad-Anschluß 177 auszubilden. Die Pixel-Elektrode 153 ist durch
das Drain-Kontaktloch 161 hindurch an die Drain-Elektrode 143
angeschlossen. Der Gate-Pad-Anschluß ist an das Gate-Pad 117
angeschlossen, ohne daß, wie bei den vorhergehenden Beispielen,
ein Gate-Pad-Kontaktloch ausgebildet wird. Der Source-Pad-
Anschluß 177 ist durch das Source-Pad-Kontaktloch 165 hindurch
an das Source-Pad 137 angeschlossen (Fig. 10c).
Obwohl nicht in getrennten Beispielen erwähnt, kann dieses
Verfahren gemäß der Erfindung auch auf die Ausführungsformen
der Beispiele 2 bis 4 zum Herstellen eines aktiven Paneels
angewendet werden.
Beispiel 5 beschreibt den Fall, bei welchem das Gate-Pad
durch Entfernen der organischen Schutzschicht freigelegt wird,
so daß kein Gate-Pad-Kontaktloch erforderlich ist. Diese Lehre
kann auch auf das Source-Pad oder auf das Source-Pad und das
Gate-Pad angewendet werden.
Claims (24)
1. Herstellungsverfahren für ein aktives Paneel einer LCD,
welches folgende Schritte aufweist:
Ausbilden einer ersten leitenden Schicht auf einem Substrat (111);
aufeinanderfolgendes Ausbilden einer Isolierschicht (119a), einer intrinsischen Halbleiterschicht (121a), und einer dotierten Halbleiterschicht (123a) auf der resultierenden Oberfläche des Substrats (111);
Ausbilden einer zweiten leitenden Schicht auf der dotierten Halbleiterschicht (123a);
Entfernen der freiliegenden Bereiche der dotierten Halbleiterschicht (123a);
Strukturieren der Isolierschicht (119a) und der intrinsischen Halbleiterschicht (121a), um einen Bereich der ersten leitenden Schicht und einen Bereich des Substrats (111) freizulegen;
Ausbilden einer organischen Schutzschicht (139) auf der resultierenden Oberfläche des Substrats (111); und
Ausbilden einer dritten leitenden Schicht, welche an einen Bereich der ersten leitenden Schicht und an einen Bereich der zweiten leitenden Schicht angeschlossen ist, auf der organischen Schutzschicht (139).
Ausbilden einer ersten leitenden Schicht auf einem Substrat (111);
aufeinanderfolgendes Ausbilden einer Isolierschicht (119a), einer intrinsischen Halbleiterschicht (121a), und einer dotierten Halbleiterschicht (123a) auf der resultierenden Oberfläche des Substrats (111);
Ausbilden einer zweiten leitenden Schicht auf der dotierten Halbleiterschicht (123a);
Entfernen der freiliegenden Bereiche der dotierten Halbleiterschicht (123a);
Strukturieren der Isolierschicht (119a) und der intrinsischen Halbleiterschicht (121a), um einen Bereich der ersten leitenden Schicht und einen Bereich des Substrats (111) freizulegen;
Ausbilden einer organischen Schutzschicht (139) auf der resultierenden Oberfläche des Substrats (111); und
Ausbilden einer dritten leitenden Schicht, welche an einen Bereich der ersten leitenden Schicht und an einen Bereich der zweiten leitenden Schicht angeschlossen ist, auf der organischen Schutzschicht (139).
2. Verfahren nach Anspruch 1, wobei der Schritt des Ausbildens
der organischen Schutzschicht (139) den Schritt des
Beschichtens der zweiten leitenden Schicht mit einem
organischen Material aufweist.
3. Verfahren nach Anspruch 1, wobei der Schritt des Ausbildens
einer organischen Schutzschicht (139) den Schritt des
Ausbildens einer Mehrzahl von Kontaktausnehmungen in der
organischen Schutzschicht (139) aufweist, welche einen Bereich
der ersten leitenden Schicht und einen Bereich der zweiten
leitenden Schicht freilegen.
4. Verfahren nach Anspruch 3, welches ferner den Schritt des
Anschließens der dritten leitenden Schicht an einen Bereich der
ersten leitenden Schicht und an einen Bereich der zweiten
leitenden Schicht durch die Kontaktausnehmungen hindurch
aufweist, welche in der organischen Schutzschicht ausgebildet
wurden.
5. Verfahren nach Anspruch 1, welches ferner den Schritt des
Ausbildens einer anorganischen Schutzschicht (239) nach dem
Schritt des Ausbildens der dotierten Halbleiterschicht (123a)
und der zweiten leitenden Schicht aufweist.
6. Verfahren nach Anspruch 1, welches ferner den Schritt des
Anwendens einer Plasmabehandlung mit Stickstoffgas auf das
intrinsische Halbleitermaterial (121a) vor dem Schritt des
Ausbildens der organischen Schutzschicht (139) aufweist.
7. Herstellungsverfahren für ein aktives Paneel einer LCD,
welches folgende Schritte aufweist:
Ausbilden einer Gate-Elektrode (113), einer Gate- Busleitung (115) und eines Gate-Pads (117) auf einem Substrat (111) unter Verwenden eines ersten Metalls;
Auftragen eines Isoliermaterials (119a) und eines intrinsischen Halbleitermaterials (121a) auf die Gate-Elektrode (113), die Gate-Busleitung (115) und das Gate-Pad (117);
Ausbilden einer Source-Elektrode (133), einer Drain-Elektrode (143), einer Source-Busleitung (135), eines Source- Pads (137) und einer dotierten Halbleiterschicht (123) auf der intrinsischen Halbleiterschicht (121a);
Ausbilden einer Halbleiterschicht (121) und einer Gate- Isolierschicht (119); und
Ausbilden einer organischen Schutzschicht (139) mindestens auf der Source-Elektrode (133).
Ausbilden einer Gate-Elektrode (113), einer Gate- Busleitung (115) und eines Gate-Pads (117) auf einem Substrat (111) unter Verwenden eines ersten Metalls;
Auftragen eines Isoliermaterials (119a) und eines intrinsischen Halbleitermaterials (121a) auf die Gate-Elektrode (113), die Gate-Busleitung (115) und das Gate-Pad (117);
Ausbilden einer Source-Elektrode (133), einer Drain-Elektrode (143), einer Source-Busleitung (135), eines Source- Pads (137) und einer dotierten Halbleiterschicht (123) auf der intrinsischen Halbleiterschicht (121a);
Ausbilden einer Halbleiterschicht (121) und einer Gate- Isolierschicht (119); und
Ausbilden einer organischen Schutzschicht (139) mindestens auf der Source-Elektrode (133).
8. Verfahren nach Anspruch 7, welches ferner den Schritt des
Strukturierens der organischen Schutzschicht (139) aufweist, um
einen Bereich der Drain-Elektrode (143), einen Bereich des
Gate-Pads (117) und einen Bereich des Source-Pads (137)
freizulegen; und
den Schritt des Ausbildens einer Pixel-Elektrode (153) eines Gate-Pad-Anschlusses (157) und eines Source-Pad- Anschlusses (177) aus einem dritten leitenden Material auf der organischen Schutzschicht (139) aufweist.
den Schritt des Ausbildens einer Pixel-Elektrode (153) eines Gate-Pad-Anschlusses (157) und eines Source-Pad- Anschlusses (177) aus einem dritten leitenden Material auf der organischen Schutzschicht (139) aufweist.
9. Verfahren nach Anspruch 7, wobei das Gate-Pad (117)
vollständig freigelegt wird, indem das intrinsische
Halbleitermaterial (121a) und das Isoliermaterial (119a)
entfernt werden.
10. Verfahren nach Anspruch 7, welches ferner den Schritt des
Ausbildens einer anorganischen Schutzschicht (239) nach dem
Ausbilden der Source-Elektrode (133), der Drain-Elektrode
(143), der Source-Busleitung (135), des Source-Pads (137) und
der dotierten Halbleiterschicht (123) aufweist.
11. Verfahren nach Anspruch 10, wobei die anorganische
Schutzschicht (139) einen Bereich der Halbleiterschicht (121),
welcher zwischen der Source-Elektrode (133) und der Drain-
Elektrode (143) freiliegt, bedeckend ausgebildet ist.
12. Verfahren nach Anspruch 7, welches ferner den Schritt des
Anwendens von Plasmabehandlung mit Stickstoffgas vor dem
Schritt des Ausbildens der organischen Schutzschicht (139)
aufweist.
13. Aktives Paneel für eine LCD, welches aufweist:
ein Substrat (111);
eine erste leitende Schicht auf dem Substrat;
eine Isolierschicht (119a) auf der ersten leitenden Schicht;
eine Halbleiterschicht (121a) auf der Isolierschicht (119a);
eine dotierte Halbleiterschicht (123a) auf der Halbleiterschicht (121a);
eine zweite leitende Schicht auf der dotierten Halbleiterschicht (123a);
eine organische Schutzschicht (139) auf der zweiten leitenden Schicht; und
eine dritte leitende Schicht, welche an die erste leitende Schicht und an die zweite leitende Schicht angeschlossen ist.
ein Substrat (111);
eine erste leitende Schicht auf dem Substrat;
eine Isolierschicht (119a) auf der ersten leitenden Schicht;
eine Halbleiterschicht (121a) auf der Isolierschicht (119a);
eine dotierte Halbleiterschicht (123a) auf der Halbleiterschicht (121a);
eine zweite leitende Schicht auf der dotierten Halbleiterschicht (123a);
eine organische Schutzschicht (139) auf der zweiten leitenden Schicht; und
eine dritte leitende Schicht, welche an die erste leitende Schicht und an die zweite leitende Schicht angeschlossen ist.
14. Vorrichtung nach Anspruch 13, wobei die organische
Schutzschicht (139) eine Mehrzahl von Kontaktausnehmungen
aufweist, welche lediglich einen Bereich der zweiten leitenden
Schicht und einen Bereich der ersten leitenden Schicht
freilegen.
15. Vorrichtung nach Anspruch 14, wobei die dritte leitende
Schicht durch die Kontaktausnehmungen der organischen
Schutzschicht (139) hindurch an die erste leitende Schicht und
an die zweite leitende Schicht angeschlossen ist.
16. Vorrichtung nach Anspruch 13, welche ferner eine
anorganische Schutzschicht (239) zwischen der Halbleiterschicht
(121) und der organischen Schutzschicht (139) aufweist.
17. Vorrichtung nach Anspruch 13, welche ferner eine
Dünnfilmschicht aus Siliziumnitrid am Übergang zwischen der
Halbleiterschicht (121) und der organischen Schutzschicht (139)
aufweist.
18. Vorrichtung nach Anspruch 13, wobei die organische
Schutzschicht (139) mindestens Benzozyklobuten,
Perfluorozyklobutan oder fluoriertes d-Paraxylol aufweist.
19. Aktives Paneel für eine LCD, welches aufweist:
ein Substrat (111);
eine Gate-Elektrode (113), eine Gate-Busleitung (115) und ein Gate-Pad (117) auf dem Substrat (111);
eine Gate-Isolierschicht (119a) auf der Gate-Elektrode (113), der Gate-Busleitung (115) und dem Gate-Pad (117);
eine Halbleiterschicht (121a) auf der Gate-Isolierschicht (119a);
eine dotierte Halbleiterschicht (123a) auf der Halbleiterschicht (121a);
eine Source-Elektrode (133), eine Drain-Elektrode (143), eine Source-Busleitung (135) und ein Source-Pad (137) auf der dotierten Halbleiterschicht (123a);
eine organische Schutzschicht (139) auf der Source- Elektrode (133) der Drain-Elektrode (143) der Source-Busleitung (135) und dem Source-Pad (137), wobei die organische Schutzschicht (139) Kontaktausnehmungen aufweist, welche einen Bereich der Drain-Elektrode (143), einen Bereich des Gate-Pads (117) und einen Bereich des Source-Pads (137) freilegen; und
eine Pixel-Elektrode (153) auf der organischen Schutzschicht (139), welche an die Drain-Elektrode (143) angeschlossen ist, einen Gate-Pad-Anschluß (157), welcher durch das Gate-Pad-Kontaktloch (163) hindurch an das Gate-Pad (117) angeschlossen ist und einen Source-Pad-Anschluß (177), welcher an das Source-Pad (137) durch das Source-Pad-Kontaktloch (165) hindurch angeschlossen ist.
ein Substrat (111);
eine Gate-Elektrode (113), eine Gate-Busleitung (115) und ein Gate-Pad (117) auf dem Substrat (111);
eine Gate-Isolierschicht (119a) auf der Gate-Elektrode (113), der Gate-Busleitung (115) und dem Gate-Pad (117);
eine Halbleiterschicht (121a) auf der Gate-Isolierschicht (119a);
eine dotierte Halbleiterschicht (123a) auf der Halbleiterschicht (121a);
eine Source-Elektrode (133), eine Drain-Elektrode (143), eine Source-Busleitung (135) und ein Source-Pad (137) auf der dotierten Halbleiterschicht (123a);
eine organische Schutzschicht (139) auf der Source- Elektrode (133) der Drain-Elektrode (143) der Source-Busleitung (135) und dem Source-Pad (137), wobei die organische Schutzschicht (139) Kontaktausnehmungen aufweist, welche einen Bereich der Drain-Elektrode (143), einen Bereich des Gate-Pads (117) und einen Bereich des Source-Pads (137) freilegen; und
eine Pixel-Elektrode (153) auf der organischen Schutzschicht (139), welche an die Drain-Elektrode (143) angeschlossen ist, einen Gate-Pad-Anschluß (157), welcher durch das Gate-Pad-Kontaktloch (163) hindurch an das Gate-Pad (117) angeschlossen ist und einen Source-Pad-Anschluß (177), welcher an das Source-Pad (137) durch das Source-Pad-Kontaktloch (165) hindurch angeschlossen ist.
20. Vorrichtung nach Anspruch 19, wobei die Gate-Isolierschicht
(119a) lediglich die Gate-Elektrode (113) und die Gate-
Busleitung (115) bedeckt, so daß das Gate-Pad (117) ohne darauf
angeordneter Gate-Isolierschicht (119a) freigelegt ist.
21. Vorrichtung nach Anspruch 19, welche ferner eine zwischen
der Halbleiterschicht (121) und der organischen Schutzschicht
(139) ausgebildete anorganische Schutzschicht (239) aufweist.
22. Vorrichtung nach Anspruch 21, wobei die anorganische
Schutzschicht (239) den zwischen der Source-Elektrode (133) und
der Drain-Elektrode (143) freiliegenden Bereich der
Halbleiterschicht (121) vollständig bedeckt.
23. Vorrichtung nach Anspruch 19, welche ferner eine
Dünnfilmschicht aus Siliziumnitrid am Übergang zwischen der
Halbleiterschicht (121) und der organischen Schutzschicht (139)
aufweist.
24. Vorrichtung nach Anspruch 19, wobei die organische
Schutzschicht (139) mindestens Benzozyklobuten,
Perfluorozyklobutan oder fluoriertes d-Paraxylol aufweist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970009367A KR100255592B1 (ko) | 1997-03-19 | 1997-03-19 | 액정 표시 장치 구조 및 그 제조 방법 |
KR97-09367 | 1997-03-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19811624A1 true DE19811624A1 (de) | 1998-09-24 |
DE19811624B4 DE19811624B4 (de) | 2004-07-29 |
Family
ID=19500124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19811624A Expired - Lifetime DE19811624B4 (de) | 1997-03-19 | 1998-03-17 | Aktives Paneel für eine LCD und Herstellungsverfahren für ein aktives Paneel einer LCD |
Country Status (6)
Country | Link |
---|---|
US (1) | US5883682A (de) |
JP (1) | JP4364952B2 (de) |
KR (1) | KR100255592B1 (de) |
DE (1) | DE19811624B4 (de) |
FR (1) | FR2761197B1 (de) |
GB (1) | GB2323472B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7259805B2 (en) | 2002-11-07 | 2007-08-21 | Lg.Philips Lcd Co., Ltd. | Array substrate of liquid crystal display device and manufacturing method thereof |
Families Citing this family (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3312083B2 (ja) | 1994-06-13 | 2002-08-05 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP3866783B2 (ja) | 1995-07-25 | 2007-01-10 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
US5894136A (en) * | 1996-01-15 | 1999-04-13 | Lg Electronics Inc. | Liquid crystal display having a bottom gate TFT switch having a wider active semiconductor layer than a conductive layer on same |
US6275278B1 (en) | 1996-07-19 | 2001-08-14 | Hitachi, Ltd. | Liquid crystal display device and method of making same |
KR100244449B1 (ko) * | 1997-02-11 | 2000-02-01 | 구본준 | 박막 트랜지스터 검사용 단락 배선을 갖는 액정 표시 장치와 그 제조 방법(liquid crystal display having shorting bar for testing tft and method for manufacturing the same) |
US6949417B1 (en) * | 1997-03-05 | 2005-09-27 | Lg. Philips Lcd Co., Ltd. | Liquid crystal display and method of manufacturing the same |
TW375689B (en) * | 1997-03-27 | 1999-12-01 | Toshiba Corp | Liquid crystal display device and method for manufacturing the same |
JP3656076B2 (ja) * | 1997-04-18 | 2005-06-02 | シャープ株式会社 | 表示装置 |
KR100271039B1 (ko) * | 1997-10-24 | 2000-11-01 | 구본준, 론 위라하디락사 | 액정표시장치의 기판의 제조방법(method of manufacturing liquid crystal display) |
JPH11340462A (ja) * | 1998-05-28 | 1999-12-10 | Fujitsu Ltd | 液晶表示装置およびその製造方法 |
US6900854B1 (en) * | 1998-11-26 | 2005-05-31 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a liquid crystal display |
KR100532025B1 (ko) * | 1998-12-04 | 2006-03-14 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 광센서 및 그 제조방법_ |
JP4709816B2 (ja) * | 1999-03-16 | 2011-06-29 | エルジー ディスプレイ カンパニー リミテッド | 薄膜トランジスタ基板の製造方法 |
KR100338011B1 (ko) * | 1999-06-30 | 2002-05-24 | 윤종용 | 액정 표시 장치용 기판의 제조 방법 |
KR100333271B1 (ko) * | 1999-07-05 | 2002-04-24 | 구본준, 론 위라하디락사 | 배선의 단락 및 단선 테스트를 위한 박막트랜지스터-액정표시장치의 어레이기판과 그 제조방법. |
JP2001053283A (ja) | 1999-08-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
KR100498630B1 (ko) | 1999-09-01 | 2005-07-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
CN1195243C (zh) * | 1999-09-30 | 2005-03-30 | 三星电子株式会社 | 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法 |
JP2001324725A (ja) * | 2000-05-12 | 2001-11-22 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
US6734924B2 (en) * | 2000-09-08 | 2004-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
KR100720095B1 (ko) * | 2000-11-07 | 2007-05-18 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
KR100390456B1 (ko) * | 2000-12-13 | 2003-07-07 | 엘지.필립스 엘시디 주식회사 | 액정 디스플레이 패널 및 그 제조방법 |
US7095460B2 (en) | 2001-02-26 | 2006-08-22 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same |
JP2002258768A (ja) * | 2001-03-02 | 2002-09-11 | Seiko Epson Corp | 電気光学装置、その製造方法および電子機器 |
KR100476046B1 (ko) * | 2001-05-25 | 2005-03-10 | 비오이 하이디스 테크놀로지 주식회사 | 프린지 필드 스위칭 모드 액정표시장치 |
KR100443831B1 (ko) * | 2001-12-20 | 2004-08-09 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 제조 방법 |
US7102168B2 (en) * | 2001-12-24 | 2006-09-05 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for display and manufacturing method thereof |
KR100869736B1 (ko) * | 2001-12-29 | 2008-11-21 | 엘지디스플레이 주식회사 | 액정표시소자 및 그의 제조방법 |
KR100853219B1 (ko) * | 2002-03-22 | 2008-08-20 | 삼성전자주식회사 | 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법 |
KR100859521B1 (ko) * | 2002-07-30 | 2008-09-22 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판 |
TW560076B (en) * | 2002-09-27 | 2003-11-01 | Chi Mei Optoelectronics Corp | Structure and manufacturing method of thin film transistor |
JP3880568B2 (ja) * | 2002-10-25 | 2007-02-14 | 鹿児島日本電気株式会社 | 液晶表示装置の製造方法 |
KR101034181B1 (ko) * | 2003-08-21 | 2011-05-12 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 제조방법 |
JP4737971B2 (ja) * | 2003-11-14 | 2011-08-03 | 株式会社半導体エネルギー研究所 | 液晶表示装置および液晶表示装置の作製方法 |
TWI234043B (en) * | 2003-11-26 | 2005-06-11 | Hannstar Display Corp | Method of manufacturing liquid crystal display |
US7223641B2 (en) * | 2004-03-26 | 2007-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for manufacturing the same, liquid crystal television and EL television |
KR101016284B1 (ko) * | 2004-04-28 | 2011-02-22 | 엘지디스플레이 주식회사 | Cog 방식 액정표시소자 및 그 제조방법 |
JP4628040B2 (ja) * | 2004-08-20 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 半導体素子を備えた表示装置の製造方法 |
KR101200883B1 (ko) | 2005-12-13 | 2012-11-13 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판의 제조 방법 |
KR101232063B1 (ko) * | 2006-08-16 | 2013-02-12 | 삼성디스플레이 주식회사 | 표시 기판의 제조 방법 |
CN102034751B (zh) * | 2009-09-24 | 2013-09-04 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
KR101908113B1 (ko) * | 2009-11-16 | 2018-10-15 | 삼성전자 주식회사 | 전기활성 폴리머 엑츄에이터 및 그 제조방법 |
JP5604087B2 (ja) * | 2009-11-27 | 2014-10-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2012134519A (ja) * | 2012-02-13 | 2012-07-12 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2014021170A (ja) * | 2012-07-12 | 2014-02-03 | Panasonic Liquid Crystal Display Co Ltd | 液晶表示装置及びその製造方法 |
JP2014212337A (ja) * | 2014-06-30 | 2014-11-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
CN110941124B (zh) * | 2019-12-02 | 2021-06-01 | Tcl华星光电技术有限公司 | 一种阵列基板、阵列基板制程方法及显示面板 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5032883A (en) * | 1987-09-09 | 1991-07-16 | Casio Computer Co., Ltd. | Thin film transistor and method of manufacturing the same |
JP3241172B2 (ja) * | 1993-06-28 | 2001-12-25 | アルプス電気株式会社 | 抵抗体の製造方法 |
US5621556A (en) * | 1994-04-28 | 1997-04-15 | Xerox Corporation | Method of manufacturing active matrix LCD using five masks |
TW344901B (en) * | 1995-02-15 | 1998-11-11 | Handotai Energy Kenkyusho Kk | Active matrix display device |
KR100303134B1 (ko) * | 1995-05-09 | 2002-11-23 | 엘지.필립스 엘시디 주식회사 | 액정표시소자및그제조방법. |
US5641974A (en) * | 1995-06-06 | 1997-06-24 | Ois Optical Imaging Systems, Inc. | LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween |
KR100338480B1 (ko) * | 1995-08-19 | 2003-01-24 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및그제조방법 |
DE19712233C2 (de) * | 1996-03-26 | 2003-12-11 | Lg Philips Lcd Co | Flüssigkristallanzeige und Herstellungsverfahren dafür |
KR100223153B1 (ko) * | 1996-05-23 | 1999-10-15 | 구자홍 | 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치 |
FR2751468A1 (fr) * | 1996-07-15 | 1998-01-23 | Lgelectronics | Procede d'attaque pour un dispositif presentant un materiau organique |
KR100251091B1 (ko) * | 1996-11-29 | 2000-04-15 | 구본준 | 액정표시장치의 제조방법 및 그 제조방법으로 제조되는 액정표시장치 |
-
1997
- 1997-03-19 KR KR1019970009367A patent/KR100255592B1/ko not_active IP Right Cessation
- 1997-07-17 US US08/896,208 patent/US5883682A/en not_active Expired - Lifetime
-
1998
- 1998-02-26 GB GB9804168A patent/GB2323472B/en not_active Expired - Lifetime
- 1998-02-27 FR FR9802398A patent/FR2761197B1/fr not_active Expired - Lifetime
- 1998-03-03 JP JP05033298A patent/JP4364952B2/ja not_active Expired - Lifetime
- 1998-03-17 DE DE19811624A patent/DE19811624B4/de not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7259805B2 (en) | 2002-11-07 | 2007-08-21 | Lg.Philips Lcd Co., Ltd. | Array substrate of liquid crystal display device and manufacturing method thereof |
US7586551B2 (en) | 2002-11-07 | 2009-09-08 | Lg Display Co., Ltd. | Array substrate of liquid crystal display device and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
GB9804168D0 (en) | 1998-04-22 |
JP4364952B2 (ja) | 2009-11-18 |
JPH10270710A (ja) | 1998-10-09 |
DE19811624B4 (de) | 2004-07-29 |
FR2761197B1 (fr) | 2002-11-08 |
KR100255592B1 (ko) | 2000-05-01 |
KR19980073827A (ko) | 1998-11-05 |
US5883682A (en) | 1999-03-16 |
FR2761197A1 (fr) | 1998-09-25 |
GB2323472A (en) | 1998-09-23 |
GB2323472B (en) | 2000-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19811624B4 (de) | Aktives Paneel für eine LCD und Herstellungsverfahren für ein aktives Paneel einer LCD | |
DE19809084C2 (de) | Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür | |
DE19839063B4 (de) | Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür | |
DE19746055C2 (de) | Flüssigkristallanzeige und Herstellungsverfahren dafür | |
DE19721451C2 (de) | Flüssigkristallanzeige mit aktiver Matrix und Herstellungsverfahren dafür | |
DE19758065C2 (de) | Verfahren zur Herstellung eines aktiven Paneels für eine Flüssigkristallanzeigevorrichtung | |
DE19814676C2 (de) | Flüssigkristallanzeige und Herstellungsverfahren dafür | |
DE10150432B4 (de) | Arraysubstrat für eine Flüssigkristallanzeige und Verfahren zu dessen Herstellung | |
DE69633378T2 (de) | Verfahren zur Herstellung einer Flüssigkristallanzeigevorrichtung | |
DE19752649C2 (de) | Flüssigkristallanzeigevorrichtung und ein Verfahren zu ihrer Herstellung | |
DE19624916C2 (de) | Flüssigkristallanzeigevorrichtung und Verfahren zu ihrer Herstellung | |
DE19906815B4 (de) | Flüssigkristallanzeige und Verfahren zur Herstellung derselben | |
DE10317627B4 (de) | Verfahren zur Herstellung eines Matrixsubstrats für eine Flüssigkristallanzeigevorrichtung | |
DE102006057773B4 (de) | Matrixsubstrat für eine In-Plane-Switching LCD-Vorrichtung, In-Plane Switching LCD-Vorrichtung und Verfahren zu dessen Herstellung | |
DE19930197B4 (de) | Flüssigkristallanzeige und Verfahren zu deren Herstellung | |
DE19808989B4 (de) | Dünnschichttransistor und Herstellungsverfahren dafür | |
DE10354866B4 (de) | Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung | |
DE19714692C2 (de) | Dünnschichttransistor und Herstellungsverfahren dafür | |
DE4107318A1 (de) | Fluessigkristallanzeigenvorrichtung | |
DE19710248C2 (de) | Flüssigkristallanzeige mit aktiver Matrix und Herstellungsverfahren dafür | |
DE102004051624A1 (de) | Dünnschichttransistor-Substrat für eine Anzeigevorrichtung und Herstellungsverfahren desselben | |
DE3714164A1 (de) | Fluessigkristallanzeige | |
DE19727212A1 (de) | Herstellungsverfahren für einen Dünnschichttransistor | |
DE102014008239B4 (de) | Verfahren zur herstellung eines tft-array-substrats | |
DE19737372C2 (de) | Flüssigkristallanzeige und Herstellungsverfahren dafür |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: LG PHILIPS LCD CO., LTD., SEOUL/SOUL, KR |
|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: LG DISPLAY CO., LTD., SEOUL, KR |
|
R071 | Expiry of right |