DE19822763B4 - Leistungshalbleitervorrichtung und Herstellungsverfahren einer Leistungshalbleitervorrichtung - Google Patents

Leistungshalbleitervorrichtung und Herstellungsverfahren einer Leistungshalbleitervorrichtung Download PDF

Info

Publication number
DE19822763B4
DE19822763B4 DE19822763A DE19822763A DE19822763B4 DE 19822763 B4 DE19822763 B4 DE 19822763B4 DE 19822763 A DE19822763 A DE 19822763A DE 19822763 A DE19822763 A DE 19822763A DE 19822763 B4 DE19822763 B4 DE 19822763B4
Authority
DE
Germany
Prior art keywords
semiconductor substrate
layer
epitaxially grown
semiconductor device
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19822763A
Other languages
English (en)
Other versions
DE19822763A1 (de
Inventor
Minoru Kawakami
Mitsuhiro Yano
Yasunori Yamashita
Hidetoshi Itami Souno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Engineering Corp, Mitsubishi Electric Corp filed Critical Renesas Semiconductor Engineering Corp
Publication of DE19822763A1 publication Critical patent/DE19822763A1/de
Application granted granted Critical
Publication of DE19822763B4 publication Critical patent/DE19822763B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation

Abstract

Leistungshalbleitervorrichtung mit
einem eine Dotierung eines ersten Leitungstyps und Sauerstoff aufweisenden Halbleitersubstrat (1),
einer epitaktisch gewachsenen Schicht (2), die eine erste Hauptoberfläche (2S1), die eine erste Grenzfläche zu einer Hauptoberfläche (1S2) des Halbleitersubstrates (1) ist, und eine zweite Hauptoberfläche (2S2) entgegengesetzt zu der ersten Hauptoberfläche (2S1) aufweist, und
einer Halbleiterschicht (3) eines zweiten Leitungstyps, die eine dritte Hauptoberfläche (3S1), die eine zweite Grenzfläche zu der zweiten Hauptoberfläche (2S2) der epitaktisch gewachsenen Schicht (2) ist, und eine vierten Hauptoberfläche (3S2) entgegengesetzt zu der dritten Hauptoberfläche (3S1) aufweist,
wobei die Konzentration des Sauerstoffs derart eingestellt ist, daß sie nicht weniger als 12 × 1017 Atome/cm3 beträgt.

Description

  • Die vorliegende Erfindung betrifft eine Leistungshalbleitervorrichtung und ein Herstellungsverfahren einer Leistungshalbleitervorrichtung.
  • Spezieller betrifft sie eine Technik zum Unterdrücken eines Leckstromes zum Verbessern der elektrischen Eigenschaften, wie zum Beispiel einer Hauptdurchbruchsspannung und einer Gateoxidfilmdurchbruchsspannung, in einer Leistungshalbleitervorrichtung, wie zum Beispiel einer Diode und einem Leistungs-MOSFET.
  • Die Leistungshalbleitervorrichtung, wie zum Beispiel ein vertikaler Leistungs-MOSFET und horizontaler Leistungs-MOSFET, bei denen eine hohe Spannung angelegt wird und ein großer Strom fließt, weist einen Aufbau auf, der hauptsächlich ein Halbleitersubstrat mit einer durch ein epitaktisches Wachsen auf seiner Oberfläche gebildeten, epitaktisch gewachsenen Schicht und einen innerhalb der epitaktisch gewachsenen Schicht gebildeten Transistor aufweist.
  • 14 ist eine Querschnittsansicht, die eine aus US 5,689,128 bekannte Struktur eines vertikalen MOSFET mit einem Grabengate als ein Beispiel der Leistungshalbleitervorrichtung zeigt.
  • Wie in 14 gezeigt ist, sind eine epitaktisch gewachsene Schicht 102 mit einer n-Dotierung und eine Diffusionsschicht 103 mit einer p-Dotierung nacheinander auf einer Oberfläche eines n+-Halbleitersubstrates 101 gebildet.
  • Weiterhin ist ein Graben, der tiefer ist als eine Filmdicke der p-Diffusionsschicht 103, gebildet, der sich von einer Oberfläche der p-Diffusionsschicht 103 zu dem Inneren der epitaktisch gewachsenen n-Schicht 102 erstreckt. Eine Sourceschicht 104 mit einer n-Dotierung ist in einem vorbestimmten Bereich der p-Diffusionsschicht 103 an einer Öffnungsecke des Grabens gebildet, und ein als Gateoxidfilm dienender Oxidfilm 105 ist an einer Wandoberfläche und einer Bodenoberfläche innerhalb des Grabens gebildet. Weiterhin ist der Graben mit einer vergrabenen Grabenschicht 110 gefüllt, und die vergrabene Grabenschicht 110 ist mit einer nicht gezeigten Gateelektrode verbunden. Eine Zwischenschichtisolierschicht 109 ist derart gebildet, daß sie eine obere Oberfläche der vergrabenen Grabenschicht 110 und des Gateoxidfilmes 105 nahe der Öffnungsecke des Grabens bedeckt. Eine Sourceelektrode 108 ist derart gebildet, daß sie die Zwischenschichtisolierschicht 109 und eine freigelegte Oberfläche der p-Diffusionsschicht 103 bedeckt.
  • Als nächstes wird ein Betrieb des der Anmelderin bekannten vertikalen MOSFET von 14 beschrieben.
  • Zuerst wird eine positive Drainspannung Vds (Vorwärtsdrainspannung) über eine Drainelektrode 107 und die Sourceelektrode 108 durch eine externe Stromversorgung angelegt. In diesem Zustand wird eine positive Gatespannung (Vorwärtsgatespannung), die eine vorbestimmte Gateschwellenspannung übersteigt, über die nicht gezeigte Gateelektrode und die Sourceelektrode 108 angelegt. Zu dieser Zeit werden Elektronen in einen Bereich nahe einer Übergangsstelle zwischen der p-Diffusionsschicht 103 und des Gateoxidfilmes 105 derart induziert, daß ein n-Kanal gebildet wird. Mit diesem Kanalbereich werden die n-Sourceschicht 104 und die epitaktisch gewachsene n-Schicht 102 leitend und ein elektronischer Strom, der von einer externen und nicht gezeigten Schaltungsseite durch die Sourceelektrode 108 hineinfließt, fließt weiter durch die n-Sourceschicht 104, den obigen Kanalbereich in der p-Diffusionsschicht 103, die epitaktisch gewachsene n-Schicht 102 und das n-Halbleitersubstrat 101 zu der Drainelektrode 107, wodurch die Vorrichtung in einen EIN-Zustand kommt.
  • Wenn danach die Spannung der Gateelektrode in eine Spannung geändert wird, die niedriger ist als die obige Gateschwellenspannung (rückwärts vorgespannt), kehrt der in den n-Typ invertierte Kanalbereich zu der p-Schicht derart zurück, daß der obige Strompfad unterbrochen wird, wodurch die Vorrichtung in einen AUS-Zustand gelangt.
  • Die Hauptdurchbruchsspannung der Leistungshalbleitervorrichtung mit einer vertikalen MOSFET-Struktur mit einem Grabengate hängt von dem Widerstand bzw. dem spezifischen Widerstand und der Dicke der epitaktisch gewachsenen Schicht ab. Speziell wenn die Drainspannung in dem AUS-Zustand ansteigt, steigt eine über einen pn-Übergang in dem Übergang zwischen der epitaktisch gewachsenen n-Schicht 102 und der p-Diffusionsschicht 103 angelegte Rückwärtsspannung an und zu dieser Zeit erstreckt sich eine Verarmungsschicht bzw. Raumladungszone in dem pn-Übergang derart über die epitaktisch gewachsene n-Schicht 102 und die p-Diffusionsschicht 103, daß die Spannung gehalten wird. Die Durchbruchsspannung in dem pn-Übergang, d.h. die Hauptdurchbruchsspannung, hängt von einem elektrischen Feld in der Verarmungsschicht des Übergangs ab und ist daher eng mit der Rückwärtsspannung und der Breite der Verarmungsschicht verbunden. Weiterhin hängt die Breite der Verarmungsschicht von den entsprechenden Dotierungskonzentrationen der epitaktisch gewachsenen n-Schicht 102 und der p-Diffusionsschicht 103 ab, und der spezifische Widerstand hängt ebenfalls von der Dotierungskonzentration ab, und daher hängt die Breite der Verarmungsschicht von dem spezifischen Widerstand der epitaktisch gewachsenen Schicht ab. Wenn die epitaktisch gewachsene Schicht relativ zu der Ausdehnung der Verarmungsschicht keine ausreichende Dicke aufweist, ist es unmöglich, eine große Durchbruchsspannung in dem pn-Übergang zu verwirklichen. Daher hängt die Hauptdurchbruchsspan nung in der Leistungshalbleitervorrichtung mit der obigen Struktur von dem spezifischen Widerstand und der Dicke der epitaktisch gewachsenen Schicht ab.
  • Bei dem vertikalen MOSFET mit dem Grabengate von 14 tritt (i) eine Metallkontamination in der Halbleitervorrichtung aufgrund von Staub und ähnlichem von einem Herstellungsgerät auf. Weiterhin tritt (ii) ein Kristallfehler innerhalb der epitaktisch gewachsenen Schicht aufgrund von Schäden bei sowohl der Grabenbildung als auch der Bildung eines Filmes, wie zum Beispiel SiO2-Film, und weiter aufgrund eines Schadens bei einer Waferbearbeitung, wie zum Beispiel Trockenätzen und ähnlichem auf. Die Metallkontamination und der Kristallfehler verursachen die folgenden Schwierigkeiten.
  • ➀ Erstens bildet der Kristallfehler von (ii) ein tiefes Energieniveau zwischen den Energiebandlücken bzw. in der Energiebandlücke der epitaktisch gewachsenen Schicht, mit der ein Leckstrom durch Rekombination erzeugt wird. Ebenfalls die Dotierungen bzw. Verunreinigungen mit Schwermetallen, wie zum Beispiel Fe und Cu, von (i) werden durch den obigen Kristallfehler derart eingefangen, daß der Leckstrom bedingt wird. In anderen Wortenentsteht eine Schwierigkeit des Erhöhens des Leckstromes zwischen dem Drain und Source aufgrund der obigen Gründe, wie durch eine Kurve α in 15 gezeigt ist. ➁ Weiterhin bedeutet die Erzeugung des Leckstromes eine Verschlechterung in der Rückwärtsvorspannungseigenschaft und wenn der Leckstrom deutlich ansteigt, wird die Hauptdurchbruchsspannung ebenfalls verringert, wie durch eine Kurve β in 15 gezeigt ist, wodurch eine Schwierigkeit verursacht wird, daß die gewünschten elektrischen Eigenschaften nicht erzielt werden können.
  • ➂ Es ist wahrscheinlich, daß der obige Kristallfehler nahe der Übergangsstelle zwischen dem Gateoxidfilm innerhalb des Grabens und der epitaktisch gewachsenen Schicht in dem Herstellungsprozeß auftritt. Daher ist es wahrscheinlich, daß eine Spannung bzw. mechanische Beanspruchung nahe der Übergangsstelle erzeugt wird, und die Störung aufgrund der Spannung verursacht eine Ver schlechterung der Isolationswiderstandsfähigkeit des Gateoxidfilmes. Die Verschlechterung der Filmqualität (Isolationswiderstandsfähigkeit) des Gateoxidfilmes verringert den Bereich der an den Gateoxidfilm anlegbaren Spannung (Verschlechterung der Gateoxidfilmdurchbruchsspannungseigenschaften), wie in 16 gezeigt ist, und ebenfalls in diesem Fall können die gewünschten elektrischen Eigenschaften nicht erzielt werden.
  • Das Unterdrücken der Quellen (i) und (ii) der obigen Schwierigkeiten, die die Schwierigkeiten ➀ bis ➂ verursachen, ist in dem technischen Bereich des vertikalen MOSFET sehr stark erwünscht.
  • Diese Schwierigkeiten sind nicht auf den technischen Bereich des vertikalen MOSFET beschränkt. Speziell ebenfalls in einer Diode, einem Tyristor mit dem pn-Übergang und ähnlichem wird durch die durch die obigen Schwierigkeitsursachen (i) und (ii) rückwärts vorgespannte Übergangsfläche ➀ der Leckstrom in einem Bulk (dickes Substrat) erzeugt und ➁, wenn der Leckstrom bemerkenswert erzeugt wird, wird die Hauptdurchbruchsspannung verschlechtert. Ebenfalls in dem vertikalen MOSFET mit dem ebenen Gate werden die Schwierigkeiten ➀ und ➁ verursacht und die Schwierigkeitsquellen (i) und (ii) müssen gelöst werden. In anderen Worten ist es allgemein bei Leistungshalbleitervorrichtungen nötig, daß die Schwierigkeitsquellen (i) und (ii) zum Sicherstellen der gewünschten elektrischen Eigenschaften gelöst werden.
  • Andererseits ist Stand der Technik zum Entfernen des Kristalldefektes für einen horizontalen MOSFET in einer CMOS-Vorrichtung beschrieben. Dies ist beispielsweise in der Japanischen Patentanmeldung 57-5364A beschrieben. Die Technik in diesem Dokument betrifft eine integrierte MOS-Schaltungsvorrichtung mit einem monokristallinen Siliziumsubstrat und ein geeigneter Bereich einer Sauerstoffkonzentration wird von einer Beziehung zwischen einer Sauerstoffkonzentration des Substrates und einer charakte ristischen Leckstromfehlerrate der integrierten MOS-Schaltung festgelegt.
  • In einer in der Japanischen Patentanmeldung 61-3415A beschriebenen Technik wird ein geeigneter Bereich der Konzentration von Sauerstoff und Kohlenstoff in dem Siliziumsubstrat derart festgelegt, daß charakteristische elektrische Fehler, wie zum Beispiel der Leckstromfehler und der Haltfehler in einem dynamischen MOS-Speicher, unterdrückt werden.
  • Es wird angemerkt, daß die durch die vorliegenden Erfinder beschriebenen Schwierigkeiten ➀ bis ➂ eine Leistungshalbleitervorrichtung zum Steuern eines Bulkstromes als Hauptstrom betrifft. In dieser Leistungshalbleitervorrichtung wird angenommen, daß das Bulk einen großen Effekt auf den Hauptstrom hat, und ohne diese Annahme scheint es unmöglich, alle Schwierigkeiten ➀ bis ➂ zu lösen. In diesen Dokumenten des Standes der Technik wird die geeignete Sauerstoffkonzentration in der integrierten Schaltungsvorrichtung mit einer Struktur, bei der eine integrierte Schaltung in einer Siliziumsubstratoberfläche gebildet ist und ein Oberflächenstrom nur in der Substratoberfläche, d.h. einer horizontalen MOS-Struktur (ebenen MOS-Struktur), festgelegt, und es wird weder eine Aussage noch ein Vorschlag bezüglich des Effektes des Bulks (Substrates) auf die Eigenschaften gemacht. Daher können die Dokumente des Standes der Technik nicht zum Lösen der obigen Schwierigkeiten ➀ bis ➂ herangezogen werden.
  • Somit ist das Vorschlagen einer neuen Struktur zum Lösen der Schwierigkeiten ➀ bis ➂ in der Leistungshalbleitervorrichtung eine wichtige Sache.
  • Aufgabe der vorliegenden Erfindung ist es, den Leckstrom, der innerhalb der epitaktisch gewachsenen Schicht erzeugt werden kann, durch Unterdrücken der Metallkontamination und des Kristallfehlers innerhalb der epitaktisch gewachsenen Schicht ausreichend zu reduzieren, und dadurch eine neue Struktur einer Halbleitervorrichtung, die die Verschlechterung der Hauptdurch bruchsspannung verhindert, und ein Herstellungsverfahren derselben vorzusehen.
  • Die Aufgabe wird durch die Leistungshalbleitervorrichtung des Anspruches 1 oder durch das Herstellungsverfahren der Leistungshalbleitervorrichtung des Anspruches 9 gelöst.
  • Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Bei der Halbleitervorrichtung mit dem Grabengate werden die Oxidfilmdurchbruchsspannungseigenschaften zusätzlich stabilisiert.
  • Bei der Halbleitervorrichtung wird der volle Vorteil der Grabengatestruktur verwirklicht.
  • Bei der Halbleitervorrichtung werden die Durchbruchsspannungseigenschaften des Oxidfilmes in der Grabengatestruktur in Bezug zu dem Basismaterial des Halbleitersubstrates verbessert.
  • Die vorliegende Erfindung ist auf eine Leistungshalbleitervorrichtung gerichtet. Die Leistungshalbleitervorrichtung der vorliegenden Erfindung enthält ein Halbleitersubstrat mit einer Dotierung eines ersten Leitungstyps und Sauerstoff, eine epitaktisch gewachsene Schicht mit einer ersten Hauptoberfläche, die eine erste Grenzfläche zu einer Hauptoberfläche des Halbleitersubstrates ist, und einer zweiten Hauptoberfläche, die entgegengesetzt zu der ersten Hauptoberfläche ist, und eine Halbleiterschicht eines zweiten Leitungstyps mit einer dritten Hauptoberfläche, die eine zweite Grenzfläche zu der zweiten Hauptoberfläche der epitaktisch gewachsenen Schicht ist, und einer vierten Hauptoberfläche, die entgegengesetzt zu der dritten Hauptoberfläche ist, wobei die Konzentration des Sauerstoffes derart eingestellt ist, daß sie nicht geringer als 12 × 1017 Atome/cm3 ist.
  • Entsprechend einer Weiterbildung der erfindungsgemäßen Leistungshalbleitervorrichtung enthält die Leistungshalbleitervorrichtung des ersten Aspektes weiterhin einen Graben, der derart gebildet ist, daß er sich von der vierten Hauptoberfläche der Halbleiterschicht durch die zweite Grenzfläche zu dem Inneren der epitaktisch gewachsenen Schicht erstreckt, und einen Oxidfilm, der komplett auf einer Bodenoberfläche und einer Wandoberfläche des Grabens gebildet ist.
  • Entsprechend einer Weiterbildung der erfindungsgemäßen Leistungshalbleitervorrichtung ist die Konzentration des Sauerstoffs in der Leistungshalbleitervorrichtung des zweiten Aspektes derart eingestellt, daß sie nicht größer als 20 × 1017 Atome/cm3 ist.
  • Entsprechend einer Weiterbildung der erfindungsgemäßen Leistungshalbleitervorrichtung ist bei der Leistungshalbleitervorrichtung eine obere Grenze der Konzentration des Sauerstoffes derart festgelegt, daß der spezifische Widerstand des Halbleitersubstrates nicht mehr als 0,006 Ω cm beträgt.
  • Entsprechend einer Weiterbildung der erfindungsgemäßen Leistungshalbleitervorrichtung ist die Dotierung in dem Halbleitersubstrat As.
  • Entsprechend einer Weiterbildung der erfindungsgemäßen Leistungshalbleitervorrichtung ist eine Summe der Dicke der epitaktisch gewachsenen Schicht und der Dicke der Halbleiterschicht derart eingestellt, daß sie nicht größer als 20 μm ist.
  • Entsprechend einer Weiterbildung der erfindungsgemäßen Leistungshalbleitervorrichtung enthält das Halbleitersubstrat einen Siliziumwafer mit einer Orientierungsabflachung als Basismaterial, wobei eine Oberfläche des Siliziumwafers die Hauptoberfläche des Halbleitersubstrates ist, wobei die Orientierungsabflachung eine Normalenrichtung aufweist, die eine der Kristallachsen senkrecht zu der Kristallachse in einer Normalenrichtung der Oberfläche des Sili ziumwafers ist, und wobei eine longitudinale Richtung des Grabens parallel oder senkrecht zu der Normalenrichtung der Orientierungsabflachung ist.
  • Entsprechend einer Weiterbildung der erfindungsgemäßen Leistungshalbleitervorrichtung enthält eine Leistungshalbleitervorrichtung ein Halbleitersubstrat mit Arsen und Sauerstoff als Dotierungen, eine epitaktisch gewachsene Schicht, die auf der Hauptoberfläche des Halbleitersubstrates gebildet ist und eine Dicke von nicht mehr als 20 μm aufweist, einen Graben, der derart gebildet ist, daß er sich von einer Oberfläche der epitaktisch gewachsenen Schicht zu dem Inneren davon erstreckt, und einen Oxidfilm, der komplett auf einer Bodenoberfläche und einer Wandoberfläche des Grabens gebildet ist, wobei die epitaktisch gewachsene Schicht eine erste epitaktisch gewachsene Schicht des ersten Leitungstyps, die auf der Hauptoberfläche des Halbleitersubstrates gebildet ist, und eine Diffusionsschicht eines zweiten Leitungstyps, die derart gebildet ist, daß sie in der ersten epitaktisch gewachsenen Schicht diffundiert ist, und wobei die Konzentration des Sauerstoffs derart eingestellt ist, daß der spezifische Widerstand des Halbleitersubstrates in dem Bereich von 0,002 Ω cm bis 0,006 Ω cm liegt.
  • Die vorliegende Erfindung ist ebenfalls auf ein Herstellungsverfahren einer Leistungshalbleitervorrichtung gerichtet. Das Verfahren der vorliegenden Erfindung enthält einen ersten Schritt des Vorsehens eines Halbleitersubstrates eines ersten Leitungstyps mit Sauerstoff mit einer Konzentration von nicht weniger als 12 × 1017 Atome/cm3, einen zweiten Schritt des Bildens einer epitaktisch gewachsenen Schicht des ersten Leitungstyps auf einer Hauptoberfläche des Halbleitersubstrates, einen dritten Schritt des Bildens einer Dotierungsschicht eines zweiten Leitungstyps derart, daß sie sich von einer Oberfläche der epitaktisch gewachsenen Schicht zu dem Inneren davon derart erstreckt, daß eine erste epitaktisch gewachsene Schicht des ersten Leitungstyps und eine Diffusionsschicht des zweiten Leitungstyps vorgesehen werden, und einen vierten Schritt des Bildens eines Filmes auf einer Oberfläche der Diffusionsschicht.
  • Entsprechend einer Weiterbildung der erfindungsgemäßen Leistungshalbleitervorrichtung enthält der dritte Schritt den Schritt des Bildens eines Grabens derart, daß er sich von der Oberfläche der Diffusionsschicht zu dem Inneren der ersten epitaktisch gewachsenen Schicht erstreckt, und den Schritt des kompletten Bildens eines Oxidfilms auf einer Bodenoberfläche und einer Wandoberfläche des Grabens und weiter den Schritt des Bildens einer leitenden Schicht auf einer Oberfläche des Oxidfilmes derart, daß der Graben mit der leitenden Schicht gefüllt wird.
  • Entsprechend einer Weiterbildung der erfindungsgemäßen Leistungshalbleitervorrichtung wird die Konzentration des Sauerstoffes derart eingestellt, daß sie nicht mehr als 20 × 1017 Atome/cm3 beträgt.
  • Entsprechend einer Weiterbildung der erfindungsgemäßen Leistungshalbleitervorrichtung wird die Dicke der epitaktisch gewachsenen Schicht derart eingestellt, daß sie nicht mehr als 20 μm beträgt.
  • Entsprechend einer Weiterbildung der erfindungsgemäßen Leistungshalbleitervorrichtung enthält der erste Schritt den Schritt des Vorsehens eines Siliziumwafers mit einer Orientierungsabflachung als Basismaterial des Halbleitersubstrates, wobei die Orientierungsabflachung eine Normalenrichtung aufweist, die eine der Kristallachsen senkrecht zu einer Kristallachse in einer Normalenrichtung der Oberfläche des Siliziumwafers ist, und wobei eine longitudinale Richtung des Grabens parallel oder senkrecht zu der Normalenrichtung der Orientierungsabflachung ist.
    • (1) Bei der erfindungsgemäßen Halbleitervorrichtung fließt, da die Diffusionsschicht des zweiten Leitungstyps und die erste epitaktisch gewachsene Schicht des ersten Leitungstyps einen pn-Übergang bilden und die erste epitaktisch gewachsene Schicht auf der Hauptoberfläche des Halbleitersubstrates des ersten Leitungstyps gebildet ist, wenn eine Rückwärtsvorspannung, die kleiner ist als die Durchbruchsspannung (Hauptdurchbruchsspannung), über die Diffusionsschicht und das Halbleitersubstrat angelegt wird, kein Strom in dem Bulk, der aus dem Halbleitersubstrat, der ersten epitaktisch gewachsenen Schicht und der Diffusionsschicht besteht. In der epitaktisch gewachsenen Schicht treten jedoch (i) eine Metallkontamination aufgrund von Staub und ähnlichem von dem Herstellungsgerät und (ii) ein Kristallfehler, der durch Schäden aufgrund von Trockenätzen und ähnlichem verursacht ist, während des Prozesses des Herstellens der Leistungshalbleitervorrichtung auf, die eine Quelle des Leckstromes werden. Speziell wenn der Kristallfehler in dem Bulk, d.h. in der epitaktisch gewachsenen Schicht, wie (ii) auftritt, verursacht der Kristallfehler ein tiefes Energieniveau zwischen bzw. in den Energiebandlücken, wodurch ein Leckstrom durch Rekombination verursacht wird. Wenn weiterhin Schwermetalle, wie zum Beispiel Fe und Cu, in die epitaktisch gewachsene Schicht wie (i) vordringen, werden die Dotierungen durch die Kristallfehler derart eingefangen, daß der Leckstrom verursacht wird. Daher wird ➀ der Leckstrom zwischen dem Halbleitersubstrat und der epitaktisch gewachsenen Schicht erzeugt, und die Rückwärtsvorspannungseigenschaften der Halbleitervorrichtung mit dem pn-Übergang werden verschlechtert, da der Leckstrom ansteigt, wenn die Rückwärtsvorspannung (Sperrspannung) ansteigt. Weiterhin steigt ➁, wenn die Metallkontermination und der Kristallfehler großen Einfluß haben, der Leckstrom deutlich an und daher fällt die Hauptdurchbruchsspannung nachteilhaft ab. In der Vorrichtung des ersten Aspektes wird jedoch, da Sauerstoff in dem Halbleitersubstrat enthalten ist, ein Kristallfehler in dem Halbleitersubstrat auftreten. Daher wird der intrinsische Gettereffekt aufgrund des Kristallfehlers in dem Halbleitersubstrat erzeugt, wodurch die Metallkontamination und der Kristallfehler in der epitaktisch gewachsenen Schicht, die Quellen des Leckstroms sind, reduziert werden. Da die Kristallfehler in dem Halbleitersubstrat proportional zu der Sauerstoffkonzentration erzeugt werden, wird jedoch die Abscheidung von O2-Kernen in dem Halbleitersubstrat abnehmen und die intrinsische Gettereffekt verringert, wenn die Sauer stoffkonzentration relativ gering ist. Bei der Vorrichtung des ersten Aspektes wird jedoch, da die Sauerstoffkonzentration derart eingestellt ist, daß sie nicht geringer als 12 × 1017 Atome/cm3 ist, die Größe der Abscheidung der O2-Kerne in dem Halbleitersubstrat derart optimal eingestellt, daß verhindert wird, daß der intrinsische Gettereffekt verringert wird. Daher nehmen mit dem bemerkenswerten Gettereffekt die Kristallfehler und ähnliches in der epitaktisch gewachsenen Schicht effektiv ab und der Leckstrom wird durch Unterdrücken seiner Erzeugung bemerkenswert reduziert, wodurch die Verschlechterung der Durchbruchsspannung verhindert wird.
    • (2) Bei der bevorzugten Halbleitervorrichtung gemäß Anspruch 2 gibt es, da die Grabenstruktur in der epitaktisch gewachsenen Schicht gebildet ist, eine neue Schwierigkeit, daß die Kristalldefekte leicht in der Grenzfläche zwischen dem Oxidfilm und der epitaktisch gewachsenen Schicht auftreten, und wenn eine starke Beanspruchung an die Grenzfläche angelegt wird, wird die Filmqualität (Isolationswiderstandsfähigkeit) des Oxidfilmes verschlechtert. Das verursacht weiterhin eine Schwierigkeit, daß wenn der Oxidfilm als Trenchgateoxidfilm des vertikalen MOSFET verwendet wird, die Gateoxidfilmdurchbruchsspannungseigenschaften verschlechtert werden. Bei der Leistungshalbleitervorrichtung der vorliegenden Erfindung ist jedoch, da die Sauerstoffkonzentration in dem Halbleitersubstrat derart eingestellt ist, daß sie nicht geringer als 12 × 1017 Atome/cm3 beträgt, die Menge der Kristalleffekte in dem Halbleitersubstrat derart gesteuert, daß sie optimal ist, und der intrinsische Gettereffekt wird derart gut ausgeführt, daß die Kristalldefekte nahe der Grenzfläche zwischen dem Oxidfilm und der epitaktisch gewachsenen Schicht vollkommen reduziert werden, und die Durchbruchsspannung des Gateoxidfilms wird deutlich verbessert. Bei der bevorzugten Leistungshalbleitervorrichtung gemäß Anspruch 3 ist die Sauerstoffkonzentration des Halbleitersubstrates derart gesteuert, daß sie in dem Bereich von 12 × 1017 bis 20 × 1017 Atome/cm3 liegt. Daher kann der intrinsische Gettereffekt vollkommen unter Verwendung der Kristallfehler in dem Halbleiter substrat ausgeführt werden, und die Kristalldefekte und ähnliches in dem Bulk der epitaktisch gewachsenen Schicht und die Kristalleffekt nahe der Grenzfläche zwischen dem Oxidfilm und der epitaktisch gewachsenen Schicht können bemerkenswert derart reduziert werden, daß eine Verbesserung der Leckstromfehlerrate und der Oxidfilmdurchbruchsspannung erreicht wird. Weiterhin ist es bei der Vorrichtung der vorliegenden Erfindung, da der spezifische Widerstand des Halbleitersubstrats derart gesteuert werden kann, daß er nicht größer als 0,006 Ω cm ist, möglich, den EIN-Widerstand derart zu steuern, daß der in einem geeigneten vorbestimmten Bereich liegt und daß gleichzeitig ein Anstieg des EIN-Widerstands der Vorrichtung, der durch den Anstieg des spezifischen Widerstandes verursacht ist, unterdrückt werden kann. Da die Konzentration der Dotierung des ersten Leitungstyps in dem Halbleitersubstrat abnimmt, obwohl der intrinsische Gettereffekt erhöht wird, wenn die Sauerstoffkonzentration erhöht wird, gibt es eine klare Schwierigkeit, daß der spezifische Widerstand des Halbleitersubstrates ansteigt und der EIN-Widerstand, der mit dem Strom, der in dem Bulk ist, verbunden ist, nachteilig ansteigt. In der vorliegenden Erfindung kann, da die geeignete obere Grenze der Sauerstoffkonzentration festgelegt ist, der intrinsische Gittereffekt voll ausgenützt werden, während das Ansteigen des spezifischen Widerstandes des Halbleitersubstrates verhindert wird.
    • (4) Bei der bevorzugten Leistungshalbleitervorrichtung gemäß Anspruch 4 werden, da die Sauerstoffkonzentration in dem Halbleitersubstrat derart gesteuert ist, daß der spezifische Widerstand des Halbleitersubstrates nicht größer als 0,006 Ω cm ist, die Kristalldefekte effektiv in dem Halbleitersubstrat erzeugt und der intrinsische Gettereffekt kann voll in einer Leistungshalbleitervorrichtung, wie zum Beispiel dem vertikalen MOSFET, ausgenützt werden, während das Halbleitersubstrat mit extrem niedrigen spezifischen Widerstand sichergestellt werden kann.
    • (5) Bei der bevorzugten Leistungshalbleitervorrichtung gemäß Anspruch 5 kann, da As (Arsen), daß für die praktische Verwendung geeignet ist, als eine Dotierung verwendet wird, ein Halbleitersubstrat, dessen spezifischer Widerstand in dem Bereich von 0,002 Ω cm bis 0,006 Ω cm liegt, erzielt werden.
    • (6) Bei der bevorzugten Leistungshalbleitervorrichtung gemäß Anspruch 6 ist, da die Dicke der epitaktisch gewachsenen Schicht derart eingestellt ist, daß sie nicht mehr als 20 μm beträgt, das Verhältnis des Bulkwiderstandes in der epitaktisch gewachsenen Schicht zu dem Widerstand der gesamten Vorrichtung bemerkenswert reduziert, so daß der Widerstandswert der gesamten Vorrichtung unter Verwendung des Kanalwiderstandes bestimmt werden kann. Daher kann der Vorteil der Grabenstruktur gegenüber der ebenen Gatestruktur, daß der EIN-Widerstand weiter verringert ist, voll genutzt werden.
    • (7) Bei der bevorzugten Leistungshalbleitervorrichtung gemäß Anspruch 7 und 8 ist es, da die Beziehung zwischen der Kristallorientierung und der Orientierungsabflachung des Siliziumwafers, der das Basismaterial des Halbleitersubstrates ist, und der longitudinalen Richtung des Grabens geeignet bestimmt ist, möglich, eine gleichmäßige Dicke der auf der Wandoberfläche und der Bodenoberfläche des Grabens gebildeten Oxidfilme zu erzielen und die Durchbruchsspannungseigenschaften des Oxidfilmes zu verbessern.
    • (8) Bei der bevorzugten Leistungshalbleitervorrichtung kann erstens der Vorteil der Grabengatestruktur voll genützt werden und kann zweitens der intrinsische Gettereffekt voll durchgeführt werden, während sichergestellt wird, daß das Halbleitersubstrat einen extrem niedrigen Widerstand aufweist. Der Anstieg des EIN-Widerstandes in der Leistungshalbleitervorrichtung kann verhindert werden und die Leckstromfehlerrate in der Leistungshalbleitervorrichtung kann derart verbessert werden, daß eine Verschlechterung der Durchbruchsspannung verhindert werden kann und die Verbesserung der Oxidfilmdurchbruchseigenschaften vorgesehen werden kann.
    • (9) Bei dem erfindungsgemäßen Verfahren kann, da der intrinsische Gettereffekt durch den zweiten bis vierten Schritt voll beschleunigt beziehungsweise durchgeführt wird, der gleiche Effekt wie bei der erfindungsgemäßen Leistungshalbleitervorrichtung erreicht werden. Bei dem Verfahren gemäß Anspruch 10 wird der gleiche Effekt wie bei der Halbleitervorrichtung gemäß Anspruch 2 erreicht. Bei dem Verfahren gemäß Anspruch 12 wird der gleiche Effekt wie bei der Halbleitervorrichtun gemäß Anspruch 6 erreicht. Bei dem Verfahren gemäß Anspruch 13 und 14 werden die gleichen Effekte wie bei der Halbleitervorrichtung gemäß Anspruch 7 und 8 erreicht.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der folgenden Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:
  • 1 eine Querschnittsansicht, die eine Struktur eines vertikalen MOSFET mit einem Grabengate entsprechend einem ersten bevorzugten Ausführungsbeispiel zeigt,
  • 2 eine Beziehung zwischen einer Sauerstoffkonzentration und einer Durchbruchsspannung eines Gateoxidfilmes in einem Halbleitersubstrat,
  • 3 eine Beziehung zwischen einer Sauerstoffkonzentration und einer Stromfehlerrate in einem Halbleitersubstrat,
  • 4 eine Beziehung zwischen einem spezifischen Widerstand und einer Sauerstoffkonzentration entsprechend dem ersten Ausführungsbeispiel,
  • 5 eine Beziehung zwischen einer Drain-Source-Durchbruchsspannung und einem EIN-Widerstand in dem vertikalen MOSFET mit dem Grabengate entsprechend dem ersten bevorzugten Ausführungsbeispiel verglichen mit einem MOSFET mit einem ebenen Gate,
  • 6A und 6B eine Beziehung zwischen einer Kristallorientierung eines Halbleitersubstrates und einer Bil dungsrichtung eines Grabens im Stand der Technik,
  • 7A und 7B eine Beziehung zwischen einer Kristallorientierung eines Halbleitersubstrates und einer Bildungsrichtung eines Grabens entsprechend dem ersten bevorzugten Ausführungsbeispiel,
  • 8 eine Draufsicht eines vertikalen MOSFET mit einem Grabengate entsprechend einem zweiten bevorzugten Ausführungsbeispiel,
  • 9A9C, 10A10C, 11A11C, 12A12C und 13A13C Querschnittsansichten, die Herstellungsschritte eines vertikalen MOSFET mit einem Grabengate entsprechend dem zweiten bevorzugten Ausführungsbeispiel zeigen,
  • 14 eine Querschnittsansicht, die einen Herstellungsschritt eines vertikalen MOSFET mit einem Grabengate im Stand der Technik zeigt,
  • 15 eine Beziehung zwischen einer Hauptdurchbruchsspannung und einem Hauptstrom in dem vertikalen MOSFET mit einem Grabengate und
  • 16 Isoliereigenschaften des Gateoxidfilmes in dem vertikalen MOSFET mit dem Grabengate.
  • Erstes bevorzugtes Ausführungsbeispiel
  • 1 ist eine Querschnittsansicht, die eine Struktur eines vertikalen MOSFET mit einem Grabengate als ein Beispiel einer Leistungshalbleitervorrichtung entsprechend dem ersten bevorzugten Ausführungsbeispiel zeigt.
  • In 1 enthält ein n+-Halbleitersubstrat 1, dessen Basismaterial ein Siliziumwafer ist, eine Dotierung des ersten Leitung styps und Sauerstoff. Die in dem Halbleitersubstrat 1 enthaltene Dotierung des ersten Leitungstyps ist As und die Konzentration von As, ist größer als die einer Dotierung in der ersten epitaktisch gewachsenen Schicht, wie später diskutiert wird. Die Konzentration des in dem Halbleitersubstrat 1 als eine Dotierung bzw. Verunreinigung enthaltenen Sauerstoffs ist auf einem Bereich von 12 × 1017 Atome/cm3 bis 20 × 1017 Atome/cm3 beschränkt. Der Grund, warum die Sauerstoffkonzentration auf diesem Bereich beschränkt ist, wird später mit Bezug zu 25 beschrieben. Es ist eine Drainelektrode 7 auf der ersten Hauptoberfläche 1S1 des Halbleitersubstrates 1 gebildet, und es ist eine epitaktisch gewachsene Schicht 10 durch epitaktisches Wachsen auf der zweiten Hauptoberfläche 1S2 des Halbleitersubstrates 1 gebildet.
  • Die epitaktisch gewachsene Schicht 10 enthält (i) die erste epitaktisch gewachsene Schicht 2 des ersten Leitungstyps, die eine Dotierung des ersten Leitungstyps (n-Typ) enthält, und (ii) eine Diffusionsschicht oder eine p-Kanalschicht 3 des zweiten Leitungstyps, die eine Dotierung des zweiten Leitungstyps (p-Typ) enthält. In anderen Worten ist die erste Hauptoberfläche 2S1 der ersten epitaktisch gewachsenen Schicht 2 die erste Grenzfläche bzw. das erste Interface zu der zweiten Hauptoberfläche 1S2 des Halbleitersubstrates 1, während die zweite Hauptoberfläche 2S2 der ersten epitaktisch gewachsenen Schicht 2, die entgegengesetzt zu der ersten Hauptoberfläche 2S1 ist, die zweite Grenzfläche zu der dritten Hauptoberfläche 3S1 der Diffusionsschicht 3 ist.
  • Da das Basismaterial der Diffusionsschicht 3 die epitaktisch gewachsene Schicht ist, werden die erste epitaktisch gewachsene Schicht 2 und die Diffusionsschicht 3 hier allgemein als epitaktisch gewachsene Schicht 10 definiert. Nach dem Bilden der Diffusionsschicht 3 wird jedoch nur die erste epitaktisch gewachsene Schicht 2 als epitaktisch gewachsene Schicht zurückgelassen, und daher kann die erste epitaktisch gewachsene Schicht 2 einfach als "die epitaktisch gewachsene Schicht" bezeichnet werden. Weiterhin kann die Diffusionsschicht 3 als "die Halbleiterschicht des zweiten Leitungstyps" definiert werden.
  • Weiterhin ist die epitaktisch gewachsene Schicht 10 von ihrer Oberfläche zu ihrem Inneren derart geöffnet, daß ein Graben 6 gebildet ist. Speziell ist der Graben 6 derart gebildet, daß er sich von der vierten Hauptoberfläche 3S2 der Diffusionsschicht 3, die zu der dritten Hauptoberfläche 3S1 entgegengesetzt ist, zu dem Inneren der ersten epitaktisch gewachsenen Schicht 2 durch die zweite Grenzfläche erstreckt. Ein aus SiO2 gebildeter Gateoxidfilm (im folgenden einfach als Oxidfilm bezeichnet) ist komplett auf einer Bodenoberfläche 6B und einer Wandoberfläche oder einer Seitenoberfläche 6W, die die Bodenoberfläche 6B des Grabens 6 umgibt, gebildet. Eine Sourceschicht 4, die eine n-Dotierungsschicht ist, ist von einem Abschnitt der Diffusionsschicht 3 an einer Öffnungsecke 6C des Grabens 6, speziell ein Abschnitt der vierten Hauptoberfläche 3S2 der Diffusionsschicht 3, der die Lippe bzw. Kante der Wandoberfläche 6W des Grabens 6 ist, zu dem Inneren in der Diffusionsschicht 3 entlang der Wandoberfläche 6W gebildet. Eine leitende Schicht oder eine vergrabene Grabenschicht 11, die nicht in Kontakt mit der Wandoberfläche 6W ist, ist komplett auf und über dem Oxidfilm 5 derart gebildet, daß der Graben 6 gefüllt ist. Die leitende Schicht 11 ist mit einer nicht gezeigten Gateelektrode verbunden.
  • Weiterhin ist ein Zwischenschichtisolierfilm 9 auf der vierten Hauptoberfläche 3S2 der Diffusionsschicht 3 derart gebildet, daß die obere Oberfläche der leitenden Schicht 11 und des Oxidfilmes 5 nahe der Ecke 6C des Grabens 6 bedeckt sind, und eine Sourceelektrode 8 ist derart auf dem anderen Abschnitt der vierten Hauptoberfläche 352 gebildet, daß der Zwischenschichtisolierfilm 9 bedeckt ist.
  • Die Dicke der epitaktisch gewachsenen Schicht 10 wird so eingestellt, daß sie nicht größer ist als 20 μm, wie später beschrieben wird.
  • Ein Betrieb des vertikalen Leistungs-MOSFET mit der obigen Struktur ist der gleiche, wie der der Vorrichtung von 14. Speziell in einem Zustand, bei dem eine Vorwärtsdrainspannung über die Drainelektrode 7 und die Sourceelektrode 8 angelegt wird (daher ist der pn-Übergang der zweiten Übergangsfläche rückwärts bzw. in Sperrichtung vorgespannt), wenn eine die vorbestimmte Gateschwellenspannung übersteigende Gatespannung an die Gateelektrode angelegt wird, fließen Ladungsträger von einer externen Schaltung durch die Sourceelektrode 8, die Sourceschicht 4, den Kanalbereich, der nahe der Übergangsfläche zwischen dem Oxidfilm 5 und der Diffusionsschicht 3 in eine n-Schicht invertiert ist, die erste epitaktisch gewachsene Schicht 2 und das Halbleitersubstrat 1 zu der Seite der Drainelektrode 7, wodurch die Vorrichtung einen EIN-Zustand erreicht.
  • Wie vorher beschrieben wurde, ist es bei der Leistungshalbleitervorrichtung wahrscheinlich, daß eine Metallkontamination und ein Kristalldefekt aufgrund von Schäden des Trockenätzens und ähnlichem während der Waferbearbeitung innerhalb der epitaktisch gewachsenen Schicht 10 verursacht werden. Es ist bekannt, daß die Schwierigkeitsquellen, d.h. die Metallkontamination und der Kristallfehler innerhalb der epitaktisch gewachsenen Schicht 10, durch den intrinsischen Gettereffekt unter Verwendung des innerhalb des Halbleitersubstrates 1 gebildeten Kristallfehlers reduziert werden. Da die Dichte der Kristallfehler innerhalb des Halbleitersubstrates 1 proportional zu der Sauerstoffkonzentration ist, wenn die Sauerstoffkonzentration relativ gering ist, wird der durch die Ablagerung von O2-Kernen innerhalb des Halbleitersubstrates 1 verursachte intrinsische Gettereffekt derart geringer, daß ein Leckstrom zwischen Drain und Source auftritt. Wenn ein Leckstrom deutlich erzeugt wird, wird der Hauptdurchbruch ebenfalls verringert.
  • Dann entsteht ein Bedarf zum Erhöhen der Sauerstoffkonzentration und da ein EIN-Strom in einem Substrat, das die erste epitaktisch gewachsene Schicht 2 und das Halbleitersubstrat 1 enthält, in der vorliegenden Leistungshalbleitervorrichtung fließt, ist eine weitere Studie von einem verschiedenen Standpunkt eines horizontalen MOSFET notwendig. Speziell wenn die Sauerstoffkonzentration zu groß festgelegt wird, steigt der Widerstand des Halbleitersubstrates 1 derart an, daß ein EIN-Widerstand der Vor richtung nachteilig erhöht wird, da die Konzentration der Dotierung des ersten Leitungstyps in dem Halbleitersubstrat 1, d.h. As, abnimmt, wenn die Sauerstoffkonzentration hoch ist. Daher ist es bei der vorliegenden Leistungshalbleitervorrichtung notwendig, einen Steuer- bzw. Kontrollbereich der Sauerstoffkonzentration derart abzuleiten, daß der gesamte Vorteil des intrinsischen Gettereffektes unter Berücksichtigung der Unterdrückung des Ansteigens des Widerstands des Halbleitersubstrates 1 und des Ansteigens des Verhältnisses des Widerstandes der ersten epitaktisch gewachsenen Schicht 2 zu dem der gesamten Vorrichtung erreicht wird. Basierend auf der obigen Überlegung und des obigen Standpunktes ist das Ergebnis der Studie durch die Erfinder der vorliegenden Erfindung betreffend einer optimalen Sauerstoffkonzentration in einer Leistungsvorrichtung, wie zum Beispiel ein vertikaler MOSFET, in den Figuren gezeigt, die im folgenden beschrieben werden.
  • Erstens zeigt 2 ein experimentelles Ergebnis, das eine Beziehung zwischen der Sauerstoffkonzentration (im folgenden wird die Sauerstoffkonzentration durch ein Zeichen Oi dargestellt) in dem Halbleitersubstrat 1 und der Gatespannung zeigt.
  • Dieses Experiment wird wie folgt ausgeführt. Das Ergebnis von 2 zeigt eine Bedingung der Sauerstoffkonzentration Oi, die von den oben erwähnten Schwierigkeiten die Schwierigkeit ➂ löst. Genauer wird jeder Siliziumwafer (jede Siliziumscheibe) vor dem Polieren aus einem Halbleiterstab bzw. Rohling von monokristallinem Silizium, das As als eine Dotierung des ersten Leitungstyps enthält, entnommen. In diesem Fall enthält der Halbleiterstab aus monokristallinem Silizium Sauerstoff als eine Dotierung, und die Konzentration des Sauerstoffes weist einen Gradienten relativ zu der Zugrichtung des Halbleiterstabes oder einer Richtung des Kristallwachstums auf. Ein Siliziumwafer wird aus einem Bereich des Halbleiterstabes zum Verwenden als Probe für einen Durchbruchsspannungstest des Gateoxidfilmes herausgeschnitten. Ein Wert der Sauerstoffkonzentration Oi der waagrechten Achse in 2 zeigt einen Mittelwert von jedem Schnittbereich des Halbleiterstabes. Die senkrechte Achse von 2 zeigt eine angelegte Spannung, wenn die Eigenschaften des Gateoxidfilmes verloren werden. Die Filmdicke t der in jeder Probe gebildeten, epitaktisch gewachsenen Schicht 10 ist so eingestellt, daß sie nicht mehr als 20 μm beträgt. In 2 bezeichnet ein Zeichen σ eine Standardabweichung.
  • Aus 2 ist ersichtlich, daß die Sauerstoffkonzentration Oi 12 × 1017 Atome/cm3 zu der Zeit beträgt, wenn alle Proben den Standardwert von 7 MV/cm übersteigen.
  • 3 zeigt ein experimentelles Ergebnis, das eine Beziehung zwischen der Sauerstoffkonzentration Oi in dem Halbleitersubstrat 1 und der Leckstromfehlerrate zeigt, was die obigen Schwierigkeiten ➀ und ➁ betrifft. Die waagrechte Achse von 3 stellt den Mittelwert ähnlich wie die von 2 dar.
  • Aus 3 ist ersichtlich, daß, wenn die Sauerstoffkonzentration Oi auf 12 × 1017 Atome/cm3 eingestellt ist, die Leckstromfehlerrate stark abfällt, und die Verbesserung ist deutlich gezeigt. Wenn die Sauerstoffkonzentration Oi größer als dieser Wert eingestellt wird, nimmt die Leckstromfehlerrate noch steiler zu 0% ab und erreicht 0% bei der Sauerstoffkonzentration Oi von 17 × 1017 Atome/cm3. Daher führt das Einstellen der Sauerstoffkonzentration Oi derart, daß sie nicht geringer ist als 12 × 1017 Atome/cm3, zu der Verbesserung bzw. Lösung der Schwierigkeiten ➀ und ➁.
  • Andererseits zeigt 4 ein experimentelles Ergebnis, das eine Beziehung zwischen einem Substratwiderstand des Halbleitersubstrates 1 und der Sauerstoffkonzentration Oi davon zeigt. Bei diesem Experiment ist eine Probe aus einem Siliziumwafer von 5 Zoll als Basismaterial gebildet, der As enthält und dessen Kristallorientierung auf der Waferoberfläche eine Ebene (001) ist. In 4 stellt die waagrechte Achse den spezifischen Widerstand ρ (Ω cm) des Halbleitersubstrates 1 dar und stellt die senkrechte Achse die Sauerstoffkonzentration Oi dar.
  • In 4 wird der Unterschied zwischen den durch a und b bezeichneten Ergebnissen durch den Unterschied der zum Bilden der Halbleiterstäbe benutzten Öfen verursacht. In dem Fall der Probe a ist die obere Grenze der in dem Siliziumwafer enthaltenen Sauerstoffkonzentration Oi derart reguliert bzw. eingestellt, daß sie ungefähr 18 × 1017 Atome/cm3 bei einem im Stand der Technik bekannten Kristallwachsen beträgt.
  • Aus 4 ist ersichtlich, daß der Bulkwiderstand des Halbleitersubstrates 1 proportional zu der Sauerstoffkonzentration Oi ansteigt. Zum Begrenzen des spezifischen Widerstandes ρ unter 0,006 Ω cm, d.h. zum Erhalten des niedrigen spezifischen Widerstandes des Halbleitersubstrates 1, ist es wünschenswert, daß die Sauerstoffkonzentration Oi innerhalb von 20 × 1017 Atome/cm3 eingestellt ist. Wenn die untere Grenze der Sauerstoffkonzentration Oi derart eingestellt ist, daß sie 12 × 1017 Atome/cm3 beträgt, ist die untere Grenze des spezifischen Widerstandes ρ 0,002 Ω cm.
  • Unter Berücksichtigung der Ergebnisse von 24 liegt die geeignete Sauerstoffkonzentration Oi in einem Bereich von 12 × 1017 Atome/cm3 bis 20 × 1017 Atome/cm3. In anderen Worten wird die Sauerstoffkonzentration Oi derart eingestellt, daß der spezifische Widerstand ρ des Halbleitersubstrates 1 in einem Bereich von 0,002 Ω cm bis 0,006 Ω cm liegt. Wenn die Sauerstoffkonzentration Oi derart gesteuert wird, daß sie in dem Bereich liegt, kann der Gettereffekt voll ausgeübt werden, während das Ansteigen des spezifischen Widerstandes des Halbleitersubstrates 1 verhindert wird und daher das Ansteigen des EIN-Widerstandes verhindert wird.
  • Wenn daher die Sauerstoffkonzentration des Halbleitersubstrates 1 in dem Bereich von 12 × 1017 (Atome/cm3) bis 20 × 1017 (Atome/cm3) eingestellt ist, können die Leckstromquelle und die Quelle der Verschlechterung der Gateoxidfilmdurchbruchseigenschaften, wie zum Beispiel eine Metallkontamination und ein Kristallfehler innerhalb der epitaktisch gewachsenen Schicht 10, durch den intrinsischen Getter- bzw. Fangeffekt unter Verwendung des Fehlers in dem Halbleitersubstrat 1 gegettert werden. Weiterhin wird zu dieser Zeit verhindert, daß der spezifische Widerstand des Halbleitersubstrates 1 ansteigt, so daß er in den Bereich von 0,002 Ω cm bis 0,006 Ω cm fällt, und daher wird ein Halbleitersubstrat 1 mit sehr geringem Widerstand erzielt. Dies führt zu einem Abnehmen des EIN-Widerstandes der Vorrichtung, wie oben beschrieben wurde. Da der intrinsische Gettereffekt voll ausgeübt werden kann, ohne den EIN-Widerstand zu erhöhen, wird zwischen dem Drain und dem Source kein Leckstrom erzeugt, und daher wird eine Leistungshalbleitervorrichtung mit exzellenten Eigenschaften erhalten, ohne Verschlechterung der Hauptdurchbruchsspannungseigenschaften und mit stabilen Gateoxidfilmdurchbruchsspannungseigenschaften. Als Ergebnis wird ein Effekt des Erhöhens einer Ausbeute der Leistungshalbleitervorrichtung erreicht.
  • Bei diesem bevorzugten Ausführungsbeispiel wird As als eine n-Typ-Dotierung verwendet, die in dem Halbleitersubstrat 1 enthalten ist. Mit As ist es leichter, ein Halbleitersubstrat 1 mit sehr geringem Widerstand (0,002 Ω cm bis 0,006 Ω cm) zu erreichen. Natürlich ist die Dotierung in dem Halbleitersubstrat 1 nicht auf As beschränkt, und der gleiche Effekt, wie oben, kann ebenfalls mit anderen Donatoren erreicht werden.
  • In diesem bevorzugten Ausführungsbeispiel ist die Dicke der epitaktisch gewachsenen Schicht 2 derart eingestellt, daß sie nicht mehr als 20 μm beträgt. Dies basiert auf dem folgenden Grund und der folgenden Überlegung. Ausgedrückt in der Drain-Source-Durchbruchsspannung entspricht die Dicke t der Drain-Source-Durchbruchsspannung von nicht mehr als ungefähr 150 V. Ein Vorteil des Grabengates gegenüber dem ebenen Gate ist der, daß der Kanalwiderstand in einer Zelle des Grabengates verringert ist, da die Kanaldichte des Grabengates höher ist. Wenn die Drain-Source-Durchbruchsspannung gering ist, speziell wenn sie nicht mehr als 150 V beträgt, ist das Verhältnis des Widerstandes der epitaktisch gewachsenen Schicht 10 zu dem Widerstand der gesamten Vorrichtung groß und daher erlaubt die Grabengatestruktur eine Reduzierung des Widerstandes der gesamten Vorrichtung. Wenn die Drain-Source-Durchbruchsspannung größer als 150 V ist, hängt der Widerstand der gesamten Vorrichtung fast nur von dem Bulkwiderstand der ersten, epitaktisch gewachsenen Schicht 2 ab, und daher hat die Abnahme des Kanalwiderstandes durch Verwendung der Grabengatestruktur nur eine geringer Auswirkung auf die Verbesserung der Reduzierung des Widerstandes der gesamten Vorrichtung. Zum vollständigen Ausnützen des Vorteiles der Grabengatestruktur ist es wünschenswert, daß die Durchbruchsspannung derart eingestellt ist, daß sie nicht mehr als 150 V beträgt. In anderen Worten ist die Dicke t derart eingestellt, daß sie nicht mehr als 20 μm beträgt.
  • 5 zeigt eine Beziehung zwischen der Drain-Source-Durchbruchsspannung und dem EIN-Widerstand. Die gleiche Beziehung von 5 ist beispielsweise in "Transistor Gijyutsu" (CQ Publishing Corporation Ltd.) von September 1994 gezeigt. Es ist aus 5 ersichtlich, daß das Verhältnis des EIN-Widerstandes des Grabengates und des ebenen Gates 1:4 beträgt, wenn die Drain-Source-Durchbruchsspannung 40 V beträgt, daß das Verhältnis 1:2 beträgt, wenn die Drain-Source-Durchbruchsspannung 100 V beträgt, daß das Verhältnis 1:1,5 beträgt, wenn die Drain-Source-Durchbruchsspannung 150 V beträgt, und daß das Verhältnis 1:1,5 beträgt, wenn die Drain-Source-Durchbruchsspannung 200 V beträgt. Somit wird der mit der Grabengatestruktur erhaltene Effekt verringert, wenn die Drain-Source-Durchbruchsspannung über 150 V liegt. Kurz gesagt kann, wenn die Grabengatestruktur unter der Bedingung angepaßt ist, daß die Drain-Source-Durchbruchsspannung nicht mehr als 150 V beträgt, in anderen Worten, daß die Dicke t der epitaktisch gewachsenen Schicht 10 nicht mehr als 20 μm beträgt, der Widerstand der gesamten Vorrichtung effektiv zum Verbessern der Eigenschaften reduziert werden. In diesem Hinblick ist es wünschenswert, daß die Dicke t derart eingestellt wird, daß sie nicht mehr als 20 μm beträgt, obwohl die Dicke t ≤ 20 μm keine wesentliche Bedingung ist.
  • Es ist bevorzugt, daß der Siliziumwafer als ein Basismaterial des Halbleitersubstrates 1 eine Ausrichtungsabflachung bzw. -flat aufweist, deren bzw. dessen Normalenrichtung eine der bei den Kristallachsen ist, die senkrecht zu einer Kristallachse sind, die senkrecht zu der Oberfläche des Wafers ist. Wenn die Kristallachsen des Siliziumwafers und die Ausrichtungsabflachung wie oben festgelegt sind und die vorliegende Leistungshalbleitervorrichtung derart hergestellt ist, daß die longitudinale Richtung des Grabens parallel zu der Normalenrichtung der Ausrichtungsabflachung oder parallel zu eine der anderen Achsen senkrecht zu der Normalenrichtung der Ausrichtungsabflachung ist, ist es möglich, die Dicke des Oxidfilmes 5, der auf der Seitenoberfläche 6W und der Bodenoberfläche 6B des Grabens 6, der als Gate dient, gebildet ist, gleichmäßig zu bilden und weiter die Durchbruchsspannungseigenschaft des Gateoxidfilmes zu verbessern. Zu diesem Punkt wird eine Erläuterung mit einem Vergleich zwischen 6A und 6B und 7A und 7B angegeben.
  • 6A zeigt ein Basismaterial das MOSFET mit dem Grabengate und eine Beziehung zwischen den Kristallachsen des Siliziumwafers und der Ausrichtungsabflachung OFP, die allgemein im Stand der Technik verwendet werden, während 6B schematisch eine vergrößerte Ansicht der Grabengatestruktur zeigt, die derart gebildet ist, daß die longitudinale Richtung des Grabens in einer Richtung <110> in dem Wafer von 6A gebildet ist. In diesem Fall variiert der Grad der Kopplung der Bindungen der Siliziumatome mit der Kristalloberfläche, und daher ist die Filmdicke des Oxidfilmes 5P ungleichmäßig. Unter der Annahme, daß die Dicke des Oxidfilmes 5P auf der Seitenoberfläche 6WP des Grabens beispielsweise a beträgt, beträgt die Dicke des Oxidfilmes 5P auf der Bodenoberfläche 6BP 0,8a, was dünner ist. Wenn die Filmdicke ungleichmäßig ist, ist der Widerstand gegen Druck bzw. Spannung lokal an einem dünnen Abschnitt verschlechtert und die Durchbruchsspannungseigenschaften des Oxidfilmes sind insgesamt verschlechtert.
  • Wenn andererseits der Siliziumwafer von 7, dessen Kristallorientierung der Oberfläche eine Ebene (001) und dessen Kristallorientierung der Ausrichtungsabflachung OF eine Ebene (100) ist, als das Basismaterial des Halbleitersubstrates 1 von 1 verwendet wird, weisen die Oxidfilme 5 auf der Wandoberfläche 6W und der Bodenoberfläche 6B des Grabens 6 jeweils die gleiche Filmdicke auf, wie in 7B gezeigt ist, und es ist möglich, effektiv zu verhindern, daß die Filmdicke lokal dünner wird. In diesem Fall kann der Graben 6 derart gebildet werden, daß seine longitudinale Richtung parallel zu einer Richtung <100> ist, wie durch C1 von 7A dargestellt ist, oder kann derart gebildet werden, daß seine longitudinale Richtung parallel zu einer Richtung <010> gebildet ist, wie durch C2 von 7A dargestellt ist. Der erste Fall ist in 7B gezeigt.
  • Somit ist es möglich, die Kristallorientierung der Ausrichtungsabflachung bei der Maskenausrichtung effektiv zu verwenden.
  • Da der Siliziumeinkristall kubisch ist, erreicht der Siliziumwafer mit einer äquivalenten Beziehung zu der Orientierungsbeziehung von 7A den gleichen Effekt.
  • Wie oben diskutiert wurde, ist es bevorzugt, daß der vertikale MOSFET von 1 in dem Siliziumwafer von 7A derart gebildet ist, daß die longitudinale Richtung des Grabens parallel zu der Normalenrichtung der Ebene, die als die Ausrichtungsabflachung gebildet ist, oder parallel zu der Kristallachse, die in der Waferoberfläche senkrecht zu der Normalenrichtung der als Ausrichtungsabflachung gebildeten Ebene enthalten ist, ist. Auch wenn ein allgemeiner Siliziumwafer von 6A verwendet wird, kann der gleiche Effekt, wie mit Bezug zu 1 bis 4 diskutiert wurde, erreicht werden, und der Siliziumwafer von 6A kann verwendet werden. In diesem Punkt ist die Verwendung des Siliziumwafers von 7A als ein Basismaterial keine wesentliche Forderung der vorliegenden Erfindung.
  • Die Technik zum Bestimmen der longitudinalen Richtung des Grabens parallel zu der Richtung <100> ist in der Japanischen Patentanmeldung 4-47988A beschrieben.
  • Somit kann bei dem Halbleitersubstrat 1 mit sehr geringem spezifischen Widerstand (in dem Bereich von 0,002 Ω cm bis 0,006 Ω cm), das den Sauerstoff mit optimaler Konzentration (in dem Be reich von 12 × 1017 Atome/cm3 bis 20 × 1017 Atome/cm3) und die durch epitaktisches Wachsen auf der Oberfläche des Halbleitersubstrates 1 erzeugte Schicht 10 enthält, der intrinsische Gettereffekt voll ausgeübt werden, während der optimale EIN-Widerstandswert sichergestellt wird, wodurch es möglich wird, die Erzeugung des Drain-Source-Leckstromes und die Verschlechterung der Durchbruchsspannungseigenschaften des Gateoxidfilmes zu verhindern. Daher wird es ebenfalls möglich, ein Herstellungsverfahren einer Leistungshalbleitervorrichtung vorzusehen, das eine bemerkenswerte Verbesserung der Ausbeute ermöglicht. Das Verfahren wird in dem zweiten bevorzugten Ausführungsbeispiel im folgenden beschrieben.
  • Das technische Konzept des ersten bevorzugten Ausführungsbeispieles ist nicht nur auf den vertikalen MOSFET mit dem Grabengate von 1 anwendbar, sondern ebenfalls auf andere Leistungsvorrichtungen, wie zum Beispiel ein vertikalen MOSFET mit ebenen Gate und eine Diode, und es ist weiter anwendbar auf eine Struktur, bei der der erste Leitungstyp der p-Typ ist und der zweite Leitungstyp der n-Typ ist, anstatt der Struktur von 1.
  • Zweites bevorzugtes Ausführungsbeispiel
  • Bei dem zweiten bevorzugten Ausführungsbeispiel wird eine Beschreibung eines Herstellungsverfahrens des vertikalen MOSFET mit dem Grabengate, der ein Beispiel der Leistungshalbleitervorrichtung entsprechend dem ersten bevorzugten Ausführungsbeispiel ist, angegeben.
  • 8 ist eine Draufsicht, die einen Zustand zeigt, bei dem eine Mehrzahl von vertikalen MOSFET mit Grabengates auf einem Halbleitersubstrat, dessen Material ein Siliziumwafer ist, gebildet sind. 9A, 9B und 9C, auf die später Bezug genommen wird, sind Querschnittsansichten entlang der Linie a-a', b-b' bzw. c-c' von 8 und Abschnitte in diesen Figuren werden als Zellabschnitt, Ziehabschnitt (Zeichnungsabschnitt) bzw. peripherer Abschnitt bezeichnet. Dasselbe trifft auf 10A10C, 11A11C, 12A12C und 13A13C zu, auf die später durch A, B und C Bezug genommen wird.
  • Weiterhin wird bei dem MOSFET des zweiten bevorzugten Ausführungsbeispieles durch Bilden einer Feldplattenstruktur an dem Ziehabschnitt und dem peripheren Abschnitt, bei dem eine Mehrzahl von MOSFET gebildet sind, ein elektrisches Feld an einem Ende einer Verarmungsschicht nahe der vierten Hauptoberfläche 3S2, wie später beschrieben wird, derart entspannt, daß eine hohe Durchbruchsspannung für eine Leistungshalbleitervorrichtung sichergestellt wird. Speziell eine p-Schicht 13, ein Oxidfilm 15 und die leitende Schicht 11 von 13B und 13C, die später diskutiert werden, Bilden eine Feldplattenstruktur zum Sicherstellen einer hohen Durchbruchsspannung.
  • 8 zeigt eine Gateschicht 18 und eine Aluminiumleitung 19, die die Gateschicht 18 und eine externe Steuerschaltung verbindet.
  • Erster Schritt
  • In dem ersten Schritt wird das Halbleitersubstrat (siehe 1) des ersten Leitungstyps mit der Sauerstoffkonzentration in dem Bereich von 12 × 1017 Atome/cm3 bis 20 × 1017 Atome/cm3 vorbereitet. Die Dotierungskonzentration des Halbleitersubstrates 1 ist größer als die der ersten, epitaktisch gewachsenen Schicht 2 (siehe 1) des ersten Leitungstyps, wie später diskutiert wird, und der spezifische Widerstand des Halbleitersubstrates 1 ist derart eingestellt, daß er nicht größer ist als 0,006 Ω cm. Das Halbleitersubstrat 1 ist ein Wafer mit der Kristallorientierung von 7A und die longitudinale Richtung des in einem späteren Schritt gebildeten Grabens wird als die Richtung von 7B festgelegt. Obwohl der erste Leitungstyp der n-Typ ist und das Halbleitersubstrat 1 As (Arsen) als eine Dotierung (Donator) des ersten Leitungstyps in dem zweiten bevorzugten Ausführungsbeispiel enthält, kann eine andere n-Dotierung, wie zum Beispiel P (Phosphor) verwendet werden.
  • Zweiter Schritt
  • Der zweite Schritt ist ein Schritt zum Bilden einer epitaktisch gewachsenen Schicht des ersten Leitungstyps auf der Hauptoberfläche des Halbleitersubstrates 1.
  • Wie in 9A9C gezeigt ist, wird die epitaktisch gewachsene Schicht 10 des ersten Leitungstyps durch epitaktisches Wachsen bzw. Aufwachsen auf der zweiten Hauptoberfläche 1S2 des Halbleitersubstrates 1 gebildet. Die Filmdicke t der epitaktisch gewachsenen Schicht 10 wird derart eingestellt, daß sie nicht mehr als 20 μm beträgt.
  • Weiterhin wird, wie in 9A9C gezeigt ist, ein Oxidfilm 12 durch thermische Oxidation auf der Oberfläche der epitaktisch gewachsenen Schicht 10 gebildet, und danach werden Öffnungen 16 und 17 selektiv durch Photolithographietechnik gebildet. Die p-Schicht 13 des zweiten Leitungstyps wird bis zu einer vorbestimmten Tiefe an dem Grabenziehabschnitt von 9B und dem peripheren Abschnitt von 9C durch eine Ionenimplantationstechnik unter Verwendung der Öffnungen 16 und 17 gebildet. Beim Bilden der p-Schicht 13 wird B (Bor) als eine Dotierung des zweiten Leitungstyps verwendet. Die Konzentration der p-Schicht 13 wird derart eingestellt, daß sie geringer ist als die Dotierungskonzentration der Diffusionsschicht 3, wie später diskutiert wird.
  • Dritter Schritt
  • Bei dem dritten Schritt wird eine Dotierung des zweiten Leitungstyps derart gebildet, daß sie sich von der Oberfläche der epitaktisch gewachsenen Schicht 10 zu dem Inneren davon derart erstreckt, daß die erste, epitaktisch gewachsene Schicht 2 (siehe 1) des ersten Leitungstyps und die Diffusionsschicht 3 des zweiten Leitungstyps gebildet werden. Weiterhin wird der Graben 6 derart gebildet, daß er sich von der Oberfläche der Diffusionsschicht 3 (siehe 1) zu dem Inneren der ersten epitaktisch gewachsenen Schicht 2 erstreckt, und der Oxidfilm 5 (siehe 1) wird vollständig auf der Bodenoberfläche 6B und der Wandoberfläche 6W des Grabens 6 gebildet (siehe 1). Speziell werden die obigen Bildungen wie folgt durchgeführt.
  • Der Oxidfilm 12 in dem Zellenabschnitt und dem Ziehabschnitt von 9A und 9B wird entfernt, wie in 10A und 10B gezeigt ist.
  • Als nächstes wird eine Dotierung des zweiten Leitungstyps, z.B. B (Bor), derart von der Oberfläche der epitaktisch gewachsenen Schicht 10 zu dem Inneren davon implantiert und diffundiert, daß die Diffusionsschicht 3 des zweiten Leitungstyps bis zu einer vorbestimmten Tiefe gebildet wird, wie in 10A bis 10C gezeigt ist. Wenn die obige, epitaktisch gewachsene Schicht des ersten Leitungstyps als die erste, epitaktisch gewachsene Schicht 2 bezeichnet wird, kann die Diffusionsschicht des zweiten Leitungstyps als die zweite epitaktisch gewachsene Schicht 3 unter der Berücksichtigung, daß die Diffusionsschicht des zweiten Leitungstyps unter Verwendung der epitaktisch gewachsenen Schicht als Basismaterial gebildet wird, definiert werden. Kurz gesagt, enthält die epitaktisch gewachsene Schicht 10 in der folgenden Diskussion die erste, epitaktisch gewachsene Schicht 2, die Diffusionsschicht 3 und die p-Schicht 13. Die erste Hauptoberfläche 2S1 der ersten, epitaktisch gewachsenen Schicht 2 ist die erste Übergangsfläche zu der zweiten Hauptoberfläche 1S2 des Halbleitersubstrates 1, während die zweite Hauptoberfläche 2S2 der ersten epitaktisch gewachsenen Schicht 2, die entgegengesetzt zu der ersten Hauptoberfläche 2S1 ist, die zweite Übergangsfläche zu der dritten Hauptoberfläche 3S1 der Diffusionsschicht 3 ist.
  • Weiterhin wird der dicke Oxidfilm 15 auf der p-Schicht 13 in dem Ziehabschnitt, wie in 10B gezeigt ist, gebildet.
  • Danach wird, wie in 11A11C gezeigt ist, eine n-Dotierung mit hoher Konzentration, z.B. As (Arsen), selektiv in die Oberfläche der Diffusionsschicht 3, speziell die vierte Hauptoberfläche 3S2 der Diffusionsschicht 3, die entgegengesetzt zu der dritten Hauptoberfläche 3S1 ist, durch Photolithographietechnik derart implantiert, daß die Sourceschicht 4 bis zu einer vorbestimmten Tiefe und nicht in Kontakt mit der ersten, epitaktisch gewachsenen Schicht 2 gebildet wird. Danach wird ein Oxidfilm 14 auf der Oberfläche der epitaktisch gewachsenen Schicht 10 gebildet.
  • Der Graben 6 wird derart gebildet, daß er sich von vierten Hauptoberfläche 3S2 der Diffusionsschicht 3 zu dem Inneren davon wie folgt erstreckt.
  • Wie speziell in 12A12C gezeigt ist, wird der Graben 6 von der vierten Hauptoberfläche 3S2 der Diffusionsschicht 3 zu dem Inneren der ersten epitaktischen Schichten 2 über die zweite Schnittfläche durch Photolithographietechnik und Trockenätztechnik selektiv gebildet. Zu dieser Zeit wird der Graben 6 derart gebildet, daß die Sourceschicht 4 getrennt wird und daß die Sourceschicht 4 noch an der Ecke 6C des Grabens 6 in der zweiten, epitaktisch gewachsenen Schicht 3 verbleibt.
  • Weiterhin wird, wie in 12A und 12B gezeigt ist, der aus einem SiO2-Film gebildete Gateoxidfilm 5 komplett auf der Bodenoberfläche 6B und der Wandoberfläche 6W, die die Bodenoberfläche 6B des Grabens 6 umgibt, gebildet.
  • Vierter Schritt
  • Bei dem vierten Schritt wird, wie in 13A und 13B gezeigt ist, die vergrabene Grabenschicht 11, die eine leitende Schicht ist, über und auf der Oberfläche des Oxidfilmes 5 derart vorgesehen, daß der Graben 6 gefüllt wird. Zu dieser Zeit wird, wie in 13B gezeigt ist, die leitende Schicht 11 derart gebildet, daß sie sich von dem Graben 6 zu den Oxidfilmen 14 und 15 in dem Ziehabschnitt erstreckt und in Kontakt mit der Gateelektrode (nicht gezeigt) ist. Weiterhin kann ein Metall, wie zum Beispiel Aluminium, als leitende Schicht 11 verwendet werden, obwohl ein polykristallines Silizium, das eine hohe Konzentrati on der Dotierung des ersten Leitungstyps enthält, in der vorliegenden Erfindung verwendet wird.
  • Als nächstes wird ein Oxidfilm derart gebildet, daß eine freigelegte obere Oberfläche der leitenden Schicht 11 derart bedeckt wird, daß er ein vereinter Körper mit den Oxidfilmen 14 und 15 ist. Obwohl nicht gezeigt, wird weiterhin die Zwischenschichtisolierschicht 9 (wie in 1), wie zum Beispiel PSG, auf dem vereinten Oxidfilm 14 gebildet. Danach werden der Oxidfilm 14 und der Zwischenschichtisolierfilm 9, die nicht auf der leitenden Schicht 11 und einem Teil der Sourceschicht 4 sind, durch Photolithographietechnik und Ätztechnik derart entfernt, daß der andere Abschnitt der vierten Hauptoberfläche 3S2 freigelegt wird. Die Sourceelektrode 8 (siehe 1) wird derart gebildet, daß der freigelegte Abschnitt der vierten Hauptoberfläche 3S2 und der Zwischenschichtisolierfilm 9 bedeckt werden. Die Drainelektrode 7 (siehe 1) wird auf der ersten Hauptoberfläche 1S1 des Halbleitersubstrates 1 gebildet. Somit wird der senkrechte MOSFET mit Grabengate von 1 fertiggestellt.
  • In dem ersten bis vierten Schritt wird der intrinsische Getterschritt nicht als ein unabhängiger Schritt angegeben. Der Grund ist wie folgt.
  • Beispielsweise der Schritt des Bildens der p-Schicht 13 in dem zweiten Schritt enthält eine Wärmebehandlung bei 1200°C für eine Stunde nach der Implantation der p-Dotierung des zweiten Leitungstyps. Ähnlich enthält der Schritt des Bildens der Diffusionsschicht 3 in dem dritten Schritt einen Wärmeschritt bei 1100°C für zwei Stunden. Somit werden in dem ersten und vierten Schritt Hochtemperaturwärmebehandlungsschritte durchgeführt. Der intrinsische Getterschritt verwendet den Wärmebehandlungsschritt und nutzt aktiv und effektiv nutzbare Schritt in dem Herstellungsprozeß. Somit kann die Durchführbarkeit und allgemeine Flexibilität des intrinsischen Getterschrittes ohne einen zusätzlichen unabhängigen Schritt erzielt werden.
  • Bei dem Herstellungsverfahren des zweiten bevorzugten Ausführungsbeispieles wird, da die epitaktisch gewachsene Schicht des ersten Leitungstyps und die Diffusionsschicht des zweiten Leitungstyps (p-Typ) auf dem Halbleitersubstrat, das eine hohe Konzentration der Dotierung des ersten Leitungstyps (n-Typ) aufweist, gebildet werden und da das Halbleitersubstrat eine Sauerstoffkonzentration in dem Bereich von 12 × 1017 Atome/cm3 bis 20 × 1017 Atome/cm3 aufweist und da der spezifische Widerstand des Halbleitersubstrates derart eingestellt ist, daß er nicht mehr als 0,006 Ω cm beträgt, der intrinsische Gettereffekt voll in dem Wärmebehandlungsschritt des Herstellungsprozesses ausgeführt, und es wird möglich, die Metallkontamination und den Kristallfehler, die innerhalb der epitaktisch gewachsenen Schicht erzeugt sind, vollständig zu reduzieren. Somit wird der innerhalb der epitaktisch gewachsenen Schicht erzeugte Leckstrom vollständig reduziert, wodurch eine Halbleitervorrichtung mit neuer Struktur, die die Verschlechterung der Hauptdurchbruchsspannung verhindern kann, hergestellt werden kann.
  • Weiterhin ist es entsprechend dem Herstellungsverfahren des zweiten bevorzugten Ausführungsbeispieles bei der Halbleitervorrichtung mit einem Graben auf dem Halbleitersubstrat mit der epitaktisch gewachsenen Schicht wie oben möglich, die Oxidfilmdurchbruchsspannungseigenschaften mit dem obigen Effekt zu stabilisieren, und daher kann eine Halbleitervorrichtung, die den vollen Vorteil der Grabenstruktur aufweist, hergestellt werden.
  • Obwohl die obige Diskussion des zweiten bevorzugten Ausführungsbeispieles mit dem Fall durchgeführt wurde, bei dem die epitaktisch gewachsene n-Schicht auf dem n-Siliziumsubstrat mit hoher Konzentration gewachsen wird, kann die vorliegende Erfindung prinzipiell auch auf einen Fall angewandt werden, bei dem eine epitaktisch gewachsene p-Schicht auf einem p-Siliziumsubstrat mit hoher Konzentration gewachsen wird, und in diesem Fall kann der gleiche Effekt erzielt werden.

Claims (14)

  1. Leistungshalbleitervorrichtung mit einem eine Dotierung eines ersten Leitungstyps und Sauerstoff aufweisenden Halbleitersubstrat (1), einer epitaktisch gewachsenen Schicht (2), die eine erste Hauptoberfläche (2S1), die eine erste Grenzfläche zu einer Hauptoberfläche (1S2) des Halbleitersubstrates (1) ist, und eine zweite Hauptoberfläche (2S2) entgegengesetzt zu der ersten Hauptoberfläche (2S1) aufweist, und einer Halbleiterschicht (3) eines zweiten Leitungstyps, die eine dritte Hauptoberfläche (3S1), die eine zweite Grenzfläche zu der zweiten Hauptoberfläche (2S2) der epitaktisch gewachsenen Schicht (2) ist, und eine vierten Hauptoberfläche (3S2) entgegengesetzt zu der dritten Hauptoberfläche (3S1) aufweist, wobei die Konzentration des Sauerstoffs derart eingestellt ist, daß sie nicht weniger als 12 × 1017 Atome/cm3 beträgt.
  2. Leistungshalbleitervorrichtung nach Anspruch 1, weiter mit einem Graben (6), der derart gebildet ist, daß er sich von vierten Hauptoberfläche (3S2) des Halbleitersubstrates (3) durch die zweite Grenzfläche zu dem Inneren der epitaktisch gewachsenen Schicht (2) erstreckt, und einem Oxidfilm (5), der komplett auf einer Bodenoberfläche (6B) und einer Wandoberfläche (6W) des Grabens (6) gebildet ist.
  3. Leistungshalbleitervorrichtung nach Anspruch 1 oder 2, bei der die Konzentration des Sauerstoffs derart eingestellt ist, daß sie nicht mehr als 20 × 1017 Atome/cm3 beträgt.
  4. Leistungshalbleitervorrichtung nach einem der Ansprüche 1 bis 3, bei der eine obere Grenze der Konzentration des Sauerstoffs derart spezifiziert ist, daß der spezifische Widerstand des Halbleitersubstrates (1) nicht mehr als 0,006 Ω cm beträgt.
  5. Leistungshalbleitervorrichtung nach einem der Ansprüche 1 bis 4, bei der die Dotierung in dem Halbleitersubstrat (1) As ist.
  6. Leistungshalbleitervorrichtung nach einem der Ansprüche 1 bis 5, bei der eine Summe t der Dicke der epitaktisch gewachsenen Schicht (2) und der Dicke der Halbleiterschicht (3) derart eingestellt ist, daß sie nicht mehr als 20 μm beträgt.
  7. Leistungshalbleitervorrichtung nach einem der Ansprüche 1 bis 6, bei der das Halbleitersubstrat (1) einen Siliziumwafer mit einer Orientierungsabflachung (OF) als Basismaterial aufweist, eine Oberfläche des Siliziumwafers die Hauptoberfläche des Halbleitersubstrates (1) ist, die Orientierungsabflachung (OF) eine Normalenrichtung aufweist, die eine (100) der Kristallachsen senkrecht zu einer Kristallachse (001) in einer Normalenrichtung der Oberfläche des Siliziumwafers ist, und die longitudinale Richtung des Grabens (6) parallel zu der Normalenrichtung der Orientierungsabflachung (OF) ist.
  8. Leistungshalbleitervorrichtung nach einem der Ansprüche 1 bis 6, bei der das Halbleitersubstrat (1) einen Siliziumwafer mit einer Orientierungsabflachung (OF) als Basismaterial aufweist, eine Oberfläche des Siliziumwafers die Hauptoberfläche des Halbleitersubstrats (1) ist, die Orientierungsabflachung (OF) eine Normalenrichtung aufweist, die eine (100) der Kristallachsen senkrecht zu einer Kristallachse (001) in einer Normalenrichtung der Oberfläche des Siliziumwafers ist, und eine longitudinale Richtung des Grabens (6) parallel zu der anderen (010) der Kristallachsen senkrecht zu der Normalenrichtung der Orientierungsabflachung (OF) ist.
  9. Herstellungsverfahren einer Leistungshalbleitervorrichtung mit einem ersten Schritt des Vorsehens eines Halbleitersubstrates (1) eines ersten Leitungstyps mit Sauerstoff mit einer Konzentration von nicht weniger als 12 × 1017 Atome/cm3, einem zweiten Schritt des Bildens einer epitaktisch gewachsenen Schicht (10) des ersten Leitungstyps auf einer Hauptoberfläche (1S2) des Halbleitersubstrates (1), einem dritten Schritt des Bildens einer Dotierungsschicht eines zweiten Leitungstyps derart, daß sie sich von einer Oberfläche (3S2) der epitaktisch gewachsenen Schicht (10) zu dem Inneren davon derart erstreckt, daß eine erste, epitaktisch gewachsene Schicht (2) des ersten Leitungstyps und eine Diffusionsschicht (3) des zweiten Leitungstyps vorgesehen werden, und einem vierten Schritt des Bildens eines Filmes (8) auf einer Oberfläche der Diffusionsschicht (3).
  10. Verfahren nach Anspruch 9, bei dem der dritte Schritt den Schritt des Bildens eines Grabens (6) derart, daß er sich von der Oberfläche der Diffusionsschicht (3) zu dem Inneren der ersten, epitaktisch gewachsenen Schicht (2) erstreckt, und einen Schritt des Bildens eines Oxidfilmes (5) vollständig auf einer Bodenoberfläche (6B) und einer Wandoberfläche (6W) des Grabens (6) und weiter einen Schritt des Bildens einer leitenden Schicht (11) auf einer Oberfläche des Oxidfilmes (5) derart, daß der Graben (6) mit der leitenden Schicht (11) gefüllt wird, aufweist.
  11. Verfahren nach Anspruch 9 oder 10, bei dem die Konzentration des Sauerstoffs derart eingestellt wird, daß sie nicht mehr als 20 × 1017 Atome/cm3 beträgt.
  12. Verfahren nach einem der Ansprüche 9 bis 11, bei dem die Dicke (t) der epitaktisch gewachsenen Schicht (10) derart eingestellt wird, daß sie nicht mehr als 20 μm beträgt.
  13. Verfahren nach einem der Ansprüche 10 bis 12, bei dem der erste Schritt den Schritt des Vorsehens eines Siliziumwafers mit einer Orientierungsabflachung (OF) als Basismaterial der Halbleitersubstrates (1) enthält, wobei die Orientierungsabflachung (OF) eine Normalenrichtung aufweist, die eine (100) der Kristallachsen senkrecht zu einer Kristallachse (001) in einer Normalenrichtung der Oberfläche des Siliziumwafers ist, und wobei eine longitudinale Richtung des Grabens (6) parallel zu der Normalenrichtung der Orientierungsabflachung (OF) ist.
  14. Verfahren nach einem der Ansprüche 10 bis 12, bei dem der erste Schritt den Schritt des Vorsehens eines Siliziumwafers mit einer Orientierungsabflachung (OF) als Basismaterial des Halbleitersubstrates enthält, wobei die Orientierungsabflachung (OF) eine Normalenrichtung aufweist, die eine der Kristallachsen senkrecht zu einer Kristallachse in einer Normalenrichtung der Hauptoberfläche des Siliziumwafers ist, und wobei eine longitudinale Richtung des Grabens (6) parallel zu der anderen (010) der Kristallachsen senkrecht zu der Normalenrichtung der Orientierungsabflachung (OF) ist.
DE19822763A 1997-10-31 1998-05-20 Leistungshalbleitervorrichtung und Herstellungsverfahren einer Leistungshalbleitervorrichtung Expired - Fee Related DE19822763B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPP9-300683 1997-10-31
JP9300683A JPH11135512A (ja) 1997-10-31 1997-10-31 電力用半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE19822763A1 DE19822763A1 (de) 1999-05-06
DE19822763B4 true DE19822763B4 (de) 2007-05-03

Family

ID=17887824

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19822763A Expired - Fee Related DE19822763B4 (de) 1997-10-31 1998-05-20 Leistungshalbleitervorrichtung und Herstellungsverfahren einer Leistungshalbleitervorrichtung

Country Status (4)

Country Link
US (1) US5929482A (de)
JP (1) JPH11135512A (de)
KR (1) KR100276624B1 (de)
DE (1) DE19822763B4 (de)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3410949B2 (ja) * 1998-02-12 2003-05-26 株式会社東芝 半導体装置
US6660569B1 (en) * 1998-10-23 2003-12-09 Eupec Europaeische Gesellschaft Fuer Leitungshalbleiter Mbh & Co. Kg Method for producing a power semiconductor device with a stop zone
US6373098B1 (en) * 1999-05-25 2002-04-16 Fairchild Semiconductor Corporation Trench-gated device having trench walls formed by selective epitaxial growth and process for forming device
TW419822B (en) * 1999-07-12 2001-01-21 Mosel Vitelic Inc Trench type non-volatile memory cell and its manufacturing method
US6710454B1 (en) * 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
JP4631152B2 (ja) * 2000-03-16 2011-02-16 株式会社デンソー シリコン基板を用いた半導体装置の製造方法
US6642577B2 (en) * 2000-03-16 2003-11-04 Denso Corporation Semiconductor device including power MOSFET and peripheral device and method for manufacturing the same
US6396090B1 (en) * 2000-09-22 2002-05-28 Industrial Technology Research Institute Trench MOS device and termination structure
US6683346B2 (en) * 2001-03-09 2004-01-27 Fairchild Semiconductor Corporation Ultra dense trench-gated power-device with the reduced drain-source feedback capacitance and Miller charge
US6633063B2 (en) * 2001-05-04 2003-10-14 Semiconductor Components Industries Llc Low voltage transient voltage suppressor and method of making
US6882053B1 (en) 2001-12-28 2005-04-19 Micrel, Inc. Buried power buss utilized as a ground strap for high current, high power semiconductor devices and a method for providing the same
US6894393B1 (en) 2001-12-28 2005-05-17 Micrel, Inc. Buried power bus utilized as a sinker for high current, high power semiconductor devices and a method for providing the same
US7183193B2 (en) * 2001-12-28 2007-02-27 Micrel, Inc. Integrated device technology using a buried power buss for major device and circuit advantages
US6992925B2 (en) * 2002-04-26 2006-01-31 Kilopass Technologies, Inc. High density semiconductor memory cell and memory array using a single transistor and having counter-doped poly and buried diffusion wordline
US7042772B2 (en) * 2002-09-26 2006-05-09 Kilopass Technology, Inc. Methods and circuits for programming of a semiconductor memory cell and memory array using a breakdown phenomenon in an ultra-thin dielectric
US7031209B2 (en) * 2002-09-26 2006-04-18 Kilopass Technology, Inc. Methods and circuits for testing programmability of a semiconductor memory cell and memory array using a breakdown phenomenon in an ultra-thin dielectric
US6791891B1 (en) * 2003-04-02 2004-09-14 Kilopass Technologies, Inc. Method of testing the thin oxide of a semiconductor memory cell that uses breakdown voltage
JP3915984B2 (ja) * 2003-06-17 2007-05-16 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
US6924664B2 (en) * 2003-08-15 2005-08-02 Kilopass Technologies, Inc. Field programmable gate array
US7064973B2 (en) * 2004-02-03 2006-06-20 Klp International, Ltd. Combination field programmable gate array allowing dynamic reprogrammability
US6972986B2 (en) * 2004-02-03 2005-12-06 Kilopass Technologies, Inc. Combination field programmable gate array allowing dynamic reprogrammability and non-votatile programmability based upon transistor gate oxide breakdown
US20050218929A1 (en) * 2004-04-02 2005-10-06 Man Wang Field programmable gate array logic cell and its derivatives
US8735297B2 (en) 2004-05-06 2014-05-27 Sidense Corporation Reverse optical proximity correction method
US9123572B2 (en) 2004-05-06 2015-09-01 Sidense Corporation Anti-fuse memory cell
US7755162B2 (en) 2004-05-06 2010-07-13 Sidense Corp. Anti-fuse memory cell
US7402855B2 (en) * 2004-05-06 2008-07-22 Sidense Corp. Split-channel antifuse array architecture
US7164290B2 (en) * 2004-06-10 2007-01-16 Klp International, Ltd. Field programmable gate array logic unit and its cluster
US20050275427A1 (en) * 2004-06-10 2005-12-15 Man Wang Field programmable gate array logic unit and its cluster
US7135886B2 (en) * 2004-09-20 2006-11-14 Klp International, Ltd. Field programmable gate arrays using both volatile and nonvolatile memory cell properties and their control
US7667264B2 (en) * 2004-09-27 2010-02-23 Alpha And Omega Semiconductor Limited Shallow source MOSFET
US7314520B2 (en) * 2004-10-04 2008-01-01 Cree, Inc. Low 1c screw dislocation 3 inch silicon carbide wafer
US7314521B2 (en) * 2004-10-04 2008-01-01 Cree, Inc. Low micropipe 100 mm silicon carbide wafer
JP4502820B2 (ja) * 2005-01-05 2010-07-14 日本電気株式会社 半導体チップ及び半導体装置
US7193436B2 (en) * 2005-04-18 2007-03-20 Klp International Ltd. Fast processing path using field programmable gate array logic units
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
US7566951B2 (en) * 2006-04-21 2009-07-28 Memc Electronic Materials, Inc. Silicon structures with improved resistance to radiation events
TWI323489B (en) * 2006-08-11 2010-04-11 Mosel Vitelic Inc Fabricating process and structure of trench power semiconductor device
US20110284948A1 (en) * 2007-07-31 2011-11-24 Rohm Co., Ltd. Semiconductor device and fabrication method for the same
US7813199B2 (en) * 2008-04-22 2010-10-12 Micron Technology, Inc. Current mode data sensing and propagation using voltage amplifier
JP2011054821A (ja) * 2009-09-03 2011-03-17 Sumco Corp エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
CN102468169A (zh) * 2010-11-01 2012-05-23 中芯国际集成电路制造(上海)有限公司 Umos晶体管及其形成方法
KR101418000B1 (ko) * 2012-10-29 2014-07-09 한국전기연구원 전력반도체의 특성 향상을 위한 에이징 장치 및 그 방법
JP7017021B2 (ja) 2016-08-31 2022-02-08 富士電機株式会社 炭化珪素半導体基体、炭化珪素半導体基体の結晶軸合わせ方法および炭化珪素半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS575364A (en) * 1980-06-13 1982-01-12 Nec Kyushu Ltd Mos integrated circuit device
JPS613415A (ja) * 1984-06-18 1986-01-09 Nec Corp 半導体装置
JPH0447988A (ja) * 1990-06-15 1992-02-18 Fuji Photo Film Co Ltd 感熱記録材料
US5689128A (en) * 1995-08-21 1997-11-18 Siliconix Incorporated High density trenched DMOS transistor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4236166A (en) * 1979-07-05 1980-11-25 Bell Telephone Laboratories, Incorporated Vertical field effect transistor
US4771013A (en) * 1986-08-01 1988-09-13 Texas Instruments Incorporated Process of making a double heterojunction 3-D I2 L bipolar transistor with a Si/Ge superlattice
JPH077750B2 (ja) * 1989-05-15 1995-01-30 株式会社東芝 半導体装置の製造方法
JP2572512B2 (ja) * 1992-09-24 1997-01-16 信越半導体株式会社 拡散型シリコン素子基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS575364A (en) * 1980-06-13 1982-01-12 Nec Kyushu Ltd Mos integrated circuit device
JPS613415A (ja) * 1984-06-18 1986-01-09 Nec Corp 半導体装置
JPH0447988A (ja) * 1990-06-15 1992-02-18 Fuji Photo Film Co Ltd 感熱記録材料
US5689128A (en) * 1995-08-21 1997-11-18 Siliconix Incorporated High density trenched DMOS transistor

Also Published As

Publication number Publication date
JPH11135512A (ja) 1999-05-21
KR19990036556A (ko) 1999-05-25
KR100276624B1 (ko) 2001-02-01
DE19822763A1 (de) 1999-05-06
US5929482A (en) 1999-07-27

Similar Documents

Publication Publication Date Title
DE19822763B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren einer Leistungshalbleitervorrichtung
DE60222751T2 (de) Feldeffekttransistorstruktur und herstellungsverfahren
DE19649686B4 (de) Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET)
DE69730625T2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE69938562T2 (de) Leistungshalbleiterbauelemente mit verbesserten hochfrequenzschaltung- und durchbruch-eigenschaften
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE102012207370B4 (de) Selbstsperrender HEMT und Verfahren zu dessen Herstellung
DE2512373A1 (de) Sperrschicht-oberflaechen-feldeffekt- transistor
DE102020105207A1 (de) Stark dotierte vergrabene Schicht zum Reduzieren der MOSFET-AUS-Kapazität
DE102006051285A1 (de) MOS-Transistor mit einem Driftbereich und Verfahren zur Herstellung desselben
DE19744687A1 (de) Feldeffekttransistor und Herstellungsverfahren desselben
DE2455730B2 (de) Feldeffekt-Transistor
DE10025217A1 (de) Halbleitereinrichtung
DE19636302A1 (de) Siliziumkarbidhalbleitervorrichtung
DE102012105685A1 (de) Halbleiterbauelement mit Spannungskompensationsstruktur
DE102013022484B3 (de) Metalloxidhalbleitereinrichtungen
DE19818779A1 (de) Halbleitervorrichtung
DE102019008579A1 (de) ELEKTRONISCHE VORRICHTUNG EINSCHLIEßLICH EINES HEMT MIT EINEM VERGRABENEN BEREICH
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE19733974C2 (de) MOSFET-Einrichtung und Verfahren zur Herstellung
DE19853441A1 (de) MOS-Transistor für Hochgeschwindigkeits- und Hochleistungsbetrieb und Verfahren zu seiner Herstellung
DE3440674A1 (de) Feldeffekt-transistor
DE19517002C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112005001587T9 (de) Verbessertes Verfahren für Resurf-Diffusion für Hochspannungs-Mosfet
DE10225234B4 (de) Metalloxidhalbleitertransistor und Herstellungsverfahren für Selbigen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20131203