DE2159192B2 - Feldeffektspeichertransistor mit isolierter Gate-Elektrode - Google Patents
Feldeffektspeichertransistor mit isolierter Gate-ElektrodeInfo
- Publication number
- DE2159192B2 DE2159192B2 DE2159192A DE2159192A DE2159192B2 DE 2159192 B2 DE2159192 B2 DE 2159192B2 DE 2159192 A DE2159192 A DE 2159192A DE 2159192 A DE2159192 A DE 2159192A DE 2159192 B2 DE2159192 B2 DE 2159192B2
- Authority
- DE
- Germany
- Prior art keywords
- field effect
- memory transistor
- layer
- transistor
- insulation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 230000005669 field effect Effects 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims description 26
- 238000009413 insulation Methods 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 7
- 230000015556 catabolic process Effects 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000002800 charge carrier Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 240000008042 Zea mays Species 0.000 description 1
- 235000005824 Zea mays ssp. parviglumis Nutrition 0.000 description 1
- 235000002017 Zea mays subsp mays Nutrition 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 235000005822 corn Nutrition 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
Description
55
Die Erfindung betrifft einen Feideffektspeichertransistor mit isolierter Gate-Elektrode aus einem Halbleitersubstrat eines ersten Leitfähigkeitstyps, in dem zwei
Bereiche eines zweiten Leitfähigkeitstyps vorgesehen sind, die als Source-Zone und als Drain-Zone wirken,
wobei auf dem Halbleitersubstrat eine erste Isolationsschicht; die sich von der Source-Zone bis zur
Drain-Zone erstreckt, und auf der ersten Isolationsschicht eine zweite Isolationsschicht und darüber die
Gate-Elektrode angeordnet ist 6S
Wie aus den Kennlinien eines Feldeffekttransistors mit isolierter Gate-Elektrode ersichtlich ist kann dieser
als Ladungsspeicher verwendet werden, wobei seine
Schwellenspannung entsprechend einer zu speichernden Information verändert wird. Unter Schwellenspannung wird die Spannung verstanden, die an die
Gate Elektrode angelegt werden muß, um den Transistor in seinen leitenden Zustand zu schalten. Derartige
Transistoren können als Speicherelemente verwendet werden. In Abhängigkeit davon, ob eine binäre »1« oder
eine binäre »0« gespeichert werden soll, wird die Schwellenspannung auf einen hohen oder niedrigen
Wert eingestellt Wenn die gespeicherte Information gelesen werden soll, muß eine Spannung an die
Gate-Elektrode angelegt werden, die zwischen der hohen und der niedrigen Schwellenspannung liegt.
Wenn der Transistor leitet kann z. B. angezeigt werden, daß eine »1« und wenn er nicht leitet, daß eine »0«
gespeichert ist Die gespeicherte Information geht nicht verloren, da die die Schwellenspannung bestimmende
Ladung für eine sehr lange Zeit beständig ist Es ist somit nicht notwendig, daß eine kontinuierliche
Ladungsregenerierung vorgesehen werden muß oder daß spezielle Schutzschaltungen beim Ausfall der
Spannungsversorgung die Information übernehmen müssen.
Bekannte Feldeffekttransistoren weisen den Nachteil auf, daß an dem Drain-Substrat-Übergang beim
Anlegen von niedrigen Spannungen ein Zenereffekt auftreten kann. Die Durchbruchsspannung kann bei 8
bis 10 Volt liegen. Wenn jedoch z.B. derartige Transistoren in integrierten Schaltungen verwendet
werden, ist es notwendig, daß in manchen Fällen zwischen der Drain-Zone und dem Substrat Spannungen angelegt werden müssen, die höher als die
Durchbruchsspannung sind.
Es ist somit Aufgabe der Erfindung, einen Feldeffekttransistor mit isolierter Gate-Elektrode aufzuzeigen,
der diese Zener-Durchbruchsspannungen nicht aufweist
Die Erfindung ist dadurch gekennzeichnet, daß die
erste Isolationsschicht einen ersten Abschnitt und einen zweiten Abschnitt, der dicker ist als dar erste Abschnitt,
aufweist und daß der zweite Abschnitt zumindest teilweise die Drain-Zone überdeckt
In einem Feldeffekttransistor mit isolierter Gate-Elektrode gemäß der Erfindung wird der eingangs
erwähnte Nachteil dadurch vermieden, daß die erste Isolationsschicht in dem Bereich über der Drain-Elektrode eine größere Dicke aufweist.
Zwei Ausführungsbeispiele der Erfindung werden im folgenden mit Hilfe von Zeichnungen beschrieben. In
diesen zeigt
F i g. 3 eine weitere Ausführungsform eines MNOS-Transistors gemäß der Erfindung und
Fig.4 Kennlinien eines MNOS-Transistors, aus
denen hervorgeht, daß seine Schwellenspannung auf negative Werte begrenzt werden kann.
In Fig. 1 ist ein bekannter MNOS-Feldeffekttransistor (Metall-Siliciumnitrid-Siliciumoxid-Silicium) dargestellt Der Transistor 10 in F i g. 1 besteht aus einem
Siliciumsubstrat 12, in das nach herkömmlichen Techniken leitende Bereiche 14 und 15 eindiffundiert
wurden, die eine entgegengesetzte Leitfähigkeit wie das Siliciumsubstrat aufweisen. Die Bereiche 14 und 15
werden als Source- und Drain-Zonen bezeichnet. Wie allgemein bekannt, werden in die Source-Zone 15
Majoritätsladungsträger eingeführt und aus der Drain-Zone 14 Majoritätsentladungsträger entnommen. In
dem hier beschriebenen Beispiel wird angenommen, daß
das Substrat 12 mit N-Ladungsträgern und die Source-Zone 15 und die Drain-Zone 14 mit P-Ladungsträgern
verunreinigt wurde.
Direkt über dem Siliciumsubstrat 12 ist eine Isolationsschicht vorgesehen, die etwas die Source- und
die Drain-Zone und den zwischen diesen befindlichen Oberflächenteil des Siliciumsubstrats 12 überdeckt
Diese Isolationsschicht 16 kann z. B. aus einer Süiciumdioxidschicht (SiOi) bestehen und besitzt eine
geringe Fähigkeit Ladungen zu speichern. Die Dicke der Siliciumdioxidschicht 16 ist so bemessen, daß sie von
Ladungen durchtunnelt werden kann. Sie kann beispielsweise in der Größenordnung von 15 bis 60 A
liegen. Besonders geeignet ist eine Dicke von 30 A.
Über der Süiciumoxidschicht 16 ist eine weitere Schicht 18 angeordnet, die eine große Fähigkeit zur
Ladungsspeicherung besitzt und die beispielsweise aus Siliciumnitrid (Si3N4) bestehen kann. Die Stärke der
Schicht 18 kann zwischen 400 und 1000 A liegen, wobei
eine Stärke von 750 A besonders geeignet ist Somit kann sich zwischen der Schicht 16 und der Schicht 18,
wie aus F i g. 1 hervorgeht, eine Ladung aufbauen. Über
der Schicht 18 ist eine Schicht 20 angeordnet, die aus leitendem Material besteht, z.B. Aluminium, und als
Steuerelektrode, d.h. als Gate-Elektrode dient Die Stärke dieser Schicht 20 kann zwischen 10 000 und
15 000 A liegen, wobei eine Stärke von 12 000 A besonders günstig ist
Wenn an eine Leitung 22, die mit der Schicht 20 verbunden ist, eine Spannung angelegt wird, die größer
als die Schwellenspannung des Transistors 10 ist, dessen Siliciumsubstrat 12 mit Masse verbunden ist, entsteht
eine Umkehrung der Leitfähigkeit im Substrat 12 in der Nähe der Siliciumdioxidschicht 16. Diese Umkehrung ist
im Bereich 24 ir F i g. 1 angedeutet Der Bereich 24 bildet einen Kanal zwischen der Source- und der
Drain-Zone. Wenn dieser Leitfähigkeitskanal 24 vorhanden ist, können Majoritätsladungsträger zwischen
der Source- und der Drain-Zone transportiert werden. In diesem Fall befindet sich der Transistor 10 in seinem
leitenden Zustand. Wenn an die Gate-Elektrode eine Spannung angelegt wird, die positiver als die Schwellenspannung
des Transistors 10 ist, ist der Kanal 24 nicht vorhanden und somit befindet sich der Transistor 10 in
seinem gesperrten Zustand. In dem P-Kanal des Transistors 10 in F i g. 1 sind die Majoritätsträger
Löcher, so daß zwischen der Source-Zone 15 und der Drain-Zone 14 ein Strom fließt, wenn der Transistor in
seinen leitenden Zustand geschaltet wird. so
Wie bereits eingangs beschrieben, zeigt der Transistor 10 gute Speichereigenschaften. Diese beruhen auf
der Veränderung der Schwellenspannung. Diese Eigenschaft der Speichercharakteristik des Transistors 10 ist
noch nicht vollständig erforscht Wenn eine verhältnismäßig große Spannung Vg zwischen Gate-Elektrode
und Substrat für eine verhältnismäßig lange Zeit (z. B. plus oder minus 30 Volt für eine Millisekunde) angelegt
wird, baut sich in dem Grenzbereich zwischen den Schichten 16 und 18 eine Ladung auf. Durch diese
Ladung wird bewirkt, daß der Kanal 24 auf verschiedene
Schwellenspannungen anspricht, da durch die gespeicherte Ladung ein Feld entsteht, das entweder (in
Abhängigkeit von der Polarität der Ladung) zu dem durch die Steuerspannung erzeugten Feld hinzuaddiert
oder von diesem abgezogen werden muß. Die Ladung in dem Grenzbereich zwischen den Schichten 16 und !S ist
permanent, d. h. sie bleibt über eine sehr lange Zeit bestehen (z. B. über Monate oder sogar über Jahre).
Somit wird die Schwellenspannung des Transistors 10 so lange auf einem eingestellten Wert bleiben, bis durch
eine andere Spannung Vg eine andere Schwellenspannung
eingestellt wird.
In einer Theorie wird davon ausgegangen, daß die in dem Grenzbereich zwischen den Schichten 16 und 18
entstehende Ladung größer als in den Bereichen oberhalb der Source-Zone und der Drain-Zone ist, wie
aus Fig. 1 ersichtlich. Diese erhöhte Ladung ist in F i g. 1 durch + dargestellt Dadurch werden die
Elektronen in dem Substrat 12 in Richtung der Bereiche
26 und 27 in F i g. 1 geschoben. Die Bereiche 26 und 27 liegen in der Nähe der Übergänge des Kanals 24 und der
Drain-Zone 14 und des K mais 24 und der Source-Zone 15. Somit wird der Widers tand in den Bereichen 26 und
27 kleiner und die Spannung an den als Diode wirkenden Übergängen (Drain-Zone 14 und Substrat
12; Source-Zone 15 und Substrat 12 - an den Bereichen 26 und 27) wird zusammenbrechen. Normalerweise ist
dies kein Problem im Bereich 27, da die Source-Zone 15 mit Masse verbunden ist Die Drain-Zone 14 wird
jedoch normalerweise mit dieser Durchbruchsspannung
vorgespannt.
In einer anderen Theorie wird davon ausgegangen, daß die Ladung relativ konstant über dem gesamten
Grenzbereich ist und daß der Widerstand im gesamten Kanal 24 niedriger wird. In diesem Fall ist die
Zener-Durchbruchsspannung an dem als Diode wirkenden Übergang Drain-Zone 14 — Substrat 12 niedrig.
Es wurde festgestellt, daß das Problem der Zener-Durchbruchsspannung
zwischen Drain-Zone 14 und dem Substrat 12 eleminiert wird, wenn der Transistor
gemäß F i g. 2 und 3 aufgebaut wird. In F i g. 2 ist ein MNOS-Transistor 30 dargestellt, der aus einem Substrat
12, einer Drain-Zone 34 und einer Source-Zone 35 besteht. In dem Transistor 30 in Fig.2 wird eine
Süiciumoxidschicht 36 mit unterschiedlicher Dicke verwendet Der Teil 38 der Schicht 36 ist viel dicker als
der mit diesem Teil korrespondierende Teil der Schicht 16 in F i g. 1. Er kann zwischen 200 und 1000 A dick sein,
wobei 400 A besonders vorteilhaft sind. Der Teil 40 der Schicht 36 ist etwa so dick, wie die Schicht 16 in Fig. 1.
Der Transistor 30 in Fig.2 enthält auch eine Siliciumnitridschicht 42 und eine aus leitendem Material
bestehende Schicht 44. Diese beiden Schichten haben die gleiche Funktion und Eigenschaft, wie die Schichten
18und20in Fig. 1.
Der Teil 38 der Schicht 36 sollte so dick sein, daß sich nur eine vernachlässigbare Ladung im Grenzbereich
zwischen den Schichten 42 und 36 ausbilden kann, wenn eine Spannung Vg an die Schicht 44 angelegt wird. Der
dünnere Teil 40, der Süiciumoxidschicht 36 sollte die gleiche Dicke, wie die Süiciumoxidschicht 16 in F i g. 1
besitzen, so daß sich zwischen der Süiciumoxidschicht 36 und der Siliciumnitridschicht 42 eine Ladung
aufbauen kann, wenn eine Ladung Vg an die Schicht 44
angelegt wird, um die Schwellenspannung des Transistors 30 zu verändern. In diesem Fall wirkt lediglich der
Teil 40 der Süiciumoxidschicht 36 als Speicherteil. Da sich "ine Ladung zwischen dem Teil 38 der Süiciumoxidschicht
36 und der Siliciumnitridschicht 42 ausbildet, werden keine Elektronen in den Übergangsbereich von
Drain-Zone 34 und Kanal 46 gezogen. Somit ist das Problem der niedrigen Zenerdurchbruchsspannung an
diesem Übergang nicht vorhanden. Die Länge der Teile 38 und 40 im Verhältnis zueinander sind nicht kritisch irr.
Hinblick auf den über der Drain-Zone 34 und dem
Substrat 32 liegenden Teil. Es muß lediglich sichergestellt werden, daß in der Siliciumoxidschicht 36 im Teil
38 keine Ladung entsteht. Günstig ist es, die Länge des Teils 38 ein Drittel um die Länge des Teils 40 zwei
Drittel zu wählen.
Ein weiterer wesentlicher Vorteil, den der Transistor 30 gegenüber den bekannten Transistoren aufweist,
besteht darin, daß die Stärke des Teils 38 eine Begrenzung der maximalen Schwellenspannung in
negativer Richtung bewirkt. Wenn die Stärke des Teils ι ο 38 der Siliciumoxidschicht 36 größer gewählt wird, muß
eine größere negative Spannung an die Schicht 44 angelegt werden, um unterhalb des Teils 38 einen
leitenden Kanal 46 zu erzeugen. Der Kanal, der unterhalb des Teils 38 entsteht, ist unabhängig von der
Ladung im Zwischenbereich der Schicht 36 und 42. Er kann somit nicht ohne Anlegen einer Spannung an die
Schicht 44 erzeugt werden. Die zur Erzeugung des Kanals 46 in F i g. 2 notwendige Spannung wird durch
die Ladung im Bereich zwischen der Schicht 42 und dem Teil 40 bestimmt. Somit dient der Teil 40 im Transistor
30 als Speicherteil für den MNOS-Transistor und der Teil 38 als die Speichereigenschaft nichtbeeinflussender
Teil. Durch die Verwendung der Schicht 36 mit zwei unterschiedlichen Dicken entsteht ein Speichertransistör
30 mit finer oberen negativen Begrenzung der Schwellenspannung, die notwendig ist, um die Leitfähigkeit
des Transistors aufrechtzuerhalten.
In Fig.3 ist ein zweites Ausführungsbeispiei mit einem MNOS-Transistor 50 dargestellt, der gemäß der
Erfindung aufgebaut ist. In einem Substrat 52 ist eine Drain-Zone 54 und eine Source-Zone 55 angeordnet. Im
Gegensatz zu der Isolationsschicht 36 in F i g. 2 weist die Isolationsschicht 56 in F i g. 3 einen dicken Abschnitt 58
und einen dicken Abschnitt 60 auf, die durch einen dünnen Abschnitt 62 miteinander verbunden sind und
teilweise die Drain-Zone und die Source-Zone überdekken.
Unterhalb der Isolationsschicht 56 kann sich ein leitender Kanal 68 ausbilden. Die Siliciumnitridschicht
64 und die leitende Schicht 66 entsprechen den Schichten 42 und 44 in F i g. 2. Sie weisen eine konstante
Dicke auf. Der für die Speicherfähigkeit verantwortliche Teil im Transistor 50 ist der dünne Teil 62. Die dicken
Abschnitte 58 und 60 dienen zur Begrenzung der Schwellenspannung und zur Eleminierung der Zener-Durchbruchsspannung
zwischen der Drain-Zone 54 und dem Substrat 52 und der Source-Zone 55 und dem Substrat 52. Somit kann ein Transistor nach F i g. 3 im
Gegensatz zu einem Transistor nach F i g. 2 bezüglich der polaritätsmäßigen Ansteuerung der Source- und
Drain-Zonen in beiden Richtungen betrieben werden, d. h. Source- und Drain-Elektrode können untereinander
vertauscht werden. Außerdem kann in speziellen Schaltungsanordnungen die Source-Zone 55 über die
Durchbruchsspannung hinaus vorgespannt werden.
Die in F i g. 2 und 3 dargestellten Transistoren gemäß der Erfindung können nach herkömmlichen Fertigungstechniken
hergestellt werden. Nach dem Herstellen eines Halbleitersubstrats mit N-Dotierung und nach der Mt
Eindiffundierung der P-Bereiche für die Source- und Drain-Zonen wird eine dicke Siliciumoxidschicht aufgebracht.
Anschließend wird ein Teil aus dieser Siliciumoxidschicht z. B. durch ein Ätzverfahren entfernt. Durch
diese oder ähnliche Verfahren können die gewünschten es dicken und dünnen Bereiche erzeugt werden. Anschließend
wird eine Siliciumnitridschicht und eine leitende Schlicht aus z. B. Aluminium in herkömmlicher Weise
aufgebracht
In Fig.4 sind verschiedene Kennlinien dargestellt,
mit deren Hilfe der Einfluß der dicken Bereiche in den erfindungsgemäßen Halbleitertransistoren erläutert
werden soll. Wie bereits vorangehend erläutert, wird der maximale Wert der Schwellenspannungen von der
Stärke der dicken Abschnitte abhängen. In F i g. 4 sind zwei gestrichelte Kennlinien dargestellt, die zu dem
bekannten Transistor nach F i g. 1 gehören. Beim Anlegen einer positiven oder negativen Spannung plus
Vg oder minus Vg für eine bestimmte Zeit, deren Dauer
aus der Abszisse abgelesen werden, ändert sich die Schwellenspannung V,* zwischen bestimmten positiven
und bestimmten negativen Werten, wie aus der Ordinate entnommen werden kann. Wie bereits
erläutert, entstehen dadurch unerwünschte Effekte im Transistor. Die beiden durchgezogenen Kennlinien in
Fig.4 gehören zu den in Fig.2 und 3 dargestellten
nach der Erfindung aufgebauten Transistoren. Sie repräsentieren die Schwellenspannung über eine bestimmte
Impulsdauer. Aus diesen beiden Kennlinien kann entnommen werden, daß infolge der dicken
Abschnitte in der Siliciumoxidschicht der maximale Weirt der Schwellenspannung begrenzt ist auf eine
bestimmte negative Spannung. Dies ist daraus zurückzuführen, daß in den dicken Abschnitten der Siliciumoxidschicht
keine Datenspeicherung stattfindet. Somit ist es notwendig, daß eine bestimmte negative Spannung an
die Aluminiumschicht angelegt wird, um einen leitenden Kanal unterhalb der dicken Abschnitte zu erzeugen. Da
jedoch die dünnen Abschnitte für die Speichereigenschaft und für die Speichercharakteristik des Transistors
verantwortlich sind, kann die Schwellenspannung die für die Erzeugung des Kanals zwischen der Drain- und
Source-Zone verantwortlich ist, bzw. durch die dieser definiert wird, verändert werden. Die Schwellenspannung
in den Transistoren gemäß Fig.2 und 3 kann somit zwischen einer geringen negativen Spannung und
einer hohen negativen Spannung verwendet werden. Die Lesespannung, die an den Transistor angelegt
werden kann, muß somit zwischen diesen beiden Werten liegen.
Somit wird nur eine einzige Spannungsquelle benötigt, und es ist nicht notwendig, durch verschiedene
Techniken die Werte zu begrenzen.
Es wurde im vorangehend beschriebenen Beispiel angenommen, daß ein Transistor in einem P-Kanal
verwendet wird. Es kann selbstverständlich auch ein Transistor mit einem N-Kanal gemäß der Erfindung
aufgebaut werden, wobei alle zur Anwendung kommenden Spannungen bezüglich ihrer Polarität umgekehrt
werden müssen. Obwohl in den hier beschriebenen Beispielen MNOS-Transistoren beschrieben wurden,
können auch andere Transistorarten gemäß der Erfindung aufgebaut werden, in denen zwei Isolationsschichten verwendet werden, wobei eine Isolationsschicht
gute Ladungsspeichereigenschaften besitzen muß, wie sie z. B. Siliciumnitridschichten aufweisen. Die
andere Schicht sollte keine guten Ladungsspeichereigenschaften aufweisen, wie es beispielsweise bei
Siliciumoxidschichten der Fall ist. So kann z. B. die Siliciumnitridschicht durch eine Aluminiumoxidschicht
ersetzt werden. Anstelle von Silicium können ebenfalls andere Halbleitermaterialien zur Anwendung kommen.
Claims (9)
1. Feldeffektspeichertransistor mit isolierter Gaie-Elektrode aus einem Halbleitersubstrat eines ersten
Leitfähigkeitstyps, in dem zwei Bereiche eines zweiten Leitfähigkeitstyps vorgesehen sind, die als
Source-Zone und als Drain-Zone wirken, wobei auf dem Halbleitersubstrat eine erste Isolationsschicht,
die sich von der Source-Zone bis zur Drain-Zone erstreckt, und auf der ersten Isolationsschicht eine
zweite Isolationsschicht und darüber die Gate-Elektrode angeordnet ist, dadurch gekennzeichnet, daß die erste Isolationsschicht (36; 56) einen
ersten Abschnitt (40; 62) und einen zweiten Abschnitt (38; 58), der dicker ist als der erste
Abschnitt (40; 62), aufweist und daß der zweite Abschnitt (38; 58) zumindest teilweise die Drain-Zone (34; 54) überdeckt
2. Feldeffektspeichertransistor nach Anspruch 1, M
dadurch gekennzeichnet, daß der erste Abschnitt (40; 62) eine Dicke zwischen 15 Ä und 60 Λ aufweist.
3. Feldeffektspeichertransistor nach Anspruch 2, dadurch gekennzeichnet, daß der erste Abschnitt
(40; 62) 30 A dick ist
4. Feideffektspeichertransistor nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der zweite Abschnitt (38; 58) eine Dicke
zwischen 200 Ä und 1000 A besitzt.
5. Feideffektspeichertransistor nach Anspruch 4, dadurch gekennzeichnet, daß die Dicke des zweiten
Abschnitts (38; 58) 400 A beträgt.
6. Feideffektspeichertransistor nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Dicke der zweiten Isolationsschicht (42;
64) zwischen 400 A und 1000 A liegt.
7. Feideffektspeichertransistor nach Anspruch 6, dadurch gekennzeichnet, daß die Dicke der zweiten
Isolationsschicht (42; 64) 450 A beträgt.
8. Feideffektspeichertransistor nach einem der «o
vorangegangenen Ansprüche, dadurch gekennzeichnet, daß das Substrat (32, 52) aus Silicium, die erste
Isolationsschicht (36, 56) aus Siliciumoxid und die zweite Isolationsschicht (42, 64) aus Siliciumnitrid
besteht.
9. Feideffektspeichertransistor nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die erste Isolationsschicht (56) einen dritten
Abschnitt (60) aufweist, der die gleiche Dicke wie der zweite Abschnitt (56) besitzt und zumindest einen so
Teil der Source-Zone (55) bedeckt.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US9486170A | 1970-12-03 | 1970-12-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2159192A1 DE2159192A1 (de) | 1972-06-08 |
| DE2159192B2 true DE2159192B2 (de) | 1978-04-20 |
Family
ID=22247621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2159192A Ceased DE2159192B2 (de) | 1970-12-03 | 1971-11-30 | Feldeffektspeichertransistor mit isolierter Gate-Elektrode |
Country Status (18)
| Country | Link |
|---|---|
| US (1) | US3719866A (de) |
| JP (1) | JPS5116265B1 (de) |
| AT (1) | AT336681B (de) |
| AU (1) | AU450552B2 (de) |
| BE (1) | BE776013A (de) |
| BR (1) | BR7107965D0 (de) |
| CA (1) | CA950126A (de) |
| CH (1) | CH535495A (de) |
| DE (1) | DE2159192B2 (de) |
| DK (1) | DK132145C (de) |
| ES (1) | ES397549A1 (de) |
| FR (1) | FR2116410B1 (de) |
| GB (1) | GB1315230A (de) |
| IT (1) | IT941940B (de) |
| NL (1) | NL175772C (de) |
| NO (1) | NO131563C (de) |
| SE (1) | SE364598B (de) |
| ZA (1) | ZA717690B (de) |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5145438B1 (de) * | 1971-06-25 | 1976-12-03 | ||
| JPS5329075B2 (de) * | 1972-02-12 | 1978-08-18 | ||
| GB1363190A (en) * | 1972-05-31 | 1974-08-14 | Plessey Co Ltd | Semiconductor memory device |
| US3845327A (en) * | 1972-08-16 | 1974-10-29 | Westinghouse Electric Corp | Counter with memory utilizing mnos memory elements |
| US3877055A (en) * | 1972-11-13 | 1975-04-08 | Motorola Inc | Semiconductor memory device |
| FR2228251B1 (de) * | 1973-05-04 | 1980-04-04 | Commissariat Energie Atomique | |
| US3911464A (en) * | 1973-05-29 | 1975-10-07 | Ibm | Nonvolatile semiconductor memory |
| US3947863A (en) * | 1973-06-29 | 1976-03-30 | Motorola Inc. | Charge coupled device with electrically settable shift direction |
| JPS5024084A (de) * | 1973-07-05 | 1975-03-14 | ||
| DE2638730C2 (de) * | 1974-09-20 | 1982-10-28 | Siemens AG, 1000 Berlin und 8000 München | n-Kanal-Speicher-FET, Verfahren zum Entladen des Speichergate des n-Kanal-Speicher-FET und Verwendung des n-Kanal-Speicher-FET |
| DE2445079C3 (de) * | 1974-09-20 | 1981-06-04 | Siemens AG, 1000 Berlin und 8000 München | Speicher-Feldeffekttransistor |
| GB1540450A (en) * | 1975-10-29 | 1979-02-14 | Intel Corp | Self-aligning double polycrystalline silicon etching process |
| US4057821A (en) * | 1975-11-20 | 1977-11-08 | Nitron Corporation/Mcdonnell-Douglas Corporation | Non-volatile semiconductor memory device |
| US4115914A (en) * | 1976-03-26 | 1978-09-26 | Hughes Aircraft Company | Electrically erasable non-volatile semiconductor memory |
| US4096509A (en) * | 1976-07-22 | 1978-06-20 | The United States Of America As Represented By The Secretary Of The Air Force | MNOS memory transistor having a redeposited silicon nitride gate dielectric |
| US5168075A (en) * | 1976-09-13 | 1992-12-01 | Texas Instruments Incorporated | Random access memory cell with implanted capacitor region |
| US5434438A (en) * | 1976-09-13 | 1995-07-18 | Texas Instruments Inc. | Random access memory cell with a capacitor |
| US4098924A (en) * | 1976-10-19 | 1978-07-04 | Westinghouse Electric Corp. | Gate fabrication method for mnos memory devices |
| DE2723738C2 (de) * | 1977-05-26 | 1984-11-08 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Halbleiterspeicherzelle für das nichtflüchtige Speichern elektrischer Ladung und Verfahren zu deren Programmierung |
| US4151538A (en) * | 1978-01-30 | 1979-04-24 | Rca Corp. | Nonvolatile semiconductive memory device and method of its manufacture |
| US4307411A (en) * | 1978-01-30 | 1981-12-22 | Rca Corporation | Nonvolatile semiconductor memory device and method of its manufacture |
| US4236167A (en) * | 1978-02-06 | 1980-11-25 | Rca Corporation | Stepped oxide, high voltage MOS transistor with near intrinsic channel regions of different doping levels |
| US4198252A (en) * | 1978-04-06 | 1980-04-15 | Rca Corporation | MNOS memory device |
| US4268328A (en) * | 1978-04-21 | 1981-05-19 | Mcdonnell Douglas Corporation | Stripped nitride MOS/MNOS process |
| US4611308A (en) * | 1978-06-29 | 1986-09-09 | Westinghouse Electric Corp. | Drain triggered N-channel non-volatile memory |
| US4318216A (en) * | 1978-11-13 | 1982-03-09 | Rca Corporation | Extended drain self-aligned silicon gate MOSFET |
| US4232327A (en) * | 1978-11-13 | 1980-11-04 | Rca Corporation | Extended drain self-aligned silicon gate MOSFET |
| US4250206A (en) * | 1978-12-11 | 1981-02-10 | Texas Instruments Incorporated | Method of making non-volatile semiconductor memory elements |
| JPS55500965A (de) * | 1978-11-27 | 1980-11-13 | ||
| US4353083A (en) * | 1978-11-27 | 1982-10-05 | Ncr Corporation | Low voltage nonvolatile memory device |
| JPS56501028A (de) * | 1979-08-13 | 1981-07-23 | ||
| US4558344A (en) * | 1982-01-29 | 1985-12-10 | Seeq Technology, Inc. | Electrically-programmable and electrically-erasable MOS memory device |
| US4455742A (en) * | 1982-06-07 | 1984-06-26 | Westinghouse Electric Corp. | Method of making self-aligned memory MNOS-transistor |
| US5120672A (en) * | 1989-02-22 | 1992-06-09 | Texas Instruments Incorporated | Fabricating a single level merged EEPROM cell having an ONO memory stack substantially spaced from the source region |
| US5057885A (en) * | 1989-07-28 | 1991-10-15 | Casio Computer Co., Ltd. | Memory cell system with first and second gates |
| US5215934A (en) * | 1989-12-21 | 1993-06-01 | Tzeng Jyh Cherng J | Process for reducing program disturbance in eeprom arrays |
| US5679968A (en) * | 1990-01-31 | 1997-10-21 | Texas Instruments Incorporated | Transistor having reduced hot carrier implantation |
| US5844271A (en) * | 1995-08-21 | 1998-12-01 | Cypress Semiconductor Corp. | Single layer polycrystalline silicon split-gate EEPROM cell having a buried control gate |
| US5741737A (en) * | 1996-06-27 | 1998-04-21 | Cypress Semiconductor Corporation | MOS transistor with ramped gate oxide thickness and method for making same |
| US5897354A (en) * | 1996-12-17 | 1999-04-27 | Cypress Semiconductor Corporation | Method of forming a non-volatile memory device with ramped tunnel dielectric layer |
| US6121666A (en) * | 1997-06-27 | 2000-09-19 | Sun Microsystems, Inc. | Split gate oxide asymmetric MOS devices |
| US6124171A (en) * | 1998-09-24 | 2000-09-26 | Intel Corporation | Method of forming gate oxide having dual thickness by oxidation process |
| US6225669B1 (en) * | 1998-09-30 | 2001-05-01 | Advanced Micro Devices, Inc. | Non-uniform gate/dielectric field effect transistor |
| US6740944B1 (en) | 2001-07-05 | 2004-05-25 | Altera Corporation | Dual-oxide transistors for the improvement of reliability and off-state leakage |
| US7755162B2 (en) | 2004-05-06 | 2010-07-13 | Sidense Corp. | Anti-fuse memory cell |
| US7402855B2 (en) * | 2004-05-06 | 2008-07-22 | Sidense Corp. | Split-channel antifuse array architecture |
| US8735297B2 (en) | 2004-05-06 | 2014-05-27 | Sidense Corporation | Reverse optical proximity correction method |
| US9123572B2 (en) | 2004-05-06 | 2015-09-01 | Sidense Corporation | Anti-fuse memory cell |
| US10276679B2 (en) * | 2017-05-30 | 2019-04-30 | Vanguard International Semiconductor Corporation | Semiconductor device and method for manufacturing the same |
-
1970
- 1970-12-03 US US00094861A patent/US3719866A/en not_active Expired - Lifetime
-
1971
- 1971-10-29 CA CA126,491A patent/CA950126A/en not_active Expired
- 1971-11-16 GB GB5308471A patent/GB1315230A/en not_active Expired
- 1971-11-16 ZA ZA717690A patent/ZA717690B/xx unknown
- 1971-11-19 AU AU35915/71A patent/AU450552B2/en not_active Expired
- 1971-11-19 SE SE14834/71A patent/SE364598B/xx unknown
- 1971-11-25 DK DK577471A patent/DK132145C/da not_active IP Right Cessation
- 1971-11-29 FR FR7142609A patent/FR2116410B1/fr not_active Expired
- 1971-11-30 NO NO4398/71A patent/NO131563C/no unknown
- 1971-11-30 DE DE2159192A patent/DE2159192B2/de not_active Ceased
- 1971-11-30 BE BE776013A patent/BE776013A/xx not_active IP Right Cessation
- 1971-12-01 ES ES397549A patent/ES397549A1/es not_active Expired
- 1971-12-01 IT IT31924/71A patent/IT941940B/it active
- 1971-12-01 BR BR7965/71A patent/BR7107965D0/pt unknown
- 1971-12-02 AT AT1036871A patent/AT336681B/de active
- 1971-12-03 JP JP46097287A patent/JPS5116265B1/ja active Pending
- 1971-12-03 NL NLAANVRAGE7116675,A patent/NL175772C/xx not_active IP Right Cessation
- 1971-12-03 CH CH1760571A patent/CH535495A/de not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5116265B1 (de) | 1976-05-22 |
| FR2116410B1 (de) | 1977-04-22 |
| DK132145B (da) | 1975-10-27 |
| BE776013A (fr) | 1972-03-16 |
| DE2159192A1 (de) | 1972-06-08 |
| ZA717690B (en) | 1972-08-30 |
| FR2116410A1 (de) | 1972-07-13 |
| NL175772C (nl) | 1984-12-17 |
| NO131563B (de) | 1975-03-10 |
| AU450552B2 (en) | 1974-07-11 |
| ES397549A1 (es) | 1975-03-16 |
| US3719866A (en) | 1973-03-06 |
| BR7107965D0 (pt) | 1973-05-15 |
| NO131563C (de) | 1975-06-18 |
| GB1315230A (en) | 1973-05-02 |
| CH535495A (de) | 1973-03-31 |
| IT941940B (it) | 1973-03-10 |
| AU3591571A (en) | 1973-05-24 |
| DK132145C (da) | 1976-03-22 |
| AT336681B (de) | 1977-05-25 |
| SE364598B (de) | 1974-02-25 |
| NL175772B (nl) | 1984-07-16 |
| CA950126A (en) | 1974-06-25 |
| NL7116675A (de) | 1972-06-06 |
| ATA1036871A (de) | 1976-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2159192B2 (de) | Feldeffektspeichertransistor mit isolierter Gate-Elektrode | |
| DE3009719C2 (de) | ||
| EP0024311B1 (de) | Verfahren zum Herstellen eines hochintegrierten Festwertspeichers | |
| DE2356275C2 (de) | Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht- FET | |
| DE2312414A1 (de) | Verfahren zur herstellung von integrierten mos-schaltkreisen | |
| DE2559360A1 (de) | Halbleiterbauteil mit integrierten schaltkreisen | |
| DE2916884A1 (de) | Programmierbare halbleiterspeicherzelle | |
| DE2144235B2 (de) | Verzögerungsanordnung | |
| DE3031748A1 (de) | Elektrisch loeschbares und wiederholt programmierbares speicherelement zum dauerhaften speichern | |
| DE2432352C3 (de) | MNOS-Halbleiterspeicherelement | |
| DE3236469C2 (de) | ||
| DE2809966C2 (de) | Feldeffekttransistorschaltung mit verbesserten Betriebseigenschaften | |
| DE2727147A1 (de) | Halbleiterspeicher | |
| DE2153284C3 (de) | Schaltungsanordnung zur Einstellung gewählter Feldeffektbauelemente einer Speichermatrix ohne Störung der nicht gewählten Elemente | |
| DE2918888C2 (de) | MNOS-Speicherzelle und Verfahren zu ihrem Betrieb sowie zu ihrer Herstellung | |
| DE3107902C2 (de) | Integrierte MOS-Schaltung | |
| DE2622307A1 (de) | Elektrische speichervorrichtung | |
| DE3300690A1 (de) | Mos-schaltung mit fester verzoegerung | |
| DE2754987A1 (de) | Leistungslose halbleiter-speichervorrichtung | |
| DE2433077A1 (de) | Dynamische speichereinrichtung | |
| DE3330026A1 (de) | Integrierte rs-flipflop-schaltung | |
| DE2702830C2 (de) | ||
| DE2415736A1 (de) | Metall-silizium-feldeffekttransistor | |
| EP0053273A2 (de) | Integrierte Schaltung mit nichtflüchtig programmierbaren Halbleiterspeichern | |
| DE2451364A1 (de) | Digitalsteuerbarer kondensator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8235 | Patent refused | ||
| 8235 | Patent refused |