DE2448212A1 - Asynchrone sammelleitung zur selbstbestimmten kommunikation zwischen mutterrechnergeraeten und tochtergeraeten - Google Patents
Asynchrone sammelleitung zur selbstbestimmten kommunikation zwischen mutterrechnergeraeten und tochtergeraetenInfo
- Publication number
- DE2448212A1 DE2448212A1 DE19742448212 DE2448212A DE2448212A1 DE 2448212 A1 DE2448212 A1 DE 2448212A1 DE 19742448212 DE19742448212 DE 19742448212 DE 2448212 A DE2448212 A DE 2448212A DE 2448212 A1 DE2448212 A1 DE 2448212A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- devices
- circuit
- line
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/37—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a physical-position-dependent priority, e.g. daisy chain, round robin or token passing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
- G06F13/4213—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol
Description
βοοο Manch·» 60, 5- OKfDBtR AST-{
Dipl.-Ing. Egon Prinz E,Mb.,,.r.i,aB.i9
Dr. Gertrud Hauser
Dipl.-Ing. Gottfried Leiser
Telegramme: Labyrinth München
Telefon- 83 15 10
Telex: 5 212 226 prhl d
Bank: Deutsche Bank, Mündien, 66/05000
Unser Zeichen; T 1661
TEXAS INSTRUMENTS INCORPORATED
13500 North Central Expressway
Dallas. Texas, V.St.A.
13500 North Central Expressway
Dallas. Texas, V.St.A.
Asynchrone Sammelleitung zur selbstbestimmten Kommunikation zwischen Mutterrechnergeräten und
To drtergeräten
Die Erfindung betrifft ein Verfahren und ein System mit einer asynchronen Sammelleitung zur selbstbestimmten Kommunikation
zwischen Mutterrechnergeräten und Tochtergeräten. Die Erfindung betrifft insbesondere ein verteiltes logisches
System zur Zuordnung der Priorität zwischen Muttergeräten auf einer Sammelleitung.
Beim Betrieb digitaler Mehrzweckrechner ist es oft erforderlich,
daß eine Anzahl von Muttergeräten mit einer Anzahl von Tochtergeräten über ein gemeinsames Sammleitungssystem in Verbindung
treten kann. Bei typischen, gegenwärtig verwendeten Rechnersystemen umfaßt diese Sammelleitung zwische den Muttergeräten
und den Tochtergeräten einen Datenkanal mit 16 parallelen Datenleitungeri, einen Adresskanal mit 20 parallelen Adressleitungen
und zusätzliche Steuerleitungen. Die Gesamtzahl der Leitungen des Datenkanals, der Leitungen des Adresskanals und
-50-9817/0785
der Steuerleitungen beträgt in typischen Fällen ungefähr 80.
Bei solchen Systemen wird ein zentraler Teil einer digitalen
Logikschal tung" dazu verwendet, alle von den verschiedenen Muttergeräten in das System eingegebenen Anfragen, betreffend
den Zugang zur Sammelleitung, die Übertragung von Adressen oder von Dateninformation, zu verfolgen. Solch ein
System ist aus der US-PS 3 710 324 bekannt.
Die vorliegende Erfindung ist auf ein System ausgerichtet, bei welchem Entscheidungsschaltungen innerhalb des gesamten
Systems verteilt sind. In Jeder Mutterstation ist eine gleiche Logikschaltung angeordnet, um die Auswahl zwischen den
Abfragen von den verschiedenen Mutterstationen in dem System zu treffen.
Nach der Erfindung ist insbesondere eine asynchrone Sammelleitung zur selbstbestimmten Priorität der Kommunikation
zwischen Mutterrechnergeräten vorgesehen, welche mit Tochtergeräten
über eine Sammelleitung in Verbindung treten, wobei ein Mehrbit-Datenkanal und ein Mehrbit-Adresskanal gemeinsam
von allen Geräten genutzt werden.
In jedem Muttergerät ist eine Logikschaltung vorgesehen, und
allen Logikschaltungen in allen Muttergeräten sind drei Signalleitungen gemeinsam, von denen eine in der Ordnung der zugewiesenen
Priorität in Reihe zwischen den Muttergeräten liegt.
Ferner ist eine Schaltungsanordnung vorgesehen, welche die Logikschaltungen über die drei Signalleitungen betätigt, um
den Zugriff zu der Sammelleitung in der Reihenfolge der zugeordneten Priorität zu begrenzen und die Verbindung mit
anderen Muttergeräten herzustellen, welche Zugriff zu der Sammelleitung begehren.
509817/0785
Die neuen und charakteristischen Merkmale der Erfindung sind im Anspruch 1 aufgeführt. Zweckmäßige Ausgestaltungen
der Erfindung sind den Unteransprüchen zu entnehmen.
Die Erfindung ist im folgenden anhand eines Ausführungsbeispiels und in Verbindung mit der Zeichnung näher beschrieben.
Es zeigen:
Fig.1 ein Blockdiagramm mehrerer Muttergeräte und Tochtergeräte,
welche über eine gemeinsame Sammelleitung miteinander verbunden sind,
Fig.2 eine detaillierte Darstellung einer Logikschaltung,
wie sie in jedem der verschiedenen Muttergeräte enthalten ist, welche über eine gemeinsame Sammelleitung
miteinander in Verbindung treten sollen,
Fig.3 ein Zeitlagendiagramm für einen Speicherschreibvorgang,
Fig.4 ein Zeitlagendiagramm für einen Speicherlesevorgang,
Fig.5 ein Flußdiagramm, welches den Betrieb der in Fig.2
gezeigten Logikschaltung darstellt, und
Fig.6 ein typisches Tochtergerät.
Die Flg.1 zeigt ein typisches System, bei welchem Muttergeräte MI, M2,....Mn an eine Sammelleitung 10 angeschlossen
sind und mit Tochtergeräten S1, S2 ,....Sm in Verbindung treten sollen, die ebenfalls an die Sammelleitung 10 angeschlossen
sind. Beim Betrieb eines Bolchen Systems kann jeweils
509817/0785
~4~ 2U8212
lediglich ein Muttergerät die Sammelleitung 10 gleichzeitig
benutzen, und deshalb muß eine Form der Entscheidung zwischen Abfragen hergestellt werden. Die Erfindung ist auf ein neues
und verteiltes Verfahren und System gerichtet, welche die Selbstbestimmung der Verbindung zwischen Muttergeräten und
Tochtergeräten über eine einzige. Sammelleitung 10 ermöglichen.
Die Fig.2 zeigt eine Ausführungsform des Systems, bei welcher
ein Datenkanal 20 und ein Adresskanal 21 mit Muttergeräten M1 und M2 verbunden sind. Sie sind ferner mit anderen
Muttergeräten und Tochtergeräten verbunden, wie es in Fig.1 dargestellt ist.
Bei dieser Ausführungsform soll der Datenkanal 20 16 parallele
Leitungen umfassen, welche alle mit jedem Muttergerät M1,
M2, ....Mn und mit jedem Tochtergerät S1, S2, ... Sm verbunden
sind. Der Adresskanal 21 umfaßt 20 parallele Leitungen, welche sämtlich mit allen Muttergerätaiund mit allen Tochtergeräten
verbunden Sind. Zusätzlich zu den Leitungen 20 und 21 sind 11 weitere Leitungen 22 für den Betrieb des Systems Vorgesehen.
Die Datenleitungen 20, die Adressleitungen 21 und die Steuerleitungen 22 bilden die Sammelleitung 10 der Fig.1.
Im allgemeinen Fall enthält ein Muttergerät, z.B. das Muttergerät M1, ein Leitwerk 30, welches eine Zentraleinheit in einem
digitalen Mehrzweckrechner oder ein peripheres Gerät sein kann. Das Leitwerk 30 ist über Leitungen 31-34 mit einem Datenzugriffsschaltwerk 35 verbunden . Der Datenkanal 20 und der Adresskanal
21 sind über die Datenzugriffechaltung 35 mit dem Muttergerät M1 verbunden. An das Leitwerk 30 ist ein Taktgebe? 36
angeschlossen.
Das in Fig.2 gezeigte Entseheidungs- oder Auswahlsystem arbeitet
hauptsächlich in Abhängigkeit von Signalen, welche auf den Leitungen 41-44 übertragen werden. Bei Bezeichnung
5 0 9 8 17/0785
dieser Signale wird das Komplement jeweils durch ein
mnemonisches Zeichen angedeutet, dem ein Strich (-) nachgestellt ist. Die Leitung 41 ist eine Anschlußleitung, welche
von einem Tochtergerät zu einem Muttergerät ein Signal überträgt, welches die Beendigung der Datenübertragung anzeigt,
insbesondere ein Signal TLTM-, welches das Komplement des Signals TLTM ist.
Die Leitung 42 bildet einen Kanal zur Übertragung eines Signals, welches anzeigt, daß die Sammelleitung für ein Muttergerät
zur Verfügung steht. Dieses Signal TLAV wird über die Leitung 42 von einem Muttergerät zum anderen Muttergerät
übertragen.
Eine Leitung 43 überträgt ein Signal, welches anzeigt, daß
die Freigabe des Zugriffs bestätigt worden ist. Dieses Signal TLAK- wird von Muttergerät zu Muttergerät übertragen.
Eine Leitung 44 überträgt von Muttergerät zu Muttergerät
ein Signal TLAG, welches anzeigt, daß der Zugriff gewährt worden ist.
Es wird darauf hingewiesen, daß das Signal TLAG bei dem Muttergerät mit der höchsten Priorität nicht von einer Quelle
kommt. Für dieses Muttergerät ist das Signal TLAG wegen eines Anhebewiderstandes 44C, welcher an Vcc liegt, stets wahr.
Der Entscheidungs- oder Auswahlbetrieb umfaßt die folgenden vier verschiedenen Zustände: (a) Leerlauf; (b) Zugriffs anfrage;
(c) Bestätigung und (d) Zugriff.
Das System arbeitet in Verbindung mit und durch Betätigung einer logischen Schaltung, welche die drei Flipflops 51, 52
und 53 enthält. Im Leerlaufzustand sind alle drei Flipflops 51-53
509817/0785
2 4 A 8 2 1 2
zurückgesetzt. Im Zustand der Zugriffsanfrage ist das Flipflop 51 gesetzt. Im Zustand der Bestätigung ist das
Flipflop 52 gesetzt. Im' Zugriffszustand ist das Flipflop 53 gesetzt.
Das System enthält eine Leitung 50, welche mit dem Vorwahlanschluß
des Flipflops 51 verbunden ist. Das Leitwerk 30 erzeugt ein Zugriffsanfragesignal SDAR- auf der Leitung 50,
welches den Zugriffsbetrieb initiiert. Der Ausgangsanschluß udes Flipflops 51 ist über einen Inverter 61 mit Eingängen
einer AND-Schaltung 62 verbunden. Der andere Eingang der AND-Schaltung 62 ist mit einer Leitung 44 verbunden.
Der Ausgang Q-des Flipflops 51 ist außerdem mit einem Eingang einer AND-Schaltung 63 verbunden. Der Ausgang der AND-Schaltung
63 ist mit einer Leitung 44a verbunden, welche mit der Sammelleitung
zu dem nächsten Muttergerät M2 führt. Eine Leitung 44b führt zum Muttergerät M2. Der Ausgang der AND-Schaltung
ist über einen Inverter 64 mit einer NAND-Schaltung 65 verbunden. Der Ausgang der AND-Schaltung 62 ist außerdem über
eine Leitung 66 mit einem Eingang einer NAND-Schaltung 67 verbunden. Eine Leitung 43 ist über einen invertierenden
Empfänger 69 und einen Inverter 69a mit einem Eingang der NAND-Schaltung 6? verbunden. Der Ausgang ejner NAND-Schaltung
67 ist über einen Inverter 67a mit dem Steuertakteingang des Flipflops 52 verbunden.
Der Ausgang Q-des Flipflops 52 ist mit einem Eingang einer NOR-Schaltung 70 und mit einem Eingang der AND-Schaltung
verbunden. Der dritte Eingang der AND-Schaltung 63 ist mit der Leitung 44 verbunden.
Der Ausgang Q des Flipflops 52 ist über einen invertierenden
Treiber 71 mit der Leitung 43 verbunden.Der zweite Eingang
einer NOR-Schaltung 70 ist über einen invertierenden Empfänger
50981 7/0785
mit der Leitung 42 verbunden. Der Ausgang der NOR-Schaltung
ist mit dem Steuertakteingang des Flipflops 53 verbunden.
Der Ausgangsanschluß Q des Flipflops 53 ist mit einem Eingang einer NOR-Schaltung 74 und über einen invertierenden
Treiber 73 mit der Leitung 42 verbunden. Efer Ausgang der NOR-Schaltung 74 ist mit einem Eingang einer AND-Schaltung
verbunden, deren Ausgang mit dem Rückstellanschluß des Flipflops 51 verbunden ist. Der zweite Eingang der NOR-Schaltung
74 wird von dem Ausgangsanschluß Q des Flipflops 52 gespeist. Der Rückstelleingang des Flipflops 52 empfängt Impulse
von einer AND-Schaltung 76, deren einer Eingang über einen Inverter 77 mit dem Ausgangsanschluß Q des Flipflops 53 verbunden
ist. Der Rückstelleingang des Flipflops 53 empfängt Signale von einer AND-Schaltung 78. Je ein Rückstelleingang
der Schaltungen 75, 76 und 78 empfängt Impulse über eine .Leitung 79, welche eine Leistungsrückstelleitung der Steuerleitungen
22 ist. Der Null-Zustand auf der Leitung 79 zwingt die gesamte Einheit zum Leerlauf, unabhängig davon, an welcher
Stelle ihres Programms sie sich gerade befinden mag.
Das Signal des Ausgangs Q des Flipflops 53 erscheint auf
der Leitung 80, welche eine Gerätezugriffsleitung bildet,
die zum Leitwerk 30 führt. Der Ausgang des Inverters 77 ist außerdem mit dem Eingang einer NOR-Schaltung 81 und mit einem
Eingang einer NOR-Schaltung 82 verbunden. Der zweite Eingang der NOR-Schaltung 82 wird über einen invertierenden Empfänger
83 von einer Leitung 41 versorgt.
Die mit dem Ausgang der NOR-Schaltung 82 verbundene logische Schaltung dient zur Freigabe der Sammelleitung 10 für den
Fall, daß ein bestimmtes Muttergerät den Zugriff zu der Sammelleitung 10 erhalten hat, diese jedoch nicht benützt. Diese
Schaltung dient zur Erzeugung eines Taktsteuerfehlersignals
5 0 9 8 1 7 / 0 7 G 5
auf einer Ausgangsleitung 83, welche zu dem Leitwerk 30 führt. Insbesondere signalisiert die Leitung 41 die Tätigkeit
der Kommunikationssammelleitung.Bei Abwesenheit eines solchen Signals wird der Zustand 1 über die Leitung 84
dem Eingang einer Zeitsteuerschaltung zugeführt, welche einen Inverter 85, eine NAND-Schaltung 86, eine RC-Verzögerungsschaltung
und eine NAND-Schaltung 90 umfaßt. Der Ausgang der NAND-Schaltung 90 ist mit einer Leitung 83
verbunden, welche außerdem mit dem Vorwahlanschluß des Flipflops 91 verbunden ist. Der Rückstellanschluß des Flipflops
91 wird über eine RC-Verzögerungsschaltung 92 versorgt. Der Ausgangsanschluß Q- des Flipflops 91 ist mit dem zweiten
Eingang der AND-Schaltung 78 verbunden. Das Zeichen des Ausgangs der NOR-Schaltung 82 wird über die leitung 84
zusammen mit dem Ausgangszeichen der RC-Yerzögerungsschaltung
87 den Eingängen der NAND-Schaltung 90 zugeführt.
Der Eingangsanschluß D des Flipflops 91 wird von dem Leitwerk 30 über eine Leitung 93 versorgt.
Der Steuertaktanschluß des Flipflops 91 wird von dem Taktgeber 36 über eine Leitung 94 versorgt.
Der Aufbau und die Verbindungen zwischen den Datenleitungen 20, den Adressleitungen 21, dem latenzugriffsschaltwerk 35, dem
Leitwerk 30 und dem Taktgeber 36 entsprechen im allgemeinen denen der üblichen Mehrzweckrechenanlagen. Systeme, welche
Rechner der Serie IBM 360, Digital Equipment Corporation, computer model PDP 11 und andere Rechenanlagen enthalten,
weisen eine ähnlicheAnordnung wie das Ausführungsbeispiel auf.Deshalb werden Einzelheiten des Leitwerks 30, des
DatenzugriffsSchaltwerks 35 und des Taktgebers 36 nicht weiter
beschrieben.
50981 7/0785
Bei der Reihenschaltung der Leitung 44 zu der AND-Schaltung
63 und über diese zu der Leitung 44a in der Muttereinheit M1 und von dort zu der Muttereinheit M2 hat
die Muttereinheit M1 eine höhere Priorität als die Muttereinheit M2. Irgendwelche anderen Muttereinheiten, welche
eine höhere Priorität als die Muttereinheit M1 haben, würden vor der Muttereinheit M1 in die Leitung 44 eingeschaltet
sein.
Das oben beschriebene Ausführungsbeispiel bildet ein System, welches im folgenden TILINE-Sammelleitung genannt wird.
Die TILINE-Sammelleitung ist eine schnelle 16-Bit-Datenübertragungsleitung,
welche den Adressleitungen und den Steuerleitungen und einem Satz der Mutterlogikschaltung
zugeordnet ist. Sie kann dazu dienen,Daten zwischen schnellen Systemelementen zu übertragen, z.B. zwischen einem zentralen
Rechner, einem Speicher und schnellen peripheren Geräten wie einer Plattendatei oder einer Magnetbandeinheit. Die
TILINE-Sammelleitung dient außerdem als Verbindung von einer Rechenanlage zur anderen Rechenanlage und kann somit
das Rückgrat eines Systems bilden, welche aus mehreren Rechenanlagen besteht.
Die TILINE-Sammelleitung ist asynchron. Die Geschwindigkeit der Datenübertragung über diese TILINE-Sammelleitung wird
durch den Abstand und die Geschwindigkeit der Geräte bestimmt, mit welchen sie gekoppelt ist. Folglich kann die Arbeitsweise
des.Systems durch geeignete Wahl der Elemente auf die gewünschte Anwendungsform zugeschnitten werden.
Geräte, welche mit derTILINE-Sammelleitung4 verbunden sind,
konkurrieren auf einer Prioritätsbasis um den Zugang. Vorzugs weise wird den schnellen peripheren Geräten die höchste
Priorität und dem zentralen Rechner die.niedrigste Priorität zugeordnet. Beim Betrieb tritt eine wirksame Cycle-Stealing-Wirkung ein. Die Gesamtumschaltdauer von einem Zentralein-
50 9817/0785
heitszugriff zu einem anderen Gerät beträgt etwa 60 ns. Dies erlaubt eine hohe Geschwindigkeit von Geräteumschaltungen
ohne Opferung eines großen Teils der gesamten Datenbandbreite. ■
Eine TILINE-Sammelleitung wird als einziger Weg der Datenkommunikation
zwischen allen schnellen Systemelementen verwendet. Ein Steuerpult des Rechners, eine Zentraleinheit,
Hauptspeicherblöcke und alle schnellen peripheren Geräte wie Plattendatei und Magnetbandeinheiten werden direkt mit
der TILINE-Sammelleitung gekoppelt. Langsamer arbeitende periphere Geräte können über Kommunikationsregistereinheiten
(Communication Register Units) angeschlossen sein.
TILINE-Muttergeräte steuern die Datenübertragungen. TILINE-Tochtergeräte
erzeugen oder empfangen Daten in Abhängigkeit von einem Muttergerät. Datenübertragungen erfolgen in jeder
Richtung immer zwischen einem Muttergerät und einem Tochtergerät. Eine Zentraleinheit ist ein Beispiel eines Muttergeräts
und ein Speichermodul ist ein Beispiel für ein Tochtergerät. Alle Tochtergeräte erkennen spezifische
Adressen und werden durch diese aktiviert. Ein Speichermodul wird z.B. dann aktiviert, wenn ein Muttergerät
unter einer bestimmten Adresse innerhalb der Grenzen dieses Speichermoduls eine Ablesung vornimmt. Das
System erlaubt lediglich einem Tochtergerät, irgendeine besondere Adresse zu erkennen. Falls mehrere Speichermodulen
vorgesehen sind, können Vorwahladressen die Startadresse und die Größe des Moduls anzeigen.
Im folgenden werden 47 Signalleitungen definiert, welche die TILINE-Sammelleitung bilden. Die Signale werden entsprechend ihrer Funktion in drei Gruppen beschrieben. Die
Signale, welche der E/A-Datenübertragung zugeordnet sind,
509817/0785
werden in einer Gruppe beschrieben. In einer zweiten Gruppe werden diejenigen Signale beschrieben, welche der Erreichung
der Beherrschung der Sammelleitung zugeordnet sind. In einer dritten Gruppe werden verschiedene Signale beschrieben, welche
zur Ausführung besonderer Funktionen dienen.
In der Tabelle 1 sind alle Signale der TILINE-Sammelleitung
aufgeführt, zusammen mit einer kurzen Beschreibung und einer logischen Konvention. Bei der beschriebenen Ausführungsform
der TILINE-Sammelleitung 10 werden 40 Signale ausschließlich für den E/A-Datenübertragungsbetrieb verwendet. 36 Signale
von diesen hO Signalen sind in zwei Teilsammelleitungsanordnungen
für die übertragung einer 20-Bit-Adresse und für die Übertragung von 16 Datenbits gruppiert, während die übrigen
vier Signale hauptsächlich zur Steuerung des tatsächlichen Übertragungsbetriebes verwendet werden. Alle in Tabelle 1
definierten Signale werden zwipchen einem TILIME-Muttergerät
und einem TILINE-Tochtergerät gesendet und empfangen.
50981 7/0735
2U8212
Signal
TLGO-
TLGO-
TLTM-
TLADROO-TLADR01 TLADR02-TLADR03-TLADR04- TLADR05-TLADR06-
TLADR07-TLADR08- TLADR09-TLADR 10-TLADR 11-TLADR 12-TLADR
13-TLADR 14-TLADR 15-TLADR
16-TLADR 17· TLADR 18-TLADR
19·
Go: Von Mutter zu Tochter, initiiert eine Datenübertragung. Beendigung; Yon Tochter zu Mutter,
beendet eine Datenübertragung höchstwertiges Bit
Adressleitungen: .Von Mutter zu Tochter
niedrigstwertiges Bit
50981 7/0785
Signal
TLDATOO-TLDAT01 TLDAT02- TLDAT03-TLDAT04- TLDAT05-TLDAT06- TLDAT07-TLDAT08-
TLDAT09-TLDAT10-TLDAT11 TLDAT12- TLDAT13-TLDAT14-
TLDAT15-TLMER-
TLREAD
TLAG
TLAK-höchstwertiges Bit
Datenleitxmgen: Von Mutter zu
Tochter
öiedrigstwertiges Bit
Mutter Lesesteuerung:Von Mutter zu Toch-
-ter
TILINE-Zugriff gewährt: Von
Mutter zu Mutter,.etabliert Hauptpriorität
Bestätigung des gewährten Zugriffs: Von Mutter zu Mutter
50981 7/0785
2UH212
Signal
TLAV TLPRES-TLPFWP
TLIORES-TILINE-verfügbar:
Von Mutter zu Mutter
Hauptrückstellung: Von Stromversorgung zu allen anderen Moduln.
Warnimpuls bei Stromausfall: Von der Stromversorgung zu allen Muttergeräten.
Eingabe/Ausgabe-Rückstellung: Von Zentraleinheit zu allen anderen
Muttergeräten.
TLWAIT-
GROUND TILINE-Wartesignal: Von TILINE-Expandern
und Schaltern zu allen anderen Moduln. Wird zur Auflösung eines Stockens der Kommunikation
von System zu System verwendet.
Masse für Signal und Stromversorgung
509817/0785
Im Betrieb erzeugt das Leitwerk 30, wenn es Zugang zu der Sammelleitung 10 begehrt, ein Signal SDAR-, welches dem Vorwahleingang
des Flipflops 51 zugeführt wird. Das Leitwerk erzeugt also das Signal SDAR-, wenn ein Speicherzyklus durchgeführt
werden soll. Beim Erscheinen des logischen Zustands SDAR- wird das Flipflop 51 betätigt, so daß an seinem Ausgang
Q- ein Signal erscheint, welches der AND-Schaltung 63
zugeführt wird. Dies tritt ein, wenn das Signal von der AND-Schaltung 75 einen hohen Signalwert hat. Falls jedoch die
Logik bereits in einer vorhergehenden Anforderung verwickelt ist, wird das Ausgangssignal der AND-Schaltung 75 einen
niedrigen Signalwert haben und die Anforderung des Leitwerks wird dann automatisch so lange verschoben, bis die Logik die
zuvor begonnene Operation beendet hat. Der Ausgang Q- des Flipflops 51 ist außerdem über einen Inverter 61 mit einer
AND-Schaltung 62 verbunden. Das Signal TLAG wird außerdem der AND-Schaltung 62 zugeführt. Der Ausgang der AND-Schaltung
62 wird dann mit einer Zeitsteuerschaltung verbunden, welche einen Inverter 64, eine NAND-Schaltung 65, eine
NAND-Schaltung 67 und eine Verzögerungsschaltung 68 umfaßt. Das verzögerte Signal, welches vomAusgang der NAND-Schaltung
67 über den Inverter 67a dem zweiten Flipflop 52 zugeführt wird, hat eine Dauer von 200 ns. Es wird darauf
hingewiesen, daß das Signal TLAK- über einen invertierenden Empfänger 69 und einen Inverter 69a der NAND-Schaltung
zugeführt wird. Falls das Signal TLAK-nach Beendigung der Verzögerung von 200 ns einen hohen Signalwert annimmt,
wird das Flipflop 52 gesetzt. Wenn das Flipflop 52 gesetzt ist, erscheint am Ausgang Q ein hoher Signalwert und am
Ausgang Q- ein niedriger Signalwert,Das Signal am Ausgang Q-wird zusammen mit dem Signal des Ausgangs Q- des Flipflops
509817/078
und dem Signal TLAG auf der Leitung 44 der AND-Schaltung 63
zugeführt. Die unmittelbare Wirkung des Setzens des Flipflops 52 ist die Löschung oder Rückstellung des DAR-Flipflops'
51. Diese Rückstellung geschieht über die NOR-Schaltung 74 und die AND-Schaltung 75. Gleichzeitig wird der Ausgang Q
des Flipflops 52 über die TLAK-Leitung 43 mit dem invertierenden
Treiber 71 verbunden. Dadurch geht das Signal an der Leitung in den niedrigen Zustand über, wodurch
allen anderen Muttergeräten des Systems angezeigt wird, daß das Muttergerät M1 sich im Bestätigungszustand befindet.
Danach hängt der Übergang von dem Bestätigungszustand zu dem Zugriffszustand von der Leitung 42 ab, auf welcher das
Signal TLAV in den hohen Zustand übergeht. Dieses Signal wird über den invertierenden Empfänger 72 der NOR-Schaltung
70 zugeführt, welche zu dem Steuertakteingang des Flipflops 53 führt. Im Zugriffszustand kann das Muttergerät M1
mit der Übertragung der Daten über die TILINE-Sammelleitung 10 fortfahren. Am Ende des Betriebs, währenddessen
unter der Steuerung des Muttergeräts M1 eine Informationsübertragung zugunsten des Leitwerks 30 stattfindet, erzeugt das
Leitwerk 30 auf der Leitung 93 ein Signal DLCY, welches dem Anschluß D des Flipflops 91 zugeführt wird. Dieses Signal
zeigt an, daß das Leitwerk wunschgemäß die Benutzung der TILINE 10 beendet hat und sich in einem Zustand zur Freigabe
der TILINE 10 befindet. Beim Erscheinen des nächstfolgenden Gerätesystemtaktimpulses DCLK- wird das Flipflop 91 eingestellt,
so daß an seinem Ausgang Q- ein niedriger Signalwert erscheint. Dieser stelOji das Flipflop 53 zurück, wodurch
das Zugriffsschaltwerk aus dem Zugriffszustand herausgeführt wird. Wenn das Flipflop 53 zurückgestellt wird, bewirkt es
die Rückstellung des Flipflops 91. Dieser Rückstellvorgang wird durch einen Zustand ausgeführt, welcher sich durch den
Inverter 77, die NOR-Schaltung 81 und die Zeitschaltung 92 fortpflanzt.
50981 7/0785
2U8212
Zur Gewährleistung der Vollständigkeit der TILINE-Sammelleitung
überwacht die logische Schaltung der Fig.2 die Benutzung der Sammelleitung durch ein bestimmtes Muttergerät.
Dies geschieht während des Zugriffszustands durch Messung der Aktivität des Signals TLTM- der Leitung 41.
Das Signal TLTM- wird in Abhängigkeit von der Aktivität der Übertragung der Daten über die Sammelleitung 10 erzeugt.
Falls während einer Zeitdauer von 10 Mikrosekunden keine Aktivität festgestellt wird, wird die Logikschaltung des
Systems M1 automatisch in ihren Leerlaufzustand übergeführt.
Dies geschieht durch Verwendung des Signals am Ausgang Q des Flipflops 53 in der NOR-Schaltung 82, zusammen mit dem
Signal TLTM- und durch die darauffolgende Zuführung des Signals am Ausgang der NOR-Schaltung 82 über die Leitung 84 zu dem
System, welches die Zeitschaltung 87 enthält. Am Ausgang der NAND-Schaltung 90 erscheint das niedrige Signal DTER-. Dieses
Signal stellt das Flipflop 91 ein und liefert über die Leitung 83 an das Leitwerk 30 ein Zeitsteuerfehlersignal. Dieses
zwingt die logische Schaltung in ihren Leerlaufzustand.
Bie Fig.3 zeigt ein Zeitlagendiagramm der obigen Signale
beim Einschreiben in den. Speicher. Die Fig.4 zeigt ein Zeitlagendiagramm
beim Auslesen aus dem Speicher.
Wenn ein TILINE-Muttergerät Zugang zur TILINE-Sammelleitung hat, kann es in der folgenden Weise einen Speiehersehreibzyklus
ausführen. Das Muttergerät gibt einSignal TLGO- ab. Gleichzeitig gibt es einen Schreibbefehl ab, indem es das
Signal TLREAD auf den niedrigen Signalwert umschaltet. Das Muttergerät erzeugt außerdem gleichzeitig ein gültiges
Signal TLDAT- auf der Leitung 32 und ein gültiges 20-Bit-Signal TLADR- auf der Leitung 34.
50981 7/0785
Alle Tochtergeräte, welche mit der TILINE-Sammelleitung verbunden
sind, empfangen das GO-Signal TLGO-, welches vom Muttergerät übertragen· wird. Die· Tochtergeräte decodieren die
Adresse, um festzustellen, welches Tochtergerät adressiert ist. Dies geschieht im Tochtergerät durch Erzeugung eines
verzögerten GO-Signals (mit Hilfe einerZeitgeberschaltung) und durch Verwendung dieses Signals zur Abtastung einer
gültigen Adressendecodierung. Im Falle eines Speichermoduls erzeugen das verzögerte GO-Signal und eine gültige Adressendecodierung
ein Speicherstartsignal. Das Tochtergerät verzögert das GO-Signal hinreichend lange, um der längstmöglichen
Adressendecodierzeit und dem ungünstigsten Fall einer Verzerrung oder Asymmetrie auf der TILINE-Sammelleitung Rechnung
zu tragen. Wenn das Tochtergerät das GO-Signal verzögert hat und die gültige Adresse decodiert hat, gibt es das
Signal TLTM- ab. Gleichzeitig taktet das Tochtergerät die Steuerbefehle "Schreiben der Daten" (TLDAT-), "Adresse"
(TLADR-) und "Lesen/Schreiben" auf der Leitung 33 von der TILINE-Sammelleitung in das Register. Die im obigenAbsatz
beschriebene Aktion läuft während der Zeit (1) der Fig.3 ab.
Wenn das TILINE-Muttergerät das abgegebene Signal "Beendigung"
(TLTM-) empfängt, gibt es die Signale "GO" (TLGO-), "Lesen" (TLREAD), "Adresse" und "Schreiben der Daten" frei. Dies geschieht
während der Zeit (2) der Fig.3.
Wenn das Tochtergerät das freigegebene Signal "GO" empfängt, muß es das Signal "Beendigung" freigeben. Dies ist während
der Zeit (3) der Fig.3 angezeigt.
Wenn das Muttergerät das SignaL "Beendigung" empfängt, kann es einen neuen Zyklus beginnen oder die TILINE-Sammelleitung
an ein anderes Muttergerät abgeben. Dies ist während der Zeit (4) der Fig.3 angezeigt.
50981 7/0785
Wenn ein Muttergerät beim Mutter-Tochter-Lesezyklus den Zugriff zu der TILINE-Sammelleitung erhalten hat, kann es
auf folgende Weise einen Speicherlesezyklus durchführen.
Das Muttergerät gibt ein Signal TLGO- ab, und außerdem ein
gültiges Signal TLADR-.
Alle Tochtergeräte empfangen das von dem Muttergerät ausgesendete
Signal "GO". Die Tochtergeräte verzögern dieses Signal 11GO" und decodieren die Adresse wie für einen Schreibzyklus.
Sie verzögern dieses Signal so lange, wie es für den ungünstigsten Fall der Verzerrung auf der TILINE-Sammelleitung
und für die am längsten dauernde Adressdecodierung notwendig ist. Wenn dies geschehen ist und eine gültige
Adresse decodiert ist, beginnt das Tochtergerät Lesedaten zu erzeugen. Im Fall eines Speichermoduls bedeutet dies den
Beginn eines Leeezyklus. Wenn auf der Leitung 31 der Fig.2 der Zustand "Lesen der Daten" gültig ist, gibt das
Tochtergerät das Signal TLTM- ab.Fa'lls ein Lesefehler während des Lesezyklus festgestellt wird, wird von dem
Tochtergerät das Signal TLPER- abgegeben. Dieses Signal hat dieselbe Zeitlage wie die Signale TLDAT- sie haben wurden,
Dies geschieht während der Zeitlage (1) der Fig.4.
Wenn das TILINE-Muttergerät das Signal TLTM- empfängt, bewirkt es eine Verzögerung, welche dem ungünstigsten
Fall der Verzerrung auf der TILINE-Sammelleitung entspricht, und gibt dann GO und die Adresse frei.Während
das Muttergerät das Signal GO freigibt, taktet es das Signal "Lesen der Daten" auf der TILINE-Sammelleitung in ein Register.Dies
geschieht während der Zeitlage (2) der Fig.4.
Wenn das Tochtergerät das Signal GO empfängt, gibt es die Signale TLTM- und TLDAT- frei.Dies ist als Zeitlage (3)
in Eg.4 dargestellt.
50981 7/0785
2U8212
Wenn das Muttergerät das freigegebene Signal TLTM- empfängt, kann es einen neuen Zyklus beginnen oder aber die TILINE-Sammelleitung
für ein anderes Muttergerät freigeben.Dies
ist als Zeitlage (4) in der Figur dargestellt.
Bei Erreichung der Herrschaft über die Sammelleitung werden
die 3 Signale TLAG-, TLAK- und TLAV ausschließlich von den TILINE-Muttergeräten verwendet. Sie dienen dazu, das nächste
TILINE-Muttergerät während des letzten E/A-Betriebs des gegenwärtigen TILINE-Muttergerätes einzuteilen.
Jedes TILINE-Muttergerät hat eine identische Logikschaltung, wie sie in Fig.2 dargestellt ist. Die Fig.5 zeigt ein Flußdiagramm,
welches den Betrieb der in Fig.2 gezeigten Logikschaltung darstellt, welche den Zugriff steuert.
Wenn ein TILINE-Muttergerät inaktiv oder zurückgestellt ist, befindet sich ihre-Logikschaltung im Leerlaufzustand 100#
In diesem Zustand wird ein Signal TLAG zu einem Muttergerät mit niedrigerer Priorität weitergeleitet, und die Logikschaltung
überwacht ein Zugriffsanfragesignal von ihrem Leitwerk 30, wie es in dem Leerlaufteil 100 des Flußdiagramms
der Fig.5 gezeigt ist.
Sobald das Leitwerk ein Zugriffsanfragesignal auf einer Leitung 50 der Fig.2 erzeugt, welches anzeigt, daß es den
Zugriff zur TILINE-Sammelleitung begehrt, geht die Logikschaltung des Muttergeräts von dem Leerlaufzustand in den
Zustand der Zugriffsanfrage DAR 101 der Fig.5 über. In diesem DAR-Zustand 101 überwacht die Logikschaltung die Signale TLAG
und TLAK-. Die Logikschaltung des Muttergeräts sperrt außerdem das Signal TLAG für Muttergeräte mit niedrigerer
Priorität.
50981 7/0785
Das Signal TLAG muß mindestens 200 ns lang vorhanden sein. Wenn am Endeeiner solchen Zeitdauer die Logikschaltung
des Muttergeräts 200 ns lang sich im Zustand DAR befunden hat und wenn dann das Signal TLAK-wahr ist, geht die Logikschaltung
des Muttergeräts in den Bestätigungszustand DAK-102 über.
In diesem Zustand 102 macht die Logikschaltung des Muttergerätes
das Signal TLAG weiterhin für Muttergeräte mit niedrigerer Priorität unwirksam und zieht das Signal auf der
Leitung 43 auf das niedrige Niveau herab. In diesem Zustand überwacht die Logikschaltung des Muttergeräts das Signal TLAV
auf der Leitung 42. Wenn das Signal auf der Leitung 42 wahr wird, geht die Logikschaltung des Muttergeräts in den
Zugriffszustand 103 (DACC) über. In diesem Zustand 103 wird das Signal TLAG zu einem Muttergerät mit niedrigerer Priorität
weitergeleitet, und die Logikschaltung des Muttergeräts zieht das Signal auf der Leitung 42 auf das niedrige Niveau
herunter. Im Zustand 103 hat das Muttergerät Zugriff zu der TILINE-Sammelleitung und kann Daten an ein Tochtergerät
übertragen. Während das Muttergerät die letzten Daten überträgt, erzeugt es ein Signal "Letzter Zyklus" , welches die
Logikschaltung des Muttergeräts am Ende der Datenübertragung in den Leerlaufzustand 100 zurückführt.
Zusätzlich zu den Signalen, welche den Datenübertragungen und der Beherrschung der TILINE-Sammelleitung zugeordnet sind,
gibt es vier Signale mit besonderen Funktionen, nämlich
die Signale TLIORES-, TLPFWP, TlpRES- und TLWAITt.
Das Signal TLIORES- wird von einem Rechner erzeugt, während
er seine E/A-Rückstellanweisung ausführt, oder in Abhängigkeit von der Betätigung eines Rückstellschalters am Steuerpult.
509817/0785
Das Signal TLIORES- ist ein negativer Impuls von 250 ns Dauer auf einer Leitung mit normalerweise hohem Signalwert. Sie ist Teil der TILINE-Sammelleitung und somit für alle
Geräte verfügbar, welche an die Sammelleitung angeschlossen sind. Die Funktion dieses Signals besteht darin, alle E/AGeräte
anzuhalten und zurückzustellen. Solche Geräte werden beim Empfang dieses Signals zurückgestellt, und jeder
Speicherzyklus, welcher gerade durchlaufen wird, wird normalerweise beendet. Falls zum Beispiel gerade Platten beschrieben
werden, wird der Sektor, welcher gerade abläuft, mit Daten.beschrieben, deren Wert Null ist.Falls gerade
ein Band beschrieben wird, wird eine Aufzeichnungsendefolge aufgezeichnet. Wenn ein gerade aktives Gerät zurückgestellt
wird, kann es eine anomale Beendigung melden.
Das Signal TLPFWP wird von der Stromversorgung erzeugt, um anzuzeigen, daß die Energieabschaltung unmittelbar bevorsteht.
Dieses Signal ist ein positiver Impuls mit einer Länge von ungefähr 1,5 ms. Die Vorderflanke dieses Impulses
bewirkt, daß die Zentraleinheit auf den Energieausfallplatz springt. Die Vorderflanke dieses Impulses TLPFWP hat die
gleiche Wirkung auf E/A-Geräte wie eine E/A-Mutterrückstellung. Das Signal TLPFWP muß beendet sein, bevor das Signal TLPRES abgegeben
wird.
Das Signal TLPRES- hat normalerweise ein hohes Niveau; es geht wenigstens 10 ms vor dem Ausfall einer Versorgungs-Gleichspannung
aufgrund einer normalen Abschaltung oder eines Ausfalls der Wechselstromversorgung in das niedrige Niveau über. Das Signal
TLPRES- wird von der Energieversorgung erzeugt. Dieses Signal hält während und nach dem Ausfall der Stromversorgung einen
Weg mit weniger als 1 Ohm Widerstand zur Masse aufrecht.Während
der Einschaltung der Wechselstromversorgung bleibt TLPRES-an Masse, bis alleVersorgungswechselspannungen stabil sind.
509817/0785
Dieses Signal TLPRES- dient dazu, alle Leitwerke und die Zentraleinheit während des Ausfalls der Versorgungsenergie
zurückzustellen und alte kritischen Leitungen zu den externen Einrichtungen, welche von einer separaten Energiequelle
versorgt werden, direkt zu sperren. Beispielsweise verhindert das Signal TLPRES-, daß ein Bandgerät einen Rücklaufimpuls
erhält, wenn eine Zentraleinheit ein- und ausgeschaltet wird.
Während der Einschaltfolge setzt das Signal TLPRES-, welches ein niedriges Niveau hat, alle Logikschaltungen in ihren Leerlaufzustand
zurück und löscht sämtliche Gerätezustandsinformationen. Wenn das Signal TLPRES- auf sein hohes Niveau
übergeht und dadurch eine vorhandene und stabile Stromversorgung anzeigt, führt die Zentraleinheit einen Einschaltunterbrechungssprung
aus.
Das Signal TLWAIT- löst gewisse Konflikte, welche bei der Kommunikation zwischen zwei Rechnern über die TILINE-Sammelleitung
auftreten können. Dieses Signal hat normalerweise ein hohes Niveau und wird von bestimmten Expandern und
Schaltern erzeugt.
Das Signal TLWAIT-dient dazu, von allen TILINE-Muttergeräten
einschließlich der Zentraleinheit die folgenden Signale fernzuhalten:
1. TLGO-
2. TLREAD
3. TLADR-
4. TLDAT- Diese Funktion wird in den
Tochtergeräten nicht gesperrt.
50981 7/0785
2U8212
Diese Signale sind so lange gesperrt, wie das Signal TLWAIT-an Masse liegt. Dieser Vorgang verursacht keine Zustandsänderungen
in den Muttergeräten. Das Muttergerät sollte, mit Ausnahme seiner Schnittstellentreiber, nicht wissen,
daß das Signal TLWAIT- vorliegt. -
Das Signal TLWAIT- erlaubt den Expandern und Schaltern auf der TILINE eine vor allen anderen vorrangige Priorität auszuüben.
In Fig.6 ist eine Schaltungsanordnung einer Grundausführung
eines einfachen Tochtergeräts gezeigt.
Die Datensammelleitung ist über eine Reihe von invertierenden Empfängern 110 mit den Eingängen D eines Tochterdatenregisters
111 verbunden.Die Ausgangsanschlüsse Q sind über eine Reihe vnn NOR-Schaltungen 112 mit der Datensammelleitung
120 verbunden.Die Adressensammelleitung 21 ist über eine Reihe von invertierenden Empfängern 113 mit einer
Decodereinheit 114 verbunden. Eine Ausgangsleitung 115 des Decoders ist mit einem Eingang einer AND-Schaltung 116
verbunden. Der zweite Eingang der AND-Schaltung 116 wird von der Leitung TLGO- über einen invertierenden Empfänger
117 und eine Verzögerungseinheit 118 versorgt, welcher ein Inverter 119 nachgeschaltet ist. Der Ausgang der AND-Schaltung
116 ist über eine Treiber-NAND-Schaltung 120
mit der Leitung TLTM- verbunden. Er ist außerdem über eine AND-Schaltung 121 mit dem zweiten Eingang einer
jeden NAND-Schaltung der Reihe 112 verbunden. Der zweite Eingang der AND-Schaltung 121 empfängt über einen empfangenden
Inverter 122 und einen Inverter 123 Signale von der Leitung TLREAD. Der Ausgang des Inverters 122 ist außerdem
mit einem Eingang einer AND-Schaltung 124 verbunden, deren
zweiter Eingang mit dem Ausgang der AND-Schaltung 116 verbunden ist. Der Ausgang der AND-Schaltung 124 ist mit dem
Taktanschluß des Datenregisters 111 verbunden.
509817/07 8 5
-25- 2U8212
Das dargestellte Tochtergerät ist ein 16-Bit-E/A-Schnittstellenregister
111. Es wird von einem Muttergerät als ein spezifischer Speicherplatz adressiert. Wenn nach einer
Verzögerung des Signals TLGO- eine gültige Adressendecodierung vorliegt, wird ein Tochter-Startsignal erzeugt.
Das Signal TLGO- wird 100 ns lang verzögert. Eine Verzögerung
von 50 ns trägt der Verzerrung Rechnung, und eine Verzögerung von 50 ns entspricht· der Zeit zur
Decodierung der Adresse. Falls das Signal TILINE-LESEN
ein hohes Niveau hat, wodurch ein Auslesevorgang von dem Tochter-Datenregister angezeigt wird, werden die Datenlesetreiber
eingeschaltet, welche die Daten des Tochterregisters an die Leitungen für die Signale TLDAT- der Sammelleitung abgeben.
Sobald das Signal "Lesen der Daten" gültig ist, wird ein Beendigungssignal erzeugt. Falls das Signal "Lesen der
TILINE" niedrig ist,wodurch angezeigt wird, daß ein Tochter-Datenregister
beschrieben wird, wird die vordere Flanke des Tochter-Startsignals zu dem Steuertakteingang des Tochter-Datenregisters
hindurchgelassen. Dies taktet das Signal TLDAT- von dem Muttergerät in das Datenregister ein. Das
Beendigungssignal kann gleichzeitig abgegeben werden.
Falls das Tochtergerät ein Speichermodul ist, wird das Tochter-Startsignal einen Speicherzyklus auslösen,
und das Beendigungssignal wird nicht vor Ende der Lesezugriffszeit
(für Lesezyklen) des Speichers erzeugt. Für Speicherschreibzyklen kann das Beendigungssignal durch
ein Tochter-Startsignal festgelegt werden, falls Schreibdaten, Adressdaten und die Lese-Schreib-Steuerung in die Register
eingetaktet werden. Der Speicherschreibzyklus wird
beendet, während die TILINE für die Übertragung andrer Daten freigegeben wird.
Die in dem Ausführungsbeispiel der Fig.Z gezeigten Flipflops
51, 52 , 53 und 91 sind vom Typ 74 H74.
509817/0785
Die RC-Schaltung 68 enthält einen Widerstand mit 320 Ohm und
einen Kondensator mit einer Kapazität von 1500 pF.
Die RC-Schaltung 92 enthält einen Widerstand von 50 Ohm und einen Kondensator mit einer Kapazität von 470 pF.
Die RC-Schaltung 87 enthält einen Widerstand von 3000 Ohm und einen Kondensator mit einer Kapazität von 0,0047 JiF.
Die Einheit führt Schaltvorgänge von einem Muttergerät zum •nderen innerhalb von 60 ns aus, während bei den bisher bekannten
Systemen 400 ns erforderlich waren. Dieses Ergebnis ist auf die Tatsache zurückzuführen, daß die Leitung 44
lediglich über eine Logikschaltung 63 mit der Leitung 44a verbunden ist. Ein Signal, welches die Gewährung des Zugriffs
anzeigt, kann über die Leitung 44 übertragen werden, wobei es in jedem Muttergerät lediglich die Verzögerung durch eine
Torschaltung erfährt. Infolgedessen treten die in Fig.5 gezeigten Entscheidungsverzögerungen gleichzeitig oder
parallel zueinander auf, während sie bei bekannten Systemen nacheinander auftraten.
Das beschriebene System weist den Vorteil auf, daß alle
Daten durch Wörter mit einer Länge von 16 Bit und alle Adressen durch Wörter mit einer Länge von 20 Bit ausgedrückt
werden. Aus der Beschreibung ergibt sich, daß die Breite der Sammelleitung 10 zur Anpassung des Betriebs in Systemen
mit verschiedenen Formaten vergrößert oder verkleinert werden kann.
50981 7/0785
Claims (11)
1. Asynchrone Sammelleitung zur Kommunikation mit selbstbestimmter
Priorität zwischen Mutterrechnergeräten und Tochtergeräten, welche einen Mehrbitdatenkanal und einen
Mehrbitadresskanal gemeinsam benutzen, gekennzeichnet durch
eine Logikschaltung in jedem Muttergerät, durch drei, allen diesen Logikschaltungen gemeinsame Leitungen, von denen eine
in der Ordnung der zugewiesenen Priorität in Reihe zwischen den Muttergeräten liegt und die beiden anderen die Logikschaltung
parallel, verbinden, und durch eine in jedem Muttergerät enthaltene Schaltungsanordnung, welche die Logikschaltung
zur Begrenzung des Zugriffs zu der Sammelleitung in der Reihenfolge der genannten Priorität und zur Anzeige
des Verfügbarkeitszustandes der Sammelleitung an alle
Muttergeräte in Gang setzt.
2. Sammelleitung nach Anspruch 1, dadurch gekennzeichnet, daß die Logikschaltungen in allen Muttergeräten gleichartig
sind.
3. Sammelleitung nach Anspruch 1, dadurch gekennzeichnet, daß
eine der genannten Leitungen in jedem Muttergerät eine einzige Torschaltung enthält, wodurch die Signalverzögerung
auf eine Torschaltungszeit pro Muttergerät begrenzt wird.
4. Asynchrone Sammelleitungsanordnung zur Selbstbestimmung der Priorität zwischen mehreren Mutterrechengeräten, welche
jeweils mit einem oder mehreren Tochtergeräten über eine Sammelleitung inVerbindung stehen, gekennzeichnet durch
eine gleiche Logikschaltung in jedem Muttergerät und durch Schaltungsanordnungen, welche zur Begrenzung des Zugriffs
zur Sammelleitung jede Logikschaltung zur Zuordnung der Prioritäten zwischen den Muttergeräten in Gang setzen.
509817/0786
5. Asynchrone Sammelleitungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Anordnung zur Zuordnung
der Priorität drei Signalleitungen der Sammelleitung umfaßt, welche allen genannten Logikschaltungen
gemeinsam gehören.
6. Asynchrone Sammelleitungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß eine der drei Signalleitungen
in der Ordnung der zugeordneten Priorität zwischen den Muttergeräten in Reihe geschaltet ist.
7. Sammelleitung nach Anspruch 2, dadurch gekennzeichnet, daß eine der drei Signalleitungen jeweils über nur eine Torschaltung
pro Muttergerät mit diesem verbunden ist, wodurch die Signalverzögerung auf einTbrschaltungsintervall pro Muttergerät
beschränkt wird.
8. Oatenverarbeitungssystem , bei welchem Information, einschließlich
Daten- und Befehlswörtern, über eine Kommunikations-Sammelleitung von mehreren Geräten übertragen wird,
gekennzeichnet durch eine Anordnung zur Verbindung aller Einheiten in Reihe längs einer Steuerlogikleitung in der Sammelleitung
und in der Reihenfolge der den einzelnen Einheiten zugeordneten Priorität, durch eine Anordnung in wenigstens
einem Gerät zur Erzeugung eines Signals, welches die Gewährung des Zugriffs bestätigt, wenn dieses Gerät die
Sammelleitung benützt, und durch eine Anordnung in wenigstens einem Gerät zur Übertragung des Signals zur anderen, nach
der benützenden Einheit liegenden Geräten mit lediglich einer Torschaltungsverzögerung pro nachgeschaltetem Gerät.
509817/0 7 85
9. Sammelleitung zur Verbindung mehrerer, um einen Zugang zu der Sammelleitung konkurrierender Muttergeräte für die
Übertragung von aus mehreren Bits bestehenden Daten- und Befehlswörtern, gekennzeichnet durch gleiche Entscheidungsschaltungen in jedem Muttergerät, durch Schaltungsanordnungen
in jedem Gerät, welche mit den genannten Logikschaltungen zur Erzeugung eines Zugriffgewährungssignals verbunden sind,
und durch Schaltungsanordnungen, welche dieses Signal von dem
Gerät, welches den Zugriff zur Sammelleitung erreicht,an die Sammelleitung abgibt.
10. Sammelleitung nach Anspruch.9, dadurch gekennzeichnet, daß
jede Einheit eine Entscheidungsschaltung enthält, die jeweils eine einzelne Torschaltung enthält, wodurch die Signalverzögerung
auf eine Torschaltungsverzögerung pro Gerät beschränkt wird.
11. Verfahren zur übertragung von Information zwischen Einheiten
mit einer Mehrbitkapazität über eine Mehrkanalsammelleitung, dadurch gekennzeichnet,daß alle Muttergeräte
in der Reihe der ihnen zugeordneten Priorität an eine Leitung der Sammelleitung angeschlossen werden,
daß ein Zugriffsanfragesignal in jedem Muttergerät,
welches an die Sammelleitung angeschlossen ist, erzeugt wird, wenn dieses den Zugriff begehrt, daß von den den
Zugriff zur Sammelleitung begehrenden Geräten dasjenige mit der
höchsten Priorität ein Signal erzeugt, welches die Gewährung des Zugriffs bestätigt, und daß dieses Zugriffsbestätigungssignal
zu den nachgeschalteten Geräten mit lediglich einer Torschaltungsverzögerung pro nachgeschaltetem Gerät übertragen
wird.
509817/0785
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US407761A US3886524A (en) | 1973-10-18 | 1973-10-18 | Asynchronous communication bus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2448212A1 true DE2448212A1 (de) | 1975-04-24 |
| DE2448212C2 DE2448212C2 (de) | 1986-04-03 |
Family
ID=23613419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2448212A Expired DE2448212C2 (de) | 1973-10-18 | 1974-10-09 | Asynchrone Sammelleitung zur Kommunikation mit selbstbestimmter Priorität zwischen Mutterrechnergeräten und Tochterrechnergeräten |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US3886524A (de) |
| JP (1) | JPS5068626A (de) |
| DE (1) | DE2448212C2 (de) |
| FR (1) | FR2248554B1 (de) |
| GB (1) | GB1487953A (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0010570A2 (de) * | 1978-10-30 | 1980-05-14 | International Business Machines Corporation | Verfahren und Einrichtung zur selbstadaptiven Zuordnung der Arbeitslast einer Datenverarbeitungsanlage |
Families Citing this family (71)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT988956B (it) * | 1973-06-12 | 1975-04-30 | Olivetti & Co Spa | Governo multiplo |
| FR2296221A1 (fr) * | 1974-12-27 | 1976-07-23 | Ibm France | Systeme de traitement du signal |
| US4030075A (en) * | 1975-06-30 | 1977-06-14 | Honeywell Information Systems, Inc. | Data processing system having distributed priority network |
| CH613061A5 (en) * | 1975-06-30 | 1979-08-31 | Honeywell Inf Systems | Computer apparatus including an omnibus line |
| US3997896A (en) * | 1975-06-30 | 1976-12-14 | Honeywell Information Systems, Inc. | Data processing system providing split bus cycle operation |
| CA1080318A (en) * | 1975-10-14 | 1980-06-24 | Daren R. Appelt | Communication bus coupler |
| US4257099A (en) * | 1975-10-14 | 1981-03-17 | Texas Instruments Incorporated | Communication bus coupler |
| US4228496A (en) * | 1976-09-07 | 1980-10-14 | Tandem Computers Incorporated | Multiprocessor system |
| US4209838A (en) * | 1976-12-20 | 1980-06-24 | Sperry Rand Corporation | Asynchronous bidirectional interface with priority bus monitoring among contending controllers and echo from a terminator |
| JPS53124626U (de) * | 1977-03-14 | 1978-10-04 | ||
| JPS53112625A (en) * | 1977-03-14 | 1978-10-02 | Hitachi Ltd | Bus occupation control system |
| JPS5839331B2 (ja) * | 1977-04-08 | 1983-08-29 | 工業技術院長 | 要求選択方式 |
| JPS5412233A (en) * | 1977-06-28 | 1979-01-29 | Yaskawa Denki Seisakusho Kk | Device for contesting using right |
| US4149238A (en) * | 1977-08-30 | 1979-04-10 | Control Data Corporation | Computer interface |
| DE2744111A1 (de) * | 1977-09-30 | 1979-04-05 | Siemens Ag | Schaltungsanordnung zur eingabe von unterbrechungsbefehlen und ausgabe von unterbrechungsbestaetigungen fuer computer-systeme |
| JPS5463634A (en) * | 1977-10-03 | 1979-05-22 | Nec Corp | Bus controller |
| US4236203A (en) * | 1978-01-05 | 1980-11-25 | Honeywell Information Systems Inc. | System providing multiple fetch bus cycle operation |
| JPS54154234A (en) * | 1978-05-26 | 1979-12-05 | Nissin Electric Co Ltd | Decentralized bus competition control system |
| US4355354A (en) * | 1978-06-29 | 1982-10-19 | Standard Oil Company (Indiana) | Interface apparatus for coupling a minicomputer to a microcomputer for the transfer of data between them and method for using same |
| US4320452A (en) * | 1978-06-29 | 1982-03-16 | Standard Oil Company (Indiana) | Digital bus and control circuitry for data routing and transmission |
| US4266271A (en) * | 1978-10-10 | 1981-05-05 | Chamoff Martin E | Reconfigurable cluster of data-entry terminals |
| US4237534A (en) * | 1978-11-13 | 1980-12-02 | Motorola, Inc. | Bus arbiter |
| JPS5591012A (en) * | 1978-12-28 | 1980-07-10 | Kokusai Denshin Denwa Co Ltd <Kdd> | Decentralized bus system |
| US4300194A (en) * | 1979-01-31 | 1981-11-10 | Honeywell Information Systems Inc. | Data processing system having multiple common buses |
| US4292668A (en) * | 1979-01-31 | 1981-09-29 | Honeywell Information Systems Inc. | Data processing system having data multiplex control bus cycle |
| US4459665A (en) * | 1979-01-31 | 1984-07-10 | Honeywell Information Systems Inc. | Data processing system having centralized bus priority resolution |
| US4300193A (en) * | 1979-01-31 | 1981-11-10 | Honeywell Information Systems Inc. | Data processing system having data multiplex control apparatus |
| US4383295A (en) * | 1979-02-09 | 1983-05-10 | Honeywell Information Systems Inc. | Data processing system having data entry backspace character apparatus |
| US4334288A (en) * | 1979-06-18 | 1982-06-08 | Booher Robert K | Priority determining network having user arbitration circuits coupled to a multi-line bus |
| JPS5951186B2 (ja) * | 1979-10-19 | 1984-12-12 | 日本電信電話株式会社 | 制御装置 |
| US4320457A (en) * | 1980-02-04 | 1982-03-16 | General Automation, Inc. | Communication bus acquisition circuit |
| US4344134A (en) * | 1980-06-30 | 1982-08-10 | Burroughs Corporation | Partitionable parallel processor |
| US4387424A (en) * | 1980-08-12 | 1983-06-07 | Pitney Bowes Inc. | Communications systems for a word processing system employing distributed processing circuitry |
| FR2490434B1 (fr) * | 1980-09-12 | 1988-03-18 | Quinquis Jean Paul | Dispositif de resolution des conflits d'acces et d'allocation d'une liaison de type bus interconnectant un ensemble de processeurs non hierarchises |
| EP0077328A4 (de) * | 1981-04-27 | 1985-06-26 | Textron Inc | Vielfachleitung für mehrere hauptprozessoren. |
| US4453211A (en) * | 1981-04-28 | 1984-06-05 | Formation, Inc. | System bus for an emulated multichannel system |
| EP0088789B1 (de) * | 1981-09-18 | 1987-08-05 | CHRISTIAN ROVSING A/S af 1984 | Multiprozessor-rechnersystem |
| WO1984004190A1 (en) * | 1983-04-15 | 1984-10-25 | Convergent Technologies Inc | Multi-computer computer architecture |
| US4604689A (en) * | 1983-04-15 | 1986-08-05 | Convergent Technologies, Inc. | Bus repeater |
| WO1984004437A1 (en) * | 1983-04-29 | 1984-11-08 | Univ Monash | Digital communications system |
| US4660169A (en) * | 1983-07-05 | 1987-04-21 | International Business Machines Corporation | Access control to a shared resource in an asynchronous system |
| EP0606102A1 (de) * | 1986-09-19 | 1994-07-13 | International Business Machines Corporation | Ein-Ausgabeschnittstellensteuerung zum Verbinden eines synchronen Busses mit einem asynchronen Bus und Verfahren zur Operationsausführung auf den Bussen |
| JPH01183736A (ja) * | 1988-01-18 | 1989-07-21 | Toshiba Corp | 情報処理装置 |
| JPH01256843A (ja) * | 1988-03-25 | 1989-10-13 | Ncr Corp | リンク・コントロール・システム |
| US5222218A (en) * | 1990-06-27 | 1993-06-22 | Zilog, Inc. | System with devices connected in sequence to receive information in a predetermined order |
| JPH0823859B2 (ja) * | 1990-09-28 | 1996-03-06 | インターナショナル・ビジネス・マシーンズ・コーポレイション | データ処理システム |
| US5249297A (en) * | 1991-04-29 | 1993-09-28 | Hewlett-Packard Company | Methods and apparatus for carrying out transactions in a computer system |
| US5404137A (en) * | 1991-05-09 | 1995-04-04 | Levien; Raphael L. | High speed transition signalling communication system |
| US5255373A (en) * | 1991-08-07 | 1993-10-19 | Hewlett-Packard Company | Decreasing average time to access a computer bus by eliminating arbitration delay when the bus is idle |
| US5640517A (en) * | 1993-06-22 | 1997-06-17 | Dell Usa, L.P. | Method and apparatus for masters to command a slave whether to transfer data in a sequential or non-sequential burst order |
| US5862353A (en) * | 1997-03-25 | 1999-01-19 | International Business Machines Corporation | Systems and methods for dynamically controlling a bus |
| US20010026533A1 (en) * | 1998-07-06 | 2001-10-04 | Andreas Schwager | Method to perform a scheduled action of network devices |
| US7003543B2 (en) * | 2001-06-01 | 2006-02-21 | Microchip Technology Incorporated | Sticky z bit |
| US7020788B2 (en) * | 2001-06-01 | 2006-03-28 | Microchip Technology Incorporated | Reduced power option |
| US20030023836A1 (en) * | 2001-06-01 | 2003-01-30 | Michael Catherwood | Shadow register array control instructions |
| US6934728B2 (en) * | 2001-06-01 | 2005-08-23 | Microchip Technology Incorporated | Euclidean distance instructions |
| US20030028696A1 (en) * | 2001-06-01 | 2003-02-06 | Michael Catherwood | Low overhead interrupt |
| US20020184566A1 (en) * | 2001-06-01 | 2002-12-05 | Michael Catherwood | Register pointer trap |
| US20030005269A1 (en) * | 2001-06-01 | 2003-01-02 | Conner Joshua M. | Multi-precision barrel shifting |
| US7007172B2 (en) * | 2001-06-01 | 2006-02-28 | Microchip Technology Incorporated | Modified Harvard architecture processor having data memory space mapped to program memory space with erroneous execution protection |
| US6976158B2 (en) * | 2001-06-01 | 2005-12-13 | Microchip Technology Incorporated | Repeat instruction with interrupt |
| US6937084B2 (en) * | 2001-06-01 | 2005-08-30 | Microchip Technology Incorporated | Processor with dual-deadtime pulse width modulation generator |
| US7467178B2 (en) * | 2001-06-01 | 2008-12-16 | Microchip Technology Incorporated | Dual mode arithmetic saturation processing |
| US6985986B2 (en) * | 2001-06-01 | 2006-01-10 | Microchip Technology Incorporated | Variable cycle interrupt disabling |
| US20030005268A1 (en) * | 2001-06-01 | 2003-01-02 | Catherwood Michael I. | Find first bit value instruction |
| US6975679B2 (en) * | 2001-06-01 | 2005-12-13 | Microchip Technology Incorporated | Configuration fuses for setting PWM options |
| US6952711B2 (en) * | 2001-06-01 | 2005-10-04 | Microchip Technology Incorporated | Maximally negative signed fractional number multiplication |
| JP3447725B2 (ja) * | 2001-10-23 | 2003-09-16 | 沖電気工業株式会社 | 競合調停装置 |
| US7751850B2 (en) * | 2005-09-01 | 2010-07-06 | Broadcom Corporation | Single chip multimode baseband processing circuitry with a shared radio interface |
| US9742585B2 (en) * | 2014-11-20 | 2017-08-22 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Signaling control among multiple communication interfaces of an electronic device based on signal priority |
| US20230090740A1 (en) * | 2021-07-30 | 2023-03-23 | PCS Software, Inc. | System and Method for Predicting Arrival Time in a Freight Delivery System |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3336582A (en) * | 1964-09-01 | 1967-08-15 | Ibm | Interlocked communication system |
| US3710324A (en) * | 1970-04-01 | 1973-01-09 | Digital Equipment Corp | Data processing system |
| US3699529A (en) * | 1971-01-07 | 1972-10-17 | Rca Corp | Communication among computers |
| US3710351A (en) * | 1971-10-12 | 1973-01-09 | Hitachi Ltd | Data transmitting apparatus in information exchange system using common bus |
| US3742148A (en) * | 1972-03-01 | 1973-06-26 | K Ledeen | Multiplexing system |
-
1973
- 1973-10-18 US US407761A patent/US3886524A/en not_active Expired - Lifetime
-
1974
- 1974-10-03 JP JP49114281A patent/JPS5068626A/ja active Pending
- 1974-10-09 DE DE2448212A patent/DE2448212C2/de not_active Expired
- 1974-10-16 GB GB44831/74A patent/GB1487953A/en not_active Expired
- 1974-10-17 FR FR7434998A patent/FR2248554B1/fr not_active Expired
Non-Patent Citations (3)
| Title |
|---|
| Fall Joint Computer Conference, 1972, S. 719-740 * |
| Firmendruckschrift: mincal 621, Heinrich Dietz Industrie-Elektronik, April 1973, S. 52-61,68, 69,74-77 * |
| Firmendruckschrift: pdp 11 peripherals and interfacing handbook, digital equipment corporation, 1971, S. 175-199, 201, 202 und 215-232 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0010570A2 (de) * | 1978-10-30 | 1980-05-14 | International Business Machines Corporation | Verfahren und Einrichtung zur selbstadaptiven Zuordnung der Arbeitslast einer Datenverarbeitungsanlage |
| EP0010570A3 (en) * | 1978-10-30 | 1981-05-13 | International Business Machines Corporation | Method and device for self-adaptive load control in a data processing system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5068626A (de) | 1975-06-09 |
| FR2248554B1 (de) | 1979-06-15 |
| DE2448212C2 (de) | 1986-04-03 |
| GB1487953A (en) | 1977-10-05 |
| US3886524A (en) | 1975-05-27 |
| FR2248554A1 (de) | 1975-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2448212A1 (de) | Asynchrone sammelleitung zur selbstbestimmten kommunikation zwischen mutterrechnergeraeten und tochtergeraeten | |
| DE2856483C2 (de) | ||
| DE19882486B4 (de) | Synchroner, nicht-flüchtiger Seitenmodus-Speicher | |
| DE2944497C2 (de) | ||
| DE3300260C2 (de) | ||
| DE2806024C2 (de) | ||
| DE2829550C2 (de) | ||
| DE3204905C2 (de) | ||
| DE3704056A1 (de) | Peripherer dma-controller fuer datenerfassungssysteme | |
| DE2755952C2 (de) | ||
| DE2635592A1 (de) | Multiprozessor-abrufsystem | |
| DE3810231A1 (de) | Digitalrechner mit programmierbarer dma-steuerung | |
| DE3137627C1 (de) | Anordnung zur schnellen Nachrichtenuebertragung zwischen Rechnern | |
| EP0062141B1 (de) | Schaltungsanordnung zur Eingabe von Steuerbefehlen in ein Mikrocomputersystem | |
| DE1499206B2 (de) | Rechenanlage | |
| DE2905676A1 (de) | Integrierte schaltung mit einem einzigen chip | |
| DE1524111B2 (de) | Elektronische Datenverarbeitungsanlage | |
| DE19900251A1 (de) | Vorrichtung und Verfahren zum Steuern eines vielseitigen USB-Endpunktkanals | |
| EP0380509B1 (de) | Messverfahren und messeinrichtung zur störungsanalyse digitaler übertragungswege | |
| DE4429764C2 (de) | Zeitgebereinrichtung für einen Mikrocomputer | |
| DE2609698C2 (de) | Elektronischer Rechner | |
| DE4137336C2 (de) | IC-Karte | |
| DE2110458C3 (de) | Speicheranordnung in einem datenverarbeitenden System | |
| EP0409330A2 (de) | Schaltungsanordnung zum Steuern des Zugriffs auf einen Speicher | |
| DE10110567B4 (de) | Datenverarbeitungssystem mit einstellbaren Takten für unterteilte synchrone Schnittstellen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| D2 | Grant after examination | ||
| 8363 | Opposition against the patent | ||
| 8365 | Fully valid after opposition proceedings |