DE2550346A1 - Verfahren zum herstellen eines elektrisch isolierenden bereiches in dem halbleiterkoerper eines halbleiterbauelements - Google Patents

Verfahren zum herstellen eines elektrisch isolierenden bereiches in dem halbleiterkoerper eines halbleiterbauelements

Info

Publication number
DE2550346A1
DE2550346A1 DE19752550346 DE2550346A DE2550346A1 DE 2550346 A1 DE2550346 A1 DE 2550346A1 DE 19752550346 DE19752550346 DE 19752550346 DE 2550346 A DE2550346 A DE 2550346A DE 2550346 A1 DE2550346 A1 DE 2550346A1
Authority
DE
Germany
Prior art keywords
layer
recess
metal layer
semiconductor
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19752550346
Other languages
English (en)
Inventor
Charles R Cook
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Publication of DE2550346A1 publication Critical patent/DE2550346A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H01L21/31687—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures by anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/031—Diffusion at an edge
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films

Description

Deutsche ITT Industries GmbH CR. Cook 12
78 Freiburg, Hans-Bunte-Str. 19 Go/kn
4. November 1975
DEUTSCHE ITT INDUSTRIES GESELLSCHAFT MIT BESCHRÄNKTER HAFTUNG
FREIBÜRG I. BR.
Verfahren zum Herstellen eines elektrisch isolierenden Bereiches in dem Halbleiterkörper eines Halbleiterbauelements
Die Priorität der Anmeldung Nr. 524 296 vom 15. November 1974 in den Vereinigten Staaten von Amerika wird beansprucht.
Die Erfindung beschäftigt sich mit einem Verfahren, welches es gestattet, dielektrisch isolierendes Material in ausgewählten Bereichen eines Halbleitermaterial anzuordnen, insbesondere mit einem Verfahren zum Herstellen einer integrierten Festkörperschaltung mit einer elektrischen Isolation zwischen deren Funktionselementen.
Bis jetzt ist eine Anzahl von Verfahren verwendet worden, um zwischen Funktionseleiaenten einer integrierten Schaltung eine Isolation zu erzielen; die meisten dieser Verfahren haben sich jedoch aufgrund der hohen Kosten als unzulänglich und unzweckmäßig erwiesen.
— 2 —
609821/0723
Fl 864 CR. Cook 1,
Eine erste Isolationsmethode sieht gegengepolte PN-Übergänge vor. Die Übergänge werden dadurch hergestellt, daß P-leitende Verunreinigungen in eine N-leitende Epitaxschicht so weit diffundiert werden, bis die P-leitende Diffusion sich vollständig durch die Epitaxschicht bis zum P-leitenden Substrat erstreckt. Um hohe Sättigungsströme zu erzielen, wird gewöhnlich durch Diffusion vor dem Aufbringen der Epitaxschicht eine Schicht mit hoher Konzentration an N-leitender Dotierung gebildet. Da es schwierig ist, eine ausreichend hohe Konzentration der P-leitenden Dotierungen durch die Epitaxschicht zur Überkompensation der hohen Konzentration des N-Leitungstpys zu diffundieren, war die Verwendung einer Maske während der Diffusion der N-leitenden Dotierungen wesentlich, so daß die hohe Konzentration nicht in den Bereichen vorhanden war, in die die P-leitenden Dotierungen diffundiert werden mußten. Somit waren zwei Diffusionsprozesse, welche jede eine besondere Maske benötigte, erforderlich. Die Notwendigkeit der Verwendung von zwei Masken und zwei Hochtemperaturdiffusionsprozessen ließ die Kosten des hergestellten Bauelements anwachsen und schädigte das Halbleitermaterial.
Bei einem Versuch, eine Maskierung und einen der Hochtemperaturdiffusionsprozesse zu eliminieren, wurde auf einem P-leitenden Substrat eine zweifache N-leitende Epitaxschicht gebildet. Die erste Schicht besaß eine hohe Verunreinigungskonzentration, während die zweite Schicht die herkömmliche N-leitende Verunreinigungskonzentration aufwies. Die Isolation wurde dadurch erzielt, daß unter Bildung der PN-Übergänge die P-leitende Diffusion durch die zweifache Epitaxschicht zum P-leitenden Substrat erfolgte; es war jedoch schwierig, die P-leitenden Verunreinigungen durch die hohe N-leitende Verunreinigungskonzentration in die erste Epitaxschicht genau zu diffundieren. Der P-Diffusionsprozess mußte sich daher über eine Zeitdauer erstrecken, die sich für eine praktische Anwendung als unbrauchbar erwies.
609821/0723
Fl 864 CR. Cook 12
Nach einer dritten Methode zur Erzielung einer Isolation wird das Silicium im isolierenden Bereich teilweise geätzt und anschließend zur Herstellung eines isolierenden Siliciumdioxids oxidiert; es wurde jedoch festgestellt, daß eine Oxidationsdauer von etwa zehn Stunden bei 1000 C für eine brauchbare Dicke des Siliciumdioxids erforderlich ist, was sowohl zeitraubend als auch für das Halbleitermaterial schädlich ist.
Eine weitere Isolationsmethode macht die Herstellung von Kanälen oder Gräben in einem einkristallinen Halbleitermaterial erforderlich. Über die Kanäle wird dann eine Schicht aus polykristallinem Silicium ausgebildet. Das einkristalline Silicium wird zur Freilegung von isolierten Bereichen aus polykristallinem Silicium abgeläppt, welches ein Substrat mit isolierten Bereichen von einkristallinem Silicium, die die aktiven Elemente der Schaltung darstellen, bildet. Der Läppprozess erweist sich als äußerst teuer und zeitaufwendig und gewährleistet keine zufriedenstellende Lösung hinsichtlich der erforderlichen Isolation.
Somit leiden sämtliche herkömmlichen Methoden unter einigen Mangeln. Die Methoden sind entweder zeitaufwendig, zu teuer oder verschlechtern das Halbleitermaterial aufgrund einer übermäßigen Behandlung bei extremen Temperaturen.
Die Erfindung betrifft ein Verfahren zum Herstellen eines elektrisch isolierenden Bereiches in dem Halbleiterkörper eines Halbleiterbauelements .
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, das die Herstellung von isolierenden Bereichen in einem Halbleiterkörper, insbesondere von isolierenden Bereichen zwischen Funktionselementen einer integrierten Schaltung, auf weniger aufwendige und in zuverlässigerer Weise erlaubt, als es bei herkömmlichen Verfahren der Fall ist. In erfinderischer Weiterbildung soll dieses
609821/0723 " 4 "
Fl 864 CR. Cook 12
2550348
ferner die Herstellung einer gemeinsamen Masseverbindung für eine solche Schaltung ermöglichen.
Die Erfindung geht von dem Grundgedanken aus, als Material für die isolierenden Bereiche ein Oxid aus einem Metall zu verwenden, welches durchoxidierbar ist.
Die oben genannte Aufgabe wird erfindungsgemäß durch das im Anspruch 1 angegebene Verfahren gelöst.
Die Erfindung beabsichtigt die Verwendung eines anodisch durchoxidierbaren Metalls zur elektrischen Isolation zwischen Funktionselementen einer integrierten Schaltung. Durch die Verwendung eines anodisch-durchoxidierbaren Metalls, welches ein Isoliermaterial ist, werden die der PN-Übergang-Isolationstechnik anhaftenden Schwierigkeiten und damit die über den Übergang abfallende Kapazität eliminiert. Ein Dielektrikum aus einem anodisch durchoxidierbaren Metall gewährleistet eine zufriedenstellende Isolation; auf Schwierigkeiten würde man jedoch stoßen, wenn eine anodisch durchoxidierte Schicht in solcher ausreichenden Dicke vorgesehen wird, daß die Funktionselemente vollständig isoliert sind. Es wurde festgestellt, daß eine poröse anodische Schicht sich ausbildet, wenn Aluminium in einem geeigneten Typ eines Elektrolyts anodisch oxidiert wird. Aufgrund der Porosität könnte sich die Schicht in einer für Isolationszwecke ausreichenden Dicke ausbilden. Eine anodische Schicht stellt also ein Dielektrikum zur Isolation der Funktionselemente dar.
Das Dielektrikum ist lediglich in besonders ausgewählten Isolationsbereichen erforderlich; das Dielektrikum ist daher von ande- · ren Flächenteilen zu entfernen, oder es ist ein Maskierungsschritt erforderlich, um eine Bildung auf unerwünschten Flächenteilen zu verhindern. Das Verfahren nach der Erfindung löst dieses Problem durch selektive anodische Oxidation des Metalls. Ist einmal das
609821 /0723
Fl 864 CR. Cook 12
Metall selektiv anodisch oxidiert, dann wird das nicht anodisch
oxidierte Metall dadurch entfernt, daß Verbindungen verwendet
werden, die das reine Metall angreifen, jedoch sehr geringe Wirkung auf das anodisch oxidierte Metall ausüben. Es ist daher
möglich, das nicht anodisch oxidierte Metall ohne die Notwendigkeit eines Polier- oder Läppprozesses zu entfernen, wie es bei
herkömmlichen Verfahren der Fall ist, welche Dielektrika zur
Isolation verwenden.
Auf einem P-leitenden Substrat wird epitaxial eine Doppelschicht vom N-Leitungstyp aufgebracht, deren erste an das P-leitende Substrat angrenzende Schicht eine hohe Konzentration an N-leitenden Verunreinigungen aufweist, um Kollektorteile mit geringem Widerstand zu erhalten. Die freiliegende Oberfläche der Epitaxschicht wird oxidiert, um eine Schutzschicht aus einem isolierenden Oxid auszubilden. Zur Freilegung eines Teiles des P-leitenden Substrats wird zwischen den Kollektorteilen in ausgewählten Isolationsbereichen die Oxidschicht und die Epitaxschicht durch Ätzen entfernt, Danach wird über die Oberfläche bei einer niedrigen Temperatur
Aluminium aufgedampft, so daß keine Schädigung des Halbleitermaterials zu erwarten ist. Vorzugsweise beträgt die Dicke des aufzudampfenden Aluminiums etwa zwei Drittel der Dicke der epitaxial
aufgebrachten Doppelschicht, so daß bei der folgenden anodischen Oxidation des Aluminiums eine Volumenzunahme um den Faktor 1,5
erfolgt, so daß die Oberfläche des anodisch oxidierten Aluminiums auf einem Niveau mit der Oberfläche der Epitaxschicht liegt. Während der anodischen Oxidation wird das Substrat in einen Elektrolyten getaucht, der eine der folgenden Säuren enthält: Schwefelsäure, Phosphorsäure, Oxalsäure oder Chromsäure, welche Elektrolyte eine poröse Schicht eines anodisch oxidierten Aluminiums
bilden. An das Substrat wird ein solches Anodenpotential angelegt, daß das Substrat und das Aluminium eine Anode zur anodischen
Oxidation des Aluminiums bilden. Das Aluminium, welches auf der
Oxidschicht abgelagert wurde, ist elektrisch von dem Aluminium
609821/0723 "6 "
- 6 -. .
Pl 864 CR. Cook 12
isoliert, welches das P-leitende Substrat berührt, und wird daher während des Prozesses der anodischen Oxidation nicht oxidiert. Unter Verwendung von Ferrichlorid oder einer Bromverbindung wird danach das nicht anodisch oxidierte Aluminium entfernt.
Das Verfahren nach der Erfindung macht daher zwei Hochtemperaturdiffusionsprozesse und einen Maskierungsvorgang überflüssig, wobei die Kosten der integrierten Festkörperschaltung und die normalerweise bei einem Hochtemperaturdiffusionsproseß erfolgende Schädigung vermindert werden.
Die Basis- und Emitterzonen der Funktionselemente können in herkömmlicher Weise entweder vor oder nach Ausbildung der isolierenden Bereiche hergestellt werden.
Gemäß einer Weiterbildung des Verfahrens nach der Erfindung wird zur Erzielung einer elektrischen Isolation zwischen dem Halbleitermaterial und dem Aluminium vor dem Aufdampfen des Aluminiums eine Oxidschicht gebildet. Bei dieser Ausführungsform des Verfahrens nach der Erfindung ist es möglich, das Aluminium teilweise anodisch zu oxidieren, wodurch ein elektrischer Leiter erhalten wird, der durch die Festkörperschaltung verläuft. Dieser Leiter kann in herkömmlicher Weise als Masseleitung der integrierten Festkörperschaltung dienen.
Die Vorteile und Merkmale der Erfindung werden an einem Ausführungsbeispiel im folgenden anhand der Zeichnung erläutert, deren
Fig. 1 bis 8 eine integrierte Festkörperschaltung in Querschnittsansichten zeigen, welche verschiedene Arbeitsgänge bei einem ersten Ausführungsbeispiel des Verfahrens nach der Erfindung betreffen, deren
609821/0723
Fl 864 CR. Cook 12
Fig. 9 eine Querschnittsansicht einer verkapselten
Festkörperschaltung und deren
Fig. 10 schematisch einen Arbeitsgang des Verfahrens
nach der Erfindung veranschaulichen, deren
Fig. 11 bis 20 Querschnittsansichten eines Teiles einer
integrierten Schaltung entsprechend unterschiedlichen Herstellungsstufen einer zweiten Ausführungsform des Verfahrens nach der Erfindung betreffen und deren
Fig. 21 in Aufsicht einen Teil einer Halbleiterplatte
mit einer Mehrzahl von integrierten Festkörperschaltungskomponenten zeigt, die auf dieser Platte mit einer Zwischenverbindungsmasseleitung verbunden sind.
Im folgenden wird die bevorzugte Ausführungsform des Verfahrens nach der Erfindung beschrieben.
Die Fig. 1 zeigt ein aus einer Halbleiterplatte herkömmlicher Abmessungen bestehendes Substrat 30, vorzugsweise aus P-leitendem Silicium mit einem spezifischen Widerstand von etwa 1 Oi cm; selbst*- verständlich könnte auch N-leitendes Halbleitermaterial verwendet werden. Um eine einkristalline Oberfläche 32 zu erzielen, wird die Platte poliert. Auf die Oberfläche 32 wird eine Epitaxschicht aus N-leitendem Halbleitermaterial aufgebracht. Die Epitaxschicht sollte so aufgebracht werden, daß sie über einem Teil eine hohe N -Verunreinigungskonzentration aufweist. Die Verunreinigungskonzentrationsänderung kann dadurch erreicht werden, daß die Schicht mit sich ändernder Verunreinigungskonzentration, beginnend mit einer hohen N -Konzentration, auf eine niedrigere N-Konzentration gegen Ende des Wachstumsprozesses abfällt. Es können auch zwei
609821/0723 " 8 "
- 8 Fl 864 CR. Coo3$ C1 £ Π Ο / C
unterschiedliche Schichten epitaxial wie die Teilschicht 36 mit hoher N -Verunreinigungskonzentration und die Teilschicht 38 mit herkömmlicher N-Verunreinigungskonzentration aufgebracht werden.
Die Epitaxschicht wird unter Verwendung von Verunreinigungsatomen von Phosphor, Arsen oder Antimon aufgebracht, die den N-Leitungstyp der Schicht gewährleisten. Die epitaxiale Teilschicht 36 weist eine höhere Verunreinigungskonzentration auf und wird während des epitaxialen Prozesses bei einer Temperatur von 1200 C und einer
17 Verunreinigungskonzentration etwa gleich oder größer als 2 · 10
3
Atome/cm hergestellt. Zur Herstellung einer Schicht mit einer Dicke von etwa 1 ,um erfolgt dieses Wachstum etwa eine Minute. Darauf wird zur Herstellung der epitaxialen Teilschicht 38 mit einer Dicke von etwa 6 bis 7 ,um der Wachstumprozeß mit einer Ver-
16 3
unreinigungskonzen tr ation von 1 · 10 Atomen/cm über eine Dauer von etwa 7 Minuten fortgesetzt. Das vorstehend beschriebene Verfahren ergibt zwei unterschiedliche Teilschichten 36 und 38 mit unterschiedlichen Verunreinigungskonzentrationen. Im Bedarfsfalle kann eine graduierte Verunreinigungskonzentration dadurch erzielt werden, daß eine Epitaxschicht mit einer Konzentration von
17 3
2 · 10 Verunreinigungsatomen/cm während einer Minute aufgebracht wird und dann nach Abschalten der Verunreinigungsquelle der epitaxiale Aufbringungsprozeß fortgeführt wird. Die restlichen Verunreinigungsatome ergeben die graduierte Konzentration. Die hohe N -Konzentration in der Teilschicht 36 gewährleistet einen niedrigen Sättigungswiderstand, der bewirkt, daß das hergestellte Halbleiterbauelement zum Schalten bei hohen Stromdichten geeignet ist.
Die N-leitende Schicht 34 der Fig.' 1 wird vorzugsweise, wie oben beschrieben, unter Anwendung des epitaxialen Wachstumsprozesses hergestellt; für die Zwecke der Erfindung kann jedoch zur Herstellung der N -Teilschicht 36 ein Diffusionsprozeß angewendet werden, wonach die Teilschicht 38 unter Anwendung eines epitaxialen Wachstumsprozesses mit herkömmlicher Konzentration hergestellt werden kann.
609821 /0723
Fl 864 CR. Cook 12
Nach Herstellung der N-leitenden Schicht 34 wird das Halbleitermaterial einem Oxidationsprozeß unterworfen, um auf der gesamten Oberfläche der Epitaxschicht eine oxidische Isolierschicht 40 zu bilden.
Obwohl eine Oxidation des Halbleitermaterials das bevorzugte Verfahren zur Herstellung der Isolierschicht 40 ist, kann die Isolierschicht auch durch Abscheiden von Siliciumnitrid oder eines Oxids, welches sowohl isolierend als auch gegen eine Siliciumätzung widerstandsfähig ist, ausgebildet werden.
Unter Anwendung eines herkömmlichen Verfahrens wie des Photolackprozesses werden bestimmte Bereiche 42 der Isolierschicht 40 durch Ätzen entfernt. Die verbleibenden Teile der Isolierschicht 40 bilden eine Maskierung, wie die Fig. 2 veranschaulicht.
Unter Verwendung der Isolierschicht 40 als Maskierung wird die Schicht 34 in den Bereichen 42 geätzt, um das N-leitende Halbleitermaterial vollständig zu entfernen und die Oberfläche 32 des Substrates 3O in den Bereichen 42 unter Bildung von isolierten Teilen der Schicht 34 gemäß der Fig. 3 freizulegen.
Wie die Fig. 4 am deutlichsten zeigt, wird zur Herstellung einer leitenden Oberflächenschicht 44 auf der oxidischen Isolierschicht und auf den freigelegten Bereichen 42 des Substrates 30 eine Metallschicht 44, vorzugsweise aus Aluminium, auf die Oberfläche aufgedampft. Das auf die Bereiche 42 abgeschiedene Metall steht im elektrisch leitenden Kontakt mit dem P-leitenden Material des Substrates 30; das auf die oxidische Isolierschicht 40 aufgebrachte Metall ist elektrisch jedoch aufgrund der isolierenden Eigenschaften von Oxiden wie Siliciumdioxid gegen das Substrat isoliert .
Danach wird zur Herstellung eines Isoliermaterials zur elektrischen Isolation der verbleibenden Teile der Schicht 34 die Metall-
609821/0723 -Ίο-
Fl 864 CR. Cook 12
schicht 44 auf die freigelegten Bereiche 42 des Substrates 30 abgeschieden und selektiv anodisch oxidiert. Während der anodischen Oxidation bildet die Metallschicht 44 in den Bereichen 42 eine Anode. Dies wird durch Anlegen eines positiven Potentials unmittelbar an die Metallschicht in den Bereichen 42 oder an das P-leitende Material des Substrates 30 erreicht, während die integrierte Schaltung in eine anodisch oxidierende Lösung getaucht wird, welche den Elektrolyten 46 und die Kathode 48 enthält, wie die Fig. 10 veranschaulicht.
Bei der beschriebenen Ausführungsform ist es wesentlich, daß die Bereiche 42 und die Zwischenräume zwischen den isolierten Teilen der Schicht 34 vollständig mit einem Isoliermaterial gefüllt werden; deshalb wird Aluminium bevorzugt, da es vollständig anodisch durchoxidiert werden kann.
Um die Zwischenräume der Bereiche 42 vollständig aufzufüllen, ist es wesentlich, daß eine relativ dicke, 7 bis 8 ,um, anodische Schicht ausgebildet wird. Eine Schicht ausreichender Dicke kann nur ausgebildet werden, wenn die Schicht porös ist. Um eine poröse anodische Schicht auszubilden, muß der Elektrolyt so gewählt werden, daß er das Oxid des Metalls unter Bildung von Poren merklich löst. Hat der Elektrolyt diese Eigenschaft nicht, so wird nur eine dünne Schicht des abgeschiedenen Metalls anodisch oxidiert, und es verbleibt das reine Metall unter der Oberfläche, so daß ein elektrischer Kurzschluß zwischen den angrenzenden Teilen der N-leitenden Schicht 34 entsteht.
Es wurde festgestellt, daß eine poröse anodische Schicht aus Aluminium bei Verwendung folgender Elektrolyte hergestellt werden kann: Schwefelsäure, Phosphorsäure, Oxalsäure oder Chromsäure. Die Konzentration des Elektrolyten kann von der Dicke der auszubildenden Schicht und anderen Ausbildungsbedingungen abhängen. Böim erwähnten Ausführungsbeispiel, bei dem eine Schicht mit einer
609821/0723
Fl 864 CR. Cook 12
Dicke von 7 bis 8 ,um erwünscht ist, wurde eine Lösung hergestellt, die 4,228 ml entionisiertes Wasser, 660 ml Schwefelsäure und 56 g Oxalsäure enthielt. Die Lösung wurde auf einer Temperatur zwischen O bis 10 0C gehalten und gemäß der Fig. 10 zur Er-
zielung einer Anfangsstromdichte von 0,335 mA/mm eine Spannung von 10 bis 50 V an die Elektroden angelegt. Vorzugsweise wird eine Spannung von weniger als 10 V angelegt; die angelegte Spannung hat sich jedoch nach den Ausbildungsbedingungen zu richten.
Die Spannung wird über einen Zeitraum von 20 bis 40 Minuten oder so lange angelegt, bis die Stromdichte sich auf ein Niveau von etwa der Halte der Anfangsstromdichte erniedrigt, was bedeutet, daß im wesentlichen sämtliches Aluminium anodisch oxidiert wurde. Nach vollständiger anodischer Oxidation des Aluminiums beträgt der eingenommene Raum das 1,5fache des ursprünglichen Aluminiumvolumens j beträgt daher die Dicke der Metallschicht 44 aus Alu-· minium zwei Drittel der Dicke der Schicht 34, dann bildet sich das anodisch oxidierte Aluminium 50 gemäß der Fig. 5 aus, wonach die Bereiche 42 vollständig gefüllt sind. Die auf der oxidischen Isolierschicht 40 abgeschiedene Metallschicht 44 aus Aluminium wird nicht oxidiert, da sie mittels der oxidischen Isolierschicht 40 gegen das Substrat elektrisch isoliert ist.
Das anodisch oxidierte Aluminium ist ein Isoliermaterial und gewährleistet deshalb eine vollständige elektrische Isolation zwischen den einzelnen Teilen der Schicht 34, welche N-leitendes Material enthalten. Die Verwendung dieser Art von Isoliermaterial zwischen N-leitendem Material beseitigt vollständig die parasitäre Kapazität, welche dem herkömmlichen Typ der Isolation mittels eines PN-Übergangs anhaftet.
Dann kann das nicht anodisch oxidierte Aluminium auf der oxidischen Isolierschicht 40 unter Verwendung einer Verbindung, beispielsweise Ferrichlorid oder einer Bromverbindung, entfernt werden·,
609821 /0723
- 12 -
Fl 864 CR. Cook 12
255034$
welche reines Aluminium, nicht aber anodisch oxidiertes Aluminium angreift. Die Fig. 6 zeigt eine integrierte Schaltung nach der Entfernung des Aluminiums von der oxidischen Isolierschicht in einem solchen Zustand, wie er zur Ausbildung der Basis- und der Emitterzone unter Anwendung herkömmlicher in der Halbleitertechnik bekannter Diffusionsverfahren verwendet wird.
Die Schaltung gemäß der Figt 7 weist eine Vielzahl von im P-leitenden Halbleitermaterial ausgebildeten Basiszonen 52 auf. Die Basiszonen 52 werden unter Anwendung des Photolackprozesses zum Ätzen der Oxidschicht zur Ausbildung der die Basiszonen 52 begrenzenden Oxidmaskierung hergestellt. Danach werden in die Basiszonen 52 P-leitende Verunreinigungen diffundiert. Als P-leitende Verunreinigungen können Atome von Bor oder irgendeine andere bekannte P-leitende Verunreinigung dienen. Nach Ausbildung der Basiszonen 52 wird zur Herstellung einer Oxidmaskierung zur Begrenzung von mit N-leitenden Verunreinigungen zu diffundierenden N-leitenden Halbleiterzonen gemäß der Fig. 8 wiederum ein Photolackprozeß angewendet. Die N-leitenden Halbleiterzonen 54 dienen als Emitterelemente, während die Zonen 56 Oberflächen zum Anbringen von ohmschen Kollektorkontakten ergeben.
Nach der Ausbildung der Basis-, Emitter- und ohmschen Kontaktzonen befindet -sich die Schaltung in einem Zustand, in welchem sie ' ;. einer Prüfung und weiteren Prozessen einschließlich der Verkapselung in irgendeins der verfügbaren Gehäuse unterworfen werden kann. Die Fig. 9 zeigt beispielsweise eine verkapselte integrierte Festkörperschaltung.
Dem Fachmann leuchtet ein, daß der vorstehend beschriebene Prozeß ohne Abweichung vom Erfindungsgedanken etwas abgewandelt werden kann. Der Leitungstyp der P- und N-leitenden Halbleiterzonen kann ausgetauscht werden, so daß eine Schaltung mit Transistoren entgegengesetzten Leitungstyps vorliegt. Außerdem können die Basis-,
609821/0723
Fl 864 CR. Cook 12
Emitter- und ohmschen Kontaktzonen in die epitaxiale Schicht 34 vor der Herstellung der isolierenden Bereiche 42 diffundiert werden. Ein Vorteil dieser Verfahrensweise besteht darin, daß anodisch oxidiertes Aluminium zum Schrumpfen neigt, falls es Temperaturen im Bereich von 1000 C ausgesetzt wird; wird daher die anodische Oxidation zurückgestellt, so wird das anodisch oxidierte Aluminium nicht solchen hohen Temperaturen ausgesetzt.
Die Fig. 11 zeigt den Halbleiterkörper eines P-leitenden Substrats 30, auf dem eine N-leitende epitaxiale Schicht 34 in einer solchen Weise hergestellt wurde, wie sie anhand der Fig. 1 beschrieben wurde. Mittels eines P-dotierenden Diffusionsprozesses werden die beiden Basiszonen 58 vom P-Leitungstyp hergestellt. Zur Ausbildung einer Oxidmaskierung, die die zu diffundierenden ' Zonen begrenzt, werden Photolackverfahren angewendet. Die Fig. 12 veranschaulicht die Schaltung der Fig. 11 nach der Herstellung von N-leitenden Halbleiterzonen 6O und 62, welche als Emitterzonen und ohmsche Kollektorkontaktzonen der Schaltung dienen. Die Halbleiterzonen 60 und 62 werden mittels eines N-dotierenden Diffusionsprozesses und mittels Photolackprozessen zur Herstellung der Oxidmaskierung hergestellt, wie vorstehend beschrieben. Danach wird eine Isolierschicht 40 auf der Oberfläche gemäß der Fig. 13 ausgebildet. Dann werden Bereiche der Isolierschicht 40 unter Anwendung des Photolackverfahrens zur Herstellung einer Maskierung aus der Isolierschicht 40 entfernt, wie die Fig. 14 veranschaulicht .
Zur Entfernung des gesamten freigelegten N-leitenden Halbleitermaterials und zur Freilegung des P-leitenden Substrats 30 wird in den Bereichen 42 sämtliches N-leitende Halbleitermaterial freigelegt und abgeätzt, wie die Fig. 15 zeigt, welche der Fig. 3 mit der Ausnahme gleicht, daß die Basis-, Emitter- und ohmschen Kontaktzonen bereits hergestellt wurden.
- 14 609821/0723
Fl 864 CR. Cook 12
Die Arbeitsgänge, wie sie anhand der diese veranschaulichenden Fig. bis 6 beschrieben wurden, betreffen das Aufdampfen von Aluminium und dessen anodische Oxidation, um die Zwischenräume an den Bereichen 42 mit anodisch oxidiertem Aluminium auszufüllen, das ein Dielektrikum ist und eine elektrische Isolation zwischen den N-leitenden Teilen der Schicht 34 gewährleistet.
Während der Herstellung der Festkörperschaltung können N-dotierende Verunreinigungen in das P-leitende Substrat 30 diffundieren. Um diese Verunreinigungen überzukompensieren, kann im Bedarfsfalle die Schaltung gemäß der Fig. 15 über eine kurze Zeitdauer der Diffusion einer P-leitenden Verunreinigung unterworfen werden. Das Ergebnis dieser Diffusion zeigt die Fig. 16, welche eine dünne P-leitende Schicht 64 erkennen läßt, die sich in die Wände des N-leitenden Halbleitermaterials, in die Teilschicht 38 der Schicht und das Substrat 3O7 jedoch nicht an der N -Teilschicht 36 ausbildet, da die in das Halbleitermaterial diffundierenden P-dotierenden Verunreinigungen nicht ausreichen, um die in der Teilschicht 36 enthaltenen N -Verunreinigungen zu kompensieren.
Für manche Anwendungen ist eine Masseleitung oder ein durchgehend um die gesamte Festkörperschaltung verlaufender elektrischer Leiter erwünscht. In einem solchen Fall wird das Aluminium oder das andere leitende Metall teilweise anodisch oxidiert werden, so daß ein metallischer Leiter unter der anodisch oxidierten Schicht bestehen bleibt; der metallische Leiter wird jedoch in diesem Falle einen elektrischen Kurzschluß zwischen angrenzenden Teilen der Schicht 34 hervorrufen. Zur Lösung dieses Problems wird vor Ausbildung der Metallschicht ein kurzer Oxidationsschritt durchgeführt. Durch den Oxidationsschritt wird eine Oxidschicht 66 wie Siliciumdioxid auf der gesamten Oberfläche der Festkörperschaltung erhalten. Das Oxid ist ein Dielektrikum und gewährleistet die erforderliche elektrische Isolation zwischen den Teilen der Schicht 34, wie die Fig. 17 veranschaulicht. Gemäß der Fig. 18 kann dann nach der Ausbildung der Oxidschicht 66 eine Metallschicht 68 aufgedampft werden.
609821/0723
- 15 -
Pl 864 CR. Cook 12
Da die Oxidschicht 66 die Metallschicht 68 gegen das P-halbleitende Substrat 30 isoliert, muß das Anodenpotential unterschiedlich zu dem bereits beschriebenen Ausführungsbeispiel nicht über das Substrat, sondern unmittelbar an das Metall angelegt werden. Die Fig. veranschaulicht eine Halbleiterplatte 70 mit einer Vielzahl von integrierten Festkörperschaltungen 72, welche in dieser mit Gräben der jede der Festkörperschaltungen verbindenden Metallverbindungen hergestellt wurden. Die Gräben 74 stellen Verlängerungen der mit der Metallschicht 68 versehenen Bereiche 42 dar. Zur Anlegung des Anodenpotentials an sämtliche auf der Halbleiterplatte sich befindlichen Schaltungen ist ein einzelner Kontaktfleck 77 vorgesehen.
Danach wird zur Herstellung der in Fig. 19 gezeigten anodisch oxidierten Schicht 76 die Metallschicht 68 teilweise anodisch oxidiert. Ein Teil der Metallschicht 68 verbleibt nicht anodisch oxidiert und ergibt einen elektrischen Leiter, der sich über die gesamte integrierte Schaltung erstreckt und im Bedarfsfalle als Masseleitung verwendet werden kann. Um eine integrierte Festkörperschaltung entsprechend der Fig. 20 zu erhalten, kann die auf die oxidische Isolierschicht 40 aufgebrachte Metallschicht 68 in ähnlicher Weise entfernt werden, wie bereits beschrieben wurde. Dann wird die Festkörperschaltung gemäß der Fig. 20 in das in der Fig. 9 gezeigte Gehäuse gebracht.
Die Fig. 9 veranschaulicht die typische Ausführungsform einer verkapselten Festkörperschaltung. Die integrierte Festkörperschaltung gemäß den Fig. 8 und 20 muß mit Basis-, Emitter- und Kollektorkontakten versehen werden. Zum Herstellen dieser Kontakte wird das Bauelement mit einer Oxidschicht 78 bedeckt, aus der bestimmte Teile über bestimmten Kontaktflecken entfernt werden. Zur Kontaktierung des freigelegten Halbleitermaterials an den Kontaktflecken wird über die gesamte Fläche des Bauelements eine Aluminiumschicht 80 -aufgedampft. Unter Anwendung eines Photolackprozesses wird das Aluminium von unerwünschten Flächenteilen entfernt, so daß die Kontakte voneinander getrennt sind.
609821/0723
- 16 -
Fl 864 CR. Cook 12
Dann wird die integrierte Festkörperschaltung auf einem Gehäusegrundkörper 82 befestigt, der gewöhnlich aus einem glasähnlichen Material entsprechend den an das Bauelement gestellten Forderungen hergestellt wird. Das Gehäuse enthält durchgehende Zuleitungskontakte, an die die Kontaktflecken der Aluminiumschicht 80 über feine Drehtverbindungen 86 befestigt werden. Das Gehäuse wird dann in herkömmlicher Weise verschlossen.
Das Verfahren nach der Erfindung stellt somit ein Verfahren zum Herstellen von isolierenden Bereichen in einem Halbleitermaterial unter Verwendung eines anodisch oxidierbaren Metalls dar. Nach Anwendung des Verfahrens bei der Herstellung von integrierten Festkörperschaltungen werden Hochtemperaturdiffusionsprozesse mit einem Maskierungsprozeß überflüssig. Die Verwendung eines dielektrischen Materials als Isolator zwischen aktiven Elementen einer integrierten Schaltung ist im Hinblick auf herkömmliche Methoden insofern vorteilhaft, als insbesondere die Probleme gelöst sind, die bei der herkömmlichen Isolation mittels an PN-Übergängen auftretender parasitärer Kapazität vorkommen. Durch das Verfahren nach der Erfindung können somit billigere integrierte Schaltungen mit verbesserten Betriebseigenschaften hergestellt werden.
6 0 9 8 21/0723
- 17 -

Claims (11)

  1. Fl 864 CR. Cook 12
    Paten tansprüche
    . 1.1 Verfahren zum Herstellen eines elektrisch isolierenden Bereiches in dem Halbleiterkörper eines Halbleiterbauelements, dadurch gekennzeichnet,
    daß eine ebene Oberfläche eines Halbleiterkörpers mit einer Isolierschicht (4O) bedeckt wird, welche über dem herzustellenden Bereich (42) einschließlich eines angrenzenden Teils des Halbleitermaterials unter Bildung einer Vertiefung im Halbleiterkörper entfernt wird,
    daß auf der verbleibenden Isolierschicht (4O) und dem Boden der Vertiefung getrennt voneinander je eine Metallschicht aus einem anodisch durchoxidierbaren Material abgeschieden wird,
    daß die auf dem Boden der Vertiefung abgeschiedene Metallschicht anodisch oxidiert wird
    und daß die Metallschicht von der verbleibenden Isolierschicht (4O) entfernt wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf der verbleibenden Isolierschicht (4O) und dem Boden der Vertiefung je eine Metallschicht solcher Dicke abgeschieden wird, daß die Metallschichten elektrisch getrennt sind.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß auf der verbleibenden Isolierschicht (4O) und dem Boden der Vertiefung je eine Metallschicht aus Aluminium abgeschieden wird.
    - 18 -
    609821/0723
    ,^50346
    Fl 864 CR. Coo!
  4. 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Vertiefung durch eine Schicht (34) des einen Leitungstyps auf einem Substrat (30) des anderen Leitungstyps geätzt wird.
  5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß eine Halbleiterelemente mit Zonen seitlich isolierende Vertiefung durch eine aus zwei Teilschichten (36, 38) bestehende epitaxiale Schicht (34) geätzt wird.
  6. 6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die Vertiefung unter Verwendung eines Ätzmittels geätzt wird, welches das anodisch oxidierte Metall nicht angreift.
  7. 7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß auf dem Boden der Vertiefung eine Metallschicht solcher Dicke abgeschieden wird, daß nach der anodischen Oxidation die Vertiefung aufgefüllt ist.
  8. 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß auf dem Boden der Vertiefung eine Metallschicht aus Aluminium in einer Dicke entsprechend zwei Dritteln der Tiefe der Vertiefung abgeschieden wird.
  9. 9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Wand der Vertiefung vor dem Abscheiden der Metallschicht oxidiert wird.
  10. 10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß in die Wand der Vertiefung vor der Oxidation ein Dotierungsmaterial vom Leitungstyp des Halbleitermaterials am Boden der Vertiefung eindiffundiert wird.
  11. 11. Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß eine Oberflächenschicht der Metallschicht in der Vertiefung oxidiert wird.
    609821/0 723
    , 4* ·♦
    Leerseite
DE19752550346 1974-11-15 1975-11-08 Verfahren zum herstellen eines elektrisch isolierenden bereiches in dem halbleiterkoerper eines halbleiterbauelements Withdrawn DE2550346A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/524,296 US4005452A (en) 1974-11-15 1974-11-15 Method for providing electrical isolating material in selected regions of a semiconductive material and the product produced thereby

Publications (1)

Publication Number Publication Date
DE2550346A1 true DE2550346A1 (de) 1976-05-20

Family

ID=24088606

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752550346 Withdrawn DE2550346A1 (de) 1974-11-15 1975-11-08 Verfahren zum herstellen eines elektrisch isolierenden bereiches in dem halbleiterkoerper eines halbleiterbauelements

Country Status (8)

Country Link
US (2) US4005452A (de)
JP (1) JPS5199481A (de)
AU (1) AU500214B2 (de)
DE (1) DE2550346A1 (de)
ES (1) ES442609A1 (de)
FR (1) FR2291608A1 (de)
GB (1) GB1485654A (de)
IT (1) IT1051378B (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1534896A (en) * 1975-05-19 1978-12-06 Itt Direct metal contact to buried layer
US4542579A (en) * 1975-06-30 1985-09-24 International Business Machines Corporation Method for forming aluminum oxide dielectric isolation in integrated circuits
US4140558A (en) * 1978-03-02 1979-02-20 Bell Telephone Laboratories, Incorporated Isolation of integrated circuits utilizing selective etching and diffusion
JPS5534619U (de) * 1978-08-25 1980-03-06
US4242791A (en) * 1979-09-21 1981-01-06 International Business Machines Corporation High performance bipolar transistors fabricated by post emitter base implantation process
US4446476A (en) * 1981-06-30 1984-05-01 International Business Machines Corporation Integrated circuit having a sublayer electrical contact and fabrication thereof
US4517616A (en) * 1982-04-12 1985-05-14 Memorex Corporation Thin film magnetic recording transducer having embedded pole piece design
US4391849A (en) * 1982-04-12 1983-07-05 Memorex Corporation Metal oxide patterns with planar surface
JPS616817A (ja) * 1984-06-20 1986-01-13 Canon Inc シ−トコイルの製造方法
US4729006A (en) * 1986-03-17 1988-03-01 International Business Machines Corporation Sidewall spacers for CMOS circuit stress relief/isolation and method for making
JPH01501985A (ja) * 1986-07-31 1989-07-06 アメリカン　テレフォン　アンド　テレグラフ　カムパニー 改良メタライゼーションを有する半導体デバイス
JPH03203265A (ja) * 1989-12-28 1991-09-04 Sony Corp 半導体装置
US5240868A (en) * 1991-04-30 1993-08-31 Samsung Electronics Co., Ltd. Method of fabrication metal-electrode in semiconductor device
KR0131179B1 (ko) * 1993-02-22 1998-04-14 슌뻬이 야마자끼 전자회로 제조프로세스
US6387818B1 (en) * 2000-07-21 2002-05-14 Advanced Micro Devices, Inc. Method of porous dielectric formation with anodic template
US7149155B2 (en) * 2002-09-20 2006-12-12 Hewlett-Packard Development Company, L.P. Channeled dielectric re-recordable data storage medium
JP5528430B2 (ja) * 2008-05-02 2014-06-25 アイメック 酸化層の形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2754456A (en) * 1956-07-10 Madelung
US3797102A (en) * 1964-04-30 1974-03-19 Motorola Inc Method of making semiconductor devices
GB1095413A (de) * 1964-12-24
US3386865A (en) * 1965-05-10 1968-06-04 Ibm Process of making planar semiconductor devices isolated by encapsulating oxide filled channels
US3341743A (en) * 1965-10-21 1967-09-12 Texas Instruments Inc Integrated circuitry having discrete regions of semiconductor material isolated by an insulating material
DE1589705A1 (de) * 1967-11-15 1970-04-30 Itt Ind Gmbh Deutsche Mehrere elektrische Funktionsstufen enthaltende integrierte Schaltung
US3988214A (en) * 1968-06-17 1976-10-26 Nippon Electric Company, Ltd. Method of fabricating a semiconductor device
US3634203A (en) * 1969-07-22 1972-01-11 Texas Instruments Inc Thin film metallization processes for microcircuits
US3640806A (en) * 1970-01-05 1972-02-08 Nippon Telegraph & Telephone Semiconductor device and method of producing the same
NL7007171A (de) * 1970-05-16 1971-11-18
US3723258A (en) * 1970-12-14 1973-03-27 Fairchild Camera Instr Co Use of anodized aluminum as electrical insulation and scratch protection for semiconductor devices
US3827949A (en) * 1972-03-29 1974-08-06 Ibm Anodic oxide passivated planar aluminum metallurgy system and method of producing
US4021592A (en) * 1974-03-07 1977-05-03 Fromson H A Process of making electroplated anodized aluminum articles and electroless plating

Also Published As

Publication number Publication date
ES442609A1 (es) 1977-08-01
AU8653575A (en) 1977-05-19
AU500214B2 (en) 1979-05-17
FR2291608A1 (fr) 1976-06-11
GB1485654A (en) 1977-09-14
US4005452A (en) 1977-01-25
US4081823A (en) 1978-03-28
IT1051378B (it) 1981-04-21
JPS5199481A (en) 1976-09-02

Similar Documents

Publication Publication Date Title
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3014363C2 (de)
DE1903961C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE2224634C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2521568A1 (de) Verfahren zum herstellen von integrierten halbleiterbauelementen
EP0005728B1 (de) Verfahren zum Herstellen eines lateralen PNP- oder NPN-Transistors mit hoher Verstärkung und dadurch hergestellter Transistor
EP0025854B1 (de) Verfahren zum Herstellen von bipolaren Transistoren
DE2550346A1 (de) Verfahren zum herstellen eines elektrisch isolierenden bereiches in dem halbleiterkoerper eines halbleiterbauelements
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2626739A1 (de) Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE4130555C2 (de) Halbleitervorrichtung mit hoher Durchbruchsspannung und geringem Widerstand, sowie Herstellungsverfahren
DE102007026365A1 (de) Halbleitervorrichtungen und Verfahren zur Herstellung derselben
DE3242736A1 (de) Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2729973A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2632049A1 (de) Erhabene kontaktflecken bei halbleiterbauelementen und verfahren zur herstellung
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE2328090A1 (de) Halbleiterkondensator mit grosser kapazitaet und verfahren zu seiner herstellung
DE2133979C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2541651C2 (de) Verfahren zur Herstellung einer Ladungsübertragungsanordnung
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE2500775B2 (de) Hochspannungsfestes planares Halbleiterbauelement

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee