DE2818675B2 - Mikroprogrammierte Einheit zur Verwendung in einer Datenübertragungseinrichtung - Google Patents
Mikroprogrammierte Einheit zur Verwendung in einer DatenübertragungseinrichtungInfo
- Publication number
- DE2818675B2 DE2818675B2 DE2818675A DE2818675A DE2818675B2 DE 2818675 B2 DE2818675 B2 DE 2818675B2 DE 2818675 A DE2818675 A DE 2818675A DE 2818675 A DE2818675 A DE 2818675A DE 2818675 B2 DE2818675 B2 DE 2818675B2
- Authority
- DE
- Germany
- Prior art keywords
- unit
- memory
- output
- connection
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
Description
Die Erfindung bezieht sich auf eine mikroprogrammierte Einheit nach dem Oberbegriff des Anspruchs 1
und fäilt damit allgemein in das Gebiet der Datenübertragung
und Datenfernverarbeitung.
Für die Datenfernverarbeitung bedient man sich gegenwärtig hauptsächlich des bestehenden Fernsprechnetzes
und verwendet hierbei sowohl Leitungen, die im Wählnetz von der üblichen Fernsprech-Vermittlungsstelle
geschaltet werden, als auch privilegierte festgeschaltete Leitungen zwischen zwei Endpunkten.
Da jedoch die Fernsprechnetze nicht ursprünglich zur Eignung für den Datenverkehr entworfen sind, erlaubt
diese hybride Verwendung keinen optimalen Datendienst, und zwar weder vom Gesichtspunkt der
Quantität noch vom Gesichtspunkt de;· Wartungskosten her. Im einzelnen ergeben sich die folgenden Nachteile:
— erhebliche Begrenzung der Dalenübertragunfesgeschwindigkeit;
— lange Zeitdauer zum L/urchschalten eines Übertragungswegs;
— hohe Feirlerrate.
Zur Überwindung dieser Nachteile ist von CCITT (International Telegraph and Telephone Consultative
Committee) international ein »Neues Daten-Netz«, das allgemein mit NRD bezeichnet wird, mit folgenden
Eigenschaften empfohlen worden:
6"
1) hohe Übertragungsgeschwindigkeit;
2) kurze Zeilspanne zum Durchschalten des Übertragungswegs;
3) Sicherstcllung einer sehr niedrigen Fchlcrratc;
4) Verwendung vollständig digitaler Net/c. die sowohl
für die Übertragung als auch für die Schaltkennzcichcn ßitgnippcn (Formale) ve.v/cnden,
die (wie in Italien1 aus acht Bits bestehen: sechs
Bits beziehen sich auf die Information und stammen vom Teilnehmer, zwei Bits beziehen sich auf den
Dienst und werden dem vom Teilnehmer erzeugten Informations-Datenfluß synchron hinzugefügt. Es
resultiert auf der Leitung eine Übertragungsrate (Bruttobitrate) von 4/3 der Standard-Teilnehmergeschwindigkeit
(Nettobitrate);
5) Basisbandverbindung zwischen der teilnehmerseitigen Datenübertragungseinrichtung (DUE) und der Vermittlung.
5) Basisbandverbindung zwischen der teilnehmerseitigen Datenübertragungseinrichtung (DUE) und der Vermittlung.
Die Basisbandverbindung ist ausgesprochen wirtschaftlich, da bekanntlich ein Basisbandmodem weniger
kompliziert und teuer ist als ein Modem im Sprechband, das nur auf einem üblichen Sprechkana! (300 bis
3400 Hz) übertragen kann.
Es ist jedoch hervorzuheben, daß eine Basisbandverbindung dann nicht möglich ist, wenn der Teilnehmer in
erheblicher Entfernung, beispielsweise weiter als 10 km,
von der nächsten Vermittlungsstelle sitzt, da für so hohe Entfernungen die Dämpfung der Dai.r-isignale auf der
Leitung nicht gemeistert werden kann. Wird jedoch der Nachteil der Leitungsdämpfung durch aie Einfügung
von entlang der Leitung eingeschalteten Regeneratoren überwunden, so führt dies zu sehr kostspieligen
Anlagen. Darüber hinaus existiert bisher kein kapillares Netz, das für Daten bestimmt ist, im Basisband arbeitet
und allen Teilnehmern zur Verfugung steht. Dies bedeutet, daß gegenwärtig nur Teilnehmer mit einem
Sitz sehr nahe an der Vermittlungsstelie den von CClTT für das Neue Daten-Netz vorgeschlagenen Dienst in
Anspruch nehmen können. Die Verbindung entfernterer Teilnehmer über übliche Sprechbandkanäle erfordert
hingegen die Verwendung teurer Sprechbandmodems. Diese Sprechbandmodems müssen außerdem, wenn die
Teilnehmerrate beispielsweise 2400 Bits pro Sekunde beträgt, auf der Leitung gemäß den CCITT-Empfehlungen
mit einer Bruttorate von 4/3 hiervon arbeiten, also mit 3200 Bits/s. Sprechbandmodems für einen Betrieb
mit dieser Rate sind jedoch noch nicht im Handel erhältlich.
Demgegenüber löst die im Anspruch 1 gekennzeichnete mikroprogrammierte Einheit erfindungsgenäß
diese Probleme und ermöglicht auch für entfernte Teilnehmer einen Anschluß an das Neue Daien-Netz
mit Hilfe üblicher Fernsprechkanäle. Diese Einheit erlaubt es, den Dienst des Neuen Daten-Netzes allen
Fernsprechteilnehmern unabhängig von ihrem Standort anzubieten. Die erfindungsgemäße mikroprogrammierte
Einheit kann weiterhin, wenn sie durch eine Recheneinheit eines schnellen Mikroprozessors dargestellt
ist, als Datensigvial-Modem und als Datenübertragungseinheit
(DÜE) gemäß den internationalen Empfehlungen X.21 und XJ21 bis von CCITT arbeiten. Die
Erfindung zeigt sich auch an dem anhand der mikroprogrammierten Einheit durchgeführten Verfahren.
Weitere Einzelheiten, Vorteile und Weiterbildungen ergeben sich aus den Unteransprüchen und aus der
folgenden Beschreibung eines bevorzugten Ausführungsbeispiels unter Bezugnahme auf die Zeichnung. Es
zeigt
Fig. 1 eine schematischc Darstellung eic Einfügung
einer tcilnehmerseitigen Datenübertragungseinrichtung All und einer netzscitigcn Datenübertragungseinrichtung
AC. die mit clci crfindungsgemiißen mikroprograriimiertcn
Feinheit ausgestattet sein können, in ein
Datennetz.
F i g. 2 einen Blockschallplan der Datenübertragungseinrichtung A (/nach I- ι ^. I,
Fig. 3 einen ins einzelne gehenden Blockschaltplan
eines Blocks UM in Fig. 2, der die erfindungsgemäßc
mikroprogrammicrte Einheit darstellt, und
Fig.4 ein Ablaufdiagramm des Betriebs der F.inhei;
UM nach Fi g. 3.
Ein »Neues Daten-Netz« NRD (F i g. I) stellt ein Daten-Wählnetz dar, das sämtliche erforderlichen
Schalt- und Multiplexgeräte enthält, die jedoch in der
Zeichnung mit Ausnahme einer üblichen F.inhcit OC
zum Daten-Multiplexicren nicht dargestellt sind. Die
Einheit OC multiplexiert oder demultiplexiert in der Vermittlungsstelle den von verschiedenen Teilnehmern
kommenden Datenfluß in einen einzigen Rahmen. Die Datenstation DSt-UV eines Teilnehmers befindet sich
geographisch in der Nähe der Einheit OC. Die Datenstation DSl-UV umfaßt eine übliche synchrone
n" DEEi v."d eine übliche D;;!"n
übertragungseinrichtung Di)EX (Netzterminal. Teilnehmerschaltung).
Die Datcnendeinrichking DEE1 ist
die tatsächliche Datenquelle des Teilnehmers und kann aus einer beliebigen »intelligenten« Endeinrichtung.
etwa einem elektronischen Rechner, bestehen. Die Datenübertragungseinrichtung Dl)Ei wirkt als Zwischenschaltung
zwischen DEE t und der Einheit OC, mn der sie über eine Basisbandverbindung I verbunden ist;
sie paßt die Signalisierungen des Netzes den Signalisierungen der Datenendeinrichtung an und umgekehrt.
Die Datenstation DSt-UL eines geographisch weit
von der Einheit OCansässigen Teilnehmers enthält eine
synchrone Datenendeinrichtung DEE2 analog der Datenendeinrichtung DEE \ und eine Datenübertragungseinrichtung
AU (Netzterminal. Teilnehmerschaltung), die über eine Verbindung 2 in beiden Richtungen
wirksam mit der Datenendeinrichtung DEEI verbunden
ist. Die Datenübertragungseinrichtung A U bedient sich der Erfindung und wird später im einzelnen unter
Bezugnahme auf die F i g. 2 und 3 beschrieben. Sie dient als Zwischenschaltung mit analogen Funktionen wie die
der Datenüber'.ragungseinrichiung DÜEX der Datenstation
DSt-UVund dient außerdem der Mo- Demodulation,
die für eine Sprechbandübertragung notwendig ist. die beispielsweise aus einem Paar Teilnehmer-Fernsprechschleifen
3, einer oder mehreren frequenzmult'-plexen Strecken (FDM-Abschnitten). die insgesamt mn
CF bezeichnet sind, und einem Paar Vermittlungsstellen-Schleifen
4 besteht.
Eine Vermittlungsstellen- oder vermittlungsknotenseitige.
also /V/?D-seitige Datenübertragungseinrichtung
AC hat einen Aufbau gleich demjenigen der Datenübertragungseinrichtung AU. Die Einrichtung AC
macht von der Erfindung Gebrauch und wird später im einzelnen im Zusammenhang mit den Fig.2 und 3
beschrieben. Sie hat die Funktionen der Mo-Demodulation
analog und komplementär der von A U durchgeführten Mo-Demodulation und außerdem der Schnittstelle
zwischen der Sprechbandleitung 3. CF, 4 und der Einheit OC, mit der die /v7?D-seitige Datenübertragungseinrichtung
AC über eine Verbindung 55 verbunden ist. Es sei erwähnt, daß ebenso wie für AU die
Schnittstellen-Operationen keine Signalverarbeitung beinhalten, sondern nur die erforderliche Anpassung der
elektrischen Signale. Über die Verbindung 55 läuft ein bidirektionaler Datenfluß und von OC nach AC ein
Zeitsignal.
Die Einrichtungen DEE1, DEEl, DÜEX und OCsind
dem Fachmann an sich bekannt und in ihrem Aufbau für das Verständnis der Erfindung nicht von Interesse. Sie
werden deshalb hier nicht im einzelnen beschrieben.
Wie in F i g. 2 dargestellt, gehören zur Datenübertragungseinrichtung
A U eine übliche in beiden Richtungen wirksame Zwischenschaltung IN. die auf der Grundlage
von Charakteristiken gemäß den Empfehlungen X.26. X.27 von CCITT die auf der Verbindung 2 liegenden,
von DEE2 (Fig. 1) erzeugten oder empfangenen Signale elektrisch so anpaßt, daß sie mit den
elektrischen Charakteristiken kompatibel sind, die von den Signalen gefordert werden, welche von den anderen
Blöcken der teilnehmerscitigen Datenübertragungseinrichtung AU verarbeitet werden. An die /.wischenschal
tung IN schließen sich ein normales Eingangsregister Rl
und ein normales Ausgangsregister RU an, die für die hindurchtretenden Signale als Pufferspeicher und
Synchronisierer wirken. Rl und RU werden durch Signale 7"3und 7" 4 zeitgesteuert, die später beschrieben
.·. A^'lnn . ,„rl C ("iU^nn .« » · Π η *-.Ί η m n'.o
['ortLrt^nnnn Λ nr·
ParallelSerien-Umsetzung und der Serien-Parallel-Umsetzung
der von ihnen verarbeiteten Daten aus. Zur Einrichtung gehören weiterhin ein Digital/Analog-Umsetzcr
D/A und ein Analog/Digital-Umsctzer A/D von
üblichem Aufbau sowie eine Tast und Halteschaltung SH für die von der Leitung kommenden Analogsignale,
wobei diese Schaltungen D/A. A/D und .S7/ von einem
später genauer beschriebenen Signal T2 zeitgesteuert werden :ind eine Eingangs-Analogschaltung Fl sowie
eine Ausgangs-Analogschaltung FU. die als Zwischenschaltungen zu den Fernsprechschleifen 3 wirken und
als Eingangs- bzw. Ausgangs-Kanclfilicr dienen.
Zur Einrichtung Al /gehört weiterhin eine komplexe
mikroprogrammiertc logische Einheit UM. die den
Kern der Einrichtung AU bildet und Gegenstand der Erfindung ist. Die Einheit UM. die später unter
Bezugnahme auf F i g. 3 im einzelnen beschrieben wird, ist über Verbindungen 15 und 5 bzw. eine Verbindung 6
mit den Registern RU und Rl und über Verbindungen 15, 7 bzw. eine Verbindung 8 mit den limseizern D/A
und A/D verbunden.
Die yV/?D-seitige Datenübertragungseinrichtung AC
gemäß F i g. 1 hat den gleichen Aufbau wie die soeben beschriebene Einrichtung AU mit den einzigen Unterschieden,
daß die Zwischenschaltung IN von AU einen
Dialog mit der Datenendeinrichtung DEE2 führt und somit mit der Nettorate arbeitet, die die Standard-Teilnehmerrate
ist. während die entsprechende Zwischenschaltung in der Einrichtung AC den Dialog mit der
Einheit OC führt und somit mit der Bruttorate des Datenflusses im Netz NRD arbeitet, und daß die
Einrichtung AC die Zeitsignale unmittelbar vo;. der Vermittlungszentrale von NRD empfängt und somit
direkt an die Vermittlungszeiten gekettet ist, während die Einrichtung AU die Synchronisation dem Datenfluß
entnimmt, der von der Leitung, also den Schleifen 3, 4 und den Abschnitten CF kommt, und seinerseits die
Datenendeinrichtung DEEI so synchronisiert, daß sie zum Vermittlungstakt paßt. Während also AU eine
später im Zusammenhang mit Fig.3 beschriebene phasenverriegelte Schleife PLL benötigt wird AC
unmittelbar vom Vermittlungstakt geführt und benötigt somit keine Schleife PLL, wodurch diese N/?D-seitige
Datenübertragungseinrichtung einfacher und von dieser Aufgabe befreit ist
Die Einheit UM umfaßt gemäß F i g. 3 drei Blöcke, nämiich eine Steuerschaltung UC eine Verarbeitungsschaltung UEund eine Zeitgeberschaltung UT.
Die Steuerschaltung UC besteht aus einem Festwert-
speicher MM. in dem ein geordneter Seit/ von
Mikrobefehlen gespeichert ist. die für den Betrieb der gesamten Datenübertragungseinrichtung AU[Fi g. 1,2)
notwendig sind, und einem Sequenzer SQ. der die vom Festwertspeicher abgegebene operative Mikrobefehls- -,
folge über eine Verbindung 9 durch die Adresse des als nächstes auszuführenden Mikrobefehls steuert. Diese
Adresse wird vom Sequenzer SQ in Abhängigkeit von folget .Jen Angaben bestimmt:
— von der zu diesem Zeitpunkt auf der Verbindung 9 '" liegenden Adresse;
— von einem Teil des vorliegenden Befehls mit dem
Adressencode, den der Sequenzer SQ vom Speicher MMübcr eine Verbindung 14 empfängt;
— \on der Information über äußere Vorgänge !>
(Signalbits), die von der Zwischenschaltung IN
(F i g. 2) iib'.-r das Register Rl und die Verbindungen
b, 12(F ig. j) eintrifft:
— von F.rgehiiissen der in der Verarbeitimgsschaltunir
UE ablaufenden Veramciuingsvorg.mgc. wobei -"
diese Ergebnisse vom Scquen/cr .VQaIs /ustandsinformation
über eine Verbindung 13 empfangen werden.
Wie F i g. 3 zeigt, teilt sich die vom Eingangsregistcr ·-,
Rl kommende Verbindung 6 in die Verbindung 12. die die .Schaltkennzeichen führt, und eine Verbindung 11.
die den Datenteil der Bits auf der Verbindung 6 führt,
auf.
Die ausgangsseitig vom Festwertspeicher MM v,
auftretenden Mikrobefehle teilen sich /wischen einer Verbindung 10 der Verbindung 14 auf. Im einzelnen
führt die Verbindung 10 den Operationsteil des Mikrobefehls: dieser Teil befaßt sich mit der simultanen,
parallelisiertcn Steuerung der übrigen Ein/clschaltiin- ,,
gen der Einheit UM. Die Verbindung 14 führt den die
Folge der Mikrobefehle steuernden Teil. der. wie beschrieben, vom Sequenzer SC benötigt w ird.
Zur Übertragung der Befehle vom Festwertspeicher
MM zu ilen Schaltungen UH und C-Tdient ein Register »,
P. das in einer als »pipeline« bekannten Technik arbeitet. D?s Register P speichert die vom MM
kommenden Befehle für eine Zeit gleich einer Periode des Operationszyklus, entsprechend der Periode eines
Zeitsignals Tl. und gleicht damit die Verzögerung, die 4-, vom Sequenzer SQ beim Liefern der Adresse auf der
Verbindung 9 an den Festwertspeicher MM verursacht wird, und die Zugriffszeit in MM. aiso die Fortschritts-/.eit
zwischen der Eingangsverbin^ung 9 und der
Ausgangsverbindung 10 von MM. aus. , -,,ι
Am Ausgang des Registers P schließen sechs Verbindungen Cl, C2. C3. C4. Cl und C8 an, die
Konfigurationen von Steuerbits führen, sowie eine Verbindung S, die ein Binärsignal führt, das eine in
jedem Befehl enthaltene Konstante bildet und dessen Zweck später beschrieben wird. Ersichtlich reproduziert
die Gesamtheit der Steuerbitkonfigurationen am Ausgang von P mit Ausnahme der bereits beschriebenen Verzögerung genau die Bitkonfiguration auf der
Eingangsverbindung 10. Das Register P überträgt und hält ausgangsseitig die eingangsseitig auf der Verbindung 10 liegende Bitkonfiguration bei jeder ansteigenden Flanke des Zeitsignals Tl, das den Betriebszyklus
der Einrichtung taktet
Ein üblicher Multiplexer MX mit fünf mehrfachen Eingängen und einem Ausgang, der in der gleichen
Größenordnung wie die Eingänge vielfach ist. überträgt zum Ausgang die an einem seiner fünf Eingänge
liegende Bitkonfiguration gemäß einem Auswahlbefehl, den er über die Verbindung C'3 vom Register P erhält.
Von den fünf Eingängen ist der erste an die Verbindung 11 angeschlossen, die den Datenteil der vom F.ingangsregister
Rl auf der Verbindung 6 kommenden Bitkonfiguration führt, der zweite an die Verbindung 8.
die vom Umsetzer A/D kommt und die von der Leitung 3, CF, 4(F' i g. I) kommende Information führt, der dritte
an eine Verbindung 16 (Fig. 3), die einen Teil der von einem später beschriebenen Speicher MD kommenden
Information führt, der vierte an eine Verbindung 17, die Min einem spater beschriebenen Register RD kommt,
und der fünfte an die Verbindung 15. die die am Ausgang der Verarbcitungsschaltiing UHauftretende ßitkonfiguratiori
führt. Der Ausgang von MX ist über eine Verbindung 18 an einen Fcstwertmultipli/ierer SC
angeschlossen.
Der Festwcrtmultiplizierer SCbewirkt gemäß einem
auf der Verbindung Cl vom Register P kommenden r an uci'i üüci" die ν
eine Links- oder Rechtsverschicbung um eine Anzahl von Stellen in Abhängigkeit vom im Befehl auf C2
enthaltenen Code. Gemäß diesem Beispiel arbeitet SC also praktisch als üblicher programmierbarer Teiler
oder Multiplizierer, der mit Beträgen gleich Potenzen von 2 arbeitet. Die Funktion von SC wird später
genauer unter Darstellung seiner Betriebsweise erläutert.
Eine boolesch-arithmetische Einheil (boolesche Recheneinheil)
AL die mit einer Bank adressierbarer Register ausgestattet und von an sich bekannter Bauart
ist, führt unter Steuerung durch das Zeitsignal 71 die erforderlichen Verarbeitungsoperationen an den vom
Festwertmultipliziercr .VC über eine Verbindung 19 empfangenen Bitkon igurationen aus. Die Einheit Al.
empfangt außerdem die folgenden Eingangssignale;
— einen vom Register P auf der Verbindung Cl kommenden Steuercode, der aus zwei Teilen
besteht: der erste Teil spezifiziert der Einheit Al. die Art der auszuführenden Operation und der zweite
Teil stellt das bei dieser Operation beteiligte interne Register von AL fest;
— die Binärsignale, die vom Register P auf der
Verbindung 5kommen.
Die boolesch-arithmetische Einheit AL gibt folgende Ausgangssignale ab:
— an einem an die Verbindung 15 angeschlossenen Ausgang die von der Verarbeitungsschaltung UE
verarbeiteten Daten:
— an einem an eine Verbindung 20 angeschlossenen Ausgang die Adresse für den Speicher MD:
— an einem an die Verbindung 13 angeschlossener.
Ausgang ein Signal zum Beliefern des Sequenzers SQ mit der bereits geprüften Zustandsinformation,
für den korrekten Betrieb des Festwertspeichers MM;
— schließlich an einem über eine Verbindung 21 mit der
Zeitgeberschaltung UT verbundenen Ausgang ein Korrektursignal für denjenigen Teil der phasenver
riegelten Schleife (PLL), der in der Nähe der Zeitgeberschaltung t/Tangeordnet ist.
In der Praxis kann die boolesch-arithmetische Einheit
AL aus einer booleschen Recheneinheit eines kommerziell erhältlichen Mikroprozessors bestehen, sofern er
nur ausreichend schnell und vielseitig hinsichtlich der Verwendung der Ausgänge und Eingänge ist. In der
technischen Sprache werden diese Mikroprozessoren als »Bitscheibe« (bit-slice) bezeichnet.
Der Speicher MD stellt einen Datenspeicher dar, der teilweise aus Feslwertspeicherelernenten (ROM) und
teilweise aus zugriffsfreien oder Schreib/Lcse-Elementen (RAM) aufgebaut ist. Der Festwertspeicherteil
enthält einige in seiner Tabelle eingespeicherten Konstanten, du während des Verarbeitungsvorgangs
benötigt werden. Der zugriffsfreie Teil dient der vorübergehenden Speicherung der Teilergebnisse der
vorhergehenden Verarbeitungsoperationen. Der Speicher MD empfängt eingangsseitig über die Verbindung
20 die für die gesamte Adressierung des Speichers notwendige Bitkonfiguration und über die Verbindung
15 die im zugriffsfreien Teil zu speichernden Bits. Der Befehl auf der Verbindung C'7 ermöglicht es dem
Speicher MD, die auf der Verbindung 15 kommenden Daten an der Adresse einzuschreiben, die in der auf der
Verbindung 20 liegenden Bitkonfiguration enthalten ist. Ausgangsseitig von MD auf der Verbindung 16 ist stets
die in MD an der auf der Verbindung 20 angegebenen Adresse in MD gespeicherte Bitkonfiguration vorhanden.
Ein übliches Register RG speichert vorübergehend auf der Basis eines auf der Verbindung CS vom Register
P kommenden Befehls die Bitkonfiguration an seinem mit der Verbindung 16 verbundenen Eingang. Diese
Bitkonfiguration wird ausgangsseitig auf einer Verbindung 22 zur Verfügung gehallen, bis der nächste Befehl
auf C8 eintrifft.
Ein Multiplizierer M von üblicher Bauart multipliziert die an seinem ersten, an die Verbindung 16 angeschlossenen
Eingang liegende Bitkonfiguration mit der an seinem zweiten, an die Verbindung 22 angeschlossenen
Eingang liegenden Bitkonfiguration. Das Ergebnis dieser Multiplikation wird über eine Verbindung 23 dem
Register RDeingegeben, das es bei Vorliegen eines über
die Verbindung C 4 vom Register ^kommenden Befehls einspeichert. Es liegt am über die Verbindung 17 mit
dem Multiplexer MX verbundenen Ausgang des Registers RD ständig an, bis auf C4 ein neuer Befehl
eintrifft.
Der Multiplizierer M und die Register RC und RD
bilden zusammen einen Multiplikatorblock BM. der eingangsseitig an die Verbindung 16 und ausgangsseitig
an die Verbindung 17 angeschlossen ist und auf den später Bezug genommen wird, um die für RG. M. RD
beschriebenen Operationen als Gesamtheit zu erläutern.
Die Zeitgeberschaltung LJT besteht im wesentlichen aus einem digitalen Quarzoszillator OD, der beim
beschriebenen Beispiel, das sich auf eine Leitungs-Bruttogeschwindigkeit
von 3200 Bits pro Sekunde bezieht, mit einer Grundfrequenz f0 von 12 288 kHz schwingt,
und aus zwei Zweigen von Frequenzteilern. Der erste Zweig umfaßt einen die Frequenz durch 3 teilenden
Frequenzteiler DT, der das Ausgangs-Zeitsignal Ti erzeugt, das beim beschriebenen Beispiel eine Frequenz
von 4096 kHz hat. Wie bereits gezeigt, dient das Signal
Ti als Grund-Taktsignal für den Sequenzer SQ, das Register fund die boolesch-arithmetische Einheit AL
Der zweite Zweig umfaßt zwei Frequenzteiler DP und DF.
Der Frequenzteiler DP ist ein programmierbarer Frequenzteiler von üblichem Aufbau, und zwar programmierbar
in dem Sinne, daß sein Teilungsverhältnis von Mal zu Mal bei Empfang eines entsprechenden
Korrektursignals geändert werden kann. Dieses Korrektursignal kommt bei der beschriebenen Schaltung
über die Verbindung 21 von der boolesch-arithmetischen Einheit AL Der Frequenzteiler DPempfängt vom
Oszillator OD die Grundfrequenz /ö und teilt sie durch
einen geeigneten Koeffizienten N. der beim beschriebenen Beispiel im Mittel 256 beträgt und durch einen
Korrekturfaktor ε, der mit diesem auf der Verbindung 21 eintreffenden Korrektursignal zusammentrifft, erhöht
oder erniedrigt wird. Der Korrekturfaktor ε wird von der Einheit AL in jedem Symbolintervall nach
Betrag und Vorzeichen automatisch berechnet. Am Ausgang von DPtritt eine Frequenz /], auf, die den Wert
hat:
/η
N + ι
N + ι
Jn
Der Frequenzteiler Dl·' empfängt eingangsseitig die
Frequenz /], und erzugt ausgangsseitig Signale 72, 73
und Γ4.
Das Signal Γ2 hat eine Frequenz gleich ijb, was dem
Wert
[8 — (1/6 h/.v'
kHz
entspricht. Das Signal 72 steuert den Sequenzer 5(?und
die Umsetzer Λ/Ound D/A (Fig. 2). Das Signal 73 hat
eine Frequenz /!/20, was dem Wert
-M-
120 N
kHz
entspricht, und steuert in den Registern Rl. Rl /(F i g. 2)
die Datensynchronisation von und zur Dalcnendcinrichtung DEE2 bei Teilnchmerfrequenz. Das Signal 74 hat
eine Frequenz /7120, was dem Wert
[0.4 - (1/120)-
kHz
entspricht, und synchronisiert in den Registern WA RU
(Fig. 2) die Schaltkennzeicheninformation von der und
zur Datenendeinrichtung DEE2 bei der Bitgruppenfrcquenz, die bekanntlich gleich I/6 der Netto-Teilnehmergeschwindigkeit
beträgt.
Der angegebene Ausdruck [(fo/N) ■ ε] gibt eine kleine
Frequenzverschiebung im Vergleich zu den betrachteten Frequenzen an. also im Vergleich zur Grundfrequenz
der Signale 72, 73 und 74. Es ist möglich, die Frequenz der Abtastung der von der Leitung kommenden,
auf den Schleifen 3 (F ig. 1) liegenden Signale so zu ändern, daß die örtliche Zeitsteuerung an die Netz-Zeitsteuerung
sowohl nach Frequenz als auch nach Phase vollständig gekettet wird. Diese Kettung wird in der
Praxis durch eine digitale Phasenverriegelungsschleife (PLL) durchgeführt, die aus der Zeitgeberschaltung UT.
aus der das Signal 72 zur Tast- und Halteschaltung SH und zum Umsetzer AZD(F i g. 2) führenden Verbindung,
aus der Tast- und Halteschaltung SA/und dem Umsetzer A/D, der Verarbeitungsschaltung UE (F i g. 3) und
schließlich aus der Verbindung 21, die das Korrektursignal zur Zeitgeberschaltung t/Tleitet, besteht
Der resultierende Rückkopplungszweig der Phasenverriegelungsschleife
(PLL) wird im einzelnen gebildet durch den beschriebenen programmierbaren Frequenzteiler
DP und den Frequenzteiler DF, die eine mit dem
Signal Γ2 zusammenfallende variable Tastfrequenz
erzeugen und somit das Abtasten des von clei Leitung (3,
CF, 4, Fig. I) kommenden Signals zum optimalen Zeitpunkt ermöglichen.
Wie beschrieben, benötigt die /VW/>seilige Datenübertragungseinrichtung
4C(Fi g. I) keine phasen>erriegelte
Schleife, so daß auch kein programmierbarer Frequenzteiler entsprechend DP(F i g. 3) notwendig ist.
Er kann deshalb für /4Cdurch einen festen Frequenzteiler
ersetzt sein, sofern nur sichergestellt ist, daß er mit dem von der Einheit OC(F ig. I) kommenden Signal
synchronisiert ist.
F' i g. 4 zeigt in zeitlicher Folge die Betriebsphasen der
logischen Einheit UM gemäß F i g. 3. Im einzelnen haben die in diesem Ablaufdiagramm nach F i g. 4
eingetragenen Cymbolc die folgende Bedeutung:
ACC — Einschaltender Anlage;
IN IZ — Eröffnungsphase;
SYNC — Warten auf das Synchronismussignal, das
mit der vorderen I ianke des Signals Ti zusammenfällt;
PORT — Erzeugung des Trägers, der beim beschriebenen
Beispiel eine Frequenz von 1800 Hz hai;
TR — Erzeugung der Abtastungen des modulierten Signals zum Senden Hilf die Leitung;
U7 — die in der Phase TR erzeugte Abtastung
wird an den linset/er D/A (Fig. 2)
gegeben;
/8 — die von der Leitung üi erden Umsetzer A/D
(Fig. 2) kommende Abtastung des modulierten Signals wird geladen;
RIC — Empfang und Demodulation der in der vorhergehenden Phase /8 geladenen Abtastung;
DEC — Überprüfung der tür die Erkennung des
optimalen Entschcidungszeiipiinkts wesentlichen
Bedingungen; sind diese Bedingungen erfüllt, so wird der Weg .SV weitcrverfolgt,
sind sie nicht erfüllt, so wird der Weg NO verfolgt, womit zur Phase SYNC
zurückgekehrt wird;
DIBIT — Entscheidung und Erkennung des empfangenen Dibits = Bitpaars; wie noch beschrieben
wird, wird ein Modulationssystcm angewandt, bei dem die Information über
zwei Bits in einem einzigen Symbol zusammengefaßt wird;
PLL — Extraktion des Synchronismus von den während der Phase /8 geladenen und
während der Phasen RIC, DEC und DIBIT verarbeiteten Abtastungen;
SCRR — Verarbeitung der Netz-Signalisierungcn im
Empfänger, wobei die empfangene 8-Bit-Gruppe geladen und verarbeitet wird;
ALL — Überprüfung der Synchionismusbedingung
am aus der Folge der empfangenen Bitgruppen bestehenden Rahmen; ist diese Bedingung erfüllt, so wird der Weg 5/
■weiterverfolgt, ist sie nicht erfüllt, so wird
der Weg ΛΌ weiterverfolgt und die nachfolgende Phase RALLerreicht;
RALL — Wiederherstellung des Rahmensynchronismuszustands;
/6 — Laden von Daten und Signalisierungssteue-
rungen, die vom Eingangsregister Rl
(Fig. 2) kommen und vom Teilnehmer stammen:
Verarbeitung der Signalisierung des Teilnehmers;
1/5 _ Abgabe von Signalisierungssteuerungen
und Daten über das Ausgangsregister RU (F i g. 2) an den Teilnehmer;
SCRT - während der Übertragung Verarb itt-ng der
Netzsignalisicrung: in diese. Phase wird die an das Netz abzugebende 8-Bi!-Gruppe
aufgebaut.
Die zum Durchlaufen jeder in F i g. 4 dargestellten Schleife erforderliche Zeit ist stets gleich einer Periode
des Signals 72, also I 25 Mikrosekunden.
Hinsichtlich der Schaltung und gegenseitigen Verbindung
der beschriebenen Baugruppen usw. wird zur Verkürzung der Beschreibung auf die Zeichnung
verwiesen.
Im folgenden wird anhand der beschriebenen Zeichnung der Gesamtbetrieb der Anlage und insbesondere
der erfindungsgeiiiäßeii Miikiuptugi.iiiiMiioieri
Einheit beschrieben.
Hierfür sei als Beispiel angenommen, d.iß ein Vierphasen-Differenzmodulationssystem (DPSK) mit
einer Modulationsgeschwindigkeil von IbOO Baud und eine jeweils auf zwei Bits pro Symbol bezogene
Informationsübertragung (Dibit-Übertragung) angewandt wird, woraus, wie erwähnt, eine Übertragungsgeschwindigkeit
von 3200 Bits pro Sekunde resultiert. Es werden also bei der mit einer Frequenz von 8 kHz.
durchgeführten Abtastung durch das Signal 72 fünf Abtastungen je Symbol erhalten, die sich aus dem
Verhältnis von 1600 zu 8000 ergeben. Als Trägerfrequenz wird 1800Hz angenommen. Bei Anwendung
einer spektralen Form mit teilweisem Dämpfungsabfall (Aürollcn) von 50% ergibt es sich, daß das modulierte
Signal ein Rand zwischen 600 Hz und 3000 Hz deckt.
In der mikroprogrammierten Einheit ί'Λ/ werden
sämtliche Operationen der Trägererzeugung, der Mound Demodulation des DPSK-Signals. der Synchronismusextraktion
aus dem empfangenen Signal und der Kettung des sendenden Teils hieran unter Steuerung
durch das von der Steuerschaltung UC gelieferte Mikroprogramm vollständig digital ausgelühri.
Wie erwähnt, erfüllt die Datenübertragungse.nriclitung
AU(F i g. 1) die Doppelfunktion der Mo-Demodulation der Datewsignale und der Verarbeitung der vom
Netz und vom Teilnehmer kommenden Signalisicrungen. Die erstere Funktion wird zwischen der Phase
PORT und der Phase DlBIT und die letztere Funktion zwischen der Phase PLL und der Phase SCRT(Fig.4)
ausgeführt.
Wie ebenfalls bereits angegeben, sieht die NRD-ssmge
Datenübertragungseinrichtung .4C(F ig. 1) keine Signalverarbeitung vor und führt somit nur eine
Mo-Demodulations-Operation aus, die stets zwischen der Phase PORT und der Phase D)BIT (F ig. 4) liegt,
und wirkt außerdem als reine Zwischen- oder Schnittstelle zwischen der Leitung und der Einheit OC.
was ausschließlich für Daten in zwei Phasen analog den vorher beschriebenen Phasen /6 und U 5 zum Tragen
kommt.
Zur genauen Beschreibung des Eetriebs der Datenübertragungseinrichtung
AU (Fig. 1) wird das Diagramm nach F i g. 4 herangezogen. Dessen beiden erste
Phasen ACCund //V/Zsind offentsichtlich und treten bei
allen logischen Vorrichtungen auf. Sie brauchen deshalb hier nicht im einzelnen beschrieben zu werden.
Sofern keine Verbindungen im Ablauf sind, sendet
und empfängt die Datenübertragungseinrichtung AU (Fig. 1) stetig eine bestimmte Bitfolge an die aus 3, CF
und 4 bestehende Leitung. Diese Bitfolge besteht beispielsweise in der Sendephase aus einer 8-Bit-Gruppe mit der folgenden Bedeutung:
— ein erstes Bit (p) ist alternierend 0 und 1 und dient
der Rahmensynchronisation;
— vom zweiten bis zum siebten Bit werden binäre 1 abgegeben, um später davon zu informieren, daß die
Datenendeinrichtung DEE2 dieses Teilnehmers zugänglich (frei) ist:
— das 8. Bit ist 0, um anzuzeigen, daß keine Datenübertragung im Ablauf ist.
Zu Beginn erzeugt die mikroprogrammierte Einheit
Um der Datenübertragungseinrichtung AU selbst die Bits der beschriebenen Bitgruppe. Während der Phasen
POÄTund TR (Fig.4) gruppiert die Einrichtung AU
dann die Bits in DIBJTS und moduliert sie gemäß dem DPSK-System, wodurch digitale Abtastungen erzeugt
werden, die die Amplitude des DPSK-Signals wiedergeben. Die tatsächliche rechnerische Verarbeitung jeder
der Abtastungen wird wie folgt durchgeführt:
In der Phase PORT wird in der boolesch-arithmetischen Einheit AL die Adresse des Festwert-Speicherteils des Speichers AfD berechnet, an der die beiden
Abtastungen enthalten sind, die den gegenwärtigen Wert des Sinus und des Cosinus des sinusförmigen
Trägers enthalten. Diese Werte werden über die Verbindungen 16,18 und 19 und die Blöcke MX und SC
zur boolesch-arithmetischen Einheit A L übertragen, die sie auf ihrer ausgangsseitigen Verbindung 15 zur
Verfugung stellt. Sie werden dann auf einen Befehl auf
der Verbindung CJ hin im zugriffsfreien Speicherteil
RAM des Speichers MD an den vorher von der Einheit AL über die Verbindung 20 gelieferten Adressen
eingeschrieben.
In der folgenden Phase TR wird die Signalmodulation
durchgeführt. Unter den im Festwertspeicherteil des Speichers MD (Fig.3) gespeicherten Konstanten
befindet sich die Gesamtheit der Abtastungen des Ausgangs eines Formungsfilters des Übertragungssignals, wobei dieses Filter das Ziel hat, die Bandbelegung
des Signals zu begrenzen, und mit einer Abtastfrequenz von 8 kHz arbeitet. Aus Gründen der technischen
Gestaltung wird diese Formung am modulierenden Signal und nicht am modulierten Signal, das sich am
Basisband befindet, durchgeführt Zur Durchführung der Modulation ist eine Übertragung in das verschobene
Band erforderlich. Dieses Band hat, wie allgemein in Fernsprechfcanalmodems, eine Mittenfrequenz von
180OkHz.
Wie noch ausführlicher beschrieben wird, wird diese
Übertragung ins verschobene Band dadurch bewirkt, daß mit einer Rate von 8 kHz zwei dieser Abtastungen
des Formungsfilters mit den entsprechenden Grundphasen- und Quadraturphasenabtastungen (Cosinus und
Sirius) des Trägers bei 1800 Hz, die in der Phase PORT
berechnet wurden und in einem anderen Teil des zugriffsfreien Teils von MD gespeichert worden sind,
multipliziert werden.
Für dies« Operationen wird die Adressierung des Speichers MD in der boolesch-arithmetischen Einheit
AL in der Phase TR auf der Grundlage der mit dem Steuersignal auf der Verbindung Cl (Fig. 3) zusammenhängenden Information und des Signals auf der
Verbindung 5 berechnet und über die Verbindung 20 zum Speicher MD geleitet. Im einzelnen wird, nach wie
vor in der Phase TR, die erste, bezüglich der Bitfolge der Dibits die niedrigste Wertigkeit aufweisende Abtastung
des Filters zuerst beim Lesen adressiert, dann stehen die
Bits dieser Abtastung ausgangssejtig auf der Verbin
dung 16 zur Verfügung, sie werden jedoch nur vom
Register RC auf den Befehl auf der Verbindung C8 hin eingespeichert
Anschließend liefert AL die Adresse der Sinusabtastung des sinusförmigen Trägers, die über die Verbin-
in dung 20 zum Speicher MD läuft Äusgangsseitig von
MD treten auf der Verbindung 16 die Bits der Abtastung des Sinus des Trägers auf, die automatisch im
Multiplizierer M in kombinatorischer Weise mit den Bits der vorher im Register RG gespeicherten und über
ι ϊ die Verbindung 22 in den Multiplizierer Meingespeisten
Filterabtastung multipliziert werden. Die aus dieser Multiplikation resultierenden Bits werden vom Multiplizierer M über die Verbindung 23 dem Register RD
eingespeist und hierin auf den Befehl auf der
in Verbindung CA hin gespeichert
Auf den Befehl auf C3 hin wählt der Multiplexer MX die vom Register AD kommende Verbindung 17 und
schaltet sie zu seiner Ausgangsverbindung 18 durch, und das Signal auf C2 stellt den Festwertmultiplizierer SC
auf direkten Durchgang, also auf ein Multiplizieren mit 2°, des Signals auf der Eingangsverbindung 18 zur
Ausgangsverbindung 19.
Auf den Befehl auf Cl hin speichert die boolescharithmetische Einheit AL in einem ihrer internen
v) Laderegister den Inhalt der an ihrem an die Verbindung
19 angeschlossenen Eingang liegenden Bits.
Sodann wird von AL über die Verbindung 20 im Speicher MD die zweite Abtastung des Filters
adressiert bezogen auf die Folge der Bits steigender
Wertigkeit der Dibits. Diese Bits werden in analoger
Weise äusgangsseitig auf der Verbindung 16 zur Verfugung gestellt und auf den Befehl auf C8 hin vom
Register RG eingespeichert Die Adresse der Abtastung
des Cosinus des Trägers wird in der gleichen Weise von
der Einheit AL über die Verbindung 20 an den Speicher
MD gegeben, und die Bits dieser Abtastung werden ständig über die Verbindung 16 zum Multiplizierer M
geleitet und dort mit den Bits der Filterabtastung multipliziert, die vorher in RG gespeichert wurden und
über die Verbindung 22 an den Multiplizierer M gegeben werden. Das Ergebnis dieser in /V/durchgeführten Multiplikation wird über die Verbindung 23 dem
Register RD eingespeist und dort auf den Befehl auf C4
hin gespeichert.
so Da sich mittlerweile die Befehle auf den Verbindungen C3 und C2 nicht geändert haben, übertragen
weiterhin der Multiplexer MX und der Festwertmultiplizierer SCdie Bits von der Verbindung 17 unverändert
über die Verbindung 19 zur Einheit AL· Auf den Befehl
auf CI hin werden in der boolesch-arithmetischen Einheit A /.diese eingangsseitig auf 19 liegenden BiU mit
dem vorher beschriebenen Inhalt des internen Laderegisters addiert, worin das Ergebnis dieser Summe
gespeichert wird. Dieses Ergebnis wird von der Einheil
A L zunächst über die Verbindung 15 zum Multiplexei
MX geleitet und auf einen entsprechenden Auswahlbe fehl auf der Verbindung C3 hin von MX über die
Verbindung 18 zum Festwertmultiplizierer SC weiter gegeben. Dort unterliegt es auf einen Befehl auf C2 hir
einer e-BitZahlenbertichsändcrung in Richtung auf der
wenigerwertigen Teil, was eine Teilung durch 2' bedeutet, so daß also die Bits der höchsten Wertigkeii
an die Stellen der niedrigsten Wenigkeit der Konfigura
tion gebracht werden. Diese Stellenverschiebung dient als Anpassung an die Kapazität des Umsetzers D/A,, der
Konfigurationen mit kleinerer Bitzahl als die Einheit AL verarbeitet.
Es ergibt sich also, daß in der boolesch-arithmetischen Einheit AL ein Abtastwert des DPSK-Signals hergestellt wurde, der über die Verbindungen 15 und 7
(F i g. 2) zur Leitung übertragen wird. Tatsächlich ist in
der Einheit AL eine Bitkonfiguration vorhanden, die aus
der Summe der Produkte der beiden Abtastungen des Signalsformungsfilters mit den entsprechenden Abtastungen des Sinus und des Cosinus des Trägers erhalten
worden ist
Es ist nun wertlos, daß diese fertige Abtastung des DPSK-Signals die erste von fünf Abtastungen des
Symbols ist. das das erste Dibit der vorher für die Phase, in der keine Verbindungen im Ablauf sind, beschriebenen Bitgruppe umfaßt Die tatsächliche Emission dieser
Abtastung erfolgt während der Phase Ul (Fig.4) an
den Umsetzer D/A über die Verbindungen 15 und 7 (Fig.2, 3). Wie beschrieben, werden die einzelnen
Abtastungen mit einer Rate von 8 kHz angegeben und anschließend vom Umsetzer D/A in analoge Form
umgewandelt, für die notwendige Interpolation durch die Analogschaltung FU gefiltert und dann als
Analogsignal auf die Schleife 3 gegeben.
Die zweite Abtastung wird die zweite von fünf Abtastungen des selben ersten Dibits. Die dritte
Abtastung wird die dritte der fünf Abtastungen usw. bis zur sechsten Abtastung, die die erste der fünf
Abtastungen des zweiten Dibits ist usf.
Die Übertragung der so erhaltenen Bitgruppe ist beendet, wenn 20 Abtastungen übertragen wurden,
nämlich, fünf Abtastungen für die vier Dibits der Bitgruppe.
Innerhalb der Periode des Signals T2 von 125
Mikrosekunden kann die Datenübertragungseinrichtung AU das von den Schleifen 3 kommende
DPSK-Signal empfangen und verarbeiten.
im einzelnen wird das DPSK-Signal, das in analoger Form entlang der Leitung übertragen wird, in der
Analogschaltung Fl von Rauschsignalen gefiltert und von derTast- und Halteschaltung SW mit einer Rate von
8 kHz (Signal Tl) abgetastet und festgehalten. Von dort wird es durch den Umsetzer A/D in digitale Form
umgewandelt und dann über die Verbindung 8 zum Multiplexer MX[F i g. 3) geleitet.
In der Phase /8 (F i g. 4) liegt auf dieser Verbindung 8
eine parallele Bitkonfiguration,die digital die Amplitude
und das Vorzeichen einer der von der Tast- und Halteschaltung SH erhaltenen Abtastungen wiedergibt.
Noch in der Phase /8 bewirkt der Befehl auf C3 in MX die Auswahl des mit der Verbindung 8 verbundenen
Eingangs und hält der Befehl auf C2 im Festwertmultiplizierer SC die direkte Durchschaltung zwischen der
Eingangsverbindung 18 und Ausgangsverbindunj; 19
aufrecht Der Befehl auf C1 an die boolesch-arithmetische Einheit AL bewirkt dann die Übertragung der Bits
der empfangenen Abtastung von der eingangsseitigen Verbindung 19 zur ausgangsseitigen Verbindung 13.
Anschließend liefert die Einheit AL über die Verbindung 20 an den Speicher MDd\e Adresse, au« der
die auf der Verbindung 15 liegenden Bits zu speichern sind. Dieser Speichervorgang in MD erfolgt dann auf
einen Befehl auf Cl hin. Das durch die soeben in MD gespeicherte Bitkonfiguration dargestellte Signal ist
hier einer Bandbasisverschiebung zu unterwerfen die derjenigen in der Sendephase komplementär ist Zu
diesem Zweck ist es erforderlich, die Bitkonfiguration mit den Abtastungen des Sinus und Cosinus des Trägers
zu multiplizieren, die mit den bei der Beschreibung des Sendens erläuterten Abtastungen übereinstimmen, da
eine nichtkohärente Modulation durchgeführt wird. Es ist dann auch erforderlich, eine Filteroperation durchzuführen, die die noch vorhandene Komponente mit der
doppelten Trägerfrequenz eliminiert. Diese Multiplikationen werden von der Einheit AL in der Phase RIC
unter Verwendung des Multiplikatorblocks BM, des Speichers AfD, des Multiplexers MX und des Festwertmultiplizierers SC anhand eines Vorgehens durchgeführt, das genau dem Vorgehen beim Senden im
Zusammenhang mit der Phase TR gleicht.
Nach wie vor in der Phase RfC wird die Filteroperation sowohl im Grundphasen- als auch im
Quadraturphasenzweig (Cosinus und Sinus) des Produkts des von der Leitung empfangenen und \i MD
gespeicherten Signals und der Cosinus- und Sinus-Abtastungen des Trägers durchgeführt. Diese Filteroperation wird mit Hilfe zweier Transversalfilter bewirkt, die
für die beiden Zweige gleich sind und jeweils eine gegebene Zahl L von Zwischenabzapfungen aufweisen.
Die Filterkoeffizienten werden in einem vom beschriebenen Abschnitt unterschiedlichen Abschnitt des Festwertspeicherteils im Speicher MD gespeichert
In einem weiteren unterschiedlichen Teil des zugriffsfreien Speicherteils von MD sind in geeigneten Zellen
L+ L Abtastungen gespeichert, die das Produkt des Werts des empfangenen, in L aufeinanderfolgenden
Zeitpunkten, die um 125 \is auseinanderliegen. abgetasteten Signals mit den L Abtastungen des sinusförmigen
Trägers (Phase und Quadratur), wiederum wie beschrieben alle 125 μδ getastet, darstellen. Die Filteroperation
wird in der boolesch-arithmetischen Einheit AL durchgeführt, indem die Produkte zwischen den
Filterkoeffizienten und den Speicheriiihalten der beschriebenen Speicherzellen des zugriffsfreien Speicherteils von MD, die praktisch die Verzögerungsstrecke des
Filters bilden, summiert werden. Die Ergebnisse bezüglich der Filteroperation des Grundphasenzweigs
sowie des Quadraturphasenzweigs werden im zugriffsfreien Speicherteil von MD gespeichert.
Zu diesem Zeitpunkt sind also im zugriffsfreien Speicherteil zwei Abtastungen des empfangenen und
auf das Basisband zurückgeführten Signals vorhanden, von denen eine vom Grundphasenzweig und die andere
vom Quadraturphasenzweig erhalten wurde. Diese beiden Abtastungen verbleiben im zugriffsfreien Speicherteil für die Dauer eines Symbols, so dp 3 sie mit den
Abtastungen verglichen werden können, die nach fünf Perioden des Signals T2 von 8 kHz verarbeitet werden.
Dieser Vergleich d:ent bekanntlich dazu, die mit der
Phasenverschiebung zwischen aufeinanderfolgenden Symbolen des von der Leitung empfangenen DPSK-Signals verbundene Information zu extrahieren und
dadurch das Dibit des empfangenen Symbols wiederherzustellen. Der Vergleich wird in der Praxis zwischen
den Filterresultaten (Grundphase und Quadraturphase) der gegenwartigen Abtastung und den um fünf
Abtastungen vorher eingespeicherten Filterresultaten durchgeführt. Zur Durchführung dieses Vergleichs
wirken, nach wie vor in der Phase RIC (Fig. 4). die boolesch-arithmetische Einheit AL. der Multiplikatorblock BM und der Speicher MD in einer Serie
ilberkreuzter Multiplikationen und anschließender Summierungen, die entsprechend dem bereits beschriebenen
Vorgehen durchgeführt werden, so zusammen, daß die
Funktionen eines üblichen Vergleichsdetektors erfüllt werden. Am Ende des Detektionsvorgehens durch
Vergleich sind in zwei Registern von AL zwei Abtastungen eingespeichert, von denen jede das
demodulierte. Signal eines der beiden Bits des empfangenen Dibits wiedergibt Dieses demodulierte
Signal kann auch zur Darteilung des an sich bekannten Augendiagrarnms verwendet werden.
So geht die auf die Phase RIC nach F i g. 4 bezogene Demodulationsfunktion vorüber und es hat über das
empfangene Dibit noch keine Entscheidung stattgefunden. Diese Entscheidung wird während der nachfolgenden Phasen DEC und DIBIT durchgeführt, wie später
■beschrieben wird.
In der Phase DEC berechnet die Einheit AL die Ableitung jedes der beiden demodulierten Signale, die
am Ende der vorhergenden Vergleichsoperation erhalten wurden. Diese Ableitung wird praktisch als
inkrementell Verhältnis zwischen der Abtastung des demodulierten Signals und der Abtastung des zwei
vorhergehende Perioden des Signals T2 von 8 kHz
demodulierten Signais berechnet und ist der in der
mittleren Abtastung berechneten Ableitung proportional. Die Rechenoperationen für die Ableitung werden
von der Einheit AL in Zusammenarbeit mit dem Speicher AiD durchgeführt
Diese Ableitung wird von AL.und MD mit der
mittleren Abtastung korreliert, indem sie mit dem Vorzeichen dieser Abtastung multipliziert wird, so daß
also die Information der Ableitung vom Vorzeichen des demodulierten Signals unabhängig wird. Die von den
beiden demodulie'tin Signalen erhaltenen korrelierten
Ableitungen werden von AL miteinander addiert, um
eine einzige resultierende Ableitung zu erhalten, die dem arithmetischen Mittelwert der beiden korrelierten,
auf zwei Grundphasen- und Quadmturphasenzweige bezogenen Ableitungen proportional ist
Ersichtlich besteht, ebenso wie bei den demodulierten
Signalen, auch die resultierende Ableitung aus einer diskreten Folge digitalen Werte, die einander mit der
Rate des Signals TI folgen und einander jeweils fünf um
fünf entsprechend den einzelnen empfangenen Symbolen zugeordnet sind.
Es wird dann der zeitliche Mittelwert jedes der fünf
digitalen Werte jedes Symbols ermittelt, wodurch fünf neue Werte, nämlich Ableitungsabtastungen, erhalten
werden, die den mittleren Trend der innerhalb jedes Symbols resultierenden Ableitung angeben. Praktisch
wird dieser Mittelwert von AL und MD berechnet, die zusammen einen rekursiven Tiefpaßfilter erster Ordnung mit geeigneter Zeitkonstante nachbilden. Wie
bekannt, fällt der optimale Entscheidungszeitpunkt mit dem Punkt der maximalen Öffnung des Augendiagramms zusammen. Das demodulierte Signal entspricht
genau diesem Diagramm. Da man die Ableitung zur Verfugung hat, wird die Bedingung der maximalen
öffnung des Auges umgesetzt in die Bedingung, daß die
Ableitung zu Null wird und dieses Null an einem Punkt der Ableitung mit negativer Neigung auftritt.
Auf der Grundlage der erläuterten Gesichtspunkte genügt es, die Ableitungsabtastung mit dem am
nächsten bei Null liegenden Wert von den fünf für die Ableitung beschriebenen Abtastungen zu identifizieren,
unter der Voraussetzung, daß ihr eine positive Ableitungsabtastung vorausgeht und eine negative folgt,
Zur Ermöglichung dieser Wahl vergleicht zu jeder Periode des Signals 72, also alle 125 ns, die boolescharithmetische Einheit AL die gerade berechnete
Ableitungsabtastung mit den beiden vorhergehenden,
zuvor in MDgespeicherten Abtastungen.
Dieser Vergleich wird folgendermaßen durchgeführt: mit A sei der Wert der gerade berechneten Ableitungsabtastung, mit B der der unmittelbar vorhergehenden
und mit C der dem Wert S vorhergehenden Abtastung bezeichnet Es wird dann, noch in der Phase DEC, das
Auftreten der folgenden vier Bedingungen überprüft:
a) A < 0
b) C>0
c) IB j < IAI (Wert der Beträge)
d) IBI < ICI (Wert der Beträge).
Sobald die boolesch-arithmetische Einheit AL feststellt daß eine dieser Bedingungen nicht erfüllt ist, wird
die Phase DEC über den mit NO bezeichneten Weg verlassen und wieder in die Phase SYNC eingetreten,
um die nachfolgende Abtastung des DPSK-Signais zu verarbeiten, sowohl hinausgehend als auch von der
Leitung hereinkommend. Andernfalls wird der mit SI
bezeichnete Weg verfolgt wodurch man zur Phase DIBIT kommt Ersichtlich, wenn eine der fünf
Ableitungsabtastungen gewählt werden soll, muß der Weg NO viermal and der Weg SI einmal je
Symbolintervall verfolgt werden.
In der Phase DIBIT führt die Einheit AL die Entscheidung am empfangenen Dibit durch und nimmt
als optimalen Zeitpunkt für die Entscheidung selbst denjenigen an, der der Ableitungsabtastung B entspricht, also der mittleren in der Dreiergruppe von
Abtastungen, die die genannten vier Bedingungen erfüllt haben.
Sodann ist die Phase PLL daran, in der die Einheit AL
auf der Grundlage des Betrags und Vorzeichens der Ableitungsabtastung B den Korrekturfaktor ε erzeugt,
der bereits beschrieben wurde uv.J der über die Verbindung21 zur Zeitgeberschalturig L/Tgeleitet wird.
Im einzelnen vergleicht die Einhait AL den Betrag
von B mit einer gegebenen Schwelle. Wird diese Schwelle nicht überschritten, so bedeutet dies, daß in der
betrachteten Symbolperiode keine Korrektur erforderlich ist, und AL gibt den Wert ε = 0 ab. Wird andererseits
die Schwelle überschritten, so prüft AL das Vorzeichen von B und teilt es dem Korrekturfaktor ε zu, der einen
vorgegebenen Betrag annimmt.
Die vom Signal e an der Abtastzeit durch das Signal T2 des von der Leitung kommenden Signals durchgeführte Korrekturoperation minimalisiert als Folge den
Wert des Betrags der ausgewählten Ableitungsabtastung B entsprechend dem Entscheidungszeitpunkt.
Dies hat zur Folge, daß der Entscheidungszeitpunkt sich dem Zeitpunkt der maximalen Augenöffnung anpaßt.
An dieser Stelle ist dann die von der Einheit durchgeführte Mo-Demodulation vollendet.
Es werden dann die Phase SGRR und die folgenden Phasen durchgeführt, während derer sowohl die vom
Teilnehmer als auch die vom Netz erzeugten Signalisierungen verarbeitet werden.
Die Überlegungen gelten zunächst für den auch am Anfang in Betracht gezogenen Zustand, daß keine
Verbindung besteht oder hergestellt wird und die beschriebene Bitgruppc (FlIIlIIO) übertragen wird,
und daß das soeben erkannte und der Entscheidung unterworfene Dibit bei der Bildung der jetzt empfange-
nen Bitgruppe mitwirkt, die ebenfalls das Format (FI111110) hai.
Andernfalls, nämlich wenn eine Verbindung hergestellt ist oder hergestellt oder gelöst wird, nimmt die
Bitgruppe sowohl in der Empfangsphase als auch in der Sendephase eine andere Konfiguration an, nämlich:
— das erste Bit (F) ist stets alternierend 0 und 1 und
dient der Rahmensynchronisation;
— vom zweiten bis zum siebten Bit können beide Konfigurationen 1 und 0 auftreten, da sie die
gesendeten oder empfangenen Daten bilden, oder können vorgegebene Binärkonfigurationen auftreten,
die Schaltkennzeichen vom Daten-Netz NRD (Fig. 1) zur Datenübertragungseinrichtung ALJund
umgekehrt darstellen;
— das achte Bit steht auf 1, wenn eine Datenübertragung
in Ablauf ist, also wenn die Bitkonfiguration vom zweiten bis zum siebten Bit die Bedeutung von
Daten hat, und steht auf 0, wenn die Konfiguration vom zweiten bis zum siebten Bit Schaltkennzeichen
wiedsrgibt.
Die bereits beschriebenen Phasen SYNC bis PLL werden alle in der gleichen Weise durchlaufen, auch
wenn eine Verbindung besteht, hergestellt oder gelöst
wird, und es werden die entsprechend unterschiedlichen Arten von Bitgruppen behandelt In der Phase SGRR
prüft dann die Einheit AL Bit um Bit die empfangenen Dibits, um ihre Stellung in der einlaufenden Bitgruppe
zu bestimmen. Hierfür zählt AL mit dem Betreg 8 die Zahl der empfangenen Bits: nachdem sie die Stellung
des empfangenen Bits in der Bitgruppe festgestellt hat, verhält sich die Einheit AL konsequent in der im
folgenden beschriebenen Weise.
Wird aufgrund der beschriebenen Zählung das empfangene Bit als das der Rahmensynchronisierung
dienende Bit Fangenommen, so beginnt die Einheit AL in Verbindung mit dem Speicher MD einen Oberprüfungsvorgang
der Rahmenausrichtung der empfangenen Bitgruppen, wobei die Prüfung im wesentlichen aus
der Kontrolle des Abwechseins von 0 und 1 in der Folge der Bits Fbesteht. Dieser Vorgang findet in der Phase
A LL statt
Zur Vermeidung des Rahmenausrichtungsverlusts
aufgrund möglicher Demodulationsfehler erstreckt die Einheit AL die Überprüfung dieses abwechselnden
Auftretens auf eine geeignete, über zwei liegende Zahl
von Bitgruppen und nimmt den Zustand der fehlenden Ausrichtung nur nach einer gegebenen Anzahl von
Übertretungen des Alterniergesetzes an. Im einzelnen wird, wenn dieser Zustand der verlorengegangenen
Ausrichtung festgestellt wird, die Phase AL auf dem Weg NO zur Phase RALL verlassen, wie später
beschrieben wird. Im anderen Fall, nämlich im ausgerichteten Zustand, wird die Phase ALL entlang
dem Weg 5/ zu den Phasen /6, SGU. U5, SGRT verlassen, die in diesem Fall des Bits F keinerlei
Verarbeitungsoperation durchführen. Es wird dann wieder die Phase SYNC für die Verarbeitung der
nachfolgenden Bits erreicht.
In der Phase RALL wird die Wiederherstellung der
Rahmenausrichtung dadurch erreicht, daß der in der Einheit AL enthaltene Betrag-8-Zähler um eine Stelle
verschoben wird, so daß das nachfolgend eintreffende Bit als das Bit Fverarbeitet wird. Erfüllt dann in jeder
Bitgruppe dieses Bit, das »Spurbit«, die Bedingung des Alternieren? zwischen 0 und 1 für eine gegebene Anzahl
von Malen, so wird es als das Bit F erkannt und die
ι Ausrichtung als wiederhergestellt betrachtet. Diese
Feststellung wird für mehr als zwei Bitgruppen durchgeführt, mit ebenso vielen Wiederholungen der
Phasen ALL RALL[V \ g. 4).
Erfüllt andererseits dieses Spurbit noch nicht die
in Ausrichtungsbedingung, so wird der Vorgang durch
weitere Verschiebungen des Betrag-8-Zählers von AL fortgesetzt, bis ein Spurbit gefunden wird, das die
Ausrichtungsbedingung erfüllt
Die Bits vom zweiten bis zum siebten Bit und das
i) achte Bit jeder empfangenen Bitgruppe werden als
solche auf der Grundlage der von AL in der Phase SGRR empfangenen Bits durchgeführten Zähloperation
erkannt und im zugriffsfreien Speichertei! von MD gespeichert Für die Bits vom zweiten bis zum siebten
Bit werden die Phasen ALL, RALL, /6, SGU, i/5 und
SGRT ohne jede Operation durchl?yen. Nur für das
achte Bit werden die Phasen ALL und HA LL ohne jede Operation durchlaufen.
Im folgenden wird der Austausch der von der Zwischenschaltung IN (F i g. 2) kommenden, zur logischen
Einheit UM gerichteten Information durch das Register Ä/beschrieben. In der Phase /6 werden die auf
der Verbindung 11 liegenden Datenbits über den Multiplexer MX und den Festwertmultiplizierer SC in
ίο die Einheit AL eingespeichert und werden die auf der
Verbindung 12 Hegenden Schaltkennzeichenbits zum Sequenzer SQ geleitet In der Phase SGU werden dann
die Schaltkennzeichen des Teilnehmers auf der Grundlage der während der vorhergehenden Phase /6
ji geladenen Bits und auf der Grundlage der von der
Leitung empfangenen und in der Phase SGRR geladenen Bitgruppe verarbeitet
Im einzelnen bestimmen die auf der Verbindung 12 liegenden Bits die Adressierung des Festwei tspe:;hers
MM durch den Sequenzer SQ, da die von MM auf den Verbindungen 10 und 14 abgegebenen Mikrobefehle
und jomit der gesamte nachfolgende Fortgang des Mikroprogramms von der vom Teilnehmer über das
Eingangsregister Rl eintreffenden Schaltkennzeichenin-
v, formation abhängen. Ist der boolesche Zustand des
achten Bits der von der Leitung empfangenen Bitgruppe eine 0, so werden das zweite bis siebte Bit der Bitgruppe
als Schaltkennzeichenbits erkannt. Diese Erkennung erlaubt das Decodieren der empfangenen Schaltkenn-
V) Zeicheninformation und das Fällen passender Entscheidungen.
In der Phase L/5 werden die in der vorhergehenden Phase SGUverarbeiteten Bits über das
Ausgangsregister RU und die Zwischenschaltung IN (Fi g. ?^ zürn Teilnehmer geleitet.
Yy In der Phase SGRT werden auf der Grundlage der
selben die Verarbeitung der Phase SGU bestimmenden
Information entweder die Netz-Schal (kennzeichen beim Senden verarbeitet oder wird die auf die Leitung
zu übertragende 8-Bit-Giuppe aufgebaut und im Speicher MDgespeichert
Diese in vier Dibits unterteilte Bitgruppe dient in den folgenden vier Symbolzeiten in der Phase TI der
Erzeugung des auf die Leitung zu gebenden DPSK-Signals entsprechend dem beschriebenen Vorgehen.
IMlt/ij 3 Hkil;
Claims (1)
- I
Patentansprüche;1. Milcroprogrammierte Einheit zur Verwendung in teilnehmerseUigen und an ein Fernmeldenetz anzuschließenden Datenübertragungseinrichtungen, die über eine Leitung miteinander verbunden sind und in denen jeweils die milcroprogrammierte Einheit an einem ersten Eingang von der Leitung über ein Filter, eine Tast- und Halteschaltung und einen Analog/Digital-Umsetzer mit Abtastwerten und an einem zweiten Eingang von einer Datenendeinrichtung bzw. dem Fernmeldenetz über eine Zwischenschaltung und ein Eingangsregister mit Schaltkennzeichen und Daten speisbar ist und mit ihrem Ausgang über ein Ausgangsregister und eine Zwischenschaltung an die Datenendeinrichtung bzw. das Fernmeldenetz oder über einen Digital/Analog-Umsetzer und ein Filter an die Leitung anschließbar ist, dadurch gekennzeichnet, daß die zeitmultiplex vom ersten und vom zweiten Eingang aufnehmende mikroprogrammierte Einheit (UM) die am erste* Eingang (8) eingehenden Abtastwerte demoduliert, aus ihnen die Schaltkennzeichen extrahiert und am Ausgang (15,5) zur Datenendeinrichtung (DEE2) bzw. zum Fernmeldenetz (NRD) die demodulierten Abtastwerte und die Schaltkennzeichen abgibt, und daß sie die am zweiten Eingang (6) eingehenden Daten und die Schaltkennzeichen, die sie in einen Datenfluß umformt, miteinander kombiniert, den resultierenden Datenfluß moduliert und ihn am Ausgang (15,7) zur Leitung (3) abgibt.2. Mikroprogrammierte Einheit nach Anspruch 1, dadurch gekennzeichnet, daß sie eine Verarbeitungsschaltung (UE) urd eine "teuerschaftung (UC) enthält;daß die Verarbeitungsschaitung "olgende Hauptbestandteile umfaßt:— eine Recheneinheit (AL)einzs Mikroprozessors,— einen Multiplikatorblock (BM). der schnelle Multiplikationen paralleler Bitkonfigurationen durchführt,— einen Speicher (MD), der aus einem Festwert-Speicherteil und einem zugriffsfreien Speicherteil besteht und in Verbindung mit der Rechen einheit (AL) und dem Multiplikatorblock (BM) als Datenspeicher wirkt,— einen Multiplexer (MX), der die ?ur Recheneinheit (AL)TU sendende Konfiguration wählt und— einen programmierbaren Zahlenbereichsänderer (SC), der Multiplikationen und/oder Divisionen mit Beträgen gleich einer Potenz von 2 an der vom Multiplexer (MX)ausgewählten Bitkonfiguration durchführt,von denen der Multiplexer (MX) eingangsseitig an die beiden Eingänge (6,8) der mikroprogrammierten Einheit und an die Ausgänge des Speichers (MD)und des Multiplikatorblocks (BM) und an den Ausgang der Recheneinheit (AL), der zugleich der Ausgang der mikroprogrammierten Einheit ist, und ausgangsseitig über den Zahlenbereichsänderer (SC) an die Recheneinheit angeschlossen ist, der Speicher (MD) eingangsseitig an den Ausgang der Recheneinheit (AL), der zugleich der Ausgang der mikroprogrammierten Einheit ist, und an einen Adressenausgang (20) der Recheneinheit und ausgangsseitig sowohl unmittelbar als auch über den Multiplikatorblock (BM) an Eingänge des Multiplexers (MX) angeschlossen ist;und daß die Steuerschaltung (UC) folgende Hauptbestandteile umfaßt:— einen aus einem Festwertspeicher bestehenden Programmspeicher (MM), der eine geordneteGruppe erforderlicher Mikrobefehle enthält,— einen Sequenzer (SQJt der die betriebliche Mikrobefehlfolge überwache und dem Programmspeicher (MM) die Adresse des sogleich auszuführenden Mikrobefehls liefert, undίο — ein Register (P),das die vom Programmupeicher (MM) empfangenen Mikrobefehle in entsprechende Steuerbitkonfigurationen (auf Ci, C2, CZ, C4, CT, CS) umwandelt und ein Binärsignal (S), das die konstante Charakteristik jedes ι s Mikrobefehls bildet, identifiziert,von denen der Sequenzer (SQ) über den zweiten Eingang (6) der mikroprogrammierten Einheit sowie von der Recheneinheit (AL)der Verarbeitungsschaltung (UE) und vom Programmspeicher (MM) ίο ansteuerbar ist und seinerseits den Programmspeicher ansteuert, dessen Ausgangssignale über ein Register (P) als Steuersignale den verschiedenen Schaltungen der Verarbeitungsschaltung zugeleitet sind.3. Mikroprogrammierte Einheit nach Anspruch 2, dadurch gekennzeichnet, daß der Multiplikatorblock (BM)aus folgenden Einzelschaltungen besteht:— einem ersten Register (RG), das als Pufferspeicher wirkt und aufeinanderfolgend die Konfigu-JO rationen von aus dem Speicher (MD) gelesenenparallelen Bits empfängt;— einem Multiplizierer (AiJl der eine parallele kombinatorische Multiplikation der am Ausgang des ersten Register (ÄGJMiegenden Bitkonfigura-j-, tion mit der nachfolgend gelesenen Bitkonfiguration durchführt, sobald letztere am Eingang des ersten Registers (ÄC^eintrifft;— einem zweiten Register (RD), das ebenfalls als Pufferspeicher dient und vorübergehend das ausgangsseitig am Multiplizierer (M) auftretendeErgebnis speichert.4. Mikroprogrammierte Einheit nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß in der Datenübertragungseinrichtung (AU, AC) der erste4-, Block (UE) und der zweite Block (UC) verbunden arbeiten und so programmiert sind, daß .,ic in Realzeit außer den Mo-Demodulationsoperationen auch für Datenübertragungscinric'niungen charakteristische Signalisierungsoperationen ausführen.■so 5. Mikroprogrammierte Einheit nach einem derAnsprüche 2 bis 4, dadurch gekennzeichnet, daß sie noch einen dritten Block (UT) umfaßt, der aus folgenden Einzelschaltungen besteht:— einem digitalen Oszillator (OD), der eine γ, Grundfrequenz (/i) erzeugt;— einem ersten Frequenzteiler (DT), der die Grundfrequenz (Zo) durch 3 teilt und ein Haupttaktsignal (Tl) erzeugt;— einem programmierbaren Frequenzteiler (DP), 6(i der zur Erzeugung einer programmierten Frequenz (Zj) die Grundfrequenz (/Ό) um einen gegebenen Koeffizienten (N) teilt, der durch einen Korrekturfaktor (ε), der in jedem Symbolintervall von der Rechncreinheit (AL) erzeugtμ wird, erhöht oder erniedrigt wird;— einem dritten Frequenzteiler (DF), der die vom programmierbaren Frequenzteiler (DP)cr/.cug[c programmierte Frequenz (/"„) durch Konstanten6, 20, 120 teilt und so drei Zeitsignale (7*2, 73, 74) erzeugt, die für den gesamten Betrieb der Einrichtung erforderlich sind,6, Mikroprogrammierte Einheit nach Anspruch 5, dadurch gekennzeichnet, daß in der Datenübertra- > gungseinrichtung (AU)der erste Block (UEJund der dritte Block (UT) zusammenarbeiten und so programmiert sind, daß sie die örtliche Taktung vollständig sowohl nach Frequenz als auch nach Phase an die Netz-Taktung ketten, und zwar durch in eine phasenverriegelte Schleife, die aus folgenden Teilen besteht: aus dem programmierbaren Frequenzteiler (DP), aus dem dritten Frequenzteiler (DF), aus der das erste (72) der Zeitsignale zu einem der beiden Umsetzer, nämlich zu einem Analog/Di- r> gital-Umsetzer, und zur Abtasteinrichtung (SH) führenden Verbindung, aus dem Analog/Digital-Umsetzer und dem Abtaster, aus der Recheneinheit (AL) und aus der den Korrekturfaktor (ε) des programmierbaren Frequenzteilers (DP) führenden Verbindung (21).7. Mikroprogrammierte Einheit nach Ansprach 6, dadurch gekennzeichnet, daß zur Bewirtung der Kettung an die Datenübertragungseinrichtung die Frequenzen der drei Zeitsignale (72, 73, 74), die ->r> vom dritten Frequenzteiler (DF) erzeugt werden, in Realzeit um einen Verschiebungsfaktor {[fJN] - e), der proportional dem Korrekturfaktor (e) ist, veränderbar sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT67967/77A IT1082802B (it) | 1977-05-02 | 1977-05-02 | Unita microprogrammata per una apparecchiatura di terminazione di rete in trasmissione dati integrata con dispositivo di mo demodulazione e per la relativa apparecchiatura di centrale |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2818675A1 DE2818675A1 (de) | 1978-11-09 |
DE2818675B2 true DE2818675B2 (de) | 1980-12-04 |
DE2818675C3 DE2818675C3 (de) | 1981-10-08 |
Family
ID=11306800
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2818675A Expired DE2818675C3 (de) | 1977-05-02 | 1978-04-27 | Mikroprogrammierte Einheit zur Verwendung in einer Datenübertragungseinrichtung |
Country Status (12)
Country | Link |
---|---|
US (1) | US4335446A (de) |
JP (1) | JPS5952860B2 (de) |
AT (1) | AT373458B (de) |
BE (1) | BE866480A (de) |
CA (1) | CA1106977A (de) |
CH (1) | CH629011A5 (de) |
DE (1) | DE2818675C3 (de) |
FR (1) | FR2390054B1 (de) |
GB (1) | GB1601407A (de) |
IT (1) | IT1082802B (de) |
NL (1) | NL7804670A (de) |
SE (1) | SE424035B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0166862A1 (de) * | 1984-04-03 | 1986-01-08 | Industronic Industrie-Electronic GmbH & Co. KG | Einrichtung zur Übertragung von elektrischen Signalen, insbesondere im Langwellenbereich |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4514825A (en) * | 1982-03-09 | 1985-04-30 | Kinex Corporation | High speed digital modem |
US4620294A (en) * | 1983-09-09 | 1986-10-28 | Cts Corporation | Digital signal processor modem |
US4691342A (en) * | 1983-09-09 | 1987-09-01 | Cts Corporation | Multi-speed, full duplex modem |
GB8430003D0 (en) * | 1984-11-28 | 1985-01-09 | Plessey Co Plc | Subscriber line interface modem |
US4675863A (en) * | 1985-03-20 | 1987-06-23 | International Mobile Machines Corp. | Subscriber RF telephone system for providing multiple speech and/or data signals simultaneously over either a single or a plurality of RF channels |
JPS6253061A (ja) * | 1985-09-02 | 1987-03-07 | Nec Corp | 不正アクセス防止方法 |
DE3644066C2 (de) * | 1986-08-07 | 2000-03-02 | Interdigital Tech Corp | Teilnehmereinheit für ein drahtloses digitales Telefonsystem |
US4825448A (en) * | 1986-08-07 | 1989-04-25 | International Mobile Machines Corporation | Subscriber unit for wireless digital telephone system |
CA1260641A (en) * | 1986-10-22 | 1989-09-26 | Jan Heynen | (ds) transmitter |
JP3231429B2 (ja) * | 1992-11-06 | 2001-11-19 | 株式会社日立製作所 | 中央処理装置と乗算器とを有する半導体集積回路装置 |
US5546383A (en) * | 1993-09-30 | 1996-08-13 | Cooley; David M. | Modularly clustered radiotelephone system |
US7616724B2 (en) * | 2004-09-30 | 2009-11-10 | Alcatel-Lucent Usa Inc. | Method and apparatus for multi-modulation frame synchronization in a digital communication system |
US8126089B2 (en) * | 2004-09-30 | 2012-02-28 | Alcatel Lucent | Method and apparatus for providing frame synchronization in a digital communication system that supports multiple modulation formats |
US11622288B2 (en) * | 2021-06-03 | 2023-04-04 | Qualcomm Incorporated | Indicating blockage events as a cause for changes in rank information or channel quality information |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3825905A (en) * | 1972-09-13 | 1974-07-23 | Action Communication Syst Inc | Binary synchronous communications processor system and method |
US4003032A (en) * | 1975-06-09 | 1977-01-11 | Sperry Rand Corporation | Automatic terminal and line speed detector |
CA1075364A (en) * | 1975-11-26 | 1980-04-08 | David N. Sherman | Multiport programmable digital data set |
US4085449A (en) * | 1976-11-26 | 1978-04-18 | Paradyne Corporation | Digital modem |
-
1977
- 1977-05-02 IT IT67967/77A patent/IT1082802B/it active
-
1978
- 1978-04-21 FR FR7811864A patent/FR2390054B1/fr not_active Expired
- 1978-04-21 JP JP53046759A patent/JPS5952860B2/ja not_active Expired
- 1978-04-24 CA CA301,762A patent/CA1106977A/en not_active Expired
- 1978-04-25 GB GB16217/78A patent/GB1601407A/en not_active Expired
- 1978-04-25 SE SE7804722-2A patent/SE424035B/sv unknown
- 1978-04-26 AT AT0299878A patent/AT373458B/de not_active IP Right Cessation
- 1978-04-27 DE DE2818675A patent/DE2818675C3/de not_active Expired
- 1978-04-27 BE BE187198A patent/BE866480A/xx not_active IP Right Cessation
- 1978-04-30 NL NL7804670A patent/NL7804670A/xx not_active Application Discontinuation
- 1978-05-01 CH CH471678A patent/CH629011A5/it not_active IP Right Cessation
-
1979
- 1979-12-06 US US06/100,908 patent/US4335446A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0166862A1 (de) * | 1984-04-03 | 1986-01-08 | Industronic Industrie-Electronic GmbH & Co. KG | Einrichtung zur Übertragung von elektrischen Signalen, insbesondere im Langwellenbereich |
Also Published As
Publication number | Publication date |
---|---|
SE424035B (sv) | 1982-06-21 |
BE866480A (fr) | 1978-08-14 |
ATA299878A (de) | 1983-05-15 |
DE2818675A1 (de) | 1978-11-09 |
GB1601407A (en) | 1981-10-28 |
CH629011A5 (it) | 1982-03-31 |
NL7804670A (nl) | 1978-11-06 |
FR2390054B1 (de) | 1984-01-27 |
US4335446A (en) | 1982-06-15 |
IT1082802B (it) | 1985-05-21 |
AT373458B (de) | 1984-01-25 |
SE7804722L (sv) | 1978-11-03 |
CA1106977A (en) | 1981-08-11 |
JPS5952860B2 (ja) | 1984-12-21 |
FR2390054A1 (de) | 1978-12-01 |
DE2818675C3 (de) | 1981-10-08 |
JPS53136405A (en) | 1978-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0141194B1 (de) | Schaltungsanordnung zur Rahmen- und Phasensynchronisation eines empfangsseitigen Abtasttaktes | |
DE2818675B2 (de) | Mikroprogrammierte Einheit zur Verwendung in einer Datenübertragungseinrichtung | |
DE2718087C3 (de) | Digitaldemodulator für linear amplitudenmodulierte Datensignale | |
DE2401814B2 (de) | Entzerrung eines phasenmodulierten Signals | |
DE3729586A1 (de) | Verfahren zum ausgleichen von durch den doppler-effekt hervorgerufenen laufzeit-verschiebungen der bursts in einem tdma-rahmen sowie anordnung | |
DE2422134A1 (de) | Modem fuer die multiplex-datenuebertragung | |
EP0448927B1 (de) | Verfahren zum Übertragen von zeitdiskreten Informationen | |
DE2217178B2 (de) | Schaltungsanordnung zur Interpolation der Ausgangscodes von PCM-Übertragungssystemen | |
DE2703567A1 (de) | Schnittstellenschaltung fuer digitalsysteme unterschiedlicher zeitbasis | |
EP0163288B1 (de) | Verfahren zur Durchschalteprüfung eines Raummultiplex-Koppelnetzes | |
DE2828602C2 (de) | Verfahren zum Übertragen von Daten in einem synchronen Datennetz | |
EP0924911B1 (de) | Mehrträgerverfahren zur Übertragung über Energieverteilnetze | |
DE2849744C2 (de) | Schaltungsanordnung zum Überwachen der Verbindungen in einer Zeitvielfach-Vermittlungsstelle | |
DE2653716C3 (de) | Modem | |
DE3306942C2 (de) | ||
EP0797371B1 (de) | Vermittlungseinrichtung und Verfahren zur Zuordnung von Zeitlagen zu einer Mehrkanal-Verbindung in einer Vermittlungseinrichtung | |
DE2912854A1 (de) | Demodulationsverfahren fuer binaere frequenzmodulierte signale | |
DE69633981T2 (de) | Implementierung eines fehlertoleranten busses in einem fernmeldenetz | |
DE4105468C2 (de) | Verfahren und Schaltungsanordnung zum Übertragen von asynchronen Datensignalen über eine 2-Draht-Übertragungsleitung | |
DE2741823C3 (de) | Kanalüberwachungssystem | |
DE19623480C1 (de) | Verfahren zur Generierung eines zur Steuerung einer Datenausgabe verwendbaren Ausgabetaktsignals in Abhängigkeit von einem von mehreren Eingabetaktsignalen | |
DE1947688C (de) | Steueranordnung für ein TASI-System | |
DE2325691C3 (de) | Computergesteuertes Fernsprechvermittlingssystem | |
DE2313213C3 (de) | Verfahren und Anordnung zum Vergrößern der Übertragungskapazität eines synchronen SateUKenfernmektesystems mit Zeitaufteilung oder im Multiplexbetrieb | |
DE3244487A1 (de) | Verfahren und anordnung zur uebermittlung von daten zwischen mehreren rechnern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |