DE2818675C3

DE2818675C3 - Mikroprogrammierte Einheit zur Verwendung in einer Datenübertragungseinrichtung

Info

Publication number: DE2818675C3
Application number: DE2818675A
Authority: DE
Inventors: Giuseppe Rivalba Torino Giandonato; Roberto Turino Montagna
Original assignee: CSELT Centro Studi e Laboratori Telecomunicazioni SpA
Current assignee: Telecom Italia SpA
Priority date: 1977-05-02
Filing date: 1978-04-27
Publication date: 1981-10-08
Also published as: GB1601407A; JPS53136405A; US4335446A; FR2390054A1; JPS5952860B2; DE2818675A1; AT373458B; CA1106977A; DE2818675B2; IT1082802B; BE866480A; NL7804670A; FR2390054B1; ATA299878A; SE424035B; CH629011A5; SE7804722L

Description

Die Erfindung bezieht sich auf eine mikroprogrammierte Einheit nach dem Oberbegriff des Anspruchs 1 und fällt damit allgemein in das Gebiet der Datenübertragung und Datenfernverarbeitung.

Für die Datenfernverarbeitung bedient man sich gegenwärtig hauptsächlich des bestehenden Fernsprechnetzes und verwendet hierbei sowohl Leitungen, die im Wählnetz von der üblichen Fernsprech-Vermittlungsstelle geschaltet werden, als auch privilegierte festgeschaltete Leitungen zwischen zwei Endpunkten. Da jedoch die Fernsprechnetze nicht ursprünglich zur Eignung für den Datenverkehr entworfen sind, erlaub! diese hybride Verwendung keinen optimalen Datendienst, und zwar weder vom Gesichtspunkt der Quantität noch vom Gesichtspunkt der Wartungskosten her. Im einzelnen ergeben sich die folgenden Nachteile:

— erhebliche Begrenzung der Datenübertragungsgeschwindigkeit-,

— lange Zeitdauer zum Durchschalten eines Übertragungswegs;

— hohe Fehlerrate.

Zur Überwindung dieser Nachteile ist von CCITT (International Telegraph and Telephone Consultative Committee) international ein »Neues Daten-Netz«, das allgemein mit NRD bezeichnet wird, mit folgenden Eigenschaften empfohlen worden:

1) hohe Übertragungsgeschwindigkeit;

2) kurze Zeilspanne zum Durchschalten des Übertragungswegs;

3) Sicherstellung einer sehr niedrigen Fehlerrate;

4) Verwendung vollständig digitaler Netze, die sowohl für die Übertragung als auch für die Schaltkennzeichen Bitgruppen (Formate) verwenden, die (wie in Italien) aus acht Bits bestehen: sechs Bits beziehen sic.i auf die Information und stammen vom Teilnehmer, zwei Bits beziehen sich auf den Dienst und werden dem vom Teilnehmer erzeugten Informations-Datenfluß synchron hinzugefügt Es ι resultiert auf der Leitung eine Übertragungsrate (Bruttobitrate) von 4/3 der Standard-Teilnehmergeschwindigkeit (Nettobitrate);
5) Basisbandverbindung zwischen der teilnehmerseitigen Datenübertragungseinrichtung (DUE) und der ίο Vermittlung.

Die Basisbandverbindung ist ausgesprochen wirtschaftlich, da bekanntlich ein Basisbandmodem weniger kompliziert und teuer ist als ein Modem im Sprechband, das nur auf einem üblichen Sprechkanal (300 bis 3400 Hz) übertragen kann.

Es ist jedoch hervorzuheben, daß eine Basisbandverbindung dann nicht möglich ist, wenn der Teilnehmer in erheblicher Entfernung, beispielsweise weiter als 10 km, von der nächsten Vermittlungsstelle sim, da für so hohe Entfernungen die Dämpfung der Datensignal auf der Leitung nicht gemeistert werden kann. Wird jedoch der Nachteil der Leitungsdämpfung durch die Einfügung von entlang der Leitung eingeschalteten Regeneratoren

7-, überwunden, so führt dies zu sehr kostspieligen Anlagen. Darüber hinaus existiert bisher kein kapillares Netz, das für Daten bestimmt ist, im Basisband arbeitet und allen Teilnehmern zur Verfügung steht. Dies bedeutet, daß gegenwärtig nur Teilnehmer mit einem

so Sitz sehr nahe an der Vermittlungsstelle den von CCITT für das Neue Daten-Netz vorgeschlagenen Dienst in Anspruch nehmen können. Die Verbindung entfernterer Teilnehmer über übliche Sprechbandkanäle erfordert hingegen die Verwendung teurer Sprechbandmodems.

j-, Diese Sprechbandmodems müssen außerdem, wenn die Teilnehmerrate beispielsweise 2400 Bits pro Sekunde beträgt, auf der Leitung gemäß den CCITT-Empfehlungen mit einer Bruttorate von 4/3 hiervon arbeiten, also mit 3200 Bits/s. Sprechbandmodems für einen Betrieb

4(i mit dieser Rate sind jedoch noch nicht im Handel erhältlich.

Demgegenüber löst die im Anspruch 1 gekennzeichnete mikroprogrammierte Einheit erfindungsgemäß diese Probleme und ermöglicht auch für entfernte

₄-, Teilnehmer einen Anschluß an das Neue Daten-Netz mit Hilfe üblicher Fernsprechkanäle. Diese Einheit erlaubt es. den Dienst des Neuen Daten-Netzes allen Fernsprechteilnehmern unabhängig von ihrem Standort anzubieten. Die erfindungsgemäße mikroprogrammierte Einheit kann weiterhin, wenn sie durch eine Recheneinheit eines schnellen Mikroprozessors dargestellt ist, als Datensignal-Modem und als Datenübertrsgungseinheit (DÜE) gemäß den internationalen EmpfeMur^eü X.21 und X.21 bis von CCITT arbeiten. Die Erfindung zeigt sich auch an dem anhand der mikroprogrammierten Einheit durchgeführte;ι Verfahren.

Weitere Einzelheiten, Vorteile und Weiterbildungen ergeben sich aus den Unteransprüchen und aus der

e,o folgenden Beschreibung eines bevorzugten Ausführungsbeispiels unter Bezugnahme auf die Zeichnung. Es zeigt

Fig. I eine schematische Darstellung der Einfügung einer teilnehmerseitigen Datenübertragungseinrichtung 4(J und einer netzsHtigen Datenübertragungseinrichtung AC, die mit der erfindungsgemäßen mikroprogrammierten Einheit ausgestattet sein können, in ein Datennetz,

F i g. 2 einen Blockschaltplan der Datenübertragungseinrichtung AL/nach Fig. I.

F i g. 3 einen ins einzelne gehenden Blockschaltplan eines Blocks UM in Fig. 2. der die erfindungsgemäße mikroprogrammierte Einheit darstellt, und

Fig. 4 ein Ablaufdiagramm des Betriebs der Einheit fy/WnachFig.3.

Ein »Neues Daten-Netz« NRD (Fig. 1) stellt ein Daten-Wählnetz dar, das sämtliche erforderlichen Schalt- und Multiplexgeräte enthält, die jedoch in der Zeichnung mit Ausnahme einer üblichen Einheit OC zum Daten-Multiplexieren nicht dargestellt sind. Die Einheit OC mulliplexiert oder demultiplexicrt in der Vermittlungsstelle den von verschiedenen Teilnehmern kommenden Datenfluß in einen einzigen Rahmen. Die Datenstation DSt-UV eines Teilnehmers befindet sich geographisch in der Nähe der Einheit OC. Die Datenstation DSt-UV umfaßt eine übliche synchrone

r-»_. >_: :„i.» nr-ir ι 1 „; .--.ui:~u~ γλ-,.~«

LZaidftlfUltfll fl.lllUlfg LVI.L· I UIIU LlirL UL/dLHl· IVtltV.ll

übertragungseinrichtung DÜE\ (Net/terminal. Teilnehmerschaltung). Die Datenendeinrichmng DEE I isi die tatsächliche Datenquelle des Teilnehmers und kann aus einer beliebigen »intelligenten« Endeinrichtung, etwa einem elektronischen Rechner, bestehen. Die Datenübertragungseinrichtung DÜEI wirkt als Zwischenschaltung zwischen DEF. 1 und der Einheit OC. mit der sie über eine Basisbandverbindung l verbunden ist: sie paßt die Signalisierungen des Net/es den .Signalisierungen der Datenendeinrichtung an und umgekehrt.

Die Datenstation DSt-UL eines geographisch weit von der Einheit OCansässigen Teilnehmers enthält eine synchrone Datenendeinrichtung DEE2 analog der Datenendeinrichtung DEEl und eine Datenübertragungseinrichtung AU (Netzterminal. Teilnehmerschaltung), die über eine Verbindung 2 in beiden Richtungen wirksam mit der Datenendeinrichtung DEE2 verbunden ist. Die Datenübertragungseinrichtung Al 'bedient sich der Erfindung und wird später im einzelnen unter Bezugnahme auf die F i g. 2 und 3 beschrieben. Sie dieni als Zwischenschaltung mit analogen Funktionen wie die der Datenübertragungseinrichtung Dl)El der Datenstation DSt-UVund dient außerdem der Mo-Demodulation, die für eine Sprechbandübertragung notwendig ist. die beispielsweise aus einem Paar Teilnehmer-Fernsprechschleifen 3. einer oder mehreren frequcnzmultiplexen Strecken (FDM-Abschnitten). (i:e insgesamt mit CF bezeichnet sind, und einem Paar \ ermittlungsstcllen-Schleifen 4 besteht.

Eine vermittlungssteilen- oder vermittlungsknotenseitige. also iV/fD-seitige Datenübertrag'ingseinrichtung AC hat einen Aufhau gleich demjenigen der Datenübertragungseinrichtung AU. Die Einrichtung AC macht von der Erfindung Gebrauch und wirci später im einzelnen im Zusammenhang mit den F i g. 2 und 3 beschrieben. Sie hat die Funktionen der Mo-Demodulation analog und komplementär der von 4L'durchgeführten Mo-Demodulation und außerdem der Schnittstelle zwischen der Sprechbandleitung 3. CF. 4 und der Einheit OC. mit der die /V/?D-seitige Datenübertragungseinrichtung .4Cüber eine Verbindung 55 verbunden ist. Es sei erwähnt, daß ebenso wie für AU die Schnittstellen-Operationen keine Signalverarbeitung beinhalten, sondern nur die erforderliche Anpassung der elektrischen Signale. Ober die Verbindung 55 läuft ein bidirektionaler Datenfluß und von OC nach AC ein Zeitsigna!.

Die Einrichtungen DEE I. DEE2, DÜE I und OCsind dem Fachmann an sich bekannt und in ihrem Aufbau für das Verständnis der Erfindung nicht von Interesse. Sie werden deshalb hier nicht im einzelnen beschrieben.

Wie in F i g. 2 dargestellt, gehören zur Datenübertragungseinrichtung AUe'me übliche in beiden Richtungen wirksame Zwischenschaltung IN. die auf der Grundlage von Charakteristiken gemäß den Empfehlungen X.2b. X.27 von CCITT die auf der Verbindung 2 liegenden, von DEE2 (Fig. 1) erzeugten oder empfangenen Signale elektrisch so anpaßt daß sie mit den elektrischen Charakteristiken kompatibel sind, die von den Signalen gefordert werden, welche von den anderen Blöcken der teilnelimerseitigen Datenübertragungseinrichtung .4 (/verarbeitet werden. An die Zwischenschaltung IN schließen sich cm normales Eingangsregister Rl und ein normales Ausgangsregister RU an. die für die hindurchtretenden Signale als Pufferspeicher und Synchronisiercr wirken. Rl und RU werden durch Signale 7*3 und 7*4 zeitgestcucrt, die später beschrieben werden lind führen uußcrdc:" noch Funktionen der Parallel-Serien-Umsetzung und der Serien-Parallel-LJmsetzung der von ihnen verarbeiteten Daten aus. Zur Einrichtung gehören weiterhin ein Digital/Analog-Umsetzcr D/A und ein Analog/Digital-Umsetzer A/D von üblichem Aufbau sowie eine Tast- und Halteschaltung SH für die von der Leitung kommenden Analogsignale, wobei diese Schaltungen D/A, A/D und SH von einem später genauer beschriebenen Signal 7"2 zeitgesteuert werdf , und eine Eingangs-Analogschaltung Fl sowie eine Ausgangs-Analogschaltung FU. die als Zwischenschaltungen zu den Fernsprechschleifen 3 wirken und als Eingangs- bzw Ausgangs-Krnalfilter dienen.

Zur Einrichtung AU gehört weiterhin eine komplexe mikroprogrammierte logische Einheit UM. die den Kern der Einrichtung AU bildet und Gegenstand der Erfindung ist. Die Einheil UM. die später unter Bezugnahme auf Fig. 3 im einzelnen beschrieben wird, ist über Verbindungen 15 und 5 bzw. eine Verbindung 6 mit den Registern RU und Rl und über Verbindungen 15, 7 bzw. eine Verbindung 8 mit den Umsetzern D/A und A/D verbunden.

Die AiftD-seiiige Datenübertragungseinrichtung AC gemäß F i g. I hat den gleichen Aufbau wie die soeben beschriebene Einrichtung AU mn den einzigen Unterschieden, daß die Zwischenschaltung IN von A (/einen Dialog mit der Datenendeinrichtung DEE2 führt und somit mit der Nettorate arbeitet, die die Standard-Teili.ehmerr.ite ist. während die entsprechende Zwischenschaltung in der Einrichtung AC den Dialog mit der Einheit OC fuhrt und somit mit der Bruttorate des Datenflusses im Netz NRD arbeitet, und daß die Einrichtung AC die Zeitsignale unmittelbar < λι der Vermittlungszcntrale von NRD empfängt und somit direkt an die Vermittlungszeiten gekettet ist. während die Einrichtung AUd\e Synchronisation dem Datenfluß entnimmt, der von der Leitung, also den Schleifen 3. 4 und den Abschnitten CF kommt, und seinerseits die Datenendeinrichtung DEE2 so synchronisiert, daß sie zum Vermittlungstakt paßt. Während also AU eine später im Zusammenhang mit Fig.3 beschriebene phasenverriegelie Schleife PLL benötigt, wird AC unmittelbar vom Vermittlungstakt geführt und benötigt somit keine Schleife PLL wodurch diese AWD-seitige Datenübertragungseinrichtung einfacher und von dieser Aufgabe befreit ist.

Die Einheit UM umfaßt gemäß Fig-3 drei Blöcke, närnüch eine SieuerschaUurig UC eine Verarbeitungsschaltung UEund eine Zeitgeberschaltung UT.

Die Steuerschaltung t/Cbesteht aus einem Festwert-

speicher MM, in dem ein geordneter Satz von Mikrobefehlen gespeichert ist. die für den Betrieb der gesamten Datenübertragungseinrichtung A U(F i g. 1,2) notwendig sind, und einem Sequenzer SQ, der die vom Festwertspeicher abgegebene operative Mikrobefehls- -, folge über eine Verbindung 9 durch die Adresse des als nächstes auszuführenden Mikrobefehls steuert. Diese Adrei*; wird vom Sequenzer SQ in Abhängigkeit von folgenden Angaben bestimmt:

— von der zu diesem Zeitpunkt auf der Verbindung 9 "' liegenden Adresse;

— von einem Teil des vorliegenden Befehls mit dem Adressencode, den der Sequenzer S^vom Speicher A/Müber eine Verbindung 14 empfängt:

— von der Information über äußere Vorgänge ' ' (Signalbits), die von der Zwischenschaltung IN (F i g. 2) über das Register Rl iind die Verbindungen 6,12(F i g. 3) eintrifft:

— von Ergebnissen der in der Verarbeittingsschaltuni! UE ablaufenden Ver arbeitungsvorgänge. wobei ■" diese Ergebnisse vom Scquenzer S(?als Ziistandsin· formation über eine Verbindung 13 empfangen werden.

Wie Fig. 3 zeigt, teilt sich die vom Eingangsregister Rl kommende Verbindung 6 in die Verbindung 12. die die Schaltkennzeichen führt, und eine Verbindung II. die den Datenteil der Bits auf der Verbindung 6 führt. auf.

Die ausgangsseitig vom Festwertspeicher Λ/Λ/ ,,, auftr !enden Mikrobefehle (eilen sich /wischen einer Verbindung 10 der Verbindung 14 auf. Im ein/einen führt die Verbindung 10 den Operationsteil des Mikrobefehls: dieser Teil befaßt sich mit der simultanen, parallelisierten Steuerung der übrigen Ein/elschaltun- r> gen der Einheit UM. Die Verbindung 14 führt den die Folge der Mikrobefehle steuernden Teil. der. wie beschrieben, vom Sequenzer .SCbenötigt wird.

Zur Übertragung der Befehle vom Festwertspeicher MM zu den Schaltungen i'A'und ί Tdient ein Register m P. das in einer als »pipeline« bekannten Technik arbeitet. Das Register P speichert die vom Λ/Λ/ Kommenaen berenie tür eine /.en gieicn einer t'erioae des Operationszyklus, entsprechend der Periode eines Zeitsignals 7"1. und gleicht damit die Verzögerung, die :-, vom Sequenzer SQ beim Liefern der Adresse auf der Verbindung 9 an den Festwertspeicher Λ/Λ/verursacht wird, und die Zugriffszeit in MM. also die Fortschrittszeit zwischen der Eingangs^erbmdung 9 und der Ausgangsverbindung 10 von MM. aus. . -,,,

Am Ausgang de Registers P schließen sechs Verbindungen Cl. C2. C3. C4. Cl und CS an. die Konfigurationen von Steuerbits führen, sowie eine Verbindung 5. die ein Binarsignal führt, das eine in jedem Befehl enthaltene Konstante bildet und dessen -,-, Zweck später beschrieben wird. Ersichtlich reproduziert die Gesamtheit der Steuerbitkonfigurationen am Ausgang von P mit Ausnahme der bereits beschriebenen Verzögerung genau die Bitkonfiguration auf der Eingangsverbindung 10. Das Register P überträgt und t>o hält ausgangsseitig die eingangsseitig auf der Verbindung 10 liegende Bitkonfiguration bei jeder ansteigenden Flanke des Zeitsignals Ti. das den Betriebszyklus der Einrichtung taktet.

Ein üblicher Multiplexer MX mit fünf mehrfachen Eingängen und einem Ausgang, der in der gleichen Größenordnung wie die Eingänge vielfach ist. überträgt zum Ausgang die an einem seiner fünf Eingänge liegende Bitkonfiguration gemäß einem Auswahlbefehl, den er über die Verbindung C3 vom Register Perhält. Von den fünf Eingängen ist der erste an die Verbindung 11 angeschlossen, die den Datenteil der vom Eingangsregister Rl auf der Verbindung 6 kommenden Bitkonfiguration führt, der zweite an die Verbindung 8. die vom Umsetzer A/D kommt und die von der Leitung 3, CF, 4 (F i g. I) kommende Information führt, der dritte an eine Verbindung 16 (F i g. 3). die einen Teil der von einem später beschriebenen Speicher MD kommenden Information führt, der vierte an eine Verbindung 17. die von einem später beschriebenen Register RD kommt, und der fünfte an die Verbindung 15. die die am Ausgang der Verarbeitiingsschaltung i/£auftretende Bitkonfiguration führt. Der Ausgang von MX ist über eine Verbindung 18 an einen Festwertmultiplizierer SC angeschlossen.

Der Festwertmultiplizierer .SCbewirkt gemäß einem

Befehl an den über die Verbindung 18 empfangenen Bits eine Links- oder Rechtsverschiebung um eine Anzahl von Stellen in Abhängigkeit vom im Befehl auf C2 enthaltenen Code. Gemäß diesem Beispiel arbeitet .SC also praktisch als üblicher programmierbarer Teiler oder Multiplizierer, der mit Beträgen gleich Potenzen von 2 arbeitet. Die Funktion von SC wird später genauer unter Darstellung seiner Betriebsweise erläutert.

Eine boolesch-arithmetische Einheit (boolesche Recheneinheit) AL. die mit einer Bank adressierbarer Register ausgestattet und von an sich bekannter Bauart ist. führt unter Steuerung durch das Zeitsignal TX die erforderlichen Verarbeiiungsoperationen an den vom Festwertmultiplizierer .SC über eine Verbindung 19 empfangenen Bitkonfigurationen aus. Die Einheit AL empfängt außerdem die folgenden Eingangssignal:

— einen vom Register P auf der Verbindung Cl kommenden Steuercode. der aus zwei Teilen besteht: der erste Teil spezifiziert der Einheit 4L die Art der auszuführenden Operation und der zweite Teil stellt das bei dieser Operation beteiligte interne

Rpoitlprvnn Al fpu ■

— die Binärsignale, die vom Register P auf der Verbindung 5kommen.

Die boolesch-arithmetische Einheit 4L gibt folgende Ausgangssignale ab:

— an einem an die Verbindung 15 angeschlossenen Ausgang die von der Verarbeitungssciialtung UE verarbeiteten Daten:

— an einem an eine Verbindung 20 angeschlossenen Ausgang die Adresse für den Speicher MD-.

— an einem an die Verbindung 13 angeschlossenen Ausgang ein Signal zum Beliefern des Sequenzers SQ mit der bereits geprüften Zustandsinformation, für den korrekten Betrieb des Festwertspeichers MM:

— schließlich an einem über eine Verbindung 21 mit der Zeitgeberschaltisng UT verbundenen Ausgang ein Korrektursignal für denjenigen Teil der phasenverriegelten Schleife (PLL), der in der Nähe der Zeitgeberschaltung L/Tangeordnet ist.

In der Praxis kann die boolesch-arithmetische Einheit AL aus einer booleschen Recheneinheit eines kommerziell erhältlichen Mikroprozessors bestehen, sofern er nur ausreichend schnell und vielseitig hinsichtlich der Verwendung der Ausgänge und Eingänge ist. In der

technischen Sprache werden diese Mikroprozessoren als »Bitscheibe« (bit-slice) bezeichnet.

Der Speicher MD stellt einen Datenspeicher dar, der teilweise aus Festwertspeicherelementen (ROM) und teilweise aus zugriffsfreien oder Schreib/Lese-Elementen (RAM) aufgebaut ist. Der Festwertspeicherteil enthält einige in seiner Tabelle eingespeicherten Konstanten, d'"; während des Verarbeitungsvorgangs benötigt werden. Der zugriffsfreie Teil dient der vorübergehenden Speicherung der Teilergebnisse der vorhergehenden Verarbeitungsoperationen. Der Speicher MD empfängt eingangsseitig nber die Verbindung 20 die für die gesamte Adressierung des Speichers notwendige Bitkonfiguration und über die Verbindung 15 die im zugriffsfreien Teil zu speichernden Bits. Der Befehl auf der Verbindung Cl ermöglicht es dem Speicher MD. die auf der Verbindung 15 kommenden Daten an der Adresse einzuschreiben, die in der auf der Verbindung 20 liegenden Bitkonfiguration enthalten ist. Ausgangsseitig von MD auf der Verbindung 16 ist stets die in MD an der auf der Verbindung 20 angegebenen Adresse in MD gespeicherte Bitkonfiguration vorhan den.

Ein übliches Register RG speichert vorübergehend auf der Basis eines auf der Verbindung C'8 vom Register P kommenden Befehls die Bitkonfiguration an seinem mit der Verbindung 16 verbundenen Eingang. Diese Bitkonfiguration wird ausgangsseitig auf einer Verbindung 22 zur Verfugung gehalten, bis der nächste Befehl auf C8 eintrifft.

Ein Multiplizierer Mvon üblicher Bauart multipliziert die an seinem ersten, an die Verbindung 16 angeschlossenen Eingang liegende Biikonfiguration mit der an seinem zweiten, an die Verbindung 22 angeschlossenen Eingang liegenden Bitkonfiguration. Das Ergebnis dieser Multiplikation wird über eine Verbindung 23 dem Register /?Deingegeben.das es bei Vorliegen eines über die Verbindung C'4 vom Register /^kommenden Befehls einspeichert. Es liegt am über die Verbindung 17 mit dem Multiplexer MX verbundenen Ausgang des Registers RD ständig an. bis auf C 4 ein neuer Befehl eintrifft.

r\.,, Hj..ι.;„k ..„-„.- ι» ,.,.,ι A.a Dn,.;,,.,.. OQ ..„λ on

bilden zusammen einen Multiplikatorblock BM. der eingangsseitig an die Verbindung 16 und ausgangsseitig an die Verbindung 17 angeschlossen ist und auf den später Bezug genommen wird, um die für RG. M. RD beschriebenen Operationen als Gesamtheit zu erläutern.

Die Zeitgeberschaltung UT besteht im wesentlichen aus einem digitalen Quarzoszillator OD. der beim beschriebenen Beispiel, das sich auf eine Leitungs-Bruttogeschwindigkeit von 3200 Bits pro Sekunde bezieht. mit einer Grundfrequenz in von 12 288 kHz schwingt, und aus zwei Zweigen von Frequenzteilern. Der erste Zweig umfaßt einen die Frequenz durch 3 teilenden Frequenzteiler DT. der das Ausgangs-Zeitsignai T\ erzeugt, das beim beschriebenen Beispiel eine Frequenz von 4095 kHz hat. Wie bereits gezeigt dient das Signal 7*1 als Grund-Taktsignal für den Sequenzer SQ. das Register P und die boolesch-arithmetische Einheit AL Der zweite Zweig umfaßt zwei Frequenzteiler DP und DF

Der Frequenzteiler DP ist ein programmierbarer Frequenzteiler von üblichem Aufbau, und zwar programmierbar in dem Sinne, daß sein Teilungsverhältnis von Mal zu Mal bei Empfang eines entsprechenden Korrektursignals geändert werden kann. Dieses Korrektursignal kommt bei der beschriebenen Schaltung über die VerbirJung 21 von der boolesch-arithmetischen Einheit AL Der Frequenzteiler DPempfängt vom Oszillator OD die Grundfrequenz fn und teilt sie durch einen geeigneten Koeffizienten Λ». der beim beschriebenen Beispiel im Mittel 256 beträgt und durch einen Korrekturfaktor ε, der mit diesem auf der Verbindung 21 eintreffenden Korrektursignal zusammentrifft, erhöht oder erniedrigt wird. Der Korrekturfaktor t wird von der Einheit Αι. in jedem Symbolintervall nach Betrag und Vorzeichen automatisch berechnet. Am Ausgang von DPtritt eine Frequenz f., auf. die den Wert hat:

la ~

/n

,V

Der Frequenzteiler Dl·' empfängt eingangsseitig die Frequenz f., und crztigt ausgangsseitig Signale 7"2. Γ 3 und Γ4.

Das Signal T2 hat eine Frequenz gleich f/b. w.is dem Wert

Γ Χ -(I 6 11 /„ /Vl-* I kl I/

entspricht. Das Signal Vl steuert den Sequcnzcr SQund die Umsetzer /l/D und D/A (F i g. 2). Das Signal T3 hat eine Frequenz fJ20. was dem Wert

kH/

entspricht, und steuert in den Registern Rl. RU{F i g. 2) die Datensynchronisation von und zur Datenendeinrichtung DEE2 bei Teilnehmerfrequen/. Das Signal 7~4 hat eine Frequenz /!,/120. was dem Wc·

[0.4-(I 12O)-If_n Λ') 1 K f f entspricht, und synchronisiert in ckn Reu^f".t.rn Rl. RU

/C · π O\ rite* Cr·!*·* I* Un nn-*n· >U -» .-» . «■> Γ, , r- .-.i ■■ * > r *■» > ■ r-> r· An— · t « A

zur Datenendeinrichtung DEE 2 bei der Bitgruppenfrequenz. die bekanntlich gleich ' /6 der Netto-Teilnehmergeschwindigkeit beirägt.

Der angegebene Ausdruck [(fiJS) ■ f ] gibt eine kleine Frequenzverschiebung im Vergleich /u den betrachteten Frequenzen an. also im Vergleich zur Grundfrequenz der Signale Γ2. Ti und T4 Es ist möglich die Frequenz der Abtastung der von der Leitung kommenden, auf den Schleifen 3 (Fi g. 1) liegenden Signale so zu ändern, daß die örtliche Zeitsteuerung an die Netz-Zeitsteuerung sowohl nach Frequenz als auch nach Phase vollständig gekettet wird. Diese Kettung wird in der Praxis durch eine digitale Phasenverriegelungsschleife (PLL) durchgeführt, die aus der ZeitgeberschaHung UT. aus der das Signa! Tl zur Tast- und Halteschaltung SH und zum Umsetzer AZD(F i g. 2) führenden Verbindung aus der Tast- und Halteschaltung SWund dem Umsetzer A/D. der Verarbeitungsschaltung UE (Fig. 3) und schließlich aus der Verbindung 21. die das Korrektursignal zur Zeitgeberschaltung i/7"leitet. besteht.

Der resultierende Rückkopplungszweig der Phasenverriegelungsschleife (PLL) wird im einzelnen gthildet •durch den beschriebenen programmierbaren Frequenzteiler DP und den Frequenzteiler DF, die eine mit dem Signal Tl zusammenfallende variable Tastfrequenz

Il

erzeugen und somit das Abtasten des von der I.cittmg (?. CF. 4, Fig. I) kommenden Signals zum optimalen Zeitpunkt ermöglichen.

Wie beschrieben, benötigt die NRD-sc\i\gc Oaten übertragungseinrichtung 4ί'(F i g. I) keine pha'i-nver riegelte Schleife, so daß auch kein programmierbarer Frequenzteiler entsprechend DP(Y i g. 3) notwendig ist. Er kann deshalb für /\Cdurch einen festen Frequenzteiler ersetzt sein, sofern nur sichergestellt ist. daH er mit dem von der Einheit Of (Fig. I) kommenden Signal synchronisiert ist.

F i g. 4 zeigt in zeitlicher Folge die Betnehsphasen der logischen F.inheit UM gemäß Fig. ■ Im einzelnen haben die in diesem Ablaufdiagramir nach F ι g. 4 eingetragenen .Symbole die folgende Bedeutung:

ACC — Einschalten der Anlage;

INI/. - Eröffnungsphase:

SYNC — Warten auf das .Synchronismussignal, das mit der vorderen Flanke des Signals Γ2 '.!•sammenfällt;

PORT — Erzeugung des Trägers, der beim beschriebenen Beispiel eine Frequenz von 1800 Hz hat;

TR — Erzeugung der Abtastungen des modulierten Signals zum Senden auf die Leitung;

U 7 — die in der Phase TR erzeugte Abtastung wird an den Umsetzer D/Λ (Fig. 2) gegeben;

/8 — die von der Leitung üLer den Umsetzer A f)

(Fig. 2) kommende Abtastung des nv\m lierten Signals wird geladen;

RIC — Empfang und Demodulation der in der vorhergehenden Phase /8 geladenen Abtastung:

DlC — Überprüfung dv. ■ ι die Erkennung de optimalen l.ntseheidungszeitpunkts wesentlichen Bedingungen; sind diese Bedingungen erfüllt, so wird der Weg SI weiterxerfolgt, sind sie nicht erfüllt, so wird der Weg NO verfolgt, womit /ur Phase S')'/VC zurückgekehrt wird:

c„._r„u~;j..„„ ι tr_i.„„„..„„ _r\„_r ., f...,

genen Dibits = Bitpaars: wie noch h schrieben wird, wird ein Modulationssystem angewandt, bei dem die Information über zwei Bits in einem einzigen Symbol zusammengefaßt wird:

PLL — Extraktion des Synchronismus von den während der Phase /8 seiadencn und während der Phasen RIC. DFX"und DIBIT verarbeiteten Abtastungen:

SCiRR — Verarbeitung der N'etz-Signalisierungcn im Empfänger, wobei die empfangene 8-Bit-Gruppe geladen und verarbeitet wird:

ALL — Überprüfung der Synchronismusbedingung am aus der Folge der empfangener. Bitgruppen bestehenden Rahmen: ist diese Bedingung erfüllt, so wird der Weg SI weiterverfolgt, ist sie nicht erfüllt, so wird der Weg NO weiterverfolgt und die nachfolgende Phase RALLerreicht:

RALL — Wiederherstellung des Rahmensynchronismuszustands;

/6 — Laden von Daten und Signalisierungssteue-

rungen, die vom Eingangsregister Rl (F i g. 2) kommen und vom Teilnehmer stammen:

.ST//' — Verarbeitung der Signalisierung des Teilnehmers;

U 5 — Abgabe von Signalisierungssteuerungen und Daten über das Ausgangsregister Rl' (Fig. 2) an den Teilnehmer;

SCRT — während der Übertragung Verarbeitung der Netzsignalisierung; in dieser Phase wird die an das Netz abzugebende 8-Bit-Gruppe aufgebaut.

Die /um Durchlaufen jeder in Fig. 4 dargestellten Schleife erforderliche /eil ist stets gleich einer Periode des Signals 7 2. also 125 Mikrosckunden.

Hinsichtlich der Schaltung und gegenseitigen Verbindung der beschriebenen Baugruppen usw. wird zur Verkürzung der Beschreibung auf die Zeichnung verwiesen.

Im folgenden wird anhand der beschriebenen Zeichnung der Gesamtbetrieb der Anlage und insbesondere der erfindungsgemälien mikroprogrammierten F.inheit beschrieben.

Hierfür se^; als Beispiel angenommen, daß ein Vicrphasen-Dilferenzmodulationssystem (DPSK) mit einer Modulationsgeschwindigkeit von IbOO Baue! und eine leweils auf zwei Bits pro Symbol bezogene Informationsübertragung (I !ibit-Übertragung) angewandt wird, woran' wie erwähnt, eine Übertragungsgeschwindigkeit von ;200 Bits pro Sekunde resultiert. Es werden also bei der mit einer Frequenz von 8 kH/ durchgeführten Abtastung durch das Signal 7"2 fünf Abtastungen je Symbol erhalten, die sich aus dem Verhältnis von 1600 zu 8000 ergeben. Als Trägerfrequenz wird 1800 W/ .ingenommen. Bei Anwendung einer spektralen form mit teilweisem Dämpfungsabfall (Abrollen) von 50°/» ergibt es sich, daß das modulierte Signal ein Band/wischen 600 Hz und ^000 H/deckt.

Ip der mik.oprogrammierien Einheit UM werden sämtliche Operationen der Trägererzeugung, der Mound Demodulation des DPSK-Signals. der Synchronismusextraktion aus dem empfangenen Signal und der Kettung des sendenden Teils hieran unter Steuerung durch das von der Steuerschaltung /''C gelieferte

\a:\ -.,„,.,.„„, ,.„ll,,;;„,i;„ A\„\<^1 „„coC-iht-t

Wie erwähnt, erfüllt die Datenübertragungse¹."richtung 'W(F ig. I) die Doppelfunktion der Mo-Demodulation der Datensignale und der Verarbeitung der vom Netz und vom Teilnehmer kommenden Signalisierurgen. Die erstere Funktion wird zwischen der Phase PORTund der Phase DIBITund die letztere Funktion zwischen der Phase Pl.L und der Phase SGRT(F ι g. 4) ausgeführt.

Wie ebenfalls bereits angegeben, sieht die Λ/ftD-seitige Datenübertragungseinrichtung /4C(F ig. 1) keine Signalverarbeitung vor und führt somit nur eine Mo-Demodulations-Operation aus. die stets zwischen der Phase PORT und der Phase DIBIT (F ig. 4) liegt, und wirkt außerdem als reine Zwischen- oder Schnittstelle zwischen der Leitung und der Einheit OC. was ausschließlich für Daten in zwei Phasen analog den vorher beschriebenen Phasen /6 und £75 zum Tragen kommt.

Zur genauen Beschreibung des Betriebs der Datenübertragungseinrichtung AU {Yig. 1) wird das Diagramm nach F i g. 4 herangezogen. Dessen beiden erste Phasen ,4CCund INIZsind offentsichtlich und treten bei allen logischen Vorrichtungen auf. Sie brauchen deshalb hier nicht im einzelnen beschrieben zu werden.

Sofern keine Verbindungen im Ablauf sind, sendet

und empfängt die Datenübertragungseinrichtung AU (Fig. 1) stetig eine bestimmte Bitfolge an die aus 3, CF und 4 bestehende Leitung. Diese Bitfolge besteht beispielsweise in der Sendephase aus einer 8-Bit-Gruppe mit der folgenden Bedeutung:

— ein erstes Bit (F) ist alternierend 0 und 1 und dient der Rahmensynchronisation;

— vom zweiten bis zum siebten Bit werden binäre 1 abgegeben, um später davon zu informieren, daß die Datenendeinrichtung DEE2 dieses Teilnehmers zugänglich (frei) ist;

— das 8. Bit ist 0, um anzuzeigen, daß keine Datenübertragung im Ablauf ist.

Zu Beginn erzeugt die mikroprogrammierte Einheit Um der Datenübertragungseinrichtung A U selbst die Bits der beschriebenen Bitgruppe. Während der Phasen PORT und 77? (F ig. 4) gruppiert die Einrichtung AU dann die Bits in DIBITS und moduliert sie gemäß dem DPSK-System, wodurch digitale Abtastungen erzeugt werden, die die Amplitude des DPSK-Signais wiedergeben. Die tatsächliche rechnerische Verarbeitung jeder der Abtastungen wird wie folgt durchgeführt:

In der Phase PORT wird in der boolesch-arithmetischen Einheit AL die Adresse des Festwert-Speicherteils des Speichers MD berechnet, an der die beiden Abtastungen enthalten sind, die den gegenwärtigen Wert des Sinus und des Cosinus des sinusförmigen Trägers enthalten. Diese Werte werden über die Verbindungen 16,18 und 19 und die Blöcke MX und SC zur boolesch-arithmetischen Einheit AL übertragen, die sie auf ihrer ausgangsseitigen Verbindung 15 zur Verfügung stellt Sie werden dann auf einen Befehl auf der Verbindung C7 hin im zugriffsfr^ien Speicherteil RAM des Speichers MD an den vorher von der Einheit AL über die Verbindung 20 gelieferten Adressen eingeschrieben.

In der folgenden Phase TR wird die Signalmodulation durchgeführt. Unter den im Fesiwertspeicherteil des Speichers MD (Fig.3) gespeicherten Konstanten befindet sich die Gesamtheit der Ablastungen des Ausgangs eines Formungsfilters des Übertragungssignals, wobei dieses Filter das Ziel hat, die Bandbelegung des Signals zu begrenzen, und mit einer Abiastfrequenz von 8 kHz arbeitet. Aus Gründen der technischen Gestaltung wird diese Formung am modulierenden Signal und nicht am modulierten Signal, das sich am Basisband befindet, durchgeführt. Zur Durchführung der Modulation ist eine Übertragung in das verschobene Band erforderlich. Dieses Band hat. wie allgemein in Fernsprechkanalmodems, eine Mitlenfrequenz von 180OkHz.

Wie noch ausführlicher beschrieben wird, wird diese Übertragung ins verschobene Band dadurch bewirkt. daß mit einer Rate von 8 kHz zwei dieser Abtastungen des Formungsfilters mit den entsprechenden Grundphasen- und Quadraturphasenabtastungen (Cosinus und Sinus) des Trägers bei 1800 Hz. die in der Phase PORT berechnet wurden und in einem anderen Teil des zugriffsfreien Teils von MD gespeichert worden sind, multipliziert werden.

Für diese Operationen wird die Adressierung des Speichers MD in der boolesch-aritnmetischen Einheit AL in der Phase TR auf der Grundlage der mit dem Steuersignal auf der Verbindung C\ (Fig. 3) zusammcnhängenden Information und des Signals auf der Verbindung 5 berechnet und über die Verbindung 20 zum Speicher MDgeleitet. Im einzelnen wird, nach wie vor in der Phase 77?, die erste, bezüglich der Bitfolge der Dibits die niedrigste Wertigkeit aufweisende Abtastung des Filters zuerst beim Lesen adressiert, dann stehen die Bits dieser Abtastung ausgangsseitig auf der Verbindung 16 zur Verfugung, sie werden jedoch nur vom Register RG auf den Befehl auf der Verbindung C8 hin eingespeichert

Anschließend liefert AL die Adresse der Sinusabtastung des sinusförmigen Trägers, die über die Verbindung 20 zum Speicher MD läuft. Ausgangsseitig von MD treten auf der Verbindung 16 die Bits der Abtastung des Sinus des Trägers auf, die automatisch im Multiplizierer M in kombinatorischer Weise mit den Bits der vorher im Register RG gespeicherten und über die Verbindung 22 in den Multiplizierer Meingespeisten Filterabtastung multipliziert werden. Die aus dieser Multiplikation resultierenden Bits werden vom Multiplizierer M über die Verbindung 23 dem Register RD eingespeist und hierin auf den Befehl auf der Verbindung C4 hin gespeichert

Auf den Befehl auf C3 hin wählt der Multiplexer MX die vom Register RD kommende Verbindung 17 und schaltet sie zu seiner Ausgangsverbindung 18 durch, und das Signal auf C2 stellt den Festwertmultiplizierer SC auf direkten Durchgang, also auf ein Multiplizieren mit 2°, des Signals auf der Eingangsverbindung 18 zur Ausgangsverbindung 19.

Auf den BefeM auf Cl hin speichert die boolescharithmetische Einheit AL in einem ihrer internen

jo Laderegister den Inhalt der an ihrem an die Verbindung 19 angeschlossenen Eingang liegenden Bits.

Sodann wird von AL über die Verbindung 20 im Speicher MD die zweite Abtastung des Riters adressiert, bezogen auf die Folge der Bits steigendet Wertigkeit der Dibits. Diese Bits werden in analoge» Weise ausgangsseitig auf der Verbindung 16 zur Verfugung gestellt und auf den Befehl auf C8 hin vom Register RG eingespeichert. Die Adresse der Abtastung des Cosinus des Trägers wird in der gleichen Weise von der Einheit AL über die Verbindung 20 an den Speicher MD gegeben, und die Bits dieser Abtastung werden ständig über die Verbindung 16 zum Multiplizierer M geleitet und dort mit den Bits der Filmabtastung multipliziert, die vorher in RG gespeichert wurden und

4; über die Verbindung 22 an den Multiplizierer M gegeben werden. Das Ergebnis dieser in M durchgeführten Multiplikation wird über die Verbindung 23 dem Register RD eingespeist und dort auf den Befehl auf C4 hin gespeichert.

-,0 Da sich mittlerweile die Befehle auf den Verbindungen C3 und C2 nicht geändert haben, übertragen weiterhin der Multiplexer MX und der Festwertmultiplizierer 5Cdie Bits von der Verbindung 17 unverändert über die Verbindung 19 zur Einheit AL Auf den Befehl auf Cl hin werden in der boolesch-arithmetischen Einheit 4Z.diese eingangsseitig auf 19 liegenden Bits mit dem vorher beschriebenen Inhalt des internen Laderegisters addiert, worin das Ergebnis dieser Summe gespeichert wird. Dieses Ergebnis wird von der Einheit AL zunächst über die Verbindung 15 zum Multiplexer MX geleitet und auf einen entsprechenden Auswahlbefehl auf der Verbindung C3 hin von MX über die Verbindung 18 zum Festwertmultiplizierer SC weitergegeben. Dort unterliegt es auf einen Befehl auf C2 hin einer 8-Bit-Zahlenbereichsänderung in Richtung auf den wenigerwcrtigen Teil, was eine Teilung durch 2^S bedeutet, so daß also die Bits der höchsten Wertigkeit an die Stellen der niedrigsten Wertigkeit der Konfigura-

tion gebracht werden. Diese Stellenverschiebung dient als Anpassung an die Kapazität des Umsetzers D/A, der Konfigurationen mit kleinerer Bitzahl als die Einheit AL verarbeitet

Es ergibt sich also, daß in der boolesch-arithmetischen Einheit AL ein Abtastwert des DPSK-Signals hergestellt wurde, der über die Verbindungen 15 und 7 (F i g. 2) zur Leitung übertragen wird. Tatsächlich ist in der Einheit AL eine Bitkonfiguration vorhanden, die aus der Summe der Produkte der beiden Abtastungen des Signalsformungsfilters mit den entsprechenden Abtastungen des Sinus und des Cosinus des Trägers erhalten worden ist.

Es ist nun wertlos, daß diese fertige Abtastung des DPSK-Signals die erste von fünf Abtastungen des Symbols ist, das das erste Dibit der vorher für die Phase, in der keine Verbindungen im Ablauf sind, beschriebenen Bitgruppe umfaßt. Die tatsächliche Emission dieser Abtastung erfolgt während der Phase U7 (Fig.4) an den Umsetzer D/A über die Verbindungen 15 und 7 (Fig.2, 3). Wie beschrieben, werden die einzelnen Abtastungen mit einer Rate von 8 kHz angegeben und anschließend vom Umsetzer D/A in analoge Form umgewandelt, für die notwendige Interpolation durch die Analogschaltung FLJ gefiltert und dann als Analogsignal auf die Schleife 3 gegeben.

Die zweite Abtastung wird die zweite von fünf Abtastungen des selben ersten Dibits. Die dritte Abtastung wird die dritte der fünf Abtastungen usw. bis zur sechsten Abtastung, die die erste der fünf Abtastungen des zweiten Dibits ist usf.

Die Übertragung der so erhaltenen Bitgruppe ist beendet, wenn 20 Abtastungen übertragen wurden, nämlich fünf Abtastungen für die vier Dibits der Bitgruppe.

Innerhalb der Periode des Signals 7"2 von 125 Mikrosekunden kann die Datenübertragungseinrichtung AU das von den Schleifen 3 kommende DPSK-Signal empfangen und verarbeiten.

Im einzelnen wird das DPSK-Signal, das in analoger Form entlang der Leitung übertragen wird, in der Analogschaltung Fl von Rauschsignalen gefiltert und von der Tast- und Halteschaltung SH mit einer Rate von 8 kHz (Signal 7"2) abgetastet und festgehalten. Von dort wird es durch den Umsetzer A/D in digitale Form umgewandelt und dann über die Verbindung 8 zum Multiplexer MX(F i g. 3) geleitet.

In der Phase / 8 (F i g. 4) liegt auf dieser Verbindung 8 eine parallele Bitkonfiguration, die digital die Amplitude und das Vorzeichen einer der von der Tast- und Halteschaltung SH erhaltenen Abtastungen wiedergibt. Noch in der Phase /8 bewirkt der Befehl auf Ci in MX die Auswahl des mit der Verbindung 8 verbundenen Eingangs und hält der Befehl auf Cl im Festwertmultiplizierer SC die direkte Durchschaltung zwischen der Eingangsverbindung 18 und Ausgangsverbindung 19 aufrecht. Der Befehl auf Cl an die boolesch-arithmetische Einheit AL bewirkt dann die Übertragung der Bits der empfangenen Abtastung von der eingangsseitigen Verbindung 19 zur ausgangsseitigen Verbindung 15.

Anschließend liefert die Einheit AL über die Verbindung 20 an den Speicher MDdie Adresse, auf der die auf der Verbindung 15 liegenden Bits zu speichern sind. Dieser Speichervorgang in MD erfolgt dann auf einen Befehl auf Cl hin. Das durch die soeben in MD gespeicherte Bitkonfiguration dargestellte Signal ist hier einer Bandbasisverschiebung zu unterwerfen, die derjenigen in der Sendephase komplementär ist. Zu diesem Zweck ist es erforderlich, die Bitkonfiguration mit den Abtastungen des Sinus und Cosinus des Trägers zu multiplizieren, die mit den bei der Beschreibung des Sendens erläuterten Abtastungen übereinstimmen, da eine nichtkohärente Modulation durchgeführt wird. Es ist dann auch erforderlich, eine Filteroperatjon durchzuführen, die die noch vorhandene Komponente mit der doppelten Trägerfrequenz eliminiert Diese Multiplikationen werden von der Einheit AL in der Phase RIC unter Verwendung des Multiplikatorblocks BM, des Speichers MD, des Multiplexers MX und des Festwertmultiplizierers SC anhand eines Vorgehens durchgeführt, das genau dem Vorgehen beim Senden im Zusammenhang mit der Phase 77? gleicht

Nach wie vor in der Phase RIC wird die Filteroperation sowohl im Grundphasen- als auch im Quadraturphasenzweig (Cosinus und Sinus) rf*st Produkts des von der Leitung empfangenen und in MD gespeicherten Signals und der Cosinus- und Sinus-Abta stungen des Trägers durchgeführt Diese Filteropera tion wird mit Hilfe zweier Transversalfilter bewirkt, die für die beiden Zweige gleich sind und jeweils eine gegebene Zahl L von Zwischenabzapfungen aufweisen. Die Filterkoeffizienten werden in einem vom beschrie benen Abschnitt unterschiedlichen Abschnitt des Fest wertspeicherteils im Speicher MD gespeichert

In einem weiteren unterschiedlichen Teil des zugriffsfreien Speicherteils von MD sind in geeigneten Zellen L+L Abtastungen gespeichert, die das Produkt des Werts des empfangenen, in L aufeinanderfolgenden Zeitpunkten, die um 125 us auseinanderliegen, abgetasteten Signals mit den L Abtastungen des sinusförmigen Trägers (Phase und Quadratur), wiederum wie beschrieben alle 125 μβ getastet, darstellen. Die Filteroperation

is wird in der boolesch-arithmetischen Einheit AL durchgeführt, indem die Produkte zwischen den Filterkoeffizienten und den Speicherinhalten der beschriebenen Speicherzellen des zugriffsfreien Speicherteils von MD, die praktisch die Verzögerungsstrecke des Filters bilden, summiert werden. Die Ergebnisse bezüglich der Filteroperation des Grundphasenzweigs sowie des Quadraturphasenzweigs werden im zugriffsfreien Speicherteil von MD gespeichert. Zu diesem Zeitpunkt sind also im zugriffsfreien

4~> Speicherteil zwei Abtastungen des empfangenen und auf das Basisband zurückgeführten Signals vorhanden, von denen eine vom Grundphasenzweig und die andere vom Quadraturphasenzweig erhalten wurde. Diese beiden Abtastungen verbleiben im zugrifsfreien Spei-

>o cherleil für die Dauer eines Symbols, so daß sie mit den Abtastungen verglichen werden können, die nach fünf Perioden des Signals 7"2 von 8 kHz verarbeitet werden. Dieser Vergleich dient bekanntlich dazu, die mit der Phasenverschiebung zwischen aufeinanderfolgenden Symbolen des von der Leitung empfangenen DPSK-Signals verbundene Information zu extrahieren und dadurch das Dibit des empfangenen Symbols wiederherzustellen. Der Vergleich wird in der Praxis zwischen den Filterresultaten (Grundphase und Quadraturphase) der gegenwärtigen Abtastung und den um fünf Abtastungen vorher eingespeicherten Filterresuitaten durchgeführt. Zur Durchführung dieses Vergleichs wirken, nach wie vor in der Phase RIC {Fig.4), die boolesch-arithmetische Einheit AL, der Multiplikator-

hi block BM und der Speicher MD in einer Serie überkreuzter Multiplikationen und anschließender Summierungen, die entsprechend dem bereits beschriebenen Vorgehen durchgeführt werden, so zusammen, daß die

Funktionen eines üblichen Vergleichsdetektors erfüllt werden. Am Ende des Detektionsvorgehens durch Vergleich sind in zwei Registern von AL zwei Abtastungen eingespeichert, von denen jede das demodulierte. Signal eines der beiden Bits des empfangenen Dibits wiedergibt. Dieses demodulierte Signal kann auch zur Dartellung des an sich bekannten Augendiagramms verwendet werden.

So geht die auf die Phase RIC nach F i g. 4 bezogene Demodulationsfunktion vorüber und es hat über das empfangene Dibit noch keine Entscheidung stattgefunden. Diese Entscheidung wird während der nachfolgenden Phasen DEC und DIBIT durchgeführt, wie später beschrieben wird.

In der Phase DEC berechnet die Einheit A L die Ableitung jedes der beiden demodulierten Signale, die am Ende der vorhergenden Vergleichsoperation erhalten wurden. Diese Ableitung wird praktisch als inkrementelles Verhältnis zwischen der Abtastung des demodulierten Signals und der Abtastung des zwei vorhergehende Perioden des Signals 7"2 von 8 kHz demodulierten Signals berechnet und ist der in der mittleren Abtastung berechneten Ableitung proportional. Die Rechenoperationen für die Ableitung werden von der Einheit AL in Zusammenarbeit mit dem Speicher MD durchgeführt.

Diese Ableitung wird von AL und MD mit der mittleren Abtastung korreliert, indem sie mit dem Vorzeichen dieser Abtastung multipliziert wird, so daß also die Information der Ableitung vom Vorzeichen des demodulierten Signals unabhängig wird. Die von den beiden demodulierten Signalen erhaltenen korrelierten Ableitungen werden von AL miteinander addiert, um eine einzige resultierende Ableitung zu erhalten, die dem arithmetischen Mittelwert dei beiden korrelierten, auf zwei Grundphasen- und Quadraturphasenzweige bezogenen Ableitungen proportional ist.

Ersichtlich besteht, ebenso wie bei den demodulierten Signalen, auch die resultierende Ableitung aus einer diskreten Folge digitalen Werte, die einander mit der Rate des Signals T2 folgen und einander jeweils fünf um fünf entsprechend den einzelnen empfangenen Symbolen zugeordnet sind.

Es wird dann der zeitliche Mittelwert jedes der fünf digitalen Werte jedes Symbols ermittelt, wodurch fünf neue Werte, nämlich Ableitungsabtastungen, erhalten werden, die den mittleren Trend der innerhalb jedes Symbols resultierenden Ableitung angeben. Praktisch wird dieser Mittelwert von AL und MD berechnet, die zusammen einen rekursiven Tiefpaßfilter erster Ord- w nung mit geeigneter Zeitkonstante nachbilden. Wie bekannt, fällt der optimale Entscheidungszeitpunkt mit dem Punkt der maximalen Öffnung des Augendiagramms zusammen. Das demodulierte Signal entspricht genau diesem Diagramm. Da man die Ableitung zur Verfügung hat, wird die Bedingung der maximalen öffnung des Auges umgesetzt in die Bedingung, daß die Ableitung zu Null wird und dieses Null an einem Punkt der Ableitung mit negativer Neigung auftritt.

Auf der Grundlage der erläuterten Gesichtspunkte genügt es, die Ableitungsabtastung mit dem am nächsten bei Null liegenden Wert von den fünf für die Ableitung beschriebenen Abtastungen zu identifizieren, unter der Voraussetzung, daß ihr eine positive Ableitungsabtastung vorausgeht und eine negative folgt, t'i Zur Ermöglichung dieser Wahl vergleicht zu jeder Periode des Signals T2, also alle 125 us, die boolescharithmetische Einheit AL die gerade berechnete Ableitungsabtastung mit den beiden vorhergehenden, zuvor in MD gespeicherten Abtastungen.

Dieser Vergleich wird folgendermaßen durchgeführt: mit A sei der Wert der gerade berechneten Ableitungsabtastung, mit B der der unmittelbar vorhergehenden und mit C der dem Wert B vorhergehenden Abtastung bezeichnet Es wird dann, noch in der Phase DEC, das Auftreten der folgenden vier Bedingungen überprüft:

a) A <0

b) C>0

c) IBI < \A I (Wert der Beträge)

d) IBI < ICI (Wert der Beträge).

Sobald die boolesch-arithmetische Einheit AL feststellt, daß eine dieser Bedingungen nicht erfüllt ist, wird die Phase DEC über den mit NO bezeichneten Weg verlassen und wieder in die Phase SYNC eingetreten, um die nachfolgende Abtastung des DPSK-Signals zu verarbeiten, sowohl hinausgehend als auch von der Leitung hereinkommend. Andernfalls wird der mit SI bezeichnete Weg verfolgt, wodurch man zur Phase DIBIT kommt Ersichtlich, wenn eine der fünf Ableitungsabtastungsn gewählt werden soll, muß der Weg NO viermal und der Weg 5/ einmal je Symbolintervall verfolgt werden.

In der Phase DIBIT führt die Einheit AL die Entscheidung am empfangenen Dibit durch und nimmt als optimalen Zeitpunkt für die Entscheidung selbst denjenigen an, der der Ableitungsabtastung B entspricht, also der mittleren in der Dreiergruppe von Abtastungen, die die genannten vier Bedingungen erfüllt haben.

Sodann ist die Phase PLL daran, in der die Einheit AL auf der Grundlage des Betrags und Vorzeichens der Ableitungsabtastung B den Korrek'urfaktor ε erzeugt, der bereits beschrieben wurde und der über die Verbindung 21 zurZeitgeberschal'.ung t/Tgeieitet wird. ■■

Im einzelnen vergleicht die Einheit AL den Betrag von B mit einer gegebenen Schwelle. Wird diese Schwelle nicht überschritten, so bedeutet dies, daß in der betrachteten Symbolperiode keine Korrektur erforderlich ist, und AL gibt den Wert ε = 0 ab. Wird andererseits die Schwelle überschritten, so prüft AL das Vorzeichen von B und teilt es dem Korrekturfaklor e zu, der einen vorgegebenen Betrag annimmt.

Die vom Signal ε an der Abtastzeit durch das Signal T2 des von der Leitung kommenden Signals durchgeführte Korrekturoperation minimalisiert als Folge den Wert des Betrags der ausgewählten Ableitungsabtastung B entsprechend dem Entscheidungszeitpunkt. Dies hat zur Folge, daß der Entscheidungszeitpunkt sich dem Zeitpunkt der maximalen Augenöffnung anpaßt. An dieser Stelle ist dann die von der Einheit durchgeführte Mo-Demodulation vollendet.

Es werden dann die Phase SGRR und die folgenden Phasen durchgeführt, während derer sowohl die vom Teilnehmer als auch die vom Netz erzeugten Signalisierungen verarbeitet werden.

Die Überlegungen gelten zunächst für den auch am Anfang in Betracht gezogenen Zustand, daß keine Verbindung besteht oder hergestellt wird und die beschriebene Bitgruppe (FIIlIIlO) übertragen wird, und daß das soeben erkannte und der Entscheidung unterworfene Dibit bei der Bildung der jetzt empfange-

in

nen Bitgruppe mitwirkt, die ebenfalls das Format (FlllHIO)hat

Andernfalls, nämlich wenn eine Verbindung hergestellt ist oder hergestellt oder gelöst wird, nimmt die Bitgruppe sowohl in der Empfangsphase als auch in der Sendephase eine andere Konfiguration an, nämlich:

— das erste Bit (F) ist stets alternierend 0 und 1 und dient der Rahmensynchronisation;

— vom zweiten bis zum siebten Bit können beide Konfigurationen 1 und 0 auftreten, da sie die gesendeten oder empfangenen Daten bilden, oder können vorgegebene Binärkonfigurationen auftreten, die Schaltkennzeichen vom Daten-Netz NRD (Fig. 1) zur Datenübertragungseinrichtung AUund umgekehrt darstellen; -

— das achte Bit steht auf 1, wenn eine Datenübertragung in Ablauf ist, also wenn die Bitkonfiguration vom zweiten bis zum siebten Bit die Bedeutung von Daten hat, und steht auf 0, wenn die Konfiguration ^ vom zweiten bis zum siebten Bit Schaltkennzeichen " wiedergibt

Die bereits beschriebenen Phasen SYNC bis PLL werden alle in der gleichen Weise durchlaufen, auch wenn eine Verbindung besteht hergestellt oder gelöst wird, und es werden die entsprechend unterschiedlichen Arten von Bitgruppen behandelt In der Phase SGRR prüft dann die Einheit AL Bit um Bit die empfangenen Dibits, um ihre Stellung in der einlaufenden Bitgruppe zu bestimmen. Hierfür zählt AL mit dem Betrag 8 die jo Zahl der empfangenen Bits: nachdem sie die Stellung des empfangenen Bits in der Bitgruppe festgestellt hat, verhält sich die Einheit AL konsequent in der im folgenden beschriebenen Weise.

Wird aufgrund der beschriebenen Zählung das empfangene Bit als das der Rahmensynchronisierung dienende Bit Fangenommen, so beginnt die Einheit AL in Verbindung mit dem Speicher MD einen Überprüfungsvorgang der Rahmenausrichtung der empfangenen Bitgrurpen, wobei die Prüfung im wesentlichen aus der Kontrolle des Abwechseins von 0 und 1 in der Folge der Bits F besteht Dieser Vorgang findet in der Phase ALL statt.

Zur Vermeidung des Rahmenausrichtungsverlusts aufgrund möglicher Demodulationsfehler erstreckt die Einheit AL die Überprüfung diei.es abwechselnden Auftretens auf eine geeignete, über zwei liegende Zahl von Bitgruppen und nimmt den Zustand der fehlenden Ausrichtung nur nach einer gegebenen Anzahl von Übertretungen des Altfcrniergesetzes an. Im einzelnen wird, wenn dieser Zustand der verlorengegangenen Ausrichtung festgestellt wird, die Phase AL auf dem Weg NO zur Phase RALL verlassen, wie später beschrieben wird Im anderen Fall, nämlich im ausgerichteten Zustand, wird die Phase ALL entlang v> dem Weg SI zu den Phasen /6, SGU, US, SGkT verlassen, die in diesem Fall des Bits F keinerlei Verarbeitungsoperation durchführen. Es wird dann wieder die Phase SYNC für die Verarbeitung der nachfolgenden Bits erreicht. to

In der Phase RALL wird die Wiederherstellung der Rahmenausrichtung dadurch erreicht, daß der in der Einheit AL enthaltene Betrag-8-Zähler um eine Stelle verschoben wird, so daß das nachfolgend eintreffende Bit als das Bit F verarbeitet wird. Erfüllt dann in jeder Bitgruppe dieses Bit, das »Spurbit«, die Bedingung des Alternierens zwischen 0 und 1 für eine gegebene Anzahl von Malen, so wird es als das Bit F erkannt und die Ausrichtung als wiederhergestellt betrachtet Diese Feststellung wird für mehr als zwei Bitgruppen durchgeführt, mit ebenso vielen Wiederholungen der Phasen ALL, RALL(F i g. 4).

Erfüllt andererseits dieses Spurbit noch nicht die Ausrichtungsbedingung, so wird der Vorgang durch weitere Verschiebungen des Betrag-8-Zählers von AL fortgesetzt, bis ein Spurbit gefunden wird, das die Ausrichtungsbedingung erfüllt

Die Bits vom zweiten bis zum siebten Bit und das achte Bit jeder empfangenen Bitgruppe werden als solche auf der Grundlage der von AL in der Phase SGRR empfangenen Bits durchgeführten Zähloperation erkannt und im zugriffsfreien Speicherten von MD gespeichert Für die Bits vom zweiten bis zum siebten Bit werden die Phasen ALL RALL J6, SGU, US und SGRT ohne jede Operation durchlaufen. Nur für das achte Bit werden die Phasen ALL und RALL ohne jede Operation durchlaufen.

Im folgenden wird der Austausch der von der Zwischenschaltung IN (Fig.2) kommenden, zur logischen Einheit UM gerichteten Information durch das Register RIbeschrieben. In der Phase /6 werden die auf der Verbindung 11 liegenden Datenbits über den Multiplexer MX und den Festwertniultiplizierer SC in die Einheit AL eingespeichert und werden die auf der Verbindung 12 liegenden Schaltkennzeichenbits zum Sequenzer SQ geleitet In der Phase SGU werden dann die Schaltkennzeichen des Teilnehmers auf der Grundlage der während der vorhergehenden Phase /6 geladenen Bits und auf der Grundlage der von der Leitung empfangenen und in der Phase SGRR geladenen Bitgruppe verarbeitet.

Im einzelnen bestimmen die auf der Verbindung 12 liegenden Bits die Adressierung des Festwertspeichers MM durch den Sequenzer SQ, da die von MM auf den Verbindungen 10 und 14 abgegebenen Mikrobefehle und somit der gesamte nachfolgende Fortgang des Mikroprogramms von der vom Teilnehmer über das Eingangsregister RI eintreffenden Schaltkennzeicheninformation abhängen. Ist der boolesche Zustand des achten Bits der von der Leitung empfangenen Bitgruppe eine 0, so werden das zweite bis siebte Bit der Bitgruppe als Schaltkennzeichenbits erkannt. Diese Erkennung erlaubt das Decodieren der empfangenen Schaltkennzeicheninformation und das Fällen passender Entscheidungen. In der Phase US werden die in der vorhergehenden Phase SGUverarbeiteten Bits über cii.s Ausgangsregister RU und die Zwischenschaltung IN (F i g. 2) zum Teilnehmer geleitet.

In der Phase SGRT werden auf der Grundlage der selben die Verarbeitung der Phase SGU bestimmenden Information entweder die Netz-Schaltkennzeichen beim Senden verarbeitet oder wird die auf die Leitung zu übertragende 8-Bit-Gruppe aufgebaut und im Speicher MD gespeichert.

Diese in vier Dibits unterteilte Bitgrüppe dient in den folgenden vier Symbolzeiten in der Phase TR der Erzeugung des auf die Leitung zu gebenden DPSK-Signals entsprechend dem beschriebenen Vorgehen.

Hierzu 3 HIrXt Zeichnungen

Claims

Patentansprüche;

1, Mikroprogrammierte Einheit zur Verwendung in teilnehmerseitigen und an ein Fernmeldenetz anzuschließenden Datenübertragungseinrichtungen, die über eine Leitung miteinander verbunden sind und in denen jeweils die mikroprogrammierte Einheit an einem ersten Eingang von der Leitung über ein Filter, eine Tast- und Halteschaltung und einen Analog/Digital-Umsetzer mit Abtastwerten und an einem zweiten Eingang von einer Datenendeinrichtung bzw. dem Fernmeldenetz über eine Zwischenschaltung und ein Eingangsregister mit Schaltkennzeichen und Daten speisbar ist und mit ihrem Ausgang über ein Ausgangsregister und eine Zwischenschaltung an die Datenendeinrichtung bzw. das Fernmeldenetz oder über einen Digital/Analog-Umsetzer und ein Filter an die Leitung anschließbar ist, dadurch gekennzeichnet, daß die zeitmultipie.: vom ersten und vom zweiten Eingang aufnehmende mikroprogrammierte Einheit (UM) die am ersten Eingang (8) eingehenden Abtastwerte demoduliert, aus ihnen die Schaltkennzeichen extrahiert und am Ausgang (15,5) zur Datenendeinrichtung (DEE2) bzw. zum Fernmeldenetz (NRD) die demodulierten Abtastwerte und die Schaltkennzeichen abgibt und daß sie die am zweiten Eingang (6) eingehenden Daten und die Schaltkennzeichen, die sie in einen Datenfluß umformt, miteinander kombiniert, den resultierenden Datenfluß moduliert und ihn am Ausgang(15,7) zur Leitung (3) abgibt.

2. Mikroprogrammierte Einheit nach Anspruch 1, dadurch gekennzeichnet, dai sie eine Verarbeitungsschaltung (UE) und eine Steuerschaltung (UC) enthält;

daß die Verarbeitungsschaltung folgende Hauptbestandteile umfaßt:

— eine Recheneinheit (AL)emes Mikroprozessors,

— einen Multiplikatorblock (BM), der schnelle Multiplikationen paralleler Bitkonfigurationen durchführt,

— einen Speicher (MD), der aus einem Festwert-Speicherteil und einem zugriffsfreien Speicherteil besteht und in Verbindung mit der Recheneinheit (AL) und dem Multiplikatorblock (BM) als Datenspeicher wirkt,

— einen Multiplexer (MX), der die zur Recheneinheit (AL)zu sendende Konfiguration wählt und

— einen programmierbaren Zahlenbereichsänderer (SC), der Multiplikationen und/oder Divisionen mit Beträgen gleich einer Potenz von 2 an der vom Multiplexer (MX)ausgewählten Bitkonfiguration durchfuhrt,

von denen der Multiplexer (MX) eingangsseitig an die beiden Eingänge (6,8) der mikroprogrammierten F.inhcit und an die Ausgänge des Speichers (MD)und des Multiplikatorblocks (BM) und an den Ausgang der Recheneinheit (AL), der zugleich der Ausgang der mikroprogrammierten Einheit ist, und ausgangsseitig über den Zahlenbereichsänderer (SC) an die Recheneinheit angeschlossen ist, der Speicher (MD) eingangsseitig an den Ausgang der Recheneinheit (AL), der zugleich der Ausgang der mikroprogrammierten Einheit ist. und an einen Adressenausgang (20) der Recheneinheit und ausgangsseitig sowohl unmittelbar als auch über den Multiplikatorblock (BM) an Eingänge des Multiplexers (MX) angeschlossen ist;

und daß die Steuerschaltung (UC) folgende Hauptbestandteile umfaßt:

— einen aus einem Festwertspeicher bestehenden Programmspeicher (MM), der eine geordnete Gruppe erforderlicher Mikrobefehle enthält,

— einen Sequenzer (SQ), der die betriebliche Mikrobefehlfolge überwacht und dem Programmspeicher (MM) die Adresse des sogleich auszuführenden Mikrobefehls liefert, und

ίο — ein Register (P), das die vom Programmspeicher (MM) empfangenen Mikrobefehle in entsprechende Steuerbitkonfigurationen (auf Ci, CI, C3, CA, CT, CS) umwandelt und ein Binärsignal (S), das die konstante Charakteristik jedes Mikrobefehls bildet, identifiziert,

von denen der Sequenzer (SQ) über den zweiten Eingang (6) der mikroprogrammierten Einheit sowie von der Recheneinheit (AL) der Verarbeitungsschaltung (UE) und vom Programmspeicher (MM) ansteuerbar ist und seinerseits den Programmspeicher ansteuert, dessen Ausgangssignale über ein Register (P) als Steuersignale den verschiedenen Schaltungen der Verarbeitungsschaltung zugeleitet sind.

3. Mikroprogrammierte Einheit nach Anspruch 2, dadurch gekennzeichnet, daß der Multiplikatorblock (BM)aus folgenden Einzelschaltungen besteht:

— einem ersten Register (RG), das als Pufferspeicher wirkt und aufeinanderfolgend die Konfigu-

jii rationen von aus dem Speicher (MD) gelesenen

parallelen Bits empfängt;

— einem Multiplizierer (M), der eine parallele kombinatorische Multiplikation der am Ausgang des ersten Register ^erliegenden Bitkonfigura-

j-, tion mit der nachfolgend gelesenen Bitkonfiguration durchführt, sobald letztere am Eingang des ersten Registers f/?G,leintrifft;

— einem zweiten Register (RD). das ebenfalls als Pufferspeicher dient um' vinibergehend das ausgangsseitig am Multiplizierer (M) auftretende Ergebnis speichert.

4. Mikroprogrammierte Einheit nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß in der Datenübertragungseinrichtung (AU. AC) der erste

4-, Block (UE) und der zweite Block (UC) verbunden arbeiten und so programmiert sind, daß sie in Realzeit außer den Mo-Demodulationsoperationen auch für Datenübertragungseinrichtungen charakteristische Signalis'ierungsoperationen ausführen.

Vi 5. Mikroprogrammierte Einheit nach einem der

Ansprüche 2 bis 4, dadurch gekennzeichnet, daß sie noch einen dritten Block (UT) umfaßt, der aus folgenden Einzelschaltungen besteht:

— einem digitalen Oszillator (OD), der eine -,-, Grundfrequenz (/"o) erzeugt;

— einem ersten Frequenzteiler (DT), der die Grundfrequenz (/Ό) durch 3 teilt und ein Haupttaktsignal (7Ί) erzeugt;

— einem programmierbaren Frequenzteiler (DP), M) der zur Erzeugung einer programmierten Frequenz {Q die GfUndffeqüenz (Λ>) Um einen gegebenen Koeffizienten (N) teilt, der durch einen Korrekturfaktor (κ), der in jedem Symbolintervall von der Rechnereinheit (AL) erzeugt

μ wird, erhöht oder erniedrigt wird;

— einem dritten Frequenzteiler (DF), der die vom programmierbaren Frequenzteiler (DP)erzeugte programmierte Frequenz (f_a) durch Konstanten

6_t 20, 120 teilt und so drei Zeitsignale (Γ2, 73, Γ4) erzeugt, die für den gesamten Betrieb der Einrichtung erforderlich sind.

6, Mikroprogrammierte Einheit nach Anspruch 5„ dadurch gekennzeichnet, daß in der Datenübertra* gungseinrichtung (AU)der erste Block (UE)und der dritte Block (UT) zusammenarbeiten und sei programmiert sind, daß sie die örtliche Taktung vollständig -Jawohl nach Frequenz als auch nach Phase an die Netz-Taktung ketten, und zwar durch eine phasenverriegelte Schleife, die aus folgenden Teilen besteht: aus dem programmierbaren Frequenzteiler (DP), aus dem dritten Frequenzteiler (DF), aus der das erste (T2) der Zeitsignale zu einem der beiden Umsetzer, nämlich zu einem Analog/Digital-Umsetzer, und zur Abtasteinrichtung (SH) führenden Verbindung, aus dem Analog/Digital-Umsetzer und dem Abtaster, aus der Recheneinheit. (AL) und aus der den Korrekturfaktor (ε) des programmierbaren Frequenzteilers (DP) führenden Verbindung (21).

7. Mikroprogrammierte Einheit nach Ar-pruch 6, dadurch gekennzeichnet, daß zur Bewirkung der Kettung an die Datenübertragungseinrichtung die Frequenzen der drei Zeitsignale (T2, Γ3, Γ4), die vom dritten Frequenzteiler (DF) erzeugt werden, in Realzeit um einen Verschiebungsfaktor ([/Ό/Λ/] ■ ε), der proportional dem Korrekturfaktor (ε) ist. veränderbar sind.