DE2907799A1

DE2907799A1 - Verfahren und anordnung zum steuern des zugriffs zu einem arbeitsspeicher

Info

Publication number: DE2907799A1
Application number: DE19792907799
Authority: DE
Inventors: Spurgeon Graves Hogan; Carleton Edward Werve; Edward Chor-Cheung Wong
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1978-03-07
Filing date: 1979-02-28
Publication date: 1979-09-13
Also published as: JPS5727546B2; GB2015216A; IT1164985B; FR2419561B1; JPS54118739A; FR2419561A1; US4169284A; GB2015216B; IT7920569A0

Description

Anmelderin: International Business Wachines

Corporation, Armonk, NY 10504

heb~om

Verfahren und Anordnung zum steuern des Zugriffs zu einem Arbeits B\eicher

Die Lrfindung betrifft ein Verfahren und eine Anordnung für die Zugriffssteuerung zu einem Arbeitsspeicher in einer Datenverarbeitungsanlage, wobei der Prozessor und der Hauptspeicher ohne gegenseitige Beeinträchtigung gleichzeitig mit ihren höchsten übertragungsgeschwindigkeiten Zugriff zum Arbeitsspeicher erhalten können.

Leschreibung des Standes der Technik

Der durch die US-Patentschrift 3 705 388 belegte Stand der Technik offenbart eine Anordnung, bei der die übertragung einer Datenzeile aus dem Hauptspeicher nach dem Arbeitsspeicher unterbrochen wird, damit der Prozessor in dem Arbeitsspeicher Zugriff zu einer anderen Datenzeile erhalten kann. Die US-Patentschrift 3 588 829 offenbart eine Anordnung, bei der eine Anforderung des Prozessors zum Datenzugriff im Arbeitsspeicher solange verzögert wird, bis ein derzeitig ablaufender Zugriff des Hauptspeichers zum Arbeitsspeicher zum Abruf einer Datenzeile beendet ist. Die US-Patentschrift 3 806 888 offenbart eine Anordnung :

zum schnellen Auslesen eines Hauptspeichers, so daß jede Datenzeile über einen Pufferspeicher an den Arbeitsspeicher in der Zeit übertragen werden kann, die normalerweise für die ■ übertragung eines Portes vom Hauptspeicher benötigt wird. Keine dieser Patentschriften offenbart das erfindungsgemäße ' Verfahren oder die zugehörige Anordnung, durch die ein ' Hauptspeicher oder ein Prozessor gleichzeitig mit der höchsten übertragungsgeschwindigkeit ohne gegenseitige störende Be- ! einflussung Zugriff zu einem Arbeitsspeicher erhalten können.

^PO978003 809837/0622

ohne daß äabei zusätzliche Pufferspeicher erforderlich sind ouer daß dabei der Arbeitsablauf im Hauptspeicher oder im Prozessor unterbrochen v/erden muß.

Zusammenfassung der Erfindung

Aufgabe der Erfindung ist es also, ein Verfahren und eine Anordnung zu schaffen, durch die ein Prozessor Zugriff zum Arbeitsspeicher erhalten kann, während gleichzeitig wegen einer Zugriffsanforderung des Prozessors eine Datenzeile vom Hauptspeicher an den Arbeitsspeicher übertragen wird. Dies soll Insbesondere mit der höchstmöglichen Zugriffsgeschwindigkeit erfolgen, die mindestens doppelt so hoch ist, wie die höchste Anforderungsgeschwindigkeit des Prozessors, so daß Prozessor und Hauptspeicherzugriff zu verschiedenen Datenzeilen Im Arbeitsspeicher ohne gegenseitige störende Beeinflussung, Verzögerung, zusätzliche Pufferung oder Unterbrechung entweder des Prozessorzugriffs oder des Hauptspeicherzugriffs durchgeführt werden können.

Durch die vorliegende Erfindung wird die störende Beeinflussung im Arbeitsspeicher zwischen Prozessor (z. B. CPU) und Hauptspeicher bei Zugriff zum Arbeitsspeicher beseitigt, ohne daß eine Pufferung oder eine Verzögerung für die Zugriff soperationen erforderlich ist, während der Hauptspeicher eine Datenzeile (z. B. einen Datenblock) an den Arbeitsspeicher überträgt, es sei denn, daß der Prozessor Zugriff zu der eben abgerufenen Datenzeile sucht. Viele Zugriffsanforderungen des Prozessors gehen jedenfalls nach einer anderen Datenzeile im Arbeitsspeicher, als die eben aus dem Hauptspeicher nach dem Arbeitsspeicher übertragene Datenzeile. Durch die Erfindung wird also ein gleichzeitiger Zugriff des Prozessors und des Hauptspeichers zum Arbeltsspeicher dadurch ermöglicht, daß eine entsprechende Arbeitsspeichersteuerung vorgesehen wird, die für jeden Prozessor- ;zyklus zwei schnelle Zyklen durchführt, so daß der Arbeitsspeicher in einem dieser schnellen Zyklen für einen Zugriff ;

PO 978 003

909837/0 822

durch den Prozessor zur Verfügung steht und im anderen schnellen Zyklus für den Hauptspeicher verfügbar ist.

Für den Fall, daß der Prozessor Zugriff zu einer gerade vom Hauptspeicher nach eiern Arbeite speicher übertragenen Datenzeile Zugriff verlangt, wird diese Prozessoranforderung solange aufgehalten, bis die Datenzeile im Arbeitsspeicher zur Verfügung steht, es sei denn, diese Anforderung umgeht den Arbeitsspeicher und gelangt unmittelbar an den Prozessor. Die Adresse der gerade ablaufenden vom Hauptspeicher ausgehenden übertragung (weiche in einem Adreßregister abgespeichert ist), wird mit der Adresse der Anforderung des Prozessors verglichen und damit bestimmt, ob sie verschieden sind oder nicht. Sind die Adressen gleich, dann wird die übertragung der Datenzeile vom Hauptspeicher nach dem Arbeitsspeicher vollständig durchgeführt, bevor ein Zugriff des Prozessors zugelassen wird.

Die Erfindung wird nunmehr anhand eines Ausführungsbeispiels in Verbindung mit den beigefügten Zeichnungen näher erläutert.

In den Zeichnungen zeigen

Fign. 1A und 1B ein Blockschaltbild einer bevorzugten Ausführungsform der Erfindung und

Fig. 2 Einzelheiten der Steuerschaltungen für den

Hauptspeicher in Fig. 1. ;

Kurze Beschreibung der bevorzugten Ausführungsform Fig. 1A und 1B zeigen die bevorzugte Ausführungsform einer Schaltung zur Durchführung der Erfindung. Die Funktion des Prozessors bei der Durchführung von Befehlen ist durch den ..Block 10 dargestellt. Dieser Block enthält einen Taktgenerator 10A, der die Maschinenzyklen des Prozessor taktmäßig Steuert, und ein Zugriffsanforderungsregister 1OB, das

Zugriffsauforderungen an einen Speicher über eine Leitung 10C

PO 978 003

909837/0622

abgibt,, über die die Speicheradresse einer Anforderung nach einen JjifOrderungsadressregister (F/^R) 11 und einera Verzeichnisspeicher 14 des Arbeitsspeichers weitergeleitet wird. Der Verzeichnisspeicher 14 des Arbeitsspeichers wird daraufhin überprüft, ob die angeforderten Daten (entsprechend der Anforderungsadresse) in dem zugeordneten Arbeitsspeicher 31 liegen. Sind die Daten nicht im Verzeichnisspeicher 14 des Arbeitsspeichers angezeigt, dann wird ein Auswahlsignal für den Hauptspeicher über ein UND-Glied 21 erzeugt und bewirkt, daß die Hauptspeichersteuerung 37 den Abruf einer Datenzeile aus dem Hauptspeicher einleitet. Der Abruf einer Datenzeile aus dem hauptspeicher erfolgt als eine festliegende Anzahl xaehrerer paralleler Gruppen, wobei jede Gruppe der Ureite der Bauptspeicherdatenleitung 36A entspricht. Genauer gesagt, wird die zum Abruf von Daten aus dem Hauptspeicher benutzte Adresse zur Adressierung der angeforderten Gruppe von H Datengruppen in der abzurufenden Datenzeile in das FAR 11 eingegeben. Ein Zähler 13 überwacht die Datengruppen in der Zeile, wenn sie vom Hauptspeicher übertragen werden. Der Zähler 13 zählt bis N. (Wenn beispielsweise jeder Aufruf für eine Seile aus vier Doppelworten besteht und die Hauptspeicherdatenleitung für den Zugriff zu einer Doppe Iwortgruppe eine Breite von einem Doppelwort auf v/eist, dann ist N = 4. Somit wird der Zähler 13 jedesmal dann um eins weitergeschaltet, wenn ein Doppelwort aus dem Hauptspeicher in den Arbeitsspeicher geladen wird.) Der Zähler erzeugt nach K Zählschritten ein die Durchführung der überitragung einer Datenzeile anzeigendes Signal und liefert in !der Zwischenzeit, bis der Zählerstand N erreicht ist, ein (Signal, das die laufende übertragung einer Datenzeile anzeigt. Der Zähler 13 wird zu Beginn eines jeden Abrufs einer 'Datenseile durch einen Speicheranforderungs-Taktzyklus auf !Leitung 1OF zurückgestellt.

jDer durch den Prozessor angeforderte Zugriff stellt die

ι
tO 978 U03

909837/0822

erste vom Hauptspeicher beim Abruf einer Datenzeile übertragene Datengruppe dar. Diese Datengruppe wird außerdem über das UND-Glied 26 in den Arbeitsspeicher eingegeben, und der Verzeichnisspeicher 14 wird durch übliche Schaltmittel auf den neuesten Stand gebracht, so daß alle im Arbeitsspeicher enthaltenen gültigen Daten dort aufgezeichnet sind. Die Verbleibenden Datengruppen der zu übertragenden Datenzeile werden dann nacheinander, wie sie vom Hauptspeicher abgegeben v/erden, in den Arbeitsspeicher geladen. Der Abruf einer Datenzeile kann dabei eine größere Datenmenge liefern, als durch den Prozessor angefordert ist, obgleich die erste Gruppe die angeforderten Daten enthält.

Der Zugriff zum Arbeitsspeicher 31 kann mit der doppelten Zyklusfrequenz des Prozessors durchgeführt werden. Dabei ist . der Arbeitsspeicherzyklus in bezug auf den Prozessor-Maschinenzyklus so organisiert, daß der erste Halbzyklus (d. h. Takt : ,1/2 Zyklus A) durch den Arbeitsspeicher für die Taktgebung j !für Anforderungen durch den Prozessor und der zweite Halb- ■ zyklus (d. h. Takt 1/2 Zyklus B) durch den Arbeitsspeicher ,zur taktmäßigen Steuerung bei der Übertragung von Daten bei i ,einem Abruf einer Datenzeile vom Hauptspeicher benutzt werden, j

■ i

!Wenn der Prozessor über Leitung 1OC eine Zugriffsanforderung ^;abgibt, wird der Verzeichnisspeicher 14 des Arbeitsspeichers j !überprüft und damit festgestellt, ob diese Daten im Arbeits- ; speicher liegen. Gleichzeitig wird in der Vergleichsstufe 12 j ein Vergleich zwischen der neuen Anforderungsadresse des Prozessors auf Leitung 1OC und der im FAR 11 liegenden Adresse durchgeführt, wo die letzte Anforderungsadresse des Hauptspeichers eingespeichert ist. Liegen die gesuchten Daten im Arbeitsspeicher und (1) läuft derzeit kein Abruf einer Datenzeile ab (durch Fehlen eines Signals auf Leitung 13A angedeutet) oder (2) die derzeitige Anforderungsadresse und die letzte Anforderungsadresse sind nicht gleich (durch

PO 978 003

909837/0622

kein Signal auf Leitung 12A angezeigt), dann wird die Anforderung des Prozessors sofort als zulässig erkannt, so daß die Im Arbeitsspeicher liegenden Daten unmittelbar vom Arbeitsspeicher an den Prozessor übertragen werden, während gleichzeitig jeder bestehende Abruf eines Hauptspeicherblocks nach den Arbeitsspeicher ohne Unterbrechung weiterläuft. Dies wird durch das UND-Glied 16 erreicht, das für Bedingung (1) und/oder (2) ein inaktives Ausgangssignal an eine Inverterstufe 17 liefert, die mit Ihrem Ausgangssignal wiederum ein UND-Glied 18 ansteuert. Das auf Leitung 14A ankommende, einen erfolgreichen Vergleich mit dem Verzeichnisspeicher des Arbeitsspeichers darstellende Signal entsperrt dann das UND-Glied 18, das ein Ausgangssignal abggibt, das das UKD-glied 22 ansteuert, so daß die über Leitung 1OC ankommende Prozessor-Anforderungsadresse während eines Takt-IIalbzyklus A durchgelassen wird, der vom Taktgenerator 1OA über Leitung 10E ankommt. Die Anforderungsadresse durchläuft dann ein ODER-Glied 24 und adressiert die im Arbeitsspeicher liegenden Daten, so daß die Daten im Ausgangsregister 32 des Arbeitsspeichers sur Verfügung stehen, von wo sie über ein ODER-Glied 33 und eine Leitung 33A an den Prozessor 10 übertragen werden.

Wenn andererseits die Vergleichsstufe 12 auf ihrer Ausgangsleitung 12A ein Gleichheit anzeigendes Ausgangssignal liefert, während der Zähler 13 anzeigt, daß eine aufgerufene Datenzeile gerade nach dem Arbeitsspeicher übertragen wird, dann wird das UND-Glied 16 aufgetastet, wodurch das UND-Glied 18 und damit das UND-Glied 22 gesperrt werden. Damit wird die auf Leitung 1OC liegende Leseanforderung an den Arbeitsspeicher gesperrt, und der Arbeitsspeicher kann die Anforderung solange nicht aufnehmen, bis die Datenübertragung vom Hauptspeicher nach dem Arbeitsspeicher abgeschlossen ist.

Wird aufgrund einer Zugriffsanforderung auf Leitung 1OC die gesuchte Datenseile im Arbeitsspeicher nicht aufgefunden,

PO 978 003

909837/0622

darm wird ein entsprechendes Signal vom Verzeichnisspeicher 14 über Leitung 19A abgegeben, die das UND-Glied 21 entsperrt. Wenn derzeit kein Abruf einer Datenzeile abläuft, was durch ein auf Leitung 1315 auftretendes, einen abgeschlossenen Datenzeilenabruf anzeigendes Signal zu dera Zeitpunkt angezeigt wird, zu dera auf Leitung 1OF ein Speicheranforderungstaktzyklussignal auftritt, dann entsperrt ein auf Leitung 21A auftretendes Hauptspeicherauswahlsignal das UND-Glied 25, so daß die im FAR 11 liegende Anforderungsadresse zusammen mit dem hauptspeicher-Auswahlsignal auf der Kauptspeicher-Auswahlleitung 3OA mit den beiden Leitungen 21A und 25A nach der Hauptspeicher-Steuerschaltung 37 durchgelassen wird.

Die Datengruppen der angeforderten Datenzeile werden dann durch die Hauptspeichersteuerschaltung 37 im Hauptspeicher 36 abgerufen und über Ausgangsleitung 36A abgegeben, wobei aie Durchschaltung durch Signale für den Takt-Halbzyklus B auf Leitung 10D erfolgt. Jede ausgegebene Datengruppe wird durch ein auf der Daten-halbzyklus B Datenfortschaltleitung 37A auftretendes Signal, das den Zähler 13 fortschaltet und _: die Daten auf der Leitung 36A über das UND-Glied 26 nach dem ; Schreib-Dateneingang 26A des Arbeitsspeichers 31 durchläßt, so I daß jede Datengruppe in dem Arbeitsspeicher abgespeichert ' wird. '

Fig. 2 zeigt die Prioritätsauswahl und die Taktschaltungen in j

der llauptspeichersteuerschaltung 37 im einzelnen. Ein Haupt- j

speicher-Prioritätsregister 41 ist über Hauptspeicherausvrahl- J

leitungen 30A bis 13A an den Prozessor 10 und andere Pro- J

zessoren angeschlossen, die Zugriff zu diesem Hauptspeicher [

,haben, und nimmt außerdem die Hauptspeicherauswahlleitungen \ 23OA bis 33OA von allen Kanälen auf, die Zugriff zu diesem

Hauptspeicher haben. Eine Prioritätsschaltung in dem Haupt- :

speicher-Prioritätsregister 41 wählt eine Anforderung auf ,

einem der Haupt speicher auswähle ingänge dann aus, wenn an ■

PO 978 003

909837/0622

einem oder mehreren der Eingänge eine Anforderung auftritt und gibt die ausgewählte Anforderung über Leitung 41ä zusam-Hiea mit. einer Kennzeichnung ClD) "des der ausgev/ählten Anforderung zugeordneten Prozessors ab» -

Έχη Hauptspeichertaktring 42 nimmt die über Leitung 41A und 41B kommenden Signale auf und wird durch die über Leitung 1OD kommenden Taktimpulse im Takt-Halbzyklus B fortgeschaltet, bis zum Ablauf äer für den Zugriff der Signalgruppen zur :Verfügung stehenden Zeit zum Abruf der angeforderten Daten-¹ seile im Hauptspeicher 36. Ein vom Hauptspeichertaktring 42 ,abgegebenes Datenfortschaltsignal entsperrt ein UND-Glied 43 !und läßt damit einen auf Leitung 1QD ankommenden Impuls aus Idem Takt*-fialbzyklus B als das Datenfortschaltsignal auf !Leitung 37& für jede Signalgrappe in der aufgerufenen Daten zeile, die an den Arbeitsspeicher abgegeben wird, durch.

PO 978 003

909837/0622

Claims

2907739

L·A.JLJuL N .T AMSP R Ü C H E

Verfahren zum gleichzeitigen Adressieren eines Arbeitsspeichers durch einen Prozessor und durch eine Speichereinheit, dadurch gekennzeichnet, daß zunächst für jeden Prozessor-Maschinenzyklus zwei Zugriffstaktzyklen (A, B) für den Arbeitsspeicher erzeugt v/erden, wobei der eine Zugriffstaktzyklus für die Taktgabe bei einer Zugriffsanforderung des Prozessors an aen Verzeichnisspeicher des Arbeitsspeichers und der andere Zugriffstaktzyklus für die Taktgabe bei der Übertragung einer jeden Datengruppe einer Datenzeile von der Speichereinheit an den Arbeitsspeicher verwendet wird,

daß dann bestimmt wird, ob für eine Zugriffsanforderung des Prozessors eine vollständige Datenzeile in dem Arbeitsspeicher vorhanden ist und daß damit die Übertragung einer Datenzeile an den Arbeitsspeicher gleichzeitig mit einer Zugriffsanforderung des Prozessors an den Arbeitsspeicher ermöglicht wird, so daß die Übertragung der Datenzeile an den Arbeitsspeicher durch die gerade laufende Zugriffsanforderung des Prozessors an den Arbeitsspeicher nicht beeinträchtigt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Zugriffsanforderung des Prozessors nur dann gesperrt wird, wenn bei der Feststellung ermittelt wird, daß die vollständige vom Prozessor angeforderte Datenzeile nicht im Arbeitsspeicher liegt.
3. Anordnung zur Durchführung eines Verfahrens nach Anspruch 1 und 2 mit einem Prozessor (10) mit Taktgenerator (10A) una Sugriffsanforderungsregister (10B), einem Arbeitsspeicher (31) mit Ausgaberegister (32)

H) 978 003

909837/0022

und zugeordnetem Verzeichnisspeicher und einer bpeichereinheit (36),
dadurch gekennzeichnet,

uaß der Taktgenerator für jeden Zyklus einer Zugriffsanforüerung des Prozessors mindestens zwei Zugriffszyklen (A, ü) für einen Zugriff zu dem Arbeitsspeicher (31) liefert, wobei der erste Arbeitsspeicher-Taktzyklus für jede Prozessor-Zugriffsanforderung an den Arbeitsspeicher und der zweite Arbeitsspeicher-Taktzyklus für jede abgerufene Datengruppe in einer von der Speichereinheit (36) nach dem Arbeitsspeicher zu übertragenden Datenzeile bestimmt ist, daß dabei der Verzeichnisspeicher (14) die Speicherung einer vollständigen vom Prozessor (10) angeforderten Datenzeile im Arbeitsspeicher anzeigt, daß ferner eine Vergleichsstufe (12) zum Vergleich der vom Prozessor angeforderten Datenzeile (Ltg. 10C) mit jeder nach dem Arbeitsspeicher übertragenen Datenzeile vorgesehen ist, und

daß für die Durchschaltung jeder aufgerufenen Datengruppe während des zweiten Arbeitsspeicher-Taktzyklus (B) und für die Durchschaltung jeder Prozessor-Zugrif fsanforderung nach dem Arbeitsspeicher (31) während des ersten Arbeitsspeicher-Taktzyklus (A) je eine Torschaltung (26 bzw. 22) vorgesehen ist, die diese Durchschaltung solange zulassen, wie der Verzeichnisspeicher (14) das Vorhandensein der vollständigen Datenzeile im Arbeitsspeicher (31) anzeigt (Ltg. 14A) oder die Vergleichsstufe (12) anzeigt, : daß die Prozessor-Zugriffsanforderung (10C) nicht für eine gerade an den Arbeitsspeicher übertragene ι Datenzeile bestimmt ist (Ltg. 13A).
4. Anordnung nach Anspruch 3, dadurch gekennzeichnet,

daß zum Sperren einer Prozessor-Zugriffsanforderung dann, wenn die Vergleichsstufe anzeigt, daß diese

PO 978 003

909837/0622

Anforderung auf eine Datenzeile gerichtet ist, die soeben nach dem iirbeisspeicher übertragen wird, eine Sperrschaltung (Zähler 13, UND-Glied 16, Inverterstufe 17) vorgesehen ist, so daß die Übertragung der Datenzeile von der Speichereinheit nach dem Arbeitsspeicher ungehindert ablaufen kann.
5. Anordnung nach Anspruch 4_r dadurch gekennzeichnet, daß ein erates durch den ersten Arbeitsspeicher-Taktzyklus (Zs.) betätigbares und durch die Sperr:- schaltung (13, 16, 17) ansteuerbares UND-Glied (18) zur Durchschaltung jeder Prozessor-Zugriffsanforderung nach dem Arbeitsspeicher vorgesehen ist, die solange wirksam ist, als die SperrschaLtung nicht betätigt ist, und

daß ein zweites auf den zweiten Arbeitsspeicher-Taktj zyklus (B) ansprechendes UND-Glied (26) für die ι übertragung jeder aufgerufenen Datengruppe in jeder Datenzeile von der Speichereinheit nach dem Arbeits— ■ speicher vorgesehen ist.

i6. Anordnung nach Anspruch 5, dadurch gekennzeichnet,

daß der Speichereinheit (36) eine Speichersteuerung ι (37; Fig. 2) zugeordnet ist, die die taktmäßige ! übertragung jeder aufgerufenen Datengruppe von der Speichereinheit nach dem Arbeitsspeicher während des

zweiten Arbeitsspeicher-Taktzyklus steuert.

PO 978 003

§09837/0622