DE2932749A1 - Pruefeinrichtung zur fehlerdiagnose in mehrrechner-systemen, insbesondere in multimikrocomputer-systemen - Google Patents

Pruefeinrichtung zur fehlerdiagnose in mehrrechner-systemen, insbesondere in multimikrocomputer-systemen

Info

Publication number
DE2932749A1
DE2932749A1 DE19792932749 DE2932749A DE2932749A1 DE 2932749 A1 DE2932749 A1 DE 2932749A1 DE 19792932749 DE19792932749 DE 19792932749 DE 2932749 A DE2932749 A DE 2932749A DE 2932749 A1 DE2932749 A1 DE 2932749A1
Authority
DE
Germany
Prior art keywords
signal
switch
address
display device
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19792932749
Other languages
English (en)
Inventor
Eduard Dipl.-Ing. 8000 München Scheiterer
Hans 8034 Germering Thinschmidt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19792932749 priority Critical patent/DE2932749A1/de
Priority to US06/161,208 priority patent/US4334308A/en
Priority to EP80104690A priority patent/EP0024045A1/de
Priority to JP11096280A priority patent/JPS5631149A/ja
Publication of DE2932749A1 publication Critical patent/DE2932749A1/de
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/25—Testing of logic operation, e.g. by logic analysers

Description

SIEMENS AKTIENGESELLSCHAPT Unser Zeichen Berlin und München YPA P 7 Π 8 BRQ
Prüfeinrichtung zur Fehlerdiagnose in Mehrrechner-Systemen, insbesondere in Multimikrocomputer-Systemen
Die Erfindung betrifft eine Prüfeinrichtung zur Fehlerdiagnose in Mehrrechner-Systemen, insbesondere in Multimikrocomputer-Systemen, bei der bei der Fehlerdiagnose zu berücksichtigende Signalspannungen auf dem Systembus durch von diesen mittelbar gesteuerte Anzeigeeinrichtungen als optische Signale erkennbar gemacht werden.
Bei Mehrrechner-Systemenr insbesondere bei solchen, die mit Mikrocomputern ausgeführt sind, ist es sowohl im praktischen Betrieb als auch besonders in der Entwicklungsphase notwendig, bei auftretenden Fehlern möglichst schnell die Zustände aller Mikrocomputer zu erkennen. Dabei ist fortlaufend zu klären, welcher oder welche Mikrocomputer fehlerhaft arbeiten, und ob die Ursache für ein fehlerhaftes Verhalten in der Hardware
Pap 1 The / 7.8.1979
130013/0086
79 P 7 1 1 8 BRD
oder der Software zu suchen ist. Einen wesentlichen Hinweis zur Klärung dieser Frage liefert die Beobachtung aller Bussignale.
I1Ur diese Zwecke standen bisher Oszillographen, Emulatoren und Logik-Analysatoren als Hilfsmittel zur Verfügung. Bekanntlich ist zum Interpretieren der Bussignale eines Mikrocomputers ein Oszillograph wenig, ein Emulator gar nicht geeignet. Ein Logik-Analysator müßte mit der Anzahl seiner Kanäle die rolle Busbreite (Daten-, Adressen-, Steuer-, Interrupt-Leitungen) abdecken. Das wären in ausgeführten Beispielen für Mehrrechner-Systemen etwa vierzig Daten- und etwa zehn Triggereingänge, wobei die Möglichkeit bestehen muß, diese Eingänge in drei voneinander unabhängig arbeitende Gruppen zu unterteilen. Diese bestehende Bedingung und die Wahl des entsprechenden Zeitrapters je Gruppe können den Einsatz von zwei oder sogar drti Logik-Analysatoren erforderlich machen. Es ict darüber hinaus zeitaufwendig, für jede Fehlersuche den logik-Analysator neu zu programmieren. Außerdem muß für reproduzierbare Ergebnisse die Programmierung dokumentiert werden. Dieser Aufwand muß u.U. für jeden Mikrocomputer des betreffenden Mehrrechner-Systems getrieben werden.
Der Erfindung liegt die Aufgabe zugrunde, eine Prüfeinrichtung zur Fehlerdiagnose in Mehrrechner-Systemen zu schaffen, mit deren Hilfe die oben angegebenen Kachteile bzw. Mangel beseitigt werden können.
Die der Erfindung zugrundeliegende Aufgabe wird durch eine Prüfeinrichtung zur Fehlerdiagnose in Mehrrechner-Systemen, insbesondere in Multimikrocomputer-System
130013/0086
79 P 7 1 1 8 BRO
gelöst, bei der bei der Fehlerdiagnose zu berücksichtigende Signalspannungen auf dem Systembus durch von diesen mittelbar gesteuerte Anzeigeeinrichtungen als optischen Signale erkennbar gemacht werden. Sie erfindungsgemäße Prüfeinrichtung ist dadurch gekennzeichnet, daß eine Entkopplungseinrichtung zum Verbinden einer Auswerte-/ Steuerlogik mit dem Systembus vorgesehen ist, daß eine Adreß-Zlteteninformations-Anzeigeeinrichtung, eine Zugriff ssignal-Anzeigeeinrichtung, eine Bussteuersignal-Anzeigeeinrichtung und eine Interruptsignal-Anzeigeeinrichtung vorgesehen sind, daß zumindest ein an sich bekannter Vergleicherbaustein vorgesehen ist, dessen einer Gruppe von Signaleingängen eine einer vorwählbaren, mittels eines Selektionsschalters einstellbaren Selektionsadresse entsprechende Binärinformation und dessen einer zweiten Gruppe von Signaleingängen alle auf der Adreßleitung des Systembus auftretenden Adreßinformationen zugeführt werden, daß der Vergleicherbaustein bei Gleichheit der der Selektionsadresse entsprechenden Binärinformation mit einer auftretenden Adreßinformation ein Ausgangssignal abgibt, mittels dessen ein gleichzeitig auf einer Zugriffssignal-Busleitung (z.B. MRDC) auftretendes Zugriffssignal über zumindest ein Verknüpfungsglied für die Prüfeinrichtung wirksam geschaltet wird, daß die Adreß-Dateninformations-Anzeigeeinrichtung mittels eines derart wirksam geschalteten Zugriffssignals freigegeben wird und daß die Zugriffssignal-Anzeigeeinichtung und die Interrupt-Anzeige einrichtung jeweils Anzeigemittel einer ersten Gruppe zum Erkennbarmachen der momentanen Zustände aller Zugriffssignal-Busleitungen und aller Interruptsignalleitungen und jeweils eine zweite Gruppe von Anaigemitteln zum Erkennbarmachen des jeweils zuletzt aktiven Zugriffssignals und/oder Interruptsignals enthalten.
130013/0086
79 P7 1 1 8 BRD
Die Erfindung bietet den Vorteil, daß alle Bussignale gleichzeitig sichtbar gemacht werden können. Bei den Zugriffs- und Interruptsignalen werden vorteilhafterweise sowohl die jeweils momentanen Zustände wie auch das jeweils zuletzt aktive Signal der jeweils betreffenden Signalgruppe angezeigt. Die einzelnen Anzeigeeinrichtungen können darüber hinaus wahlweise durch eine bestimmte, vorwählbare Adressierung freigegeben werden, so daß eine einfache Eingrenzungsmöglichkeit von Pehlerquellen gegeben ist. Die erfindungsgemäße Prüfeinrichtung beeinflußt darüber hinaus vorteilhafterweise das zu prüfende System in keiner Weise.
Eine Weiterbildung der Erfindung ist dadurch gekennzeichnet, daß ein erster Vergleicherbaustein mit einem ersten Selektionsschalter, ein zweiter Vergleicherbaustein mit einem zweiten Selektionsschalter, ein dritter Vergleicherbaustein mit einem dritten Selektionsschalter und ein vierter Vergleicherbaustein mit einem viertsn Selektionsschalter vorgesehen sind und daß die Vergleicherbausteine über ihrer jeweiligen Hilfssignaleingänge und Signalausgänge derart zusammengeschaltet sind, daß ein gemeinsames Vergleicherbaustein-Ausgangssignal in dem Falle von einem der Vergleicherbausteine abgegeben wird, wenn eine über alle zu den ersten Gruppen von Signaleingängen gehörenden Signaleingänge reichende Binärinformation mit einer über alle zu den zweiten Gruppen von Signaleingängen gehörenden Signaleingänse reichende Adreßinformation gleich ist.
Die Weiterbildung der Erfindung bietet den Vorteil, daß die erfindungsgemäße Prüfeinrichtung in beliebigen Mehrrechner-Systemen mit beliebig breiter Adreßinformation einsetzbar ist.
130013/0086
79 P 7 1 1 8 BRO
Eine andere Weiterbildung der Erfindung ist dadurch gekennzeichnet, daß ein Selektionszähler vorgesehen ist, mittels dessen die Anzahl von einer vorgewählten Selektionsadresse entsprechenden Adressierungsereignissen bestimmbar ist, und daß ein Vorwählschalter vorgesehen ist, mittels dessen die Anzahl der Adressierungsereignisse dadurch vorwählbar ist, daß eine die vorzuwählende Anzahl repräsentierende Binärinformation über die Schaltstellen dee Vorwählschalters an die bei dem vorgesehenen Selektionszähler vorhandenen Vorwählsignaleingänge geführt wird.
Diese Weiterbildung der Erfindung ist insofern vorteilhaft, als eine vom Pehlersuchenden bestimmbare Anzahl von Adressierungsereignissen für die betreffende Selektionsadresse überwacht werden kann. Ein Über- oder Unterschreiten dieser bestimmten Anzahl läßt weitergehende Rückschlüsse auf mögliche Fehlerquellen zu.
Die Erfindung ist außerdem derart weitergebildet, daß ein Umschalter vorgesehen ist, mittels dessen die Betriebsart des SelektionsZählers umschaltbar ist, so daß vorteilhafterweise entweder ein Abzählen oder ein Durchzählen bis zu einer mittels des Vorwählschalters vorzuwählenden Anzahl von Adressierungsereignissen ermöglicht ist.
Eine andere Weiterbildung der Erfindung ist dadurch gekennzeichnet, daß mehrere Bussteuersignal-Anzeigemittel innerhalb der Bussteuersignal-Anzeigeeinrichtung vorgesehen sind, denen jeweils individuell zugeordnete retriggerbare Monoflops mittelbar vorgeschaltet sind, mittels derer auf die Bussteuersignale übertragenden Bussteuersignal-Ieitungen auftretende kurze Einzelreaktionen, wie ETadelimpulse, erfaßt und zeitlich gedehnt erkennbar gemacht werden können. '
130013/0086
— - " ORIGINAL INSPECTED
2932743
-jß- 79 P 7 1 I 8 BRQ
Vorteilhaft an dieser Weiterbildung der Erfindung ist, daß auch, dynamische Störquellen, die u.U. einmalig innerhalb eines PrüfVorganges wirksam werden, unter "bestimmten günstigen Umständen ermittelt werden können.
Die Erfindung ist außerdem dahingehend weitergebildet, daß din Detektionsschalter vorgesehen ist, daß den Bussteuersignal-Leitungen Jeweils individuell zugeordnete Exklusiv-ODSR-Glieder vorgesehen sind und daß einem jewells ersten Signaleingang der Exklusiv-ODER-Glieder über die betreffende Bussteuersignal-Leitung gesendete Signale und einem jeweils zweiten Signaleingang der Exklusiv-ODER-Glieder mittels des Detectionsschalters entweder ein Dauersignal mit dem Pegel "H" oder dem Pegel "Lrt zuführbar sind, so daß vorteilhaft erweise kurze Einzelreaktionen auf den betreffenden Bussteuersignal-Leitungen mit dem Signalpegel "H" oder 4em Signalpegel 11L" detektierbar sind.
Im folgenden wird die Erfindung an Hand mehrerer, eL·: Ausführungsbeispiel für die Erfindung betreffender Figuren näher erläutert.
Figur 1 zeigt in Form eines Übersichtschaltplans die grundsätzliche Struktur der erfindungsgemäßen Prüf einrichtung mit einer ersten Auswerte-/Steuerlogik 1, einer Adreß-/Dateninformations-Anzeigt;e-'"J.-richtung 11, einer Zugriffssignal-Anzeigeeinricntung 12, einer zweiten Auswerte-/Steuerlogik 2, einer Bussteuersignal-Anzeigeeinrichtung 21, einer dritten Auswerte-/Steuerlogik 3> einer Interruptsignal-Anzeigeeinrichtung 31 und einer
130013/0086
79 P 7 1 1 8 BRD
Entkopplungseinrichtung 4, über die die erste, zweite und dritte Auswerte-/Steuerlogik mit dem Systembus 5 eines zu prüfenden Mehrrechner-Systems verbunden sind.
Figur 2 zeigt den schaltungstechnischen Aufbau eines Ausführungsbeispiels für einen ersten Teil der ersten Auswerte-jßteuerlogik 1, die Adreß-/Dateninformations-Anzeigeeinrichtung 11 und die Zugriff ssignal-Anzeigeeinrichtung 12.
Figur 3 zeigt den schaltungstechnischen Aufbau eines Ausführungsbeispiels für einen zweiten Teil der ersten Auswerte-/Steuerlogik 1.
Figur 4 zeigt den schaltungstechnischen Aufbau eines Ausführungsbeispiels für die zweite Auswerte-/ Steuerlogik 2 und die BussteuerSigna!-Anzeigeeinrichtung 21.
Figur 5 zeigt den schaltungstechnischen Aufbau eines Ausführungsbeispiels für die dritte Auswerte-/ Steuerlogik 3 und die Interruptsignal-Anzeigeeinrichtung 31.
Wie bereits erläutert, zeigt Figur 1 in Form eines Übersichtschaltplans die grundsätzliche Struktur der erfindungsgemäßen Prüfeinrichtung mit einer ersten Auswerte-/ Steuerlogik 1, einer Adreß-/Dateninformations-Anzeigeeinrichtung 11, einer Zugriffssignal-Anzeigeeinrichtung 12, einer weiten Auswerte-/Steuerlogik 2, einer Bussteuersignal-Anzeigeeinrichtung 21, einer dritten Auswerte-/Steuerlogik 3, einer Interruptsignal-Anzeigeeinrichtung 31 und einer Entkopplungseinrichtung 4, über die die erste, zweite und dritte Auswerte-/Steuerlogik mit dem Systembus 5 eines zu prüfenden Mehrrechner-Systems verbunden sind.
130013/0086
Die Figuren 2 und 3 zeigen, wie ebenfalls bereits erläutert, den schaltungstechnischen Aufbau eines Ausführungsbeispiels für einen ersten Teil der ersten Auswerte-/Steuerlogik 1, die Adreß-/Dateninformations-An-Zeigeeinrichtung 11 und die Zugriffssignal-Anzeigeeinrichtung 12, sowie den schaltungstechnischen Aufbau eines Ausführungsbeispiels für einen zweiten Teil der ersten Auswerte-/Steuerlogik 1.
Die erste Auswerte-/Steuerlogilc 1 ist, wie aus Figur 1 ersichtlich, über die Entkopplungseinrichtung 4 mit Adreßleitungen ADR, Datenleitungen DAT, vgl. Figur 2, und mehreren Zugriffssignal-Busleitungen, nämlich MRDC, MWTC, IORC, IOWC, vgl. Figur 3, mit dem Systembus 5 verbunden. Außerdem ist die erste Auswerte-/Steuerlogik 1 mit einer Betriebsspannung über eine Betriebsspannungsleitung XS-Q und eine Brdleitung GDN vt-bunden. Eine später zu erläuternde Rückstelltaste Tg-^ w-rkt über eine Rückstelleitung CLR auch auf die dritte Au&- werte-/Steuerlogik 3 ein, vgl. Figur 5. Der erste Te^, der ersten_Auswerte-/Steuerlogik 1, vgl. Figur 2, ist über mehrere Zugriffssignalleitungen, nämlich IOW, IOR, MWT, MRD sowie eine interne Rückstelleitung CLR1, eine interne Adreßleitung ADR1, eine interne Betriebsspannungsleitung U^ ! und eine interne Erdleitung GND' mit dem zweiten Teil der ersten Auswerte-/Steuerlogik 1, vgl. Figur 3, verbunden. Die Adreßleitungen ADR und axe Datenleitungen DAT sind außerdem mit ihnen entsprecnenden Signaleingängen von Hexadezimal-AnzeigebausteInen 111, 112, 113, 114, 115, 116 innerhalb der Adr^sen-/ Dateninformations-Anzeigeeinrichtung 11 verbunden. Die Betriebsspannungsversorgung der genannten Hexadezimal-Anzeigebausteine erfolgt zum einen über die Betriebserde GHD und zum anderen über ein aus einem UND-Glied 1005
130013/0086
und mehreren ODER-Gliedern 1001, 1002, 1003, 1004 bestehendes 7erknüpfungsnetzwerk. Die Wirkungsweise solcher Yerknüpfungsnetzwerke ist an sich bekannt. Die jeweiligen Signalausgänge der erwähnten ODER-Glieder sind an die Signaleingänge des erwähnten UND-Gliedes angeschlossen. Der Signalausgang des UND-Gliedes ist an die jeweils betreffende Betriebsspannungsklemme aller Hexadezimal-Anzeigebausteine angeschlossen. Über die Zugriffssignalleitungen IOW, IOR, MWT, MRD vom zweiten Teil der ersten Auswerte-/Steuerlogik 1 gesendete vorverarbeitete Zugriffssignale werden den jeweils ersten Signaleingängen der genannten ODER-Glieder zugeführt. Den jeweils zweiten Signaleingängen der genannten ODER-Glie der kann über Widerstände das Betriebsspannungspotential U«, was dem Signalpegel "H" entspricht, oder wahlweise über einen Freigabeschalter S8 Erdpotential, was dem Signalpegel rtL" entspricht, zugeführt werden. Mit diesem genannten Freigabeschalter Sg kann bestimmt werden, mit welcher Art von Zugriffssignal die Adressen-/ Dateninformations-Anzeigeeinrichtung 11 freigegeben werden soll. Die Zugriffssignalleitungen IOW, IOR, MWT, MRD sind außerdem über NICHT-Glieder 1006, 1007, 1008, 1009 an Anzeigemittel, nämlich LED einer ersten Gruppe 121, 123, 125, 127 innerhalb der Zugriffesignal-An-Zeigeeinrichtung 12 geführt. Diese Anzeigemittel sind mit ihren jeweiligen zweiten Anschlüssen auf Erdpotential gelegt. Erfindungsgemäß sind diese Anzeigemittel der ersten Gruppe als LED einer ersten Lichtfarbentype, vorzugsweise grünemmltierende LED, ausgeführt. Eine zweite Gruppe vonAnzeigemitteln, nämlich 122, 124, 126, 128 Innerhalb der Zugriffssignal-Anzeigeeinrichtung 12 ist mit LED einer zweiten Lichtfarbentype, vorzugsweise rotemmitlerenden LED, ausgeführt. Die Anzeigemittel der ersten Gruppe zeigen jeweils den momentanen Zustand des betreffenden Zugriffssignals an. Die Anzeigemittel der
130013/0086
2932743
79 P 7 1 1 8 BRO
zweiten Gruppe zeigen das jeweils zuletzt aktiv gewesene Zugriffssignal an. Dazu sind diese Anzeigemittel an die jeweils ersten Signalausgänge ihnen individuell zugeordneter Flipflops, nämlich 1014, 1015, 1016, 1017 gelegt. Die jeweils zweiten Anschlüsse der LED dieser zweiten Gruppe sind ebenfalls auf Erdpotential gelegt. Zur Erfüllung dieser genannten Aufgabe, nämlich die Anzeige des jeweils zuletzt aktiv gewesenen Zugriffssignals, sind die Anzeigemittel der zweiten Gruppe 122, 124, 126, 128 über die genannten Flipflops ein-bzw. ausschaltbar, wobei der jeweilige Setzeingang eines Flipflop mit der zugehörigen Zugriffssignalleitung und der jeweilige Rücksetzeingang jedes Flipflop mit dem Signalausgang eines jeweils ihm individuell zügeordneten ÜUD-Gliedes, nämlich 1010, 1011, 1012, 1013 verbunden ist. Diese genannten UUD-Glieder sind mit jeweils einem Signaleingang ständig über einen ihnen g&jieinsam zugeordneten Yorwiderstand auf Betriebsspannungspotential Ug, was dem Signalpegel "H" entspricht, gelegt. Die jeweils weiteren Signaleingänge der genannten UHD-Glieder sind jeweils mit den jeweils verbleibenden Zugriffssignalleitungen verbunden, die jeweils auf die Setzeingänge aller weiteren Flipflops geschaltet sind. Die aus den Flipflops 1014 ... 1017 und den USD-Gliedern 1010 ... 1013 gebildete Verknüpfungsschaltung erfüllt demnach in an sich bekannter Weise die eingangs erwähnt* Aufgabe.
Im zweiten !eil der ersten Auswerte-/Steuerlogik 1, vgl.
Figur 3, sind die Zugriffssignal-Busleitungen WXDCt MWTC, IQRC, IOWC jeweils auf einen ersten Signalein^,ng eines jeder Leitung zugeordneten ODER-Gliedes 1018, 1019, 1020, 1021 gelegt. Die jeweils zweiten Signaleingänge dieser ODER-Glieder sind gemeinsam auf den Signalausgang eines NOR-Gliedes 1025 gelegt. An die jeweiligen Signalaus-
130013/0086
gänge der ODER-Glieder 1018, 1019, 1020, 1021 sind die betreffenden Zugriffesignalleitungen IOW, IOR, MWT, MEID sowie individuelle Signaleingänge eines weiteren UND-Gliedes 1022 angeschlossen. Der Signalausgang dieses UND-Gliedes 1022 ist mit einem Aktivierungseingang eines Selektionszählers 1023 verbunden. Der Zähleingang dieses Selektionszählers ist an den Signalausgang des letzten einer Gruppe von hinsichtlich ihrer Signaleingänge bzw. Signalausgänge in Reihe geschalteten Vergleicher-Bausteine 1026, 1027, 1028, 1029 angeschlossen. Diese an sich bekannten Vergleicherbausteine haben jeweils zwei Gruppen von Signaleingängen. An die Signaleingänge der ersten Gruppe sind die Adern der internen Adreßleitung ADR', die ihrerseits an die Adreßleitung ADR des Systembus 5 geführt ist, gelegt. An die Signaleingänge der (jeweils zweiten Gruppe ist über individuelle Vorwiderstände das Betriebsspannungspotential U.Q über die interne Betriebsspannungsleitung U-g' gelegt. Diese Anordnung bedeutet, daß den Signaleingängen der jeweils zweiten Gruppen im Regelfall Signale mit dem Pegel "H" zugeführt werden. Die Signaleingänge der zweiten Gruppen der Vergleicher-Bausteine können jedoch wahlweise über ihnen individuell zugeordnete Selektionsschalter S1, S2, S3, S4 einzeln auf Erdpotential, näm- lieh den Signalpegel "L", gelegt werden. Damit ist die Möglichkeit gegeben, eine bestimmte Adressierung, nämlich eine einer solchen Adressierung zugehörige Bitkombination mit Hilfe der Vergleicher-Bausteine und der Selektionsschalter zu selektieren. Der Selektionszähler 1023, dem ein Zähleranzeige-Baustein 1024, der vorzugsweise ebenfalls als Hexadezimal-Anzeigebaustein ausgeführt 1st, zugeordnet ist, zählt die Anzahl der Selektionsadressen, die der Prüfeinrichtung zugeführt werden. Mit Hilfe eines Vorwählschalters S5 ist die Anzahl der Adressierungsereignisse dadurch vorwählbar, daß eine
130013/0086
79 P 7 1 1 8 BRO
die vorzuwählende Anzahl repräsentierende Binär information über die Schaltstellen des Vorwählschalters S5 an die bei dem vorgesehenen Selektionszähler vorhandenen Vorwählsignaleingänge geführt wird. Dies wird dadurch erreicht, daß diesen Vorwählsignaleingängen in der Regel über individuell zugeordnete Yorwiderstände Betriebsspannungspotential» was dem Signalpegel "H" entspricht, und wahlweise Erdpotential, was dem Signalpegel "Ij" entspricht, zuführbar sind. Mit Hilfe eines Betriebsartensehalters S6 können die für eine Adreßselektion vorgesehenen Schaltungselemente wirksam oder unwirksam geschaltet werden. Das geschieht dadurch, daß dem ersten Signaleingang des bereits erwähnten NOR-Gliedes 1025 wahlweise Erdpotential oder Betriebsspannungspotential, was dem Signalpegel "I" oder dem Signalpegel "H" entspricht, zuführbar ist. Der zweite Signaleingang des NOR-Gliedes 1025 ist mit einem Signalausgang t°s ersten aller in Reihe geschalteten Vergleicher-Bausteint, ,nämlich 1029, verbunden. Über diese zuletzt genannte Verbindung wird erreicht, daß die Zugriffssignalleitungen IOW, I"»R, MWT, MRD je nach Stellung des Betriebsartenschalters S6 entweder nur dann eingeschaltet werden, wenn der Anordnung der Vergleicherbausteine ein einer bei ihnen durch die Selektionsschalter S1, S2, S3» S4 voreingestellten Selektjmsadresse entsprechendes Bitmuster über die interne Adressenleitung ADR' zugeführt wird oder der Betriebsartenschalter S6 geschlossen ist. Mit Hilfe eines Akti.-vierungsschalters S7 kann der Selektionszähler 1023 aktiv oder inaktiv geschaltet waden. Es ist außerdem ein Umschalter S10 vorgesehen, mittels dessen die Betriebsart des SelektionsZählers 1023 umschaltbar ist, so daß entweder ein Abzählen oder ein Durchzählen bis zu einer mittels des Vorwählschalters S5 vorzuwählenden Anzahl von Adressierungsereignissen ermöglicht ist. Mit Hilfe der in Figur 2 gezeigten Rückstelltaste £CIlR sind alle
130013/0086
79 P 7 1 1 8 BRD
Flipflops 1014, 1015, 1016, 1017 mittelbar über die UND-Glieder 1010, 1011, 1012, 1013, vgl. Figur 2, rücksetzbar und im Zusammenhang mit der internen Rückstellleitung CIR1 der Selektionszähler 1023, vgl. Figur 3, mit dem mittels des Vorwählschalters S5 vorgewählten Zählwert ladbar.
Figur 4 zeigt, wie bereits erläutert, den schaltungstechnlsohen Aufbau eines Ausführungsbeispiels für die zweite Auswerte-Steuerlogik 2 und die Bussteuersignal-Anzeigeeinrichtung 21. Dieser zweiten Auswerte-/ Steuerlogik 2 sind alle Bussteuersignalleitungen INIT/, XACK/, BUSY/, EPRO/, BPRII/ sowie die Betriebsspannungsleitung U-o und die Erdleitung GND zugeführt. Die genannten Bussteuersignalleitungen sind jeweils auf einen ersten Signaleingang eines jeder dieser Leitungen individuell zugeordneten Exklusiv-ODER-Gliedes 2001, 2002, 2003, 2004, 2005 gelegt. An die jeweils zweiten Signaleingänge dieser Exklusiv-ODER-Glieder ist wahlweise jeweils das Betriebsspannungspotential Uß, was dem Signalpegel "H" entspricht, oder über einen Detektionsschalter S9 Erdpotential, was dem Signalpegel "L" entspricht, legbär. Die Signalausgänge der genannten Exklusiv-ODER-Glieder sind jeweils zuaeinen an den Signaleingang eines jeweils individuell zugeordneten NICHT-Gliedes 2006, 2007, 2008, 2009, 2010 und an jeweils den ersten Signaleingang eines ebenfalls individuell zugeordneten NAND-Gliedes 2021, 2022, 2023, 2024, 2025 gelegt. Die jeweils zweiten Signaleingänge dieser genannten NAND-Glieder sind auf jeweils einen Signalausgang eines individuell zugeordneten retriggerbaren Monoflop 2016, 2017, 2018, 2019, 2020 gelegt. Ein jeweils erster Signaleingang eines solchen retriggerbaren Monoflop ist fest mit dem Betriebsspannungspotential U„ und ein jeweils zweiter Signaleingang dieser retrigger-
130013/0086
baren Monoflops ist mit dem Signalausgang eines jeweils individuell zugeordneten weiteren UND-G-liedes 2011, 2012, 2013, 2014, 2015 gelegt. Yon diesen weiteren UND-Gliedern 2011, 2012, 2013, 2014, 2015 ist jeweils ein Signaleingang ebenfalls fest auf das Betriebsspannungspotential üB gelegt. Der Jeweils andere Signaleingang ist mit dem Signalausgang des jeweils individuell zugeordneten, bereits erwähnten NICHT-Grliedes 2006 ... 2010 verbunden. Den retriggerbaren Monoflops 2016 ... 2020 sind an sich bekannte Integrationsglieder, jeweils aus einem Widerstand, einer Diode und einer Kapazität bestehend, zugeordnet. Die Signalausgänge der zuvor erwähnten NAND-Glieder 2021 ... 2025 sind auf Individuell angeschaltete Bussteuersignal-Anzeigemittel 211, 212, 213, 214, 215 innerhalb der BusSteuersignal-Anzeige einrichtung 21 gelegt. Die jeweils zweiten Anschlüsse dieser in dem gezeigten Ausfülirungseeispiel als LSD ausgeführten Anzeigemittel sind gemeinst a auf Erdpotential gelegt. Mit Hilfe der genannten retrigg^rbaren Monoflops 2016 ... 2020 ist es möglich, daß au-* den die Bussteuersignale übertragenden Bussteuersignalleitungen INIT/, XACK/, BUSY/, EPRO/, BPRII/ auftretende kurze Einzelreaktionen, wie Nadelimpulse, erfaßt und^zeitlfch gedehnt erkennbar gemacht werden können.
Figur 5 zeigt, wie bereits erläutert, den schaltungstechnischen Aufbau eines Ausführungsbeispiels für die dritte Auswerte-Steuerlogik 3 und die Interruptsignal-Anzeigeeinrichtung 31. Dieser dritten Auswerte-/Steuerlogik 3 sind alle Interruptleitungen des zu prüfenden Systems, INT0, INT1, INT2, I1TT3, INT4, INT5, INT6, INT7 sowie die Betriebsspannungsleitung Ug, die Erdleitung G-ED und die Rückstelleitung GLR zugeführt. Die Interruptleitungen werden jeweils über ihnen individuell zugeordnete Reihenschaltungen von NICHT-Giiedern
130013/008S
79 P 7 1 18 BRO
301/0 ... 301/7, 302/0 ... 302/7, 303/0 ... 303/7 in · der gezeigten Weise auf jeweils einen ersten Signaleingang einea einer Interruptleitung individuell zugeordneten NAND-Gliedes 304/0 ... 304/7 geführt. Dem jewells zweiten Signaleingang dieser zuletzt genannten NAND-Glieder werden die Interruptleitungen jeweils ebenfalls direkt zugeführt. Mit Hilfe dieser Schaltungsanordnung wird erreicht, daß die Interruptsignale gegenüber den Adressierungs-, Zugriffs- und Bussteuersignalen verzögert wirksam geschaltet werden. An die Signalausgänge der NAND-Glieder 304/0 ... 304/7 sind jeweils Signaleingänge von weiteren NAND-Gliedern 306/0 ... 306/7, die allen benachbarten Interruptleitungen individuell zugeordnet sind, gelegt. Außerdem ist der Slgnalausgang jedes der genannten NAND-Glieder 304/0 ...
304/7 jeweils mit dem Setzeingang eines der betreffenden Interruptleitung individuell zugeordneten Flipflop 308/0 ... 308/7 verbunden. Der Signalausgang eines solchen NAND-Gliedes 304/0 ... 304/7 ist außerdem mit einem ersten Signaleingang eines ebenfalls der betreffenden Interruptleitung individuell zugeordneten weiteren NAND-Gliedes 307/0 ... 307/7 verbunden. Der jeweils zweite Signaleingang dieser weiteren NAND-Glieder ist jeweils mit dem Signalausgang der zuvor erwähnten NAND-Glieder 306/0 ... 306/7 verbunden. Der Signalausgang eines jeden der NAND-Glieder 307/0 ..· 307/7 ist jeweils mit dem Rücksetzeingang des der betreffenden Interruptleitung zugeordneten Fllpf lop 308/0 ... 308/7 verbunden. Die Signalausgänge der Flipflop 308/0 ... 308/7 sind jewells mit den ersten Anschlüssen von Anzeigemitteln einer zweiten Gruppe 3102/0 ... 3102/7 innerhalb der Interruptsignal-Anzeigeeinrichtung 31 verbunden. Diese genannten Anzeigemittel, die in dem gezeigten Ausführungsbeispiel als LED ausgeführt sind, sind ebenso wie weitere Anzeigemittel einer ersten Gruppe, nämlich 3101/0 ...
130013/0086
79 P 7 1 ! 8 BRO
3101/7 den Interruptleitungen individuell zugeordnet. Diese zuletzt genannten Anzeigemittel sind ebenfalls in dem gezeigten Ausführungsbeispiel als IED ausgeführt, deren erste Anschlüsse mit weiteren, den Interruptleitungen individuell zugeordneten NICHT-Gliedera 305/0 ... 305/7 verbunden. Die zweiten Anschlüsse aller Anzeigemittel 3101/0 ... 3101/7, 3102/0 ... 3102/7 sind gemeinsam auf Erdpotential gelegt. Die Signaleingänge der zuletzt genannten NICHT-Glieder 305/0 ..· 305/7 sind in dem gezeigten Ausführungsbeispiel mit den Signalausgängen des jeweils ersten NICHT-Gliedes 301/0 ... 301/7, das einer Interruptleitung individuell zugeordnet ist, verbunden. Die in der Interruptsignal-Anzeigeeinrichtung 31 enthaltenen Anzeigemittel der ersten Gruppe 3101/0 ... 3101/7 sind als IED einer ersten Ilehtfarbentype, vorzugsweise grünemmitierende IED, und die Anzeigemittel der zweiten Gruppe 3102/0 ... 3:02/7 als IED einer zweiten lichtfarbentype, vorzugsweise rotemmitierende IED, ausgeführt. Die Anzeigemittel 3101/0 ... 3101/7 zeigen die momentanen Zustände der Interruptsignalleitungen an. Die Anzeigemittel 3102/0 ... 3102/7 zeigen jeweils das zuletzt aktiv gewesene Interruptsignal an. Die beschriebene Verknüpfungsanordnung ermöglicht in bekannter Weise diese Schaltungsfunktion.
Die Flipflops 308/0 ... 308/7 können mittelbar, nämlich über die NAND-Glieder 306/0 ... 306/7 bzw. 307/0 ... 307/7 über ihre Rücksetzeingänge mit Hilfe der Rückstelltaste ϊπτ,ρ rückgesetzt werden.
Alle von der erfindungsgemäßen Prüfeinrichtung bewerteten und verknüpften Bussignale können£um !Triggern externer Geräte verwendet werden. Das dynamische Verhalten der Anzeige-Einrichtungen ist bei einer Fehlersuche aufschlußreich. Die erfindungsgemäße Prüfeinrichtung
130013/0086
79 P7 H 8 BRO
beeinfluß im Gegensatz zu Emulatoren nicht die Betriebsverhältnisse des zu prüfenden Systems. Außerdem gewährleistet die Prüfeinrichtung im Gegensatz zu einem Logik-Analysator Echtzeitmessungen. Der geringe Schaltungsaufwand und die einfache Handhabung ermöglichen es, bei einem Mehrrechner-System jeden Einzelrechner, z.B. jeden Milcrocomputer, mit einer erfindungsgemäßen Prüfeinrichtung auszustatten.
14 Patentansprüche
5 Figuren
130013/0086

Claims (14)

  1. Patentansprüche
    Prüfeirri.ch.tung zur Fehlerdiagnose in Mehrrechner-Systemen, insbesondere in Multimikrocomputer-Systemen, bei der bei der Fehlerdiagnose zu berücksichtigende Signalspannungen auf dem Systembus dtcch von diesen mittelbar gesteuerte Anzeigeeinrichtungen als optische Signale erkennbar gemacht werden, dadurch ge kennzeichnet , daß eine Entkopplungseinrichtung (4) zum Verbinden einer Auswerte-/Steuerlogik (1, 2, 3) mit dem Systembus (5) vorgesehen ist, daß eine Adreß-ZHateninformations-Anzeigeeinrichtung (11), eine Zugriffssignal-Anzeigeeinrichtung (12), eine Bussteuersignal-Anzeigeeinrichtung (21) und eine Interruptsignal-Anzeigeeinrichtung (31) vorgesehen sind, daß zumindest ein an sich bekannter Vergleicherbaustein (z.B. 1026) vorgesehen ist, dessen einer ersten Gruppe von Signaleingängen eine einer vorwählbaren, m.'.ttels eines Selektionsschalters (z.B. S1) einstellbaren >elektionsadresse entsprechende Binärinformation und deese«. einer zweiten Gruppe von Signaleingängen alle auf der Adreßleitung des Systembus (5) auftretenden Adreßinformationen zugeführt werden, daß der Vergleicherbaustein (1026) bei Gleichheit der der Selektionsadresse entsprechenden Binärinfonaation mit einer auftretenden Adreßinformation ein Ausgangssignal abgibt, mittels dessen eiu gleichzeitig auf einer Zugriffssignal-Busleitung (z.B. MEiDC) auftretendes Zugriffssignal über zumindest ein Verknüpfungsglied für die Prüfeinrichtung wirksam geschaltet wird, daß die Adreß-Dateninformations-Anseigeeinrichtung (11) mittels eines derart wirksam ^schalteten Zugriffssignals freigegeben wird und daß die Zugriff ssignal-Anzeigeeinrichtung (12) und die Interruptsignal-Anzeigeeinrichtung (31) jeweils Anzeigemittel einer ersten Gruppe zum Erkennbarmachen der momentanen
    130013/0086 0R,GINAL ,NSPECTED
    -2- 79 P 7 1 J 8 BRD
    Zustände aller Zugriffssignal-Busleittmgen (IOWC, IORC, MWTC, MROC) und aller Interruptsignalleitungen (INT0, INT1 ... ΙΪΓΤ7) und jeweils eine zweite Gruppe von Anzeigemitteln zum Erkennbarmachen des jeweils zuletzt aktiven Zugriffssignals und/oder Interruptsignals enthalten.
  2. 2. Prüfeinrichtung nach Anspruch 1, dadurch ge kennzeichnet , daß ein erster Vergleicherbaustein (1026) mit einem ersten Selektionsschalter (S1), ein zweiter Vergleicherbaustein (1027) mit einem zweiten Selektionsschalter (S2), ein dritter Vergleicherbaustein (1028) mit einem dritten Selektionsschalter (S3) und ein vierter Vergleicherbaustein (1029) mit einem vierten Selektionsschalter (S4) vorgesehen sind und daß die Vergleicherbausteine (1026, 1027, 1028, 1029) über ihre jeweiligen Hilfssignaleingänge und Signalausgänge derart zusammengeschaltet sind, daß ein gemeinsames Vergleicherbaustein-Ausgangssignal in dem Falle von einem der Vergleicherbausteine (z.B. 1029) abgegeben wird, wenn eine über alle zu den ersten Gruppen von Signaleingängen gehörenden Signaleingänge reichende Binärinformation mit einezyfrber alle zu den zweiten Gruppen von Signaleingängen gehörenden Signalein— gänge reichende Adreßinformation gleich ist.
  3. 3. Prüfeinrichtung nach Anspruch 1, dadurch ge kennzeichnet , daß ein Selektionszähler (1023) vorgesehen ist, mittels dessen die Anzahl von einer vorgewählten Selektionsadresse entsprechenden Adressierungsereignissen bestimmbar ist, und daß ein Vorwählschalter (S5) vorgesehen ist, mittels dessen die Anzahl der Adressierungsereignisse dadurch vorwählbar ist, daß eine die vorzuwählende Anzahl repräsentierende Binärinformation über die Schaltstellen des Vorwähl-
    130013/0086
    schalters (S5) an die "bei dem vorgesehenen Selectionszähler (1023) vorhandenen Vorwählsignaleingänge geführt wird.
  4. 4. Prüfeinrichtung nach Anspruch 1, dadurch ge kennzeichnet , daß ein Freigabeschalter (S8) vorgesehen ist, mittels dessen bestimmbar ist, welche Art von Zugriffssignalen die Adreß-/Dateninformations-Anzeigeeinrichtung (11) freizugeben hat.
  5. 5. Prüfeinrichtung nach Anspruch 1, dadurch ge kennzeichnet , daß ein Betriebsartenschalter (S6) vorgesehen ist, mittels dessen die für eine Adreßselektion vorgesehenen Schaltungselemente wirksam oder unwirksam zu schalten sind.
  6. 6. Prüfeinrichtung nach Anspruch 3, dadurch ge kennzeichnet , daß ein Aktivierungsschalter (S7) vorgesehen ist, mittels dessen der Selektionszähler (1023) aktiv oder inaktiv geschaltet werden Innxi.
  7. 7. Prüfeinrichtung nach Anspruch 3» dadurch ge kennzeichnet , daß ein Umschalter (S10) vorgesehen ist, mittels dessen die Betriebsart des Selektionszählers (1023) umschaltbar ist, so daß entweder ein Abzählen oder ein Durchzählen bis zu einer mittels des Yorwählsehalters (S5) vorzuwählenden Anzahl von Adressierungsereignissen ermöglicht ist.
  8. 8. Prüfeinrichtung nach Anspruch 1, dadurch ge kennzeichnet , daß mehrere Bussteuersignal-Anzeigemittel (211, 212, 213, 214,215) innerhalb der Bussteuersignal-Anzeigeeinrichtung (21) vorgesehen sind, denen jeweils individuell zugeordnete retriggerbare Mohoflops (2016, 2017, 2018, 2019, 2020) mittelbar vor-
    130013/0086
    -4- 79 P 7 Π 8 BRD
    geschaltet sind, mittels derer auf die BusSteuersignale übertragenden Bussteuersignal-Leitungen (INIT/, XACK/, BUSY/, EPRO/, BPRII/) auftretende kurze Einzelreaktionen, wie Nadelimpulse, erfaßt und zeitlich gedehnt erkennbar gemacht werden können.
  9. 9. Prüfeinrichtung nach Anspruch 8, dadurch gekennzeichnet , daß ein Detektionsschalter (S9) vorgesehen ist, daß den Bussteuersignal-Leitungen (INIT/, XACK/, BUSY/, EPRO/, BPRII/) jeweils individuell zugeordnete Exklusiv-ODER-Glieder (2001, 2002, 2003, 2004, 2005) vorgesehen sind und daß einem jeweils ersten Signaleingang der Exklusiv-ODER-Glieder (2001, 2002, 2003, 2004, 2005) über die betreffende Bussteuersignal-Ieitung (z.B. INIT/) gesendete Signale und einem jeweils zweiten Signaleingang der Exklusiv-ODER-Glieder (2001, 2002, 2003, 2004, 2005) mittels des Detektionsschalters (S9) entweder ein Dauersignal mit dem Pegel "H" oder dem Pegel MLn zuftihrbar sind, so daß kurze Einzelreaktionen auf den betreffenden Bussteuers ignal-Leitungen (z.B. INIT/) mit dem Signalpegel "Hn oder dem Signalpegel "L" detektierbar sind.
  10. 10. Prüfeinrichtung nach Anspruch 1 oder 4, dadurch gekennzeichnet , daß in der Adreß-/
    Dateninformations-Anzeigeeinrichtung (11) mehrere Anzeigebausteine (111, 112, 113, 114, 115, 116) enthalten sind, die als an sich bekannte Hexadezimal-Anzeigebausteine ausgeführt sind.
    30
  11. 11. Prüfeinrichtung nach Anspruch 1, dadurch ge kennzeichnet , daß die in der Zugriffssignal-Anzeigeeinrichtung (12) enthaltenen Anzeigemittel der ersten Gruppe (121, 123, 125, 127) LED einer
    130013/0086
    ersten Lichtfarbentype, vorzugsweise grünemittierende LED, und die Anzeigemittel der zweiten Gruppe (122, 124, 126, 128) LED einer zweiten Lichtfarbentype, vorzugsweise rotemittierende LED, sind.
  12. 12. Prüfeinrichtung nach Anspruch 1, dadurch ge kennzeichnet , daß die in der Interruptsignal-Anzeigeeinrichtung (31) enthaltenen Anzeigemittel der ersten Gruppe (3101/0 ... 3101/7) LED einer ersten Lichtfarberiype, vorzugsweise grünemittierende LED, und die Anzeigemittel der zweiten Gruppe (3102/0 ... 3102/7) LED einer zweiten Lichtfarbentype, vorzugsweise rotemittierende TiED, sind.
  13. 13. Prüfeinrichtung nach Anspruch 7, dadurch ge kennzeichnet , daß dem Selectionszähler (1023) ein Zählanzeigebaustein (1024) züge or d*: ^t ist, mittels dessen der Zählerstand des Selektionszähl^rs (1023) erkennbar zu machen ist.
  14. 14. Prüfeinrichtung nach einem der Ansprüche 1, 7 oder 13» dadurch gekennzeichnet , daß eine Rückstelltaste Tqj/r vorgesehen ist, mittels derer alle für die Anzeigebausteine und/oder Anzeigemittel gespeicherten Signale gelöscht werden können und der Selektionszähler (1023) mit dem mittels des Vorwählschalters (S5) vorgewählten Zählwert geladen werden kann.
    130013/0086
    BAD ORIGINAL
DE19792932749 1979-08-13 1979-08-13 Pruefeinrichtung zur fehlerdiagnose in mehrrechner-systemen, insbesondere in multimikrocomputer-systemen Ceased DE2932749A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE19792932749 DE2932749A1 (de) 1979-08-13 1979-08-13 Pruefeinrichtung zur fehlerdiagnose in mehrrechner-systemen, insbesondere in multimikrocomputer-systemen
US06/161,208 US4334308A (en) 1979-08-13 1980-06-19 Test facility for error diagnosis in multi-computer systems, particularly in multi-micro-computer systems
EP80104690A EP0024045A1 (de) 1979-08-13 1980-08-08 Prüfeinrichtung zur Fehldiagnose in Mehrrechner-Systemen, insbesondere in Multimikrocomputer-Systemen
JP11096280A JPS5631149A (en) 1979-08-13 1980-08-12 Error diagnosis tester in multicomputer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19792932749 DE2932749A1 (de) 1979-08-13 1979-08-13 Pruefeinrichtung zur fehlerdiagnose in mehrrechner-systemen, insbesondere in multimikrocomputer-systemen

Publications (1)

Publication Number Publication Date
DE2932749A1 true DE2932749A1 (de) 1981-03-26

Family

ID=6078345

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792932749 Ceased DE2932749A1 (de) 1979-08-13 1979-08-13 Pruefeinrichtung zur fehlerdiagnose in mehrrechner-systemen, insbesondere in multimikrocomputer-systemen

Country Status (4)

Country Link
US (1) US4334308A (de)
EP (1) EP0024045A1 (de)
JP (1) JPS5631149A (de)
DE (1) DE2932749A1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4251874A (en) * 1978-10-16 1981-02-17 Pitney Bowes Inc. Electronic postal meter system
US4672574A (en) * 1981-06-16 1987-06-09 International Business Machines Corporation Data communication system with terminal for displaying the coded stream of data being transmitted
JPS5811959A (ja) * 1981-07-15 1983-01-22 Fuji Xerox Co Ltd 電子複写機の出力チエツク装置
FR2532771B1 (fr) * 1982-09-08 1988-05-13 Service Sa Procede et dispositif pour tester statiquement l'ensemble des connexions et des circuits integres peripheriques d'un microprocesseur
US4636967A (en) * 1983-10-24 1987-01-13 Honeywell Inc. Monitor circuit
DE3437631A1 (de) * 1984-10-13 1986-04-24 Agfa-Gevaert Ag, 5090 Leverkusen Aufbereitung von gebrauchten entwicklern
JPS61294375A (ja) * 1985-06-21 1986-12-25 Ando Electric Co Ltd サンプリングデ−タの発生順序判定方法
US5184312A (en) * 1985-10-13 1993-02-02 The Boeing Company Distributed built-in test equipment system for digital avionics
US4853626A (en) * 1987-03-10 1989-08-01 Xilinx, Inc. Emulator probe assembly for programmable logic devices
JPH0769376B2 (ja) * 1989-08-30 1995-07-31 マツダ株式会社 車両用多重伝送装置
US5996200A (en) * 1993-09-09 1999-12-07 Sms Schloemann-Siemag Aktiengesellschaft Descaling device and method
JP3884914B2 (ja) * 2001-01-30 2007-02-21 株式会社ルネサステクノロジ 半導体装置
CN107063063B (zh) * 2017-06-08 2023-12-22 深圳怡化电脑股份有限公司 一种位置检测电路及设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3027310A (en) * 1959-10-02 1962-03-27 Harry L Lane Cleaning bath and method of cleaning moving metal strip
DE1927549A1 (de) * 1969-05-30 1970-12-03 Ibm Deutschland Fehlerpruefeinrichtung in elektronischen Datenverarbeitungsanlagen
US3813531A (en) * 1973-01-02 1974-05-28 Honeywell Inf Systems Diagnostic checking apparatus
FR2250450A5 (de) * 1973-09-10 1975-05-30 Honeywell Bull Soc Ind
US3927310A (en) * 1974-01-25 1975-12-16 Us Air Force Digital test apparatus
US3937938A (en) * 1974-06-19 1976-02-10 Action Communication Systems, Inc. Method and apparatus for assisting in debugging of a digital computer program
US3939333A (en) * 1974-08-09 1976-02-17 Electronic Engineering Co. Of California Previous events memory
FR2292285A1 (fr) * 1974-11-22 1976-06-18 Jerome Jacky Dispositif d'enregistrement des instructions d'un ordinateur
US4016543A (en) * 1975-02-10 1977-04-05 Formation, Inc. Processor address recall system
GB1591448A (en) * 1977-11-29 1981-06-24 Marconi Co Ltd Systems for performing sequences of electrical tests
US4253183A (en) * 1979-05-02 1981-02-24 Ncr Corporation Method and apparatus for diagnosing faults in a processor having a pipeline architecture

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Electronic Design 18, 1. September 1976, S. 82-87 *
Elektroniker Nr. 4/1979, S. 20 und 22 *

Also Published As

Publication number Publication date
JPS5631149A (en) 1981-03-28
EP0024045A1 (de) 1981-02-18
JPS624742B2 (de) 1987-01-31
US4334308A (en) 1982-06-08

Similar Documents

Publication Publication Date Title
DE2914106C2 (de) Prüfgerät zum Prüfen gedruckter Schaltungskarten
DE2941123C2 (de)
DE2914128A1 (de) Verfahren und vorrichtung zur fehlerortung in einer digitalen schaltung
DE2538651A1 (de) Verfahren und vorrichtung zum testen digitaler schaltungen
DE4320173A1 (de) Diagnoseverfahren für Kraftfahrzeuge zum Überprüfen elektronisch gesteuerter Systeme
DE2932749A1 (de) Pruefeinrichtung zur fehlerdiagnose in mehrrechner-systemen, insbesondere in multimikrocomputer-systemen
DE3519826A1 (de) Doppelfunktions-ein/ausgabe-schaltungsanordnung fuer einen programmierbaren controller
DE2418650C2 (de) Einrichtung zur Prüfung und Überwachung von Stromversorgungseinrichtungen
DE4302908C2 (de) Verfahren zur Ermittlung kritischer Fehler insbesondere für ein Kommunikationssystem und eine nach diesem Verfahren arbeitende Schaltungsanordnung
DE1774988A1 (de) Pruefvorrichtung fuer eine elektronische rechenmaschine
DE2005884A1 (de) Vorrichtung und Verfahren zur Feststellung von Fehlern in elektronischen Datenverarbeitungsanlagen
EP0037965B1 (de) Einrichtung zum Prüfen einer digitalen Schaltung mittels in diese Schaltung eingebauter Prüfschaltungen
DE2903383C2 (de) Separates Testgerät für adressierbare Schaltungen
DE3012045C2 (de) Anordnung und Verfahren zum Ein- und Ausschalten einer Vielzahl von an einer Spannungsquelle angeschlossenen Verbrauchern
DE2756948A1 (de) Schaltungsanordnung zur fehlersymtomverdichtung
DE2934285A1 (de) Verfahren und vorrichtung zum automatischen ueberpruefen einer schaltung
DE4313602A1 (de) Vorrichtung zur Diagnose, Wartung und Reparatur von insbesondere Personalcomputern
DE3023024A1 (de) Einrichtung zur erfassung und vorbehandlung von informationen fuer die ueberwachung von rechnern
DE102009015622B4 (de) Verfahren zum Testen einer elektrischen Schaltung und Testapparat
DD266843A1 (de) Modifizierter messstellenumschalter
DE2654146C2 (de) Einrichtung für ein Prüfgerät
DE1616386C3 (de) Schaltungsanordnung zum maschinellen Prüfen auf Kurzschlüsse und Unterbrechungen von Leitungszügen
DE3235870A1 (de) Schaltungsanordnung fuer eine rechnergesteuerte pruefeinrichtung, die ueber schnittstellen mit einer zu pruefenden anlage, z. b. einer fernsprechvermittlungsanlage verbindbar ist
DE4244431A1 (en) Ribbon or parallel cable test appts. - connects alternate plug connections at each end of cable, and includes battery, resistor and LED
DE4340144A1 (de) Anordnung zur Erfassung und Abrechnung von mittels Kopiermaschinen erzeugten Kopien

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
8131 Rejection