DE3122768C2 - - Google Patents

Info

Publication number
DE3122768C2
DE3122768C2 DE3122768A DE3122768A DE3122768C2 DE 3122768 C2 DE3122768 C2 DE 3122768C2 DE 3122768 A DE3122768 A DE 3122768A DE 3122768 A DE3122768 A DE 3122768A DE 3122768 C2 DE3122768 C2 DE 3122768C2
Authority
DE
Germany
Prior art keywords
layer
epitaxial
region
channel region
surface layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3122768A
Other languages
English (en)
Other versions
DE3122768A1 (de
Inventor
Sel Briarcliff Manor N.J. Us Colak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE3122768A1 publication Critical patent/DE3122768A1/de
Application granted granted Critical
Publication of DE3122768C2 publication Critical patent/DE3122768C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/901—MOSFET substrate bias

Description

Die Erfindung betrifft einen lateralen Feldeffekttran­ sistor mit isolierter Gate-Elektrode entsprechend dem Oberbegriff des Patentanspruchs 1.
Derartige Transistoren sind in der Technik bekannt und ein typischer Hochspannungs-DMOS-Transistor ist auf Seiten 1235-1326 von "I.E.E.E. Transaction on Elec­ tron Devices", Band ED-25, Nr. 11, November 1978, in einem Aufsatz mit dem Titel "Trade-off between thres­ hold voltage and breakdown in high voltage double dif­ fused MOS-transistors" von Pocha et al beschrieben. Diese Anordnung enthält ein Halbleitersubstrat vom ersten Leitungstyp (p-Typ), eine epitaktische Oberflä­ chenschicht von einem zweiten Leitungstyp (n-Typ) auf dem Substrat, ein an die Oberfläche grenzendes Kanal­ gebiet vom ersten Leitungstyp in der epitaktischen Schicht, das mit dieser Schicht einen pn-Übergang bil­ det, ein an die Oberfläche grenzendes Source-Gebiet vom zweiten Leitungstyp im Kanalgebiet und ein an die Oberfläche grenzendes Drain-Gebiet vom zweiten Lei­ tungstyp, das in der epitaktischen Schicht in einiger Ent­ fernung vom Kanalgebiet liegt. Eine Isolierschicht ist auf der epitaktischen Oberflächenschicht erzeugt und bedeckt wenigstens denjenigen Teil des Kanalgebietes, der sich zwischen dem Source- und dem Drain-Gebiet befindet. Eine Gate-Elektrode ist auf der Isolierschicht über einen Teil des Kanalgebietes zwischen dem Sour­ ce- und dem Drain-Gebiet erzeugt und ist elektrisch gegen die epitaktische Oberflächenschicht isoliert, wäh­ rend Source- und Drain-Elektroden mit dem Source­ bzw. dem Drain-Gebiet des Transistors verbunden sind.
Derartige aus dem Stand der Technik bekannte Hochspannungs-DMOS-Transistoren weisen typisch ei­ ne epitaktische Oberflächenschicht mit einer verhältnis­ mäßig großen Dicke in der Größenordnung von etwa 25 bis 30 µm bei einer Durchschlagspannung von etwa 250 V auf, wie im Aufsatz vom Pocha et al angegeben ist.
Allgemein angewandte Techniken zur Verbesserung der Hochspannungsdurchschlagkennlinien von pn- Übergängen sind in der DE-OS 29 22 334 beschrieben. Weiter hat sich herausgestellt, daß die Durchschlag­ kennlinien von Hochspannungshalbleiteranordnungen durch Anwendung der Technik herabgesetzter Oberflä­ chenfeldstärke (RESURF, kurz für REduced SURface Field) verbessert werden könnten, wie sie in "High vol­ tage thin layer devices" ("RESURF devices") in "Interna­ tional Electronic Devices Meeting Technical Digest", Dezember 1979, S. 238-240 von Appels et al und in den DE-OS 29 01 193 und 29 27 662 beschrieben ist. Grund­ sätzlich werden die verbesserten Durchschlagkennli­ nien von RESURF-Anordnungen dadurch erzielt, daß dünnere, jedoch höher dotierte epitaktische Schichten zur Herabsetzung der Oberflächenfeldstärke verwen­ det werden.
Die RESURF-Technik wurde bei lateralen DMOS- Transistoren angewandt, wie in "Lateral DMOS power transistor design", "I.E.E.E. Electron Device Letters<<, Band EDL-1, S. 51-53, Aprilil 1980, von Colak et al be­ schrieben ist, und das Ergebnis war eine wesentliche Verbesserung in den Kennlinien der Anordnung. Es wird klar sein, daß in Hochspannungs-DMOS-Anord­ nungen immer ein Kompromiß zwischen der Durch­ schlagspannung und dem Reihenwiderstand im leiten­ den Zustand (sog. "On-resistance"), angestrebt werden muß, mit dem Zweck, den Durchschlagspannungspegel zu erhöhen und dabei einen verhältnismäßig niedrigen Reihenwiderstand aufrechtzuerhalten. Unter Verwen­ dung der bekannten RESURF-Techniken und ausge­ hend von einer konstanten Durchschlagspannung, kann eine Verbesserung (z. B. eine Herabsetzung) des Rei­ henwiderstandes um einen Faktor von etwa 3 in einer Anordnung erhalten werden, die denselben Raum wie eine übliche (eine dicke epitaktische Schicht enthalten­ de) DMOS-Anordnung beansprucht. Trotzdem ist eine weitere Verbesserung in den Durchschlagspannungs­ und/oder Widerstandskennlinien derartiger Anordnun­ gen besonders erwünscht, vor allem für Hochspan­ nungsleistungsanordnungen, bei denen sowohl die Durchschlagspannung als auch der Reihenwiderstand im leitenden Zustand wichtige Parameter sind. Umge­ kehrt wäre es auch vorteilhaft, DMOS-Anordnungen zu erhalten, die die gleichen Kennlinien wie die bekannten Anordnungen aufweisen, aber weniger Raum beanspru­ chen und somit billiger hergestellt werden können.
Aus der GB-PS 14 00 574 ist ein noch lateraler DMOS-Transistor bekannt, dessen Kanalgebiet über ei­ ner darunterliegenden vergrabenen Schicht vom glei­ chen Leitungstyp mit dem Substrat verbunden ist. Das Kanalgebiet grenzt an die vergrabene Schicht und hat daher deren Potential.
Der Erfindung liegt die Aufgabe zugrunde, einen late­ ralen Feldeffekttransistor der eingangs genannten Art so auszubilden, daß verbesserte Kennlinien in bezug auf die Durchschlagspannung und/oder den Reihenwider­ stand erhalten werden und daß der Raumbedarf verrin­ gert wird, so daß er billiger hergestellt werden kann.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs 1 genannten Merkmale gelöst. Weitere Ausgestaltungen der Erfin­ dung ergeben sich aus den Unteransprüchen.
Die feldformende Halbleiterschicht dient der verbes­ serten Verteilung der elektrischen Feldstärke in der An­ ordnung beim Betrieb, dadurch, daß in einem ersten Teil der epitaktischen Schicht, der sich im wesentlichen zwi­ schen dem Source- und dem Drain-Gebiet und neben dem pn-Ubergang zwischen der epitaktischen Schicht und dem Kanalgebiet befindet, die Feldstärke herabge­ setzt wird, während in einem zweiten Teil der epitakti­ schen Schicht, der sich im wesentlichen neben dem Drain-Gebiet befindet, die Feldstärke erhöht wird. Die­ se feldformende Halbleiterschicht kann mit Vorteil in Anordnungen verwendet werden, bei denen eine epitak­ tische Schicht nach der genannten "RESURF"-Technik angebracht ist, wobei bereits bei einer Drain-Elektro­ denspannung, die niedriger als die Durchschlagspan­ nung ist, die epitaktische Schicht über ihre ganze Dicke erschöpft ist, obgleich auch andere gebräuchliche DMOS-Anordnungen durch Anwendung der Erfindung verbessert werden.
Die feldformende Oberflächenschicht dient zur Her­ absetzung der elektrischen Feldstärke beim Betrieb in denjenigen Teilen der Anordnung, in denen normaler­ weise Lawinendurchschlag in der Sperrichtung zuerst auftreten würde, so daß diese Anordnungen eine höhere Durchlagspannung erreichen können. Transistoren nach der Erfindung sind theoretisch imstande, eine Ver­ besserung in bezug auf den Reihenwiderstand im leiten­ den Zustand um einen Faktor von etwa 1,5-2,0 bei einer konstanten Durchschlagspannung im Vergleich zu üblichen DMOS-Transistoren zu bewirken, bei denen die "RESURF"-Technik angewandt wird. Als Alternati­ ve sind Anordnungen nach der Erfindung imstande, bei einem konstanten Reihenwiderstand eine Verbesserung in bezug auf die Durchschlagspannung zu bewirken.
Einige Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben.
Es zeigt:
Fig. 1 einen Querschnitt durch einen lateralen doppel­ diffundierten MOS-Transistor eines üblichen Entwurfs,
Fig. 2 einen Querschnitt durch einen lateralen doppel­ diffundierten MOS-Transistor nach einer ersten Aus­ führungsform der Erfindung,
Fig. 3 einen Querschnitt durch einen lateralen doppel­ diffundierten MOS-Transistor nach einer zweiten Aus­ führungsform der Erfindung, und
Fig. 4 einen Querschnitt durch einen lateralen doppel­ diffundierten MOS-Transistor nach einer dritten Aus­ führungsform der Erfindung.
Fig. 1 zeigt einen typischen bekannten doppeldiffun­ dierten MOS-Transistor, der sich für Hochspannungs­ anwendungen eignet. Es sei bemerkt, daß Fig. 1 sowie die anderen Figuren der Zeichnung nicht maßstablich gezeichnet sind und daß insbesondere die senkrechten Abmessungen der Deutlichkeit halber übertrieben groß dargestellt sind. Außerdem sind entsprechende Teile in den unterschiedlichen Figuren mit denselben Bezugszif­ fern bezeichnet, während Halbleitergebiete vom glei­ chen Leitungstyp in derselben Richtung schraffiert dar­ gestellt sind.
In Fig. 1 enthält ein DMOS-Transistor 1 ein Halblei­ tersubstrat 10 von einem ersten Leitungstyp (im vorlie­ genden Beispiel vom p-Typ), wobei eine epitaktische Oberflächenschicht 12 von einem zweiten dem ersten entgegengesetzten Leitungstyp (hier vom n-Typ) auf ei­ ner Hauptoberfläche 11 des Substrats liegt. Ein an die Oberfläche grenzendes Kanalgebiet 16 vom ersten Lei­ tungstyp ist in der epitaktischen Schicht erzeugt und bildet mit dieser Schicht einen pn-Übergang 17. Ein an die Oberfläche grenzendes Source-Gebiet 14 vom zwei­ ten Leitungstyp ist im Kanalgebiet 16 erzeugt, während ein an die Oberfläche grenzendes Drain-Gebiet 20, ebenfalls vom zweiten Leitungstyp, in der epitaktischen Schicht 12 an einer Stelle erzeugt ist, die sich in einiger Entfernung von dem Kanalgebiet 16 befindet. Das Ka­ nalgebiet 16 weist einen an die Oberfläche grenzenden Teil 18 auf, der sich zwischen dem Source- und dem Drain-Gebiet der Anordnung befindet und den Kanal der Anordnung bildet. Eine Isolierschicht ist auf der epitaktischen Oberflächenschicht 12 angebracht und be­ deckt wenigstens denjenigen Teil des Kanalgebietes 16, der sich zwischen dem Source- und dem Drain-Gebiet des Transistors befindet.
Obgleich die Isolierschicht 22 als eine gestufte Schicht dargestellt ist und aus Siliciumoxid besteht, können auch andere Konfigurationen und Isoliermaterialien im Rah­ men der Erfindung verwendet werden. Eine Gate-Elek­ trode 24 ist auf der Isolierschicht 22 über dem Kanal 18 erzeugt, während Source- und Drain-Elektroden (26 bzw. 28) elektrische Verbindungen mit dem Source­ bzw. Drain-Gebiet des Transistors herstellen.
Anordnungen vom allgemeinen Typ, wie in Fig. 1 dargestellt, sind aus dem Stand der Technik bekannt und werden daher nicht im Detail beschrieben. Wie oben erwähnt wurde, ist die epitaktische Oberflächenschicht 12 in derartigen aus dem Stand der Technik bekannte Anordnungen typisch eine verhältnismäßig dicke Schicht in der Größenordnung von etwa 25 bis 30 µm bei Durchschlagspannungen von etwa 250 V. Derartige verhältnismäßig dicke epitaktische Schichten haben zur Folge, daß diese Anordnungen schnell einem Lawinen­ durchschlag in der Sperrichtung des pn-Übergangs 17 in dem starkgekrümmten Teil des Übergangs unter der Gate-Elektrode 24 infolge der großen Feldstärke in die­ sem Gebiet ausgesetzt sind. Diese Eigenschaft ist insbe­ sondere bei Hochspannungsanwendungen uner­ wünscht, weil dadurch die maximale Betriebsspannung des Transistors beschränkt wird.
Die Technik herabgesetzter Oberflächenfeldstärke ("RESURF"-Technik), wie sie bei lateralen doppeldiffun­ dierten MOS-Transistoren nach dem obengenannten Aufsatz von Colak et al verwendet wird, hat zum Zweck, dieses Problem teilweise zu beheben. Dadurch, daß die Dicke der epitaktischen Schicht erheblich, und zwar auf etwa 3 bis 15 µm, herabgesetzt und zu gleicher Zeit der Dotierungspegel in der epitaktischen Schicht erhöht wird, um einen annehmbaren Reihenwiderstand auf­ rechtzuerhalten, kann eine große Verbesserung in den Hochspannungsdurchschlagkennlinien erzielt werden. So kann Fig. 1 auch einen bekannten "RE- SURF"-DMOS-Transistor darstellen, wobei angenom­ men wird, daß die richtigen Werte für die Dicke und den spezifischen Widerstand der epitaktischen Oberflächen­ schicht 12 gewählt sind, derart, daß bereits bei einer die Durchschlagspannung unterschreitenden Spannung die Schicht 12 wenigstens örtlich über ihre ganze Dicke erschöpft ist. Nach der "RESURF"-Technik ist das Pro­ dukt der Dotierungskonzentration und der Dicke der epitaktischen Schicht (N epi×Depi) dazu vorzugsweise etwa 1012 Atome/cm2. Unter Verwendung dieser Tech­ nik kann der Reihenwiderstand um einen Faktor von etwa drei für eine Anordnung herabgesetzt werden, die denselben Raum wie eine übliche Anordnung bean­ sprucht, wobei dieselbe Durchschlagspannung erhalten bleibt. Auch kann eine gleiche Verbesserung in der Durchschlagspannung bei demselben Reihenwiderstand erhalten werden; als dritte Alternative kann auch eine geringe Verbesserung sowohl in der Durchschlagspan­ nung als auch in dem Reihenwiderstand erzielt werden.
Der Erfindung liegt die Erkenntnis zugrunde, daß durch verbesserte Verteilung der elektrischen Feldstär­ ke innerhalb eines lateralen DMOS-Transistors durch Anwendung einer feldformenden Halbleiterschicht ent­ weder in üblichen oder in "RESURF"-DMOS-Anord­ nungen eine erhebliche Verbesserung in der Durch­ schlagspannung und/oder in dem Reihenwiderstand er­ zielt werden kann.
Obgleich die feldformende Halbleiterschicht auch bei üblichen DMOS-Transistoren angewandt werden kann, wird eine optimale Wirkung dann erhalten, wenn sie in Anordnungen angebracht wird, in denen die Dicke und die Dotierung der epitaktischen Schicht gemäß der "RE- SURF"-Technik gewählt werden, wie dies oben be­ schrieben ist. In beiden Fällen wird eine Feldstärke mit Hilfe einer feldformenden Halbleiterschicht vom ersten Leitungstyp herbeigeführt, die einen Dotierungspegel aufweist, der höher als der des Substrats ist und neben, aber in einiger Entfernung von dem Kanalgebiet der Anordnung angebracht ist. Diese feldformende Halblei­ terschicht dient zur Herabsetzung der elektrischen Feldstärke in einem ersten Teil der epitaktischen Schicht, der sich im wesentlichen neben dem pn-Über­ gang 17 und zwischen dem Source- und dem Drain-Ge­ biet der Anordnung befindet, während die elektrische Feldstärke in einem zweiten Teil der epitaktischen Schicht, der sich im wesentlichen neben dem Source- Gebiet 20 befindet, erhöht wird. Auf diese Weise wird eine homogenere Verteilung der elektrischen Feldstär­ ke in dem gekrümmten Randgebiet des pn-Übergangs, in dem vorher Lawinendurchschlag in der Sperrichtung auftrat, erreicht. Unter Verwendung der feldformenden Halbleiterschicht können Anordnungen hergestellt wer­ den, die eine weitere Verbesserung in der Durchschlags­ pannung und/oder in dem Reihenwiderstand (d. h. einen gesamten Verbesserungsfaktor) von etwa 1,5 bis 2,0 im Vergleich zu "RESURF"-DMOS-Anordnungen gleicher Größe aufweisen. Diese Verbesserung wird durch An­ wendung einer geeignet gewählten Konfiguration für die feldformende Schicht und geeigneter Werte für die Dicke und den Dotierungspegel der epitaktischen Schicht erhalten, wie nachstehend beschrieben wird.
Fig. 2 der Zeichnung zeigt einen DMOS-Transistor 2, in dem die feldformende Halbleiterschicht vom ersten Leitungstyp eine vergrabene Schicht 30 a ist, die im we­ sentlichen im Substrat 10 an seiner Hauptoberfläche 11 angebracht ist. Die vergrabene Schicht 30 a erstreckt sich unter dem Kanalgebiet 16 und dem Teil der epitak­ tischen Schicht zwischen dem Source- und dem Drain- Gebiet 14 bzw. 20, der neben dem pn-Übergang 17 liegt. Wie in Fig. 2 dargestellt ist, erstreckt sich die vergrabe­ ne 30a vorzugsweise über das ganze Gebiet unter der Gate-Elektrode 24 und endet in geringer Entfernung hinter diesem Gebiet. Die feldformende, vergrabene Halbleiterschicht 30 a weist den gleichen Leitungstyp wie das Substrat 10 auf, so daß eine typische Anordnung mit einem p-leitenden Substrat eine p-leitende vergra­ bene Schicht 30 a besitzt. Der Dotierungspegel der ver­ grabenen Schicht 30 a ist jedoch höher als der des Sub­ strats. Es wurden z. B. Anordnungen hergestellt, bei de­ nen die vergrabene Schicht im Substrat durch lonenim­ plantation erzeugt wird, obgleich die Erfindung nicht auf diese Technik beschränkt ist, wobei diese Schicht eine Dicke zwischen 3,0 und 5,0 µm und einen Dotie­ rungspegel von etwa 1,0-1,5×1012 Atomen/cm2 auf­ weist. Infolge der Art des Ionenimplantationsvorgangs erstreckt sich ein kleiner Teil der vergrabenen Schicht 30 a bis in die epitaktische Schicht 12.
In der obenbeschriebenen Anordnung ist der Dotie­ rungspegel der epitaktischen Schicht 12 etwa 3,0×1015 Atomen/cm3 und ihre Dicke beträgt etwa 6 µm, wäh­ rend der Dotierungspegel des Substrats etwa 4,0×1014 Atome/cm3 beträgt. Das Substrat 10, die vergrabene Schicht 30 a und das Kanalgebiet 16 bestehen alle aus p-leitendem Material, während die epitaktische Schicht 12, das Source-Gebiet 14 und das Drain-Gebiet 20 aus n-leitendem Material bestehen.
In den Anordnungen nach der ersten Ausführungs­ form, die oben beschrieben und in Fig. 2 dargestellt ist, wurden Durchschlagspannungen in der Größenord­ nung von etwa 370 V bei einem normierten Reihenwi­ derstandswert im leitenden Zustand, d. h. bei dem Rei­ henwiderstand pro Quadratmillimeter wirksame Ober­ fläche, von etwa 5,0 Ω/mm2 gemessen. Diese anfängli­ chen Ergebnisse zeigen einen gesamten Verbesserungs­ faktor von etwa 1,5 im Vergleich zu bekannten DMOS- Anordnungen, die unter denselben Bedingungen und unter Verwendung des "RESURF"-Prinzips hergestellt werden, während sie einen gesamten Verbesserungsfak­ tor von etwa 4,5 im Vergleich zu üblichen lateralen dop­ peldiffundierten MOS-Transistoren mit epitaktischen Schichten zeigen.
In der Ausführungsform nach Fig. 3 ist die feldfor­ mende Halbleiterschicht eines DMOS-Transistors 3 ei­ ne Oberflächenschicht 30 b, die in einem an die Oberflä­ che grenzenden Gebiet der epitaktischen Schicht 12 ne­ ben dem Drain-Gebiet 20 erzeugt ist, wobei diese Ober­ flächenschicht 30 b sich von dem Drain-Gebiet zu dem Kanalgebiet 16 des Transistors 3 der Anordnung er­ streckt, obgleich die Oberflächenschicht 30 b sich nicht derart weit erstreckt, daß sie mit dem Kanalgebiet in Kontakt kommt. In diesem Falle ist die Dotierungskon­ zentration der Oberflächenschicht etwa 1,0×1012 Ato­ me/cm2, während die Dicke der Oberflächenschicht et­ wa 1,0×1,5 µm beträgt. Die Oberflächenschicht kann in der epitaktischen Schicht durch Ionenimplantation er­ zeugt sein und die Dicke und der Dotierungspegel der epitaktischen Schicht sowie der Dotierungspegel des Substrats sind denen bei der Anordnung nach Fig. 2 etwa gleich.
In der Ausführungsform nach Fig. 4 sind eine vergra­ bene Schicht 30 a sowie eine Oberflächenschicht 30 b in einem einzigen DMOS-Transistor 4 angebracht. Unter Verwendung dieser Konfiguration ist der Dotierungs­ pegel in jedem der feldformenden Schichtteile 30 a und 30 b etwa gleich der Hälfte des obengenannten Wertes für die entsprechende Schicht in der nur eine einzige Schicht enthaltenden Ausführungsform nach Fig. 2 und 3. In anderen Hinsichten ist die Ausführungsform nach Fig. 4 im allgemeinen gleich den obenbeschriebenen Anordnungen und diese Ausführungsform wird daher nicht im Detail beschrieben.
So wird, indem eine feldformende Halbleiterschicht in einem DMOS-Transistor neben seinem Kanalgebiet an­ gebracht wird, eine verbesserte Verteilung der elektri­ schen Feldstärke in der epitaktischen Schicht der An­ ordnung beim Betrieb erhalten, wodurch sich auch ver­ besserte Hochspannungsdurchschlag- und/oder Rei­ henwiderstandseigenschaften ergeben.
Die Erfindung kann auch bei DMOS-Anordnungen angewandt werden, deren Kennlinien mit denen be­ kannter Anordnungen vergleichbar sind, aber die weni­ ger Raum beanspruchen und somit billiger hergestellt werden können.
Obwohl in den Ausführungsbeispielen stets von dop­ peldiffundierten DMOS-Transistoren die Rede ist, ist die Erfindung natürlich auch anwendbar, wenn das Ge­ biet 14 oder die Gebiete 14 und 16 beide durch Ionenim­ plantationen erzeugt werden.

Claims (5)

1. Lateraler Feldeffekttransistor mit isolierter Ga­ te-Elektrode, der ein Halbleitersubstrat (10) von ei­ nem ersten Leitungstyp, eine epitaktische Oberflä­ chenschicht (12) von zweiten, dem ersten entgegen­ gesetzten Leitungstyp auf einer Hauptoberfläche (11) des Substrats, ein an die Oberfläche grenzen­ des Kanalgebiet (16) vom ersten Leitungstyp in der epitaktischen Schicht, das mit dieser Schicht (12) einen PN-Ubergang (17) bildet, ein an die Oberflä­ che grenzendes Source-Gebiet (14) vom zweiten Leitungstyp in dem Kanalgebiet (16), ein an die Oberfläche grenzendes Drain-Gebiet (20) vom zweiten Leitungstyp in der epitaktischen Schicht (12), das in einiger Entfernung von dem Kanalge­ biet (16) liegt, eine lsolierschicht (22) auf der epitak­ tischen Oberflächenschicht (12), die mindestens denjenigen Teil (18) des Kanalgebietes (16) be­ deckt, der sich zwischen dem Source-Gebiet (14) und dem Drain-Gebiet (20) befindet, eine Gate- Elektrode (24) auf der Isolierschicht (22), die über dem genannten Teil (18) des Kanalgebietes (16) liegt und elektrisch gegen die Oberflächenschicht (12) isoliert ist, und Source- (26) und Drain-Elektro­ den (28) enthält, die mit dem Source- bzw. dem Drain-Gebiet des Transistors verbunden sind, da­ durch gekennzeichnet, daß eine feldformende Halbleiterschicht (30 a, b) vom ersten Leitungstyp mit einem den des Substrats (10) überschreitenden Dotierungspegel unter dem Kanalgebiet (16), aber durch die epitaktische Oberflächenschicht (12) da­ von getrennt, und unter dem an das Kanalgebiet angrenzenden Teil der epitaktischen Oberflächen­ schicht (12) im Substrat (10) an dessen taktischen Oberflächenschicht (12) im Substrat (10) an dessen Hauptoberfläche (11) und/oder in einem an die Oberfläche grenzenden Gebiet der epitaktischen Oberflächenschicht (12) neben, aber in einiger Ent­ fernung vom Kanalgebiet (16) angeordnet ist.
2. Lateraler Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß die Dotierungskon­ zentration und die Dicke der epitaktischen Oberflä­ chenschicht (12) derart gering sind, daß bei einer Drain-Elektrodenspannung, die niedriger als die Durchschlagspannung ist, die epitaktische Schicht (12) über ihre ganze Dicke erschöpft ist.
3. Lateraler Feldeffekttransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die feldfor­ mende Halbleiterschicht in ihrer Ausbildung als vergrabene (30a) an der Hauptoberfläche (11) des Substrats (10) eine Dicke von etwa 3,5-5,0 µm und eine Gesamtdotierungskonzentration von 1,0-1,5×1012 Atomen/cm2 aufweist, und daß die epitaktische Schicht (12) eine Dicke von etwa 6,0 µm und eine Dotierungskonzentration von etwa 3,0×1015 Atomen/cm2 aufweist.
4. Lateraler Feldeffekttransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die feldfor­ mende Halbleiterschicht (30 b) in ihrer Ausbildung als Oberflächenschicht der epitaktischen Schicht (12) neben dem Draingebiet (20) angebracht ist und sich von dem Draingebiet (20) zu dem Kanalgebiet (16) erstreckt, aber mit diesem Gebiet (16) nicht in Kontakt ist.
5. Lateraler Feldeffekttransistor nach Anspruch 4, dadurch gekennzeichnet, daß die Oberflächen­ schicht (30 b) eine Dicke von etwa 1,0-1,5 µm und eine Gesamtdotierungskonzentration von etwa 1,0×1012 Atomen/cm2 aufweist, und daß die epitak­ tische Schicht (12) eine Dicke von etwa 6,0 µm und eine Dotierungskonzentration von etwa 3,0×1015 Atomen/cm3 aufweist.
DE19813122768 1980-06-16 1981-06-09 "laterale feldeffekttransistoranordnung mit isolierter gate-elektrode" Granted DE3122768A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/159,883 US4300150A (en) 1980-06-16 1980-06-16 Lateral double-diffused MOS transistor device

Publications (2)

Publication Number Publication Date
DE3122768A1 DE3122768A1 (de) 1982-06-09
DE3122768C2 true DE3122768C2 (de) 1987-12-10

Family

ID=22574500

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813122768 Granted DE3122768A1 (de) 1980-06-16 1981-06-09 "laterale feldeffekttransistoranordnung mit isolierter gate-elektrode"

Country Status (7)

Country Link
US (1) US4300150A (de)
JP (1) JPS5727071A (de)
CA (1) CA1165899A (de)
DE (1) DE3122768A1 (de)
FR (1) FR2484707A1 (de)
GB (1) GB2080023B (de)
NL (1) NL186887C (de)

Families Citing this family (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3103444A1 (de) * 1981-02-02 1982-10-21 Siemens AG, 1000 Berlin und 8000 München Vertikal-mis-feldeffekttransistor mit kleinem durchlasswiderstand
NL8103218A (nl) * 1981-07-06 1983-02-01 Philips Nv Veldeffekttransistor met geisoleerde stuurelektrode.
US4485392A (en) * 1981-12-28 1984-11-27 North American Philips Corporation Lateral junction field effect transistor device
DE3224618A1 (de) * 1982-07-01 1984-01-05 Siemens AG, 1000 Berlin und 8000 München Igfet mit ladungstraegerinjektion
US4577208A (en) * 1982-09-23 1986-03-18 Eaton Corporation Bidirectional power FET with integral avalanche protection
US4541001A (en) * 1982-09-23 1985-09-10 Eaton Corporation Bidirectional power FET with substrate-referenced shield
US4553151A (en) * 1982-09-23 1985-11-12 Eaton Corporation Bidirectional power FET with field shaping
EP0207178A1 (de) * 1985-06-25 1987-01-07 Eaton Corporation Bidirektionaler Leistungsfeldeffekttransistor mit Feldstaltung
EP0114435B1 (de) * 1982-12-21 1987-03-18 Koninklijke Philips Electronics N.V. Laterale DMOS-Transistoranordnungen geeignet für Source-Folger-Anwendungen
US4626879A (en) * 1982-12-21 1986-12-02 North American Philips Corporation Lateral double-diffused MOS transistor devices suitable for source-follower applications
DE3370410D1 (en) * 1982-12-27 1987-04-23 Philips Nv Lateral dmos transistor device having an injector region
NL8302092A (nl) * 1983-06-13 1985-01-02 Philips Nv Halfgeleiderinrichting bevattende een veldeffekttransistor.
GB2150746B (en) * 1983-12-02 1988-02-24 Habib Serag El Din El Sayed Mos transistor with surface accumulation region
EP0146181B1 (de) * 1983-12-16 1989-03-15 Koninklijke Philips Electronics N.V. Halbleiteranordnung mit einem zusammengefassten Bipolar-Feldeffekttransistor
US4639761A (en) * 1983-12-16 1987-01-27 North American Philips Corporation Combined bipolar-field effect transistor resurf devices
US4721986A (en) * 1984-02-21 1988-01-26 International Rectifier Corporation Bidirectional output semiconductor field effect transistor and method for its maufacture
US4622568A (en) * 1984-05-09 1986-11-11 Eaton Corporation Planar field-shaped bidirectional power FET
US4672407A (en) * 1984-05-30 1987-06-09 Kabushiki Kaisha Toshiba Conductivity modulated MOSFET
GB2165090A (en) * 1984-09-26 1986-04-03 Philips Electronic Associated Improving the field distribution in high voltage semiconductor devices
FR2571178B1 (fr) * 1984-09-28 1986-11-21 Thomson Csf Structure de circuit integre comportant des transistors cmos a tenue en tension elevee, et son procede de fabrication
US4609929A (en) * 1984-12-21 1986-09-02 North American Philips Corporation Conductivity-enhanced combined lateral MOS/bipolar transistor
JPS61150378A (ja) * 1984-12-25 1986-07-09 Toshiba Corp 電界効果トランジスタ
US4713681A (en) * 1985-05-31 1987-12-15 Harris Corporation Structure for high breakdown PN diode with relatively high surface doping
EP0205636A1 (de) * 1985-06-25 1986-12-30 Eaton Corporation Planarer bidirektionaler Leistungsfeldeffekttransistor mit Feldstaltung
CA1252225A (en) * 1985-11-27 1989-04-04 Sel Colak Lateral insulated gate transistors with coupled anode and gate regions
US4963951A (en) * 1985-11-29 1990-10-16 General Electric Company Lateral insulated gate bipolar transistors with improved latch-up immunity
US4890150A (en) * 1985-12-05 1989-12-26 North American Philips Corporation Dielectric passivation
US4823173A (en) * 1986-01-07 1989-04-18 Harris Corporation High voltage lateral MOS structure with depleted top gate region
US4816882A (en) * 1986-03-10 1989-03-28 Siliconix Incorporated Power MOS transistor with equipotential ring
US4798810A (en) * 1986-03-10 1989-01-17 Siliconix Incorporated Method for manufacturing a power MOS transistor
US4717679A (en) * 1986-11-26 1988-01-05 General Electric Company Minimal mask process for fabricating a lateral insulated gate semiconductor device
US5023678A (en) * 1987-05-27 1991-06-11 International Rectifier Corporation High power MOSFET and integrated control circuit therefor for high-side switch application
US4866495A (en) * 1987-05-27 1989-09-12 International Rectifier Corporation High power MOSFET and integrated control circuit therefor for high-side switch application
GB2206994A (en) * 1987-06-08 1989-01-18 Philips Electronic Associated Semiconductor device
US4811065A (en) * 1987-06-11 1989-03-07 Siliconix Incorporated Power DMOS transistor with high speed body diode
US4926074A (en) * 1987-10-30 1990-05-15 North American Philips Corporation Semiconductor switch with parallel lateral double diffused MOS transistor and lateral insulated gate transistor
US4939566A (en) * 1987-10-30 1990-07-03 North American Philips Corporation Semiconductor switch with parallel DMOS and IGT
US4890146A (en) * 1987-12-16 1989-12-26 Siliconix Incorporated High voltage level shift semiconductor device
JPH01231376A (ja) * 1988-03-11 1989-09-14 Nec Corp 薄膜トランジスタおよびその製造方法
JPH02106973A (ja) * 1988-10-17 1990-04-19 Nec Corp 半導体装置
DE68926384T2 (de) * 1988-11-29 1996-10-10 Toshiba Kawasaki Kk Lateraler Leitfähigkeitsmodulations-MOSFET
US5191401A (en) * 1989-03-10 1993-03-02 Kabushiki Kaisha Toshiba MOS transistor with high breakdown voltage
US5034790A (en) * 1989-05-23 1991-07-23 U.S. Philips Corp. MOS transistor with semi-insulating field plate and surface-adjoining top layer
JP2597412B2 (ja) * 1990-03-20 1997-04-09 三菱電機株式会社 半導体装置およびその製造方法
US5040045A (en) * 1990-05-17 1991-08-13 U.S. Philips Corporation High voltage MOS transistor having shielded crossover path for a high voltage connection bus
JP2609753B2 (ja) * 1990-10-17 1997-05-14 株式会社東芝 半導体装置
JPH05299649A (ja) * 1991-03-19 1993-11-12 Nec Corp 半導体装置
US5243234A (en) * 1991-03-20 1993-09-07 Industrial Technology Research Institute Dual gate LDMOSFET device for reducing on state resistance
US5386136A (en) * 1991-05-06 1995-01-31 Siliconix Incorporated Lightly-doped drain MOSFET with improved breakdown characteristics
US5374843A (en) * 1991-05-06 1994-12-20 Silinconix, Inc. Lightly-doped drain MOSFET with improved breakdown characteristics
US5306652A (en) * 1991-12-30 1994-04-26 Texas Instruments Incorporated Lateral double diffused insulated gate field effect transistor fabrication process
TW218424B (de) * 1992-05-21 1994-01-01 Philips Nv
JPH0613391A (ja) * 1992-06-26 1994-01-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5294824A (en) * 1992-07-31 1994-03-15 Motorola, Inc. High voltage transistor having reduced on-resistance
SE500814C2 (sv) * 1993-01-25 1994-09-12 Ericsson Telefon Ab L M Halvledaranordning i ett tunt aktivt skikt med hög genombrottsspänning
DE69307121T2 (de) * 1993-02-24 1997-04-17 Sgs Thomson Microelectronics Volkommen verarmter lateraler Transistor
JP2658842B2 (ja) * 1993-11-22 1997-09-30 日本電気株式会社 半導体装置
US5521105A (en) * 1994-08-12 1996-05-28 United Microelectronics Corporation Method of forming counter-doped island in power MOSFET
JP3275569B2 (ja) * 1994-10-03 2002-04-15 富士電機株式会社 横型高耐圧電界効果トランジスタおよびその製造方法
DE69522926T2 (de) * 1995-05-02 2002-03-28 St Microelectronics Srl Resurf-IC mit dünner Epitaxialschicht für HV-P-Kanal und N-Kanal-Anordnungen wobei Source und Drain nicht an Erdungspotential gelegt sind
EP0788660B1 (de) * 1995-07-19 2001-10-17 Koninklijke Philips Electronics N.V. Halbleiteranordnung vom hochspannungs-ldmos-typ
JP3581447B2 (ja) * 1995-08-22 2004-10-27 三菱電機株式会社 高耐圧半導体装置
US5753958A (en) * 1995-10-16 1998-05-19 Sun Microsystems, Inc. Back-biasing in asymmetric MOS devices
US6242787B1 (en) 1995-11-15 2001-06-05 Denso Corporation Semiconductor device and manufacturing method thereof
US6831331B2 (en) 1995-11-15 2004-12-14 Denso Corporation Power MOS transistor for absorbing surge current
JP2822961B2 (ja) * 1995-12-14 1998-11-11 日本電気株式会社 半導体装置
US6110804A (en) * 1996-12-02 2000-08-29 Semiconductor Components Industries, Llc Method of fabricating a semiconductor device having a floating field conductor
US5846866A (en) * 1997-02-07 1998-12-08 National Semiconductor Corporation Drain extension regions in low voltage lateral DMOS devices
US5925910A (en) * 1997-03-28 1999-07-20 Stmicroelectronics, Inc. DMOS transistors with schottky diode body structure
US6784489B1 (en) 1997-03-28 2004-08-31 Stmicroelectronics, Inc. Method of operating a vertical DMOS transistor with schottky diode body structure
EP1029358A1 (de) * 1997-11-03 2000-08-23 Infineon Technologies AG Hochspannungsfeste randstruktur für halbleiterbauelemente
JP3142057B2 (ja) 1997-11-13 2001-03-07 日本電気株式会社 半導体装置とその製造方法、及び駆動装置
KR20000014215A (ko) 1998-08-18 2000-03-06 김덕중 높은 신뢰도의 횡형 디모스 트랜지스터 및 그제조방법
JP2000252465A (ja) * 1999-03-03 2000-09-14 Sony Corp 半導体装置およびその製造方法
JP2001015741A (ja) 1999-06-30 2001-01-19 Toshiba Corp 電界効果トランジスタ
US6461918B1 (en) 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
US6878995B2 (en) * 2000-03-31 2005-04-12 Ihp Gmbh - Innovations For High Performance Microelectronics Cmos-compatible lateral dmos transistor and method for producing such a transistor
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US6677641B2 (en) 2001-10-17 2004-01-13 Fairchild Semiconductor Corporation Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US7132712B2 (en) 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US20030001216A1 (en) * 2001-06-27 2003-01-02 Motorola, Inc. Semiconductor component and method of manufacturing
US6593621B2 (en) 2001-08-23 2003-07-15 Micrel, Inc. LDMOS field effect transistor with improved ruggedness in narrow curved areas
US6620697B1 (en) * 2001-09-24 2003-09-16 Koninklijke Philips Electronics N.V. Silicon carbide lateral metal-oxide semiconductor field-effect transistor having a self-aligned drift region and method for forming the same
US7061066B2 (en) * 2001-10-17 2006-06-13 Fairchild Semiconductor Corporation Schottky diode using charge balance structure
DE60131094D1 (de) * 2001-12-20 2007-12-06 St Microelectronics Srl Verfahren zur Integration von Metalloxid-Halbleiter Feldeffekttransistoren
KR100425435B1 (ko) * 2002-02-08 2004-03-30 페어차일드코리아반도체 주식회사 감소된 표면 전계 구조를 갖는 수평형 디모스 트랜지스터및 그 제조방법
KR100859701B1 (ko) 2002-02-23 2008-09-23 페어차일드코리아반도체 주식회사 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US7033891B2 (en) 2002-10-03 2006-04-25 Fairchild Semiconductor Corporation Trench gate laterally diffused MOSFET devices and methods for making such devices
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
US7635621B2 (en) * 2002-11-22 2009-12-22 Micrel, Inc. Lateral double-diffused metal oxide semiconductor (LDMOS) device with an enhanced drift region that has an improved Ron area product
US6833586B2 (en) * 2003-01-02 2004-12-21 Micrel, Inc. LDMOS transistor with high voltage source and drain terminals
JP4477309B2 (ja) * 2003-05-09 2010-06-09 Ｎｅｃエレクトロニクス株式会社 高耐圧半導体装置及びその製造方法
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP2005116876A (ja) * 2003-10-09 2005-04-28 Toshiba Corp 半導体装置
KR100994719B1 (ko) 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
KR20050069152A (ko) * 2003-12-31 2005-07-05 동부아남반도체 주식회사 횡형 디모스 트랜지스터 소자
KR100589489B1 (ko) * 2003-12-31 2006-06-14 동부일렉트로닉스 주식회사 횡형 디모스의 제조방법
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US7265415B2 (en) 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
JP4777676B2 (ja) * 2005-03-23 2011-09-21 本田技研工業株式会社 接合型半導体装置および接合型半導体装置の製造方法
JP2008536316A (ja) 2005-04-06 2008-09-04 フェアチャイルド・セミコンダクター・コーポレーション トレンチゲート電界効果トランジスタおよびその形成方法
US7211477B2 (en) * 2005-05-06 2007-05-01 Freescale Semiconductor, Inc. High voltage field effect device and method
JP4890793B2 (ja) * 2005-06-09 2012-03-07 トヨタ自動車株式会社 半導体装置の製造方法
US7385248B2 (en) 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7319256B1 (en) * 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
EP2208229A4 (de) 2007-09-21 2011-03-16 Fairchild Semiconductor Superübergangsstrukturen für leistungsanordnungen und herstellungsverfahren
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US7781832B2 (en) * 2008-05-28 2010-08-24 Ptek Technology Co., Ltd. Trench-type power MOS transistor and integrated circuit utilizing the same
JP5239548B2 (ja) * 2008-06-25 2013-07-17 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
FR2933233B1 (fr) * 2008-06-30 2010-11-26 Soitec Silicon On Insulator Substrat de haute resistivite bon marche et procede de fabrication associe
FR2933234B1 (fr) * 2008-06-30 2016-09-23 S O I Tec Silicon On Insulator Tech Substrat bon marche a structure double et procede de fabrication associe
FR2933235B1 (fr) * 2008-06-30 2010-11-26 Soitec Silicon On Insulator Substrat bon marche et procede de fabrication associe
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
KR20100064264A (ko) * 2008-12-04 2010-06-14 주식회사 동부하이텍 반도체 소자 및 이의 제조 방법
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
CN101710586B (zh) * 2009-01-09 2011-12-28 深超光电（深圳）有限公司 提高开口率的储存电容及其制作方法
US9184097B2 (en) * 2009-03-12 2015-11-10 System General Corporation Semiconductor devices and formation methods thereof
KR101175228B1 (ko) * 2009-12-04 2012-08-21 매그나칩 반도체 유한회사 반도체 장치
US8319290B2 (en) 2010-06-18 2012-11-27 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US9214457B2 (en) 2011-09-20 2015-12-15 Alpha & Omega Semiconductor Incorporated Method of integrating high voltage devices
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
US9245996B2 (en) * 2014-01-02 2016-01-26 United Microelectronics Corp. Lateral double-diffused metal-oxide-semiconudctor transistor device and layout pattern for LDMOS transistor device
CN104659102A (zh) * 2015-02-12 2015-05-27 重庆大学 一种具有部分复合埋层的soi耐压结构
US10297676B2 (en) * 2015-09-11 2019-05-21 Nxp Usa, Inc. Partially biased isolation in semiconductor device
US10217860B2 (en) 2015-09-11 2019-02-26 Nxp Usa, Inc. Partially biased isolation in semiconductor devices
TWI699888B (zh) * 2018-11-07 2020-07-21 新唐科技股份有限公司 高壓半導體裝置
CN112071896A (zh) * 2020-07-30 2020-12-11 浙江大学 一种横向4H-SiC MOSFET功率器件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5123432B2 (de) * 1971-08-26 1976-07-16
NL7606483A (nl) * 1976-06-16 1977-12-20 Philips Nv Inrichting voor het mengen van signalen.
DE2703877C2 (de) * 1977-01-31 1982-06-03 Siemens Ag, 1000 Berlin Und 8000 Muenchen MIS-Transistor von kurzer Kanallänge und Verfahren zu seiner Herstellung
NL184552C (nl) * 1978-07-24 1989-08-16 Philips Nv Halfgeleiderinrichting voor hoge spanningen.
CA1131801A (en) * 1978-01-18 1982-09-14 Johannes A. Appels Semiconductor device
US4242690A (en) * 1978-06-06 1980-12-30 General Electric Company High breakdown voltage semiconductor device

Also Published As

Publication number Publication date
FR2484707B1 (de) 1983-11-18
NL186887C (nl) 1991-03-18
GB2080023B (en) 1984-03-14
JPS6338867B2 (de) 1988-08-02
NL186887B (nl) 1990-10-16
CA1165899A (en) 1984-04-17
JPS5727071A (en) 1982-02-13
GB2080023A (en) 1982-01-27
DE3122768A1 (de) 1982-06-09
FR2484707A1 (fr) 1981-12-18
NL8102838A (nl) 1982-01-18
US4300150A (en) 1981-11-10

Similar Documents

Publication Publication Date Title
DE3122768C2 (de)
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE102008023519B4 (de) Halbleiterbauteil mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE60222751T2 (de) Feldeffekttransistorstruktur und herstellungsverfahren
DE2611338C3 (de) Feldeffekttransistor mit sehr kurzer Kanallange
DE69629017T2 (de) Laterale dünnfilm-soi-anordnungen mit einem gradierten feldoxid und linearem dopierungsprofil
DE3131727A1 (de) &#34;mos-feldeffekttransistor und verfahren zu seiner hestellung&#34;
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE69937101T2 (de) Laterale-dünnfilm-silizium-auf-isolator (soi) anordnung mit mehreren gebieten im drift-gebiet
EP0057256A2 (de) Vertikal-MIS-Feldeffekttransistor mit kleinem Durchlasswiderstand
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
DE3440674A1 (de) Feldeffekt-transistor
EP0011879A1 (de) Feldeffekttransistor
DE19733974C2 (de) MOSFET-Einrichtung und Verfahren zur Herstellung
DE19947020A1 (de) Kompensationsbauelement mit variabler Ladungsbilanz
DE102018118875B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE19818518C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
EP1092238A1 (de) Universal-halbleiterscheibe für hochvolt-halbleiterbauelemente

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: N.V. PHILIPS GLOEILAMPENFABRIEKEN, EINDHOVEN, NL

8128 New person/name/address of the agent

Representative=s name: DAVID, G., PAT.-ASS., 2000 HAMBURG

D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL

8327 Change in the person/name/address of the patent owner

Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V., EINDHOVEN, N

8339 Ceased/non-payment of the annual fee