DE3127826A1 - Halbleiterspeicher - Google Patents

Halbleiterspeicher

Info

Publication number
DE3127826A1
DE3127826A1 DE19813127826 DE3127826A DE3127826A1 DE 3127826 A1 DE3127826 A1 DE 3127826A1 DE 19813127826 DE19813127826 DE 19813127826 DE 3127826 A DE3127826 A DE 3127826A DE 3127826 A1 DE3127826 A1 DE 3127826A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor memory
silicon
barrier layer
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19813127826
Other languages
English (en)
Other versions
DE3127826C2 (de
Inventor
Junichi Yokohama Miyamato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE3127826A1 publication Critical patent/DE3127826A1/de
Application granted granted Critical
Publication of DE3127826C2 publication Critical patent/DE3127826C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Description

Beschreibung
Die vorliegende Erfindung bezieht sich auf einen Halbleiterspeicher mit Speicherzellen aus Bipolartransistoren sowie ein Verfahren zu seiner Herstellung. Speziell bezieht sich die Erfindung auf programmierbare Festspeicher (im folgenden als PROM bezeichnet), deren Speicherzellen aus Bipolar-Transistoren bestehen, in die Daten eingeschrieben v/erden können.
Wenngleich ein Bipolar-PROM im Vergleich zu einem MOS-PROM den Nachteil hat, daß die einmal eingeschriebenen Daten nicht geändert werden können, so ist doch die Zugriffszeit beim Bipolar-PROM um ein Mehrfaches kürzer als feieim MOS-PROM, die Zuverlässigkeit ist höher, und der Bipolar-PROM ist relativ billig. Daher wird der Bipolar-PROM als Festspeicher für die Kode-Umwandlung oder dgl. bei Mikroprogrammen für einen Rechner eingesetzt.
Das System zuia Einschreiben von Daten in einen Bipolar-PROM läßt sich grob in die Klassen "Schmelzverbindungs-Typ" und "Typ mit lawineninduzierter Wanderung" unterteilen.
Ein PROM vom Schmelzverbindungs-Typ besitzt einen Aufbau, bei dem eine Schmelzverbindung zwischen einer tfortleitung und dem Emitter eines Bipolar-Tränaistors. !liegt, dessen Basis an eine Bitleitung angeschlossen ist« Die Schmelzverbindung kann aus Nichrom, polykristallinem Silicium, Titan-4'/olfram oder dgl. bestehen. In einem PROM vom Schmelzverbindungs-Typ erfolgt das Einschreiben von Daten durch das elektrische Abtrennen der Schmelzverbindung. Figur 1 zeigt den Aufbau einer grundlegenden Speicherzelle eines PRQM vom Schmelzverbindungs-Typ.
Eine cine Bitleitung bildende p-Basiszone 2 ist auf einer η-leitenden Epitaxialschieht 1 innerhalb eines Halbleitersubstrats ausgebildet. Innerhalb der p-Basiszone 2 ist eine ^-Emitterzone 3 gebildet. Auf einer Isolierschicht 4 auf dem Halbleitersubstrat ist eine Schmelzverbindung 5 ''ausgebildet und über ein Kontaktloch an die Emitterzone 3 angeschlossen.Diese Schmelzverbindung 5 ist an eine ¥ortleitung 6 angeschlossen; beide Teile werden durch eine Passivierungsschicht 7 geschützt. Ein PROM mit einem solchen Aufbau hat die Eigenschaft, daß die Schreibspannung durch die die Schmelzverbindung bildende Substanz variiert werden kann. PROMs mit Schreibspannungen im Bereich zwischen, IQ und 25 Volt sind bereits erhältlich. Da die Schmelzverbindung »jedoch quer verläuft, wird eine beträchtlich große Fläche benötigt, was den Nachteil mit sich bringt, daß die Integrationsdich-te nicht weiter erhöht werdon kann. Weiterhin muß eine Passivierungsschicht ausgewählt werden, die durch die beim Durchtrennen der Schmelzverbindung oder durch die gegenseitige Wechselwirkung der Schmelzverbindung mit dem Passivierungsfilm nach der Abtrennung entstehende Hitze nicht abträglich beeinflußt wird. Der PROM dieses Typs v/eist v;eiterhin den strukturell bedingten und nicht zu vermeidenden Hangel auf, daß ' ein als "grow-back" bezeichnetes Nachwachsen bewirkt, daß die durchtrennte Schmelzverbindung auf's neue geschlossen wird.
Ein PROM vom Typ mit lawineninduzierter Wanderung ist in Fig. 2 in seinem Aufbau dargestellt. In einer n-leitenden Epitaxialschicht 11 des Halbleitersubstrats ist eine p-Basiszone 12 gebildet,'und in der Basiszone 12 ist eine Emitterzone 13 mit napfförmigem tibergang gebildet. Auf dem Halbleitersubstrat ist eine Isolierschicht 14 gebildet. Auf der Isolierschicht 14 ist eine über ein Kontaktloch an die Emitterzone 3 geschaltete Aluminiumelektrode 15 gebildet. D. h., die Speicherzelle weist zwei gegenüberliegende Dioden auf. Bei einem PROM dieser Art erfolgt das Schreiben durch Anlegen einer Durchbruchspannung in Sperrichtung zwischen den Emitter und die" Basis,
um den dazwischenliegenden Übergang zu durchbrechen. Da die Speicherzelle gemäß diesem System ,vertikale Struktur hat, sind Verbesserungen bei der integration 2U erwarten. Da der Durchbruch in dem Halbleitersubstrat, erfolgt, kann das Schreiben in relativ stabiler Weise erfolgen, und cUe bei PROHs vom Schmelzverbindungs-Typ häufig beobachteten "grow-back"-Effekte treten kaum auf. Da weiterhin die Imp<ld.a&z der Speicherzelle nach Beendigung des SchreibVorgangs niedrig ist, kann die Arbeitsgeschwindigkeit hoch angesetzt v/erden. Da die zwischen den Emitter und die Basis des Transistors zu legende Durchbruchsspannung jedoch auch dann im wesentlichen konstant ist, wenn die Konzentration oder die Diffusionstiefe des Fremdstoffs variiert, wird die Schreibspannung notwendigerweise hoch, und es ist schwierig, sie wesentlich, zu ändern. Folglich muß bei der Auslegung des PROM die Epitaxialschicht dick gemacht werden, um der hohen Schreibspaanufeg zu widerstehen. Dies führt zu einer Erhöhung· der Kollektor-Ba^is-Kapazität, einer Verminderung der Zugriffszeil? usw. Da weiterhin zwischen den Elementen bis zu einem gewissen'Maß eine.Spannungsfestiqkeit erforderlich ist, muß eine spezielle Methode zum Trennen der Elemente angewendet werden. Weiterhin muß der Abstand zwischen den Elementen (die Breite der. Trennzonen zwischen den Elementen) groß gemacht werden» ,Dies Siähvt zu Beeinträchtigungen der Integration und der Arbeitsgeschwindigkeit.
Der Erfindung liegt die Aufgäbe zugrunde s. einen Halbleiterspeicher der eingangs angegebenen Art anzugeben, der die Nachteile von Speichern des Schmelzverbindungs-Typs und des Typs mit lawineninduzierter Wanderung vermeidet.-und der Halbleiterspeicher soll eine verbesserte Integration· zulassen, keine "grow-back"-Effekte zulassen und^ein Ändern der Schreibspannung ermöglichen. Weiterhin soll ein Verfahren zur Herstellung eines
312782G - β -
solchen Halbleiterspeichers angegeben werden.
Diese Aufgabe -wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 bzw. des Anspruchs 7 angegebenen Merkmale gelöst.
Der so aufgebaute Halbleiterspeicher zeichnet sich durch hohe Zuverlässigkeit aus, da kein Nachwachsen der Schmelzverbindung, also kein "grow-back"-Effekt erfolgt, wie er häufig bei Speichern des Schmelzverbindungs-Typs auftritt. Der Halbleiterspeicher gemäß der Erfindung hat den weiteren Vorteil, daß die Schreibspannung auf einfache Weise auf einen gewünschten Pegel eingestellt werden kann, in dem das Material der Schicht hohen Widerstands oder die Dicke dieser Schicht geändert wird. Weiterhin wird die Integration verbessert.
Im folgenden wird ein Ausführungsbeispiel der Erfindung an. Hand der Zeichnung näher erläutert. Es zeigen:
Figur 1 eine Querschnittansicht einer herkömmlichen Speicherzelle eines Transistors vom Schmelzverbindungs-Typ,
Figur 2 eine Querschnittansicht einer herkömmlichen Speicherzelle eines Transistors vom Typ mit Lawinen induzierter Wanderung,
-'9
Figuren 3-8 Querschnittansienten zur Veranschaulichung des Herstellungsvorgangs einer erfindungsgernäßen Speicherzelle,
Figur 9 eine Draufsicht auf ;diß Speicherzelle gemäß Fig. 8, und
Figur 10 eine Querschnittansicht entlang der Linie X - X in Fig. 9. ·
Im folgenden soll ein Ausführüngsbeispiel der Erfindung an Hand eines PROM dadurch beschrieben werden, dai3 der Herstellungsvorgang erläutert wird.
Wie in Figur 3 zu sehen ist, wird züxiächßt in einem p~-Siliciumsubstrat 21 eine vergrabene n+-leitende Schicht 22 gebildet. Nach dem Aufwachsen einer η-leitenden Epitaxialschicht 23 als Kollektorzone auf dem Substrat 21 erfolgt thermisches Oxidieren zum Bilden einer Siliciumoxidschlcht 24. Danach wird in die η-leitende Epitaxialschicht 23 Bor durch Ionenimplantation selektiv eingebracht. Durch Warmbehandeln xtferden mehrere p-Basiszonen 25 als Bitleitungen gebildet, die sich in Spaltenrichtung erstrecken. Teile der SJliciumoxidschicht 24, bei denen "Emitterzonen zu bilden sind, werden durch Fotoätzen selektiv fortgeätzt, um Löcher 26 als Emitter-Diffusionsfenster zu bilden. Danach wird durch die Löcher 26 in die Basiszone thermisch Arsen diffundiert (vergib Fig. 4), um mehrere n+- leitende Emitterzonen 27 zu bilden»
Als nächstes (vergl, Fig. 5) wird auf der gesamten Oberfläche der Struktur eine Molybdänschicht gebildet, die danach zu einem Muster ausgebildet wird, um/ Molybdänmuster 28 (Barrierenschichten) zu bilden. Auf der gesamten Oberfläche der Struktur
/ auf den Löchern 26 . -
wird mittels des chemischen Dampfniederschlagungsverfahrens (CVD-Verfahren) eine nichtdotierte polykristalline Siliciumschicht 29 als Schicht hohen Widerstands gebildet.
Anschließend wird auf die polykristalline Siliciumschicht 29 eine Siliciumnitrid-Schicht als Antioxidierungsmaske aufgebracht. Nach dem Ausbilden.einer Resist-Schicht 30 auf Teilen der Siliciumnitridschicht oberhalb der Emitterzonen 27 durch Fotoätzen (vergl. Fig. 6) wird die Siliciumnitrid-Schicht unter Verwendung des Resist-Films 30 als Maske durch ein Fluor-Plasma selektiv geätzt, um Slliciumnitridschicht-Muster 31 auf Teilen der polykristallinen Schicht 29 oberhalb der Emitterzonen 27 zu bilden, Wach dem Entfernen der Resist-Filme 30 wird die polykristalline Siliciumschicht 29 selektiv in einer feuchten Atmosphäre bei hoher Temperatur unter Verwendung, der Siliciumnitrid-Schichtmuster 31 als Antioxidierungsmaske selektiv oxidiert. Nach diesem Schritt (vergl. Fig. 7) wird die durch die Siliciumnitrid-Schichtmuster 31 freigelegte polykristalline Siliciumschicht 29 in eine dicke Siliciumoxidschicht 32 umgewandelt, um dadurch innerhalb der Löcher der Emitterzonen 27 polykristalline Siliciummuster 33 als Schichten hohen Widerstands zu bilden, die voneinander durch die SiliciumoxldGchic'hten 32 elektrisch isoliert sind.
Die Siliciumnitrid-Schichtmuster 31 werden durch ein Fluor-Plasma fortgeätzt. Danach (vergl. Fig. 8 ) wird auf die gesamte Oberfläche der Struktur· Aluminium in Vakuum aufgedampft. Die aufgebracht Aluminiumschicht wird durch Fotoätzung mit einem Huster versehen, um mehrere Aluminiumverdrahtungen 34 (leitende Schichten) als Wortleitungen zu bilden, die teilweise auf den polykristallinen Siliciummustern 33 angeordnet sind und sich in Reihenrichtung erstrecken. Hierdurch wird die Herstellung des PROM mit mehreren Speicherzellentransistoren, in die Daten eingeschrieben werden·Rönnen, abgeschlossen.
Bei dem oben erläuterten Herstellungsvorgang erfolgt die Ausbildung der Schichten 33 hohen Widerstands durch selektives Oxidieren der polykristallinen Siliciumschicht 29 unter Verwendung der Siliciumnitrid-Schich'tmuster 31 als Maske. Daher können in den Emitterlöch$rn 26 die Schichten 33 hohen Widerstands der schmalen polyktfistaliimeö, Siliciummuster, die sich nicht in Querrichtung erstrecken und die voneinander durch die Siliciumoxidschicht 32 elektrisch getrennt sind, gebildet werden. Aus diesem Grund können Leckströme unterdrückt werden, und die Impedanz, die vorliegt, wenn nicht geschrieben wird, kann groß gemacht werden, so daß die Zuverlässigkeit beim Lesen verbessert werden kann. Da die Oberfläche des Elements flach ist, kann eine Aufijrennung der Aluminiumverdrahtungen 34 verhindert»werden.
Das Verfahren zum Ausbilden der Schichten hohen Widerstands ist nicht auf das oben beschriebene 'Verfahren beschränkt. Die Schichten hohen Widerstands können- beispielsweise dadurch gebildet v/erden, daß an Stelle der polykristallinen Siliciumschicht 29 in Fig. 5 eine Siliciumoxidscliiciit gebildet wird, diese selektiv geätzt wird, um die Molybdän-Barrierenschichten freizulegen, auf der gesamten Oberfläche der Struktur eine polykristalline Siliciumschicht gebildet wird und die polykristalline Siliciumschicht selektiv entfernt wird, wobei lediglich solche Teile stehen bleiben, die oberhalb der Molybdän-Barrierenschichten liegen.
Das Material der Barrierenschichten braucht nicht Molybdän zu sein. Vorzugsweise v/erden jedoch Metalle mit hohem Schmelzpunkt verwendet, wie z. B, Wolfram„ Tantal und Platin, oder
aber Metall-Silicide wie z. B. Molybdän-Silicid oder WoIfram-Silicid. Die Schichten hohen Widerstands können anstatt aus polykristallinem Silicium aus amorphem Silicium, elektrisch leitenden Kunststoffen oder dgl. hergestellt v/erden. Das Material für die Verdrahtung braucht nicht Aluminium zu sein, sondern es können auch Aluminiumlegierungen verwendet werden, die z. B. Aluminium-Siliciumy Aluminium-Kupfer und Aluminium-Silicium-Kupfer.
Die erfindungsgemäße Speicherzelle des PROM besitzt den in Fig. 8 dargestellten Aufbau. Danach sind mehrere sich in Spaltenrichtung erstreckende prBasiszonen 25 in der als Kollektorzone des Halbleitersubstrats dienenden η-leitenden Epitaxialschicht 23 gebildet. In de&'Basiszonen 25 sind n+-Emitterzonen gebildet. Die Schichten 33 hohen "/Widerstands sind in den Löchern 26 der Emitterzonen 27 durch die rfolbdän-Barriereschichten gebildet. Die Aluminiumverdrahtun-jen 34 sind teilweise auf diesen Schichten hohen Widerstands aus polykristallinem Silicium gebildet und erstrecken sich in Reihenrichtung.
Wenn bei den so aufgebauten Speicherzellen eine Spannung zwischen die als.Bitleitung fungierende Basiszone 25 und die als Wortleitung dienende Aluminiumverdrahtung 34 gelegt wird, schmilzt derjenige Teil der Aluminiumverdrahtungsschicht, der die Bitleitung kreuzt». greift durch die Schicht 33 hohen Widerstands aus polykristallinem Silicium und kontaktiert die Kolybdän-Barriereschicht, die mit der Emitterzone 27 zu verbinden ist, so daß hierdurch das Einschreiben erfolgt. Zum Auslesen von Daten aus dem so aufgebauten PROM wird das Potential der als Bitleitung fungierenden Basiszone 25 ermittelt, während die Aluminiumverdrahtungsschicht 34 als Wortleitung auf niedriger Spannung liegt. Wenn die ermittelte Spannung aufgrund der niedrigen Spannung an der Wortleitung
niedrig ist, so bedeutet dies, daß Daten in das PROM eingeschrieben wurden. Wenn dio ermittelte Spannung hoch bleibt, so heißt dies, daß keine Daten in den PROM eingeschrieben wurden. Somit erfolgt eine Unterscheidung von "0" und "1" aufgrund der Impedanzdifferenz der Speicherzelle. Diese Vorgänge werden im allgemeinen von periphe.ren Schaltkreisen ausgeführt.
Da die Barrierenschicht unterhalb der Schicht hohen Widerstands liegt und einen Eintritt des Verdrahtungsmaterials wie z. B. des Aluminiums, das durch die Schicht hohen Widerstands durchgegriffen hat, in die Emitterzone 27 vermeidet, wird die Zuverlässigkeit der Speicherzellen beträchtlich erhöht. Weiterhin gestattet das Vorhandensein der Barrierenschicht größere Auswahlmöglichkeit für das Material und die Dicke der Schicht hohen Widerstands. So kann durch geeignete Auswahl von Material und Dicke der Schicht hohen Widerstands die Schreibspannung willkürlich eingestellt werden. Da die Speicherzelle dieses PROM wie bei dem System mit lawineninduzierter Wanderung vor dem Einschreiben von Daten eine hohe Impedanz aufweist und durch das Einschreiben von Daten ■ kurzgeschlossen wird, treten keine Probleme mit "grow-back"-Effekten auf, und das Auslesen kann in vorteilhafter Weise . bei niedriger Impedanz erfolgen. Da weiterhin die Barrierenschicht und die Schicht hohen Widerstands vertikal auf der Emitterzone ausgebildet sind, kann die Integration verbessert werden.
Leerseite

Claims (1)

  1. BLUMBACH . WESER · BERGEN" KRAMER ZWiRNER · HOFFMANN
    PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN
    Patenlconsult Radeckestraße 43 8000 München 60 Telefon (089) 883603/883604 Tete'x 05-212313 Tolegrammo Palentconsult Patentconsult Sonnenberger Straße 43 6200 Wiesbaden Telelon (06121) 562943756199ft Telex 04-186237 Telegramme Paientconsult
    TOKYO SHIBAURA. DENK! KABUSHIKI KAISHA 81/8753
    Kawasaki-shi, Japan . ,
    DR/ Ko
    Halbleiterspeicher
    Patentansprüche
    M A Halbleiterspeicher mit Speicherzellen aus Bipolar-Trans istoren,
    dadurch gekennzeichnet, daß in wenigstens einer Speicherzelle eine Barrierenschicht (28) in einem Loj?h ausgebildet ist, das in einer Oxidschicht (24) gebildet: ist, die mit einer in einer als Bitleitung dienenden Basiszone (25) gebildeten Emitterzone (27) in Kontakt zu bringen ist, auf der Barrierenschicht (28) eine Schicht (33) hohen Widerstands vorgesehen ist, und eine Metallverdrahtungsschicht (34) als Wortleitung teilweise mit der Schicht (33) hohen Widerstands verbunden ist. :
    München: R. Kramer DIpl.-Ing. · W. Weser Dipl.-Phys. Dr. rer. nat. . E. Hoffmann DIpl.-Ing. Wiesbaden: P. G. Blumbach Dlpl.-lng. . P. Bergen Prof. Or. jur. Dip!.-Ing., Pal.-Ass., Pat.-Anw. bis 1979 · G. Zwirner Oipl.-Ing. DIpl.-W.-Ing.
    2. Halbleiterspeicher nach Anspruch 1,
    dadurch gekennzeichnet, daß die BarricrenDchicht (23) aus Material besteht, das aus der Gruppe ausgewählt ist, welche Metalle mit hohem Schmelzpunkt und Metallsilicide umfaßt.
    3. Halbleiterspeicher nach Anspruch 2,
    dadurch gekennzeichnet, daß die Metalle mit hohem Schmelzpunkt Molybdän, .Wolfram, Tantal und Platin sind.
    4. Halbleiterspeicher nach Anspruch 2,
    dadurch gekennzeichnet, daß die Metallsilicide Molybdänsilicid und Wolframsilicid sind.
    5. Halbleiterspeicher nach einem der Ansprüche 1-4, dadurch gekennzeichnet, daß die Schicht (33) hohen Widerstands aus Material 'besteht, das aus der Gruppe ausgewählt ist, vrelche polykristallines Silicium, amorphes Silicium und elektrisch leitende Kunststoffe umfaßt.
    6. Halbleiterspeicher nach einem der Ansprüche 1-5, dadurch gekennzeichnet, daß beim Schreiben von Daten die MetallVerdrahtungsschicht (34) die Barrierenschicht (28) durch die Schicht hohen-Widerstands kontaktiert und dadurch die Bitleitung mit der Wortleitung kurzschließt.
    7. Verfahren zum Herstellen eines Halbleiterspeichers mit Speicherzellen aus Bipolartransistoren, gekennzeichnet durch folgende Schritte:
    - Bilden einer Barrierenschicht in einem Loch, das in einer Oxidschicht auf einer Emitterzone gebildet ist,
    - Bilden einer Schicht hohen-Widerstands aus polykristallinem Silicium oder amorphem Silicium lediglich auf der Barrierenschicht, und
    11/12
    Bilden einer Metallverdrahtungsschicht in teilweisem Kontakt mit der Schicht hohen Widerstands.
    0. Verfahren nach Anspruch 7,
    gekennzeichnet durch folgende weiteren Schritte nach dem Bilden der Barrierenschichts
    - Niederschlagen einer Schicht aus polykristallinem Silicium oder amorphem Silicium auf der gesamte?! Oberfläche und anschließendes selektives Bilden einer Äntioxidationsschicht lediglich über der Emitterzone,
    - selektives Oxidieren der Schicht aus polykristallinem Silicium oder amorphem Silicium in einer feuchten Atmosphäre bei hoher Temperatur, um die Schicht aus polykristallinem oder amorphem Silicium selektiv in Siliciumoxidschichten umzuwandeln, die die Schicht hohen Widerstands mit Ausnahme derjenigen Stellen der polykristallinen oder amorphen SiIiciumschicht definiert, die oberhalb der Emitterzone über der Barrierenschicht liegen, und
    - Entfernen der Antioxidierungsschicht zum Bilden der Metallverdrahtungsschicht.
    ■»o1-
    9. Verfahren nach Anspruch 7,
    gekennzeichnet durch folgende Schritte, die sich an die Bildung der Barrierenschicht anschließen:
    - selektives Bilden einer SiliciurnoxidscMehtj, die die Barrieren-' schichten freiläßt, und
    - Bilden einer Schicht aus polykristallinem oder amorphem Silicium auf der gesamten Oberfläche■und anschließendes Entferner der Schicht aus polykristallinem oder amorphem Silicium, v/ob ei lediglich ein Teil der Schicht auf der Barrierenschicht belassen wird,, um die Schicht hohen Widerstands
    zu bilden« '
    12/13
    10. Verfahren nach Anspruch 7»
    dadurch gekennzeichnet, daß die Barrierenschicht aus Material gebildet wird, das aus einer Gruppe ausgewählt wird, welche Metalle mit hohem Schmelzpunkt und Metallsilicide umfaßt.
    11. Verfahren nach Anspruch 10,
    dadurch gekennzeichnet, daß die Metalle mit hohem Schmelzpunkt und Molybdän,"Wolfram, Tantal, und Platin sind.
    12. Verfahren nach Anspruch 10 oder 11,
    dadurch gekennzeichnet* daß die Metallsilicide Molybdänsilicid und Wolfrainsilicid sind.
DE3127826A 1980-07-14 1981-07-14 Halbleiterspeicher Expired DE3127826C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9584480A JPS5720463A (en) 1980-07-14 1980-07-14 Semiconductor memory device

Publications (2)

Publication Number Publication Date
DE3127826A1 true DE3127826A1 (de) 1982-04-01
DE3127826C2 DE3127826C2 (de) 1984-04-05

Family

ID=14148678

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3127826A Expired DE3127826C2 (de) 1980-07-14 1981-07-14 Halbleiterspeicher

Country Status (3)

Country Link
US (1) US4424578A (de)
JP (1) JPS5720463A (de)
DE (1) DE3127826C2 (de)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0068058B1 (de) * 1981-06-25 1986-09-03 International Business Machines Corporation Elektrisch programmierbarer Festwertspeicher
DE3230077A1 (de) * 1982-08-12 1984-02-16 Siemens AG, 1000 Berlin und 8000 München Integrierte bipolar- und mos-transistoren enthaltende halbleiterschaltung auf einem chip und verfahren zu ihrer herstellung
DE3314879A1 (de) * 1983-04-25 1984-10-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von stabilen, niederohmigen kontakten in integrierten halbleiterschaltungen
US4651409A (en) * 1984-02-09 1987-03-24 Ncr Corporation Method of fabricating a high density, low power, merged vertical fuse/bipolar transistor
US4751197A (en) * 1984-07-18 1988-06-14 Texas Instruments Incorporated Make-link programming of semiconductor devices using laser enhanced thermal breakdown of insulator
US4575730A (en) * 1984-11-14 1986-03-11 Metromedia, Inc. Ink jet printing randomizing droplet placement apparatus
US4701780A (en) * 1985-03-14 1987-10-20 Harris Corporation Integrated verticle NPN and vertical oxide fuse programmable memory cell
US4635345A (en) * 1985-03-14 1987-01-13 Harris Corporation Method of making an intergrated vertical NPN and vertical oxide fuse programmable memory cell
US4748490A (en) * 1985-08-01 1988-05-31 Texas Instruments Incorporated Deep polysilicon emitter antifuse memory cell
EP0219641B1 (de) * 1985-09-13 1991-01-09 Siemens Aktiengesellschaft Integrierte Bipolar- und komplementäre MOS-Transistoren auf einem gemeinsamen Substrat enthaltende Schaltung und Verfahren zu ihrer Herstellung
US4906987A (en) * 1985-10-29 1990-03-06 Ohio Associated Enterprises, Inc. Printed circuit board system and method
JPS6362373A (ja) * 1986-09-03 1988-03-18 Nec Corp 半導体記憶回路装置
US5210598A (en) * 1988-08-23 1993-05-11 Seiko Epson Corporation Semiconductor element having a resistance state transition region of two-layer structure
US4829024A (en) * 1988-09-02 1989-05-09 Motorola, Inc. Method of forming layered polysilicon filled contact by doping sensitive endpoint etching
US5989943A (en) * 1989-09-07 1999-11-23 Quicklogic Corporation Method for fabrication of programmable interconnect structure
US5502315A (en) * 1989-09-07 1996-03-26 Quicklogic Corporation Electrically programmable interconnect structure having a PECVD amorphous silicon element
US5381035A (en) * 1992-09-23 1995-01-10 Chen; Wenn-Jei Metal-to-metal antifuse including etch stop layer
US5780323A (en) * 1990-04-12 1998-07-14 Actel Corporation Fabrication method for metal-to-metal antifuses incorporating a tungsten via plug
US5614756A (en) * 1990-04-12 1997-03-25 Actel Corporation Metal-to-metal antifuse with conductive
US5552627A (en) * 1990-04-12 1996-09-03 Actel Corporation Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayers
US5557136A (en) * 1991-04-26 1996-09-17 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5196724A (en) * 1991-04-26 1993-03-23 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
WO1992020095A1 (en) * 1991-04-26 1992-11-12 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5701027A (en) * 1991-04-26 1997-12-23 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
AU1904992A (en) * 1991-05-10 1992-12-30 Quicklogic Corporation Amorphous silicon antifuses and methods for fabrication thereof
US5641703A (en) * 1991-07-25 1997-06-24 Massachusetts Institute Of Technology Voltage programmable links for integrated circuits
US5258643A (en) * 1991-07-25 1993-11-02 Massachusetts Institute Of Technology Electrically programmable link structures and methods of making same
US5250464A (en) * 1992-03-11 1993-10-05 Texas Instruments Incorporated Method of making a low capacitance, low resistance sidewall antifuse structure
US5963825A (en) * 1992-08-26 1999-10-05 Hyundai Electronics America Method of fabrication of semiconductor fuse with polysilicon plate
US5672905A (en) * 1992-08-26 1997-09-30 At&T Global Information Solutions Company Semiconductor fuse and method
WO1994007266A1 (en) * 1992-09-23 1994-03-31 Massachusetts Institute Of Technology A voltage programmable link having reduced capacitance
TW232091B (de) * 1992-12-17 1994-10-11 American Telephone & Telegraph
US5581111A (en) * 1993-07-07 1996-12-03 Actel Corporation Dielectric-polysilicon-dielectric antifuse for field programmable logic applications
US5523612A (en) * 1993-11-19 1996-06-04 Crosspoint Solutions, Inc. Method of manufacturing an antifuse with doped barrier metal layer and resulting antifuse
US5485031A (en) * 1993-11-22 1996-01-16 Actel Corporation Antifuse structure suitable for VLSI application
US5834824A (en) * 1994-02-08 1998-11-10 Prolinx Labs Corporation Use of conductive particles in a nonconductive body as an integrated circuit antifuse
US5917229A (en) * 1994-02-08 1999-06-29 Prolinx Labs Corporation Programmable/reprogrammable printed circuit board using fuse and/or antifuse as interconnect
US5813881A (en) * 1994-02-08 1998-09-29 Prolinx Labs Corporation Programmable cable and cable adapter using fuses and antifuses
US5808351A (en) * 1994-02-08 1998-09-15 Prolinx Labs Corporation Programmable/reprogramable structure using fuses and antifuses
US5962815A (en) * 1995-01-18 1999-10-05 Prolinx Labs Corporation Antifuse interconnect between two conducting layers of a printed circuit board
US5906042A (en) * 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
US5767575A (en) * 1995-10-17 1998-06-16 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US5872338A (en) * 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
US6087707A (en) * 1996-04-16 2000-07-11 Micron Technology, Inc. Structure for an antifuse cell
US5909049A (en) * 1997-02-11 1999-06-01 Actel Corporation Antifuse programmed PROM cell
US6034427A (en) * 1998-01-28 2000-03-07 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US6277724B1 (en) * 1999-01-19 2001-08-21 National Semiconductor Corporation Method for forming an array of sidewall-contacted antifuses having diffused bit lines
US6180994B1 (en) * 1999-01-19 2001-01-30 National Semiconductor Corporation Array of sidewall-contacted antifuses having diffused bit lines
US6323534B1 (en) 1999-04-16 2001-11-27 Micron Technology, Inc. Fuse for use in a semiconductor device
US6603678B2 (en) * 2001-01-11 2003-08-05 Hewlett-Packard Development Company, L.P. Thermally-assisted switching of magnetic memory elements
US6906941B2 (en) * 2003-07-22 2005-06-14 Hewlett-Packard Development Company, L.P. Magnetic memory structure
US7397074B2 (en) * 2005-01-12 2008-07-08 Samsung Electronics Co., Ltd. RF field heated diodes for providing thermally assisted switching to magnetic memory elements
FR2884346A1 (fr) * 2005-04-11 2006-10-13 St Microelectronics Sa Dispositif de memoire du type programmable une fois, et procede de programmation
DE102016115939B4 (de) * 2016-08-26 2021-05-27 Infineon Technologies Ag Einmal programmierbare Speicherzelle und Speicheranordnung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2103900A1 (de) * 1970-02-18 1971-09-16 Hewlett Packard Co Integrierte Speicherschaltung in Koinzidenz-Wählanordnung
DE2300847B2 (de) * 1972-01-19 1975-01-30 Intel Corp., Santa Clara, Calif. (V.St.A.) Halbleiterfestwertspeicher

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2103900A1 (de) * 1970-02-18 1971-09-16 Hewlett Packard Co Integrierte Speicherschaltung in Koinzidenz-Wählanordnung
DE2300847B2 (de) * 1972-01-19 1975-01-30 Intel Corp., Santa Clara, Calif. (V.St.A.) Halbleiterfestwertspeicher

Also Published As

Publication number Publication date
US4424578A (en) 1984-01-03
JPS5720463A (en) 1982-02-02
DE3127826C2 (de) 1984-04-05

Similar Documents

Publication Publication Date Title
DE3127826A1 (de) Halbleiterspeicher
DE1903961C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2217538C3 (de) Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung
DE10125407B4 (de) Verbesserte elektronische Sicherungen durch die lokale Verschlechterung der schmelzbaren Verbindung
DE3116356A1 (de) &#34;programmierbare halbleiteranordnung und verfahren zu deren herstellung&#34;
DE3141195C2 (de)
DE2300847B2 (de) Halbleiterfestwertspeicher
DE3927033C2 (de) Halbleiterbauelement mit Antifuse-Elektrodenanordnung und Verfahren zu seiner Herstellung
DE2730202A1 (de) Halbleiterspeicher
DE2334405A1 (de) Lsi-plaettchen und verfahren zur herstellung derselben
DE1955221A1 (de) Integrierte Halbleiter-Schaltkreise
DE2841467A1 (de) Programmierbare festwertspeicherzelle
DE2235801A1 (de) Monolithischer festwertspeicher und verfahren zur herstellung
DE3141967A1 (de) Programmierbare speicherzelle
DE3442037A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE3916228A1 (de) Halbleiterspeichervorrichtung mit stapelkondensatorzellenstruktur und verfahren zu ihrer herstellung
DE2750209A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE2017642B2 (de) Programmierbarer Festwertspeicher
DE19727232A1 (de) Analoges Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19638684A1 (de) Halbleitervorrichtung mit einem Kontaktloch
DE2421513C2 (de) Programmierbarer Festwertspeicher
DE3236383A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE3224287C2 (de)
DE3109074C2 (de)
DE3840559C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP