DE3127826C2 - Halbleiterspeicher - Google Patents

Halbleiterspeicher

Info

Publication number
DE3127826C2
DE3127826C2 DE3127826A DE3127826A DE3127826C2 DE 3127826 C2 DE3127826 C2 DE 3127826C2 DE 3127826 A DE3127826 A DE 3127826A DE 3127826 A DE3127826 A DE 3127826A DE 3127826 C2 DE3127826 C2 DE 3127826C2
Authority
DE
Germany
Prior art keywords
layer
semiconductor memory
high resistance
zone
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3127826A
Other languages
English (en)
Other versions
DE3127826A1 (de
Inventor
Junichi Yokohama Miyamato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE3127826A1 publication Critical patent/DE3127826A1/de
Application granted granted Critical
Publication of DE3127826C2 publication Critical patent/DE3127826C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

Ein Halbleiterspeicher besitzt Speicherzellen, die jeweils eine Emitterzone (27) aufweisen, die in einer als Bitleitung dienenden Basiszone (24) ausgebildet ist. Eine Barrierenschicht (28) ist in einem Loch einer Oxidschicht (24) gebildet, die in Kontakt mit der Emitterzone (27) zu bringen ist. Eine darauf gebildete Schicht (33) hohen Widerstands steht in Kontakt mit einer Metallverdrahtungsschicht (34) als Wortleitung. Durch Anlegen einer Spannung zwischen die Bitleitung und die Wortleitung schmilzt die Metallverdrahtungsschicht (34) denjenigen Teil, wo sich diese Leitungen kreuzen, greift durch die Schicht hohen Widerstands (33) und erreicht die Barrierenschicht (28), um dadurch diese beiden Leitungen kurzzuschließen und den Schreibvorgang zu bewerkstelligen.

Description

— In dem Loch (26) der auf der Emitterzone (27) gebildeten Oxidschicht (24) wird die Barrierenschicht (28) gebildet,
— nur auf der Barrierenschicht wird die Schicht (33) hohen Widerstands aus polykristallinem Silicium oder amorphem Silicium gebildet, und
— die Metallverdrahtungsschicht (34) wird in teilweisem Kontakt mit der Schicht hohen Widerstands gebildet.
7. Verfahren nach Anspruch 6, gekennzeichnet durch folgende weitere Schritte nach dem Bilden der Barierenschicht:
Niederschlagen einer Schicht aus polykristallinem Silicium oder amorphem Silicium auf der gesamten Oberfläche und anschließendes selektives Bilden einer Antioxidationsschicht lediglich über der Emitterzone,
selektives Oxidieren der Schicht aus polykristallinem Silicium oder amorphem Silicium in einer feuchten Atmosphäre bei hoher Temperatur, um die Schicht aus polykristallinem oder amorphem Silicium selektiv in Siliciumoxidschichten umzuwandeln, die die Schicht hohen Widerstands mit Ausnahme derjenigen Stellen der polykristallinen oder amorphen Siliciumschicht definiert, die oberhalb der Emitterzone über der Barrierenschicht liegen, und
Entfernen der Antioxidicrungsschicht zum
Bilden der Metallverdrahtungsschicht
8. Verfahren nach Anspruch 6, gekennzeichnet durch folgende Schritte, die sich an die Bildung der Barrierenschicht anschließen:
— selektives Bilden einer Siliciumoxidschicht die die Barrierenschichten freiläßt und
— Bilden einer Schicht aus polykristallinem oder amorphem Silicium auf der gesamten Oberfläche und anschließendes Entfernen der Schicht aus polykristallinem oder amorphem Silicium, wobei lediglich ein Teil der Schicht auf der Barrierenschicht belassen wird, um die Schicht hohen Widerstands zu bilden.
Die vorliegende Erfindung bezieht sich auf einen programmierbaren Haibleiterspeicher gemäß Oberbegriff des Anspruchs 1 und auf ein Verfahren zu seiner Herstellung. Ein solcher Halbleiterspeicher ist zum Beispiel aus der DE-AS 23 00 847 bekannt
Wenngleich ein Bipolar-PROM im Vergleich zu einem MOS-PROM den Nachteil hat, daß die einmal eingeschriebenen Daten nicht geändert werden können, so ist doch die Zugriffszeit beim Pipolar-PROM um ein Mehrfaches kürzer als beim MOS-PROM, die Zuverlässigkeit ist höher, und der Bipolar-PROM ist relativ billig.
so Daher wird der Bipolar-PROM als Festspeicher für die Code-Umwandlung oder dergleichen bei Mikroprogrammen für einen Rechner eingesetzt.
Das System zum Einschreiben von Daten in einen Bipolar-PROM läßt sich grob in die Klassen »Schmelz-
!"> verbindungs-Typ« und »Typ mit iawineninduzierter Wanderung« unterteilen.
Ein PROM vom Schmelzverbindungs-Typ besitzt einen Aufbau, bei dem eine Schmelzverbindung zwischen einer Wortleitung und dem Emitter eines Bipolar-Transistors liegt, dessen Basis an eine Bitleitung angeschlossen ist. Die Schmelzvsrbindung kann aus Nichrom, polykristallinem Silicium, Titan-Wolfram oder dergleichen bestehen. In einem PROM vom Schmelzverbindungs-Typ erfolgt das Einschreiben von Daten durch das elektrische Abtrennen der Schmelzverbindung. F i g. 1 zeigt den Aufbau einer Speicherzelle eines PROM vom Schmelzverbindungs-Typ, wie er zum Beispiel aus der DE-AS 23 OO 847 (F i g. 3) bekannt ist.
Eine eine Bitleitung bildende p-Basiszone 2 ist auf einer η-leitenden Epitaxialschicht 1 innerhalb eines Halbleitersubstrats ausgebildet. Innerhalb der p-Basiszone 2 ist eine n + -Emitterzone 3 gebildet Auf einer Isolierschicht 4 auf dem Halbleitersubstrat ist eine Schmelzverbindung 5 ausgebildet und über ein Kontaktloch an die Emitterzone 3 angeschlossen. Diese Schmelzverbindung 5 ist an eine Wortleitung 6 angeschlossen; beide Teile werden durch eine Passivierungsschicht 7 geschützt. Ein PROM mit einem solchen Aufbau hat die Eigenschaft, daß die Schreibspannung durch die die Schmelzverbindung bildende Substanz variiert werden kann. PROMs mit Schreibspannungen im Bereich zwischen 10 und 25 Volt sind bereits erhältlich. Da die Schmelzverbindung jedoch quer verläuft, wird eine beträchtlich große Fläche benötigt, was den Nachteil mit sich bringt, daß die Integrationsdichte nicht weiter erhöht werden kann. Weiterhin muß eine Passivierungsschicht ausgewählt werden, die durch die beim Durchtrennen der Schmelzverbindung oder
durch die gegenseitige Wechselwirkung der Schmelzverbindung mit dem PassivierungsFilm nach der Abtrennung entstehende Hitze nicht abträglich beeinflußt wird. Der PROM dieses Typs weist weiterhin den strukturell bedingten und nicht zu vermeidenden Mangel auf, daß ein als »grow-back« bezeichnetes Nachwachsen bewirkt, wodurch die durchtrennte Schmelzverbindung aufs neue geschlossen wird.
Ein PROM vom Typ mit lawineninduzierter Wanderung ist in F i g. 2 in seinem Aufbau dargestellt In einer n-leitendisi Epitaxialschicht 11 des Halbleitersubstrats ist eine p-Basiszone 12 gebildet, und in der Basiszone 12 ist eine Emitterzone 13 mit napfförmigem Obergang gebildet Auf dem Halbleitersubstrat ist eine Isolierschicht 14 gebildet Auf der Isolierschicht 14 ist eine über ein Kontaktloch an die Emitterzone 3 geschaltete Aluminiumelektrode 15 gebildet Das heißt, die Speicherzelle weist zwei gegenüberliegende Daten auf. Bei einem PROM dieser Art erfolgt das Schreiben durch Anlegen einer Durchbruchspannung hi Sperrichtung zwischen den Emitter und die Basis, um den dazwischenliegenden Übergang zu durchbrechen. Da die Speicherzelle gemäß diesem System vertikale Struktur hat, sind Verbesserungen bei der Integration zu erwarten. Da der Durchbruch in dem Halbleitersubstrat erfolgt, kann das Schreiben in relativ stabiler Weise erfolgen, und die bei PROMs vom Schmelzverb.ndungs-Typ häufig beobachteten »grow-back«-Effekte treten kaum auf. Da weiterhin die Impedanz der Speicherzelle nach Beendigung des Schreibvorgangs niedrig ist, kann die Arbeitsgeschwindigkeit hoch angesetzt werden. Da die zwischen den Emitter und die Basis des Transistors zu legende Durchbruchsspannung jedoch auch dann im wesentlichen konstant ist, wenn die Konzentration oder die Diffusionstiefe des Fremdstoffs variiert, wird die Schreibspannung notwendigerweise hoch, und es ist schwierig, sie wesentlich zu ändern. Folglich muß bei der Auslegung des PROM die Epitaxialschicht dick gemacht werden, um der hohen Schreibspannung zu widerstehen. Dies führt zu einer Erhöhung der Kollektor-Basis-Kapazität, einer Verminderung der Zugriffszeit usw. Da weiterhin zwischen den Elementen bis zu einem gewissen Maß eine Spannungsfestigkeit erforderlich ist, muß eine spezielle Methode zum Trennen der Elemente angewendet werden. Weiterhin muß der Abstand zwischen den Elementen (die Breite der Trennzonen zwischen den Elementen) groß gemacht werden. Dies führt zu Beeinträchtigungen der Integration und der Arbeitsgeschwindigkeit.
Der Erfindung liegt die Aufgabe zugrunde, einen Halbleiterspeicher der eingangs angegebenen Art anzugeben, der die Nachteile von Speichern des Schmelzverbindungs-Typs und des Typs mit lawineninduzierter Wanderung vermeidet; und der Halbleiterspeicher soll eine verbesserte Integration zulassen, keine »grow-back«-Effekte zulassen und ein Ändern der Schreibspannung ermöglichen. Weiterhin soll ein Verfahren zur Herstellung eines solchen Halbleiterspeichers angegeben werden.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 bzw. des Anspruchs 7 angegebenen Merkmale gelöst.
Der so aufgebaute Halbleiterspeicher zeichnet sich durch hohe Zuverlässigkeit aus, da kein Nachwachsen der Schmelzverbindung, also kein »grow-back«-Effekt erfolgt, wie er häufig bei Speichern des Schmelzverbindungs-Typs auftritt. Der Halbleiterspeicher gemäß der Erfindung hat den weiteren Vorteil, daß die Schreib-
spannung auf einfache Weise auf einen gewünschten Pegel eingestellt werden kann, indem das Material der Schicht hohen Widerstands oder die Dicke dieser Schicht geändert wird. Weiterhin wird die Integration verbessert.
Im folgenden wird ein Ausführungsbeispiel der Erfindung an Hand der Zeichnung näher erläutert. Es zeigt
F i g. 1 eine Querschnittsansicht einer herkömmlichen Speicherzelle eines Transistors vom Schmelzverbindungs-Typ,
F i g. 2 eine Querschnittsansicht einer herkömmlichen Speicherzelle eines Transistors vom Typ mit lawinen induzierter Wanderung,
ι Fig. 3—8 Querschnittansichten zur Veranschaulichung des Herstellungsvorgangs einer erfindungsgemäßen Speicherzelle,
Fig.9 eine Draufsicht auf die Speicherzelle gemäß Fig. 8, und
ι Fig. 10 eine Quers^hnittansicht entlang der Linie X-X in Fig. 9.
Im folgenden soll ein Ausführungsbeispiel der Erfindung an Hand eines PROM dadurch beschrieben werden, daß der Herstellungsvorgang erläutert wird.
Wie in Fig.3 zu sehen ist, wird zunächst in einem p--Silicinmsubstrat 21 eine vergrabene η+ -leitende Schicht 22 gebildet. Nach dem Aufwachsen einer η-leitenden Epitaxialschicht 23 als Kollektorzone auf dem Substrat 21 erfolgt thermisches Oxidieren zum Bilden einer Siliciumoxidschicht 24. Dadurch (vgl. Fig.4) wird in die η-leitende Epitaxialschicht 23 Bor durch Ionenimplantation selektiv eingebracht. Durch Warmbehandeln werden mehrere p-Basiszonen 25 als Bitleitungen gebildet, die sich in Spaltenrichtung erstrecken. Teile der Siliciumoxidschicht 24, bei denen Emitterzonen zu bilden sind, werden durch Fotoätzen selektiv fortgeätzt, um Löcher 26 als Emitter-Diffusionsfenster zu bilden. Danach wird durch die Löcher 26 in die Basiszone 25 thermisch Arsen diffundiert (vergl. Fig.4), um mehrere n+-leitende Emitterzonen 27 zu bilden.
Als nächstes (vergl. F i g. 5) wird auf der gesamten Oberfläche der Struktur eine Molybdänschicht gebildet, die danach zu einem Muster ausgebildet wird, um auf den Löchern 26 Molybdänmuster 28 (Barrierensciiichten) zu bilden. Auf der gesamten Oberfläche der Struktur wird mittels des chemischen Dampfniederschlagungsverfahrens (CVD-Verfahren) eine nichtdotierte polykristalline Siliciumschicht 29 als Schicht hohen Widerstands gebildet.
Anschließend wird auf die polykristalline Siliciumschicht 29 eine Siliciumnitrid-Schicht 31 als Antioxidierungsmaske aufgebracht. Nach dem Ausbilden einer Resist-Schicht 30 auf Teilen der Siliciumnitridschicht oberhalb der Emitterzonen 27 durch Fotoätzen (vergl. Fig. 6) wird die Siliciumnitrid-Schicht unter Verwendung des Resist-Films 30 als Maske durch ein Fluor-Plasma selektiv geätzt, um Siliciumnitridschicht-Muster 31 auf Teilen der polykristallinen Schicht 29 oberhalb der Emitterzonen 27 zu bilden. Nach dem Entfernen der Resist-Filme 30 wird die polykristalline Siliciumschicht 29 selektiv in einer feuchten Atmosphäre bei hoher Temperatur unter Verwendung der Siliciumnitrid-Schichtmuster 31 als Antioxidierungsmaske selektiv oxidiert. Nach diesem Schritt (vergl. F i g. 7) wird die durch die Siliciumnitrid-Schichtmuster 31 freigelegte polykristalline Siliciumschicht 29 in eine dicke Siliciumoxidschicht 32 umgewandelt, um dadurch
innerhalb der Löcher 26 der Emitterzonen 27 polykristalline Siliciummuster 33 als Schichten hohen Widerstands zu bilden, die voneinander durch die Siliciumoxidschichten 32 elektrisch isoliert sind.
Die Siliciumnitrid-Schichtmuster 31 werden durch ein Fluor-Plasma fortgeätzt. Danach (vergl. F i g. 8) wird auf die gesamte Oberfläche der Struktur Aluminium in Vakuum aufgedampft. Die aufgebrachte Aluminiumschicht wird durch Fotoätzung mit einem Muster versehen, um mehrere Aluminiumverdrahtungen 34 (leitende Schichten) als Wortleitungen zu bilden, die teilweise auf den polykristallinen Siliciummustern 33 angeordnet sind und sich in Reihenschaltung erstrecken. Hierdurch wird die Herstellung des PROM mit mehreren Speicherzellentransistoren, in die Daten eingeschrieben werden können, abgeschlossen.
Bei dem oben erläuterten Herstellungsvorgang erfolgt die Ausbildung der Schichten 33 hohen Widerstands durch selektives Oxidieren der polykristallinen Siliciumschicht 29 unter Verwendung der Siliciumnitrid-Schichtmuster 31 als Maske. Daher können in den Emitterlöchern 26 die Schichten 33 hohen Widerstands der schmalen polykristallinen Siliciummuster, die sich nicht in Querrichtung erstrecken und die voneinander durch die Siliciumoxidschicht 32 elektrisch getrennt sind, gebildet werden. Aus diesem Grund können Leckströme unterdrückt werden, und die Impedanz, die vorliegt, wenn nicht geschrieben wird, kann groß gemacht werden, so daß die Zuverlässigkeit beim Lesen verbessert werden kann. Da die Oberfläche des Elements flach ist, kann eine Auftrennung der Aluminiumverdrahtungen 34 verhindert werden.
Das Verfahren zum Ausbilden der Schichten hohen Widerstands ist nicht auf das oben beschriebene Verfahren beschränkt. Die Schichten hohen Widerstands können beispielsweise dadurch gebildet werden, daß an Stelle der polykristallinen Siliciumschicht 29 in Fig. 5 eine Siliciumoxidschicht gebildet wird, diese selektiv geätzt wird, um die Molybdän-Barrierenschichten freizulegen, auf der gesamten Oberfläche der Struktur eine polycristalline Siliciumschicht gebildet wird und die polykristalline Siliciumschicht selektiv entfernt wird, wobei lediglich solche Teile stehen bleiben, die oberhalb der Molybdän-Barrierenschichten liegen.
Das Material der Barrierenschichten braucht nicht Molybdän zu sein. Vorzugsweise werden jedoch Metalle mit hohem Schmelzpunkt verwendet, wie z. B. Wolfram, Tantal und Platin, oder aber Metall-Silicide wie z. B. Molybdän-Silicid oder Wolfram-Silicid. Die Schichten hohen Widerstands können anstatt aus polykristallinem Silicium aus amorphem Silicium, elektrisch leitenden Kunststoffen oder dergl. hergestellt werden. Das Material für die Verdrahtung braucht nicht Aluminium zu sein, sondern es können auch Aluminiumlegierungen verwendet werden, die z. B. Aluminium-Silicium, Aluminium-Kupfer und Aluminium-Silicium-Kupfer.
Die erfindungsgemäße Speicherzelle des PROM besitzt den in F i g. 8 dargestellten Aufbau. Danach sind mehrere sich in Spaltenrichtung erstreckende p-Basiszonen 25 in der als Kollektorzonö des Halbleitersubstrats dienenden η-leitenden Epitaxialschicht 23 gebildet. In den Basiszonen 25 sind n + -Emitterzonen 27 gebildet. Die Schichten 33 hohen Widerstands sind in den Löchern 26 der Emitterzonen 27 durch die Molybdän-Barriereschichten 28 gebildet. Die Alumini-
K) umverdrahtungen 34 sind teilweise auf diesen Schichten hohen Widerstands aus polykristallinem Silicium gebildet und erstrecken sich in Reihenrichtung.
Wenn bei den so aufgebauten Speicherzellen eine Spannung zwischen die als Bitleitung fungierende Basiszone 25 und die als Wortleitung dienende Aluminiumverdrahtung 34 gelegt wird, schmilzt derjenige Teil der Aluminiumverdrahtungsschicht, der die Bitleitung kreuzt, greift durch die Schicht 33 hohen Widerstands aus polykristallinem Silicium und kontaktiert die Molybdän-Barriereschicht, die mit der Emitterzone 27 zu verbinden ist, so daß hierdurch das Einschreiben erfolgt. Zum Auslesen von Daten aus dem so aufgebauten PROM wird das Potential der als Bitleitung fungierenden Basiszone 25 ermittelt, während
j) die Aluminiumverdrahtungsschicht 34 als Wortleitung auf niedriger Spannung liegt. Wenn die ermittelte Spannung aufgrund der niedrigen Spannung an der Wortleitung niedrig ist, so bedeutet dies, daß Daten in das PROM eingeschrieben wurden. Wenn die ermittelte
jo Spannung hoch bleibt, so heißt dies, daß keine Daten in den PROM eingeschrieben wurden. Somit erfolgt eine Unterscheidung von »0« und »1« aufgrund der Impedanzdifferenz der Speicherzelle. Diese Vorgänge werden im allgemeinen von peripheren Schaltkreisen
Ji ausgeführt.
Da die Barrierenschicht unterhalb der Schicht hohen Widerstands liegt und einen Eintritt des Verdrahtungsmaterials wie z. B. des Alumiums, das durch die Schicht hohen Widerstands durchgegriffen hat, in die Emitter-
4Ii zone 27 vermeidet, wird die Zuverlässigkeit der Speicherzellen beträchtlich erhöht. Weiterhin gestattet das Vorhandensein der Barrierenschicht größere Auswahlmöglichkeit für das Material und die Dicke der Schicht hohen Widerstands. So kann durch geeignete Auswahl von Material und Dicke der Schicht hohen Widerstands die Schreibspannung willkürlich eingestellt werden. Da die Speicherzelle dieses PROM wie bei dem System mit lawinen-induzierter Wanderung vor dem Einschreiben von Daten eine hohe Impedanz aufweist
v> und durch das Einschreiben von Daten kurzgeschlossen wird, treten keine Probleme mit »grow-back«-Effekten auf, und das Auslesen kann in vorteilhafter Weise bei niedriger Impedanz erfolgen. Da weiterhin die Barrierenschicht und die Schicht hohen Widerstands vertikal
ϊ5 auf der Emitterzone ausgebildet sind, kann die Integration verbessert werden.
Hierzu 3 Blatt Zeichnungen

Claims (6)

Patentansprüche:
1. Programmierbarer Halbleiterspeicher, mit mindestens einer Bipolartransistor-Speicherzelle, einer als Bitleitung dienenden Basiszone (25), in der eine Emitterzone (27) gebildet ist, auf welcher sich eine Oxidschicht befindet die ein Loch aufweist über das die Emitterzone mit einer als Wortleitung dienenden Metallverdrahtungsschicht (34) elektrisch kontaktierbar ist dadurch gekennzeichnet, daß in dem Loch eine Barriereschicht (28) ausgebildet ist, auf der eine Schicht (33) hohen Widerstands vorgesehen ist welche teilweise mit der Metallverdrahtungsschicht (34) verbunden ist.
2. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet daß die Barrierenschicht (28) aus Material besteht, das aus der Gruppe ausgewählt ist welche Metalle mit hohem Schmelzpunkt und Metallsilicide umfaßt.
3. Halbleiterspeicher nach Anspruch 2, dadurch gekennzeichnet, daß die Metalle mit hohem Schmelzpunkt Molybdän, Wolfram, Tantal und Platin sind.
4. Halbleiterspeicher nach Anspruch 2, dadurch gekennzeichnet daß die Metallsilicide Molybdänsilicid und Wolframsilicid sind.
5. Halbleiterspeicher nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Schicht (33) hohen Widerstands aus Material besteht das aus der Gruppe ausgewählt ist, welche polykristallines Silicium, amorphes Silicium und elektrisch leitende Kunststoffe umfaßt.
6. Verfahren zum Herstellen eines programmierbaren Halbleiterspeichers nach einem der Ansprüche 1 bis 5, gekennzeichnet durch folgende Schritte:
DE3127826A 1980-07-14 1981-07-14 Halbleiterspeicher Expired DE3127826C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9584480A JPS5720463A (en) 1980-07-14 1980-07-14 Semiconductor memory device

Publications (2)

Publication Number Publication Date
DE3127826A1 DE3127826A1 (de) 1982-04-01
DE3127826C2 true DE3127826C2 (de) 1984-04-05

Family

ID=14148678

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3127826A Expired DE3127826C2 (de) 1980-07-14 1981-07-14 Halbleiterspeicher

Country Status (3)

Country Link
US (1) US4424578A (de)
JP (1) JPS5720463A (de)
DE (1) DE3127826C2 (de)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0068058B1 (de) * 1981-06-25 1986-09-03 International Business Machines Corporation Elektrisch programmierbarer Festwertspeicher
DE3230077A1 (de) * 1982-08-12 1984-02-16 Siemens AG, 1000 Berlin und 8000 München Integrierte bipolar- und mos-transistoren enthaltende halbleiterschaltung auf einem chip und verfahren zu ihrer herstellung
DE3314879A1 (de) * 1983-04-25 1984-10-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von stabilen, niederohmigen kontakten in integrierten halbleiterschaltungen
US4651409A (en) * 1984-02-09 1987-03-24 Ncr Corporation Method of fabricating a high density, low power, merged vertical fuse/bipolar transistor
US4751197A (en) * 1984-07-18 1988-06-14 Texas Instruments Incorporated Make-link programming of semiconductor devices using laser enhanced thermal breakdown of insulator
US4575730A (en) * 1984-11-14 1986-03-11 Metromedia, Inc. Ink jet printing randomizing droplet placement apparatus
US4701780A (en) * 1985-03-14 1987-10-20 Harris Corporation Integrated verticle NPN and vertical oxide fuse programmable memory cell
US4635345A (en) * 1985-03-14 1987-01-13 Harris Corporation Method of making an intergrated vertical NPN and vertical oxide fuse programmable memory cell
US4748490A (en) * 1985-08-01 1988-05-31 Texas Instruments Incorporated Deep polysilicon emitter antifuse memory cell
DE3676781D1 (de) * 1985-09-13 1991-02-14 Siemens Ag Integrierte bipolar- und komplementaere mos-transistoren auf einem gemeinsamen substrat enthaltende schaltung und verfahren zu ihrer herstellung.
US4906987A (en) * 1985-10-29 1990-03-06 Ohio Associated Enterprises, Inc. Printed circuit board system and method
JPS6362373A (ja) * 1986-09-03 1988-03-18 Nec Corp 半導体記憶回路装置
US5210598A (en) * 1988-08-23 1993-05-11 Seiko Epson Corporation Semiconductor element having a resistance state transition region of two-layer structure
US4829024A (en) * 1988-09-02 1989-05-09 Motorola, Inc. Method of forming layered polysilicon filled contact by doping sensitive endpoint etching
US5502315A (en) * 1989-09-07 1996-03-26 Quicklogic Corporation Electrically programmable interconnect structure having a PECVD amorphous silicon element
US5989943A (en) * 1989-09-07 1999-11-23 Quicklogic Corporation Method for fabrication of programmable interconnect structure
US5552627A (en) * 1990-04-12 1996-09-03 Actel Corporation Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayers
US5381035A (en) * 1992-09-23 1995-01-10 Chen; Wenn-Jei Metal-to-metal antifuse including etch stop layer
US5614756A (en) * 1990-04-12 1997-03-25 Actel Corporation Metal-to-metal antifuse with conductive
US5780323A (en) * 1990-04-12 1998-07-14 Actel Corporation Fabrication method for metal-to-metal antifuses incorporating a tungsten via plug
US5701027A (en) * 1991-04-26 1997-12-23 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5557136A (en) * 1991-04-26 1996-09-17 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
WO1992020095A1 (en) * 1991-04-26 1992-11-12 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5196724A (en) * 1991-04-26 1993-03-23 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
WO1992021154A1 (en) * 1991-05-10 1992-11-26 Quicklogic Corporation Amorphous silicon antifuses and methods for fabrication thereof
US5258643A (en) * 1991-07-25 1993-11-02 Massachusetts Institute Of Technology Electrically programmable link structures and methods of making same
US5641703A (en) * 1991-07-25 1997-06-24 Massachusetts Institute Of Technology Voltage programmable links for integrated circuits
US5250464A (en) * 1992-03-11 1993-10-05 Texas Instruments Incorporated Method of making a low capacitance, low resistance sidewall antifuse structure
US5672905A (en) * 1992-08-26 1997-09-30 At&T Global Information Solutions Company Semiconductor fuse and method
US5963825A (en) * 1992-08-26 1999-10-05 Hyundai Electronics America Method of fabrication of semiconductor fuse with polysilicon plate
WO1994007266A1 (en) * 1992-09-23 1994-03-31 Massachusetts Institute Of Technology A voltage programmable link having reduced capacitance
TW232091B (de) * 1992-12-17 1994-10-11 American Telephone & Telegraph
US5581111A (en) * 1993-07-07 1996-12-03 Actel Corporation Dielectric-polysilicon-dielectric antifuse for field programmable logic applications
US5523612A (en) * 1993-11-19 1996-06-04 Crosspoint Solutions, Inc. Method of manufacturing an antifuse with doped barrier metal layer and resulting antifuse
US5485031A (en) * 1993-11-22 1996-01-16 Actel Corporation Antifuse structure suitable for VLSI application
US5813881A (en) * 1994-02-08 1998-09-29 Prolinx Labs Corporation Programmable cable and cable adapter using fuses and antifuses
US5917229A (en) * 1994-02-08 1999-06-29 Prolinx Labs Corporation Programmable/reprogrammable printed circuit board using fuse and/or antifuse as interconnect
US5834824A (en) * 1994-02-08 1998-11-10 Prolinx Labs Corporation Use of conductive particles in a nonconductive body as an integrated circuit antifuse
US5808351A (en) * 1994-02-08 1998-09-15 Prolinx Labs Corporation Programmable/reprogramable structure using fuses and antifuses
US5962815A (en) * 1995-01-18 1999-10-05 Prolinx Labs Corporation Antifuse interconnect between two conducting layers of a printed circuit board
US5906042A (en) * 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
US5767575A (en) * 1995-10-17 1998-06-16 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US5872338A (en) * 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
US6087707A (en) * 1996-04-16 2000-07-11 Micron Technology, Inc. Structure for an antifuse cell
US5909049A (en) * 1997-02-11 1999-06-01 Actel Corporation Antifuse programmed PROM cell
US6034427A (en) * 1998-01-28 2000-03-07 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US6180994B1 (en) * 1999-01-19 2001-01-30 National Semiconductor Corporation Array of sidewall-contacted antifuses having diffused bit lines
US6277724B1 (en) * 1999-01-19 2001-08-21 National Semiconductor Corporation Method for forming an array of sidewall-contacted antifuses having diffused bit lines
US6323534B1 (en) 1999-04-16 2001-11-27 Micron Technology, Inc. Fuse for use in a semiconductor device
US6603678B2 (en) * 2001-01-11 2003-08-05 Hewlett-Packard Development Company, L.P. Thermally-assisted switching of magnetic memory elements
US6906941B2 (en) * 2003-07-22 2005-06-14 Hewlett-Packard Development Company, L.P. Magnetic memory structure
US7397074B2 (en) * 2005-01-12 2008-07-08 Samsung Electronics Co., Ltd. RF field heated diodes for providing thermally assisted switching to magnetic memory elements
FR2884346A1 (fr) * 2005-04-11 2006-10-13 St Microelectronics Sa Dispositif de memoire du type programmable une fois, et procede de programmation
DE102016115939B4 (de) * 2016-08-26 2021-05-27 Infineon Technologies Ag Einmal programmierbare Speicherzelle und Speicheranordnung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3721964A (en) * 1970-02-18 1973-03-20 Hewlett Packard Co Integrated circuit read only memory bit organized in coincident select structure
BE794202A (fr) * 1972-01-19 1973-05-16 Intel Corp Liaison fusible pour circuit integre sur substrat semi-conducteur pour memoires

Also Published As

Publication number Publication date
US4424578A (en) 1984-01-03
JPS5720463A (en) 1982-02-02
DE3127826A1 (de) 1982-04-01

Similar Documents

Publication Publication Date Title
DE3127826C2 (de) Halbleiterspeicher
DE2235801C3 (de) Monolithischer Festwertspeicher und Verfahren zur Herstellung
DE2841467C2 (de) Programmierbarer Festwertspeicher
DE2041343C3 (de) Festwertspeicher mit einmaliger Einschreibemöglichkeit
DE3036869C2 (de) Integrierte Halbleiterschaltung und Schaltkreisaktivierverfahren
DE3141967C2 (de)
DE2300847B2 (de) Halbleiterfestwertspeicher
DE3927033C2 (de) Halbleiterbauelement mit Antifuse-Elektrodenanordnung und Verfahren zu seiner Herstellung
DE60109887T2 (de) Einmalig programmierbare nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu deren Herstellung
DE3116356A1 (de) "programmierbare halbleiteranordnung und verfahren zu deren herstellung"
DE2750209A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE2730202A1 (de) Halbleiterspeicher
DE2334405A1 (de) Lsi-plaettchen und verfahren zur herstellung derselben
DE10125407A1 (de) Verbesserte elektronische Sicherungen durch die lokale Verschlechterung der schmelzbaren Verbindung
DE2754397A1 (de) Verfahren zur herstellung eines schottky-sperrschicht-kontaktes
DE10312676A1 (de) Nichtflüchtige Mehrpegel-Speichervorrichtung
DE3236383A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2151632A1 (de) Halbleiterbauteil mit schmelzbaren Verbindungen
DE3109074C2 (de)
DE3137730A1 (de) Halbleiterbauteil als festwertspeicherprogrammierer vom sperrschichtdurchbruchs-typ
DE3634850C2 (de)
DE3923619C2 (de)
DE2545047C3 (de) Verfahren zur Herstellung eines Halbleiterfestwertspeichers
DE3003911C2 (de) Halbleiterschaltungsanordnung mit einem Halbleiterwiderstand
DE1262348B (de) In integrierter Schaltung ausgebildeter Informationsspeicher mit Vierschichtdioden und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP