DE3338329A1

DE3338329A1 - Computersystem

Info

Publication number: DE3338329A1
Application number: DE19833338329
Authority: DE
Inventors: Humio Hadano Goto; Hideo Wada
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1983-03-14
Filing date: 1983-10-21
Publication date: 1984-09-20
Also published as: GB2136993A; GB2136993B; JPS59167761A; US4639862A; GB8327930D0; JPH0340868B2; DE3338329C2

Description

HITACHI, LTD., Tokyo Japan

Computersystem

Die Erfindung betrifft ein Verfahren und eine Anordnung zur Adreßzuordnung in einem Computersystem mit Erweiterungsspeicher.

In Fig. 1 ist in Form eines Blockschaltbildes ein bekanntes Computersystem dargestellt, das eine Zentraleinheit (CPU 10),eine Speichersteuereinheit (SCU 20),einen Hauptspeicher (MSC 30), einen Ein/Ausgabeprozessor (IOP 40) und einen externen Speicher (50) aufweist.

Der externe Speicher 50 ist zur Erweiterung des Hauptspeichers (MS 30), dessen Speicherkapazität begrenzt ist, um für die Zentraleinheit (CPU 10) benötigte Daten zu speichern, nötig. Bei dem in Fig. 1 dargestellten Computersystem erfolgt der Zugriff zum externen Speicher (50) um Daten von einem Bereich des Hauptspeichers (MS 30) in den externen Speicher (50) einzuschreiben oder aus ihm Daten auszulesen wie folgt: Die Zentraleinheit (CPU 10) gibt dem Ein/Ausgabeprozessor (IOP 40) die Anweisung zur Ausführung eines Eingabe/Ausgabestartbefehls, die vom Prozessor (IOP) selbst gesteuert wird. Ein Beispiel eines Ein/Ausgabeprozessors (IOP 40) ist in Fig. 2 dargestellt.

Eine im Ein/Ausgabeprozessor (IOP 40) enthaltene Steuereinheit (400) empfängt den Eingabe/Ausgabe-Startbefehl und wird danach vom Eingriff durch die Zentraleinheit (CPU 10) befreit. Darauf liest der Ein/Ausgabeprozessor IOP 40) von einer gegebenen Adresse im Hauptspeicher (MS 30) über die Speichersteuereinheit (SCU 20) einen Befehl, der einen Eingabe/Ausgabebefehlstyp, wie "Lesen" oder "Schreiben" darstellt, eine Adresse im Hauptspeicher (MS 30), die für den Eingabe/Ausgabevorgang bestimmt ist und die Anzahl der zu übertragenden Byte und setzt die ausgelesenen Daten in Pufferspeicher 401, 402 und 403. Der vom Eingriff durch die Zentraleinheit (CPU 10) befreite Eingabe/Ausgabeprozessor (IOP 40) verwendet die in den drei Pufferspeichern gespeicherten Daten für den Zugriff zum externen Speicher (50) um über die Speichersteuereinheit (SCU 20) vom Hauptspeicher (MS 30) Daten auszulesen oder in diesen Daten einzuschreiben. Nachdem die Zentraleinheit (CPU 10) die übertragung des Eingabe/Ausgabe-Startbefehl zum Eingabe/Ausgabeprozessor (IOP 40) beendet hat, wird sie von der Steuerung des Eingabe/Ausgabevorgangs freigegeben und kann die Verarbeitung einer weiteren Information parallel mit der Ausführung der Eingabe/Ausgabeoperation durchführen. Wenn die Eingabe/Ausgabeoperation ausgeführt ist, bewirkt der Eingabe/Ausgabeprozessor (IOP 40) eine Eingabe/Ausgabe-Unterbrechung, um die Steuerung der Zentraleinheit (CPU 10) wieder zu übergeben und gibt damit dem Programm die Ergebnisse seiner Verarbeitung kund. Das zuvor geschilderte Prinzip der Datenübertragung zwischen dem externen Speicher und dem Hauptspeicher verlängert die Ausführungsdauer eines Programms, verglichen mit einem System, bei dem alle zur Berechnung notwendigen Daten im Hauptspeicher gespeichert sind. . "

■ ^

COPY

BAD ORfGJNAL

Bei wissenschaftlich-technischen Großcomputern kommt es bei der Verarbeitung vor, daß nicht alle Daten einer Matrix im Hauptspeicher Platz finden. Als Ergebnis werden zusätzliche Eingabe/Ausgabeoperationen für den Zugriff zu einem externen Speicher erforderlich, die ihrerseits die Rechenzeit maßgeblich beeinflussen. Es ist aus den obigen Ausführungen deutlich, daß der Typ der Eingabe/Ausgabeoperation die Ausführungszeit des Programms wesentlich beeinflußt.

Hinsichtlich der Eingabe/Ausgabeoperationen hat demnach ein herkömmliches Computersystem die folgenden Nachteile:

(a) Es vergeht eine gewisse Zeit, bevor die Zentraleinheit den Eingabe/Ausgabe-Startbefehl ausgibt; und

(b) die Zentraleinheit benötigt zusätzlich Zeit, um

die Unterbrechungsverarbeitung auszuführen, nachdem sie die Eingabe/Ausgabeunterbrechung empfangen hat.

Der unter (a) geschilderte Nachteil beruht darauf, daß die Programmschrittanzahl zum Suchen und Zuordnen eines mit dem Eingabe/Ausgabeprozessor verbundenen externen Speichers und zum Suchen eines verwendbaren Speichertyps, wie einem Plattenspeicher oder einem Magnetbandspeicher erhöht ist und daß das Positionieren des externen Speichers Zeit kostet.

Der unter (b) geschilderte Nachteil liegt daran, daß sich die Anzahl der Programmschritte zur Verarbeitung der anderen konkurrierenden Unterbrechungen und zur Ausführung des Eingabe/Ausgabe-Unterbrechungsbefehls erhöht,

Unvermeidlich erhöht sich deshalb der ZeitUberhang beim herkömmlichen Computersystem, bei dem Eingabe/Ausgabe-Operationen zwischen Hauptspeicher und externem Speicher durch den Eingabe/Ausgabeprozessor ausgeführt werden und bei dem die Ausführung der Eingabe/Ausgabe-Operation mittels einer Eingabe/Ausgabe-Startanweisung gestartet und vom Eingebe/Ausgabe-Interrupt beendet werden.

Es ist deshalb Aufgabe der Erfindung, ein Verfahren und eine speziell für die Durchführung dieses Verfahrens ausgebildete Vorrichtung zu schaffen, die es ermöglichen, den Zeitüberhang durch den Eingabe/Ausgabe-Interrupt zu verringern.

Zur Lösung der obigen Aufgabe ist bei einem eine Zentraleinheit und einen Hauptspeicher enthaltenden Computersystem ein Speicher (weiterhin als Erweiterungsspeicher bezeichnet) hinzugefügt, der vom Hauptspeicher und einem externen Speicher, der über einen Eingabe/Ausgabeprozessor betrieben wird, unabhängig ist, so daß die Datenübertragung vom oder zum Hauptspeicher direkt erfolgen kann.

Das erfindungsgemäße Verfahren ist dadurch gekennzeichnet, daß der von der Zentraleinheit gekennzeichnete Adreßraum für den Zugriff zum Erweiterungsspeicher unabhäffgig vom Adreßraum des Hauptspeichers ist und daß die Adreßzuordnung für den Erweiterungsspeicher gröber als für den Hauptspeicher ist.

Das erfindungsgemäße Computersystem ist dadurch gekenn· zeichnet, daß die Zentraleinheit aufweist: eine Befehls-

steuerung, die einen Befehl decodiert und dem Erweiterungsspeicher eine Information, ob der Befehl ein Lese- oder Schreibbefehl ist und eine Erweiterungsspeicheradresse zusendet,

der Erweiterungsspeicher aufweist:

eine erste Zwischenspeichereinrichtung, die die von der Zentraleinheit über eine Signal leitung ausgesendeten Signale zwischenspeichert und eine Steuereinrichtung j die den Inhalt eines der ersten Zwischenspeicher überwacht und eine Lese/-Schreib-Operation einleitet.

die Speichersteuereinheit aufweist:

eine Zugriffsprioritätsentscheidungseinrichtung, die die Zugriffsanforderungen auswählt, und zweite Zwischenspeicher in denen die von der Zugriffsprioritätsentscheidungseinrichtung ausgewählte Information jeweils zwischengespeichert und danach

dem Hauptspeicher eingespeist wird, damit Daten vom Erweiterungsspeicher ausgelesen und in den Hauptspeicher gespeichert und vom Hauptspeicher ausgelesen und in den Erweiterungsspeicher gespeichert werden, wobei der Datenaustausch zwischen Hauptspeicher und Erweiterungsspeicher für eine Anzahl von Byte parallel und nacheinander erfolgt und wobei die Zentraleinheit mittels der Befehlssteuerung die Anzahl der zu übertragenden Datenblöcke verwaltet und dem Erweiterungsspeicher eine Information über die Anzahl der zu übertragenden Datenblöcke zusendet.

Die Erfindung wird im folgenden anhand der Zeichnung näher beschrieben. Es zeigen:

Fig. 1 ein Blockschaltbild eines herkömmlichen Computersystems ;

Fig. 2 einen in Fig. 1 verwendeten Eingabe/Ausgabeprozessor;

Fig. 3 ein Blockschaltbild eines Computersystems, bei dem die Erfindung anwendbar ist.

Fig. 4 eine Zentraleinheit, eine Speichersteuereinheit und einen Erweiterungsspeicher, die gemäß der Erfindung aufgebaut sind und im Cömputersystem von Fig. 3 verwendbar sind;

Fig. 5 das im erfindungsgemäßen Computersystem verwendete Befehlsformat; und

Fig. 6 ein "Lese"-Befehlsformat, das durch Implementierung des in Fig. 5 dargestellten Befehlsformat erhalten ist.

Fig. 3 zeigt ein Computersystem, bei dem die Erfindung anwendbar ist, mit einer Zentraleinheit (CPU)-H, einer Speichersteuereinheit (SCU) 21_s einem Hauptspeicher (MS) 31, einem Eingabe/Ausgabeprozessor (IOP) 41» einem externen Speicher 51 und einem Erweiterungsspeicher (ES) 61. Bei diesem Computersystem ist der Erweiterungsspeicher 61 dem in Fig. !dargestellten herkömmlichen Computersystem hinzugefügt. Die in Japan am 25.10.1982 veröffentlichte Druckschrift "NIKKEI ELECTRONICS" offenbart auf Seite 99, Zeile 7, obere linke Spalte bis Zeile 11, obere rechte Spalte ein Supercomputersystem mit einem Erweiterungsspe icher.

Die CPU 11, Speichersteuereinheit 21 und Er.weiterungsspeicher 61 sind, wie es Fig. 4 zeigt, aufgebaut. Die CPU 11 weist eine Arithmetik-und Logikeinheit (ALU) 110, eine Befehlsteuerung 111 und eine allgemeine Registe-gruppe 112 auf. Die ALU 110 führt Operationen aus. Die zur Steuerung der Ausführung der Befehle eingerichtete Befehlssteuerung 111 enthält ein Befehlsregister 111A, in das ein Befehl gesetzt wird und einen Decoder 111B, der den in

- ίο -

das Befehlsregister 111A gesetzten Befehl decodiert und verschiedenen Einheiten Anweisungen zuführt. Die allgemeine Registergruppe 112 besteht aus Registern, die von einem Programm bezeichnet werden.

Die Speichersteuereinheit 21 enthält Zugriffsanforderungskellerspeicher 210, 211 und 212, eine Priortätsentscheidungseinheit 213, Latchglieder 214 bis 219 und einen Adressenschalter 21A. Die Zugriffsanforderungskellerspeicher 210, 211 und 212 weisen jeweils Keller 210A, 211A und 212A auf. .

Zugriffsanforderungen zum Hauptspeicher 31 von der CPU 11, dem Eingabe/Ausgabefirozessor 41 und dem Erweiterungsspeicher 61 werden jeweils in den Kellerspeichern 210, 211 und 212 eingekellert. Die Prioritätsentscheidungseinheit 213 wählt abhängig von einer vorgegebenen Priorität eine der Zugriffsanforderungen, die von den Zugriffsanforderungskellerspeichern 210, 211 und 212 ausgesendet .werden und sendet eine ausgewählte Zugriffsanforderung an den Hauptspeicher 31. Die Latchspeicher 214, 215, 216 und 217 werden jeweils mit einem Befehl "Lesen" öder "Schreiben" des von der Prioritätsentscheidungseinheit 213 gewähl ten· Zugriffsanforderung, einer Hauptspeicheradresse, einem Schreibdatum und einer Zugriffsanforderungsquellennummer (die angibt, welche Einheit die Zugriffsanforderung ausgibt, die CPU 111, der Eingabe/Ausgabeprozessor 41 oder der Erweiterungsspeicher 61) belegt. Die Latchspeicher 218 und 219 sind jeweils" mit einem aus dem Hauptspeicher 31 ausgelesenen Datum und einer Zugriffsanforderungsquellennummer entsprechend den ausgelesenen Daten belegt. Der Adressenschalter 21A sendet die angeforderten Daten im Latchspeicher 218 zu einer

COPY
GAD ORIGINAL

anfordernden Einheit entsprechend dem Inhalt des Latchspeichers 219. Falls beispielsweise die im Latchspeicher stehende Nummer den Erweiterungsspeicher 61 kennzeichnet, gibt der Adressenschalter 21A das im Latchspeicher 218 befindliche Datum an den Erweiterungsspe.icher. Der Erweiterungsspeicher 61 enthält Latchspeicher 610 bis 613 und 619, Zähler 615, 616 und 620, eine Steuerung 614, einen Datenspeicher 617, einen Latchspeicher 618, ein Erfassungsglied 621 und eine Rücksetzschaltung 623. Die Latchspeicher bis 613 und 619 werden jeweils mit einem aus dem Hauptspeicher 31 ausgelesenen Datum, einer Anweisung . ("Lesen", "Schreiben", usw.), die von der CPU 11 zugesandt, ist, einer Hauptspeicheradresse, die durch den Befehl gekennzeichnet ist, einer gleichfalls vom Befehl gekennzeichneten Erweiterungsspeicheradresse und der Anzahl der zu übertragenden Datenblöcke belegt. Der Zähler 615 zählt die im Latchspeicher 612 gesetzte Adresse hoch und der Zähler 616 zählt die im Latchspeicher 613 gesetzte Adresse hoch. Der Datenspeicher 617 besteht aus Speichermedien, denen Adressen zugeordnet sind. Die Steuerung 614 steuert das "Lesen" und "Schreiben" der Daten. Der Latchspeicher 618 wird mit den aus dem Datenspeicher 617 ausgelesenen Datum belegt. Beim vorliegenden Ausführungs-. beispiel der Erfindung hat die Adressenzuweisung im . Hauptspeicher und im Erweiterungsspeicher die folgende Form: ' ' . -

(a) Die dem Hauptspeicher und dem Erweiterungsspeicher zugeordneten Adressen gehören unterschiedlichen Adreßräumen an. Anders gesagt sind die Hauptspeicheradressen mit den Erweiterungsspeicheradressen nicht korreliert; und

(b) dem Hauptspeicher>sind Adressen im Byte Einheiten zugeordnet, wo hingegen die dem Erweiterungsspeicher zugeordneten Adressen gröber als beim Hauptspeicher

eingeteilt sind. Als Beispiel wird hier angenommen, daß dem Erweiterungsspeicher Adressen in 4 k· Byte (KB) Einheiten zugewiesen sind, wobei diese Adressen von der CPU 1-1 dem Erwe.iterungsspeicher 61 über eine Leitung'80 zugesendet werden.

Durch die in den obigen Abschnitten (a) und (b) angeführten Adreßzuordnung gemäß der Erfindung unterscheidet sich das vorliegende erfindungsgemäße Computersystem vom herkömmlichen Computersystem in folgenden Einzelheiten:

Wegen der Systemstruktur ist beim herkömmlichen Computersystem die Angabe von Adressen im externen Speicher als Operandendatum eines Befehls nicht möglich, wohingegen bei der vorliegenden Erfindung mittels der Maßnahme (a) die Adreßangabe als Operandendatum: eines Befehls, durch die Verwendung von Latchspeichern möglich ist. Zudem erfolgt bei der herkömmlichen Technik die Datenübertragung zwischen Hauptspeicher und externen Speicher in Byteeinheiten', während bei der vorliegenden Erfindung durch das Merkmal (b) die Einheit der Datenübertragung.erweitert werden kann. Der "Lese" und "Schreib"-Zugriff zum Erweiterungsspeicher 61 erfolgt gemäß den unten stehenden Ausführungen: . " ■

In Fig. 5 ist das "Lese"/"Schreib"-Befehlsformat für den Erweiterungsspeicher 61 dargestellt. Ein Operationsfeld enthälteinen Befehlscode entsprechend dem "Lesen"- oder "Schreiben". Ein erstes Operandenfeld 71 enthält eine Zahl, die ein Register der allgemeinen Registergruppe 112 kennzeichnet. Ein zweites Operandenfeld 72 enthält eine Zahl, die ein weiteres Register der allgemeinen Registergruppe kennzeichnet. Vor der Ausführung des Befehls muß das

COPY

allgemeine Register mit der durch das Feld 71 gekennzeichneten Nummer mit einer Hauptspeicheradresse ,das. allgemeine Register mit der durch das Feld 72 gekennzeichneten Nummer mit einer Erweiterungsspeicheradresse und das von der im Feld 72 stehenden Zahl + 1

gekennzeichnete Register, das ist das Register mit der Nummer A2 + 1 mit der Anzahl der zu übertragenden Datenblöcke (ein Block ist gleich 4 KB) geladen werden. In Übereinstimmung mit dem obigen Merkmal (b) müssen die in den allgemeinen Registern gespeicherten Adressen mit der Menge eines Blocks von 4 KB kompatibel sein.Dem Hauptspeicher sind Adressen in Einheiten von Byte zugeordnet, wodurch zu diesem in Byteeinheiten zugegriffen werden kann. Zur vereinfachten Darstellung der Steuerung ist jedoch hier angenommen ,daß zum Hauptspeicher ..in 4 KB Einheiten zugegriffen wird.

Der Befehl "Lesen" dient zur übertragung von im Erweiterungsspeicher 61 befindlichen Daten in den Hauptspeicher 31 und hat das in Fig 6 (1) dargestellte Format. Das Feld 70 enthält den Befehlscode entsprechend dem "Lese"-Befehl und die Felder 71 und 72 enthalten Registernummern der. allgemeinen Registergruppe 112. Diese Registernummern werden dabei als Al und A2 definiert. Vor der Befehlsausführung wurde im allgemeinen Register A1 eine Adresse des Hauptspeichers 31, im allgemeinen Register A2 eine Adresse des Erweiterungsspeichers und im allgemeinen. Register (A2 + 1) die Anzahl der zu übertragenden Datenblöcke, wie Fig. 6 (2) zeigt, gespeichert.

Im folgenden wird anhand der Fig. 4 die Ausführung des "Lese"-Befehls beschrieben: ·

f)

BAD ORiGINAL

Wenn im Befehlsregister 111A ein "Lese"-Befehl gesetzt ist, wird dieser vom Decoder 111B decodiert, so daß eine Leseanweisung, eine Hauptspeicheradresse, eine Erweiterungsspeicheradresse und die Anzahl der zu über-' tragenden Datenblöcke dem Erweiterungsspeicher 61 über . eine Signalleitung 80 übertragen werden und jeweils in die Latchspeicher 611 bis 613 und 619 gesetzt werden. Die Erweiterungsspeicheradresse und die Blockzahl sind grob, das heißt sie sind in Einheiten von 4 KB gegeben und die restlichen niederwertvtigen 12 Bits der Latchspeicher 613 und 619 werden alle vorher mittels einer Rücksetzschaltung 623, die mit der CPU über die Signalleitung 80 verbunden ist, auf Null gesetzt. Die Steuerung 614 überwacht den Inhalt des Latchspeichers und leitet die Leseoperation ein. Eine Leseanforderung wird in einer Einheit von vorgegebenen Speicherplätzen im Hauptspeicher 31 und im Erweiterungsspeicher ausgeführt und die Zugriffseinheit ist dabei 8 Byte. Die 8 Bytbreiten Dateniwerden parallel gelesen obwohl jedes einzelne Byte adressiert werden kann. In Übereinstimmung mit der. Erweiterungsspeicheradresse, die im Latchspeicher steht, wird ein Datum aus dem Datenspeicher 617 ausgelesen " und. das" ausgelesene Datum in den Latchspeicher 618 ge-

yp "itß t s

setzt: Die Steuerung 614 /be /'eine Zugriffsanforderung auf mit der die im Latchspeicher 618 gespeicherten Daten in den Hauptspeicher unter der im Latchspeicher gespeicherten Adresse eingeschrieben werden und überträgt diese Zugriffsanforderung der Speichersteuereinheit über eine Signalleitung 82. Die Zugriffsanforderung, die Hauptspeicheradresse und die Daten werden im Zugriffsanforderungskellerspeicher 212 zeitweise eingekellert und danach der Prioritätsentscheidungseinheit 213 zugesendet. Nach der Informationsauswahl durch die Prioritätsent-

COi³Y :

scheidungseinheit 213 wird eine Anweisung für die "Schreib"-Zugriffsanforderung, die Hauptspeicheradresse, die Daten und eine Nummer, die die Zugriffsanforderungsquelle angibt (hier gibt sie den Erweiterungsspeicher 61 an) jeweils in die Latchspeicher 214, 215, 216 und 217 gesetzt und danach dem Hauptspeicher 31 zum Einschreiben der Daten zugesendet. Auf diese Weise werden anfänglich 8 Byte der Daten vom Erweiterungsspeicher 61 zum Hauptspeicher 31 übertragen. Wenn somit eine Zugriffsanforderung dem Hauptspeicher 31 übertragen wurde, sendet die Speichersteuereinheit 21 dem Erweiterunsspeicher 61 über eine Signalleitung 81 ein Signal, das das Aussenden einer weiteren Zugriffsanforderung vom Erweiterungsspeicher > freigibt. Die Steuerung 614 steuert abhängig vom Signal auf der Signalleitung 81 die Zähler 615 und 616 an, die wiederum den Inhalt der Latchspeicher 612 und 613 um 8 vorstellen, so daß diese jeweils eine um 8 Byte hochgezählte Hauptspeicheradresse und Erweiterungsspeicheradresse für den folgenden Zugriff angeben. Mittels des fortgeschriebenen Inhalts der Latchspeicher 612 und 613 wird eine Verarbeitung, wie sie vorangehend beschrieben wurde,ausgeführt und die folgenden 8 Byte vom Erweiterungsspeicher 61 zum Hauptspeicher 31 übertragen. In der Folge werden die Daten im Erweiterungsspeicher 61 nacheinander 8-byteweise zum Hauptspeicher 31 in derselben Weise übertragen.

Die Befehlssteuerung 111 verwaltetjdie Anzahl der zu übertragenden Datenblöcke und unterrichtet den Erweiterungsspeicher 61, damit dieser eine vorgegebene Blockanzahl übertragen kann. Die Befehlssteuerung 111 überwacht den Ausgang des Erfassungsglieds 621 über eine Leitung 622

ORf

fGIMAL

und erhält somit den Zei tpunkt_; wann die übertragung einer vorgegebenen Anzahl von Datenblöcke, die vom Erweiterungsspeicher 6^bezeichnet sind, beendet ist. Die Blocknummer im Latchspeicher 619 wird bei jeder 8 Byte; Übertragungsstufe mittels des Zählers 620 um 8 erniedrigt und. erreicht am Ende der Datenübertragung den Wert Null. Damit ist der Befehl ausgeführt.

Als nächstes wird die Ausführung eines "Schreib"-Befehls beschrieben.

Mit dem "Schreib"-Befehl werden im Hauptspeicher 31 gespeicherte Daten zum Erweiterungsspeicher 61 übertragen. Das Befehlsformat des "Schreib"-Befehls ist dasselbe wie beim "Lese"-Befehl, es wird lediglichim Feld 70 von Fig. 6 (1) der entsprechende "Schreib"-Befehlscode gesetzt.

Ein in das Befehlsregister 111A gesetzter "Schreib"-Befehl wird vom Befehlsdecoder 111B decodiert, der eine Schreibanweisung, eine Hauptspeicheradresse und eine Erweiterungsspeicheradresse erzeugt, die dem Erweiterungsspeicher 61 über die Signal leitung 80 übertragen und in die Latchspeicher 611, 612 und 613 gesetzt werden. Die Steuerung 614 überwacht den Inhalt des Latchspeichers und leitet die Schreiboperation ein. So wie die Leseanforderung wird auch die Schre.ibanforderung in 8 Byte Einheiten ausgeführt. Die Steuerung 614 erzeugt auf der Basis der im Latchspeicher 612 stehenden Hauptspeicheradresse eine Zugriffsanforderung zum Datenlesen und sendet diese über die Signalleitung 82 der Speichersteuereinheit Die Zugriffsanforderung und die Hauptspeicheradresse werden im Zugriffsanforderungskellerspeicher 212 eingekellert

und danach der Prioritätsentscheidungseinheit 213 eingegeben. Sobald die Information vom Prioritätsentscheidungsteil 213 ausgewählt ist, wird eine von der Zugriffsanforderung abgeleitete Leseanweisung, die Hauptspeicheradresse und eine die Zugriffsanforderungsquelle angebende Zahl (hier gibt diese Zahl den Erweiterunsspeicher 61 an) jeweils in die Latchspeicher 214, 215 und 217 gesetzt und danach dem Hauptspeicher 31 übertragen ,aus dem danach die Daten ausgelesen werden. Danach werden die aus dem Hauptspeicher 31 ausgelesenen Daten und die Zugriffsanforderungs-Quellennummer (gibt den Erweiterungsspeicher 61 an) jeweils in die Latchspeicher 218 und219 gesetzt. Der Adreßschalter 21A sendet entsprechend dem Inhalt des Latchspeichers 219 die im Latchspeicher 218 gespeicherten Daten zur Quelle, d.h. zum Erweiterungsspeicher 61. Dort werden die Daten in den Latchspeicher 610 zwischengespeichert und die Steuerung 614 schreibt die im Latchspeicher 610 zwischengespeicherten Daten in den Datenspeicher 617 unter der vom Inhalt des Latchspeicher 613 angegebenen Adresse. Gleichzeitig stellt die Steuerung 614 unter Verwendung des Zählers 616 den Inhalt des Latchspeichers 613 um 8 vor, um eine neue Speicheradresse, zu der danach zugegriffen wird, zu kennzeichnen. Aufwiese Weise werden die 8 Byte An· fangsdaten vom Hauptspeicher 31 zum Erweiterungsspeicher übertragen. Wie bei der Ausführung des "Lese"-Befehls sendet die Speichersteuereinheit 21 ein Signal auf der Leitung 81, wenn die Zugriffsanforderung vom Erweiterungsspeicher 61 dem Hauptspeicher 31 zugeschickt wird, so daß durch dieses Signal der Erweiterungsspeicher 61 die folgende Zugriffsanforderung aussenden kann. Die Steuerung 614 stellt den Inhalt des Latchspeichers 612

unter Verwendung des Zählers 615 um 8 vbr und bezeichnet damit die Hauptspeicheradresse,zu der als nächstens zugegriffen wird. Unter Verwendung des fortgeschriebenen Inhalts des Latchspeichers 612 wird mittels derselben zuvor geschilderten Verarbeitung das darauffolgende 8 Byte Datum aus dem Hauptspeicher 31 ausgelesen und in den Erweiterungsspeicher 61 eingeschrieben.

Die Anzahl der übertragenen Blöcke wird wie beim "Lese"-Befehl verwaltet. Mit dem vorangehend beschriebenen AusfUhrungsbeispiel der Erfindung werden folgende Vorteile erzielt:

1. Da die Adreßzuordnung für den Erweiterungsspeicher gröber als für den Hauptspeicher ist, bewirkt ein Befehl die Übertragung einer großen Menge von Daten.

2. Da die Übertragung der Daten zwischen Erweiterungsspeicher und Hauptspeicher über die Speichersteuereinheit mittels einer von der CPU ausgegebenen Anweisung erfolgt und die Adressen des Erweiterungsspeichers *) als Operand in Befehl angegeben werden, wird die sonst bei der herkömmlichen Technik verbrauchte Zeit zum Suchen, Zuordnen und Positionieren des Zugriffs zu einem verwendbaren externen Speicher, der mit dem Eingabe/Ausgabeprozessor verbunden ist, eingespart.

3. Da die CPU die Ausführung eines Lese/Schreibbefehls für den Erweiterungsspeicher verwaltet und das Ende des Lese/Schreibvorgangs mit dem Ende der Befehlsausführung übereinstimmt, ist der bei der bisherigen Technik nötige Eingabe/Ausgabe-Interrupt für das Ende der Eingabe/Ausgabeoperation unnötig, wodurch die Zeit für die Nachverarbeitung

.*) im Register R_? indirekt

des Eingangs/Ausgabe-Interrupts eingespart wird.

Es ist hervorzuheben, daß bei der vorangehenden Beschreibung angenommen wird, daß derZugriff zum externen Speicher 51 durch den Betrieb eines mechanischen Systems, wie bei einer Magnetplatte oder einem Magnetband erfolgt, wohingegen der Erweiterungsspeicher 61 aus Haibleiterspeicherzellen besteht.

Die Zugriffszeit zum externen Speicher ist sehr viel langer als für den Hauptspeicher. Deshalb ist es unumgänglich, den Eingabe/Ausgabevorgang beim herkömmlichen Computersystem dem Eingabe/Ausgabeprozessor zu überlassen und. die CPU von der Eingabe und der Ausgabe während dieser Operationen zu befreien. Der Fortschritt bei der Halbleitertechnologie erbrachte jedoch die Entwicklung von sehr

cherru
schnellen Halbleiterspei ,r^roßer Speicherkapazität, wodurch ein externer Speicher großer Kapazität (entsprechend dem Erweiterungsspeicher 61 in Fig. 3), dessen Zugriffszeit mit der des Hauptspeichers vergleichbar ist, verwirklicht werden kann. Unter diesen Bedingungen kann das System mit direktem Datenaustausch zwischen Hauptspeicher und externen Speicher (Erweiterungsspeicher 61) gemäß der vorliegenden Erfindung gestaltet werden.

Leerseite -

Claims

Ansprüche

1.)Verfahren zur Speicheradressierung in einem Computersystem mit

einer Zentraleinheit (CPU 11),
einem Hauptspeicher (MS 31),
einer Speichersteuereinheit (SCU 21) und mit einem Erweiterungsspeicher (ES 61), der mit der Zentraleinheit (CPU 11) und dem Hauptspeicher (MS 31) verbunden ist,

dadur.ch gekennzeichnet, daß

der von der Zentraleinheit (CPU 11) gekennzeichnete Adreß· raum für den Zugriff zum Erweiterungsspeicher (ES 61) unabhängig vom Adreßraum des Hauptspeichers (MS 31)

ist und daß

die Adreßzuordnung für den Erweiterungsspeicher (ES 61) gröber als für den Hauptspeicher (MS 31) ist.

2. Verfahren nach Anspruch 1,

dadurch gekennzeichnet,

daß die Datenübertragung zwischen dem Hauptspeicher (MS 31) und dem Erweiterungsspeicher (ES 61) direkt durch einen von der Zentraleinheit (CPU 11) ausgegebenen Befehl

bewirkt wird.

) Computervorrichtung zur Durchführung des Verfahrens gemäß Anspruch 1 und 2, mit

81-A8121-03-AtF

einer Zentraleinheit (CPU 11), einem Hauptspeicher (MS 31) und einem Erweiterungsspeicher (ES 61), der mit der Zentraleinheit (CPU 11) und dem Hauptspeicher (MS 31) verbunden ist und mit einer Speichersteuereinheit (SCU 21),

dadurch gekennzeichnet, daß

- die Zentraleinheit (CPU 11) aufweist:

eine Befehlssteuerung (111), die einen Befehl decodiert und dem Erweiterungsspeicher (ES 61) eine Information, ob der Befehl ein Lese- oder Schreibbefehl ist und eine Erweiterungsspeicheradresse zusendet,

- der Erweiterungsspeicher (ES 61) aufweist:

eine erste Zwischenspeichereinrichtung (611, 613 und 619), die die von der Zentraleinheit (CPU 11) über eine Signal leitung (80) ausgesendeten Signale zwischenspeichert und

eine Steuereinrichtung (614), die den Inhalt eines der ersten Zwischenspeicher (611) überwacht und eine Lese/Schreib-Operation einleitet,

- die Speichersteuereinheit (SCU 21) aufweist:

eineZugriffsprioritätsentscheidungseinrichtung (213), die die Zugriffsanforderungen auswählt, und zweite Zwischenspeicher (214, 215, 216 und 217) in denen die von der Zugriffsprioritätsentscheidungseinrichtung (213) ausgewählte Information jeweils zwischengespeichert und danach

wird, dem Hauptspeicher (MS 31)eingespeistVaamit Daten vom Erweiterungsspeicher (ES 61) ausgelesen und in den Hauptspeicher gespeichert und vom Hauptspeicher (MS 31) ausgelesen und in den Erweiterungsspeicher (ES 61) gespeichert werden, wobei

der Datenaustausch zwischen Hauptspeicher und Erweiterungsspeicher für eine Anzahl von Byte parallel und nacheinander erfolgt und wobei

die Zentraleinheit (CPU 11) mittels der Befehlssteuerung (111) die Anzahl der zu übertragenden Datenblöcke verwaltet und dem Erweiterungsspeicher (ES 61) eine Information über die Anzahl der zu übertragenden Datenblöcke zusendet.