DE3705173C2 - - Google Patents

Info

Publication number
DE3705173C2
DE3705173C2 DE3705173A DE3705173A DE3705173C2 DE 3705173 C2 DE3705173 C2 DE 3705173C2 DE 3705173 A DE3705173 A DE 3705173A DE 3705173 A DE3705173 A DE 3705173A DE 3705173 C2 DE3705173 C2 DE 3705173C2
Authority
DE
Germany
Prior art keywords
light
semiconductor device
semiconductor
layer
semiconductor elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3705173A
Other languages
English (en)
Other versions
DE3705173A1 (de
Inventor
Hidemasa Sagamihara Kanagawa Jp Mizutani
Shigeki Hiratsuka Kanagawa Jp Kondo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP61044789A external-priority patent/JPS62202556A/ja
Priority claimed from JP61068398A external-priority patent/JPH0691228B2/ja
Application filed by Canon Inc filed Critical Canon Inc
Publication of DE3705173A1 publication Critical patent/DE3705173A1/de
Application granted granted Critical
Publication of DE3705173C2 publication Critical patent/DE3705173C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/1443Devices controlled by radiation with at least one potential jump or surface barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • H01L31/02161Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02162Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
    • H01L31/02164Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors for shielding light, e.g. light blocking layers, cold shields for infrared detectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

Die Erfindung bezieht sich auf eine Halbleitervorrichtung gemäß dem Oberbegriff des Patentanspruchs 1 und auf eine Halbleitervorrichtung gemäß dem Oberbegriff des Patentanspruchs 9.
Eine Halbleitervorrichtung dieser Art, von der im Oberbegriff des Patentanspruchs 1 und im Oberbegriff des Patentanspruchs 9 ausgegangen wird ist in der JP-61-61 457 (A) beschrieben. Bei dieser bekannten Halbleitervorrichtung ist auf einem Substrat 51 aus Halbleitermaterial mindestens ein Halbleiterelement, das beispielsweise eine Fotodiode sein kann, ausgebildet. Ein auf dem Substrat weiterhin vorgesehener Transistor zur Ansteuerung durch die Fotodiode ist bei der bekannten Halbleitervorrichtung von einer lsolierschicht 64 bedeckt, mittels der die Verstärkungseigenschaften stabilisiert werden sollen.
Untersuchungen der Anmelderin haben ergeben, daß bei der bekannten Halbleitervorrichtung in der Praxis gleichwohl Probleme auftreten, die zu einem instabilen Verhalten führen, so daß insbesondere kein gleichmäßiges Ausgangssignal erzielt werden kann.
Der Erfindung liegt die Aufgabe zugrunde, eine Halbleitervorrichtung gemäß dem Oberbegriff des Patentanspruchs 1 derart weiterzubilden, daß stets eine hervorragende Stabilität der abgegebenen Ausgangssignale erzielbar ist.
Diese Aufgabe wird erfindungsgemäß mit den im kennzeichnenden Teil des Patentanspruchs 1 und den im kennzeichnenden Teil des Patentanspruchs 9 angegebenen Mitteln gelöst.
Es wurde gefunden, daß die bei der bekannten Halbleitervorrichtung auftretenden Probleme u. a. darauf zurückzuführen sind, daß einfallendes Licht die Schalteigenschaften der auf dem Substrat ausgebildeten Halbleiterelemente in der Weise beeinflußt, daß sich ein in Abhängigkeit von der jeweiligen Lichtstärke unterschiedlich stark verfälschtes Ausgangssignal ergibt. Mit den gemäß Anspruch 1 bzw. 9 vorgesehenen Maßnahmen wird nun erreicht, daß derartige Einflüsse nahezu vollständig ausgeschaltet werden können. Das erzeugte Ausgangssignal weist daher eine hervorragende Stabilität auf.
Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteranspüchen bezeichnet.
Die Erfindung wird nachstehend anhand der Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher erläutert. Es zeigen
Fig. 1 in einer Schnittansicht ein Vorstadium der Erfindung;
Fig. 2 einen Schnitt durch einen Rand der Vorrichtung der Fig. 1;
Fig. 3 (A) in einer Draufsicht ein erstes Ausführungsbeispiel;
Fig. 3 (B) in einer Schnittansicht einen Umfangrand derselben;
Fig. 4 (A) in einer Draufsicht zweites Ausführungsbeispiel der Halbleitervorrichtung;
Fig. 4 (B) in einer Schnittansicht einen Umfangrand derselben;
Fig. 5 in einer Teilschnittansicht ein drittes Ausführungsbeispiel;
Fig. 6 in einer Teilschnittansicht ein viertes Ausführungsbeispiel;
Fig. 7 in einer Teilschnittansicht ein fünftes Ausführungsbeispiel;
Fig. 8 (A) in einer Draufsicht ein weiteres Ausführungsbeispiel in Form einer Fotosensorvorrichtung; und
Fig. 8 (B) einen Schnitt durch die Fotosensorvorrichtung nach Fig. 8 (A) längs einer Linie I-I.
Nachfolgend wird zunächst ein Vorstadium der Erfindung näher erläutert, das eine Fotosensorvorrichtung darstellt, bei der auf einem Substrat ein Fotosensor und eine periphere Schaltung wie ein Verstärker ausgebildet sind.
Gemäß Fig. 1 sind in einem P-Halbleitersubstrat 1 eine Fotodiode PD, ein Metalloxidhalbleiter-Transistor MOS und ein bipolarer Transistor BI ausgebildet, wobei zwischen diesen P⁺-Zonen gebildet sind.
In der Fotodiode PD ist in einer N⁻-Zone 2 eine P⁺-Zone 3 ausgebildet welche eine P⁺-N⁻-Fotodiode bilden. In dem Tran­ sistor MOS sind in einer N⁻-Zone 4 P⁺-Zonen 5 als Source- und Drainzone ausgebildet, während in dem bipolaren Transistor BI in einer N⁻-Zone 6 eine P⁺-Zone 7 als Basiszone ausgebildet ist.
Auf dem Substrat 1 wird ein Gate-Oxidationsfilm in einer Dicke von 50 nm geformt, aus dem Bereiche weggeätzt werden, in denen N⁺-Zonen auszubilden sind. Dann wird mit Phosphor dotiertes Polysilicium aufgebracht und zu einem derartigen Muster geformt, daß dadurch eine Elektrode 8 der Fotodiode, eine Gate-Elektrode 9 des Transistors MOS sowie eine Emitter­ elektrode 10 und eine Kollektorelektrode 11 des bipolaren Transistors gebildet werden. Danach wird durch thermische Oxidation ein Oxidfilm 12 in einer Dicke von 150 bis 200 nm gebildet, wonach aus dem Polysilicium der Dotierungsphosphor in das Substrat 1 eindiffundiert wird, um eine N⁺-Zone 13, eine N⁺-Emitterzone 14 und eine N⁺-Zone 15 zu bilden.
Auf dem Oxidfilm 12 wird durch chemische Vakuumablagerung ein PSG-Film 16 in einer Dicke von 600 nm ausgebildet, wonach in dem Oxidfilm 12 und dem PSG-Film 16 Kontaktöffnungen geformt werden und an den jeweiligen Elementen Al-Leitungsverbindun­ gen 17 gebildet werden. Dann werden ein Plasma-Nitridfilm 18, eine Al-Lichtabfangschicht 19 und ein Plasma-Nitridfilm 20 für die Passivierung aufgebracht. Dann werden an der Foto­ diode PD die Plasma-Nitridfilme 20 und 18 sowie die Lichtab­ fangschicht 19 durch Plasmaätzung entfernt, um eine Lichtauf­ nahmefläche 21 zu bilden.
Bei diesem Vorstadium der Erfindung fällt das Außenlicht nur über die Lichtaufnahmefläche 21 auf die Fotodiode PD, während es an den anderen Bereichen von der Lichtabfangschicht 19 abgefan­ gen wird.
Für starken Außenlichteinfall wird außer an der Lichtaufnah­ mefläche 21 ein abschirmendes Harz aufgeschichtet, um eine doppelte Einkapselung zu erreichen.
Falls jedoch auf diese Halbleitervorrichtung starkes Licht schräg auftrifft, kann das Licht auf den gegenüber Licht abzuschirmenden Vorrichtungsteil fallen, so daß die Ausgangs­ signale negativ beeinflußt werden.
Fig. 2 ist eine Ansicht eines Schnitts durch einen Rand dieser Halbleitervorrichtung nach dem Stand der Technik. Wenn Licht 22 schräg einfällt, wird es zwischen einer Grenzfläche des Substrats 1 und einer Grenzfläche der Lichtabfangschicht 19 mehrfach reflektiert, so daß es schließlich die Halbleiter­ vorrichtung, wie z. B. einen Transistor, erreicht. Normalerweise wird die Lichtstärke durch die mehrmalige Reflexion stark herabge­ setzt, jedoch erreicht das Licht bei hoher Lichtstärke nach der Mehrfachreflexion die Halbleitervorrichtung noch in einer derartigen Stärke, daß die Ausgangseigenschaften der Halblei­ tervorrichtung beeinträchtigt werden. Eine derartige Mehr­ fachreflexion tritt auch zwischen Grenzflächen auf, die bei dem Übereinanderschichten von Isolierschichten mit unter­ schiedlichen Brechungskoeffizienten entstehen.
Die Ausgangseigenschaften werden auch dann beeinträchtigt, wenn das Licht schräg von der Lichtaufnahmefläche 21 her einfällt. Die genannten Probleme werden mit den nachfolgend erläuterten Ausführungsbeispielen der Erfindung vollständig vermieden.
Fig. 3(A) ist eine Draufsicht auf eine Fotosensorvorrich­ tung als erstes Ausführungsbeispiel der Halbleitervorrich­ tung, während Fig. 3(B) eine Ansicht eines Schnitts durch einen Umfangsrand der Fotosensorvorrichtung ist.
Auf einem Halbleitersubstrat 101 sind eine Fotodiode PD und ein Schaltungsteil C mit MOS-Transistoren und bipolaren Tran­ sistoren ausgebildet; ein Ausgangssignal der Fotodiode PD wird dem Schaltungsteil C über Al-Leiter 102 zugeführt. Auf das Substrat 101 sind eine Isolierschicht 103 und eine Licht­ abfangschicht 104 aufgeschichtet. Die Isolierschicht 103 entspricht den Isolierschichten 12, 16 und 18 der Vorrichtung nach dem Stand der Technik. An dem Umfang des Substrats 101 sind in der Isolierschicht 103 zwei Linien aus Polysilicium­ schichten 105 als Lichtstreuvorrichtung angeordnet, während zwischen der Fotodiode PD und dem Schaltungsteil C eine einzelne Linie aus einer Polysiliciumschicht 105 gebildet ist.
Die Polysiliciumschicht 105 kann gleichzeitig mit Polysili­ ciumelektroden der Fotodiode PD und des Schaltungsteils C ausgebildet werden (die der Elektrode 8, der Gate-Elektrode 9 und den Elektroden 10 und 11 der Vorrichtung gemäß Fig. 1 entsprechen).
Da die Polysiliciumschicht 105 vorgesehen ist, wird durch schräg einfallendes Licht 106 gestreut und dadurch derart abgeschwächt, daß keine Mehrfachreflexions-Ausbreitung auftritt. Infolgedessen erreicht das Licht nicht den Schal­ tungsteil C, so daß dessen Ausgangseigenschaften nicht beein­ flußt werden.
Die Polysiliciumschicht 105 kann als einzelne Linie ausgebil­ det werden, jedoch wird eine stärkere Wirkung erreicht, wenn mehrere Linien in willkürlich gewählten Abständen vorgesehen werden.
Die Lichtstreuvorrichtung muß nicht aus Polysilicium beste­ hen, sondern kann aus Al gebildet werden, das in dem Schal­ tungsteil C als Leitermaterial benutzt wird. Es kann irgend­ ein beliebiges Material verwendet werden, sofern die Licht­ streuvorrichtung gleichzeitig mit den Elektroden und Lei­ tungsverbindungen des Schaltungsteils C gebildet wird, so daß zum Ausbilden der Lichtstreuvorrichtung die Anzahl der Herstellungsschritte nicht erhöht wird.
Fig. 4(A) ist eine Draufsicht auf ein zweites Ausführungsbeispiel der Halbleitervorrichtung während Fig. 4(B) die Ansicht eines Schnitts durch einen Umfangs­ rand der Halbleitervorrichtung ist.
Gemäß Fig. 4(A) und 4(B) ist auf einem Halbleitersubstrat 107 ein Schaltungsteil C ausgebildet, über dem eine Isolier­ schicht 108 und eine Lichtabfangschicht 109 gebildet sind. Um den Schaltungsteil C herum sind abwechselnd Polysilicium­ schichten 110 und Al-Schichten 111 angeordnet. Die Polysili­ ciumschicht 110 wird gleichzeitig mit Gate-Elektroden von MOS-Transistoren des Schaltungsteils C gebildet, während die Al-Schichten 111 gleichzeitig mit Al-Leitungsverbindungen gebildet werden.
Da bei diesem Ausführungsbeispiel die Polysiliciumschichten 110 und die Al-Schichten 111 als Lichtstreuvorrichtung in voneinander verschiedenen Lagen in der zum Substrat senkrech­ ten Richtung angeordnet werden, wird die Mehrfachreflexion wirkungsvoller unterdrückt. Die Unterdrückung der Mehrfachre­ flexion wird auch durch die Lichtabschwächung unterstützt, die durch die diffuse Reflexion an den Oberflächen der Poly­ siliciumschichten 110 und der Al-Schichten 111 entsteht.
Da bei diesem Ausführungsbeispiel die Lichtstreuvorrichtung um den Schaltungsteil herum angeordnet ist, wird das schräg einfallende Licht nicht als paralleles Licht reflektiert, sondern in der Isolierschicht um den Schaltungsteil herum stark gedämpft bzw. abgeschwächt. Infolgedessen wird selbst bei dem schrägen Einfall von starkem Licht eine Beeinträchti­ gung des Schaltungsteils durch das Außenlicht völlig verhin­ dert. Somit ist die Funktion der Halbleitervorrichtung nicht durch das Außenlicht beeinträchtigt und bleibt stabil.
Fig. 5 ist eine Teilschnittansicht einer Halbleitervor­ richtung gemäß einem dritten Ausführungsbeispiel.
Ein Schaltungsteil mit Transistoren wird an einem P-Halblei­ tersubstrat 201 ausgebildet, wonach auf dem Substrat 201 eine dünne Isolierschicht 202 mit einer Dicke von ungefähr 150 nm gebildet wird, die als Gate-Isolierfilm für MOS-Transistoren dient. Darüber werden dicke Isolierschichten 203 und 204 ausgebildet, wonach auf der Isolierschicht 204 und an den Rändern der Isolierschichten 203 und 204 eine Al-Lichtabfang­ schicht 205 zum Abschirmen des Schaltungsteils gegen Licht gebildet wird.
Die Gesamtdicke der Isolierschichten 203 und 204 beträgt 1400 bis 1800 nm, so daß diese Schichten ausreichend dicker als die Isolierschicht 202 sind. Infolgedessen kann die Einwir­ kung von schräg einfallendem Licht dadurch verhindert werden, daß die Enden bzw. Ränder der Isolierschichten 203 und 204 mittels der Lichtabfangschicht 205 abgedeckt werden.
Bei diesem Ausführungsbeispiel besteht die Lichtabfangschicht 205 aus leitendem Material wie Al, welches aber elektrisch­ ohne Verbindung ist, da es von dem Substrat 201 durch die Isolierschicht 202 isoliert ist. Die Lichtabfangschicht 205 kann jedoch durch eine Kontaktöffnung hindurch mit dem Sub­ strat 201 verbunden werden, um sie auf Massepegel festzule­ gen.
Fig. 6 ist eine Teilansicht eines vierten Ausführungsbei­ spiels.
Bei diesem Ausführungsbeispiel stößt ein Schaltungsteil gegen eine Reißlinie einer Halbleiterscheibe, während Ränder von Isolierschichten 202, 203 und 204 durch eine Lichtabfang­ schicht 205 vollständig abgedeckt sind. Infolgedessen wird schräg einfallendes Licht noch besser abgehal­ ten.
Fig. 7 ist eine Teilschnittansicht eines fünften Ausfüh­ rungsbeispiels.
Bei diesem Ausführungsbeispiel sind eine mit einem Lichtauf­ nahmebereich versehene Fotodiode 206 und ein Schaltungsteil 207 elektrisch durch eine Einheiten-Trennzone 208 voneinander isoliert. Schräg einfallendes Licht könnte von einer Seiten­ wand des Lichtaufnahmebereichs her durch Mehrfachreflexion den Schaltungsteil 207 erreichen.
Um dies zu verhindern, werden die Ränder der Isolierschichten 202, 203 und 204 über dem Schaltungsteil 207 auf der P⁺- Trennzone 208 ausgebildet und mit der Lichtabfangschicht 205 abgedeckt, wodurch das Eindringen von Licht in den Schal­ tungsteil 207 verhindert wird.
Da die Lichtabfangschicht 205 an die P⁺-Trennzone 208 mit der hohen Fremdstoffkonzentration angeschlossen ist, wird sie immer auf einem festen Potential gehalten, wobei eine parasi­ täre Kapazität zwischen der Lichtabfangschicht 205 und dem Substrat 201 verringert und stabilisiert ist. Dadurch sind die Schaltungseigenschaften verbessert.
Fig. 8(A) ist eine Draufsicht auf einen Fotosensor als weiteres Ausführungsbeispiel der Halbleitervorrichtung, wäh­ rend Fig. 8(B) die Ansicht eines Schnitts längs einer Linie I-I in Fig. 8(A) ist.
Gemäß Fig. 8(A) und 8(B) sind eine Fotodiode 206 und ein Schaltungsteil 207 elektrisch voneinander durch eine P⁺- Trennzone 208 isoliert.
Die Fotodiode 206 und der Schaltungsteil 207 werden folgen­ dermaßen aufgebaut: Über versenkte bzw. tiefliegende N⁺- Schichten 209 werden jeweils eine N-Zone 210 und eine Kollek­ torzone 211 gebildet, wonach auf der N-Zone 210 eine P-Zone 212 zum Formen der Fotodiode 206 ausgebildet wird. In der Kollektorzone 211 wird eine Basiszone 213 gebildet. In der Basiszone 213 wird eine Emitterzone 214 gebildet, während in der Kollektorzone 211 zum Herstellen der ohmschen Verbindung mit einer Kollektorelektrode eine N⁺-Zone 215 ausgebildet wird.
Auf die Fotodiode 206 und den Schaltungsteil 207 werden Isolierschichten 202, 203 und 204 sowie Leiter 216 aufge­ bracht, wonach um den Umfang des Schaltungsteils 207 herum die Isolierschichten 203 und 204 entfernt werden. Danach werden außer über einem Lichtaufnahmebereich 217 der Foto­ diode 206 Lichtabfangschichten 205 und 205′ aus leitendem Material wie Al aufgebracht. Die Lichtabfangschicht 205′ ist eine Teilschicht, die in Stufen geformt ist, welche die Ränder der Isolierschichten 203 und 204 sind. Da die Lichtabfangschicht 205′ die Ränder der Isolierschichten ab­ deckt, wird selbst bei schrägem Lichteinfall das Eindringen von Licht in den Schaltungsteil verhindert, so daß die Schal­ tungseigenschaften stabilisiert sind.
Da ein Teil der Lichtabfangschicht 205′ an den Stufen über der Trennzone 208 ausgebildet ist, kann diese durch Entfernen der Isolierschicht 202 an dieser Stelle mit der Lichtabfang­ schicht 205′ in Verbindung gebracht werden, um die Lichtab­ fangschicht 205 auf konstantem Potential zu halten. Damit wird eine Änderung der parasitären Kapazität zwischen der Lichtabfangschicht 205 und dem Substrat 201 unterdrückt und die Stabilität des Schaltungsteils 207 weiter verbessert. Infolgedessen kann ein von der Fotodiode 206 abgegebenes schwaches Signal ohne Beeinträchtigung durch das Außenlicht auf stabile Weise verstärkt oder umgesetzt werden.
Da bei der Halbleitervorrichtung gemäß diesem Ausführungsbei­ spiel die Ränder der Isolierschichten mit der Lichtabfang­ schicht abgedeckt werden, wird eine beständige Funktion ohne Beeinträchtigung durch das Außenlicht erreicht.
Zum Abdecken der Ränder der Isolierschichten mit der Lichtabfangschicht ist kein besonderer Schritt erforderlich, da die Ränder hierbei abgedeckt werden.

Claims (11)

1. Halbleitervorrichtung mit mindestens einem auf einem Substrat (101; 107) ausgebildeten Halbleiterelement (PD, C) und mindestens einer zumindest einen Teil der Halbleiterelemente bedeckenden Isolierschicht (103; 108) und eine die oberste Isolierschicht (103; 108) im wesent­ lichen bedeckende erste Lichtabschirmvorrichtung (104; 109), gekennzeichnet durch eine zweite Lichtabschirmvorrichtung (105; 110, 111), die derart angeordnet und ausgebildet ist, daß die Halblei­ terelemente (PD, C) vor schräg auf die Oberfläche der Halbleitervorrichtung einfallendem Licht (106) abge­ schirmt sind, und wobei die zweite Lichtabschirm­ vorrichtung (105; 110, 111) aus einer Lichtstreuvor­ richtung besteht, die innerhalb der Isolierschicht (103; 108) ausgebildet ist und die Halbleiterlemente (PD, C) an der Oberfläche der Halbleitervorrichtung im wesentlichen vollständig umgibt.
2. Halbleitervorrichtung nach Anspruch 1, dadurch ge­ kennzeichnet, daß die Lichtstreuvorrichtung aus mindestens einer parallel zur Oberfläche verlaufenden und der Außenkontur der Halbleiterelemente im wesentlichen folgenden streifenförmigen Streufläche (105; 110, 111) gebildet ist.
3. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß mindestens zwei Streuflächen (105) vorgesehen sind, die - im horizontalen Schnitt gesehen und bezogen auf die Außenkonturen der Halbleiterelemente - gestaffelt angeordnet sind.
4. Halbleitervorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß mindestens ein Paar aus zwei Streuflächen (110, 111) vorgesehen ist, bei dem die beiden Streuflächen - im horizontalen Schnitt gesehen und bezogen auf die Außenkonturen der Halbleiterelemente gestaffelt angeordnet und - im vertikalen Schnitt gesehen - um einen bestimmten vertikalen Abstand versetzt sind.
5. Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die beiden Streuflächen (110, 111) eines jeweiligen Paars aus verschiedenem Material gebil­ det sind.
6. Halbleitervorrichtung nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß die Streuflächen (105; 110, 111) aus dem gleichen Material wie Leitungsverbin­ dungen der Halbleiterelemente bestehen.
7. Halbleitervorrichtung nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß die Streuflächen (105; 110, 111) aus dem gleichen Material wie Gate-Elektroden der Halbleiterelemente bestehen.
8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die erste Lichtabschirm­ vorrichtung (104; 109) als Schicht ausgebildet ist.
9. Halbleitervorrichtung mit mindestens einem auf einem Substrat (201) ausgebildeten Halbleiterelement (PD, C) und mindestens einer zumindest einen Teil der Halbleiter­ elemente bedeckenden Isolierschicht (202-204) und eine die oberste Isolierschicht (202-204) im wesentlichen bedeckende Lichtabschirmvorrichtung (205, 205′), dadurch gekennzeichnet, daß die Lichtabschirmschicht (205, 205′) die Ränder eines Teils der Isolierschichten (202-204) im wesentlichen derart bedeckt, daß die Halbleiterelemente (PD, C) vor schräg auf die Oberfläche der Halbleitervorrichtung ein­ fallendem Licht (106) abgeschirmt sind.
10. Halbleitervorrichtung nach Anspruch 9, dadurch ge­ kennzeichnet, daß die Lichtabschirmschicht (205, 205′) leitend und auf konstantem Potential gehalten ist.
11. Halbleitervorrichtung nach Anspruch 10, dadurch ge­ kennzeichnet, daß die Lichtabschirmschicht (205, 205′) mit dem Substrat (201) verbunden ist.
DE19873705173 1986-02-28 1987-02-18 Halbleitervorrichtung Granted DE3705173A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP61044789A JPS62202556A (ja) 1986-02-28 1986-02-28 半導体装置
JP61068398A JPH0691228B2 (ja) 1986-03-28 1986-03-28 半導体装置

Publications (2)

Publication Number Publication Date
DE3705173A1 DE3705173A1 (de) 1987-09-03
DE3705173C2 true DE3705173C2 (de) 1993-04-01

Family

ID=26384752

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873705173 Granted DE3705173A1 (de) 1986-02-28 1987-02-18 Halbleitervorrichtung

Country Status (2)

Country Link
US (1) US5061978A (de)
DE (1) DE3705173A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007051752A1 (de) 2007-10-30 2009-05-14 X-Fab Semiconductor Foundries Ag Licht blockierende Schichtenfolge

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5097304A (en) * 1986-10-07 1992-03-17 Canon Kabushiki Kaisha Image reading device with voltage biases
DE3832732A1 (de) * 1988-09-27 1990-03-29 Asea Brown Boveri Leistungshalbleiterdiode
DE3832750A1 (de) * 1988-09-27 1990-03-29 Asea Brown Boveri Leistungshalbleiterbauelement
JPH0485960A (ja) * 1990-07-30 1992-03-18 Toshiba Corp 固体撮像装置及びその製造方法
DE69324637T2 (de) 1992-07-31 1999-12-30 Hughes Electronics Corp Sicherheitssystem für integrierte Schaltung und Verfahren mit implantierten Leitungen
JPH06163868A (ja) * 1992-09-28 1994-06-10 Sanyo Electric Co Ltd ホトダイオード内蔵半導体装置
US5783846A (en) * 1995-09-22 1998-07-21 Hughes Electronics Corporation Digital circuit with transistor geometry and channel stops providing camouflage against reverse engineering
JP3533666B2 (ja) * 1996-07-23 2004-05-31 セイコーエプソン株式会社 封止体の実装基板への実装方法及び光学的変換装置
JPH10173158A (ja) * 1996-12-05 1998-06-26 Denso Corp 光センサic
US5973375A (en) * 1997-06-06 1999-10-26 Hughes Electronics Corporation Camouflaged circuit structure with step implants
JP3103064B2 (ja) * 1998-04-23 2000-10-23 松下電子工業株式会社 固体撮像装置およびその製造方法
US6878977B1 (en) * 1999-02-25 2005-04-12 Canon Kabushiki Kaisha Photoelectric conversion device, and image sensor and image input system making use of the same
JP3445536B2 (ja) * 1999-10-04 2003-09-08 三洋電機株式会社 半導体装置
US6396368B1 (en) 1999-11-10 2002-05-28 Hrl Laboratories, Llc CMOS-compatible MEM switches and method of making
JP3604002B2 (ja) * 2000-06-02 2004-12-22 シャープ株式会社 半導体装置
US7217977B2 (en) 2004-04-19 2007-05-15 Hrl Laboratories, Llc Covert transformation of transistor properties as a circuit protection method
US6815816B1 (en) 2000-10-25 2004-11-09 Hrl Laboratories, Llc Implanted hidden interconnections in a semiconductor device for preventing reverse engineering
US6791191B2 (en) 2001-01-24 2004-09-14 Hrl Laboratories, Llc Integrated circuits protected against reverse engineering and method for fabricating the same using vias without metal terminations
US7294935B2 (en) * 2001-01-24 2007-11-13 Hrl Laboratories, Llc Integrated circuits protected against reverse engineering and method for fabricating the same using an apparent metal contact line terminating on field oxide
US6774413B2 (en) 2001-06-15 2004-08-10 Hrl Laboratories, Llc Integrated circuit structure with programmable connector/isolator
US6740942B2 (en) 2001-06-15 2004-05-25 Hrl Laboratories, Llc. Permanently on transistor implemented using a double polysilicon layer CMOS process with buried contact
US6897535B2 (en) 2002-05-14 2005-05-24 Hrl Laboratories, Llc Integrated circuit with reverse engineering protection
US7049667B2 (en) * 2002-09-27 2006-05-23 Hrl Laboratories, Llc Conductive channel pseudo block process and circuit to inhibit reverse engineering
US6979606B2 (en) * 2002-11-22 2005-12-27 Hrl Laboratories, Llc Use of silicon block process step to camouflage a false transistor
AU2003293540A1 (en) 2002-12-13 2004-07-09 Raytheon Company Integrated circuit modification using well implants
US7242063B1 (en) 2004-06-29 2007-07-10 Hrl Laboratories, Llc Symmetric non-intrusive and covert technique to render a transistor permanently non-operable
JP4652773B2 (ja) * 2004-11-05 2011-03-16 パナソニック株式会社 増幅型固体撮像装置
US8168487B2 (en) 2006-09-28 2012-05-01 Hrl Laboratories, Llc Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer
TWI344026B (en) * 2007-07-18 2011-06-21 Au Optronics Corp A photo detector and a display panel having the same
US20090091005A1 (en) * 2007-10-09 2009-04-09 Huang Chung-Er Shielding structure for semiconductors and manufacturing method therefor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS582439B2 (ja) * 1978-11-27 1983-01-17 富士通株式会社 ブ−トストラツプ回路
US4419533A (en) * 1982-03-03 1983-12-06 Energy Conversion Devices, Inc. Photovoltaic device having incident radiation directing means for total internal reflection
JPS5980964A (ja) * 1982-11-01 1984-05-10 Toshiba Corp 光電変換素子
US4621275A (en) * 1983-04-30 1986-11-04 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device
JPS60123059A (ja) * 1983-12-08 1985-07-01 Toshiba Corp 密着型カラ−イメ−ジセンサ
JPS6161457A (ja) * 1984-09-01 1986-03-29 Canon Inc 光センサおよびその製造方法
JPS61161757A (ja) * 1985-01-11 1986-07-22 Matsushita Electric Ind Co Ltd 密着型イメ−ジセンサ
JP3101452B2 (ja) * 1992-11-18 2000-10-23 松下電器産業株式会社 楽音合成装置及びデコード装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007051752A1 (de) 2007-10-30 2009-05-14 X-Fab Semiconductor Foundries Ag Licht blockierende Schichtenfolge
DE102007051752B4 (de) * 2007-10-30 2010-01-28 X-Fab Semiconductor Foundries Ag Licht blockierende Schichtenfolge und Verfahren zu deren Herstellung

Also Published As

Publication number Publication date
US5061978A (en) 1991-10-29
DE3705173A1 (de) 1987-09-03

Similar Documents

Publication Publication Date Title
DE3705173C2 (de)
EP0296371B1 (de) Photodetektor für Ultraviolett und Verfahren zur Herstellung
DE3131727A1 (de) "mos-feldeffekttransistor und verfahren zu seiner hestellung"
DE1639254A1 (de) Feldeffekthalbleitereinrichtung mit isoliertem Gatter und einem Durchschlagverhinderungsschaltelement sowie Verfahren zu ihrer Herstellung
CH661150A5 (de) Verfahren zum erzeugen einer schmalen nut in einem substratgebiet, insbesondere einem halbleitersubstratgebiet.
DE69838743T2 (de) Photoelektrische Umwandlungsvorrichtung und Bildsensor
DE102020100097B4 (de) Bildsensor mit einer überlappung einer rückseitigen grabenisolationsstruktur mit einem vertikalen transfergate
DE1764565A1 (de) Photoempfindliches Halbleiterbauelement
EP0460251B1 (de) Herstellverfahren für einen Leistungs-MISFET
DE102004031606B4 (de) Integrierte Schaltungsanordnung mit pin-Diode und Herstellungsverfahren
DE3706278A1 (de) Halbleitervorrichtung und herstellungsverfahren hierfuer
DE4022022C2 (de) Vertikal-Halbleitervorrichtung mit Zenerdiode als Überspannugsschutz
DE2059072B2 (de) Halbleiterbauelement
DE3737450C2 (de) Feldeffekt-Halbleitervorrichtung mit Schutz vor Durchschlägen zwischen einem metallischen Anschluß und dem Substrat
DE102018122628B4 (de) CMOS Bildsensor mit gezackter Fotodiodenstruktur
DE2141695A1 (de) Verfahren zur Herstellung eines monolithischen Halbleiterbauelementes
DE19737771C2 (de) Aktive Pixelsensorzelle und Verfahren zu ihrer Herstellung
EP1191598A1 (de) Verfahren zur Herstellung eines pn-Überganges in einem Halbleiterbauteil
DE2906122A1 (de) Transistor mit einer in seinem emittergebiet integrierten widerstandszone
DE4137341C1 (de)
DE2751667A1 (de) Halbleiterbauelement
EP1208598B1 (de) Bildzelle, bildsensor und herstellungsverfahren hierfür
DE112013006034T5 (de) Optischer Sensor
DE3408285A1 (de) Schutzanordnung fuer einen feldeffekttransistor
DE3345091C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: TIEDTKE, H., DIPL.-ING. BUEHLING, G., DIPL.-CHEM.

D2 Grant after examination
8364 No opposition during term of opposition