DE3937807C2 - Method for transferring data between two sending and receiving stations - Google Patents
Method for transferring data between two sending and receiving stationsInfo
- Publication number
- DE3937807C2 DE3937807C2 DE3937807A DE3937807A DE3937807C2 DE 3937807 C2 DE3937807 C2 DE 3937807C2 DE 3937807 A DE3937807 A DE 3937807A DE 3937807 A DE3937807 A DE 3937807A DE 3937807 C2 DE3937807 C2 DE 3937807C2
- Authority
- DE
- Germany
- Prior art keywords
- data
- line
- lines
- bit
- station
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
- G06F13/4269—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using a handshaking protocol, e.g. Centronics connection
Description
Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Übertragen von Daten zwischen zwei sendenden und emp fangenden Stationen, insbesondere Mikroprozessoren, gemäß dem Oberbegriff der unabhängigen Patentansprüche.The present invention relates to a method to transfer data between two sending and emp catching stations, in particular microprocessors, according to the preamble of the independent claims.
Es ist bekannt, zwischen zwei Mikroprozessoren Daten zu übertragen. Hierzu sind mindestens drei Verbindungslei tungen zwischen beiden Mikroprozessoren vorgesehen, und zwar neben einer gemeinsamen Masseleitung eine Datensen deleitung des einen Mikroprozessors, die in einen Daten empfangsanschluß des anderen Mikroprozessors mündet, und eine weitere Datensendeleitung, die vom Geberanschluß des zweiten Mikroprozessors ausgeht und zu einem Emp fangsanschluß am ersten Mikroprozessor führt. Bei dieser Art der Verschaltung ergibt sich der Nachteil, daß in je dem der beiden Mikroprozessoren ein Baustein für eine asynchrone Sende- und Empfangsweise vorgesehen sein muß. Ist ein solcher Baustein zwar vorhanden, aber für andere Benutzungshandlungen belegt, fehlt für das Kommunizieren mit einem weiteren Mikroprozessor ein solcher Baustein, der aber nicht zusätzlich integrierbar ist. Ist er bei dem Mikroprozessor nicht vorhanden, müßte er zusätzlich noch beschafft und beschaltet werden.It is known to transfer data between two microprocessors transfer. There are at least three connection lines for this between the two microprocessors, and in addition to a common ground line, a data trace The direction of a microprocessor that is in a data receiving port of the other microprocessor opens, and another data transmission line from the encoder connection of the second microprocessor and an emp leads connection to the first microprocessor. At this The type of connection has the disadvantage that in each that of the two microprocessors is a building block for one Asynchronous transmission and reception must be provided. If such a building block exists, it is for others Usage acts documented, missing for communicating with a further microprocessor such a module, but which cannot be additionally integrated. He is with the microprocessor does not exist, he would also have to still to be procured and connected.
Aus Gerhard Schnell/Konrad Hoyer "Interfaces und Datennetze", Braunschweig 1989, Seiten 97 bis 102, ist es bekannt, von einem Sender zu einem Empfänger Daten zu übertragen. Hierbei wird eine "Acknowledgelow-Leitung" als erste Quittungsleitung angesehen und eine "Datastrobelow-Leitung" als Startleitung, eine zweite Quittungsleitung ist aber nicht vorgesehen. Bei dem dort bekanntgewordenen Verfahren werden einzelne Bits parallel auf Datenleitungen übertragen.From Gerhard Schnell / Konrad Hoyer "Interfaces and Data Networks", Braunschweig 1989, pages 97 to 102 it is known to transmit data from a transmitter to a receiver. Here, an "acknowledged line" regarded as the first acknowledgment line and a "Datastrobelow line" as the start line, one second receipt line is not provided. In the process that became known there are individual Transfer bits in parallel on data lines.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, unabhängig vom Vorhandensein eines Bausteins der eingangs näher bezeichneten Art eine sowohl serielle wie auch parallele Übertragung von Daten in beiden Richtungen zu ermöglichen.The present invention has for its object, regardless of the presence of a building block initially described in more detail a both serial and parallel transmission of data in both Enable directions.
Die Lösung der Aufgabe besteht erfindungsgemäß in den kennzeichnenden Teilen der beiden unabhängigen Patentansprüche.According to the invention, the object is achieved in the characteristic parts of the two independent claims.
Zwei Ausführungsbeispiele der Erfindung werden anhand der Figuren der Zeichnung in der folgenden Beschreibung näher erläutert.Two embodiments of the invention are based on the Figures of the drawing in the following description explained.
Es zeigtIt shows
Fig. 1 ein erstes Diagramm für eine serielle Datenübertragung, Fig. 1 a first diagram for a serial data transmission,
Fig. 2 ein zweites Diagramm für eine parallele Datenübertragung, Fig. 2 is a second diagram for a parallel data transmission,
Fig. 3 das Blockschaltbild, gehörend zur Datenübertra gung nach Fig. 1, Fig. 3 shows the block diagram belonging to Datenübertra supply according to Fig. 1,
Fig. 4 das Blockschaltbild, gehörend zur Datenübertra gung nach Fig. 2 und Fig. 4 shows the block diagram belonging to the data transmission according to Fig. 2 and
Fig. 5 die Schaltung der Sende- und Empfangsteile in beiden Mikroprozessoren. Fig. 5 shows the circuit of the transmitting and receiving parts in both microprocessors.
Ausgehend von der Fig. 3 ist ein erster Mikroprozessor 1 vorhanden, der über ein Leitungsbündel 2 mit einem zwei ten Mikroprozessor 3 Daten austauschen soll. Das Lei tungsbündel besteht aus einer ersten Leitung 4, die beide Mikroprozessoren miteinander verbindet und an Masse 5 ge legt ist. Eine zweite Leitung 6 ist die eigentliche Seriendaten-Übertragungsleitung. Weiterhin sind eine er ste Quittungsleitung 7, eine zweite Quittungsleitung 8 und eine Startleitung 9 vorhanden.Starting from FIG. 3, a first microprocessor 1 is present, which is intended to exchange data with a two-th microprocessor 3 via a line bundle 2 . The Lei line bundle consists of a first line 4 , which connects the two microprocessors and is connected to ground 5 ge. A second line 6 is the actual serial data transmission line. Furthermore, he ste receipt line 7 , a second receipt line 8 and a start line 9 are available.
Das Verfahren der Datenübertragung gemäß Fig. 3 wird nun anhand des Diagramms der Fig. 1 näher erläutert, das die Spannungszustände der einzelnen Leitungen in Abhängigkeit von der Zeit wiedergibt. Es gilt generell, daß nach einer Übertragung von Daten vom Mikrocomputer 1 auf den Mikro computer 3 der letztere seinerseits Daten an den erstge nannten überträgt und umgekehrt. Die Zustände auf der DATA-Leitung 6 sind durch zwei Arten von Schraffuren festgelegt, wobei eine Schraffur von links oben nach rechts unten eine Datensendung vom Mikrocomputer 3 bedeu tet, während eine Schraffur von links unten nach rechts oben gültige Daten gesendet vom Mikrocomputer 1 zum In halt hat. Zu Beginn der Betrachtungsweise, das heißt in Zeitpunkt t0, bedeutet das, daß gerade auf der DATA- Leitung 6 Daten vom Mikrocomputer B gültig sind bezie hungsweise gesendet werden beziehungsweise gesendet wor den sind. Das Potential der Quittungsleitung Q1 (7) be findet sich auf hohem Potential, während das Potential der Quittungsleitung Q2 (8) sich sowohl auf hohem wie auch auf niedrigem Potential befinden kann, und zwar je nach dem, ob dem Zeitpunkt t0 das Einschalten der Daten verbindung oder das anderweitige Senden irgendwelcher Da ten vorausging. Das Potential der Startleitung BS (9) be findet sich auf hohem Potential. Zum Zeitpunkt t1 springt das Potential auf der Quittungsleitung Q2 auf hohes Po tential. Dieses Wechseln auf hohes Potential beziehungs weise Bleiben auf hohem Potential signalisiert, daß der Mikrocomputer 3 nunmehr empfangsbereit ist. Zum Zeitpunkt t2 ist der Mikrocomputer 1 nunmehr an der Reihe, seiner seits Daten an den Mikrocomputer 3 zu übertragen. Dieses Senden von Daten des Mikrocomputers 1 an den Mikrocompu ter 3 beginnt in seiner Vorbereitung zum Zeitpunkt t2, und zwar damit, daß der Mikrocomputer 1 ein Datenbild auf die DATA-Leitung (6) legt, und gleichzeitig wird beim Übertragen des ersten Bits eines Bytes vom Mikrocomputer 1 die Startleitung BS auf niedriges Potential gelegt. An schließend signalisiert der Mikrocomputer 1 zum Zeitpunkt t3 durch Herablegen des Potentials auf der Quittungslei tung Q1 das Vorhandensein eines gültigen Datenbits. Hier auf gibt der Mikrocomputer 3 die DATA-Leitung 6 frei, was zum Zeitpunkt t4 geschieht. Dies bedeutet, daß zwischen den Zeitpunkten t2 und t4 auf der DATA-Leitung Daten von beiden Mikrocomputern anliegen, was unkritisch ist, da in dieser Zeitspanne keine Daten ausgewertet werden. Nach der Freigabe liest der Mikrocomputer 3 das erste Datenbit von der DATA-Leitung. Zum Zeitpunkt t5 legt der nunmehr sendende Mikrocomputer 3 seinerseits sein zu sendendes Datenbit auf die DATA-Leitung. Die Auswertung des gerade gesendeten ersten Bits des Mikrocomputers 1 ist irgend wann in der Zeitspanne zwischen den Punkten t4 und t5 beendet. Es ist ersichtlich, daß im Zeitraum zwischen den Zeitpunkten t4 und t5 nur ein Datenbit vom gerade gesen det habenden Mikrocomputer 1 auf der DATA-Leitung vorhan den ist. Nachdem ab dem Zeitpunkt t5 der Mikrocomputer 3 am Senden ist, liegen bis zu einem weiteren Zeitpunkt t6 wieder Datenbits von beiden Mikrocomputern auf der DATA- Leitung, ohne daß hier eine Auswertung stattfindet. Zwi schen den Zeitpunkten t5 und t6 liegt der Zeitpunkt t₇, zudem auf der Quittungsleitung Q2 (8) das High-Potential auf Low-Potential wechselt, weil der Mikrocomputer 3 da mit signalisiert, daß das von dem Mikrocomputer 1 gerade gesendete Datenbit einwandfrei empfangen wurde und was gleichzeitig bedeutet, daß das jetzt vom Mikrocomputer 3 zu sendende gültige DATA-Bit auf der DATA-Leitung liegt. Im Zeitpunkt t6 nimmt der Mikrocomputer 1 sein gerade gesendetes Datenbit von der DATA-Leitung weg, so daß ab dem Zeitpunkt t6 nur das zu sendende Datenbit vom Mikro computer 3 auf der DATA-Leitung liegt. Dieses Datenbit wird bis zum Zeitpunkt t8 vom Mikrocomputer 1 gelesen be ziehungsweise ausgewertet. Ab dem Zeitpunkt t8 springt das Potential auf der Quittungsleitung Q1 (7) wieder auf hohes Potential. Mit diesem Potentialwechsel signalisiert der Mikrocomputer 1, daß er das zuletzt gesendete Daten bit vom Mikrocomputer 3 ordnungsgemäß empfangen hat. Als nächstes springt im Zeitpunkt t9 das Potential der Quit tungsleitung Q2 (8) wieder auf hohes Potential. Dies ent spricht dem Zeitpunkt t1, so daß sich ab hier die Vorgän ge wiederholen, bis ein gesamtes Byte von beiden Mikro computern bitweise nacheinander übertragen wurde bezie hungsweise bis mehrere Bytes im gleichen System von bei den Mikrocomputern ausgetauscht wurden. The method of data transmission according to FIG. 3 will now be explained in more detail with reference to the diagram in FIG. 1, which shows the voltage states of the individual lines as a function of time. It generally applies that after a transfer of data from the microcomputer 1 to the microcomputer 3, the latter in turn transmits data to the former and vice versa. The states on the DATA line 6 are defined by two types of hatching, hatching from top left to bottom right means data transmission from the microcomputer 3 , while hatching from the bottom left to the top right means that data is sent from the microcomputer 1 to In has. At the beginning of the approach, that is, at time t 0 , this means that data on the DATA line 6 from the microcomputer B are valid or have been sent or have been sent. The potential of the acknowledgment line Q1 (7) be at a high potential, while the potential of the acknowledgment line Q2 (8) can be at both a high and a low potential, depending on whether the switching on of the time t 0 Data connection or other transmission of any data. The potential of the start line BS (9) is at a high potential. At time t 1 , the potential on the acknowledgment line Q2 jumps to high potential. This change to high potential, or stay at high potential signals that the microcomputer 3 is now ready to receive. At time t 2, it is the turn of microcomputer 1 to transmit data to microcomputer 3 . This sending of data from the microcomputer 1 to the microcomputer 3 begins in preparation at time t 2 , namely that the microcomputer 1 places a data image on the DATA line ( 6 ), and at the same time becomes one when the first bit is transmitted Bytes from the microcomputer 1 set the start line BS to low potential. The microcomputer 1 then signals the presence of a valid data bit at time t 3 by lowering the potential on the acknowledgment line Q1. Here the microcomputer 3 releases the DATA line 6 , which happens at time t 4 . This means that data from both microcomputers are present on the DATA line between times t 2 and t 4 , which is not critical since no data is evaluated in this time period. After the release, the microcomputer 3 reads the first data bit from the DATA line. At time t 5 , the microcomputer 3 , which is now transmitting, in turn places its data bit to be transmitted on the DATA line. The evaluation of the first bit of the microcomputer 1 just sent is ended at some point in the period between the points t 4 and t 5 . It can be seen that in the period between times t 4 and t 5 there is only one data bit from the microcomputer 1 just sent on the DATA line. After the microcomputer 3 has started transmitting from the time t 5 , data bits from the two microcomputers are on the DATA line again until a further time t 6 , without an evaluation taking place here. Between the times t 5 and t 6 is the time t₇, also on the acknowledgment line Q2 (8) the high potential changes to low potential because the microcomputer 3 signals that the data bit just sent by the microcomputer 1 is faultless was received and which means at the same time that the valid DATA bit now to be sent by the microcomputer 3 is on the DATA line. At time t 6 , the microcomputer 1 takes the data bit it has just sent away from the DATA line, so that from time t 6 only the data bit to be sent from the micro computer 3 lies on the DATA line. This data bit is read or evaluated by the microcomputer 1 until time t 8 . From time t 8 , the potential on the acknowledgment line Q1 (7) jumps back to high potential. With this potential change, the microcomputer 1 signals that it has properly received the last data bit sent from the microcomputer 3 . Next, at time t 9, the potential of the Quit line Q2 (8) jumps back to high potential. This corresponds to the time t 1 , so that from here the operations repeat until an entire byte has been transferred bit by bit from both microcomputers or until several bytes have been exchanged in the same system by the microcomputers.
Nach Ablauf der Übertragung des ersten Bits eines Bytes springt zum Zeitpunkt t10 das Potential auf der Startlei tung BS (9) wieder auf hohes Potential. Der Zeitpunkt t10 entspricht dem Zeitpunkt t2, was zur Folge hat, daß auf der Datenleitung 6 ab diesem Moment wieder ein Bit beider Mikroprozessoren anliegt, aber nicht ausgewertet wird.After the transmission of the first bit of a byte, the potential on the start line BS (9) jumps back to high potential at time t 10 . The point in time t 10 corresponds to the point in time t 2 , which has the consequence that a bit of both microprocessors is present again on the data line 6 from this moment, but is not evaluated.
Es leuchtet ein, daß diese eben beschriebene serielle Übertragung von Bit nach Bit relativ lange dauert. Will man diese Zeit abkürzen, ist es vorteilhaft, nicht nur eine DATA-Leitung, sondern 8 DATA-Leitungen - in der Fig. 2 mit Data 0 bis 7 bezeichnet - vorzusehen, damit kann auf jeder der einzelnen DATA-Leitungen zeitlich pa rallel je ein Bit übertragen werden, das heißt, mit ei nem Übertragungsvorgang in der Zeit gemäß Fig. 1 kann ein Byte übertragen werden. Die Potentiale der Quittungs leitungen Q1 und Q2 sind entsprechend den zeitlichen Vor gängen nach Fig. 1, die Startleitung BS (9) kann hierbei entfallen.It is clear that this serial bit-to-bit serial transfer just described takes a relatively long time. If you want to shorten this time, it is advantageous to provide not only one DATA line, but 8 DATA lines - denoted by Data 0 to 7 in FIG 1 bit can be transmitted, that is, with one transmission process in the time shown in FIG. 1, one byte can be transmitted. The potentials of the receipt lines Q1 and Q2 are in accordance with the temporal processes according to FIG. 1, the start line BS (9) can be omitted here.
Aus der Fig. 4 geht die Verschaltung der beiden Mikro prozessoren 1 und 3 hervor und das Leitungsbündel der DATA-Leitungen 0 bis 7. Weiterhin ist ersichtlich, daß die beiden Quittungsleitungen Q1 und Q2 und die gemeinsa me Masseleitung 4 vorhanden sind. From Fig. 4, the connection of the two micro-processors goes out 1 and 3 and the bundle of lines of the DATA lines 0 to 7. Further, it can be seen that the two acknowledgment lines Q1 and Q2 and the Common me ground line 4 are available.
Aus der Fig. 5 ist die Verschaltung der Anschlüsse der DATA-Leitung(en) der beiden Mikroprozessoren 1 und 3 er sichtlich. Beim Ausführungsbeispiel gemäß Fig. 3 ist die Verschaltung in beiden Mikroprozessoren nur einmal vor handen, beim Ausführungsbeispiel gemäß Fig. 4 jeweils für eine der DATA-Leitungen 0 bis 7. Die Sende- bezie hungsweise Empfangseingänge 10 und 11 sind demgemäß in jedem der beiden Mikroprozessoren 1 oder 3 einfach oder mehrfach vorhanden. Von einer positiven Gleichspannungs quelle 12 führt eine Leitung 13 zu einem Widerstand 14 und von dort zu einem Verzweigungspunkt 15, an den die DATA-Leitung 6 angeschlossen ist. An den Verzweigungs punkt 5 ist weiterhin eine Leitung 16 angeschlossen, die zu einem Verstärker 17 führt, von dem eine Ausgangslei tung 18 zum Mikroprozessor abgeht. Aus dem Mikroprozessor kommt eine Leitung 19, die zum Basisanschluß 20 eines Transistors 21 führt, dessen Emitter 22 mit Masse 5 verbunden ist. Der Kollektor 23 des Transistors 21 ist über eine Leitung 24 mit dem Verzweigungspunkt 15 verbun den.From Fig. 5, the interconnection of the connections of the DATA line (s) of the two microprocessors 1 and 3, it is clear. In the exemplary embodiment according to FIG. 3, the interconnection is only available once in the two microprocessors, in the exemplary embodiment according to FIG. 4 for one of the DATA lines 0 to 7. The transmit or receive inputs 10 and 11 are accordingly in each of the two microprocessors 1 or 3 single or multiple. From a positive DC voltage source 12 leads a line 13 to a resistor 14 and from there to a branch point 15 to which the DATA line 6 is connected. At the branch point 5 , a line 16 is also connected, which leads to an amplifier 17 , from which an output line 18 goes to the microprocessor. A line 19 comes from the microprocessor and leads to the base connection 20 of a transistor 21 , the emitter 22 of which is connected to ground 5 . The collector 23 of the transistor 21 is connected via a line 24 to the branch point 15 .
Die Verschaltung des Eingangsteils 11 des anderen Mikro computers ist analog.The connection of the input part 11 of the other microcomputer is analog.
Die Funktion der Schaltung gemäß Fig. 5 ist folgende: . The function of the circuit of Figure 5 is the following:
Im Ruhezustand sind beide Transistoren gesperrt, das heißt, die Verzweigungspunkte 15 innerhalb der Sende- und Empfangseingänge 10 und 11 liegen auf dem Potential des Punktes 12, das heißt positiver Betriebsspannung. Zum Empfangen einer gesendeten Bitfolge muß der Transistor 21 des empfangenden Mikroprozessors hochohmig sein und blei ben. Der Transistor 21 des sendenden beziehungsweise Da ten abgebenden Mikroprozessors wird jeweils im Takt der Impulsfolge eines Bits durchgeschaltet oder gesperrt. Wird der Transistor 21 des empfangenden Mikroprozessors leitend, ist keine Dateneinlesung in dem empfangenden Mi kroprozessor möglich.In the idle state, both transistors are blocked, that is to say that the branching points 15 within the transmit and receive inputs 10 and 11 are at the potential of point 12 , that is to say a positive operating voltage. To receive a transmitted bit sequence, the transistor 21 of the receiving microprocessor must be high-resistance and remain ben. The transistor 21 of the transmitting or Da th emitting microprocessor is switched through or blocked in time with the pulse train of a bit. If the transistor 21 of the receiving microprocessor is conductive, data reading in the receiving microprocessor is not possible.
Abschließend soll noch darauf hingewiesen werden, daß das erfindungsgemäße Verfahren nicht nur zur Datenkommunizie rung zwischen zwei Mikroprozessoren verwendet werden kann, eine Anwendung des Verfahrens ist gleichermaßen möglich bei Rechnern aller Art und bei sonstigen Statio nen, die sowohl senden wie auch empfangen können, also beispielsweise bei einer Kommunikation zwischen einem Terminal und einem Rechner oder Terminals untereinander oder Rechnern untereinander.Finally, it should be pointed out that the Method according to the invention not only for data communication tion between two microprocessors can, an application of the method is alike possible with computers of all kinds and with other stations those who can send as well as receive, so for example in communication between one Terminal and a computer or terminals with each other or computers with each other.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3937807A DE3937807C2 (en) | 1988-11-19 | 1989-11-14 | Method for transferring data between two sending and receiving stations |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3839148 | 1988-11-19 | ||
DE3937807A DE3937807C2 (en) | 1988-11-19 | 1989-11-14 | Method for transferring data between two sending and receiving stations |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3937807A1 DE3937807A1 (en) | 1990-05-23 |
DE3937807C2 true DE3937807C2 (en) | 1995-04-06 |
Family
ID=6367490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3937807A Expired - Fee Related DE3937807C2 (en) | 1988-11-19 | 1989-11-14 | Method for transferring data between two sending and receiving stations |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3937807C2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19739849A1 (en) * | 1997-09-11 | 1999-03-18 | Steffen Beitler | Data transfer method via communications cable |
DE19917576A1 (en) * | 1999-04-19 | 2000-10-26 | Moeller Gmbh | Data transmission unit for serial synchronous data transmission, with master and slave interfaces formed in such a way that they are connectable to master device via additional acknowledgement signal line |
US7904615B2 (en) | 2006-02-16 | 2011-03-08 | Vns Portfolio Llc | Asynchronous computer communication |
US7937557B2 (en) | 2004-03-16 | 2011-05-03 | Vns Portfolio Llc | System and method for intercommunication between computers in an array |
US7966481B2 (en) | 2006-02-16 | 2011-06-21 | Vns Portfolio Llc | Computer system and method for executing port communications without interrupting the receiving computer |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5333301A (en) * | 1990-12-14 | 1994-07-26 | International Business Machines Corporation | Data transfer bus system and method serving multiple parallel asynchronous units |
JPH07111670B2 (en) * | 1991-03-12 | 1995-11-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | Controller, communication interface, and method for controlling data transmission |
ATE475927T1 (en) | 2006-02-16 | 2010-08-15 | Vns Portfolio Llc | ASYNCHRONOUS POWER-SAVING COMPUTER |
US7555637B2 (en) | 2007-04-27 | 2009-06-30 | Vns Portfolio Llc | Multi-port read/write operations based on register bits set for indicating select ports and transfer directions |
-
1989
- 1989-11-14 DE DE3937807A patent/DE3937807C2/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19739849A1 (en) * | 1997-09-11 | 1999-03-18 | Steffen Beitler | Data transfer method via communications cable |
DE19917576A1 (en) * | 1999-04-19 | 2000-10-26 | Moeller Gmbh | Data transmission unit for serial synchronous data transmission, with master and slave interfaces formed in such a way that they are connectable to master device via additional acknowledgement signal line |
US7937557B2 (en) | 2004-03-16 | 2011-05-03 | Vns Portfolio Llc | System and method for intercommunication between computers in an array |
US7904615B2 (en) | 2006-02-16 | 2011-03-08 | Vns Portfolio Llc | Asynchronous computer communication |
US7966481B2 (en) | 2006-02-16 | 2011-06-21 | Vns Portfolio Llc | Computer system and method for executing port communications without interrupting the receiving computer |
US8825924B2 (en) | 2006-02-16 | 2014-09-02 | Array Portfolio Llc | Asynchronous computer communication |
Also Published As
Publication number | Publication date |
---|---|
DE3937807A1 (en) | 1990-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2944497C2 (en) | ||
DE2205260C3 (en) | Circuit arrangement for transmitting data between a central data processing system and a number of data stations | |
DE2047001B2 (en) | Arrangements for the transmission of data within a data processing system | |
EP0275464B1 (en) | Emitter-receiver device for a bus system | |
DE3010357A1 (en) | METHOD AND ARRANGEMENT FOR TRANSMITTING DATA BETWEEN SYSTEM UNITS | |
DE3937807C2 (en) | Method for transferring data between two sending and receiving stations | |
EP0274679B1 (en) | Emitter-receiver device for a bus system | |
DE2232299C3 (en) | Time division multiplexed communications equipment | |
EP0415169B1 (en) | Method for data transmission | |
EP0408581B1 (en) | Process and device for addressing processing units | |
DE10037969C2 (en) | Process for the detection of flexible networking of modules with any network topology and for the exchange of information between such modules | |
DE10257401A1 (en) | Control surface network (Can) using transformers | |
DE4023767A1 (en) | Controlling packets in wide area networks - using data fields to show number of links in data path and address of each port of intermittent nodes | |
EP0088310B1 (en) | Method of determining the duration of the existence of a connection between subscriber stations of a data exchange | |
EP0183998A2 (en) | Communication collision detection | |
DE4114485A1 (en) | METHOD FOR BIDIRECTIONAL DATA TRANSFER | |
DE19514696B4 (en) | A system for eliminating interference or for enabling high-speed transmission in a serial bus circuit and transceivers connected to the latter | |
DE3415008A1 (en) | System arrangement for electric signal transmission and signal processing | |
DE3830321A1 (en) | DEVICE FOR TRANSMITTING DATA WITH REMOTE AMPLIFIERS | |
EP0282788B1 (en) | Method for monitoring of error-free performance of control and connection operations in a circuit arrangement for telecommunication exchanges, especially telephone exchanges | |
DE4202015C1 (en) | ||
EP0010264A1 (en) | Teleprinter private branch exchange | |
DE1901942B2 (en) | DATA MESSAGE SYSTEM | |
DE3700284A1 (en) | Sending and receiving device for a bus line system | |
DE2714417C2 (en) | Circuit arrangement for the transmission of signals in both directions via signal lines in telecommunication systems, in particular telephone systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8101 | Request for examination as to novelty | ||
8105 | Search report available | ||
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: VAILLANT GMBH, 42859 REMSCHEID, DE |
|
8339 | Ceased/non-payment of the annual fee |