DE4000496A1 - METHOD FOR STRUCTURING A SEMICONDUCTOR BODY - Google Patents

METHOD FOR STRUCTURING A SEMICONDUCTOR BODY

Info

Publication number
DE4000496A1
DE4000496A1 DE19904000496 DE4000496A DE4000496A1 DE 4000496 A1 DE4000496 A1 DE 4000496A1 DE 19904000496 DE19904000496 DE 19904000496 DE 4000496 A DE4000496 A DE 4000496A DE 4000496 A1 DE4000496 A1 DE 4000496A1
Authority
DE
Germany
Prior art keywords
semiconductor body
etching
recess
anisotropic
main surfaces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19904000496
Other languages
German (de)
Inventor
Jiri Dr Ing Dr Marek
Dietmar Dr Ing Dr Haack
Martin Warth
Frank Dipl Phys Dr Rer Bantien
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE19904000496 priority Critical patent/DE4000496A1/en
Priority to PCT/DE1990/000596 priority patent/WO1991003074A1/en
Publication of DE4000496A1 publication Critical patent/DE4000496A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Abstract

In a process for structuring a disk-shaped, preferably monocrystalline semiconductor body (10), in particular made of silicon, at least one recess (13, 13a, 13b) is made by the photomasking technique. The recess has lateral limiting surfaces which are essentially perpendicular to the two main surfaces of the semiconductor body (10) and a base surface which is essentially parallel to the two main surfaces. The recess is produced by anisotropic reactive ionic etching of one of the two main surfaces. The recess (13, 13a, 13b) is then provided with widened portion (17) in the vicinity of its base surface by lateral etching.

Description

Stand der TechnikState of the art

Die Erfindung betrifft ein Verfahren zur Strukturierung eines Halb­ leiterkörpers nach der Gattung des Hauptanspruchs.The invention relates to a method for structuring a half head body according to the genus of the main claim.

Zur Herstellung von Strukturen mit definierten mechanischen Eigen­ schaften sind in der Mikromechanik bereits verschiedene Verfahren zur Strukturierung von Halbleiterkörpern bekannt. Diese Verfahren basieren im wesentlichen auf anisotropen Ätzprozessen; des weiteren können aber auch die isotropen Ätzprozesse, die in der IC-Techno­ logie verwendet werden, zur Ausbildung von mechanischen Strukturen angewendet werden. Der Nachteil der isotropen Ätzverfahren besteht in der ungenügenden Maßhaltigkeit der Strukturen bei längeren Ätzun­ gen. Die anisotropen Ätzungen basieren auf naßchemischen Ätzpro­ zessen, die eine Ausrichtung der Strukturen lediglich entlang gewisser kristallographischer Achsen ermöglicht. Außerdem sind die anisotrop arbeitenden Ätzmedien nur in geringem Maße mit einer IC-Technologie verträglich. Ein weiterer Nachteil der bisher bekann­ ten Ätzverfahren ist, daß die zu strukturierenden Wafer in der Regel von der Rückseite her geätzt werden müssen. Hier werden Wafer mit einer Rückseitenpolitur, spezielle Lithographiegeräte zur beid­ seitigen Belichtung, lange Ätzzeiten sowie eine aufwendige Ätzpassi­ vierung benötigt.For the production of structures with defined mechanical properties Various processes are already used in micromechanics known for structuring semiconductor bodies. This procedure are essentially based on anisotropic etching processes; Furthermore can also use the isotropic etching processes used in IC techno Logie used to form mechanical structures be applied. The disadvantage of the isotropic etching process is in the inadequate dimensional stability of the structures with longer etching The anisotropic etchings are based on wet chemical etching processes which only align the structures along certain crystallographic axes. Besides, they are anisotropic etching media only to a small extent with a IC technology compatible. Another disadvantage that has been known so far ten etching process is that the wafers to be structured usually must be etched from the back. Here are wafers with a back polish, special lithography devices for both side exposure, long etching times and a complex etching pass crossing needed.

Vorteile der ErfindungAdvantages of the invention

Das erfindungsgemäße Verfahren mit den kennzeichnenden Merkmalen des Anspruchs 1 oder des Anspruchs 7 hat demgegenüber den Vorteil, daß durch den Einsatz des trockenen, anisotropen reaktiven Ionenätzens (RIE) in Kombination mit einer lateralen Unterätzung besonders in zweischichtigen Halbleiterkörpern, die einen pn- bzw. np-Übergang zwischen der oberen und der unteren Schicht aufweisen, genaue Strukturen erzeugt und die Ätzzeiten verkürzt werden können, da die kritischen mechanischen Dimensionen in der lithographisch struktu­ rierbaren Waferebene definiert werden und die Ätzung alleine von der Wafervorderseite aus erfolgen kann. Ein weiterer Vorteil besteht darin, daß mit einer Passivierung gearbeitet werden kann, die mit einer IC-Technologie verträglich ist. Das Verfahren ermöglicht die Anordnung der Strukturen in beliebigen Richtungen innerhalb der Waferebene, da die Anisotropie des reaktiven Ionenätzens nicht an kristallographische Orientierungen gebunden ist.The inventive method with the characterizing features of Claim 1 or claim 7 has the advantage that through the use of dry, anisotropic reactive ion etching (RIE) in combination with a lateral undercut especially in two-layer semiconductor bodies that have a pn or np transition between the top and bottom layers, accurate Structures can be generated and the etching times can be shortened because the critical mechanical dimensions in the lithographic structure Wafer level can be defined and the etching solely by the Wafer front can be made. Another advantage is there in that you can work with a passivation that with an IC technology is compatible. The procedure enables Arrangement of the structures in any direction within the Wafer level because the anisotropy of reactive ion etching does not crystallographic orientations.

Vorteilhaft ist auch, daß die Stukturen, die mittels des reaktiven Ionenätzens in Kombination mit einer Rückseitenätzung erzeugt werden, ein verbessertes Dämpfungsverhalten aufweisen, da die zwischen den Elektroden befindliche Luft bei der Auslenkung der als bewegliche Zunge ausgebildeten Elektrode symmetrisch nach oben und unten entweichen kann. Das Aspektverhältnis der Elektroden ist derart, daß die gewünschte Dämpfung bei Drücken nahe dem Atmosphä­ rendruck erfolgt.It is also advantageous that the structures that are created by means of the reactive Ion etching in combination with a back etching generated will have an improved damping behavior because the Air between the electrodes when deflecting the as movable tongue trained electrode symmetrically upwards and can escape below. The aspect ratio of the electrodes is such that the desired damping at pressures close to the atmosphere pressure occurs.

Zeichnungdrawing

Anhand der Zeichnung wird die Erfindung näher erläutert.The invention is explained in more detail with reference to the drawing.

Es zeigen:Show it:

Fig. 1a bis Fig. 1g verschiedene Stadien bei der Her­ stellung einer Zungenstruktur in einem Halbleiterkörper, Fig. 1a to Fig. 1g various stages in the Her position a tongue structure in a semiconductor body,

Fig. 2a bis Fig. 2d eine Herstellungsvariante mit elektrochemischer Unterätzung und FIGS. 2a through Fig. 2d is a production variant with electrochemical-etching and

Fig. 3a bis Fig. 3d eine Herstellungsvariante mit Unterätzung von der Waferrückseite aus. Fig. 3a to Fig. 3d, a production variant with under-etching of the wafer back side.

Beschreibung der ErfindungDescription of the invention

In Fig. 1a ist ein scheibenförmiger, aus monokristallinem Silizium bestehender Halbleiterkörper 10 im Schnitt (teilweise abgebrochen) dargestellt, auf dessen einer Hauptoberfläche eine Siliziumdioxid­ schicht 11 abgeschieden worden ist. Auf die Siliziumdioxidschicht 11 ist eine Fotolackschicht 12 aufgebracht worden.In Fig. 1a, a disk-shaped, made of monocrystalline silicon semiconductor body 10 is shown in section (partially broken off), on the one main surface of which a silicon dioxide layer 11 has been deposited. A photoresist layer 12 has been applied to the silicon dioxide layer 11 .

Fig. 1b zeigt die Schnittdarstellung des Halbleiterkörpers 10 nach Fig. 1a, jedoch mit einer strukturierten Siliziumdioxidschicht 11. Zum Zwecke der Ausbildung einer in der Draufsicht U-förmigen Ausneh­ mung im Halbleiterkörper 10 ist die Fotolackschicht 12 mit einer entsprechenden Maske belichtet und entwickelt worden. Dann ist die mit der so gebildeten, in Fig. 1b nicht dargestellten Fotolackmaske behaftete Siliziumdioxidschicht 11 mit Hilfe des anisotropen reakti­ ven Ionenätzens (RIE) bis zur Siliziumoberfläche geätzt worden. An­ schließend kann die Fotolackmaske entfernt werden. Die so geätzte, in Fig. 1b dargestellte Siliziumdioxidschicht 11 enthält das Mu­ ster der im Halbleiterkörper 10 zu bildenden Ausnehmung 13, die in den Fig. 1c und 1d dargestellt ist. FIG. 1b shows the sectional view of the semiconductor body 10 of FIG. 1a, but with a structured silicon dioxide. 11 For the purpose of forming a U-shaped recess in the plan view in the semiconductor body 10 , the photoresist layer 12 has been exposed and developed with a corresponding mask. Then the silicon dioxide layer 11 with the photoresist mask formed in this way, not shown in FIG. 1b, has been etched to the silicon surface with the aid of the anisotropic reactive ion etching (RIE). The photoresist mask can then be removed. The silicon dioxide layer 11 etched in this way in FIG. 1b contains the pattern of the recess 13 to be formed in the semiconductor body 10 , which is shown in FIGS. 1c and 1d.

Fig. 1c zeigt hierbei eine Schnittdarstellung wie in Fig. 1b. In Fig. 1c ist der Zustand der in Herstellung begriffenen Halbleiter­ struktur dargestellt, der vorliegt, nachdem in den mit der Silizium­ dioxidmaske 11 behafteten Halbleiterkörper 10 nach Fig. 1b die als U-förmiger Graben ausgebildete Ausnehmung 13 eingeätzt worden ist. Die Ätzung ist auf trockenem Wege durch reaktives Ionenätzen (RIE) erfolgt. Hierbei diente die Siliziumdioxidmaske 11 zur Definition der Struktur. Fig. 1c shows a sectional view as in Fig. 1b. In Fig. 1c of the state of the conceived in manufacturing semiconductor structure is shown which is present after the 11 with the silicon dioxidmaske lossy semiconductor body 10 of FIG. 1b embodied as a U-shaped recess trench is etched. 13 The etching was carried out dry using reactive ion etching (RIE). The silicon dioxide mask 11 was used to define the structure.

Fig. 1d zeigt die Anordnung nach Fig. 1c in der Draufsicht. Aus Fig. 1d erkennt man, daß die Ausnehmung 13, in der Richtung senk­ recht zur oberen Hauptoberfläche des Halbleiterkörpers 10 betrach­ tet, U-förmig ist. Aus Fig. 1c ist dagegen deutlich erkennbar, daß die Ausnehmung 13 einen Graben mit senkrecht zur Halbleiterober­ fläche verlaufenden seitlichen Begrenzungsflächen bildet. Das zwi­ schen den beiden Schenkeln des in der Draufsicht U-förmigen Grabens 13 stehengebliebene Halbleitermaterial bildet einen Steg 14. Fig. 1d shows the arrangement of Fig. 1c in plan view. From Fig. 1d it can be seen that the recess 13 , in the direction perpendicular to the upper main surface of the semiconductor body 10 , is U-shaped. From FIG. 1c, on the other hand, it can be clearly seen that the recess 13 forms a trench with lateral boundary surfaces running perpendicular to the semiconductor surface. The between the two legs of the semiconductor material which remains U-shaped in the top view 13 forms a web 14 .

Im folgenden wird die laterale Ausweitung der Ausnehmung 13 in der Nähe ihrer Bodenfläche bewerkstelligt. Hierfür müssen die seitlichen Begrenzungsflächen der Ausnehmung 13 oberhalb dieses Bereichs durch eine Passivierungsschicht geschützt werden. Bei elektrochemischem Unterätzen kann diese Passivierung unterbleiben.In the following, the lateral widening of the recess 13 is accomplished in the vicinity of its bottom surface. For this purpose, the lateral boundary surfaces of the recess 13 above this area must be protected by a passivation layer. This passivation can be avoided in the case of electrochemical underetching.

Fig. 1e zeigt eine Struktur mit zwei Ausnehmungen 13a und 13b. Wie in Fig. 1e dargestellt, wird zunächst eine aus einem Niedertempera­ tur-Oxid oder -Oxinitrid oder -Nitrid bestehende Passivierungs­ schicht (oder Doppelschicht) 15 auf sämtlichen Begrenzungsflächen der Ausnehmungen 13a und 13b, d. h. sowohl auf deren Bodenflächen als auch auf deren seitlichen Begrenzungsflächen, abgeschieden, wobei der Halbleiterkörper 10 hier aus einem Substrat 10a eines bestimmten Leitfähigkeitstyps und einer darauf aufgebrachten Epitaxieschicht 10b besteht. Fig. 1e shows a structure with two recesses 13 a and 13 b. As shown in Fig. 1e, a passivation layer consisting of a low-temperature oxide or oxynitride or nitride (or double layer) 15 is first on all boundary surfaces of the recesses 13 a and 13 b, ie both on their bottom surfaces and on their lateral boundary surfaces, deposited, the semiconductor body 10 here consisting of a substrate 10 a of a certain conductivity type and an epitaxial layer 10 b applied thereon.

Anschließend wird diese Passivierungsschicht 15 auf den Bodenflächen der Ausnehmungen 13a und 13b durch anisotropes reaktives Ionenätzen (RIE) wieder entfernt, so daß die Anordnung nach Fig. 1f entsteht.Then this passivation layer 15 on the bottom surfaces of the recesses 13 a and 13 b is removed again by anisotropic reactive ion etching (RIE), so that the arrangement according to FIG. 1f is created.

Anschließend werden die Ausnehmungen 13a und 13b in der Nähe ihrer Bodenfläche durch isotropes Ätzen lateral ausgeweitet. Das Unterät­ zen kann hierbei durch isotropes Plasmaätzen, naßchemisches Ätzen (isotrop oder anisotrop) oder durch elektrochemisches Ätzen erfol­ gen. Die auf diese Weise gebildete Struktur ist in Fig. 1g darge­ stellt. Aus Fig. 1g erkennt man, daß die Stege 14a und 14b aus den Fig. 1e und 1f infolge ihrer geringen Wandstärke durch das late­ rale Ätzen vollständig unterhöhlt worden sind und daß auf diese Wei­ se freistehende Zungen 16a und 16b gebildet worden sind. Derartige Zungen können beispielsweise als mechanisch auslenkbare Glieder von Beschleunigungssensoren dienen.The recesses 13 a and 13 b are then expanded laterally in the vicinity of their bottom surface by isotropic etching. The undercutting can be achieved by isotropic plasma etching, wet chemical etching (isotropic or anisotropic) or by electrochemical etching. The structure formed in this way is shown in FIG. 1g. From Fig. 1g it can be seen that the webs 14 a and 14 b from FIGS. 1e and 1f have been completely undermined by the late etching due to their small wall thickness and that freestanding tongues 16 a and 16 b have been formed in this way are. Such tongues can serve, for example, as mechanically deflectable members of acceleration sensors.

Des weiteren kann es zweckmäßig sein, daß, nachdem die Passivie­ rungsschicht 15 gemäß Fig. 1f auf der Bodenfläche der Ausnehmungen 13a und 13b mit Hilfe des anisotropen reaktiven Ionenätzens voll­ ständig entfernt worden ist, dieser Ätzprozeß weiter fortgesetzt wird, um eine Vertiefung der Ausnehmungen bis in einen Bereich unterhalb des unteren Randes des stehengebliebenen Teils der Passi­ vierungsschicht 15 zu erzielen. Auf diese Weise kann die laterale Ausweitung der Ausnehmungen 13a und 13b mit Hilfe des anschließenden Ätzens erleichtert werden.Furthermore, it may be appropriate that after the passivation layer 15 according to FIG. 1f on the bottom surface of the recesses 13 a and 13 b has been completely removed with the aid of anisotropic reactive ion etching, this etching process is continued to deepen the To achieve recesses in an area below the lower edge of the remaining part of the passivation layer 15 . In this way, the lateral widening of the recesses 13 a and 13 b can be facilitated with the help of the subsequent etching.

Nachdem an den Ausnehmungen 13a und 13b gemäß Fig. 1g durch latera­ les Ätzen in der Nähe ihrer Bodenfläche Erweiterungen 17 angebracht worden sind, können die stehengebliebenen Bereiche der Maskierungs­ schichten 11 und 15 entfernt werden. Bei Verwendung von Doppel­ schichten als Passivierung 15 kann die Passivierung 15 mittels se­ lektiver Ätzmittel auch nur teilweise entfernt werden, so daß die Halbleiteroberfläche geschützt bleibt.After extensions 17 have been attached to the recesses 13 a and 13 b according to FIG. 1 g by latera etching in the vicinity of their bottom surface, the regions of the masking layers 11 and 15 which have remained standing can be removed. When using double layers than passivation 15, the passivation 15 by se lective etchant also be only partially removed, so that the semiconductor surface is protected.

Eine weitere Möglichkeit der Prozeßführung wird in der Fig. 2a-2d erläutert. In Fig. 2a ist ein Halbleiterkörper 10 dargestellt mit einer unteren Schicht 20 und einer oberen Schicht 21, wobei die untere Schicht 20 entweder p-leitend oder n-leitend dotiert ist, und die obere Schicht 21 entsprechend entgegengesetzt dotiert ist, so, daß die beiden Schichten einen pn- bzw. einen np-Übergang bilden. Zwei Siliziumdioxidschichten 11 und 22 sind auf der oberen Schicht 21 aufgebracht und dienen zur Strukturierung des Halbleiterkörpers 10 mit den oben erläuterten Methoden. Eine durch RIE in den Halb­ leiterkörper 10 zu übertragende Struktur in den Siliziumdioxid­ schichten 11 und 22 ist mit 30 bezeichnet. Vollständig eingebettet zwischen den beiden Siliziumdioxidschichten 11 und 22 liegt ein Ätzstopanschluß 23 in leitendem Kontakt mit der oberen Schicht 21 des Halbleiterkörpers 10. Mittels eines RIE-Prozesses wird analog zum oben beschriebenen Prozeß eine U-förmige Ausnehmung 13 ent­ sprechend der Struktur 30 in Fig. 2a geätzt.Another way of carrying out the process is explained in FIGS. 2a-2d. In Fig. 2a, a semiconductor body 10 is shown with a lower layer 20 and an upper layer 21 , wherein the lower layer 20 is doped either p-type or n-type, and the upper layer 21 is doped accordingly opposite, so that the form a pn or an np transition between the two layers. Two silicon dioxide layers 11 and 22 are applied to the upper layer 21 and are used to structure the semiconductor body 10 using the methods explained above. A structure to be transmitted by RIE in the semiconductor body 10 in the silicon dioxide layers 11 and 22 is designated by 30 . An etch stop connection 23 is completely embedded between the two silicon dioxide layers 11 and 22 and is in conductive contact with the upper layer 21 of the semiconductor body 10 . By means of an RIE process, a U-shaped recess 13 is etched accordingly to the structure 30 in FIG. 2a, analogously to the process described above.

Fig. 2b zeigt diese U-förmige Ausnehmung 13 im Querschnitt, durch die sich ein Steg 14 ergibt. Die Ausnehmung 13 durchdringt die obere Schicht 21 vollständig und reicht bis in die untere Schicht 20 hinein. Fig. 2b shows this U-shaped recess 13 in cross section, through which a web 14 results. The recess 13 completely penetrates the upper layer 21 and extends into the lower layer 20 .

In einem weiteren Prozeßschritt wird der Ätzstopanschluß 23 durch das Ätzen einer Ausnehmung 31 freigelegt, wie in Fig. 2c dar­ gestellt, und somit eine Kontaktierung der oberen Schicht 21 ermög­ licht. Mit Hilfe dieser Kontaktierung wird die obere Schicht 21 beim anschließenden elektrochemischen Unterätzen gegen einen Ätzangriff passiviert. Durch die Erweiterung 17 entsteht eine freistehende Zunge 16 aus dem in Fig. 2b dargestellten Steg 14. Der pn- bzw. np-Übergang des Halbleiterkörpers 10 dient bei dieser Unterätzung als Ätzstopgrenze und ermöglicht die Herstellung von Zungen mit definierten Abmessungen insbesondere an der Unterseite der Zunge 16.In a further process step, the etching stop connection 23 is exposed by the etching of a recess 31 , as shown in FIG. 2c, and thus contacting the upper layer 21 enables light. With the help of this contacting, the upper layer 21 is passivated during the subsequent electrochemical under-etching against an etching attack. The extension 17 creates a free-standing tongue 16 from the web 14 shown in FIG. 2b. In this undercut, the pn or np transition of the semiconductor body 10 serves as an etch stop limit and enables the production of tongues with defined dimensions, in particular on the underside of the tongue 16 .

Fig. 2d zeigt den strukturierten Halbleiterkörper 10 nach der Entfernung der Siliziumdioxidschicht 11 und der Zwischenoxidschicht 22 über dem Sensorbereich. Fig. 2d shows the patterned semiconductor body 10 after removal of the silicon dioxide layer 11 and the intermediate oxide layer 22 over the sensor area.

Im Rahmen der Erfindung liegt es auch, den Halbleiterkörper in denjenigen Bereichen, in denen er von der einen Hauptoberfläche her strukturiert werden soll, von seiner anderen Hauptoberfläche her zuvor in seiner Dicke zu reduzieren. Zu diesem Zweck wird die betreffende Oberflächenseite des Halbleiterkörpers zunächst mit einer durchgehenden Passivierungsschicht versehen, dann diese Passivierungsschicht in denjenigen Bereichen abgeätzt, in denen der Halbleiterkörper in seiner Dicke reduziert werden soll. In diesen Bereichen wird anschließend der freigelegte Halbleiterkörper naß­ chemisch geätzt, bis die gewünschte Soll-Dicke erreicht ist. Im Anschluß daran wird der Halbleiterkörper von der anderen Ober­ flächenseite her in der bereits beschriebenen Weise strukturiert, wobei in diesem Falle der Verfahrensschritt der anschließenden lateralen Unterätzung entfällt, da die bei der Strukturierung gebildeten Ausnehmungen auf die auf der anderen Hauptoberfläche des Halbleiterkörpers zuvor geätzten Vertiefungen treffen, die in diesem Falle die durch Unterätzung gebildeten lateralen Erweiterungen ersetzen (Anspruch 7).It is also within the scope of the invention to insert the semiconductor body in those areas in which it is from one main surface  to be structured from its other main surface reduce its thickness beforehand. For this purpose the relevant surface side of the semiconductor body initially with a continuous passivation layer, then this Passivation layer etched off in those areas where the Semiconductor body to be reduced in thickness. In these The exposed semiconductor body then becomes wet in areas chemically etched until the desired target thickness is reached. in the Following this, the semiconductor body is from the other upper structured in the manner already described, in which case the subsequent step Lateral undercut does not apply because of the structuring formed recesses on the other main surface of the Semiconductor body previously etched depressions that meet in this Trap the lateral enlargements formed by undercutting replace (claim 7).

Im folgenden wird beispielhaft ein spezielles Verfahren für zwei­ schichtige Halbleiterkörper mit pn- bzw. np-Übergang anhand von Fig. 3a-3d vorgestellt.In the following, a special method for two-layer semiconductor bodies with a pn or np transition is presented as an example with reference to FIGS . 3a-3d.

In Fig. 3a ist ein Halbleiterkörper 10 dargestellt mit einer unteren Schicht 20 und einer oberen Schicht 21, die aufgrund ihrer unterschiedlichen Dotierungen einen pn- bzw. np-Übergang bilden. Auf der oberen Schicht 21 befinden sich zwei Siliziumdioxidschichten 11 und 22, in die eine Struktur 30 eingebracht ist, die durch reaktives Ionenätzen in den Halbleiterkörper 10 übertragen werden soll. Ein in die Siliziumdioxidschichten 11 und 22 eingebetteter Ätzstopanschluß 23, der in leitendem Kontakt mit der oberen Schicht 21 steht, ist durch die Ausnehmung 31 freigelegt. Auf der unteren Schicht 20 ist eine Siliziumnitritschicht 24 abgeschieden, die strukturiert wird und anschließend zur gezielten Passivierung beim anisotropen Ätzen der Rückseite des Halbleiterkörpers 10 dient. Als Passivierschicht kann auch ein anderes Material je nach verwendeter Ätze benutzt werden. Die Rückseitenätzung erfolgt elektrochemisch, wobei eine anisotrope Ätze wie zum Beispiel KOH verwendet wird, und der über den Ätzstopanschluß 23 in Sperrichtung gepolte pn- bzw. np-Übergang als Ätzstopgrenze dient. Die Vorderseite des Wafers ist hierbei durch eine geeignete Passivierung oder mit Hilfe einer Ätzdose zu schützen. Die Herstellung der Membran durch eine zeitkontrollierte Ätzung ist gleichfalls möglich. FIG. 3a shows a semiconductor body 10 with a lower layer 20 and an upper layer 21 , which form a pn or np junction due to their different doping. On the upper layer 21 there are two silicon dioxide layers 11 and 22 , into which a structure 30 is introduced, which is to be transferred into the semiconductor body 10 by reactive ion etching. An etch stop connection 23 embedded in the silicon dioxide layers 11 and 22 , which is in conductive contact with the upper layer 21 , is exposed through the recess 31 . A silicon nitride layer 24 is deposited on the lower layer 20 , which is structured and then used for the targeted passivation during anisotropic etching of the rear side of the semiconductor body 10 . A different material can also be used as the passivation layer, depending on the etching used. The backside etching is carried out electrochemically, an anisotropic etching such as KOH being used, and the pn or np junction, which is polarized in the reverse direction via the etching stop connection 23, serves as the etching stop limit. The front of the wafer is to be protected by a suitable passivation or with the help of an etching box. It is also possible to manufacture the membrane by time-controlled etching.

In der Rückseite des Halbleiterkörpers 10 in Fig. 3b hat sich bei der Rückseitenätzung eine Ätzvertiefung 25 gebildet, die die untere Schicht 20 vollständig durchdringt und durch die obere Schicht 21 begrenzt ist.In the rear side etching, an etching recess 25 has formed in the rear side of the semiconductor body 10 in FIG. 3 b, which completely penetrates the lower layer 20 and is delimited by the upper layer 21 .

In einem weiteren Prozeßschritt wird die Struktur 30 aus Fig. 3b durch reaktives Ionenätzen von der Oberseite des Halbleiterkörpers 10 ausgehend in die obere Schicht 21 übertragen. Die dabei entstehende U-förmige Ausnehmung 13 legt eine schwingungsfähige Zunge 16 frei, wie in Fig. 3c dargestellt, anschließend wurden die Siliziumdioxidschichten 11 und 22 im Sensorbereich entfernt.In a further process step, the structure 30 from FIG. 3 b is transferred into the upper layer 21 by reactive ion etching from the top of the semiconductor body 10 . The resulting U-shaped recess 13 exposes a vibrating tongue 16 , as shown in Fig. 3c, then the silicon dioxide layers 11 and 22 were removed in the sensor area.

Bei dem naßchemischen, anisotropen Rückseitenätzen entstehen je nach Kristallorientierung des Halbleiterkörpers unterschiedliche Winkel zwischen den Seitenwänden der Ätzvertiefung und den Hauptoberflächen des Halbleiterkörpers. Der in Fig. 3c dargestellte strukturierte Halbleiterkörper 10 weist eine (100)-Kristallorientierung auf und den dafür charakteristischen Winkel zwischen den Seitenwänden der Ätzvertiefung 25 und seinen Hauptoberflächen von 54,74°.In the case of the wet chemical, anisotropic backside etching, depending on the crystal orientation of the semiconductor body, different angles arise between the side walls of the etching recess and the main surfaces of the semiconductor body. The structured semiconductor body 10 shown in FIG. 3c has a (100) crystal orientation and the characteristic angle of 54.74 ° between the side walls of the etching recess 25 and its main surfaces.

Fig. 3d zeigt einen Halbleiterkörper 10 mit einer (110)-Kristall­ orientierung. In diesem Fall entstehen bei der Rückseitenätzung zu den Hauptoberflächen senkrecht stehende Seitenwände der Ätzver­ tiefung 25. Das Freilegen der Zunge 16 von der Oberseite des Halb­ leiterkörpers 10 kann hier aufgrund der (110)-Kristallorientierung auch mittels naßchemischen, anisotropen Ätzens der U-förmigen Ausnehmung 13 erfolgen anstelle des reaktiven Ionenätzens. Fig. 3d shows a semiconductor body 10 with an orientation (110) crystal. In this case, side walls of the etching recess 25, which are perpendicular to the main surfaces, are formed during the rear side etching. The exposure of the tongue 16 from the top of the semiconductor body 10 can also take place here by means of the (110) crystal orientation by means of wet chemical, anisotropic etching of the U-shaped recess 13 instead of reactive ion etching.

Eine Struktur nach Fig. 3c oder Fig. 3d weist ein besonders vorteilhaftes Dämpfungsverhalten auf, da die zwischen der Zunge 16 und dem Halbleiterkörper 10 befindliche Luft bei einer Auslenkung der Zunge 16 symmetrisch nach oben und nach unten entweichen kann.A structure as in Fig. 3c or Fig. 3d has a particularly advantageous damping performance, as between the tongue 16 and the semiconductor body 10 air located symmetrically 16 can escape upwards and downwards in a deflection of the tongue.

Die in Fig. 3d dargestellte Struktur kann darüber hinaus allein mit Hilfe von in der Mikromechanik üblichen Prozeßschritten hergestellt werden, was die Prozeßführung wesentlich vereinfacht.The structure shown in FIG. 3d can also be produced solely with the aid of process steps customary in micromechanics, which considerably simplifies the process control.

Claims (12)

1. Verfahren zur Strukturierung eines scheibenförmigen, vorzugsweise einkristallinen Halbleiterkörpers (10), insbesondere aus Silizium, dadurch gekennzeichnet, daß mit Hilfe der Fotomaskierungstechnik zu­ erst mindestens eine Ausnehmung (13, 13a, 13b) mit im wesentlichen senkrecht zu den beiden Hauptoberflächen des Halbleiterkörpers (10) verlaufenden seitlichen Begrenzungsflächen und einer im wesentlichen parallel zu den beiden Hauptoberflächen verlaufenden Bodenfläche von einer der beiden Hauptoberflächen aus durch anisotropes reaktives Ionenätzen in den Halbleiterkörper (10) eingeätzt wird und an­ schließend die Ausnehmung (13, 13a, 13b) in der Nähe ihrer Boden­ fläche durch isotropes Ätzen mit einer lateralen Erweiterung (17) versehen wird (Fig. 1g).1. A method for structuring a disk-shaped, preferably single-crystalline semiconductor body ( 10 ), in particular made of silicon, characterized in that with the aid of the photo masking technique, at least one recess ( 13 , 13 a, 13 b) with essentially perpendicular to the two main surfaces of the Lateral boundary surfaces of the semiconductor body ( 10 ) and a bottom surface running essentially parallel to the two main surfaces are etched into the semiconductor body ( 10 ) from one of the two main surfaces by anisotropic reactive ion etching and then the recess ( 13 , 13 a, 13 b) near its bottom surface is provided by isotropic etching with a lateral extension ( 17 ) ( Fig. 1g). 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das late­ rale Unterätzen durch plasmaätzen, naßchemisches Ätzen oder durch elektrochemisches Ätzen erfolgt.2. The method according to claim 1, characterized in that the late ral undercutting by plasma etching, wet chemical etching or by electrochemical etching takes place. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß, um die seitlichen Begrenzungsflächen der mindestens einen Ausnehmung (13, 13a, 13b) in demjenigen Bereich oberhalb ihrer Bodenfläche, der nicht lateral ausgeweitet werden soll, vor dem Angriff des isotro­ pen Ätzmittels zu schützen, dieser Bereich der seitlichen Begren­ zungsflächen mit einer gegen das Ätzmittel resistenten Passivie­ rungsschicht (15) belegt wird. 3. The method according to claim 1 or 2, characterized in that in order to the lateral boundary surfaces of the at least one recess ( 13 , 13 a, 13 b) in the area above its bottom surface, which is not to be expanded laterally, before the attack of the isotro To protect the etchant, this area of the lateral boundary surfaces is covered with a passivation layer ( 15 ) which is resistant to the etchant. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Pas­ sivierungsschicht (15) nach dem anisotropen Ausätzen der mindestens einen Ausnehmung (13, 13a, 13b) sowohl auf deren Bodenfläche wie auch auf deren seitliche Begrenzungsflächen aufgebracht wird und an­ schließend auf der Bodenfläche durch anisotropes reaktives Ionenät­ zen wieder entfernt wird.4. The method according to claim 3, characterized in that the Pas sivierungsschicht ( 15 ) after the anisotropic etching of the at least one recess ( 13 , 13 a, 13 b) is applied to both its bottom surface and on its lateral boundary surfaces and then on the bottom surface is removed by anisotropic reactive ion etching. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß, nachdem die Passivierungsschicht (15) auf der Bodenfläche der Ausnehmung (13, 13a, 13b) mit Hilfe des anisotropen reaktiven Ionenätzens voll­ ständig entfernt worden ist, dieser Ätzprozeß weiter fortgesetzt wird, um eine Vertiefung der Ausnehmung (13, 13a, 13b) bis in einen Bereich unterhalb des unteren Randes des stehengebliebenen Teils der Passivierungsschicht (15) und damit eine erleichterte laterale Aus­ weitung der Ausnehmung (13, 13a, 13b) durch das anschließende Unter­ ätzen zu erzielen.5. The method according to claim 4, characterized in that after the passivation layer ( 15 ) on the bottom surface of the recess ( 13 , 13 a, 13 b) has been completely removed using the anisotropic reactive ion etching, this etching process is continued, by a deepening of the recess ( 13 , 13 a, 13 b) to an area below the lower edge of the remaining part of the passivation layer ( 15 ) and thus a facilitated lateral expansion of the recess ( 13 , 13 a, 13 b) by the to achieve subsequent undercuts. 6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekenn­ zeichnet, daß der Halbleiterkörper (10) eine untere Schicht (20) und eine obere Schicht (21) aufweist, die aufgrund ihrer negativen bzw. positiven Dotierung entweder einen pn- oder einen np-Übergang bildet, daß die Ausnehmungen (13) die obere Schicht (21) vollständig durchdringen und bis in die untere Schicht (20) hineinragen und daß der pn- bzw. np-Übergang zwischen der oberen Schicht (21) und der unteren Schicht (20) des Halbleiterkörpers (10) als Ätzstopgrenze für das isotrope Ätzen der lateralen Erweiterung (17) dient.6. The method according to any one of claims 1 to 5, characterized in that the semiconductor body ( 10 ) has a lower layer ( 20 ) and an upper layer ( 21 ) which due to their negative or positive doping either a pn or a NP transition forms that the recesses ( 13 ) completely penetrate the upper layer ( 21 ) and protrude into the lower layer ( 20 ) and that the PN or NP transition between the upper layer ( 21 ) and the lower layer ( 20 ) of the semiconductor body ( 10 ) serves as an etching stop limit for the isotropic etching of the lateral extension ( 17 ). 7. Verfahren zur Strukturierung eines scheibenförmigen, vorzugsweise einkristallinen Halbleiterkörpers, insbesondere aus Silizium, da­ durch gekennzeichnet, daß mit Hilfe der Fotomaskierungstechnik an einer Hauptoberfläche des Halbleiterkörpers eine Vertiefung einge­ ätzt wird und im Bereich dieser Vertiefung von der anderen Haupt­ oberfläche des Halbleiterkörpers aus mindestens eine Ausnehmung mit im wesentlichen senkrecht zu den beiden Hauptoberflächen des Halb­ leiterkörpers verlaufenden seitlichen Begrenzungsflächen durch anisotropes reaktives Ionenätzen in den Halbleiterkörper so weit eingeätzt wird, bis sie auf die vorher von der anderen Hauptober­ fläche des Halbleiterkörpers aus geätzte Vertiefung trifft und sich mit dieser vereinigt.7. Process for structuring a disk-shaped, preferably monocrystalline semiconductor body, in particular made of silicon, because characterized in that with the help of photo masking technology a recess in a main surface of the semiconductor body is etched and in the area of this depression by the other main  surface of the semiconductor body with at least one recess essentially perpendicular to the two main surfaces of the half through the lateral boundary surfaces anisotropic reactive ion etching in the semiconductor body so far is etched until it is on top of the other main top surface of the semiconductor body from the etched recess meets and united with this. 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der Halb­ leiterkörper (10) eine untere Schicht (20) und eine obere Schicht (21) aufweist, die aufgrund ihrer n-leitenden bzw. p-leitenden Dotierung entweder einen pn- oder einen np-Übergang bilden und daß dieser Übergang als Ätzstopgrenze für das anisotrope, elektrochemische Ätzen der unteren Schicht (20) dient.8. The method according to claim 7, characterized in that the semiconductor body ( 10 ) has a lower layer ( 20 ) and an upper layer ( 21 ) which due to their n-type or p-type doping either a pn or a Form np transition and that this transition serves as an etch stop limit for the anisotropic, electrochemical etching of the lower layer ( 20 ). 9. Verfahren nach Anspruch 7 und Anspruch 8, dadurch gekennzeichnet, daß das Ätzfenster durch die Kristallorientierung des Halbleiter­ körpers bestimmt ist.9. The method according to claim 7 and claim 8, characterized in that the etch window due to the crystal orientation of the semiconductor body is determined. 10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Ätzung der Ausnehmung (13) in der oberen Schicht (21) durch anisotropes Ätzen von der Oberseite des Halbleiterkörpers (10) her erfolgt, wenn die Seitenwände einer durch anisotropes, elektro­ chemisches Ätzen entstandenen Ätzvertiefung (25) senkrecht zu den Hauptoberflächen des Halbleiterkörpers (10) stehen.10. The method according to claim 9, characterized in that the etching of the recess ( 13 ) in the upper layer ( 21 ) by anisotropic etching from the top of the semiconductor body ( 10 ) takes place when the side walls of an anisotropic, electro-chemical etching Etching recess ( 25 ) perpendicular to the main surfaces of the semiconductor body ( 10 ). 11. Verfahren nach mindestens einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß mehrere Ausnehmungen (13a, 13b) gleichzeitig gebildet und in verschiedenen Orientierungen in der Scheibenebene des Halbleiterkörpers (10) angeordnet werden. 11. The method according to at least one of claims 1 to 9, characterized in that a plurality of recesses ( 13 a, 13 b) are formed simultaneously and are arranged in different orientations in the wafer plane of the semiconductor body ( 10 ). 12. In einem scheibenförmigen, vorzugsweise einkristallinen, insbesondere aus Silizium bestehenden Halbleiterkörper (10) enthaltene Struktur, dadurch gekennzeichnet, daß mindestens eine Ausnehmung (13, 13a, 13b) mit im wesentlichen senkrecht zu den beiden Hauptoberflächen des Halbleiterkörpers (10) verlaufenden seitlichen Begrenzungsflächen und einer im wesentlichen parallel zu den beiden Hauptoberflächen verlaufenden Bodenfläche von einer der beiden Hauptoberflächen aus in den Halbleiterkörper (10) eingebracht ist, und daß die Ausnehmung (13, 13a, 13b) in der Nähe ihrer Boden­ fläche eine laterale Erweiterung (17) aufweist. (Fig. 1g).12. Structure contained in a disc-shaped, preferably single-crystalline, in particular silicon semiconductor body ( 10 ), characterized in that at least one recess ( 13 , 13 a, 13 b) with a substantially perpendicular to the two main surfaces of the semiconductor body ( 10 ) lateral boundary surfaces and a substantially parallel to the two main surfaces bottom surface from one of the two main surfaces from the semiconductor body ( 10 ) is introduced, and that the recess ( 13 , 13 a, 13 b) in the vicinity of its bottom surface a lateral extension ( 17 ). ( Fig. 1g).
DE19904000496 1989-08-17 1990-01-10 METHOD FOR STRUCTURING A SEMICONDUCTOR BODY Ceased DE4000496A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19904000496 DE4000496A1 (en) 1989-08-17 1990-01-10 METHOD FOR STRUCTURING A SEMICONDUCTOR BODY
PCT/DE1990/000596 WO1991003074A1 (en) 1989-08-17 1990-08-03 Process for structuring a semiconductor body

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE8909850 1989-08-17
DE19904000496 DE4000496A1 (en) 1989-08-17 1990-01-10 METHOD FOR STRUCTURING A SEMICONDUCTOR BODY

Publications (1)

Publication Number Publication Date
DE4000496A1 true DE4000496A1 (en) 1991-02-21

Family

ID=25888909

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19904000496 Ceased DE4000496A1 (en) 1989-08-17 1990-01-10 METHOD FOR STRUCTURING A SEMICONDUCTOR BODY

Country Status (2)

Country Link
DE (1) DE4000496A1 (en)
WO (1) WO1991003074A1 (en)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4332057A1 (en) * 1993-09-21 1995-03-30 Siemens Ag Integrated micromechanical sensor device and method for its production
US5403752A (en) * 1993-05-19 1995-04-04 Siemens Aktiengesellschaft Method for manufacturing a pyrodetector apparatus
EP0683921A1 (en) * 1993-02-04 1995-11-29 Cornell Research Foundation, Inc. Microstructures and single mask, single-crystal process for fabrication thereof
DE4421337A1 (en) * 1994-06-17 1995-12-21 Telefunken Microelectron Multi-stage etching procedure for micromechanical semiconductor element
DE19603829A1 (en) * 1996-02-02 1997-08-07 Daimler Benz Ag Silicon@ based micromechanical structure manufacturing method
US5698112A (en) * 1994-11-24 1997-12-16 Siemens Aktiengesellschaft Corrosion protection for micromechanical metal layers
US5726073A (en) * 1993-06-01 1998-03-10 Cornell Research Foundation, Inc. Compound stage MEM actuator suspended for multidimensional motion
US5770465A (en) * 1995-06-23 1998-06-23 Cornell Research Foundation, Inc. Trench-filling etch-masking microfabrication technique
US5786621A (en) * 1995-06-23 1998-07-28 Cornell Research Foundation, Inc. Microelectromechanical integrated microloading device
US5844251A (en) * 1994-01-05 1998-12-01 Cornell Research Foundation, Inc. High aspect ratio probes with self-aligned control electrodes
US5862003A (en) * 1995-06-23 1999-01-19 Saif; Muhammad T. A. Micromotion amplifier
US6149190A (en) * 1993-05-26 2000-11-21 Kionix, Inc. Micromechanical accelerometer for automotive applications
WO2004016547A1 (en) * 2002-08-02 2004-02-26 Robert Bosch Gmbh Method for the production of a micromechanical device, particularly a micromechanical oscillating mirror device
WO2007000363A1 (en) * 2005-06-27 2007-01-04 Robert Bosch Gmbh Method for producing a micromechanical component and the thus obtained micromechanical component
DE102006035645B4 (en) * 2006-07-31 2012-03-08 Advanced Micro Devices, Inc. Method for forming an electrically conductive line in an integrated circuit
DE102012206531A1 (en) * 2012-04-17 2013-10-17 Infineon Technologies Ag Method for producing a cavity within a semiconductor substrate
US9136136B2 (en) 2013-09-19 2015-09-15 Infineon Technologies Dresden Gmbh Method and structure for creating cavities with extreme aspect ratios
US9145292B2 (en) 2011-02-22 2015-09-29 Infineon Technologies Ag Cavity structures for MEMS devices

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4012071A1 (en) * 1990-04-14 1991-10-17 Bosch Gmbh Robert METHOD FOR PRODUCING MICROMECHANICAL STRUCTURES
GB9204078D0 (en) * 1992-02-26 1992-04-08 Philips Electronics Uk Ltd Infrared detector manufacture
JP3333560B2 (en) * 1992-10-23 2002-10-15 リコーエレメックス株式会社 Silicon substrate etching method
DE4331798B4 (en) * 1993-09-18 2004-08-26 Robert Bosch Gmbh Process for the production of micromechanical components
DE4420962C2 (en) * 1994-06-16 1998-09-17 Bosch Gmbh Robert Process for processing silicon
DE10029012C2 (en) * 2000-06-13 2002-06-06 Amtec Gmbh Microstructure and process for its manufacture
DE10029501C1 (en) * 2000-06-21 2001-10-04 Fraunhofer Ges Forschung Vertical field effect transistor made from a semiconductor wafer comprises a residual transistor consisting of a source region, a channel region, a drain region, and a moving gate structure made from the semiconductor material

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2156149A (en) * 1984-03-14 1985-10-02 Philips Electronic Associated Dielectrically-isolated integrated circuit manufacture
US4597003A (en) * 1983-12-01 1986-06-24 Harry E. Aine Chemical etching of a semiconductive wafer by undercutting an etch stopped layer
US4670092A (en) * 1986-04-18 1987-06-02 Rockwell International Corporation Method of fabricating a cantilever beam for a monolithic accelerometer
DE3809218A1 (en) * 1987-03-20 1988-09-29 Mitsubishi Electric Corp Semiconductor device having a trench, and method for fabricating such a semiconductor device
US4845048A (en) * 1986-06-12 1989-07-04 Matsushita Electric Industrial Co., Ltd. Method of fabricating semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4264382A (en) * 1978-05-25 1981-04-28 International Business Machines Corporation Method for making a lateral PNP or NPN with a high gain utilizing reactive ion etching of buried high conductivity regions
US4397075A (en) * 1980-07-03 1983-08-09 International Business Machines Corporation FET Memory cell structure and process
EP0059264A1 (en) * 1981-03-02 1982-09-08 Rockwell International Corporation NPN Type lateral transistor with minimal substrate operation interference and method for producing same
US4502913A (en) * 1982-06-30 1985-03-05 International Business Machines Corporation Total dielectric isolation for integrated circuits

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4597003A (en) * 1983-12-01 1986-06-24 Harry E. Aine Chemical etching of a semiconductive wafer by undercutting an etch stopped layer
GB2156149A (en) * 1984-03-14 1985-10-02 Philips Electronic Associated Dielectrically-isolated integrated circuit manufacture
US4670092A (en) * 1986-04-18 1987-06-02 Rockwell International Corporation Method of fabricating a cantilever beam for a monolithic accelerometer
US4845048A (en) * 1986-06-12 1989-07-04 Matsushita Electric Industrial Co., Ltd. Method of fabricating semiconductor device
DE3809218A1 (en) * 1987-03-20 1988-09-29 Mitsubishi Electric Corp Semiconductor device having a trench, and method for fabricating such a semiconductor device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Blum, J.M. et.al.: Method for ... Circuits. In: IBM TDB, Bd. 21, Nr. 9, Feb. 1979, S. 3814-3817 *
Sorro, P.M. und van Herwaarden, A.W.: Silicon Cautilever... Applications. In: J. Electrochem. Soc.: Solid-State Science and Technology, Bd. 133,Nr. 8, Aug. 1986, S. 1724-1729 *

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847454A (en) * 1993-02-04 1998-12-08 Cornell Research Foundcatton, Inc. Electrically isolated released microstructures
EP0683921A1 (en) * 1993-02-04 1995-11-29 Cornell Research Foundation, Inc. Microstructures and single mask, single-crystal process for fabrication thereof
EP0683921A4 (en) * 1993-02-04 1997-01-02 Cornell Res Foundation Inc Microstructures and single mask, single-crystal process for fabrication thereof.
US6051866A (en) * 1993-02-04 2000-04-18 Cornell Research Foundation, Inc. Microstructures and single mask, single-crystal process for fabrication thereof
US5719073A (en) * 1993-02-04 1998-02-17 Cornell Research Foundation, Inc. Microstructures and single mask, single-crystal process for fabrication thereof
US5846849A (en) * 1993-02-04 1998-12-08 Cornell Research Foundation, Inc. Microstructure and single mask, single-crystal process for fabrication thereof
US5403752A (en) * 1993-05-19 1995-04-04 Siemens Aktiengesellschaft Method for manufacturing a pyrodetector apparatus
US6149190A (en) * 1993-05-26 2000-11-21 Kionix, Inc. Micromechanical accelerometer for automotive applications
US5726073A (en) * 1993-06-01 1998-03-10 Cornell Research Foundation, Inc. Compound stage MEM actuator suspended for multidimensional motion
US6133059A (en) * 1993-09-21 2000-10-17 Infineon Technologies Ag Integrated micromechanical sensor device and process for producing it
US5744719A (en) * 1993-09-21 1998-04-28 Siemens Aktiengesellschaft Integrated micromechanical sensor device
DE4332057A1 (en) * 1993-09-21 1995-03-30 Siemens Ag Integrated micromechanical sensor device and method for its production
US6027951A (en) * 1994-01-05 2000-02-22 Macdonald; Noel C. Method of making high aspect ratio probes with self-aligned control electrodes
US5844251A (en) * 1994-01-05 1998-12-01 Cornell Research Foundation, Inc. High aspect ratio probes with self-aligned control electrodes
DE4421337A1 (en) * 1994-06-17 1995-12-21 Telefunken Microelectron Multi-stage etching procedure for micromechanical semiconductor element
US5698112A (en) * 1994-11-24 1997-12-16 Siemens Aktiengesellschaft Corrosion protection for micromechanical metal layers
US5786621A (en) * 1995-06-23 1998-07-28 Cornell Research Foundation, Inc. Microelectromechanical integrated microloading device
US5862003A (en) * 1995-06-23 1999-01-19 Saif; Muhammad T. A. Micromotion amplifier
US5770465A (en) * 1995-06-23 1998-06-23 Cornell Research Foundation, Inc. Trench-filling etch-masking microfabrication technique
DE19603829A1 (en) * 1996-02-02 1997-08-07 Daimler Benz Ag Silicon@ based micromechanical structure manufacturing method
US7261825B2 (en) 2002-08-02 2007-08-28 Robert Bosch Gmbh Method for the production of a micromechanical device, particularly a micromechanical oscillating mirror device
WO2004016547A1 (en) * 2002-08-02 2004-02-26 Robert Bosch Gmbh Method for the production of a micromechanical device, particularly a micromechanical oscillating mirror device
WO2007000363A1 (en) * 2005-06-27 2007-01-04 Robert Bosch Gmbh Method for producing a micromechanical component and the thus obtained micromechanical component
US8481427B2 (en) 2005-06-27 2013-07-09 Robert Bosch Gmbh Method for manufacturing a micromechanical component, and micromechanical component
DE102006035645B4 (en) * 2006-07-31 2012-03-08 Advanced Micro Devices, Inc. Method for forming an electrically conductive line in an integrated circuit
US9145292B2 (en) 2011-02-22 2015-09-29 Infineon Technologies Ag Cavity structures for MEMS devices
US9598277B2 (en) 2011-02-22 2017-03-21 Infineon Technologies Ag Cavity structures for MEMS devices
DE102012206531A1 (en) * 2012-04-17 2013-10-17 Infineon Technologies Ag Method for producing a cavity within a semiconductor substrate
DE102012206531B4 (en) * 2012-04-17 2015-09-10 Infineon Technologies Ag Method for producing a cavity within a semiconductor substrate
US9139427B2 (en) 2012-04-17 2015-09-22 Infineon Technologies Ag Methods for producing a cavity within a semiconductor substrate
US9136136B2 (en) 2013-09-19 2015-09-15 Infineon Technologies Dresden Gmbh Method and structure for creating cavities with extreme aspect ratios
US9663355B2 (en) 2013-09-19 2017-05-30 Infineon Technologies Dresden Gmbh Method and structure for creating cavities with extreme aspect ratios

Also Published As

Publication number Publication date
WO1991003074A1 (en) 1991-03-07

Similar Documents

Publication Publication Date Title
DE4000496A1 (en) METHOD FOR STRUCTURING A SEMICONDUCTOR BODY
DE19526011C1 (en) Prodn. of sub-lithographic etching mask
DE4402085C2 (en) Process for the micro-technical production of a capacitive differential pressure sensor and micro-technical differential pressure sensor
DE4341271A1 (en) Crystalline material acceleration sensor
DE10219398B4 (en) Manufacturing method for a trench arrangement with trenches of different depths in a semiconductor substrate
DE4016472C2 (en)
EP2300356A2 (en) Method for producing a micromechanical membrane structure with access from the rear of the substrate
DE10024266B4 (en) Method for producing a micromechanical component
DE19859627A1 (en) Semiconducting device, especially sensor forming part of integrated circuit
DE4413152B4 (en) Method for generating structure in a semiconductor component
EP1359593B1 (en) SPM sensor and method for its manufacture
EP1997137A1 (en) Method for producing an integrated circuit
DE10348007B4 (en) Method for structuring and field effect transistors
DE102005008191B4 (en) Method of making VDMOS transistors
DE3927163A1 (en) Structuring disc-shaped monocrystalline semiconductor - using photomask for ion-etching of recess(es), orthogonal to semiconductor main surfaces
DE102006043113B3 (en) A method of processing a structure of a semiconductor device and structure in a semiconductor device
WO2002080240A2 (en) Method for producing a semi-conductor arrangement and the use of an ion beam arrangement for carrying out said method
EP1347264B1 (en) Method of fabricating a probe for SPM
WO1992000602A1 (en) Process for structuring a single-crystal silicon substrate
WO2006122829A1 (en) Method for producing a micromechanical structural element and semiconductor arrangement
DE102019208023A1 (en) METHOD OF MANUFACTURING A MICROMECHANICAL DEVICE AND MICROMECHANICAL VALVE
DE602004005862T2 (en) METHOD FOR DISCONNECTING A USEFUL LAYER AND COMPONENT OBTAINED BY THE METHOD
DE10244785A1 (en) Method and micromechanical component
DE4336774A1 (en) Method for producing structures
DE102007046498B4 (en) Method for producing a microelectromechanical component

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection