DE4193230C1

DE4193230C1 - Sendeschaltung in einem Funktelefon mit einem Pegelsender

Info

Publication number: DE4193230C1
Application number: DE4193230A
Authority: DE
Inventors: Thomas J Walczak; Stephen V Cahill
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1990-12-20
Filing date: 1991-12-18
Publication date: 1997-10-30
Anticipated expiration: 2011-12-19
Also published as: JP2868899B2; HK67097A; MX9102726A; BR9106405A; CA2072582A1; KR920704459A; CA2072582C; JPH05508525A; GB2257331B; KR960007138B1; GB2257331A; WO1992011705A1; GB9217653D0; MX173851B; US5193223A

Description

Die Erfindung bezieht sich auf eine Sendeschaltung in einem Funktelefon, die in vorteilhafter Weise für digitale zellulare Telefone benutzt werden kann.

Derzeitige analoge zellulare Telefone übertragen einen Telefonanruf kontinuierlich. HF-Sender derartiger analoger zellularer Telefone sind mit Sprachsignalen frequenzmoduliert und arbeiten kontinuierlich auf acht unterschiedlichen Leistungspegeln, abhängig von der Qualität des von der Basisstation des zellularen Systems von ihnen erhaltenen HF-Signals. Die Ausgangsleistung derartiger HF-Sender wird durch einen herkömmlichen automatischen Ausgangsleistungs-Steuerschaltkreis beibehalten, wie er beispielsweise in dem US-Patent 4 523 155 beschrieben ist.

Ein derartiger herkömmlicher Ausgangsleistungs-Steuerschaltkreis ist jedoch für zellulare TDMA-Systeme, bei denen es erforderlich ist, jede 20 ms den HF-Sender für 6,67 ms an und für 13,33 ms schnell auszupulsen, nicht geeignet. Weiterhin ist es notwendig, daß der HF-Senderausgang der Hüllkurve der Modulation folgt, welche Frequenzkomponenten oberhalb 12,15 kHZ aufweist. Diese Probleme können teilweise dadurch gelöst werden, daß der Ausgangsleistungs-Steuerschaltkreis variable Schwächungsglieder benutzt, welche den HF-Eingang für den Sender-Leistungsverstärker abschwächen. Ein Beispiel eines derartigen Ausgangsleistungs-Steuerschaltkreis, der ein variables Schwächungsglied benutzt, ist in US-PS 4 803 440 gezeigt und beschrieben. Wird jedoch ein derartiger Ausgangsleistungs-Steuerschaltkreis mit variablem Schwächungsglied bei zellularen Übergangsfrequenzen im Bereich zwischen 824 MHz bis 849 MHz betrieben, treten deutliche Betriebsschwächen aufgrund von Rückkopplung, geringer Temperaturstabilität, Herstellungstoleranzen und ungenügender Linearität des variablen Schwächungsgliedes auf. Daher besteht ein Bedürfnis nach einem verbesserten Leistungssteuerschaltkreis, um präzise und zuverlässig das HF-Ausgangssignal von einem TDMA-HF-Signal-Sender auf einem der vielen Leistungspegel, wie sie von den Pegelsteuersignalen ausgewählt sind, beizubehalten.

Aus der USA 757 502 ist ein AGC-Schaltkreis und ein AGC-Verfahren bekannt, bei dem eine automatische Verstärkungsregelung während des Datenpaketanfangs durchgeführt wird. Die Amplitude der AGC-Spannung wird gespeichert und danach die automatische Verstärkungsregelung unterbrochen, wobei die gespeicherte AGC-Spannung für die Verstärkung des restlichen Datenpakets verwendet wird.

US-4 602 218 zeigt einen Regelschaltkreis, mit dem die Stärke des Funkfrequenzsignals in Antwort auf Steuersignale auf einem ausgewählten Niveau festgehalten wird. Ein Abtastwert des Funkfrequenzsignals wird nicht-linear verstärkt und in einen Signalerzeuger eingegeben, um in Abhängigkeit vom verstärkten HF-Signal ein Leistungsstärkensignal zu erzeugen. Das Leistungsstärkensignal wird mit einem Einstellfaktor eingestellt, der von den Steuersignalen ausgewählt wird. Ein einstellbarer Verstärker wird in Abhängigkeit vom Leistungsstärkensignal eingestellt, um eine dem Leistungsstärkensignal entsprechende HF-Ausgangssignalstärke zu erreichen.

Aufgabe der Erfindung ist es, eine kostengünstige, insbesondere für digitale Zellulartelefone geeignete Sendeschaltung zu schaffen.

Diese Aufgabe wird durch die im Patentanspruch 1 angegebenen Merkmale gelöst.

Die Unteransprüche beinhalten vorteilhafte Ausgestaltungen der Sendeschaltung.

Dadurch, daß das Sendesignal, das in dem einstellbaren Verstärker verstärkt wird, ein niederfrequentes ZF-Signal ist, kann für den einstellbaren Verstärker ein kostengünstiger regelbarer Verstärker für niedrige Frequenzen verwendet werden. Dadurch, daß eine Steuereinrichtung vorgesehen ist, die den Wert eines Detektorausgangssignals während der Sendeintervalle abtastet, kann das Detektorausgangssignal digital weiterverarbeitet werden.

Im folgenden werden bevorzugte Ausführungsformen der Erfindung anhand der Zeichnung beschrieben. Im einzelnen zeigen:

Fig. 1 ein Blockschaltbild einer Sendeschaltung für einen HF-Sender eines zellularen TDMA-Telefons 600 der Fig. 6, die gemäß der Erfindung ausgelegt ist;

Fig. 2 ein Zeitdiagramm von in der Sendeschaltung der Fig. 1 auftretenden Signalen;

Fig. 3 ein Flußdiagramm für ein von einer Steuereinrichtung 120 der Fig. 1 benutztes Verfahren;

Fig. 4 eine alternative Ausführungsform der Sendeschaltung für einen HF-Sender gemäß der Erfindung;

Fig. 5 eine weitere alternative Ausführungsform der Sendeschaltung für einen HF-Sender gemäß der Erfindung;

Fig. 6 ein Blockschaltbild eines zellularen TDMA-Telefons, bei dem die Sendeschaltung benutzt wird, wie sie bevorzugt in Fig. 1 und alternativ dazu in den Fig. 4 und 5 gezeigt ist, und

Fig. 7 ein Schaltbild der Detektoreinrichtung 116 mit langer Zeitkonstante der Fig. 1

Fig. 6 zeigt ein Blockschaltbild eines zellularen TDMA-Telefons 600, das in vorteilhafter Weise die Sendeschaltung benutzen kann. Das zellulare TDMA-Telefon 600 umfaßt in seinem Sendesignalpfad ein Mikrophon 608, einen Vocoder 612, einen Datenformatierungsschaltkreis 601, einen Quadraturmodulator 602, einen 90 MHz Lokaloszillator 606, die Sendeschaltung 604, einen Übertragungsfilter 618 und eine Antenne 620. In seinem Empfangssignalpfad umfaßt das zellulare TDMA-Telefon 600 die Antenne 620, einen Empfangsfilter 622, einen Quadraturdemodulator 624 und einen Datenrückformatierungsschaltkreis 625. Die Kanalfrequenz des zellularen TDMA-Telefons 600 wird von dem Mikrocomputer 614 in den Synthesizer 616 geladen und der Sendeschaltung 604 und dem Demodulator 624 zugeführt. In einer bevorzugten Ausführungsform weisen die Duplex-Funkkanäle Übertragungsfrequenzen im Bereich zwischen 824 MHz und 849 MHz auf und weisen weiterhin Empfangsfrequenzen im Bereich zwischen 869 MHz bis 894 MHz auf. Das zellulare TDMA-Telefon 600 wird durch den Mikrocomputer 614 gesteuert, welcher einen Speicher mit einem darin gespeicherten Steuer- und Signalisierungs-Computerprogramm aufweist. Obwohl das zellulare Telefon 600 TDMA HF-Kanäle verwendet, kann die Sendeschaltung auch bei herkömmlichen HF FDMA (frequency division multiple access) zellularen Telefonen, in CDMA (code division multiple access) zellularen Telefonen und in anderen analogen und digitalen zellularen Telefonen, die unterschiedliche Übertragungsschematas verwenden, angewendet werden.

Der Quadraturmodulator 602 moduliert TDMA-HF-Signale mit Sprach-, Daten- und Signalisierungsinformation entsprechend der π/4-Shift DQPSK (differential quadrature phase shift keying).

Der Signalvektor, der die π/4-Shift-DQPSK-Modulation repräsentiert, besteht aus einer Kosinus- und einer Sinuskomponente. Das Signal, das die Größe der Kosinuskomponente angibt, ist auch als In-Phasen- oder I-Signal bekannt und das Signal, das die Größe der Sinuskomponente angibt, ist auch als Quadratur- oder Q-Signal bekannt. Die I- und Q-Kosinus- und Sinus-Signale sind orthogonale Quadraturkomponenten bei einer Frequenz von 90 MHz eines lokalen Oszillators 606. Das modulierte ZF-Signal 102 wird durch Addieren der I- und Q-Signale erzeugt.

Symbole, die die Vektorkomponenten der I- und Q-Signale repräsentieren, werden in dem Datenformatierschaltkreis 601 erzeugt, in dem die Vektorkomponenten so verschoben werden, daß Phasenverschiebungen des ZF-Signals 102 von ±π/4 oder ±3π/4 Radien erzeugt werden. Jede Phasenverschiebung codiert eines von vier möglichen Symbolen.

Die seriellen digitalen Daten von dem Vocoder 612, die möglicherweise von dem Modulator 602 moduliert werden, werden zuerst im Datenformatierschaltkreis 601 in Bitpaare konvertiert. Jedes Bitpaar spezifiziert ein Symbol, das die gewünschte Vektorverschiebung relativ zu einem früher übertragenen Symbol ist. Die Verteilung der Bitpaare bezüglich des Symbolvektors geschieht gemäß folgenden Gleichungen.

I(k) = I(k-1)cos(ΔΦ(X(k),Y(k)))-Q(k-1)sin(ΔΦ(X(k),Y(k))) Q(k) = I(k-1)sin(ΔΦ(X(k),Y(k)))+Q(k-1)cos(ΔΦ(X(k),Y(k)))

wobei k ein Index der Bitpaare ist; k=1 wird für ein- und zweipaarige Bits verwendet, K=2 für drei- und vierpaarige Bits, etc. I(k-1) und Q(k-1) stellen Amplituden der Kosinus- und Sinuskomponenten des Symbolvektors dar. X(k) repräsentiert das erste Bit des Bitpaares (k) und Y(k) repräsentiert das zweite Bit des Bitpaares (k). Der Phasenwechsel ΔΦ bestimmt sich gemäß folgender Tabelle:

Somit wird eines von vier möglichen Symbolen für jede zwei Bits des seriellen Datenstroms übertragen.

Der Grund für die Modulationsnomenklatur π/4-Shift-DQPSK ist damit verständlich und es ist auch verständlich, wie diese Modulation arbeitet: die Phasenverschiebung geschieht in π/4-Inkrementen innerhalb des Vektorraums, die Symbole werden differentiell codiert, bezogen auf den vorhergehenden Symbolvektor und die innerhalb des ZF-Signals 102 die Information tragende Größe ist die Phasenverschiebung mit einem von vier möglichen Verschiebungen zwischen jeweils Symbolen. Der Betrieb des Modulators 602 wird durch folgende Gleichung repräsentiert:

V_out(t)=(I(t))cos(2πft)+(Q(t))sin(2πft)

wobei V_out(t) das modulierte ZF-Signal 102 und I(t) und Q(t) die oben definierten Zeitfunktionen i(k) und Q(k) sind und f die Übertragungszwischenfrequenz von 90 MHz ist.

In einer bevorzugten Ausführungsform des zellularen TDMA-Telefons 600 der Fig. 6 ist der Quadraturdemodulator 624 so implementiert, wie es in der US 5 150 384 beschrieben ist. Der Quadraturdemodulator 624 demoduliert TDMA HF-Signale, die mit Information gemäß π/4-Shift-DQPSK moduliert wurden und erzeugt die Empfangs I- und Q-Signale. Die Empfangs I- und Q-Signale werden von dem Datenrückformatierungsschaltkreis 625 rückformatiert und decodiert, um die digitalisierten Sprachsignale zurückzugewinnen, die dem Vocoder 612 zugeführt werden.

In einer bevorzugten Ausführungsform des zellularen TDMA-Telefons 600 der Fig. 6 codiert und decodiert der Vocoder 612 die Sprachsignale gemäß der CELP (code exited linear prediction)-Kodierung. Die Filter 618 und 622 sind miteinander als Duplexer verkoppelt zum Übertragen von TDMA-HF-Signalen über die und Empfangen von IDMA-HF-Signalen von der Antenne 620. Die Filter 618 und 622 können irgendwelche geeigneten herkömmlichen Filter sein. Der Vocoder 612, der Datenformatierungsschaltkreis 601, der Datenrückformatierungsschaltkreis 625, der Quadraturmodulator 602 und der Quadraturdemodulator 624 können mit am Markt erhältlichen digitalen Signalprozessoren realisiert werden.

Die Sendeschaltung 604 in Fig. 6 ist vorzugsweise so ausgebildet, wie es in Fig. 1 gezeigt ist und kann alternativ so ausgebildet sein, wie es in den Fig. 4 oder 5 gezeigt ist.

In Fig. 1 umfaßt die Sendeschaltung in dem Vorwärtspfad einen einstellbaren Verstärker 104, einen Mischer 106, einen Bandpaßfilter 109, und einen Richtungskoppler 112, sowie eine Detektoreinrichtung 116, einen Analog/Digital (A/D)-Wandler 118, eine digitale Steuereinrichtung 120 und einen Digital/Analog (D/A)-Wandler 126 im Rückführungspfad. Das ZF-Signal 102 vom Quadraturmodulator 602 hat eine Frequenz von 90 MHz und ist mittels DQPSK mit Information moduliert. Der Verstärker 104 hat eine einstellbare Verstärkung zum Einstellen der Größe des ZF-Signals 102 im Ansprechen auf das am Ausgang des D/A-Wandlers abgegebene Verstärkungssteuersignal 128. Der einstellbare Verstärker 104 wird hinsichtlich seiner Verstärkung etwa proportional zum Wert des Verstärkungssteuersignals 128 eingestellt. Das eingestellte ZF-Signal vom Verstärker 104 wird mit einem HF-Referenzsignal 108 vom Synthesizer 616 gemischt, um das HF-Ausgangssignal zu erzeugen. Das HF-Ausgangssignal wird von dem Bandpaßfilter 109 gefiltert und von einem HF-Verstärker 110 verstärkt, um das HF-Ausgangssignal 114 zu erzeugen. Das HF-Ausgangssignal 114 wird über den Richtungskoppler 112 mit dem Übertragungsfilter 618 gekoppelt und anschließend mit der Antenne 620 für die Übertragung.

Der Betrieb der Sendeschaltung der Fig. 1 wird weiter durch das Zeitdiagramm der Fig. 2 verdeutlicht. Ein Taktsignal 124 weist eine Wellenform auf, die eine Serie von Übertragungsintervallen definiert. Diese korrespondiert in Fig. 2 mit einem Zeitschlitz TS1 von drei möglichen Zeitschlitzen TS1, TS2 und TS3 eines TDMA-HF-Kanals. Der TDMA-HF-Kanal besteht aus mehrfachen Frames von jeweils 20 ms, von denen jeder die drei Zeitschlitze TS1, TS2 und TS3 mit jeweils 6,67 ms erhält. Während eines Telefonanrufs in einem zellularen TDMA-System wird das zellulare Telefon 600 einem TDMA-HF-Kanal und einem Zeitschlitz dieses Kanals für die Übertragung des modulierten HF-Ausgangssignals 114, welches Sprachsignale, Signalisierungsinformation und Overhead-Information trägt, zugewiesen.

Entsprechend ist es notwendig, das HF-Ausgangssignal 114 mit dem gewünschten Leistungspegel, wie er durch Pegelsteuersignale 122 ausgewählt wurde, während jedem zugewiesenen Zeitschlitz zu übertragen.

Dabei wird der D/A-Wandler 126 von der Steuereinrichtung 120 am Beginn jedes zugewiesenen Zeitschlitzes mit dem Wert, wie er in ihrem Speicher gespeichert ist, geladen und wird am Ende des zugewiesenen Zeitschlitzes mit einem Nullwert geladen, um das HF-Ausgangssignal 114 im wesentlichen an- und auszuschalten. Zusätzlich kann auch der Verstärker 110 an- und ausgeschaltet werden, indem seine Vorspannung mittels eines Vorspannungssteuersignals 136 an- und ausgeschaltet wird. Das D/A-Wandlerausgangssignal 128 in Fig. 2 weist einen Wert auf, der sich von Zeitschlitz zu Zeitschlitz ändert, um die Ausgangsleistung des HF-Ausgangssignals 114 auf einem gewünschten Leistungspegel zu halten. Die Wellenformdes Detektorausgangssignals 130 in Fig. 2 weist eine exponentielle Funktion aufgrund der relativ langen Zeitkonstante der Detektoreinrichtung 116 bezüglich der Zeitschlitzlänge auf. Wegen der relativ langen Zeitkonstante der Detektoreinrichtung 116 weist das Detektorausgangssignal des Detektors 116 nahe dem Ende des Zeitschlitzes einen Wert auf, der etwa der mittleren Größe des HF-Ausgangssignals 114 entspricht. Die Detektoreinrichtung 116 weist, wie in Fig. 7 gezeigt, einen Gleichrichterschaltkreis, bestehend aus einer Diode 702 und einer Kapazität 704 auf und eine Mittelwertbildungseinrichtung weist Kapazitäten 704 und 708 und einen Widerstand 706 auf. In einer bevorzugten Ausführungsform hat die Mittelwertbildungseinrichtung 704, 706 und 708 eine Zeitkonstante von etwa 1 ms.

Nahe dem Ende eines Jeden Zeitschlitzes wird, wie dies in Fig. 2 durch die abgetasteten Zeitpunkte gezeigt ist, der Wert des Detektorausgangssignals 130 abgetastet und von der Steuereinrichtung 120 benutzt, um einen neuen Wert des D/A-Wandlerausgangssignals 128 zu berechnen, indem der abgetastete Wert des Detektorausgangssignals 130 von dem gewünschten Wert für den ausgewählten Leistungspegel abgezogen wird, die Differenz mit einem vorgewählten Faktor multipliziert wird und die Summe der multiplizierten Differenz mit dem früheren Wert, wie er im Speicher gespeichert ist, aufaddiert wird. Der neue Wert des D/A-Wandlerausgangssignals 128 wird in der Steuereinrichtung 120 in deren Speicher gespeichert und in den D/A-Wandler 126 zum Beginn des nächsten ausgewählten Zeitschlitzes geladen.

In Fig. 3 ist ein Flußdiagramm des Prozesses, wie er von der Steuereinrichtung 120 zum Beibehalten der Ausgangsleistung des HF-Ausgangssignals 114 auf einem gewünschten Leistungspegel verwendet wird. Nachdem der Startblock 302 passiert wurde, fährt der Prozeß mit dem Entscheidungsblock 304 fort, wo ein Check des Taktsignals 124 gemacht wird, um festzustellen, ob das Taktsignal 124 einen binären 1-Zustand aufweist. Falls nicht, wird der NEIN-Zweig zum Warten gewählt. Falls das Taktsignal 124 einen binären 1-Zustand aufweist, wird der JA-Zweig von dem Entscheidungsblock 306 gewählt, wo ein Check vorgenommen wird, um festzustellen, ob die Sendeschaltung 604 zum erstenmal eingeschaltet wurde. Wenn ja, so wird die JA-Verzweigung zum Block 308 gewählt, wo ein Anfangswert für das D/A-Wandlerausgangssignal 128 von einer Lookup-Tabelle in dem Speicher der Steuereinrichtung 120 erhalten wird. Wenn die Sendeschaltung 604 nicht zum erstenmal eingeschaltet wurde, wird der NEIN-Zweig vom Entscheidungsblock 306 zum Block 307 genommen, wo der vorher gespeicherte Wert (d. h. derjenige, der während dem vorhergehenden zugewiesenen Zeitschlitz gespeichert wurde) für das D/A-Wandlerausgangssignal 128 von dem Speicher der Steuereinrichtung 120 erhalten wird. Danach wird beim Block 310 der erhaltene Wert als D/A-Wandlerausgangssignal 128 vom D/A-Wandler 126 zugeführt. Der D/A-Wandler 126 wandelt dabei den zugeführten Wert in eine analoge Spannung, die dem einstellbaren Verstärker 104 zum Einstellen der Höhe der Verstärkung zugeführt wird.

Danach wird beim Entscheidungsblock 312 in Fig. 3 ein Check für das Taktsignal 124 erneut vorgenommen, um festzustellen, ob das Taktsignal 124 einen binären Nullzustand aufweist. Falls nicht, wird die NEIN-Verzweigung gewählt, um zu warten. Falls das Taktsignal 124 einen binären Nullzustand aufweist, wird die JA-Verzweigung vom Entscheidungsblock 312 zum Block 314 genommen, wo der Wert des Detektorausgangssignals 130 von dem ND-Wandler 118 gelesen wird. Danach wird bei Block 316 die Sendeschaltung 604 durch Setzen des D/A-Wandlerausgangssignals 128 auf Null geschaltet. Dann wird am Block 318 ein neuer Wert für das D/A-Wandlerausgangssignal 128 berechnet, indem der abgetastete Wert des Detektorausgangssignals 130 von dem gewünschten Wert für den ausgewählten Leistungspegel abgezogen wird, die Differenz mit einem vorausgewählten Faktor multipliziert wird und diese multiplizierte Differenz mit dem vorhergehenden Wert des D/A-Wandlerausgangssignals 128, wie er im Speicher gespeichert ist, aufsummiert wird. Dann wird der neue Wert des D/A-Wandlerausgangssignals 128 in dem Speicher der Steuereinrichtung 120 bei Block 320 gespeichert, um diesen während dem nächsten zugewiesenen Zeitschlitz zu verwenden und die Steuerung kehrt zum Entscheidungsblock 304 zurück, um den vorhergehenden Prozeß für den nächsten zugewiesenen Zeitschlitz zu wiederholen.

In Fig. 4 ist eine alternative Ausführungsform der Sendeschaltung für den TDMA-HF-Sender gezeigt. In dieser Ausführungsform wird, statt einer Detektoreinrichtung 116 mit langer Zeitkonstante, wie in Fig. 1, die Ausgangsleistung kontinuierlich detektiert und durch eine Detektoreinrichtung 426 korrigiert, welche die Modulationshüllkurve des modulierten ZF-Signals vor der Pegeleinstellung extrahiert. Das Ausgangssignal der Detektoreinrichtung 426 wird dann von einem Multiplizier-D/A-Wandler (DAC) 428 multipliziert, um ein bewertetes Modulationshüllkurvensignal zu erzeugen, wobei der Bewertungsfaktor so gewählt wird, daß ein gewünschter Leistungspegel des HF-Ausgangssignals 114 erzeugt wird (d. h. jeder Leistungspegel hat einen vorbestimmten Bewertungsfaktor). Das bewertete Modulationshüllkurvensignal vom DAC 428 wird dem positiven Eingang eines Fehlerverstärkers 424 zugeführt, der ein Verstärkungssteuersignal zum Einstellen der Verstärkung des einstellbaren Verstärkers 104 erzeugt. Eine Detektoreinrichtung 422 (die ein Diodendetektor sein kann) empfängt einen Teil des HF-Ausgangssignals 114 über einen Koppler 112 und erzeugt ein Detektorausgangssignal, das die Übertragungshüllkurve des HF-Ausgangssignals 114 angibt. Das Hüllkurvensignal ohne Zeitverzögerungen bildet den negativen Eingang zum Fehlerverstärker 424. Der einstellbare Verstärker 104, der Mischer 106, der Bandpaßfilter 130 und der Verstärker 110 bewirken dann die Reduzierung des Fehlers zwischen Übertragungshüllkurve von der Detektoreinrichtung 422 und Modulationshüllkurve vom DAC 428 auf Null und halten dadurch die Ausgangsleistung des HF-Ausgangssignals 114 auf einem gewünschten Leistungspegel, der durch den Bewertungsfaktor, der dem Multiplizierer-DAC 428 durch den Mikrocomputer 614 zugeführt wird, ausgewählt wurde. Der Bewertungsfaktor, wie er von dem Mikrocomputer 614 dem DAC 428 zugeführt wird, wird durch die Pegelsteuersignale etwa in derselben Weise ausgewählt, wie die Leistungspegelsignale 122 der digitalen Steuereinrichtung 120 der Fig. 1 zugeführt werden. In Fig. 4 bilden Mischer 404 und 408, ein Phasenschieber 406 und ein Kombinierer 410 einen Quadraturmodulator.

In Fig. 5 ist eine weitere alternative Ausführungsform der Sendeschaltung für einen TDMA-HF-Sender gezeigt. In der Ausführungsform der Fig. 5 wird das Verfahren der Fig. 4 in einer anderen Weise mittels eines Diodendetektors 524 und eines ND-Wandlers 118, dessen Ausgang mit der digitalen Steuereinrichtung 502 verbunden ist, ausgeführt. Die digitale Steuereinrichtung 502, D/A-Wandler 504 und 512, die Mischer 404 und 408, der Phasenschieber 406 und der Kombinierer 410 bilden zusammen einen Quadraturmodulator. Eine Vergleichsfunktion in der Weise des Fehlerverstärkers 424 der Fig. 4 ist in der digitalen Steuereinrichtung 502 enthalten, wobei ein Eingangssignal das Ausgangssignal des A/D-Wandler 118 und das andere Eingangssignal (G) das bewertete Größensignal ist, wie es von dem Übertragungs-I-Signal, dem Übertragungs-Q-Signal und dem Leistungspegelsignal 122 unter Heranziehung folgender Gleichung erhalten wird:

G=[(I SIGNAL)²+(Q SIGNAL)²]^1/2*LEISTUNGSPEGEL*C

dabei ist C der konstante Bewertungsfaktor zum Korrigieren einer festen Komponentenverstärkung (d. h. jeder Leistungspegel hat einen vorgegebenen konstanten LEISTUNGSPEGEL und einen konstanten Bewertungsfaktor C).

In der Ausführungsform der Fig. 5 wird eine periodische Einstellung des HF-Ausgangssignals 114 im Ansprechen auf die Vergleichsfunktion in der digitalen Steuereinrichtung 502 während jedes zugewiesenen Zeitschlitzes mittels des einstellbaren Verstärkers 104 und außerdem mittels der Verstärkungseinstellungen, wie sie von der digitalen Steuereinrichtung 502 dem I-SIGNAL und dem Q-SIGNAL zugeführt werden, wenn diese die D/A-Wandler 504 und 512 durch die digitale Steuereinrichtung 502 passieren, vorgenommen. Diese zusätzliche Verstärkungseinstellung mit der digitalen Steuereinrichtung 502 erlaubt eine Erhöhung des Gesamtbereiches der Ausgangsleistung für das HF-Ausgangssignal 114, wobei die obere Größe für den Anstieg der benutzbare Bereich der D/A-Wandler 504 und 512 ist.

In der Ausführungsform der Fig. 5 können die Zeiten, zu denen die periodischen Einstellungen an dem HF-Ausgangssignal 114 während jedes zugewiesenen Zeitschlitzes ausgeführt werden, gewählt werden, um den benötigten dynamischen Bereich der Detektoreinrichtung 524 zu minimieren. Entsprechend dem EIA IS-54 ist die Modulation als π/4-Shift-DQPK mit alpha gleich 0,35 SQRC Basisbandfilterung spezifiziert. Die π/4-Shift-DQPSK-Modulation moduliert die Hüllkurve des HF-Trägersignals. Die Hüllkurvenmodulation des HF-Trägersignals wächst mit dem dynamischen Bereich über den der Detektor 524 arbeiten muß. Im Falle der π/4- Shift-DQPSK mit alpha gleich 0,35 SQRC Basisbandfilterung, ist die Spitzenwert- Durchschnitts-Hüllkurvenleistung 3dB und die Durchschnittsminimum-Hüllkurvenleistung 14dB. Als Ergebnis werden 17 dB dem 28dB-dynamischen Bereich der Detektoreinrichtung 524 hinzuaddiert, um acht 4dB-Leistungsschritte abzudecken. Um den dynamischen Bereich, über den die Detektoreinrichtung 524 arbeiten muß, zu minimieren, wird das HF-Ausgangssignal 114 vorzugsweise an den maximal wirksamen Punkten der π/4-DQPSK-Modulation abgetastet. Das Abtasten zu diesem Zeitpunkt reduziert den zusätzlichen dynamischen Bereich auf 4 dB statt auf 17 dB. Der Punkt in jedem Zeitschlitz, bei dem die maximal wirksamen Punkte sind auch in EIA IS-54 beschrieben.

Zusammenfassend hält eine einheitliche Sendeschaltung die Ausgangsleistung des HF-Ausgangssignals auf einem gewünschten Leistungspegel, der durch Leistungspegelsignale während einer Folge von Übertragungssignalen ausgewählt wurde, wie beispielsweise den zugewiesenen Zeitschlitzen eines TDMA-HF-Signals. Dabei wird ein einstellbarer Verstärker benutzt, um ein moduliertes ZF-Signal einzustellen, welches dann mit einem HF-Referenzsignal gemischt wird, um ein HF-Signal zu erzeugen. Das HF-Signal wird durch einen HF-Verstärker verstärkt, um ein HF-Ausgangssignal zu erzeugen, welches von einem Richtungskoppler und einem Übertragungsfilter an die Antenne für die Übertragung gekoppelt wird.

Claims

1, Sendeschaltung (604) in einem Funktelefon mit einem Pegelsender, mit dem die HF-Sendeleistung auf einen Pegel einstellbar ist, indem einem einstellbaren Verstärker (104) in der Zwischenfrequenzlage der Sendeschaltung (604) ein Verstärkungssteuersignal (128) zugeführt ist, das die Verstärkung des einstellbaren Verstärkers abhängig von Pegelsteuersignalen (122) einstellt, die aus einer Vielzahl von Leistungspegeln einen bestimmten Pegel für die HF-Sendeleistung auswählen,
wobei das Ausgangssignal des Verstärkers mit einem HF-Referenzsignal (108) in einem Mischer (106) in die HF-Lage umgesetzt, in einem Verstärker (110) für das HF-Ausgangssignal (114) verstärkt wird und daraus in einer ersten Detektoreinrichtung (116; 422; 524) aus dem Leistungspegel des HF-Ausgangssignals ein Detektorausgangssignal (130) gebildet wird,
das über einen Analogdigitalwandler (118) einer digitalen Steuereinrichtung (120; 428; 502) zugeführt ist, die aus der Differenz aus dem im Analogdigitalwandler (118) abgetasteten Wert des Detektorausgangssignals (130) und einem bestimmten Pegelsteuersignal (122) ein Ausgangssignal bildet, das digital/analog gewandelt dem einstellbaren Verstärker (104) als Verstärkungssteuersignal (128) zugeführt ist.

2. Sendeschaltung nach Anspruch 1, die:
in der Steuereinrichtung (120; 428; 502) einen Speicher (in 120) zum Speichern des Wertes des Verstärkungssteuersignals (128) aufweist; wobei
die Steuereinrichtung (120; 428; 502) auf ein Taktsignal (124) anspricht, das eine Reihe von Sendeintervallen festlegt, um während der Sendeintervalle die durchschnittliche Größe des HF-Ausgangssignals (114) auf dem Leistungspegel zu halten, der durch die Pegelsteuersignale (122) aus der Vielzahl von Leistungspegeln ausgewählt worden ist;
der einstellbare Verstärker (104) sein Ausgangssignal während der Sendeintervalle abgibt und zu Zeiten außerhalb der Sendeintervalle im wesentlichen sperrt; und
die Steuereinrichtung (120; 428; 502) den Wert des Detektorausgangssignals (130) im wesentlichen am Ende jedes Sendeintervalls abtastet, den Wert des Verstärkungssteuersignals (128) einstellt und diesen eingestellten Wert in dem Speicher speichert.

3. Sendeschaltung nach Anspruch 2, die weiterhin aufweist:
eine Quadraturmodulationseinrichtung (404, 406, 408, 410) zum Modulieren des ZF-Signals mit I- und Q-Signalen einer Signalquelle, das dem einstellbaren Verstärker (104) zugeführt wird, wobei
die Steuereinrichtung (428) den Wert des Detektorausgangssignals (130) während jedes Sendeintervalls mehrmals abtastet, einen gewünschten Wert des ausgewählten Leistungspegels aus den I- und Q-Signalen und vorbestimmten Konstanten berechnet und diesen als den eingestellten Wert des Verstärkungssteuersignals (128) benutzt.

4. Sendeschaltung nach Anspruch 3, bei der
eine zweite Detektoreinrichtung (426) vorgesehen ist, die das ZF-Signal zum Erzeugen eines der Größe des ZF-Signals entsprechenden zweiten Detektorausgangssignals erhält,
die Steuereinrichtung (428) den Wert des zweiten Detektorausgangssignals bei einer Vielzahl von Intervallen abtastet und einen gewünschten Wert des ausgewählten Leistungspegels aus dem abgetasteten Wert des zweiten Detektorausgangssignals und vorbestimmten Konstanten berechnet; und
eine Vergleichseinrichtung (424) zum Einstellen des Wertes des Verstärkungssteuersignals nach Maßgabe der Differenz zwischen dem Wert des ersten Detektorausgangssignals und dem berechneten gewünschten Wert des ausgewählten Leistungspegels vorgesehen ist.

5. Sendeschaltung nach einem der Ansprüche 1 bis 4, die eine Antenne (620) und einen Richtungskoppler (112) aufweist, der einen ersten Teil des HF-Ausgangssignals (114) mit der Antenne koppelt und einen zweiten Teil des HF-Ausgangssignals mit der ersten Detektoreinnchtung (116; 422; 524) koppelt.

6. Sendeschaltung nach einem der Ansprüche 1 bis 5, bei der die erste Detektoreinrichtung (116; 422; 524) eine Diodendetektoreinrichtung (702) aufweist.

7. Sendeschaltung nach Anspruch 6, bei der die Diodendetektoreinrichtung (702) mit einer in Reihe geschalteten Mittelwertbildungseinrichtung (704, 706, 708) verbunden ist.

8. Sendeschaltung nach einem der Ansprüche 4 bis 7, bei der die zweite Detektoreinrichtung (426) eine Diodendetektoreinrichtung aufweist.

9. Sendeschaltung nach einem der Ansprüche 1 bis 8, die eine Filtereinrichtung (109) aufweist, die den Mischer (106) und den Verstärker (110) miteinander verbindet.

10. Sendeschaltung nach einem der Ansprüche 2 bis 9, bei der das Funktelefon einen TDMA-Empfänger (624) und einen Microcomputer (614) aufweist, der mit der Sendeschaltung (604) und dem TDMA-Empfänger (624) verbunden ist, um das Taktsignal (124) und die Pegelsteuersignale (122) zu erzeugen.