DE4230687A1 - Halbleitereinrichtung und verfahren zu deren herstellung - Google Patents

Halbleitereinrichtung und verfahren zu deren herstellung

Info

Publication number
DE4230687A1
DE4230687A1 DE4230687A DE4230687A DE4230687A1 DE 4230687 A1 DE4230687 A1 DE 4230687A1 DE 4230687 A DE4230687 A DE 4230687A DE 4230687 A DE4230687 A DE 4230687A DE 4230687 A1 DE4230687 A1 DE 4230687A1
Authority
DE
Germany
Prior art keywords
well
semiconductor device
conductivity type
main surface
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE4230687A
Other languages
English (en)
Inventor
Shigeki Komori
Takashi Kuroi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4230687A1 publication Critical patent/DE4230687A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleitereinrichtung sowie auf ein Verfahren zu deren Herstellung und insbesondere auf eine verbesserte Halbleiter­ einrichtung mit einer Wanne, die von einem Substrat isoliert und vom gleichen Leitungstyp wie das Substrat ist, so daß die Wanne und das Substrat einander auch dann nicht beeinflussen können, wenn eine große Anzahl von Minoritätsladungsträgern implantiert wird.
Fig. 8 ist eine Querschnittsdarstellung einer herkömmlichen Halbleitereinrichtung, die eine Wanne mit Zweischicht-Struktur aufweist. Ein p-Halbleitersubstrat 1 hat an einer Hauptoberflä­ che n-Wannen 5 und 6 und eine p-Wanne 2 und eine p-Wanne 3, die benachbart dazu vorgesehen sind. Außerdem ist in der n-Wanne 6 eine p-Wanne 4 vorgesehen.
Ein dynamischer Direktzugriffsspeicher, wie in Fig. 9 gezeigt, ist beispielsweise in der p-Wanne 4 gebildet. Wie die Fig. 8 und 9 zeigen, ist die n-Wanne 6 im p-Halbleitersubstrat 1 angeordnet, und die p-Wanne 4 ist in der n-Wanne 6 angeordnet. Eine Wortleitung 32 ist auf der Hauptoberfläche der p-Wanne 4 vorgesehen. n⁺-Diffusionsschichten 21 (die jeweils nachfolgend als n⁺-Schicht bezeichnet werden) sind an der Hauptoberfläche der p-Wanne 4 auf beiden Seiten der Wortleitung 32 vorgesehen. Ein Speicherknoten 33 ist mit einer der n⁺-Schichten 21 verbunden, und eine Zellplatte 24 ist auf dem Speicherknoten 33 mit einem dazwischengelegten Kondensator-Isolierfilm 36 angeordnet. Eine Bitleitung 31 ist mit der anderen der n⁺- Schichten 21 verbunden.
Nachfolgend werden die Vorteile der Wanne der Zweischicht- Struktur nach Fig. 8 beschrieben.
Wie Fig. 8 zeigt, ist die p-Wanne 4 durch Übergänge von den p- Wannen 2 und 3, die direkt an der Hauptoberfläche des p- Halbleitersubstrates 1 mit den dazwischengelegten n-Wannen 5 und 6 gebildet sind, getrennt. Im Ergebnis dessen können, da die p-Wanne 4 kaum mit den p-Wannen 2 und 3 wechselwirkt, (nicht gezeigte) Bauelemente, die in entsprechenden Wannen gebildet sind und einander beeinträchtigen, voneinander ge­ trennt werden. Auch kann ein Bauelement, das dazu neigt, durch Implantation von Minoritätsladungsträgern beeinflußt zu werden, von anderen Vorrichtungselementen getrennt werden. Wenn beispielsweise in der p-Wanne 4 Minoritätsladungsträger erzeugt werden, werden diese Minoritätsladungsträger in der n-Wanne 6 absorbiert, weshalb sie nicht die (nicht gezeigten) Bauelemente, die in den p-Wannen 2 bis 3 gebildet sind und dazu neigen, durch die Implantation von Minoritätsladungsträgern beeinflußt zu werden, erreichen.
Obwohl die Wanne der Zweischicht-Struktur die oben beschriebenen Vorteile hat, hat sie auch die nachfolgend beschriebenen Nachteile:
Wie Fig. 10 zeigt, absorbiert die n-Wanne 6, wenn eine große Anzahl von Minoritätsladungsträgern zu einer bestimmten Zeit in die p-Wanne 4 implantiert werden, eine große Menge der Minoritätsladungsträger, wodurch ein Ansteigen der Widerstandskomponente in der n-Wanne 6 bewirkt wird, was zu einem Spannungsabfall führt. Im Ergebnis dessen wird, wenn ein Gebiet 6a in der n-Wanne 6 direkt unterhalb der n⁺-Schicht 21 niedriges Potential annimmt, das Gebiet 6a bezüglich des p- Halbleitersubstrates 1 vorwärts-vorgespannt. Im Ergebnis dessen wird ein pnp-Transistor eingeschaltet, und zwischen der p-Wanne 4 und dem p-Halbleitersubstrat 1 kommt es zu einer Beeinflussung.
Wie Fig. 11 zeigt, wird, wenn eine den Wert von 3,3 V übersteigende Spannung von 4,3 V an die in der Hauptoberfläche der n-Wanne 5 vorgesehene p⁺-Schicht 22 angelegt wird, eine große Anzahl von Minoritätsladungsträgern aus der p⁺-Schicht 22 in die n-Wanne 5 eingeführt. In diesem Falle werden durch das Implantieren von Ladungsträgern mit hohem Potential in die p- Gebiete 4a, 3a und 1a der p-Wanne 4, der p-Wanne 3 und des p- Halbleitersubstrates 1, die benachbart zur n-Wanne 5 sind, Bereiche hohen Potentials erzeugt. Dies bewirkt, daß beispielsweise die p-Wanne 4 und die n⁺-Schicht 21 in Vorwärtsrichtung vorgespannt werden und infolgedessen in der n⁺-Schicht 21 ein Strom fließt und beispielsweise die Speicherinformation eines DRAM löscht.
Wie oben beschrieben, ist es wahrscheinlich, daß eine herkömmliche Wanne mit Zweischicht-Struktur durch die Implantation einer großen Menge von Minoritätsladungsträgern beeinflußt wird. Wie Fig. 10 zeigt, gibt es verschiedene zu lösende Probleme, so daß es erforderlich war, die Konzentration der n-Wanne 6 unter Inkaufnahme eines Übergangs-Durchbruchs zu erhöhen, um keinen Spannungsabfall zu erzeugen oder die n- Wanne 6 zuungunsten des Integrationsgrades in kleinere Wannen aufzuteilen.
Es ist Aufgabe der Erfindung, eine Halbleitereinrichtung bereitzustellen, bei der Bauelemente, die durch eine Implantation von Minoritätsladungsträgern beeinflußt werden oder einander gegenseitig beeinflussen, ausreichend getrennt bzw. isoliert sind. Insbesondere soll eine Halbleitereinrichtung mit einer Wanne angegeben werden, die von einem Substrat isoliert und vom gleichen Leitungstyp wie das Substrat ist, wobei die Halbleitereinrichtung so ausgebildet sein soll, daß die Wanne und das Substrat auch dann keiner gegenseitigen Beeinflussung unterliegen, wenn eine große Menge von Minoritätsladungsträgern implantiert wird. Es ist weiter Aufgabe der Erfindung, ein Verfahren zur Herstellung einer solchen Halbleitereinrichtung anzugeben.
Eine Halbleitereinrichtung entsprechend der Erfindung hat ein Halbleitersubstrat eines ersten Leitungstyps mit einer Hauptoberfläche und eine in der Hauptoberfläche des Halbleitersubstrates vorgesehene erste Wanne des ersten Leitungstyps. Die Wanne, die Seitenabschnitte und einen Bodenabschnitt hat, erstreckt sich von der Hauptoberfläche aus. Die Halbleitereinrichtung ist weiter mit einer zweiten Wanne eines zweiten Leitungstyps versehen, die in der Hauptoberfläche des Halbleitersubstrates so angeordnet ist, daß sie die Seitenabschnitte und den Bodenabschnitt der ersten Wanne umgibt. Der Boden der zweiten Wanne hat ein Kristalldefektge­ biet.
Bei einem Verfahren zur Herstellung einer Halbleitereinrichtung nach einem weiteren Aspekt der Erfindung wird zuerst ein Halbleitersubstrat eines ersten Leitungstyps präpariert. Eine erste Wanne eines ersten Leitungstyps mit Seitenabschnitten und einen Bodenabschnitt, die sich von der erwähnten Hauptober­ fläche aus erstreckt, ist in der Hauptoberfläche des Halblei­ tersubstrates vorgesehen. Eine zweite Wanne eines zweiten Leitungstyps mit Seitenabschnitten und einem Bodenabschnitt, die die Seitenabschnitte und den Bodenabschnitt der ersten Wanne umgeben, wird in der Hauptoberfläche des Halbleitersubstrates angeordnet. Ein Kristalldefektgebiet wird auf dem Bodenabschnitt der zweiten Wanne angeordnet.
Bei der Halbleitereinrichtung entsprechend der vorliegenden Erfindung hat der Bodenabschnitt der zweiten Wanne ein Kristalldefektgebiet. Das Kristalldefektgebiet fängt unnötige Ladungsträger ein und verringert damit deren Anzahl. Mit anderen Worten werden, wenn eine große Menge von Minoritäts­ ladungsträgern in die erste Wanne des ersten Leitungstyps, die in der Hauptoberfläche des Halbleitersubstrates vorgesehen ist, implantiert wird, diese Ladungsträger im am Bodenabschnitt der zweiten Wanne des zweiten Leitungstyps vorgesehenen Kristall­ defektgebiet eingefangen. Im Ergebnis dessen kommt es zu keiner Beeinflussung zwischen der ersten Wanne des ersten Leitungstyps und dem Halbleitersubstrat.
Beim Verfahren zur Herstellung einer Halbleitereinrichtung entsprechend der Erfindung wird ein Kristalldefektgebiet auf dem Bodenabschnitt der zweiten Wanne gebildet. Das Kristall­ defektgebiet fängt unnötige Ladungsträger ein und verringert damit deren Anzahl. Mit anderen Worten werden bei einer entsprechend diesem Verfahren hergestellten Halbleitereinrich­ tung, wenn in die erste Wanne des ersten Leitungstyps, die in der Hauptoberfläche des Halbleitersubstrates vorgesehen ist, eine große Anzahl von Minoritätsladungsträgern implantiert wird, diese Ladungsträger im Kristalldefektgebiet am Bodenabschnitt der zweiten Wanne des zweiten Leitungstyps eingefangen. Im Ergebnis dessen kommt es zu keinen Beeinflussungen zwischen der ersten Wanne des ersten Leitungstyps und dem Halbleitersubstrat.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Erläuterung von Ausführungsbeispielen anhand der Figuren.
Von den Figuren zeigen:
Fig. 1 eine Querschnittsdarstellung einer Halbleiter­ einrichtung nach einer Ausführungsform,
Fig. 2 eine Querschnittsdarstellung zur Erklärung von Funktionen einer Halbleitereinrichtung entsprechend der Erfindung,
Fig. 3 eine Querschnittsdarstellung einer Halbleiter­ einrichtung nach einer weiteren Ausführungsform,
Fig. 4 eine Querschnittsdarstellung einer Halbleiterein­ richtung entsprechend einer weiteren Ausführungs­ form,
Fig. 5 eine Querschnittsdarstellung einer Halbleiterein­ richtung entsprechend einer weiteren Ausführungs­ form,
Fig. 6 eine Querschnittsdarstellung einer Halbleiterein­ richtung entsprechend einer weiteren Ausführungs­ form,
Fig. 7(a) bis 7(d) Querschnittsdarstellungen von Abschnitten einer Halbleitereinrichtung in jedem Schritt eines Herstellungsverfahrens nach einer Ausführungsform,
Fig. 8 eine Querschnittsdarstellung einer Halbleiterein­ richtung mit einer zweischichtigen Wannenstruktur,
Fig. 9 eine Querschnittsdarstellung eines Beispiels eines Halbleiterelementes, das in einer Halbleiterein­ richtung mit einer zweischichtigen Wannenstruktur gebildet ist,
Fig. 10 eine Querschnittsdarstellung, die den Nachteil einer herkömmlichen Halbleitereinrichtung mit einer zweischichtigen Wannenstruktur zeigt,
Fig. 11 eine Querschnittsdarstellung, die einen weiteren Nachteil einer herkömmlichen Halbleitereinrichtung mit einer zweischichtigen Wannenstruktur zeigt, und
Fig. 12 eine Querschnittsdarstellung eines Halbleitersub­ strates, auf das die Erfindung angewandt wurde.
Wie Fig. 1 zeigt, ist eine n-Wanne 6 in der Hauptoberfläche eines p-Halbleitersubstrates 1 angeordnet. Eine n-Wanne 5 ist benachbart zu der n-Wanne 6 in der Hauptoberfläche des p- Halbleitersubstrates 1 angeordnet. Außerdem hat das p-Halblei­ tersubstrat in der Hauptoberfläche eine benachbart zur n-Wanne 6 angeordnete p-Wanne 2 und eine benachbart zur n-Wanne 5 an­ geordnete p-Wanne 3. Eine p-Wanne 4 ist in der n-Wanne 6 ange­ ordnet. Die p-Wanne 4, die Seitenabschnitte und einen Bodenab­ schnitt hat, erstreckt sich von der Hauptoberfläche aus. Die n- Wanne 6 ist so angeordnet, daß sie die Seitenabschnitte und den Bodenabschnitt der p-Wanne 4 umschließt. In den Seiten- und Bo­ denabschnitten der n-Wanne 6 ist ein Kristalldefektgebiet 7 derart angeordnet, daß es die p-Wanne 4 umgibt. Das Kristall­ defektgebiet 7 ist durch Implantation von n⁺-Dotierungsionen mit einer Dosis von 3×1013 cm-2 oder mehr gebildet. Das Kristalldefektgebiet 7 ist ebenfalls durch Implantation von Elementen mit einer Dosis von mindestens 3×1013 cm-2 aus der aus Si, O, F und C bestehenden Gruppe, die nicht zum Leitungstyp beitragen, gebildet.
Die p-Wanne 4 kann beispielsweise mit einem dynamischen Direktzugriffsspeicher versehen sein, und die n-Wanne 5 kann mit einem p-Kanal-Transistor versehen sein. Die dazugehörige Beschreibung wird später gegeben.
Nachfolgend wird der Betrieb beschrieben.
Wie Fig. 2 zeigt, wird, wenn eine n⁺-Schicht 21 ein niedrigeres Potential (-2,5 V) als dasjenige der p-Wanne 4 (-1,5 V) annimmt, eine große Menge von Minoritätsladungsträger in die p-Wanne 4 eingeführt, wodurch ein Gebiet mit niedrigem Potential in einem Abschnitt 6a direkt unterhalb der n⁺-Schicht 21 der n-Wanne 6 erzeugt wird.
Wenn ein pnp-Transistor erzeugt wird, der durch die p-Wanne 4, die n-Wanne 6 und das p-Substrat 1 gebildet wird, und dieser im Ein-Zustand ist, werden Minoritätsladungsträger im Kristalldefektgebiet 7 auf dem Boden der n-Wanne 6 (das einer Basis entspricht) eingefangen, wodurch die Lebensdauer dieser Ladungsträger verkürzt wird. Im Ergebnis dessen wird der Be­ trieb des pnp-Transistors wesentlich behindert, wodurch die Leitung zwischen der p-Wanne 4 und dem p-Halbleitersubstrat 1 (oder der p-Wanne 2 oder der p-Wanne 3) unterbrochen wird.
Eine Kristalldefektschicht 7a, die in einem Seitenabschnitt der n-Wanne 6 gebildet ist, fängt Minoritätsladungsträger ein, die sich aus der n⁺-Schicht 21 in seitlicher Richtung bewegen, wo­ durch durch die an deren Grenze vorhandene n-Wanne 6 aufgrund desselben Prinzips, wie oben beschrieben, verhindert wird, daß die p-Wanne 4 und die p-Wanne 3 einander beeinflussen. Wenn die p⁺-Schicht 22, die in der n-Wanne 5 gebildet ist, ein höheres Potential als die n-Wanne 5 (3,3 V) annimmt, fließen Minori­ tätsladungsträger aus der p⁺-Schicht 22 in die Defektschichten 7b, 7c und 7d an den Seitenabschnitten und dem Bodenabschnitt der n-Wanne 5. Im Ergebnis dessen wird durch die Kristallde­ fektschichten 7b, 7c und 7d die Leitung zwischen der n-Wanne 5 und der p-Wanne 4, zwischen der n-Wanne 5 und dem p-Halblei­ tersubstrat 1 und zwischen der n-Wanne 5 und der p-Wanne 3 unterbrochen.
Fig. 3 ist eine Querschnittsdarstellung einer Halbleiterein­ richtung nach einer weiteren Ausführungsform der Erfindung. Es ist hervorzuheben, daß bei der in Fig. 3 gezeigten Ausfüh­ rungsform ebenso wie bei anderen Ausführungsformen in anderen Figuren in der vorliegenden Erfindung die gleichen Teile wie bei der in Fig. 1 gezeigen Ausführungsform mit den gleichen Bezugszeichen bezeichnet sind und die gleiche oder eine ähnliche Beschreibung nicht wiederholt wird. Wie Fig. 3 zeigt, ist es, wenn der Abstand zwischen der p⁺-Schicht 22 und der p- Wanne 3 gleich dem oder größer als das Zehnfache(n) des senkrechten Abstandes zwischen dem Boden der n-Wanne 5 und der p⁺-Schicht 22 beträgt, nicht erforderlich, eine Kristalldefektschicht an einem Seitenabschnitt 5a der n-Wanne 5 vorzusehen.
Fig. 4 ist eine Querschnittsdarstellung einer Halbleiterein­ richtung nach einer weiteren Ausführungsform. Wie in Fig. 4 gezeigt, ist es, wenn die p⁺-Schicht 22 sowohl von der p-Wanne 3 als auch der p-Wanne 4 entfernt gebildet ist, da es dann möglich ist, den Fluß von Ladungsträgern, die sich aus der p⁺- Schicht 22 in seitlicher Richtung ausbreiten, zu ignorieren, nicht erforderlich, ein Kristalldefektgebiet an den Seitenab­ schnitten 5a und 5b der n-Wanne 5 vorzusehen.
Fig. 5 ist eine Querschnittsdarstellung einer Halbleiterein­ richtung nach einer weiteren Ausführungsform. Die in Fig. 5 gezeigte Halbleitereinrichtung unterscheidet sich von derjenigen nach Fig. 3 darin, daß die n-Wanne 5 weggelassen ist und daß n⁺-Schichten 23 und 24 in einer Lage nahe eines Endabschnittes der p-Wanne 4 angeordnet sind. Bei einem solchen Aufbau ist es erforderlich, das Kristalldefektgebiet 7 nicht nur in einem Bodenabschnitt, sondern auch in den Seitenabschnitten der n-Wanne 6 zu bilden.
Wie in Fig. 6 gezeigt, ist es, wenn die n-Wanne 6 keine n⁺- Schicht in einer Lage nahe eines Endabschnittes der p-Wanne 4 hat, nicht erforderlich, ein Kristalldefektgebiet an den Seitenabschnitten der n-Wanne 6 zu bilden.
Nachfolgend wird ein Verfahren zur Herstellung der Halblei­ tereinrichtung nach Fig. 1 unter Bezugnahme auf Fig. 7 be­ schrieben.
Wie Fig. 7(a) zeigt, wird auf dem p-Halbleitersubstrat 1 ein Resistmuster 51 mit einer Öffnung 51a in einem Abschnitt, wo eine n-Wanne gebildet werden soll, ausgebildet. Unter Nutzung des Resistmusters 51 als Maske wird Phosphor mit einer Dosis von 3×1013-1×1016 cm-2 in die Hauptoberfläche des Halb­ leitersubstrates 1 mit einer hohen Energie von 1-5 MeV im­ plantiert. Ein Bodenabschnitt 31 der n-Wanne wird durch die Implantation des Phosphors gebildet. Da der Phosphor mit einer hohen Dosis von 3×1013 bis 1×1016 cm-2 implantiert wird, wird zu diesem Zeitpunkt das Kristalldefektgebiet 7 im Bodenabschnitt 31 gebildet.
Das Kristalldefektgebiet 7 wird auch durch Implantation von n- Dotierungsionen zusammen mit Elementen, die nicht zum Leitungs­ typ beitragen, in die Hauptoberfläche des Halbleitersubstrates 1 gebildet. In diesem Falle ist es vorzusehen, daß die Dosis der n-Dotierungsionen mindestens 1×1012 cm-2 und die Dotierung der Elemente, die nicht zum Leitungstyp beitragen, mindestens 3×1013 cm-2 beträgt und daß die n-Dotierungsionen und die erwähnten Elemente mit einer Implantationsenergie von 1-5 MeV implantiert werden. Das Kristalldefektgebiet 7 kann auch nach dem folgenden Verfahren gebildet werden: Speziell wird die n-Wanne 6 durch thermische Diffusion von n- Dotierungsionen gebildet. Dann werden aus der aus Si, O, F und c bestehenden Gruppe ausgewählte Elemente, die nicht zum Lei­ tungstyp beitragen, unter den Bedingungen einer Dosis von min­ destens 3×1013 cm-2 und einer Implantationsenergie von 1-5 MeV in die Hauptoberfläche des Halbleiters implantiert. Das Kristalldefektgebiet 7 kann auch durch ein solches Verfahren im Bodenabschnitt der n-Wanne 6 gebildet werden.
Wie Fig. 7(b) zeigt, wird auf dem Halbleitersubstrat 1 ein Resistmuster 52 mit einer Öffnung 52a in einem Abschnitt, wo die Seitenabschnitte der n-Wanne 6 und der n-Wanne 5 zu bilden sind, angeordnet. Unter Nutzung des Resistmusters 52 als Maske wird Phosphor in die Hauptoberfläche des Halbleitersubstrates 1 mit den Bedingungen einer Implantationsenergie von 100 keV-1 MeV und einer Dosis von 3×1012-1×1016 cm-2 implantiert. Durch die Implantation von Phosphor werden Seitenabschnitte der n-Wannen 6 und 5 gebildet und Implantationsschäden in den Seitenabschnitten hervorgerufen. Die Implantationsschäden werden anschließend Kristalldefektgebiete 7a und 7b und 7d aus nicht-erholbaren Sekundärdefekten, indem ein Tempern in einem Ofen ausgeführt wird.
Ionen können mindestens zweimal mit unterschiedlicher Implan­ tationsenergie implantiert werden, um die Seitenabschnitte zu bilden. Außerdem können solche Elemente wie Si, F, O und C, die nicht zum Leitungstyp beitragen, gleichzeitig implantiert werden.
Wie Fig. 7(c) zeigt, wird ein Resistmuster 53 mit einer Öffnung 53a in einem Abschnitt, wo die n-Wanne 5 zu bilden ist, auf dem Halbleitersubstrat 1 angeordnet. Unter Verwendung des Resistmusters 53 als Maske wird mit einer Implantationsenergie von 100 keV-1 MeV und einer Dosis von 1×1012-1×1013 cm-2 Phosphor einmal oder mindestens zweimal in die Hauptoberfläche des Halbleitersubstrates 1 im­ plantiert. Ein schnelles Aufheizen auf eine hohe Temperatur mittels eines Lampentemperverfahrens veranlaßt die Implan­ tationsschäden, zur Siliziumoberfläche zu wandern, wodurch sie die n-Wanne 5 ohne Sekundärdefekte bilden.
Wie Fig. 7(d) zeigt, wird auf dem Halbleitersubstrat 1 ein Resistmuster 54 mit einer Öffnung 54a in einem Abschnitt, wo die p-Wanne 4, die p-Wanne 2 und die p-Wanne 3 zu bilden sind, vorgesehen. Unter Nutzung des Resistmusters 54 als Maske wird mit einer Energie von 20 keV-1 MeV und einer Dosis von 1×1012-1×1015 cm-2 Bor einmal oder mindestens zweimal in die Hauptoberfläche des Halbleitersubstrates 1 implantiert, um Kristalldefekte zu erzeugen. Auf diese Weise werden die p-Wanne 4, die p-Wanne 3 und die p-Wanne 2 gebildet.
Fig. 12 ist eine Querschnittsdarstellung einer speziellen Halbleitereinrichtung, auf die die vorliegende Erfindung an­ gewendet ist. Fig. 12 ist eine Querschnittsdarstellung eines Abschnittes, in dem ein Leseverstärkerabschnitt, ein Speicherzellenabschnitt und ein peripherer Abschnitt der Halb­ leitereinrichtung gebildet sind. Die n-Wanne 6 und die n-Wanne 5, die damit verbunden sind, sind in der Hauptoberfläche des Halbleitersubstrates 1 (eines Siliziumsubstrates) angeordnet. Die p-Wanne 2 ist benachbart zur n-Wanne 6 angeordnet. Die p- Wanne 3 ist benachbart zur n-Wanne 5 angeordnet. Die p-Wanne 4 ist in der n-Wanne 6 angeordnet. Die p-Wanne 4 ist eine vom Halbleitersubstrat 1 isolierte Wanne. Das Kristalldefektgebiet 7 ist im Bodenabschnitt der n-Wanne 6 angeordnet. Der Speicher­ zellabschnitt ist in der p-Wanne 4 angeordnet und von diesem durch eine Trennoxidschicht 50 isoliert. Der Speicherzellab­ schnitt enthält ein Paar von n⁺-Schichten 21, die auf der Oberfläche der p-Wanne 4 gebildet sind, eine auf dem Substrat 1 angeordnete Wortleitung 32, einen mit den n⁺-Schichten 21 ver­ bundenen Speicherknoten 33, einen auf dem Speicherknoten 33 vorgesehenen dielektrischen Kondensatorfilm 36 und eine auf dem dielektrischen Kondensatorfilm 36 vorgesehene Zellplatte 34. Die Bitleitung 31 ist mit den n⁺-Schichten 21 verbunden. Die n- Wanne 5 weist ein Paar von in ihrer Hauptoberfläche angeord­ neten p⁺-Schichten 22 und eine darauf vorgesehene Wortleitung 32 auf. Die p-Wanne 3 weist ein in ihrer Hauptoberfläche ange­ ordnetes Paar von n⁺-Schichten 21 und eine darauf angeordnete Wortleitung 32 auf. Die p-Wanne 2 weist ein in ihrer Hauptober­ fläche angeordnetes Paar von n⁺-Schichten 21 und eine darauf vorgesehene Wortleitung 32 auf. Ein Zwischenschichtisolierfilm 40 ist auf dem Halbleitersubstrat 1 so gebildet, daß er die Speicherzellen und die Wortleitungen 32 bedeckt. Kontaktlöcher sind in vorbestimmten Abschnitten des Zwischenschichtisolier­ filmes 40 vorgesehen, durch die Aluminiumverbindungen 41 mit den entsprechenden n⁺-Schichten 21, p⁺-Schichten 22 und Bit­ leitungen 31 verbunden sind.
Bei der wie oben beschrieben aufgebauten Halbleitereinrichtung fängt das Kristalldefektgebiet 7 überschüssige Ladungsträger ein und verringert dadurch die Anzahl überschüssiger Ladungs­ träger, da die Kristalldefektschicht 7 am Bodenabschnitt der n- Wanne 6 gebildet ist. Daher werden auch dann, wenn eine große Anzahl von Minoritätsladungsträgern in die p-Wanne 4 implantiert wurde, diese Minoritätsladungsträger im Kristall­ defektgebiet 7 am Bodenabschnitt der n-Wanne 6 eingefangen. Im Ergebnis dessen gibt es keine Beeinflussung zwischen der p- Wanne 4 und dem Halbleitersubstrat 1.
Wie oben beschrieben, wird bei der Halbleitereinrichtung nach der Erfindung ein Kristalldefektgebiet im Bodenabschnitt der zweiten Wanne des zweiten Leitungstyps angeordnet. Das Kristalldefektgebiet fängt überschüssige Ladungsträger ein, wodurch die Lebensdauer überschüssiger Ladungsträger verringert wird. Im Ergebnis dessen werden auch dann, wenn eine große An­ zahl von Minoritätsladungsträgern in die erste Wanne des ersten Leitungstyps in der Hauptoberfläche des Halbleitersubstrates implantiert wurde, diese Minoritätsladungsträger im Kristall­ defektgebiet am Bodenabschnitt der zweiten Wanne des zweiten Leitungstyps eingefangen. Dies hat den Effekt, daß es zwischen der ersten Wanne des ersten Leitungstyps und dem Halbleiter­ substrat keine Wechselwirkung bzw. gegenseitige Beeinflussung gibt.
Beim Verfahren zur Herstellung einer Halbleitereinrichtung ent­ sprechend der Erfindung wird das Kristalldefektgebiet im Bodenabschnitt der zweiten Wanne gebildet. Das Kristallde­ fektgebiet fängt überschüssige Ladungsträger ein und verringert damit die Lebensdauer der überschüssigen Ladungsträger. Im Ergebnis dessen kann unter Verwendung dieses Verfahrens eine Halbleitereinrichtung erhalten werden, bei der zwischen der ersten Wanne des ersten Leitungstyps und dem Halbleitersubstrat keine gegenseitige Beeinflussung stattfindet, da, auch wenn eine große Anzahl von Minoritätsladungsträgern in die erste Wanne des ersten Leitungstyps in der Hauptoberfläche des Halbleitersubstrates implantiert wurde, diese Minoritäts­ ladungsträger in dem im Bodenabschnitt der zweiten Wanne des zweiten Leitungstyps angeordneten Kristalldefektgebiet eingefangen werden.

Claims (16)

1. Halbleitereinrichtung mit:
einem Halbleitersubstrat (1) eines ersten Leitungstyps mit einer Hauptoberfläche,
einer ersten Wanne (4) eines ersten Leitungstyps, die in der Hauptoberfläche des Halbleitersubstrates (1) angeordnet ist, wobei die erste Wanne (4) Seitenabschnitte und einen Boden­ abschnitt hat der sich von der Hauptoberfläche aus erstreckt, und
einer zweiten Wanne (6) eines zweiten Leitungstyps, die in der Hauptoberfläche des Halbleitersubstrates (1) derart angeordnet ist, daß sie die Seitenabschnitte und den Bodenabschnitt der ersten Wanne (4) umgibt, wobei ein Bodenabschnitt der zweiten Wanne (6) ein Kristalldefektgebiet (7) aufweist.
2. Halbleitereinrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß Seitenabschnitte der zweiten Wanne (6) des zweiten Leitungstyps ein Kristalldefektgebiet (7a, 7b) auf­ weisen.
3. Halbleitereinrichtung nach Anspruch 1 oder 2, gekennzeichnet durch eine dritte Wanne (5) eines zweiten Leitungstyps, die sich von der Hauptoberfläche aus erstreckt und zur zweiten Wanne (6) benachbart ist, wobei ein Bodenabschnitt der dritten Wanne ein Kristalldefektgebiet (7c) aufweist.
4. Halbleitereinrichtung nach Anspruch 3, dadurch gekenn­ zeichnet, daß auch ein Seitenabschnitt der dritten Wanne (5) ein Kristalldefektgebiet (7b) aufweist.
5. Halbleitereinrichtung nach einem der Ansprüche 1 bis 4, gekennzeichnet durch eine vierte Wanne (2) des ersten Leitungstyps, die sich von der Hauptoberfläche aus erstreckt und zur zweiten Wanne (6) benachbart ist.
6. Halbleitereinrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß Dotierungsionen des zweiten Lei­ tungstyps mit einer Dosis von mindestens 3×1013 cm-2 in den Bodenabschnitt der zweiten Wanne (6) implantiert sind.
7. Halbleitereinrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß Elemente, die nicht zur Leitung beitragen, mit einer Dosis von mindestens 3×1013 cm-2 in den Bodenabschnitt der zweiten Wanne (6) implantiert sind.
8. Halbleitereinrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die Elemente, die nicht zur Leitung beitragen, aus der aus Si, O, F und C bestehenden Gruppe ausgewählt sind.
9. Verfahren zur Herstellung einer Halbleitereinrichtung mit den Schritten:
Präparieren eines Halbleitersubstrates (1) eines ersten Leitungstyps,
Bilden einer ersten Wanne (4) eines ersten Leitungstyps in einer Hauptoberfläche des Halbleitersubstrates (1), die Seitenabschnitte und einen Bodenabschnitt aufweist und sich von der Hauptoberfläche aus erstreckt,
Bilden einer zweiten Wanne (6) eines zweiten Leitungstyps in der Hauptoberfläche des Halbleitersubstrates, die Seitenabschnitte und einen Bodenabschnitt aufweist und die Seitenabschnitte und den Bodenabschnitt der ersten Wanne (4) umgibt, und
Bilden eines Kristalldefektgebietes im Bodenabschnitt der zweiten Wanne (6).
10. Verfahren zur Herstellung einer Halbleitereinrichtung nach Anspruch 9, dadurch gekennzeichnet, daß der Bodenabschnitt der zweiten Wanne (6) und das Kristallde­ fektgebiet (7) gleichzeitig durch Implantation von Ionen eines zweiten Leitungstyps in die Hauptoberfläche des Halbleiter­ substrates (11) gebildet werden, die Dosis der Ionen des zweiten Leitungstyps mindestens 3×1013 cm-2 beträgt und die Implantationsenergie der Ionen des zweiten Leitungstyps als eine so hohe Energie gewählt ist, daß die Ionen des zweiten Leitungstyps im Bodenabschnitt der zweiten Wanne (6) verbleiben können.
11. Verfahren zur Herstellung einer Halbleitereinrichtung nach Anspruch 10, dadurch gekennzeichnet, daß die hohe Energie 1-5 MeV beträgt.
12. Verfahren zur Herstellung einer Halbleitereinrichtung nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, daß der Bodenabschnitt der zweiten Wanne (6) und das Kristallde­ fektgebiet (7) durch Implantation von Ionen des zweiten Lei­ tungstyps und Elementen, die nicht zum Leitungstyp beitragen, in die Hauptoberfläche des Halbleitersubstrates (1) gebildet werden,
die Dosis der Ionen des zweiten Leitungstyps als mindestens 1×1012 cm-2 gewählt wird, die Dosis der Elemente, die nicht zum Leitungstyp beitragen, zu mindestens 3×1013 cm-2 gewählt ist,
die Implantationsenergie der Ionen des zweiten Leitungstyps als eine so hohe Energie gewählt ist, daß die Ionen des zweiten Leitungstyps im Bodenabschnitt der zweiten Wanne (6) verblei­ ben können, und
die Implantationsenergie der Elemente, die nicht zum Leitungs­ typ beitragen, als eine so hohe Energie gewählt ist, daß die Elemente im Bodenabschnitt der zweiten Wanne (6) verbleiben können.
13. Verfahren zur Herstellung einer Halbleitereinrichtung nach Anspruch 12, dadurch gekennzeichnet, daß die Ionen des zweiten Leitungstyps und die Elemente, die nicht zum Leitungstyp bei­ tragen, mit einer Implantationsenergie von 1-5 MeV implantiert werden.
14. Verfahren zur Herstellung einer Halbleitereinrichtung nach einem der Ansprüche 9 bis 13, dadurch gekennzeichnet, daß die zweite Wanne (6) durch thermisches Diffundieren von Do­ tierungsionen des zweiten Leitungstyps gebildet wird, der Schritt des Bildens des Kristalldefektgebietes (7) am Bodenabschnitt der zweiten Wanne (6) durch Implantation von Elementen, die nicht zum Leitungstyp beitragen, in die Haupt­ oberfläche des Halbleitersubstrates (1) ausgeführt wird, die Dosis der Elemente, die nicht zum Leitungstyp beitragen, so gewählt wird, daß sie mindestens 3×1013 cm-2 beträgt, und die Implantationsenergie der Elemente, die nicht zum Leitungstyp beitragen, als eine so hohe Energie gewählt wird, daß die Elemente in Seitenabschnitten der zweiten Wanne (6) verbleiben können.
15. Verfahren zur Herstellung einer Halbleitereinrichtung nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, daß die Elemente, die nicht zum Leitungstyp beitragen, Elemente aus der aus Si, O, F und C gebildeten Gruppe sind.
16. Verfahren zur Herstellung einer Halbleitereinrichtung nach Anspruch 14 oder 15, dadurch gekennzeichnet, daß die hohe Energie 1-5 MeV beträgt.
DE4230687A 1991-11-20 1992-09-14 Halbleitereinrichtung und verfahren zu deren herstellung Ceased DE4230687A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP30472691 1991-11-20
JP4131082A JPH05198666A (ja) 1991-11-20 1992-05-22 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
DE4230687A1 true DE4230687A1 (de) 1993-05-27

Family

ID=26466018

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4230687A Ceased DE4230687A1 (de) 1991-11-20 1992-09-14 Halbleitereinrichtung und verfahren zu deren herstellung

Country Status (4)

Country Link
US (1) US5455437A (de)
JP (1) JPH05198666A (de)
KR (1) KR960006971B1 (de)
DE (1) DE4230687A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0813249A1 (de) * 1996-06-14 1997-12-17 Oki Electric Industry Co., Ltd. Halbleiterbauelement mit einer Isolationsdoppelwanne und deren Herstellungsmethode
EP0831518A1 (de) * 1996-09-05 1998-03-25 Matsushita Electronics Corporation Halbleiteranordnung und deren Herstellungsverfahren
EP0853343A2 (de) * 1997-01-13 1998-07-15 Nec Corporation Halbleiterspeicherbauteil mit neuartigem Layout-Muster
EP0912998A1 (de) * 1997-03-19 1999-05-06 Genus, Inc. Verfahren zur einrasteffect-verbesserung durch mev billi (vergrabene implantierte schicht zur lateralen isolation), sowie vergrabene schichtimplantation
US6107672A (en) * 1997-09-04 2000-08-22 Matsushita Electronics Corporation Semiconductor device having a plurality of buried wells

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3252557B2 (ja) * 1993-09-24 2002-02-04 ソニー株式会社 ウェルインウェル構造を有する半導体装置の製造方法
JPH07335870A (ja) * 1994-06-14 1995-12-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3386293B2 (ja) * 1995-08-02 2003-03-17 株式会社日立製作所 半導体集積回路装置の製造方法
JP3529549B2 (ja) * 1996-05-23 2004-05-24 東芝マイクロエレクトロニクス株式会社 半導体装置の製造方法
JPH10163421A (ja) * 1996-11-29 1998-06-19 Sanyo Electric Co Ltd 半導体集積回路
KR100228331B1 (ko) * 1996-12-30 1999-11-01 김영환 반도체 소자의 삼중웰 제조 방법
US6137148A (en) * 1998-06-26 2000-10-24 Elmos Semiconductor Ag NMOS transistor
JP3288361B2 (ja) * 1999-12-22 2002-06-04 エヌイーシーマイクロシステム株式会社 半導体記憶装置
US6440805B1 (en) * 2000-02-29 2002-08-27 Mototrola, Inc. Method of forming a semiconductor device with isolation and well regions
US6809014B2 (en) * 2001-03-14 2004-10-26 Micron Technology, Inc. Method to fabricate surface p-channel CMOS
US6900091B2 (en) * 2002-08-14 2005-05-31 Advanced Analogic Technologies, Inc. Isolated complementary MOS devices in epi-less substrate
US7294561B2 (en) * 2003-08-14 2007-11-13 Ibis Technology Corporation Internal gettering in SIMOX SOI silicon substrates
JP2006310625A (ja) * 2005-04-28 2006-11-09 Toshiba Corp 半導体記憶装置
DE102013218494B4 (de) * 2013-09-16 2021-06-02 Infineon Technologies Ag Halbleiterbauelement mit einer Passivierungsschicht und Herstellungsverfahren
JP6845688B2 (ja) * 2016-12-28 2021-03-24 ラピスセミコンダクタ株式会社 スイッチデバイス及びスイッチ回路
US10186586B1 (en) * 2017-09-26 2019-01-22 Sanken Electric Co., Ltd. Semiconductor device and method for forming the semiconductor device
US11164746B2 (en) * 2018-06-26 2021-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices and a semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4053925A (en) * 1975-08-07 1977-10-11 Ibm Corporation Method and structure for controllng carrier lifetime in semiconductor devices
DE3123949A1 (de) * 1980-06-17 1982-02-04 Westinghouse Electric Corp., 15222 Pittsburgh, Pa. Verfahren zur herstellung von halbleiteranordnungen durch ionenimplantation
US4716451A (en) * 1982-12-10 1987-12-29 Rca Corporation Semiconductor device with internal gettering region
US4920396A (en) * 1987-04-13 1990-04-24 Nissan Motor Company, Limited CMOS having buried layer for carrier recombination

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3899793A (en) * 1968-08-24 1975-08-12 Sony Corp Integrated circuit with carrier killer selectively diffused therein and method of making same
GB1334520A (en) * 1970-06-12 1973-10-17 Atomic Energy Authority Uk Formation of electrically insulating layers in semiconducting materials
GB1525936A (en) * 1975-11-21 1978-09-27 Texas Instruments Ltd Transistor and integrated circuit manufacture
US4259683A (en) * 1977-02-07 1981-03-31 General Electric Company High switching speed P-N junction devices with recombination means centrally located in high resistivity layer
JPS5459074A (en) * 1977-10-20 1979-05-12 Toshiba Corp Semiconductor device
JPS54138380A (en) * 1978-04-19 1979-10-26 Mitsubishi Electric Corp Manufacture for planar type high speed switching thyristor
US4278475A (en) * 1979-01-04 1981-07-14 Westinghouse Electric Corp. Forming of contoured irradiated regions in materials such as semiconductor bodies by nuclear radiation
JPS55156362A (en) * 1979-05-24 1980-12-05 Chiyou Lsi Gijutsu Kenkyu Kumiai Complementary mos semiconductor device and manufacture thereof
EP0023656B1 (de) * 1979-07-23 1984-05-09 Kabushiki Kaisha Toshiba Halbleitervorrichtung zur Ladungsspeicherung
US4656493A (en) * 1982-05-10 1987-04-07 General Electric Company Bidirectional, high-speed power MOSFET devices with deep level recombination centers in base region
JPS5976431A (ja) * 1982-10-22 1984-05-01 Fujitsu Ltd 半導体装置及びその製造方法
US4710477A (en) * 1983-09-12 1987-12-01 Hughes Aircraft Company Method for forming latch-up immune, multiple retrograde well high density CMOS FET
US4633289A (en) * 1983-09-12 1986-12-30 Hughes Aircraft Company Latch-up immune, multiple retrograde well high density CMOS FET
US4684413A (en) * 1985-10-07 1987-08-04 Rca Corporation Method for increasing the switching speed of a semiconductor device by neutron irradiation
JPS632370A (ja) * 1986-06-23 1988-01-07 Nissan Motor Co Ltd 半導体装置
US5097308A (en) * 1990-03-13 1992-03-17 General Instrument Corp. Method for controlling the switching speed of bipolar power devices
US5070381A (en) * 1990-03-20 1991-12-03 Texas Instruments Incorporated High voltage lateral transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4053925A (en) * 1975-08-07 1977-10-11 Ibm Corporation Method and structure for controllng carrier lifetime in semiconductor devices
DE3123949A1 (de) * 1980-06-17 1982-02-04 Westinghouse Electric Corp., 15222 Pittsburgh, Pa. Verfahren zur herstellung von halbleiteranordnungen durch ionenimplantation
US4716451A (en) * 1982-12-10 1987-12-29 Rca Corporation Semiconductor device with internal gettering region
US4920396A (en) * 1987-04-13 1990-04-24 Nissan Motor Company, Limited CMOS having buried layer for carrier recombination

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Wong,H., Cheung, N.W., et al.:Proximity gettering with mega-electron-volt earbon and oxygen implations, in US-Z.: Appl. Phys. Lett.52, No.12, March 1988, S.1023-1025 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0813249A1 (de) * 1996-06-14 1997-12-17 Oki Electric Industry Co., Ltd. Halbleiterbauelement mit einer Isolationsdoppelwanne und deren Herstellungsmethode
US6124623A (en) * 1996-06-14 2000-09-26 Oki Electric Industry Co., Ltd. Semiconductor device having channel stop regions
US6180455B1 (en) 1996-06-14 2001-01-30 Oki Electric Industry Co., Ltd. Semiconductor device and method of manufacturing the same
EP0831518A1 (de) * 1996-09-05 1998-03-25 Matsushita Electronics Corporation Halbleiteranordnung und deren Herstellungsverfahren
US6066522A (en) * 1996-09-05 2000-05-23 Matsushita Electronics Corporation Semiconductor device and method for producing the same
EP0853343A2 (de) * 1997-01-13 1998-07-15 Nec Corporation Halbleiterspeicherbauteil mit neuartigem Layout-Muster
EP0853343A3 (de) * 1997-01-13 2000-04-12 Nec Corporation Halbleiterspeicherbauteil mit neuartigem Layout-Muster
EP0912998A1 (de) * 1997-03-19 1999-05-06 Genus, Inc. Verfahren zur einrasteffect-verbesserung durch mev billi (vergrabene implantierte schicht zur lateralen isolation), sowie vergrabene schichtimplantation
EP0912998A4 (de) * 1997-03-19 2005-04-20 Varian Semiconductor Equipment Verfahren zur einrasteffect-verbesserung durch mev billi (vergrabene implantierte schicht zur lateralen isolation), sowie vergrabene schichtimplantation
US6107672A (en) * 1997-09-04 2000-08-22 Matsushita Electronics Corporation Semiconductor device having a plurality of buried wells

Also Published As

Publication number Publication date
US5455437A (en) 1995-10-03
KR930011239A (ko) 1993-06-24
JPH05198666A (ja) 1993-08-06
KR960006971B1 (ko) 1996-05-25

Similar Documents

Publication Publication Date Title
DE4230687A1 (de) Halbleitereinrichtung und verfahren zu deren herstellung
DE10340131B4 (de) Halbleiterleistungsbauteil mit Ladungskompensationsstruktur und monolithisch integrierter Schaltung, sowie Verfahren zu dessen Herstellung
DE3720156C2 (de)
DE4223272C2 (de) Halbleitervorrichtung mit einer Wannenstruktur und Verfahren zu deren Herstellung
DE4233236C2 (de) Halbleitereinrichtung mit einem Wannenbereich für einen MOS-Transistor und Herstellungsverfahren dafür
DE19632110C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
EP0103043B1 (de) CMOS-Speicherzelle mit potentialmässig schwebendem Speichergate
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2756855A1 (de) Verfahren zum herstellen einer matrix aus speicherzellen mit hoher speicherkapazitaet
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
DE19526183C1 (de) Verfahren zur Herstellung von mindestens zwei Transistoren in einem Halbleiterkörper
DE2253702B2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE4114000C2 (de) Halbleitereinrichtung und Herstellungsverfahren dafür
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE102016202110B4 (de) Halbleiterstruktur mit Backgate-Gebieten und Verfahren für ihre Herstellung
DE69735323T2 (de) Halbleiteranordnung und deren Herstellungsverfahren
DE4444686A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19710233A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE3340143A1 (de) Vergrabene durchbruchdiode in einer integrierten schaltung und verfahren zur herstellung derselben
DE10116800A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2406807B2 (de) Integrierte Halbleiterschaltung
DE3432801C2 (de)
DE2318179C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE19957123B4 (de) Verfahren zur Herstellung einer Zellenanordnung für einen dynamischen Halbleiterspeicher

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21/761

8131 Rejection