DE602004011353T2 - Verfahren zur Herstellung einer verspannten Silizium-Schicht auf einem Substrat und Zwischenprodukt - Google Patents

Verfahren zur Herstellung einer verspannten Silizium-Schicht auf einem Substrat und Zwischenprodukt Download PDF

Info

Publication number
DE602004011353T2
DE602004011353T2 DE602004011353T DE602004011353T DE602004011353T2 DE 602004011353 T2 DE602004011353 T2 DE 602004011353T2 DE 602004011353 T DE602004011353 T DE 602004011353T DE 602004011353 T DE602004011353 T DE 602004011353T DE 602004011353 T2 DE602004011353 T2 DE 602004011353T2
Authority
DE
Germany
Prior art keywords
layer
strained silicon
sige
wafer
intermediate product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE602004011353T
Other languages
English (en)
Other versions
DE602004011353D1 (de
Inventor
Yves-Matthieu Le Vaillant
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of DE602004011353D1 publication Critical patent/DE602004011353D1/de
Application granted granted Critical
Publication of DE602004011353T2 publication Critical patent/DE602004011353T2/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Weting (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Waferstruktur mit einer verspannten Siliziumschicht und ein Zwischenprodukt zur Herstellung solch einer Waferstruktur.
  • Die Herstellung von Strukturen mit einer verspannten Siliziumschicht sind für die Mikroelektronik und Optoelektronik sehr interessant, da verspannte Siliziumschichten aufgezeichnete elektronische Eigenschaften aufweisen, wie eine erhöhte Trägerbeweglichkeit, welche zu einer hohen Wirksamkeit der elektronischen Produkte führt, die solche Schichten verwenden. Herkömmliche Verfahren zur Herstellung von Strukturen mit verspannten Siliziumschichten sind sehr komplex und zeitaufwändig. Insbesondere ist es bekannt, eine SiGe-Pufferschicht auf einem Siliziumsubstrat mit einem sich stufenweise erhöhenden Germaniumanteil epitaktisch aufzuwachsen. Die SiGe-Pufferschicht wird normalerweise bei solchen Technologien über einem relativ langen Zeitraum aufwachsen, mit nur geringen Änderungen des Germaniumgehalts, um am Ende dieser Epitaxie einen Zustand mit einer so geringen Versetzungsdichte wie möglich auf der Oberseite der SiGe-Schicht zu erzielen. Anschließend wird eine entspannte SiGe-Schicht mit einer konstanten Germaniumkonzentration entsprechend der höchsten Germaniumkonzentration der SiGe-Pufferschicht auf der SiGe-Pufferschicht gebildet. Danach wird darauf eine verspannte Siliziumschicht gebildet.
  • Bei dieser Technologie sind die Anforderungen, auf der einen Seite verspannte Siliziumstrukturen mit hoher Qualität zu erhalten und auf der anderen Seite eine hohe Produktivität zu erzielen, antagonistisch, da für eine hohe Qualität zeitaufwändige Verfahrensschritte notwendig sind.
  • Bei einem anderen Verfahren zur Herstellung von SGOI(Silicon-Germanium-on-Insulator)-Strukturen wird eine entspannte SiGe-Schicht, welche auf einem Siliziumträgersubstrat gebildet ist, von dem Substrat durch die so genannte SmartCut®-Technologie abgespalten. Anschließend wird ein verspanntes epitaktisches Silizium auf der abgespalteten SiGe-Schicht gebildet. Die Herstellung solcher SGOI-Schichten ist auch sehr zeitaufwändig und komplex, da die Bildung der SiGe-Schicht für jedes neue Wafererzeugnis wiederholt werden muss. Das bedeutet für jede neue Struktur sind wenigstens zwei Epitaxien notwendig.
  • Die obigen Technologien weisen den Nachteil auf, dass neben der notwendigen Wiederholung der komplexen Verfahrensschritte die Schwierigkeit auftritt, die ursprünglichen Substrate, von welchen ein Teil abgesplittert bzw. abgespalten wurde, wieder zu verwenden. Chemische mechanische Polierschritte und/oder chemische Ätzschritte wurden angewandt, um das ursprüngliche Substrat in einen Zustand zu bringen, in welchem es erneut aufgebracht werden kann. Zur Wiederverwendung muss die Dicke des ursprünglichen Wafer beträchtlich in zeitaufwändigen Schritten reduziert werden, um die Oberflächenrauhigkeit zu reduzieren und um ein Stufenprofil, welches sich an dem Rand der Wafer gebildet hat, zu entfernen. Es ist des Weiteren schwierig, nur ein chemisches Ätzen anzuwenden, da der Ätzschritt nicht selektiv genug ist, die Zwischenfläche zwischen der SiGe-Schicht mit der sich stufenweise ändernden Zusammensetzung und dem Siliziumsubstrat darunter zu erkennen. Es ist daher notwendig, chemisch-mechanisches Polieren einzusetzen, ergänzend oder als ein Ersatz für chemisches Ätzen, welches eine sehr schlechte Reproduzierbarkeit und Effizienz besitzt.
  • In der WO 2004 019 404 ist ein Verfahren beschrieben, wobei schützende Schichten, wie Stopschichten, verwendet werden, um eine Schicht unter der wiederverwendeten Schicht während der Wiederverwendung zu schützen. Obwohl solche Stoppschichten geeignet sind, eine SiGe-Pufferschicht auf einem Donor- oder Trägersubstrat zu schützen, kann dieses Verfahren nicht alle Probleme lösen, die mit dem Stand der Technik verbunden sind.
  • Insbesondere bildet die SiGe-Pufferschicht, welche der Gegenstand einer Vielzahl von technologischen Schritten ist, eine Quelle für Versetzungen, so dass Langzeitepitaxien notwendig sind, um einen neuen geeigneten Donorwafer zu bilden, um einen Zustand zu erzielen, in welchem die Versetzungsdichte stark reduziert ist, und um eine gute Basis für eine Bildung einer verspannten Siliziumschicht mit hoher Qualität zu erzielen.
  • In einer anderen Annäherung wird nur ein Teil der entspannten SiGe-Schicht auf ein anderes Substrat übertragen und wird weiter darauf aufgewachsen, um eine gute Basis für eine verspannte Siliziumschicht zu bilden. Durch diese Technologie kann eine weitere Bildung einer Pufferschicht eliminiert werden, was zu einer erhöhten Produktivität des Verfahrens und zu der Eliminierung des Risikos einer Bildung von Versetzungen durch die Pufferschicht führt.
  • Wie oben erwähnt, ist jedoch eine wiederholte SiGe-Epitaxie auf der übertragenen SiGe-Schicht schwierig zu steuern, was zu einer schlechten Produktivität solcher Verfahren führt.
  • Zum Beispiel die Oberflächenvorbehandlung der SiGe-Schichten vor der epitaktischen SiGe-Abscheidung schwieriger als die Abscheidung von verspanntem Si.
  • Es ist daher der Gegenstand der vorliegenden Erfindung, ein Verfahren und ein Zwischenprodukt des Verfahrens bereitzustellen, welches eine wirksame Herstellung einer Struktur mit einer verspannten Siliziumschicht ermöglicht, wobei ein Donor- oder Trägersubstrat in dem Verfahren verwendet wird, das mit einer hohen Reproduzierbarkeit wiederverwendet werden kann.
  • Dieser Gegenstand wird durch ein Verfahren zur Herstellung einer Waferstruktur mit einer verspannten Siliziumschicht gelöst, umfassend: Bereitstellen eines Prototypwafers, umfassend ein Trägersubstrat, wenigstens eine Isolatorschicht, gebildet auf dem Trägersubstrat, und mit einer verspannten Siliziummusterschicht darauf; epitaktisches Aufwachsen einer entspannten SiGe-Schicht auf der verspannten Siliziummusterschicht; epitaktisches Aufwachsen einer verspannten Siliziumnutzschicht auf der SiGe-Hilfsschicht; und Abspalten der Struktur an einer vorbestimmten Spaltfläche, welche in der SiGe-Hilfsschicht erzeugt wurde.
  • Gemäß der erfinderischen Idee umfasst das Verfahren zur Herstellung der Waferstruktur mit einer verspannten Siliziumschicht zwei Hauptschritte: die Herstellung des Prototypwafers, welcher ein Modell bzw. Muster für eine Nutzstruktur bildet, und die Bildung der Nutzstruktur durch das Verdoppeln oder Klonen der Eigenschaften der verspannten Siliziummusterschicht des Prototypwafers, durch das Bilden der verspannten Siliziumnutzschicht. Unter Verwendung des erfindungsgemäßen Verfahrens können die Eigenschaften der verspannten Siliziummusterschicht direkt auf die verspannte Siliziumnutzschicht übertragen werden, durch die Verwendung der SiGe-Hilfsschicht als eine Übertragungsschicht zwischen den verspannten Siliziumschichten. Durch eine einfache Aufeinanderfolge der verspannten Siliziummusterschicht, der SiGe-Hilfsschicht und der verspannten Siliziumnutzschicht, kann die verspannte Siliziumnutzschicht mit einer hohen Qualität in einem sehr kurzen Zeitraum gebildet werden. Es ist des Weiteren relativ einfach, eine Nutzstruktur von dem Prototypwaferteil der Struktur abzuspalten und anschließend mit beiden Strukturen separat fortzufahren.
  • Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung umfasst das Verfahren des Weiteren: Entfernen eines restlichen Teils der SiGe-Hilfsschicht von der verspannten Siliziumnutzschicht nach dem Spaltungsschritt. Dieser Schritt ermöglicht das Wiederverwenden der abgespalteten Nutzstruktur. Es ist sehr komfortabel, die Nutzstruktur wie derzuverwenden, aufgrund der hohen Ätzselektivität zwischen der entspannten SiGe-Hilfsschicht und der verspannten Siliziumnutzschicht.
  • In einem vorteilhaften Beispiel der Erfindung wird die verspannte Siliziummusterschicht des Weiteren epitaktisch aufgewachsen, bevor die SiGe-Hilfsschicht darauf aufgewachsen wird. Die weitere aufgewachsene verspannte epitaktische Siliziumschicht ist in der Lage, den Verlust der Dicke der verspannten Siliziumschicht während eines Wiederverwendungsschrittes zu kompensieren, welcher von einer nicht perfekten Ätzselektivität resultieren kann.
  • In noch einer bevorzugten Ausführungsform der Erfindung umfasst das Verfahren des Weiteren: Implantieren der SiGe-Hilfsschicht, um darin die vorbestimmten Spaltflächen zu bilden. Das Implantieren kann eine gut definierte vorbestimmte Spaltfläche erzeugen, welche mechanisch, thermisch oder unter Verwendung von Schockwellen oder anderen Kräften wirkungsvoll aufgespalten werden kann.
  • Gemäß eines weiteren Beispiels der Erfindung umfasst das Verfahren des Weiteren: Binden eines zweiten Wafers an die verspannte Siliziumnutzschicht. Der zweite Wafer verleiht der verspannten Siliziumnutzschicht eine gute Stabilität während des Spaltschrittes und kann eine gute Basis für die verspannte Siliziumnutzschicht während der weiteren Verwendung bilden.
  • Es ist des Weiteren vorteilhaft, dass das Verfahren des Weiteren umfasst: Aufwachsen einer SiGe-Nutzschicht auf der verspannten Siliziumnutzschicht vor dem Spaltschritt. Auf diese Weise kann eine SGOI(Silicon-Germanium-on-Insulator)-Nutzstruktur nach dem Spaltschritt gebildet werden.
  • In einem anderen Beispiel der Erfindung umfasst das Verfahren des Weiteren: Binden eines zweiten Wafers an die SiGe-Nutzschicht. Der zweite Wafer kann eine gute Basis für die spätere Nutzstruktur bilden und kann während des Spaltschrittes eine gute Stabilität bereitstellen.
  • Vorzugsweise umfasst das Bereitstellen des Prototypwafers das Bereitstellen einer SOI-Struktur, bestehend aus einem Silikonträgersubstrat, wenigstens einer Isolatorschicht und der verspannten Siliziummusterschicht direkt auf der Isolatorschicht. Diese Struktur muss nur einmal auf eine herkömmliche Weise, wie oben beschrieben, erzeugt werden, und kann viele Male als ein Muster zum Duplizieren der Eigenschaften der verspannten Siliziummusterschicht dienen.
  • In einer anderen Variante der Erfindung umfasst das Bereitstellen des Prototypwafers das Bereitstellen einer SGOI-Struktur, bestehend aus einem Silikonträgersubstrat, wenigstens einer Isolatorschicht, und einer SiGe-Schicht und einer verspannten Siliziummusterschicht. Dies Struktur kann auch auf eine herkömmliche Weise gebildet werden, wobei die Verspannung der verspannten Siliziummusterschicht von der Germaniumkonzentration der SiGe-Schicht abhängig ist. Die Struktur muss nur einmal hergestellt werden und kann viele Male zum Klonen oder Duplizieren der Eigenschaften der verspannten Siliziummusterschicht verwendet werden.
  • Es ist des Weiteren vorteilhaft, wenn das Verfahren des Weiteren umfasst: Entfernen eines restlichen Teils der SiGe-Hilfsschicht von der verspannten Siliziummusterschicht nach dem Spaltschritt. Dies ermöglicht das Wiederverwenden des Prototypwafers nach dem Spaltschritt. Es ist sehr komfortabel, die SiGe-Hilfsschicht von der verspannten Siliziummusterschicht zu entfernen, da eine gute Ätzselektivität zwischen diesen Schichten vorhanden ist.
  • Der Gegenstand der Erfindung wird des Weiteren durch ein Zwischenprodukt zur Herstellung einer Waferstruktur mit einer verspannten Siliziumschicht gelöst, umfassend: einen Prototypwafer, umfassend ein Trägersubstrat und eine verspannte Siliziummusterschicht, eine entspannte SiGe-Hilfsschicht auf der verspannten Siliziummusterschicht, wobei eine vorbestimmte Spaltfläche in der entspannten SiGe-Hilfsschicht gebildet wird; und eine verspannte Siliziumnutzschicht auf der SiGe-Hilfsschicht. Die Dicke der SiGe-Hilfsschicht sollte ausreichend sein, um die Defekte, die durch das Implantieren und Spalten induziert werden, einzubauen, typischerweise > 200 nm.
  • In dem Zwischenprodukt werden die Eigenschaften der verspannten Siliziummusterschicht direkt auf die verspannte Siliziumnutzschicht übertragen oder dupliziert. Das Zwischenprodukt bildet eine Struktur, welche einfach entlang der vorbestimmten Spaltfläche, welche in der entspannten SiGe-Hilfsschicht gebildet ist, abgespalten werden kann, so dass die verspannte Siliziumnutzschicht nach dem Abspalten separat von dem Prototypwafer verwendet werden kann.
  • In noch einer anderen Ausführungsform der vorliegenden Erfindung umfasst das Zwischenprodukt des Weiteren einen zweiten Wafer, welcher an die verspannte Siliziumnutzschicht gebunden ist. Der zweite Wafer kann einen guten Träger für die verspannte Siliziumnutzschicht während des Spaltschrittes und/oder nach dem Spalten bilden.
  • In einem anderen vorteilhaften Beispiel der Erfindung umfasst das Zwischenprodukt des Weiteren eine SiGe-Nutzschicht auf der verspannten Siliziumnutzschicht. Mit dieser Struktur kann eine SGOI(Silicon-Germanium-on-Insulator)-Nutzstruktur nach dem Spaltschritt gebildet werden.
  • Vorzugsweise umfasst das Zwischenprodukt des Weiteren eine weitere aufgewachsene verspannte Siliziumschicht zwischen der verspannten Siliziummusterschicht und der SiGe-Hilfsschicht. Die weitere aufgewachsene verspannte Siliziumschicht kann helfen, die Änderungen der Dicke der verspannten Siliziummusterschicht während eines Wiederverwendungsschrittes des Prototypwafers zu kompensieren.
  • Gemäß einer bevorzugten Variante der Erfindung ist der Prototypwafer ein SOI-Wafer, bestehend aus einem Siliziumträgersubstrat, wenigstens einer Isolatorschicht und der verspannten Siliziummusterschicht. Diese Art des Prototypwafers wird nur einmal auf eine herkömmliche Weise gebildet und kann dann einige Male verwendet werden, um die Information von der verspannten Siliziummusterschicht auf die verspannte Siliziumnutzschicht der erfindungsgemäßen Struktur zu übertragen.
  • In noch einem weiteren Beispiel der Erfindung ist der Prototypwafer ein SGOI-Wafer, bestehend aus Siliziumträgersubstrat, wenigstens einer Isolatorschicht, einer SiGe-Schicht und der verspannten Siliziummusterschicht. Die Eigenschaften der verspannten Siliziummusterschicht solch eines Prototypwafers können durch den Germaniumgehalt der SiGe-Schicht des Prototypwafers gesteuert werden. Dieser Prototypwafer muss nur einmal hergestellt werden und kann sehr häufig verwendet werden, um die Eigenschaften der verspannten Siliziummusterschicht zu klonen, indem die verspannte Siliziumnutzschicht gebildet wird.
  • Für ein vollständiges Verständnis der Erfindung sollte man auf die Ausführungen zurückgreifen, welcher in größerem Detail in den begleitenden Zeichnungen dargestellt sind und welche im folgenden als Beispiele der Erfindung beschrieben sind. In den Zeichnungen zeigt:
  • 1 eine schematische Ansicht eines Prototypwafers der vorliegenden Erfindung;
  • 2 eine schematische Ansicht eines anderen Prototypwafers der vorliegenden Erfindung;
  • 3 den Prototypwafer aus 1 nach der Bildung einer verspannten Siliziummusterschicht;
  • 4 zeigt die Struktur aus 3 nach der Bildung einer entspannten SiGe-Hilfsschicht;
  • 5 die Struktur aus 4 nach der Bildung einer verspannten Siliziumnutzschicht;
  • 6 die Struktur aus 5 während eines Implantierschrittes;
  • 7 die Struktur aus 6 nach der Bildung einer SiGe-Nutzschicht;
  • 8 die Struktur aus 7, gebunden an einen zweiten Wafer;
  • 9 ein Teil der Struktur aus 8 nach dem Abspalten;
  • 10 die Struktur aus 9 nach der Entfernung eines restlichen Teils der früheren SiGe-Hilfsschicht;
  • 11 einen anderen abgespalteten Teil der Struktur aus 8; und
  • 12 eine schematische Ansicht der Struktur aus 11 nach der Entfernung eines restlichen Teils der früheren SiGe-Hilfsschicht.
  • Bezug nehmend auf die Zeichnungen zeigt 1 schematisch eine Ansicht eines SOI-Prototypwafers 4. Der Prototypwafer 4 besteht aus einem Siliziumsubstrat 1, einer Isolatorschicht 2, welche darauf gebildet ist, und welche auf der Oberseite eine verspannte Siliziummusterschicht 3 aufweist. Das Siliziumsubstrat 1 trägt den Isolator 2 und die verspannte Siliziumschicht 3. Die Isolatorschicht 2 besteht in dem dargestellten Beispiel aus Siliziumdioxid und kann in anderen Beispielen der Erfindung Siliziumnitrid oder anderes isolierendes Material oder isolierende Materialien umfassen.
  • Die verspannte Siliziummusterschicht 3 wurde auf dem Prototypwafer z. B. durch ein SmartCut®-Verfahren gebildet. Alternativ kann die Schicht 3 in anderen Beispielen der Er findung durch ein anderes Verfahren, welches im Stand der Technik bekannt ist, gebildet werden.
  • 2 zeigt schematisch eine Ansicht eines weiteren Prototypwafers 6, bestehend aus einem Siliziumsubstrat 1, einer Isolatorschicht 2, einer SiGe-Schicht 5 und mit einer verspannten Siliziummusterschicht 3 auf der Oberseite. Der Germaniumgehalt der entspannten SiGe-Schicht 5 bestimmt die Verspannung der verspannten Siliziummusterschicht 3 auf der Oberseite der entspannten SiGe-Schicht 5. Der Prototypwafer 6 kann gebildet werden unter Verwendung des so genannten SmartCut®-Verfahrens oder durch jedes andere Verfahren, welches im Stand der Technik bekannt ist.
  • 3 zeigt schematisch den Prototypwafer 4 aus 1 nach der Bildung einer weiteren aufgewachsenen verspannten Siliziummusterschicht 7. Die Eigenschaften der weiteren aufgewachsenen verspannten Siliziummusterschicht 7 sind an die Eigenschaften der verspannten Siliziummusterschicht 3 angepasst. Die weitere aufgewachsene verspannte Siliziummusterschicht 7 erhöht wirksam die Dicke der verspannten Siliziummusterschicht 3, um jeden Dickeverlust während einer späteren Wiederverwendung des Prototypwafers zu kompensieren.
  • 4 zeigt schematisch die Struktur aus 3 nach der Bildung einer entspannten SiGe-Hilfsschicht 8 auf der weiteren aufgewachsenen verspannten Siliziummusterschicht 7. Die entspannte SiGe-Hilfsschicht 8 besitzt in dem dargestellten Beispiel einen konstanten Germaniumgehalt.
  • 5 zeigt schematisch die Struktur aus 4 nach der Bildung einer verspannten Siliziumnutzschicht 11 auf der entspannten SiGe-Hilfsschicht. Die verspannte Siliziumnutzschicht 11 weist Verspannungseigenschaften auf, welche an die Verspannungseigenschaften der verspannten Siliziummusterschicht 7 angepasst sind. Die Eigenschaften der verspannten Siliziumschichten 7 und 11 werden mittels der entspannten SiGe-Hilfsschicht zwischen den verspannten Siliziumschichten 7 und 11 dupliziert bzw. geklont. 5 zeigt ein Zwischenprodukt der vorliegenden Erfindung, bestehend aus dem Prototypwafer 4, der entspannten SiGe-Hilfsschicht 8 und mit der verspannten Siliziumnutzschicht 11 auf der Oberseite.
  • 6 zeigt schematisch die Struktur aus 5 während des Implantierschrittes, wobei die Arten 10 in eine bestimmten Tiefe der entspannten SiGe-Hilfsschicht 8 implantiert ist, wodurch darin eine vorbestimmte Spaltfläche 9 gebildet wird. An der vorbestimmten Spaltflä che 9 wird die Struktur der SiGe-Schicht geschwächt, so dass eine mechanische Kraft, ein thermischer Einfluss oder Schockwellen angewandt werden können, um die Struktur aus 6 an der vorbestimmten Spaltfläche zu delaminieren.
  • 7 zeigt schematisch die Struktur aus 6 nach der Bildung einer SiGe-Nutzschicht 12 auf der verspannten Siliziumnutzschicht 11. Die SiGe-Nutzschicht 12 bildet später zusammen mit der verspannten Siliziumnutzschicht 11 wenigstens ein Teil einer Nutzstruktur, wie eine SGOI(Silicon-Germanium-on-Insulator)-Nutzstruktur.
  • 8 zeigt schematisch die Struktur aus 7, gebunden an die SiGe-Nutzschicht mit einem zweiten Wafer 13. Der zweite Wafer 13 bildet während des Spaltens der Struktur aus 8 einen Träger für die SiGe-Nutzschicht 12 und die verspannte Siliziumnutzschicht 11 und ist anschließend ein guter Träger für die SiGe-Nutzschicht 12 und die verspannte Siliziumnutzschicht 11.
  • Die Struktur aus 8 wird nach dem Bindeschritt gespalten, z. B. durch eine mechanische Kraft, durch einen thermischen Einfluss, durch Schockwellen oder durch eine Kombination solcher Einflüsse. Die Struktur aus 8 wird entlang der vorbestimmten Spaltfläche 9 aufgespalten, was zu den in 9 oder in 11 dargestellten Strukturen führt.
  • 9 zeigt schematisch einen abgespaltenen Teil aus der 8 nach dem Spaltschritt. Der erste abgespaltene Teil besteht aus dem zweiten Wafer 13, der SiGe-Nutzschicht, der verspannten Siliziumnutzschicht 11 und einem restlichen Teil 14 der früheren entspannten SiGe-Hilfsschicht 8. Obwohl die Oberfläche des restlichen Teils 14, welcher in 9 dargestellt ist, relativ flach ist, kann die Oberfläche sehr rau sein. Es ist daher vorteilhaft, wenigstens die Oberfläche des restlichen Teils 14 abzuflachen. Die Entfernung der rauen Oberflächenstruktur kann durch einen chemisch-mechanischen Polierschritt oder durch selektives chemisches Ätzen oder durch eine Kombination dieser Mittel durchgeführt werden.
  • 10 zeigt schematisch die Struktur der 9 nach der Entfernung des restlichen Teils 14 von der früheren entspannten SiGe-Hilfsschicht 8. Der restliche Teil 14 wird in dem dargestellten Beispiel durch einen chemischen Ätzschritt entfernt, unter Verwendung der hohen Selektivität von ungefähr 1:30 zwischen dem Material der früheren entspannten SiGe-Hilfsschicht 8 und der verspannten Siliziumnutzschicht 11, z. B. unter Verwendung einer Ch3COOH/H2O2/H2O-Lösung mit entsprechender Konzentration von 4/30/0,25 oder NH4OH/H2O2/H2O-Lösung mit der jeweiligen Konzentration von 1/1/5.
  • 11 zeigt schematisch einen zweiten Teil der Struktur der 8 nach dem Spalten. Die Struktur in 11 besteht aus dem Siliziumträgersubstrat 1, der Isolatorschicht 2, dem verspannten Siliziummuster 3, der weiteren aufgewachsenen verspannten Siliziummusterschicht 7 und eines restlichen Teils 15 der früheren entspannten SiGe-Schicht 8. Wie oben in Bezug auf das restliche Teil 14 erwähnt, kann die Oberfläche des restlichen Teils 15 auch relativ rau sein, so dass ein Recycling wenigstens der Oberfläche dieser Schicht 15 notwendig ist.
  • 12 zeigt schematisch die Struktur aus 11 nach einem Wiederverwendungsschritt, wobei der restliche Teil 15 der früheren entspannten SiGe-Hilfsschicht 8 entfernt wurde. Der restliche Teil 15 wird vorzugsweise durch einen selektiven chemischen Ätzschritt entfernt, unter Verwendung der hohen Ätzselektivität des Materials der früheren entspannten SiGe-Hilfsschicht 8 und der weiteren aufgewachsenen verspannten Siliziummusterschicht 7 mit ungefähr 1:30. Die Struktur aus 12 kann anschließend wiederverwendet werden, um eine neue entspannte SiGe-Hilfsschicht darauf zu bilden, wie in 4 dargestellt, um das gesamte Verfahren zur Duplizierung der Eigenschaften der verspannten Siliziummusterschicht 3 zu wiederholen.
  • Obwohl die Schritte des erfindungsgemäßen Verfahrens in 3 bis 12 dargestellt sind und beschrieben wurden, um an dem Prototypwafer 4 aus 1 durchgeführt zu werden, können diese Schritte auch auf den Prototypwafer 6 aus 2 oder auf einen anderen Prototypwafer mit wenigstens einem Trägersubstrat und einer verspannten Siliziumschicht angewandt werden, welche als eine verspannte Siliziummusterschicht im Sinne der vorliegenden Erfindung verwendet werden kann.

Claims (16)

  1. Verfahren zur Herstellung einer Waferstruktur mit einer verspannten Siliziumschicht (strained silicon layer), umfassend: Bereitstellen eines Prototyp-Wafers (4, 6), welcher ein Trägersubstrat (1) umfasst, wenigstens eine Isolierschicht (2), welche auf dem Trägersubstrat (1) gebildet ist und welche auf der Oberseite eine verspannte Siliziummusterschicht (silicon model layer) (3) aufweist; Epitaktisches Aufwachsen einer entspannten (relaxed) SiGe-Hilfsschicht (8) auf der verspannten Siliziummusterschicht (3); Epitaktisches Aufwachsen einer verspannten Siliziumnutzschicht (11) auf der SiGe-Hilfsschicht (8) und Spalten der Struktur an einer vorbestimmten Spaltfläche (9), welche in der SiGe-Hilfsschicht (8) erzeugt wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Verfahren des weiteren umfasst: Entfernen eines restlichen Teils der SiGe-Hilfsschicht (8) von der verspannten Siliziumnutzschicht (11) nach dem Spaltungsschritt.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die verspannte Siliziummusterschicht (3) des weiteren epitaktisch aufgewachsen wird, bevor die SiGe-Hilfsschicht (8) darauf aufwächst.
  4. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Verfahren des weiteren umfasst: Implantieren der SiGe-Hilfsschicht (8), um darin die vorbestimmte Spaltfläche (9) zu erzeugen.
  5. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Verfahren des weiteren umfasst: Bonden eines zweiten Wafers an die verspannte Siliziumnutzschicht (11).
  6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das Verfahren des weiteren umfasst: Aufwachsen einer SiGe-Nutzschicht (12) auf der verspannten Siliziumnutzschicht (11) vor dem Spaltschritt.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass das Verfahren des weiteren umfasst: Bonden eines zweiten Wafers an die SiGe-Nutzschicht (12).
  8. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Bereitstellen des Prototyp-Wafers (6) das Bereitstellen einer SOI-Strukur umfasst, bestehend aus einem Siliziumträgersubstrat (1), wenigstens einer Isolatorschicht (2) und der verspannten Siliziummusterschicht (3) direkt auf der Isolatorschicht (2).
  9. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Bereitstellen des Prototyp-Wafers (6) das Bereitstellen einer SGOI-Struktur umfasst, bestehend aus einem Siliziumträgersubstrat (1), wenigstens einer Isolatorschicht (2), einer SiGe-Schicht (5) und der verspannten Siliziummusterschicht (3).
  10. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Verfahren des weiteren umfasst: Entfernen eines restlichen Teils der SiGe-Hilfsschicht (8) von der verspannten Siliziummusterschicht (3) nach dem Spaltschritt.
  11. Zwischenprodukt zur Herstellung einer Wafer-Struktur mit einer verspannten Siliziumstruktur, umfassend: einen Prototyp-Wafer (4, 6) umfassend ein Trägersubstrat (1), wenigstens eine Isolatorschicht (2), gebildet auf dem Trägersubstrat (1) und eine verspannte Siliziummusterschicht (3); eine entspannte SiGe-Hilfsschicht (8) auf der verspannten Siliziummusterschicht (3), wobei eine vorbestimmte Spaltfläche (9) in der entspannten SiGe-Hilfsschicht (8) gebildet ist; und eine verspannte Siliziumnutzschicht (11) auf der SiGe-Hilfsschicht (8).
  12. Zwischenprodukt nach Anspruch 11, dadurch gekennzeichnet, dass das Zwischenprodukt des weiteren eine SiGe-Nutzschicht (12) auf der verspannten Siliziumnutzschicht (11) umfasst.
  13. Zwischenprodukt nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass das Zwischenprodukt des weiteren einen zweiten Wafer (13) umfasst, welcher an die verspannte Siliziumnutzschicht (11) oder an die SiGe-Nutzschicht (12) gebondet ist.
  14. Zwischenprodukt nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, dass das Zwischenprodukt des weiteren eine weitere aufgewachsene verspannte Siliziummusterschicht (7) zwischen der verspannten Siliziummusterschicht (3) und der SiGe-Hilfsschicht (8) umfasst.
  15. Zwischenprodukt nach einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, dass der Prototyp-Wafer (4) ein SOI-Wafer ist, bestehend aus einem Siliziumträgersubstrat (1), wenigstens einer Isolatorschicht (2) und der verspannten Siliziummusterschicht (3).
  16. Zwischenprodukt nach einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, dass der Prototyp-Wafer (6) ein SGOI-Wafer ist, bestehend aus einem Siliziumträgersubstrat (1), wenigstens einer Isolatorschicht (2), einer SiGe-Schicht und der verspannten Siliziummusterschicht (3).
DE602004011353T 2004-10-19 2004-10-19 Verfahren zur Herstellung einer verspannten Silizium-Schicht auf einem Substrat und Zwischenprodukt Active DE602004011353T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP04292482A EP1650794B1 (de) 2004-10-19 2004-10-19 Verfahren zur Herstellung einer verspannten Silizium-Schicht auf einem Substrat und Zwischenprodukt

Publications (2)

Publication Number Publication Date
DE602004011353D1 DE602004011353D1 (de) 2008-03-06
DE602004011353T2 true DE602004011353T2 (de) 2008-05-15

Family

ID=34931465

Family Applications (1)

Application Number Title Priority Date Filing Date
DE602004011353T Active DE602004011353T2 (de) 2004-10-19 2004-10-19 Verfahren zur Herstellung einer verspannten Silizium-Schicht auf einem Substrat und Zwischenprodukt

Country Status (8)

Country Link
US (1) US7465646B2 (de)
EP (1) EP1650794B1 (de)
JP (1) JP5026685B2 (de)
KR (1) KR100747710B1 (de)
CN (1) CN100369191C (de)
AT (1) ATE384336T1 (de)
DE (1) DE602004011353T2 (de)
SG (1) SG122004A1 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
FR2891281B1 (fr) * 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2902233B1 (fr) * 2006-06-09 2008-10-17 Soitec Silicon On Insulator Procede de limitation de diffusion en mode lacunaire dans une heterostructure
FR2947098A1 (fr) * 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
CN103165420B (zh) * 2011-12-14 2015-11-18 中国科学院上海微系统与信息技术研究所 一种SiGe中嵌入超晶格制备应变Si的方法
US8946054B2 (en) 2013-04-19 2015-02-03 International Business Machines Corporation Crack control for substrate separation
RU2546858C1 (ru) * 2013-11-29 2015-04-10 Юрий Георгиевич Шретер Способ изготовления полупроводниковых приборных структур, основанный на клонировании исходных подложек (варианты)
FR3051595B1 (fr) * 2016-05-17 2022-11-18 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant
CN106098612B (zh) * 2016-06-20 2020-01-31 西安电子科技大学 基于氮化硅应力薄膜与尺度效应的SiN埋绝缘层上晶圆级单轴应变Ge的制作方法
CN105938814B (zh) * 2016-06-20 2018-09-11 西安电子科技大学 基于氮化硅应力薄膜与尺度效应的AlN埋绝缘层上晶圆级单轴应变Si的制作方法
CN106067441B (zh) * 2016-06-20 2019-01-29 西安电子科技大学 基于非晶化与尺度效应的晶圆级单轴应变sgoi的制作方法
CN106098608B (zh) * 2016-06-20 2018-11-16 西安电子科技大学 基于氮化硅应力薄膜与尺度效应的SiN埋绝缘层上晶圆级单轴应变SiGe的制作方法
CN106098611B (zh) * 2016-06-20 2019-01-08 西安电子科技大学 基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变sgoi的制作方法
CN106098610B (zh) * 2016-06-20 2019-01-08 西安电子科技大学 基于氮化硅应力薄膜与尺度效应的AlN埋绝缘层上晶圆级单轴应变Ge的制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4804633A (en) 1988-02-18 1989-02-14 Northern Telecom Limited Silicon-on-insulator substrates annealed in polysilicon tube
JP2752799B2 (ja) 1991-03-27 1998-05-18 三菱マテリアル株式会社 Ｓｏｉ基板の製造方法
US5461243A (en) * 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
US5788763A (en) * 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
FR2777115B1 (fr) 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
JP2002305293A (ja) * 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
JP3927778B2 (ja) 2001-07-09 2007-06-13 住友電気工業株式会社 エピタキシャルウエハとその製造方法
JP2003158250A (ja) * 2001-10-30 2003-05-30 Sharp Corp ＳｉＧｅ／ＳＯＩのＣＭＯＳおよびその製造方法
US6805962B2 (en) * 2002-01-23 2004-10-19 International Business Machines Corporation Method of creating high-quality relaxed SiGe-on-insulator for strained Si CMOS applications
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
KR100931421B1 (ko) * 2002-08-26 2009-12-11 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 버퍼층을 포함하는 웨이퍼를 그것으로부터 박막층을 분리한 후에 재활용하는 방법
WO2004021420A2 (en) * 2002-08-29 2004-03-11 Massachusetts Institute Of Technology Fabrication method for a monocrystalline semiconductor layer on a substrate
US6774015B1 (en) * 2002-12-19 2004-08-10 International Business Machines Corporation Strained silicon-on-insulator (SSOI) and method to form the same

Also Published As

Publication number Publication date
CN100369191C (zh) 2008-02-13
EP1650794A1 (de) 2006-04-26
KR20060054079A (ko) 2006-05-22
SG122004A1 (en) 2006-05-26
US7465646B2 (en) 2008-12-16
JP5026685B2 (ja) 2012-09-12
ATE384336T1 (de) 2008-02-15
DE602004011353D1 (de) 2008-03-06
KR100747710B1 (ko) 2007-08-08
JP2006121055A (ja) 2006-05-11
CN1767148A (zh) 2006-05-03
US20060081847A1 (en) 2006-04-20
EP1650794B1 (de) 2008-01-16

Similar Documents

Publication Publication Date Title
DE602004011353T2 (de) Verfahren zur Herstellung einer verspannten Silizium-Schicht auf einem Substrat und Zwischenprodukt
DE69827824T2 (de) Kontrolle der verspannungsdichte durch verwendung von gradientenschichten und durch planarisierung
EP1604390B9 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
DE60126328T2 (de) Verfahren zur herstellung eines substrats insbesondere für die optik, elektronik oder optoelektronik und resultierendes substrat
DE69826053T2 (de) Halbleitersubstrat und Verfahren zu dessen Herstellung
DE4118593C2 (de) Verfahren zur Herstellung integrierter Vorrichtungen in Silizium- und siliziumfreien Substraten mittels Waferbonding
DE102009036412A1 (de) Entspannung einer Schicht aus gespanntem Material unter Anwendung eines Versteifungsmittels
DE2737686A1 (de) Verfahren zur herstellung einer halbleiteranordnung
WO2011051499A1 (de) Verfahren zur herstellung von silizium-halbleiterscheiben mit einer schicht zur integration von iii-v halbleiterbauelementen
EP1770795A2 (de) Epitaxiesubstrat, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Halbleiterchips
DE112013004330T5 (de) Pseudosubstrat mit verbesserter Nutzungseffizienz eines Einkristallmaterials
DE112004001102B4 (de) Verfahren zur Steuerung der Planheit und der Elektronenbeweglichkeit von mit Diamant beschichtetem Silizium und dadurch gebildeten Strukturen
EP1681711A1 (de) Halbleiterscheibe mit Silicium-Germanium-Schicht und Verfahren zu deren Herstellung
EP1997137A1 (de) Verfahren zum herstellen einer integrierten schaltung
DE112004001230T5 (de) Züchtungsverfahren für Nitridhalbleiter-Epitaxieschichten
DE102004054564B4 (de) Halbleitersubstrat und Verfahren zu dessen Herstellung
DE112019003987T5 (de) VERFAHREN ZUR HERSTELLUNG EINES GaN-LAMINATSUBSTRATS
DE60315670T2 (de) Verfahren zur herstellung von substraten, insbesondere für die optik, elektronik und optoelektronik
DE102015102735B4 (de) Halbleitersubstratanordnungen und ein Verfahren zum Bilden einer Halbleitersubstratanordnung
DE112013000985T5 (de) Verfahren zum Übertragen einer Schicht
DE102016117030B4 (de) Herstellung von Halbleiterstrukturen auf einem Trägersubstrat, die durch Überführungsdruck (Transfer Print) übertragbar sind.
DE3617927C2 (de)
WO2015140329A1 (de) Herstellung von halbleiter-auf-isolator-schichtstrukturen
EP1258919A2 (de) Verfahren zur Herstellung eines Silizium-Wafers
DE102007034701B4 (de) Halbleitersubstrat und Verfahren zum Herstellen eines Halbleiterbauelements

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R082 Change of representative

Ref document number: 1650794

Country of ref document: EP

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

R081 Change of applicant/patentee

Ref document number: 1650794

Country of ref document: EP

Owner name: SOITEC, FR

Free format text: FORMER OWNER: S.O.I. TEC SILICON ON INSULATOR TECHNOLOGIES S.A., BERNIN, FR

Effective date: 20120905

R082 Change of representative

Ref document number: 1650794

Country of ref document: EP

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

Effective date: 20120905