DE60305217T2

DE60305217T2 - Speichervorrichtung mit Schalter für hohe Spannungen

Info

Publication number: DE60305217T2
Application number: DE60305217T
Authority: DE
Inventors: Douglas D. Mesa Smith; Myron Gilbert Buer; Bassem Irvine Radieddine
Original assignee: Broadcom Corp
Current assignee: Broadcom Corp
Priority date: 2002-01-08
Filing date: 2003-01-08
Publication date: 2007-03-01
Anticipated expiration: 2023-01-09
Also published as: EP1327993B1; US6693819B2; US20030202398A1; DE60305217D1; US6901004B2; US6744660B2; US20030128576A1; EP1327993A1; US20040257859A1

Description

HINTERGRUND DER ERFINDUNG
Ein Ausführungsbeispiel der vorliegenden Erfindung betrifft eine Speicherzelle mit einem Gate-gesteuerten Sicherungselement. Genauer gesagt betrifft ein Ausführungsbeispiel der vorliegenden Erfindung einen Hochspannungsschalterstromkreis, der dazu verwendet wird, den Zustand eines Gate-gesteuerten Sicherungselements zu programmieren oder einzustellen, das mit einer einmal programmierbaren CMOS-Speicherzelle in einer Speichervorrichtung verwendet wird.
Es gibt zwei Haupttypen von Speichervorrichtungen, die auf dem Gebiet der Datenspeicherung verwendet werden. Der erste Typ ist der flüchtige Speicher, bei dem die Informationen in einer speziellen Speichervorrichtung gespeichert werden, in der die Informationen in dem Moment verloren gehen, wenn der Strom abgestellt wird. Der zweite Typ ist eine nichtflüchtige Speichervorrichtung, bei der die Informationen erhalten bleiben, selbst wenn der Strom abgestellt wird. Von dem zweiten Typ sehen einige Konstruktionen eine mehrfache Programmierung vor, während andere Konstruktionen eine einmalige Programmierung vorsehen. Typischerweise unterscheiden sich die Herstellungsverfahren, die zur Bildung solcher nichtflüchtiger Speicher verwendet werden, ziemlich von den Standardlogikprozessen, wodurch die Komplexität und die Chipgröße solcher Speicher dramatisch erhöht werden.
Einmal programmierbare (alternativ als "OTP" (= one-time programmable; einmal programmierbar) bezeichnete) Speicherzellen und Vorrichtungen weisen zahlreiche Anwendungen, vor allem Langzeitanwendungen, auf. So können OTP-Speichervorrichtungen zum Beispiel bei einer späteren Programmpaketprogrammierung verwendet werden, um Sicherheitscodes, Schlüssel oder Identifizierungen zu speichern. Diese Codes, Schlüssel oder Identifizierungen können elektrisch geändert oder decodiert werden, ohne dass die Schaltung zerstört wird. Des Weiteren können solche OTP-Speichervorrichtungen dazu verwendet werden, eine Vorrichtung für eine spezielle Anwendung einzigartig auszulegen. Alternativ dazu können solche Speichervorrichtungen als Speicherelemente in programmierbaren Logik- und Nur-Lese-Speichervorrichtungen verwendet werden.
Bekannte OTP-Speichervorrichtungen verwenden Speicherelemente, die mit Polysicherungen (poly fuses) kombiniert sind. Ein Nachteil von Polysicherungen liegt darin, dass das Widerstandsverhältnis ziemlich dicht zusammen liegt und wertemäßig einen Unterschied von nur etwa einer Größenordnung aufweist. Mit anderen Worten, der Widerstand der Polysicherungen, bevor sie zum Durchbrennen gebracht werden, und der Widerstand, nachdem sie durchgebrannt sind, liegen ziemlich nahe beieinander. Deshalb ist das Abfühlen des Unterschieds zwischen einer durchgebrannten und einer nicht durchgebrannten Polysicherung schwierig. Noch ein anderer Nachteil der herkömmlichen Polysicherungen ist die Instabilität ihres programmierten Zustandswiderstands. Insbesondere neigt der Widerstand von programmierten Polysicherungen dazu, über die Zeit abzunehmen. Im schlimmsten Fall können die programmierten Polysicherungen tatsächlich von dem programmierten Zustand in den unprogrammierten Zustand umschalten, was zu einem Schaltungsversagen führt.
Gate-gesteuerte Transistoren oder Sicherungen mit einer dicken Oxidschicht (d.h. Sicherungen, die gemäß 0,35 .m, 0,28 .m oder anderen Dickschichtverfahrenstechniken hergestellt worden sind) sind bis jetzt anstelle von Polysicherungs-Speichervorrichtungen verwendet worden. Das US-Patent Nr. 6,044,012 offenbart ein Verfahren zum Durchbrechen des Gate-Oxid-Transistors, wobei das Oxid eine Dicke von etwa 40 bis 70 Å aufweist. Es kommt in Betracht, dass die Spannung, die benötigt wird, um dieses dicke Oxid zu durchbrechen, beträchtlich hoch ist und die Verwendung einer Ladungspumpenschaltung benötigt. Des Weiteren ist man der Meinung, dass der endgültige programmierte Widerstand in dem hohen Kiloohmbereich liegt.
Eine Alternative zur Verwendung von Gate-gesteuerten Sicherungen mit dicker Oxidschicht ist die Verwendung von Gate-gesteuerten Transistoren oder Sicherungen mit dünner Oxidschicht. Die gemeinschaftlich übertragene Anmeldung mit der Eingangsnummer 09/739,752 (US 2002/0074616 A1) offenbart, dass der physikalische Strom dazu verwendet wird, eine Gate-Oxid-Sicherung zu durchbrechen, zu durchschlagen oder durchzubrennen, bei der das Oxid eine Dicke von etwa 2,5 nm oder weniger aufweist (alternativ als "Dünn-Oxid-Transistor oder -Sicherung" oder als "dünner Gate-Oxid-Transistor oder dünne Gate-Oxid-Sicherung" bezeichnet). Derartige dünne Gate-Oxid-Transistoren oder -Sicherungen vereinigen auf einem Siliziumsubstrat sowohl NMOS- als auch PMOS-Transistoren. Der NMOS- Transistor besteht aus einem N-leitend dotierten Polysilizium-Gate, einem Kanalleitungsbereich und Source-/Drain-Bereichen, die durch Diffusion eines N-leitenden Dotierungsstoffes in dem Siliziumsubstrat gebildet werden. Der Kanalbereich trennt die Source von dem Drain in der lateralen Richtung, wohingegen eine Schicht aus dielektrischem Material, die verhindert, dass ein elektrischer Strom fließt, das Polysilizium-Gate von dem Kanal trennt. In ähnlicher Weise gleicht die PMOS-Transistor-Architektur der des NMOS-Transistors, die vorher dargelegt worden ist, nur dass hierbei ein P-leitender Dotierungsstoff verwendet wird.
Das dielektrische Material, das das Polysilizium-Gate von dem Kanalbereich trennt, besteht normalerweise aus einem thermisch gezogenen Oxidmaterial, z.B. Siliziumdioxid (SiO₂), wobei das Oxid eine Dicke von etwa 2,5 nm oder weniger aufweist. Hier erleidet das dünne Oxid unter Spannungsbelastung einen sehr geringen Stromverlust durch einen Mechanismus, der Fowler-Nordheim-Tunnelung genannt wird. Wenn dieser dünne Gate-Oxid-Transistor oder diese dünne Gate-Oxid-Sicherung über ein kritisches elektrisches Feld hinaus beansprucht wird (angelegte Spannung, geteilt durch die Dicke des Oxids), dann bricht das Oxid und zerstört den Transistor oder die Sicherung (was alternativ als "Durchbrennen" bezeichnet wird). Wenn die Sicherung mit einem Speicherelement als Teil einer Speicherzelle verbunden oder gekoppelt ist, wie dies in der gemeinschaftlich übertragenen US-Anmeldung mit der Eingangsnummer 10/025,132 ( US 6,525,955 B1 ) offenbart wird, die am 18. Dezember 2001 eingereicht worden ist und den Titel "Memory Cell with Fuse Element" (Speicherzelle mit Sicherungselement) trägt, dann stellt das Durchbrennen des Transistors oder der Sicherung den Zustand des Speicherelements und somit der Speicherzelle ein oder programmiert diese.
Die US 5 646 438 offenbart einen programmierbaren Halbleiterspeicher, der einen Antisicherungsbereich (antifuse region) umfasst, der zwischen einer Gate-Elektrode und einem Drain-Bereich angeordnet ist. Der Antisicherungsbereich isoliert die Gate-Elektrode und den Drain-Bereich voneinander, bevor eine programmierende Spannung angelegt wird, was hochohmige Kondensatoren bereitstellt, und wechselt beim Anlegen der programmierenden Spannung in einen niederohmigen Zustand. Deshalb unterliegt der Speicher zwischen hochohmigen und niederohmigen Zuständen einer Spanne mit sehr großer Dynamik. Zum korrekten Einstellen eines programmierenden Zustands kann das Anlegen einer Hochspannung notwendig sein.
Dies beeinträchtigt oder beschädigt Teile der Speicherzellen in den Speichervorrichtungen.
Die EP 0 756 379 offenbart eine Speicherzelle, die ein Sicherungselement und einen Spannungsschalter umfasst. Während des Programmierens muss eine hohe Spannung von etwa 12 V an das Gate des Sicherungselements angelegt werden. Auch diese Hochspannung kann Teile der Speicherzelle beeinträchtigen oder beschädigen.
Die US 5 418 738 offenbart ein programmierbares Speicherelement, das ein Antisicherungselement und einen Spannungsschalter umfasst, der bei der Programmierung der Antisicherung verwendet wird. Aber in einigen Anwendungen kann die Spannung, die zur Programmierung der Antisicherung verwendet wird, übermäßig hoch sein, was zu einer Beeinträchtigung oder Beschädigung von Teilen der Speicherzelle führt.
Im Allgemeinen wird eine hohe Spannung verwendet, um eine der Sicherungen durchzubrennen, um den Zustand einzustellen oder die Speicherzelle zu programmieren. Es ist möglich, Hochspannungsvorrichtungen oder eine Ladungspumpe zu verwenden, die einen kleinen Betrag an Strom verwenden, um die hohe Spannung zu liefern, die benötigt wird, um die Sicherung durchzubrennen und den Zustand der Speicherzelle einzustellen. Aber eine solche Hochspannung kann Teile der Speicherzellen in den Speichervorrichtungen beeinträchtigen oder zerstören. Deshalb ist es vorteilhaft, den Zustand der Speicherzelle in der Speichervorrichtung durch das Schalten in eine hohe Spannung einzustellen, ohne dass solche Hochspannungsvorrichtungen verwendet werden. Es ist außerdem vorteilhaft, bestimmte Teile der Speicherzelle, einschließlich Teile der Gate-gesteuerten Sicherung oder des Gate-gesteuerten Transistors, vor der Hochspannung zu schützen und dennoch eine solche hohe Spannung zu verwenden, um die Sicherung durchzubrennen und den Zustand der Speicherzelle einzustellen.
Weitere Beschränkungen und Nachteile von herkömmlichen und traditionellen Lösungswegen werden den Fachleuten auf dem Gebiet durch den Vergleich solcher Systeme mit der vorliegenden Erfindung, wie sie in dem Rest der vorliegenden Anmeldung unter Bezugnahme auf die Zeichnungen dargelegt ist, klar werden.
KURZE ZUSAMMENFASSUNG DER ERFINDUNG
Es ist Aufgabe der Erfindung, ein Verfahren zum Einstellen eines Zustands einer Speicherzelle und eine Speichervorrichtung mit einer Spannungsschaltvorrichtung bereitzustellen, die mit einer Speicherzelle gekoppelt ist und die einen Zustand der Speicherzelle einstellen kann.
Diese Aufgabe wird von der Speichervorrichtung nach Anspruch 1 und dem Verfahren nach Anspruch 9 verwirklicht.
Vorteilhafte Ausführungsbeispiele der Erfindung sind in den anhängenden Ansprüchen definiert.
Weitere Aspekte, Vorteile und neuartige Merkmale der vorliegenden Erfindung sowie auch Einzelheiten eines veranschaulichten Ausführungsbeispiels davon werden aus der nachfolgenden Beschreibung und den Zeichnungen besser verständlich, in denen sich gleiche Bezugszeichen auf gleiche Teile beziehen.
KURZE BESCHREIBUNG VON MEHREREN ANSICHTEN DER ZEICHNUNGEN
1 veranschaulicht ein Blockdiagramm einer Speichervorrichtung, die gemäß einem Ausführungsbeispiel der vorliegenden Erfindung eine Vielzahl von OTP-Speicherzellen und Hochspannungsschaltern aufweist;
2 veranschaulicht einen Schaltplan eines Ausführungsbeispiels einer Speichervorrichtung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, die einen Hochspannungsschalter und eine Vielzahl von Speicherzellen aufweist, die Speicherelemente und Gate-gesteuerte Sicherungen umfassen;
3 veranschaulicht einen Schaltplan eines Ausführungsbeispiels der Hochspannungsschaltvorrichtung, die den Hochspannungsschaltern von 1 ähnlich ist, in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung;
4 veranschaulicht einen Schaltplan eines Ausführungsbeispiels eines 6T-Speicherelements, das dem Speicherelement ähnlich ist, das in 2 veranschaulicht ist;
5 veranschaulicht ein Ausführungsbeispiel einer MOSFET-Gate-Oxid-Sicherung mit einer tiefen N-Wanne, die den Gate-gesteuerten Sicherungen ähnlich ist, die in 2 veranschaulicht sind;
6 veranschaulicht ein anderes Ausführungsbeispiel einer Gate-Oxid-Sicherung, die den Gate-gesteuerten Sicherungen ähnlich ist, die in 5 veranschaulicht sind;
7 veranschaulicht ein Ablaufdiagramm hoher Stufe, das ein Verfahren zum Einstellen eines Zustands der Gate-gesteuerten Sicherungen in einer Speicherzelle beschreibt, die eine Hochspannungsschaltvorrichtung verwendet; und
8A und 8B veranschaulichen ein detailliertes Ablaufdiagramm, das ein Verfahren zum Einstellen eines Zustands der Gate-gesteuerten Sicherungen in einer Speicherzelle beschreibt, die eine Hochspannungsschaltvorrichtung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung benutzt.
GENAUE BESCHREIBUNG DER ERFINDUNG
Die vorliegende Erfindung betrifft eine Schaltvorrichtung und ein Verfahren, die verwendet werden, um Transistoren oder Gate-gesteuerte Sicherungen in einer Speicherzelle einer Speichervorrichtung zu programmieren. Die vorliegende Erfindung betrifft insbesondere eine Hochspannungsschaltvorrichtung oder einen Hochspannungsschalterstromkreis, die/der auf einer Pro-Spalten-Basis gesteuert werden kann, um eine oder mehrere OTP-Speicherzelle(n) gleichzeitig zu programmieren, egal ob diese Speicherzellen allein stehen oder in einer Vielzahl von Zeilen und Spalten angeordnet sind (alternativ als "Array" oder "Feld" bezeichnet).
Wenn eine Hochspannungszufuhr verwendet wird, um eine hohe Programmierspannung bereitzustellen, um den Zustand der Gate-gesteuerten Sicherungen einzustellen, kann die Verendung einer solchen Hochspannungsschaltvorrichtung den Strom verringern, der von einer solchen Zufuhr benötigt wird. Da eine solche Hoch spannungszufuhr für gewöhnlich eine Ladungspumpe ist, die auf einem Chip integriert ist, kann die Reduzierung des Stromerfordernisses außerdem zu einer kleineren und kostengünstigeren Ladungspumpe führen, wodurch weniger Platz auf dem Chip benötigt wird. Des Weiteren können solche Hochspannungsschaltvorrichtungen eine hohe Programmierspannung in die Speicherzelle schalten, ohne dass die gesamte Speicherzelle oder die anderen Speicherzellen in der Speichervorrichtung einer solchen hohen Programmierspannung ausgesetzt werden.
In einem Ausführungsbeispiel der vorliegenden Erfindung stellt der Hochspannungsschaltkreis gesteuerte Impulse einer hohen Programmierspannung bereit, um das Oxid wenigstens einer Gate-gesteuerten Sicherung in einer Speicherzelle zu durchbrechen, wodurch diese programmiert wird. Eine hohe Programmierspannung wird in die Zelle geschaltet und schafft einen Unterschied von zum Beispiel etwa 5 Volt quer durch das Gate der Gate-Oxid-Sicherung, wodurch diese durchbrochen wird.
Allgemein ist eine solche hohe Programmierspannung eine höhere Spannung als die Transistoren oder Gate-gesteuerten Sicherungen normalerweise handhaben. Die Hochspannungsschaltvorrichtung oder der Hochspannungsschalterstromkreis der vorliegenden Erfindung ist in der Lage, die anderen Transistoren in der Speichervorrichtung vor der hohen Programmierspannung zu schützen und dennoch die hohe Programmierspannung in die Speicherzelle zu schalten, die programmiert werden soll. Um dies zu erreichen, muss die Hochspannungsschaltvorrichtung in der Lage sein, eine Anzahl von unterschiedlichen Signalen, unterschiedlichen Spannungsbereichen, unterschiedlichen Spannungshüben und unterschiedlichen Modi zu schalten.
1 veranschaulicht ein Blockdiagramm eines Ausführungsbeispiels einer Speichervorrichtung, die allgemein mit 10 bezeichnet ist, und die eine Vielzahl von OTP-Speicherzellen 12 und Hochspannungsschaltern 14 in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung aufweist. Wie veranschaulicht ist, sind die OTP-Speicherzellen 12 in einer Vielzahl von Zeilen 16 und Spalten 18 angeordnet, um ein Feld (Array) zu bilden. In diesem Ausführungsbeispiel umfasst die Speichervorrichtung 10 insgesamt "n" Zeilen und "m" Spalten, wobei m größer, gleich oder kleiner als n sein kann.
Wenigstens ein Hochspannungsschalter 14 ist veranschaulicht, wie er mit all den Speicherzellen 12 verbunden ist, gekoppelt ist oder anderweitig mit diesen kommuniziert, die eine oder mehrere Hochspannungs-Bitleitungen benutzen. In dem veranschaulichten Ausführungsbeispiel sitzt ein Hochspannungsschalter 14 an dem oberen Ende jeder Spalte 18, wobei er mit allen Speicherzellen 12 in jeder jeweiligen Spalte jeweils über Hochspannungs-Bitleitungen hv_bit 20 und hv_bitb 22 gekoppelt ist. Es kommt in Betracht, dass es insgesamt m Bitleitungspaare hv_bit und hv_bitb gibt, so dass jeder Hochspannungsschalter 14(0) bis 14(m) mit jeder der Speicherzellen in einer einzigen Spalte durch ein Paar von Leitungen hv_bit 20 und hv_bitb 22 verbunden ist. Andere Anordnungen, die in Betracht kommen, umfassen Folgendes: Entweder sie weisen einen oder mehrere Hochspannungsschalter 14 auf, die mit jeder der Speicherzellen 12 über mehr als zwei Bitleitungen gekoppelt sind, oder sie weisen Speicherzellen 12 auf, die Bitleitungspaare gemeinsam nutzen.
Wie vorher dargelegt worden ist, kann jede Spalte des Speicherfelds einen Hochspannungsschalter 14 aufweisen, der sich an einem oberen Ende davon befindet (obwohl auch andere Anordnungen in Betracht kommen), der zwei differentielle Hochspannungssignale bereitstellen kann, die zum Programmieren der OTP-Speicherzelle 12 verwendet werden, indem der Zustand der Gate-Oxid-Sicherung mit einer hohen Programmierspannung (zum Beispiel 5,0 Volt) eingestellt wird. Dieser Schalter kann auf einer Pro-Spalten-Basis gesteuert werden. Das heißt, es kann eine Spalte einzeln für sich ausgewählt werden, um die hohe Spannung bereitzustellen, vorausgesetzt, dass nur eine Zeile ausgewählt ist. Mit anderen Worten, eine einzelne OTP-Speicherzelle kann unter Verwendung der Hochspannungsschaltvorrichtung der vorliegenden Erfindung einzeln für sich programmiert werden.
In einem Ausführungsbeispiel der vorliegenden Erfindung schaltet der Hochspannungsschalterstromkreis 14 einen variablen Hochspannungseingang, der in dem Bereich von zwischen etwa 2,5 Volt und etwa 5,0 Volt liegt, und schaltet ihn in zwei differentielle Ausgangssignale. Der Schalter 14 verwendet gewöhnliche Transistoren, die nominell bis zu 2,5 Volt zwischen irgendwelchen zwei von ihren vier Anschlüssen handhaben, um einen Hochspannungsschalterstromkreis aufzubauen, der zum Beispiel in einem Ausgangssignal zuverlässig bis zu etwa 5 Volt schalten kann. Dies kann verwirklicht werden, indem solche regulären Transistoren derart gestapelt oder kaskadiert werden, dass jeder einzelne Transistor nicht mehr als die nominelle Spannung (d.h. zum Beispiel 2,5 Volt) zwischen irgendwelchen zwei seiner vier An schlüsse sieht. In Abhängigkeit von den Eingangssteuersignalen oder dem Modus können die beiden Ausgangssignale beide mit Masse verbunden werden, beide können auf etwa 2,5 Volt hochgezogen werden, oder einer kann auf etwa 2,5 Volt hochgezogen werden und der andere kann auf etwa 5,0 Volt (d.h. die hohe Programmierspannung) hochgezogen werden.
2 veranschaulicht einen Schaltplan eines Ausführungsbeispiels einer Speichervorrichtung, die der Speichervorrichtung 10 von 1 ähnlich ist. In diesem Ausführungsbeispiel ist eine Spalte 18 des Feldes veranschaulicht, die einen HV-Schalter (Hochspannungsschalter) 14 und eine Vielzahl von OTP-Speicherzellen 12 umfasst. Es ist zwar nur eine Spalte (zum Beispiel Spalte m) veranschaulicht worden, aber es kommen auch mehr als eine Spalte in Betracht, wie vorher dargelegt worden ist). In diesem Ausführungsbeispiel umfasst jede Speicherzelle 12 ein Speicherelement 21 und zwei Gate-gesteuerte Sicherungen 25 und 27 mit dünner Oxidschicht (die zum Beispiel ein Oxid von etwa 2,5 nm oder weniger aufweisen). Jeder HV-Schalter 14 ist mit VPP verbunden, während jede OTP-Speicherzelle 12 mit einer oder mehreren Zeilen-Leitungen ("ROW"-Leitungen) 16 verbunden ist. Außerdem ist jede der OTP-Speicherzellen 12 mit hv_bit 20 und hv_bitb 22 verbunden. In einem Ausführungsbeispiel sind die OTP-Speicherzellen 12 mit hv_bit 20 und hv_bit 22 jeweils durch die NFet-Transistoren 23 und 29 verbunden.
Das Programmieren oder Einstellen des Zustands der Speicherzelle umfasst das Auswählen einer Speicherzelle 12 (die alternativ als eine "ausgewählte Zelle" bezeichnet wird) aus einer Vielzahl von Zellen in einem Feld, wobei wenigstens einer der Vielzahl von Eingängen benutzt wird. Genauer gesagt erfordert das Programmieren der ausgewählten Zelle 12 das Auswählen wenigstens einer Zeile 16 und wenigstens einer Spalte 18 aus der Vielzahl von Zeilen und Spalten in dem Feld. Eine solche Auswahl führt zu einer Zelle (d.h. die ausgewählte Zelle), die sich von allen benachbarten Zellen unterscheidet. Zum Beispiel unterscheidet sich die ausgewählte Zelle von der einen nicht ausgewählten Zelle (oder zwei nicht ausgewählten Zellen in Abhängigkeit von der Lage der ausgewählten Zelle) auf wenigstens einer Seite der ausgewählten Zelle, wobei sich die nicht ausgewählte(n) Zelle(n) zwar in der ausgewählten Zeile, aber in einer abgewählten (deselected) Spalte befinden. In ähnlicher Weise unterscheidet sich die ausgewählte Zelle von der nicht ausgewählten Zelle oberhalb oder unterhalb der ausgewählten Zelle (oder von beiden, je nach Lage der ausgewählten Zelle), wobei sich die nicht ausgewählte(n) Zelle(n) zwar in einer ausgewählten Spalte, aber in einer abgewählten Zeile befinden. Somit umfasst die Speichervorrichtung in einem Ausführungsbeispiel der vorliegenden Erfindung eine Vielzahl von Speicherzellen in einem Feld, wobei sich wenigstens zwei oder mehr der Zellen in unterschiedlichen Bedingungen oder Modi befinden.
3 veranschaulicht ein Ausführungsbeispiel einer Hochspannungsschaltvorrichtung oder eines Hochspannungsschalterstromkreises 100 (der dem HV-Schalter 14 ähnlich ist, der vorher veranschaulicht worden ist), die bzw. der in einem Ausführungsbeispiel der vorliegenden Erfindung verwendet wird. Wie veranschaulicht ist, umfasst dieses Ausführungsbeispiel der Hochspannungsschaltvorrichtung 100 eine Vielzahl von Eingangs- und Ausgangs-Pins und eine Vielzahl von NFet- und PFet-Transistoren. Ein PFet-Transistor wird von einer logischen 0 an seinem Gate eingeschaltet und kann eine logische 1 weiterleiten oder übertragen. Ein NFet-Transistor wird von einer logischen 1 an seinem Gate eingeschaltet und kann eine logische 0 weiterleiten oder übertragen. In einem Ausführungsbeispiel der vorliegenden Erfindung wird jegliche Spannung über 2,5 Volt (zum Beispiel die hohe Programmierspannung) durch die PFet-Transistoren geschaltet. Es kommt in Betracht, dass in einem Ausführungsbeispiel der vorliegenden Erfindung der größte Teil des Spannungsschaltens durch die PFet-Transistoren stattfindet.
Der Eingangs-Pin VPP ist ein variabler Hochspannungseingang, der von einer auf dem Chip integrierten Pumpe oder einer externen Zufuhr geliefert werden kann und zum Beispiel in dem Bereich von zwischen etwa 2,5 Volt und etwa 5 Volt liegt (d.h. in diesem Ausführungsbeispiel ist VPP die hohe Programmierspannung). Der Eingangs-Pin VDD25 ist eine 2,5 Volt Spannungszufuhr, die mit der Hochspannungsschaltvorrichtung 100 verbunden ist. Der Eingangs-Pin VSS stellt die Masse dar, die eine Spannung von Null aufweist. Die Eingangs-Pins progp und progpb stellen jeweils die Programm-Signale und die Programm-Sprungsignale dar, die bestimmen, ob sich die Schaltervorrichtung in einem Programmiermodus befindet oder nicht. Die Eingangs-Pins progb und progpb liegen jeweils in dem Bereich von zwischen etwa 0 Volt und etwa 2,5 Volt.
Die Eingangs-Pins hvprog und hvprogb stellen jeweils die Hochspannungsprogramm-Signale und die Hochspannungsprogramm-Sprungsignale dar, die zusammen mit den Signalen progb und progpb bestimmen, ob sich die Schaltervorrichtung in einem Programmiermodus befindet oder nicht. Die Eingangs-Pins hvprog und hvpropb liegen zum Beispiel jeweils in dem Bereich von zwischen etwa 0 Volt und etwa VPP. Die Eingangs-Pins hvburncol und hvburncolb stellen jeweils die Hochspannungsprogrammierspalten-Signale und die Hochspannungsprogrammierspalten-Sprungsignale dar, die bestimmen, ob eine Spalte ausgewählt ist oder nicht. In diesem Ausführungsbeispiel liegen die Eingangssignale hvburncol und hvburncolb jeweils in dem Bereich von zwischen etwa 2,5 Volt und etwa VPP bzw. etwa 0 Volt und etwa VPP.
Das Eingangssignal readvdd stellt das Signal readvdd dar, das in einem Ausführungsbeispiel der vorliegenden Erfindung in einem Bereich von zwischen etwa 0 Volt und etwa 2,5 Volt liegt. Das Eingangssignal readvdd beträgt etwa 0 Volt im Lesemodus und etwa 2,5 Volt im Programmmodus. Der Eingangs-Pin lv_bit stellt das Niederspannungsbit-Signal dar, das zum Beispiel in einem Bereich von zwischen etwa 0 Volt und etwa 2,5 Volt liegt. Der Eingangs-Pin lv_bitb stellt das Niederspannungsbit-Sprungsignal dar, das zum Beispiel in einem Bereich von zwischen etwa 0 Volt und etwa 2,5 Volt liegt.
In diesem Ausführungsbeispiel müssen die Ausgänge der Hochspannungsschaltvorrichtungen von etwa 0 Volt bis zu etwa VPP schwingen, um den Zustand der ausgewählten Speicherzelle einzustellen. Der Ausgangs-Pin hv_bit stellt das Hochspannungsbit-Signal dar, das zum Beispiel in einem Bereich von zwischen etwa 0 Volt und etwa VPP liegt. Der Ausgangs-Pin hv_bitb stellt das Hochspannungsbit-Sprungsignal dar, das zum Beispiel in einem Bereich von zwischen etwa 0 Volt und VPP liegt.
In einem Ausführungsbeispiel dieser Erfindung werden eines oder mehrere der Eingangssignale von einem oder mehreren der anderen Signale qualifiziert oder beeinträchtigt. So werden zum Beispiel Isbit und Isbitb von einem oder mehreren der anderen Eingangssignale qualifiziert, zum Beispiel von hvprog. Das Signal hvprog muss hoch sein, damit Isbit und Isbitb hoch sein können. Aber damit hv_bit oder hv_bitb hoch eingestellt werden können, muss das entsprechende lv_bit oder lv_bitb niedrig eingestellt sein.
VPP wird zum Beispiel von hvburncol und hvburncolb qualifiziert. Wenn VPP niedrig eingestellt ist, befindet sich die ausgewählte Speicherzelle nicht in einem Programmiermodus. Aber wenn VPP hoch eingestellt ist und hvburncol hoch eingestellt ist, dann befindet sich der Hochspannungsschalter zwar in einem Programmiermodus, aber die spezielle Spalte, mit der der Hochspannungsschalter gekoppelt ist, ist nicht ausgewählt. Wenn VPP hoch eingestellt ist und hvburncol niedrig eingestellt ist (hvburncolb ist hoch eingestellt), dann befindet sich der Hochspannungsschalter im Programmiermodus, und die spezielle Spalte, mit der der Hochspannungsschalter gekoppelt ist, ist ausgewählt. Des Weiteren muss das Eingangssignal hvprog hoch eingestellt sein, um zum Beispiel Isbit oder Isbitb hoch einzustellen.
Wie vorher dargelegt worden ist, umfasst ein Ausführungsbeispiel der Hochspannungsschaltvorrichtung eine Vielzahl von PFet- und NFet-Transistoren. In diesem Ausführungsbeispiel umfassen die PFet-Transistoren 102 und 107 eine erste Pegelschaltvorrichtung (level shift device), die PFet-Transistoren 114 und 115 umfassen eine zweite Pegelschaltvorrichtung. Die NFet-Transistoren 120 und 121 umfassen eine dritte Pegelschaltervorrichtung, die der der PFet-Transistoren 114 und 115 ähnlich ist. In einem Ausführungsbeispiel leiten die Transistoren 114 und 115 eine Hochspannung von den Transistoren 102 und 107 an die Bitleitungen hv_bit und hv_bitb weiter.
In diesem Ausführungsbeispiel umfasst der Schalter 100 zwei Stapel von PFet-Transistoren, die in Reihe geschaltet sind. Die beiden Stapel von in Reihe geschalteten PFets umfassen die Transistoren 129 und 128 sowie die Transistoren 130 und 131. Diese beiden Reihen von PFet-Transistoren arbeiten in einem Ausführungsbeispiel als eine Auswahlvorrichtung. Zum Beispiel können diese Transistoren in einem Programmiermodus hoch eingestellt werden, um die nicht ausgewählten Zellen in einer nicht ausgewählten Spalte zu schützen, so dass die Speicherzellen in dieser nicht ausgewählten Spalte nicht der hohen Programmierspannung ausgesetzt werden und nicht programmiert werden (d.h. durchgebrannt werden). Diese beiden Reihen von Transistoren sind aus, wenn der Hochspannungsschalter mit einer ausgewählten Spalte verbunden ist.
In einem Ausführungsbeispiel wirken die Transistoren 132 und 133 als eine Schutzvorrichtung, die effektiv die Knoten A und B schützen. Diese Transistoren verhindern, dass die Knoten A und B an Masse gelegt werden. Das heißt, die Transistoren 132 und 133 verhindern, dass diese Knoten zu weit nach unten gehen (zum Beispiel unter etwa 2,5 Volt) und einschalten. Wenn diese Knoten zu weit nach unten gezogen werden, ist nichts mit diesen Knoten verbunden, um diese hochzuziehen. Die Transistoren 132 und 133 schützen davor, dass die Knoten A und B unter 2,5 Volt gekoppelt werden, was die Transistoren 102 und 107 überlasten würde.
3 veranschaulicht ferner, dass ein Abschnitt des veranschaulichten Hochspannungsschaltkreises 100 PFets 118, 135, 134, 123, 136 und 138 und NFets 140, 142, 144 und 146 umfasst. In einem Ausführungsbeispiel der vorliegenden Erfindung umfassen diese Transistoren eine Pegelschaltvorrichtung, die die Niederspannungsdaten, die auf lv_bit und lv_bitb hereinkommen, auf eine Hochspannung hoch schalten kann (zum Beispiel etwa 5 Volt).
Wie vorher dargelegt worden ist, kommt es in Betracht, dass sich der Hochspannungsschalter und somit die Speichervorrichtung in einem von vier Modi befinden können. In einem Ausführungsbeispiel befinden sich der Hochspannungsschalter und die Speicherzelle nicht im Programmiermodus. Der erste Modus oder Modus 1 stellt den Nichtprogrammiermodus dar. In diesem Modus sind die Bitleitungen isoliert und vor der Hochspannung geschützt. Im Modus 1 ist progp niedrig eingestellt (zum Beispiel 0V), und VPP ist zum Beispiel auf etwa 2,5 Volt eingestellt. Beide Ausgänge hv_bit 20 und hv_bitb 22 werden durch die Transistoren 119, 120 und 121 zur Masse heruntergezogen. In diesem Modus 1 sind die Transistoren 114, 115, 116, 117, 128, 129, 130 und 131 alle aus.
Der zweite Modus stellt einen Programmiermodus dar, aber eine bestimmte Zelle befindet sich zwar in einer ausgewählten Zeile, aber in einer abgewählten Spalte. Dies bedeutet, dass die ausgewählte Zelle die Programmierspannung nicht zu hv_bit oder hv_bitb weiterleitet, sondern so die Hochspannung zurück hält.
In diesem Modus wird progp hoch eingestellt (zum Beispiel etwa 2,5 Volt), VPP wird zum Beispiel auf etwa 5 Volt eingestellt, und hvburncol wird zum Beispiel auf etwa 5 Volt eingestellt. Die Ausgänge hv_bit und hv_bitb werden durch die Transistoren 128, 129, 130 und 131 auf etwa 2,5 Volt hochgezogen. In diesem Modus sind die Transistoren 114, 115, 116, 117, 120 und 121 alle ausgeschaltet. Dieser Modus wird während des Programmierens verwendet, wenn zwar eine Zeile ausgewählt ist, aber die Spalte nicht ausgewählt ist, so dass beide Ausgangssignale (hv_bit und hv_bitb) zum Beispiel auf etwa 2,5 Volt eingestellt werden müssen, um die nicht ausgewählte Zelle vor der hohen Programmierspannung zu schützen, die verwendet wird, um die Gate-Oxid-Sicherungen der ausgewählten OTP-Speicherzelle in dieser Zeile durchzubrennen.
Die Modi 3 und 4 repräsentieren den Programmiermodus, wenn eine Spalte für eine ausgewählte Zeile ausgewählt ist. Der Modus 3 verkörpert den Modus, wenn die Hochspannung zu hv_bit 20 durchfließt, um den Zustand der Gate-gesteuerten Sicherung einzustellen, die damit verbunden ist. Dieser Modus stellt einen Programmiermodus dar, wenn sowohl eine Zeile als auch eine Spalte ausgewählt sind; (d.h. die OTP-Speicherzelle ist ausgewählt und eine ihrer beiden Sicherungen soll durchgebrannt werden). Da die OTP-Speicherzelle differentiell programmiert wird, wird ein Ausgangssignal (hv_bit) auf eine hohe Spannung eingestellt (zum Beispiel etwa 5 Volt) und das andere Ausgangssignal (hv_bitb) wird auf eine niedrige Spannung eingestellt (zum Beispiel etwa 2,5 Volt), was gemäß den Eingangssignalen lv_bit und lv_bitb bestimmt wird.
In diesem Modus wird progp hoch eingestellt (zum Beispiel etwa 2,5 Volt), VPP wird zum Beispiel bei etwa 5 Volt eingestellt, hvburncol wird zum Beispiel auf etwa 2,5 Volt eingestellt, lv_bit wird niedrig eingestellt und lv_bitb wird hoch eingestellt. Der Ausgang hv_bit wird durch die Transistoren 115 und 102 zum Beispiel auf etwa 5 Volt hochgezogen, während der Ausgang hv_bitb durch den Transistor 117 zum Beispiel auf etwa 2,5 Volt gezogen wird. In diesem Modus sind die Transistoren 116, 128, 129, 114, 107, 130, 131, 120 und 121 alle ausgeschaltet.
Der Modus 4 stellt einen anderen Programmiermodus dar, wenn eine Spalte für eine ausgewählte Zeile ausgewählt wird. In diesem Modus wird die OTP-Speicherzelle wiederum durch die Zeile und die Spalte ausgewählt und die Zustände einer ihrer Sicherungen sollen eingestellt werden. Da die OTP-Zelle wiederum differentiell programmiert wird, befindet sich dann ein Ausgangssignal auf einer niedrigen Spannung (zum Beispiel etwa 2,5 Volt) und das andere Ausgangssignal befindet sich auf einer hohen Spannung (zum Beispiel etwa 5 Volt), was gemäß den Eingangssignalen lv_bit und lv_bitb bestimmt wird. Aber hier soll die Sicherung, die mit hv_bitb verbunden ist, durchgebrannt werden, so dass die hohe Programmierspannung zu diesem Ausgangssignal weitergeleitet werden muss.
In diesem Modus ist progp wieder hoch eingestellt (zum Beispiel etwa 2,5 Volt), VPP ist zum Beispiel auf etwa 5 Volt eingestellt, hvburncol ist zum Beispiel auf etwa 2,5 Volt eingestellt, lv_bit ist hoch eingestellt und lv_bitb ist niedrig eingestellt. Der Ausgang hv_bit wird durch den Transistor 116 auf etwa 2,5 Volt gezogen, während der Ausgang hv_bitb durch die Transistoren 114 und 107 auf etwa 5 Volt gezogen wird. In diesem Modus sind die Transistoren 115, 102, 128, 129, 117, 130, 131, 120 und 121 alle ausgeschaltet.
Unter Bezugnahme auf 4 ist ein Ausführungsbeispiel eines Speicherelements veranschaulicht, das allgemein mit 312 bezeichnet wird (und ähnlich wie das Speicherelement 21 ist, das vorher erläutert worden ist). In einem Beispiel ist das Speicherelement 312 ein 6T CMOS SRAM Speicherelement, das zwei PFet-Transistoren 350 und 352 und vier NFet-Transistoren 354, 356, 358 und 360 umfasst. In dem Ausführungsbeispiel ist das Speicherelement mit einer Zeile hv_bit und hv_bitb gekoppelt oder verbunden.
Das Speicherelement 312 befindet sich entweder in einem niedrigen oder in einem hohen gespeicherten Speicherzustand. Wenn eine logische 0 gespeichert ist (d.h. das Speicherelement 312 befindet sich in einem niedrigen gespeicherten Zustand), speichert das Aufzeichnen von neuen und vollständig anderen Informationen eine logische 1 in dem Speicherelement (d.h. einen hohen gespeicherten Zustand). Wenn eine logische 1 in dem Speicherelement 312 aufgezeichnet wird (d.h. das Speicherelement 312 befindet sich in einem hohen gespeicherten Zustand), zeichnet das Aufzeichnen von neuen und vollständig anderen Informationen eine logische 0 auf (d.h. ändert das Speicherelement in einem niedrigen gespeicherten Zustand).
5 veranschaulicht ein Ausführungsbeispiel eines Gate-gesteuerten Sicherungselements 400 (das den Gate-gesteuerten Sicherungen 25 und 27 ähnlich ist, die vorher dargelegt worden sind). In diesem Ausführungsbeispiel ist das Sicherungselement 400 eine MOSFET-Gate-Oxid-Sicherung 400 mit einer tiefen N-Wanne, die eine Oxidschicht mit einer Dicke von etwa 2,5 nm oder weniger aufweist und die mit einem Speicherelement gemäß einem Ausführungsbeispiel der vorliegenden Erfindung verwendet wird. Die Sicherung 400 umfasst eine tiefe N-Wanne 402. N3v5out ist veranschaulicht, wie es die Source 404 und den Drain 406 verbindet. Das Gate 408 ist mit hv_bit und hv_bitb gekoppelt (nicht gezeigt).
Der Vorteil der tiefen N-Wanne 402 liegt darin, dass sie die Speicherzelle isoliert, wodurch die Vorspannung der Wanne, der Source und des Drains auf –3,5 Volt erlaubt wird. Während einer Schreiboperation wird die hohe Programmierspannung an das Gate durch vload angelegt, wodurch effektiv ein Spannungsunterschied von weniger als etwa 6 Volt quer durch die Oxidschicht des Gate 408 geschaffen wird, um diese zu durchbrechen. So wird zum Beispiel in einem Ausführungsbeispiel eine Spannungsdifferenz von etwa 5 Volt quer durch die Gate-Oxidschicht geschaffen, wodurch diese durchbrochen wird, wie vorher dargelegt worden ist.
Wenn die Gate-Oxidschicht durchgebrannt ist, wird ein leitender Pfad zwischen der Gate-Elektrode und den Source-/Drain-Bereichen des Gate-Oxid-Sicherungstransistors geschaffen. Dieser Widerstand wird unter gesteuerten elektrischen Impulsen in dem Bereich von Hunderten von Ohm oder weniger liegen, was 4 Größenordnungen kleiner als der Widerstand vor der Programmierung ist. Um die hohe Programmierspannung quer durch das Gate-Oxid des Gate-Oxid-Sicherungstransistors anzulegen, werden die Drain- und Source-Bereiche des Antisicherungstransistors an Masse gelegt und eine hohe Programmierspannung wird an das Gate des Sicherungstransistors angelegt, wie vorher dargelegt worden ist.
6 veranschaulicht ein anderes Ausführungsbeispiel eines Sicherungselements 500, das den Sicherungselementen 25, 27 und 400 ähnlich ist, die vorher dargelegt worden sind. In diesem Ausführungsbeispiel weist die Gate-Oxid-Sicherung eine Oxidschicht mit einer Dicke von etwa 2,5 nm oder weniger auf, in der kein Transistor mit einer tiefen N-Wanne verwendet wird. Das Gate des Transistors (als Kondensator 502 gezeigt) ist mit einer 1,2 Volt Abfühlschaltung 504 und einem 5 Volt Toleranzschalter 506 verbunden. Der 5 Volt Toleranzschalter 506 ist aus Eingangs-/Ausgangs-MOS-Vorrichtungen konstruiert, die eine dickere Gate-Oxidschicht aufweisen.
Wie vorher dargelegt worden ist, umfasst ein Ausführungsbeispiel der vorliegenden Erfindung das Programmieren oder Durchbrennen irgendwelcher Sicherungen einer Speicherzelle in einer Speichervorrichtung unter Verwendung eines Hochspannungsschalterstromkreises. 7 veranschaulicht ein Ablaufdiagramm hoher Stufe, das ein Verfahren zum Durchbrennen der Gate-gesteuerten Sicherung darstellt und deshalb den Zustand der Speicherzelle in einer Speichervorrichtung gemäß einem Ausführungsbeispiel der Erfindung einstellt oder diese demgemäß programmiert. Dieses Verfahren, das allgemein mit 700 bezeichnet wird, umfasst das Auswählen einer Zeile aus einer Vielzahl von Zeilen und das Auswählen einer Spalte aus einer Vielzahl von Spalten, wie dies jeweils von Block 710 und 712 dargestellt ist. Obwohl in diesem Ausführungsbeispiel eine Vielzahl von Zeilen und Spalten beschrieben wird, kommt es in Betracht, dass die Speichervorrichtung auch nur eine Zeile und eine Vielzahl von Spalten, eine Spalte und eine Vielzahl von Zeilen oder nur eine Zeile und eine Spalte umfassen kann.
Die ausgewählte Speicherzelle in der ausgewählten Spalte und der ausgewählten Zeile wird programmiert, wie dies durch Block 714 veranschaulicht ist. In einem Ausführungsbeispiel wird die ausgewählte Speicherzelle programmiert (d.h. die Sicherungen werden durchgebrannt), indem eine Hochspannungsschaltvorrichtung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung verwendet wird.
Die 8A und 8B veranschaulichen ein genaueres Ablaufdiagramm, das ein Verfahren zum Einstellen des Zustands (d.h. zum Durchbrennen der Gate-gesteuerten Sicherungen) einer Speicherzelle in einer Speichervorrichtung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht. Dieses Verfahren, das allgemein mit 800 bezeichnet wird, umfasst das Feststellen, ob sich die Speichervorrichtung in einem Programmiermodus befindet, wie dies mit der Raute 810 veranschaulicht ist. Wenn sich die Speichervorrichtung nicht in einem Programmiermodus befindet, dann wird progp niedrig eingestellt und VDD wird bei etwa 2,5 Volt eingestellt, wie dies von Block 812 veranschaulicht ist. Beide Ausgänge hv_bit und hv_bitb werden zur Masse gezogen, wie von Block 814 veranschaulicht ist.
Wenn sich die Speichervorrichtung in einem Programmiermodus befindet, dann stellt das Verfahren fest, ob eine Zeile aus einer Vielzahl von Zeilen ausgewählt ist, wie dies durch die Raute 816 veranschaulicht ist. Wenn keine Zeile ausgewählt ist, endet der Vorgang. Wenn aber eine Zeile ausgewählt ist, dann stellt die Programmiervorrichtung fest, ob vielleicht eine Spalte ausgewählt ist, wie durch die Raute 818 dargestellt ist. Wenn die Spalte nicht ausgewählt ist, dann wird propg hoch eingestellt (etwa 2,5 Volt), VPP wird auf etwa 5 Volt eingestellt und hvburncol wird auf etwa 5 Volt eingestellt, wie dies von Block 820 veranschaulicht ist. Beide Ausgänge hv_bit und hv_bitb werden auf etwa 2,5 Volt gezogen, wie von Block 822 veranschaulicht ist.
Wenn die Spalte ausgewählt ist, dann wird die ausgewählte Zelle programmiert. Das Verfahren stellt fest, ob lv_bit niedrig eingestellt ist und lv_bitb hoch ein gestellt ist, wie durch die Raute 819 veranschaulicht ist. Wenn lv_bit niedrig eingestellt ist (lv_bitb hoch eingestellt ist), wird progp hoch eingestellt (etwa 2,5 V), VPP wird auf etwa 5 Volt eingestellt, hvburncol wird auf 2,5 Volt eingestellt, wie dies von Block 824 veranschaulicht ist. Der Ausgang hv_bit wird auf etwa 5 Volt gezogen und der Ausgang hv_bitb wird auf etwa 2,5 Volt gezogen, wie dies von Block 826 veranschaulicht ist.
Des Weiteren wird progp hoch eingestellt (etwa 2,5 Volt), VPP wird auf etwa 5 Volt eingestellt, hvburncol wird auf etwa 2,5 Volt eingestellt, lv_bit wird hoch eingestellt und lv_bitb wird niedrig eingestellt, wie dies mit Block 824 veranschaulicht ist. Der Ausgang hv_bit wird auf etwa 2,5 Volt gezogen und hv_bitb wird auf etwa 5 Volt gezogen, wie dies von Block 830 veranschaulicht ist. Dies führt dazu, dass die Speicherzelle der Speichervorrichtung programmiert wird.
Viele Modifikationen und Variationen der vorliegenden Erfindung sind angesichts der oben genannten Lehren möglich. Zum Beispiel kann die vorliegende Erfindung auf Substraten implementiert werden, die andere Materialien als Silizium umfassen, wie zum Beispiel Gallium, Arsenid und Saphir. Somit sollte es klar sein, dass innerhalb des Schutzumfangs der angehängten Ansprüche die Erfindung auch anders praktiziert werden kann, als sie hier beschrieben worden ist.

Claims

Speichervorrichtung (10) mit: – einer Speicherzelle (12), die Daten speichern kann, wobei die Speicherzelle (12) wenigstens ein Gate-Oxid-Sicherungselement (25, 27) umfasst; und – einer Spannungsschaltvorrichtung (14), die mit der Speicherzelle (12) gekoppelt ist und einen Zustand der Speicherzelle (12) einstellen kann, wobei die Spannungsschaltvorrichtung (14) auf einer Pro-Spalten-Basis gesteuert wird, um die Speicherzelle (12) zu programmieren, dadurch gekennzeichnet, dass die Spannungsschaltvorrichtung (14) des weiteren folgendes umfasst: – einen ersten und einen zweiten Transistor (102, 107), die jeweils mit einer ersten Spannung (VPP) verbunden sind, wobei der erste und der zweite Transistor (102, 107) quergekoppelt sind, – einen dritten und einen vierten Transistor (115, 114), wobei der Source-Drain-Pfad des dritten Transistors (115) mit dem ersten Transistor (102) gekoppelt ist und der Source-Drain-Pfad des vierten Transistors (114) mit dem zweiten Transistor (107) gekoppelt ist, wobei die Gates des dritten und des vierten Transistors (115, 114) ein Spaltenauswahlsignal (hvburncol) empfangen können, – einen fünften und einen sechsten Transistor (120, 121), wobei der Source-Drain-Pfad des fünften Transistors (120) mit dem dritten Transistor (115) gekoppelt ist und der Source-Drain-Pfad des sechsten Transistors (121) mit dem vierten Transistor (114) gekoppelt ist, wobei die Gates des fünften und des sechsten Transistors (120, 121) jeweils mit einer zweiten Spannung (VDD25) verbunden sind, wobei der fünfte und der sechste Transistor (120, 121) des weiteren mit jeweiligen Bitleitungen (hv_bit, hv_bitb) gekoppelt sind, – einen siebten Transistor (119), dessen Source-Drain-Pfad mit dem fünften und dem sechsten Transistor (120, 121) gekoppelt ist, und dessen Gate ein Programmiermodusauswahlsignal (progpb) empfangen kann, und – einen achten und einen neunten Transistor (116, 117), wobei der Source-Drain-Pfad des achten Transistors (116) mit dem dritten und dem fünften Transistor (115, 120) gekoppelt ist und der Source-Drain-Pfad des neunten Transistors (117) mit dem vierten und dem sechsten Transistor (114, 121) gekoppelt ist, wobei die Gates des achten und des neunten Transistors (116, 117) jeweilige Programmiersignale (Isbitb) empfangen können.
Speichervorrichtung nach Anspruch 1, wobei das Gate-Oxid-Sicherungselement (25, 27) zwei dünne Gate-Oxid-Sicherungselemente (25, 27) umfasst.
Speichervorrichtung nach Anspruch 2, wobei ein Oxid des dünnen Gate-Oxid-Sicherungselements eine Dicke von etwa 2,5 nm oder weniger aufweist.
Speichervorrichtung nach Anspruch 1, wobei die Speicherzelle (12) ein 6T-Speicherelement umfasst.
Speichervorrichtung nach Anspruch 1, wobei die Spannungsschaltvorrichtung (14) in eine Spannung schaltet, die in einem Bereich von zwischen etwa 0 Volt und etwa 5 Volt liegt.
Speichervorrichtung nach Anspruch 1, wobei die Spannungsschaltvorrichtung (14) wenigstens einen Pegelschalter umfasst, der ankommende Daten auf eine höhere Spannung umschalten kann.
Speichervorrichtung nach Anspruch 1, wobei die Spannungsschaltvorrichtung (14) wenigstens eine Auswahlvorrichtung umfasst, die wenigstens eine Spalte in einem Array auswählen kann.
Speichervorrichtung nach Anspruch 1, wobei die Spannungsschaltvorrichtung wenigstens einen Pfet-Transistor umfasst, der auf eine Hochspannung schalten kann.
Verfahren zum Einstellen eines Zustands einer Speicherzelle (12), die wenigstens eine Gate-gesteuerte Sicherung mit einer dünnen Oxidschicht hat, unter Verwendung eines Hochspannungsschalters (14), wobei der Hochspannungsschalter (14) – in eine Spannung schaltet, die in einem Bereich von zwischen etwa 0 Volt und etwa 5 Volt liegt; und – auf einer Pro-Spalten-Basis gesteuert wird, um die Speicherzelle (12) zu programmieren, dadurch gekennzeichnet, dass das Verfahren des weiteren folgendes umfasst: – Anlegen einer ersten Spannung (VPP) an einen ersten und einen zweiten Transistor (102, 107), wobei der erste und der zweite Transistor (102, 107) quergekoppelt sind; – Anlegen eines Spaltenauswahlsignals (hvburncol) an ein Gate eines dritten und an ein Gate eines vierten Transistors (115, 114), wobei der Source-Drain-Pfad des dritten Transistors (115) mit dem ersten Transistor (102) gekoppelt ist und der Source-Drain-Pfad des vierten Transistors (114) mit dem zweiten Transistor (107) gekoppelt ist; – Anlegen einer zweiten Spannung (VDD25) an ein Gate eines fünften und an ein Gate eines sechsten Transistors (120, 121), wobei der Source-Drain-Pfad des fünften Transistors (120) mit dem dritten Transistor (115) gekoppelt ist und der Source-Drain-Pfad des sechsten Transistors (121) mit dem vierten Transistor (114) gekoppelt ist, wobei der fünfte und der sechste Transistor (120, 121) des weiteren mit jeweiligen Bitleitungen (hv_bit, hv_bitb) gekoppelt sind; – Anlegen eines Programmiermodusauswahlsignals (progbp) an ein Gate eines siebten Transistors (119), dessen Source-Drain-Pfad mit dem fünften und dem sechsten Transistor (120, 121) gekoppelt ist; und – Anlegen jeweiliger Programmiersignale (Isbitb) an ein Gate eines achten und an ein Gate eines neunten Transistors (116, 117), wobei der Source-Drain-Pfad des achten Transistors (116) mit dem dritten und dem fünften Transistor (115, 120) gekoppelt ist und der Source-Drain-Pfad des neunten Transistors (117) mit dem vierten und dem sechsten Transistor (114, 121) gekoppelt ist.