-
Die
Datentransfergeschwindigkeiten zwischen Speicher und Speichercontrollern
werden immer schneller. Um die Signalintegrität bei höheren Geschwindigkeiten zu
verbessern, wurden Vorrichtungen zwischen den Speichervorrichtungen
und Speichercontrollern eingeführt.
Siehe zum Beispiel US-Patent 6 317 352 "Apparatus for Implementing a Buffered
Daisy Chain Connection Between a Memory Controller and Memory Modules". Die Speicherpuffervorrichtungen
reduzieren die Anzahl der an den Speicherbus angeschlossenen Vorrichtungen
und somit die Anzahl der Stichleitungen am Speicherbus, die bekannt
sind als Quelle für
Signalreflektionen. Des Weiteren reduzieren Speicherpuffervorrichtungen
die Last auf den Speichercontroller, indem sie die Anzahl der direkt
vom Speichercontroller getriebenen Vorrichtungen reduzieren. Wenn
die Last reduziert ist, kann sich der Speichercontroller schnellere
Signalraten und/oder niedrigere Signalspannungen zunutze machen.
Die Speicherpuffervorrichtungen verbrauchen jedoch Platz auf der
Leiterplatte. Durch Reduzieren des Platzes, den die Speicherpuffervorrichtungen
auf der Leiterplatte einnehmen, ist eine Möglichkeit gegeben, den immer
stärker
werdenden Wunsch nach kleineren Formfaktoren und erhöhter Speicherkapazität zufriedenzustellen.
-
WO
99/30240 offenbart ein System mit einem System-Speichercontroller
und Speichermodulen. Die Speichermodule enthalten einen an den Systemspeicher-Controller
gekoppelten Speichermodul-Controller und mehrere an die Speichermodul-Controller
gekoppelten Speichervorrichtungen.
-
US 5 434 745 offenbart ein
Montageverfahren für
einen gestapelten Chipträger
zur Unterbringung von Verbindungs-Siliziumchips wie Speicherchips.
Speicherchips, wie zum Beispiel SRAM, DRAM, EEPROM und Flash, ermöglichen
den parallelen Anschluß ihrer
Datenleitungen, Adreßleitungen, Ausgangsfreigabeleitungen
und Schreibfreigabeleitungen, während
die Chipfreigabeleitung jedes Speicherchips individuell zum externen
Anschluß gebracht
werden muß.
-
EP 0 398 188 A2 offenbart
eine Speichererweiterungs-platte, die so gestaltet ist, daß sie bei
ihrer Bestückung
mit Modulen und bei ihrem Einbau in ein Computersystem keinen der
anderen Erweiterungsschlitze innerhalb des Computersystems stört.
-
EP 0 22 460 A2 offenbart
ein Modul, das aus gestapelten integrierten Siliziumchips, die einander ähnliche
funktionelle Stiftzuweisungen aufweisen, gebildet ist, einschließlich einer
Steckerleiste, die den Auswahl- oder Freigabestift des oberen Chip
verbindet, und einen zusätzlichen
Stift bildet, so daß jeder
Chip im Modul separat ausgewählt
werden kann. Gestapelte Chips müssen
nicht identisch sein, vorausgesetzt, beide Chips enthalten einen
Chipauswahlstift, und die Funktion jeder Stiftposition ist die gleiche
auf beiden Chips, das heißt
die gleichen Stiftpositionen werden für Adresse, Stromversorgung, Daten
und Freigabe verwendet.
-
KURZBESCHREIBUNGEN
DER ZEICHNUNGEN
-
Die
hier beschriebene Erfindung wird anhand eines in den beigefügten Zeichnungen
dargestellten Beispiels erklärt
und ist nicht als einschränkend
zu verstehen. Der Einfachheit und Klarheit halber sind Elemente
in den Zeichnungen nicht unbedingt maßstäblich korrekt dargestellt.
Zum Beispiel sind die Abmessungen einiger Elemente mit Bezug auf
andere Elemente der Klarheit wegen vergrößert dargestellt. Des Weiteren
wurden, wo angebracht, gleiche Bezugsnummern in verschiedenen Zeichnungen
benutzt, um entsprechende oder analoge Elemente zu bezeichnen.
-
1 zeigt
eine Ausführungsform
eines Rechengeräts.
-
2 zeigt
eine weitere Ausführungsform
eines Rechengeräts.
-
3 zeigt
eine Ausführungsform
gestapelter Puffervorrichtungen, die in den Rechengeräten von 1 und 2 eingesetzt
werden können.
-
4 zeigt
eine beispielhafte Mehrpunkt-Verbindung zwischen einem Speichercontroller
und Puffervorrichtungen, die in den Rechengeräten von 1 und 2 eingesetzt
werden können.
-
5 zeigt
eine Daisy-Chain-Verbindung zwischen einem Speichercontroller und
Puffervorrichtungen, die in den Rechengeräten von 1 und 2 eingesetzt
werden können.
-
6 zeigt
eine Ausführungsform
gestapelter integrierter Pufferschaltkreise, die in den Rechengeräten von 1 und 2 eingesetzt
werden können.
-
AUSFÜHRLICHE
BESCHREIBUNG
-
Die
folgende Beschreibung beschreibt Techniken zum Anordnen von Pufferschaltkreisen
eines Speichersystems. In der folgenden Beschreibung werden zahlreiche
spezifischen Details erklärt,
wie Logikimplementierungen, Opcodes, Mittel zur Festlegung von Operanden,
Ressourcenpartitionierung/gemeinsame Benutzung/Duplizierungsimplementierungen,
Typen von Systemkomponenten und ihre Beziehungen untereinander,
sowie Logikpartitionierungs/Integrationswahlen, um ein gründlicheres
Verständnis
der vorliegenden Erfindung zu vermitteln. Ein Fachmann wird jedoch
erkennen, daß die
Erfindung auch ohne diese spezifischen Details praktiziert werden
kann. Andererseits wurden in anderen Fällen Steuerstrukturen, Gatterebenen-Schaltkreise
und vollständige
Softwareanweisungsfolgen nicht im Detail dargestellt, um die Erfindung
nicht zu verschleiern. Anhand der folgenden Beschreibungen wird
es einem normalen Fachmann möglich
sein, die entsprechende Funktionalität zu implementieren, ohne übertrieben
viel experimentieren zu müssen.
-
Verweise
in der Spezifikation auf „eine
einzelne Ausführungsform", „eine Ausführungsform", „eine beispielhafte
Ausführungsform" usw. bedeuten, daß die beschriebene
Ausführungsform
ein bestimmtes Merkmal, eine bestimmte Struktur oder Eigenschaft
enthält,
daß aber
nicht jede Ausführungsform unbedingt
dieses bestimmte Merkmal, diese bestimmte Struktur oder Eigenschaft
enthalten muß. Außerdem beziehen
sich solche Ausdrücke
nicht unbedingt auf die gleiche Ausführungsform. Wenn ferner ein
bestimmtes Merkmal, eine bestimmte Struktur oder Eigenschaft in
Verbindung mit einer Ausführungsform
beschrieben ist, wird vorausgesetzt, daß ein Fachmann die Kenntnisse
besitzt, eine solches Merkmal, eine solche Struktur oder Eigenschaft
in Verbindung mit anderen Ausführungsformen
zu realisieren, egal, ob sie ausdrücklich beschrieben oder nicht
beschrieben wurden.
-
Ausführungsformen
der Erfindung können
in Hardware implementiert werden.
-
Eine
beispielhafte Ausführungsform
eines Rechengeräts 100 ist
in 1 dargestellt. Das Rechengerät 100 kann eine Leiterplatte 102,
wie beispielsweise eine gedruckte Schaltungsplatte, eine Systemplatine
oder ein Motherboard, sein. Die Leiterplatte 102 wird im
folgenden der Einfachheit halber als Motherboard 102 bezeichnet,
sie muß jedoch nicht
unbedingt als Motherboard implementiert werden, sondern kann auch
aus einer oder zwei miteinander verbundenen Leiterplatten bestehen.
Das Rechengerät 100 kann
ferner einen oder mehrere Prozessoren 104, einen Chipsatz 106 und
ein Speichersystem 108 umfassen, die über Leiterbahnen und/oder andere
Signalpfade des Motherboard 102 miteinander verbunden sind.
Das Rechengerät 100 kann
ferner andere (nicht dargestellte) Vorrichtungen, wie zum Beispiel
eine Maus, eine Tastatur, einen Video-Controller, eine Festplatte,
ein Diskettenlaufwerk, Firmware usw. umfassen.
-
Der
Chipsatz 106 kann eine oder mehrere in einem Gehäuse untergebrachte
integrierte Schaltkreis-vorrichtungen umfassen, die Schnittstellen
zwischen dem Prozessor 104, dem Speichersystem 108 und
anderen Vorrichtungen des Rechengeräts 100 bereitstellen.
In einer Ausführungsform
enthält
eine einzelne in einem Gehäuse
untergebrachte integrierte Schaltkreisvorrichtung des Chipsatzes 106,
die andere Funktionen des Chipsatzes 106 enthalten oder nicht
beinhalten kann, einen Speichercontroller 110 des Speichersystems 108.
Der Speichercontroller 110 allgemein erlaubt dem einen
oder den mehreren Prozessoren 104 und/oder anderen Vorrichtungen des
Rechengeräts 100 Zugriff
auf den Speicher 112 des Speichersystems 108.
In einer anderen Ausführungsform
ist der Speichercontroller 110 in dem einen oder den mehreren
Prozessoren 104 des Rechengeräts 100 enthalten.
In wiederum anderen Ausführungsformen
sind Teile des Speichercontrollers 110 auf den einen oder
die mehreren Prozessoren 104 und/oder auf eine oder mehrere
im Gehäuse
untergebrachten integrierten Schaltkreisvorrichtungen des Chipsates 106 verteilt.
-
Der
Speicher 112 kann in einem Gehäuse untergebrachte Speichervorrichtungen 114,
wie zum Beispiel dynamische Direktzugriffsspeichervorrichtungen
(DRAM), doppelte Datenraten-(DDR)SDRAMs,
vierfache Datenraten-(QDR)(SDRAM)Vorrichtungen oder andere Speichervorrichtungen
enthalten. Die Speichervorrichtungen 114 können Daten
wie zum Beispiel Anweisungen und Code speichern, die von den Prozessoren 104 ausgeführt werden.
In einer Ausführungsform umfaßt das Speichersystem 108 einen
oder mehrere Modulstecker 116, die am Motherboard 102 angebracht
sind. Jeder Modulstecker ist so groß, daß er ein Speichermodul 118 aufnehmen
kann. Jedes Speichermodul 118 kann mehrere Speichervorrichtungen 114 und
eine oder mehrere gestapelte Puffervorrichtungen 120 umfassen,
die an einer Leiterplatte 122 mit mehreren Signalsteckern
oder Anschlüssen 124 (siehe 3)
angebracht sind. Die Mehrzahl der Anschlüsse 124 haben eine
Schnittstelle mit Signalsteckern oder (nicht dargestellten) Anschlüssen des Modulsteckers 116,
wenn das Speichermodul 118 in die Modulstecker 116 eingesteckt
wird.
-
Obwohl
das Rechengerät 100 in 1 mit drei
Modulsteckern 116 dargestellt ist, können andere Ausführungsformen
des Rechengeräts 100 eine andere
Anzahl von Modulsteckern 116 zur Aufnahme einer anderen
Anzahl von Speichermodulen 118 umfassen. Ferner, obwohl
das Rechengerät 100 in 1 mit
acht Speichervorrichtungen 114 und vier Puffervorrichtungen 120 pro
Speichermodul 118 dargestellt ist, können andere Ausführungsformen
des Rechengeräts 100 eine
andere Anzahl von Speichervorrichtungen 114 und/oder eine
andere Anzahl von Puffervorrichtungen 120 pro Speichermodul 118 umfassen.
-
In 2 ist
eine andere Ausführungsform des
Rechengeräts 100 dargestellt.
Das Speichersystem 108 von 2 kann in
einem Gehäuse
untergebrachte Speichervorrichtungen 114 und gestapelte Puffervorrichtungen 120 umfassen,
die am Motherboard 102 anstelle einer Leiterplatte 122 des
Speichermoduls 118 angebracht sind. In einer derartigen Ausführungsform
kann das Speichersystem 108 ohne Modulstecker 116 zur
Aufnahme der Speichermodule 118 implementiert werden. Es
versteht sich jedoch, daß andere
Ausführungsformen
des Rechengeräts 100 sowohl
Speichervorrichtungen 114, die am Motherboard 102 angebracht
sind, als auch Modulstecker 116 zur Aufnahme der Speichermodule 118 umfassen
können.
-
Mit
Bezug auf 3 ist eine Ausführungsform
eines Speichermoduls 118 dargestellt. Das Speichermodul 118 kann
Speichervorrichtungen 114U1-U8 , 114L1-L8 und Puffervorrichtungen 120U1-U2 , 120L1-L2 umfassen,
die an einer Leiterplatte 122 mit Anschlüssen 124 angebracht
sind. Wie an früherer Stelle
angegeben, können
die Speichervorrichtungen 114U1-U8 , 114L1-L8 in einem Gehäuse untergebrachte Speichervorrichtungen
wie zum Beispiel DRAM-Vorrichtungen, SDRAM-Vorrichtungen, DDR SDRAM-Vorrichtungen,
QDR SDRAM-Vorrichtungen oder andere Speichervorrichtungen sein.
In einer Ausführungsform
kann das Speichermodul 118 Datenpuffervorrichtungen 120L1-L2 und Adreß-Befehlspuffervorrichtungen 120U1-U2 umfassen, die auf die Datenpuffervorrichtungen 120L1-L2 gestapelt sind.
-
Im
allgemeinen puffern die Datenpuffervorrichtungen 120L1-L2 Lese- und/oder Schreibdatensignale
zwischen dem Speichercontroller 110 und den Speichervorrichtungen 114U1-U8 , 114L1-L8 .
Die Datenpuffervorrichtungen 120L1-L2 können Schreibdatensignale
vom Speichercontroller 110 über einen Speicherbus 126 (siehe 4 und 5)
empfangen und die Speichervorrichtungen 114U1-U8 , 114L1-L8 mit Schreibdatensignalen versorgen,
die auf den empfangenen Schreibdatensignalen basieren. Es versteht
sich, daß die
Datenpuffervorrichtungen 120L1-L2 die
Speichervorrichtungen 114U1-U8 , 114L1-L8 mit Schreibdatensignalen versorgen
können,
die eine andere Form als die vom Speichercontroller 110 empfangenen
Schreibdatensignale haben. Zum Beispiel könnte der Speichercontroller 110 Datensignale mit
Niederspannungsdifferential auf dem Speicherbus 126 erzeugen,
und die Datenpuffervorrichtung 120L1-L2 könnte die
Speichervorrichtungen 114U1-U8 , 114L1-L8 mit Datensignalen ohne Hochspannungsdifferential
versorgen. Ferner könnten
in einer Daisy-Chain-Umgebung die Datenpuffervorrichtungen 120L1-L2 die Datenpuffervorrichtungen 120L1-L2 eines anderen Speichermoduls 118 mit
Schreibdatensignalen versorgen, die auf den Schreibdatensignalen
basieren, die vom Speichercontroller 110 und/oder von Datenpuffervorrichtungen 120L1-L2 eines anderen Speichermoduls 118 empfangen
wurden.
-
Die
Datenpuffervorrichtungen 120L1-L2 können Lesedatensignale
von den Speichervorrichtungen 114U1-U8 , 114L1-L8 empfangen und den Speichercontroller 110 mit
Lesedatensignalen versorgen, die auf den empfangenen Lesedatensignalen
basieren. Es versteht sich jedoch, daß die Datenpuffervorrichtungen 120L1-L2 den Speichercontroller 110 mit
Lesedatensignalen versorgen können,
die eine andere Form als die von den Speichervorrichtungen 114U1-U8 , 114L1-L8 empfangenen
Lesedatensignale aufweisen. Ferner können in einer Daisy-Chain-Umgebung
die Datenpuffervorrichtungen 120L1-L2 die
Datenpuffervorrichtungen 120L1-L2 eines
anderen Speichermoduls 118 mit Lesedatensignalen versorgen,
die auf den Lesedatensignalen basieren, die von den Speichervorrichtungen 114U1-U8 , 114L1-L8 und/oder
den Datenpuffervorrichtungen 120L1-L2 eines
anderen Speichermoduls 118 empfangen wurden.
-
Im
allgemeinen puffern die Adreß-/Befehlspuffervorrichtungen 120U1-U2 Adreß-/Befehlssignale zwischen
den Speichervorrichtungen 114U1-U8 , 114L1-L8 und dem Speichercontroller 110.
Die Adreß-/Befehlspuffervorrichtungen 120U1-U2 können Adreß-Befehlssignale vom Speichercontroller 110 über die
Adreß-/Befehlsleitungen
des Speicherbus 126 empfangen und die Speichervorrichtungen 114U1-U8 , 114L1-L8 mit
Adreß-/Befehlssignalen
versorgen, die auf den empfangenen Adreß-/Befehlssignalen basieren.
Es versteht sich, daß der
Adreß-Befehlspuffer 120U1-U2 die Speichervorrichtungen 114U1-U8 , 114L1-L8 mit
Adreß-Befehlssignalen
versorgen kann, die eine andere Form als die vom Speichercontroller 110 empfangenen
Adreß-Befehlssignale aufweisen können. Ferner
können
in einer Daisy-Chain-Umgebung die Adreß-Befehlspuffervorrichtungen 120U1-U2 eines anderen Speichermoduls 118 mit
Adreß-Befehlssignalen versorgen,
die auf den Adreß-/Befehlssignalen
basieren, die vom Speichercontroller 110 und/oder Datenpuffervorrichtungen 120L1-L2 eines anderen Speichermoduls 118 empfangen
wurden.
-
Während es
in der Beschreibung des Speichermoduls 118 von 3 heißt, daß die Adreß-Befehlspuffervorrichtungen 120U1-U2 auf den Datenpuffervorrichtungen 120L1-L2 gestapelt sind, können in anderen
Ausführungsformen
die Datenpuffervorrichtungen 120L1-L2 auf
den Adreß-Befehlspuffervorrichtungen 120U1-U2 gestapelt sein. Ferner wurde in
der Beschreibung der Ausführungsform
nach 3 das Puffern unter Zuweisung bestimmter Daten-,
Adreß- und
Befehlssignale beschrieben, es sind aber auch andere Zuweisungen
möglich.
Zum Beispiel könnten die
Speichermodule 118 separate Adreßpuffervorrichtungen 120 zum
Puffern von Adreßsignalen,
separate Befehlspuffervorrichtungen 120 zum Puffern von
Befehlssignalen, separate Datenpuffervorrichtungen 120 zum
Puffern von Datensignalen, separate Lesedatenpuffervorrichtungen 120 zum
Puffern von Lesedatensignalen und/oder separate Schreibdatenpuffervorrichtungen 120 zum
Puffern von Schreibdatensignalen enthalten, die in verschiedenen
Kombinationen gestapelt werden können.
Ferner können die
Speichermodule 118 Puffervorrichtungen 120 enthalten,
die die verschiedene Kombinationen von Signalen, wie zum Beispiel
Daten-/Adreßpuffervorrichtungen 120 zum
Puffern von Daten- und Adreßsignalen,
Daten-/Befehlspuffervorrichtungen 120 zum Puffern von Daten-
und Befehlssignalen, Schreibdaten-/Adreßpuffervorrichtungen 120 zum
Puffern von Schreibdaten- und Adreßsignalen, Lesedaten-/Adreßpuffervorrichtungen 120 zum
Puffern von Lesedaten- und Adreßsignalen,
usw. puffern.
-
Bezugnehmend
auf 4 könnten
die Speichervorrichtungen 1141U-MU , 1141L-ML Signalstecker oder Anschlüsse 1281U-MU , 1281L-ML umfassen,
um die integrierten Schaltkreise der Speichervorrichtungen 1141U-MU , 1141L-ML mit
den Puffervorrichtungen 1141U-MU , 1141L-ML zu verbinden oder zu koppeln.
Ferner könnten
die Speichervorrichtungen 1141U-MU auf anderen Speichervorrichtungen 1141L-ML gestapelt oder positioniert sein,
um die Fläche
der Leiterplatte zu reduzieren, die von den Speichervorrichtungen 1141U-MU , 1141L-ML eingenommen
wird. Zum Beispiel könnte
das Speichermodul 1181 eine obere
Speichervorrichtung 1141U umfassen,
die über
einer unteren Speichervorrichtung 1141L positioniert
sein könnte, wobei
ihre Anschlüsse 1281U an die Anschlüsse 1281L der
unteren Speichervorrichtung 1141L gekoppelt
wären.
-
In ähnlicher
Weise könnten
die Puffervorrichtungen 1201U-MU , 1201L-ML Signalstecker oder Anschlüsse 1301U-MU , 1301L-ML umfassen,
die die integrierten Schaltkreise der Puffervorrichtungen 1201U-MU , 1201L-ML mit
den Anschlüssen 124 des
Speichermoduls 1181-M verbinden
oder koppeln. Die Puffervorrichtungen 1201U-MU , 1201L-ML könnten derart gestapelt oder
positioniert sein, daß die
untere Puffervorrichtung 1201L-ML zwischen
der Leiterplatte 122 und der oberen Puffervorrichtung 1201U-MU liegt. Die Anschlüsse 1301U der oberen Puffervorrichtungen 1201U sind an die Anschlüsse 1301L der unteren Puffervorrichtung 1201L gekoppelt und könnten an (nicht dargestellte)
Leiterbahnen der Leiterplatte 122 gekoppelt sein. In einer
Ausführungsform
könnte
eine obere Speichervorrichtung 1202U weniger
Anschlüsse 1302U als eine untere Puffervorrichtung 1202L aufweisen. In einer wiederum anderen
Ausführungsform könnte eine
untere Puffervorrichtung 1201L zusätzliche
Anschlüsse
oder Blindanschlüsse 130D umfassen, die keinen Signalpfad zum
integrierten Schaltkreis der unteren Puffervorrichtung 1201L bereitstellen. Anstatt einen Signalpfad
für integrierte
Schaltkreise der unteren Puffervorrichtungen 1201L bereitzustellen,
stellt der Blindanschluß 130D der unteren Puffervorrichtung 1201L einen Ort bereit, an den Anschlüsse 1301U der oberen Speichervorrichtung 1201U gekoppelt werden können, um
Signale zu und/oder von der Leiterplatte 122 zu senden
und/oder zu empfangen.
-
Des
weiteren könnten
eine untere Puffervorrichtung 1201L und
eine obere Puffervorrichtung 1201U weitgehend
die gleiche Leiterplattengeometrie aufweisen. Die obere Puffervorrichtung 1201U könnte derart
auf der unteren Puffervorrichtung 1201L gestapelt
oder positioniert sein, daß der
von der Leiterplatte eingenommene Platz oder die projizierte Leiterplattenfläche 1321U der oberen Puffervorrichtung 1201U und der von der Leiterplatte eingenommene Platz
oder die projizierte Leiterplattenfläche 1321L der unteren
Puffervorrichtung 1201L weitgehend
miteinander übereinstimmen.
In einer anderen Ausführungsform
könnte
die untere Puffervorrichtung 1202L größer als
die obere Puffervorrichtung 1202U sein.
Die obere Puffervorrichtung 1202U könnte derart
auf der unteren Puffervorrichtung 1202L gestapelt
oder positioniert sein, daß der
von der Leiterplatte eingenommene Platz oder die projizierte Leiterplattenfläche 1322U der oberen Puffervorrichtung 1202U weitgehend innerhalb des von der
Leiterplatte eingenommenn Platzes oder der projizierten Leiterplattenfläche 1322L der unteren Puffervorrichtung 1202L liegt. In einer wiederum anderen
Ausführungsform
könnte
die untere Puffervorrichtung 120ML kleiner
als die obere Puffervorrichtung 120MU sein.
Die obere Puffervorrichtung 120MU könnte auf
der unteren Puffervorrichtung 120ML derart
gestapelt oder positioniert sein, daß der von der Leiterplatte
eingenommene Platz oder die projizierte Leiterplattenfläche 132ML der unteren Puffervorrichtung 120ML weitgehend innerhalb des von der
Leiterplatte eingenommenn Platzes oder der projizierten Leiterplattenfläche 132MU der oberen Puffervorrichtung 120MU liegt.
-
Die
Speichermodule 118 könnten über einen Speicherbus 126 im
Mehrpunkt-Verfahren an den Speichercontroller 110 gekoppelt
sein. Der Speicherbus 126 könnte Datenleitungen und Nicht-Datenleitungen, wie
zum Beispiel Adreßleitungen,
Befehlsleitungen und Taktleitungen zur Übertragung von Datensignalen,
Adreßsignalen,
Befehlssignalen und Taktsignalen umfassen. In einer Ausführungsform isolieren
die Puffervorrichtungen 120 die Speichervorrichtungen 114 der
Speichermodule 118 vom Speicherbus 126 und Speichercontroller 110.
Dies ermöglicht
den Puffervorrichtungen 120, die Last auf den Speichercontroller 110 dadurch
zu reduzieren, daß die
Anzahl der vom Speichercontroller 110 getriebenen Komponenten
reduziert ist. Des weiteren könnten
die Puffervorrichtungen 120 die Anzahl der an den Speicherbus 126 gekoppelten
Stichleitungen 134 reduzieren, da jede Speichervorrichtung 114 nicht
separat über
eine separate Stichleitung 134 an den Speicherbus 126 gekoppelt
ist. Durch Reduzierung der Anzahl der Stichleitungen 134 und/oder
der Anzahl der Vorrichtungen könnten
die Puffervorrichtungen 120 zur Erhöhung der Signalintegrität und/oder
der Transfergeschwindigkeit des Speicherbuses 126 beitragen.
-
In
einer anderen Ausführungsform, 5, könnten die
Speichermodule 1181-3 über einen Speicherbus 126 in
Daisy-Chain-Weise an den Speichercontroller 110 gekoppelt
sein. Ein erstes Speicherbussegment 1261 könnte den
Speichercontroller 110 über
erste Anschlüsse 12411 eines ersten Speichermoduls 1181 an die Puffervorrichtungen 1201U , 1201L koppeln.
Ein zweites Speicherbussegment 1262 könnte ferner
die Puffervorrichtungen 1201U , 1201L des ersten Speichermoduls 1181 an die Puffervorrichtungen 1202U , 1202L eines
zweiten Speichermoduls 1182 koppeln,
indem die zweiten Anschlüsse 12412 des ersten Speichermoduls 1181 an die ersten Anschlüsse 12421 des zweiten Speichermoduls 1182 gekoppelt werden. Ein drittes Speicherbussegment 1263 könnte
ferner die Puffervorrichtungen 1202U , 1202L des zweiten Speichermoduls 1182 an die Puffervorrichtungen 1203U , 1203L eines
dritten Speichermoduls 1183 koppeln,
indem die zweiten Anschlüsse 12422 des zweiten Speichermoduls 1182 an die ersten Anschlüsse 12431 des dritten Speichermoduls 1183 gekoppelt werden usw. Durch die Daisy-Chain-Kopplung der
Speichermodule 1181 , 1182 , 1183 an
den Speichercontroller 110 kann eine weitere Reduzierung
der Last, die der Speichercontroller 110 zu treiben hat,
und/oder der Anzahl der Stichleitungen 134 am Speicherbus 126 erzielt
werden.
-
In 6 ist
eine wiederum weitere Ausführungsform
des Speichermoduls 118 dargestellt. Das Speichermodul 118 kann
eine oder mehrere Speichervorrichtungen 114 und eine oder
mehrere Puffervorrichtungen 136 enthalten, die an einer
Leiterplatte 122 mit Anschlüssen 124 angebracht
sind. Die Speichervorrichtung 114 kann einen Chip oder
ein Substrat 138 enthalten, welches einen integrierten
Speicherschaltkreis in einer Gehäusevorrichtung 140 mit Anschlüssen 128 aufweist.
Kontaktierungsdrähte oder
andere gehäuseeigene
Stecker 142 koppeln den integrierten Speicherschaltkreis
an die Anschlüsse 128 der
Gehäusevorrichtung 140.
-
Desgleichen
könnte
die Puffervorrichtung 136 einen ersten Chip oder ein Substrat 144 enthalten,
welches auf einem zweiten Chip oder Substrat 146 gestapelt
oder positioniert ist. Der erste Chip 144 könnte einen
ersten integrierten Pufferschaltkreis wie zum Beispiel einen Datenpufferschaltkreis
enthalten, und der zweite Chip 146 könnte einen zweiten integrierten
Pufferschaltkreis wie zum Beispiel einen Adreß-/Befehlspufferschaltkreis
enthalten. Die Puffervorrichtung 163 könnte ferner eine in einem Gehäuse untergebrachte
Vorrichtung 148 umfassen, um die ersten und zweiten integrierten
Pufferschaltkreise in einem Gehäuse
oder auf andere Weise unterzubringen. Die in einem Gehäuse untergebrachte
Vorrichtung 148 könnte
Gehäuseanschlüsse oder
andere Signalstecker 150 umfassen, die einen Signalpfad von
der Leiterplatte 122 zum ersten Pufferschaltkreis und zum
zweiten integrierten Pufferschaltkreis bereitstellen.
-
Erste
Kontaktierungsdrähte
oder andere gehäuseeigene
Stecker 152 koppeln den ersten integrierten Pufferschaltkreis
an die Gehäuseanschlüsse 150.
Desgleichen koppeln zweite Kontaktierungsdrähte oder andere gehäuseeigene
Stecker 154 den zweiten integrierten Pufferschaltkreis
an die Gehäuseanschlüsse 150.
In einer Ausführungsform
koppeln die ersten Stecker 152 den ersten integrierten
Pufferschaltkreis direkt an die Gehäuseanschlüsse 150. In einer
weiteren Ausführungsform
koppeln die ersten Stecker 152 den ersten integrierten
Pufferschaltkreis über
die zweiten Stecker 154 des zweiten integrierten Pufferschaltkreis
und/oder die Verbindungspunkte 156 des zweiten integrierten
Pufferschaltkreises an die Gehäuseanschlüsse 150.
Es versteht sich, daß auch
andere Gehäuseunterbringungstechnologien wie
zum Beispiel BGAs (Ball Grid Arrays) zur Unterbringung der ersten
und zweiten integrierten Pufferschaltkreise der Puffervorrichtung 136 verwendet werden
können.
-
Obwohl
bestimmte Merkmale der Erfindung unter Bezugnahme auf beispielhafte
Ausführungsformen
beschrieben wurden, ist die Beschreibung nicht als einschränkend zu
verstehen. Verschiedene Modifikationen der beispielhaften Ausführungsformen
sowie andere Ausführungsformen
der Erfindung, die für einen
auf diesem Gebiet versierten Fachmann erkennbar sind, fallen ebenfalls
in den Geltungsbereich der Erfindung.