DE68927559T2 - Schaltung mit seriellem Ein- und Ausgang zur Ausgabe von Bits aus Zweirichtungsschieberegistern, entweder in Vorwärts- oder Umkehrreihenfolge - Google Patents

Schaltung mit seriellem Ein- und Ausgang zur Ausgabe von Bits aus Zweirichtungsschieberegistern, entweder in Vorwärts- oder Umkehrreihenfolge

Info

Publication number
DE68927559T2
DE68927559T2 DE68927559T DE68927559T DE68927559T2 DE 68927559 T2 DE68927559 T2 DE 68927559T2 DE 68927559 T DE68927559 T DE 68927559T DE 68927559 T DE68927559 T DE 68927559T DE 68927559 T2 DE68927559 T2 DE 68927559T2
Authority
DE
Germany
Prior art keywords
output
bits
circuit
reverse order
shift registers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68927559T
Other languages
English (en)
Other versions
DE68927559D1 (de
Inventor
Toshiya Todoroki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Application granted granted Critical
Publication of DE68927559D1 publication Critical patent/DE68927559D1/de
Publication of DE68927559T2 publication Critical patent/DE68927559T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
    • G06F7/78—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data for changing the order of data flow, e.g. matrix transposition or LIFO buffers; Overflow or underflow handling therefor
    • G06F7/785—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data for changing the order of data flow, e.g. matrix transposition or LIFO buffers; Overflow or underflow handling therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using a RAM
DE68927559T 1988-04-14 1989-04-13 Schaltung mit seriellem Ein- und Ausgang zur Ausgabe von Bits aus Zweirichtungsschieberegistern, entweder in Vorwärts- oder Umkehrreihenfolge Expired - Fee Related DE68927559T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63092831A JP2944084B2 (ja) 1988-04-14 1988-04-14 シリアル入出力回路

Publications (2)

Publication Number Publication Date
DE68927559D1 DE68927559D1 (de) 1997-01-30
DE68927559T2 true DE68927559T2 (de) 1997-07-10

Family

ID=14065379

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68927559T Expired - Fee Related DE68927559T2 (de) 1988-04-14 1989-04-13 Schaltung mit seriellem Ein- und Ausgang zur Ausgabe von Bits aus Zweirichtungsschieberegistern, entweder in Vorwärts- oder Umkehrreihenfolge

Country Status (5)

Country Link
US (1) US4959813A (de)
EP (1) EP0337471B1 (de)
JP (1) JP2944084B2 (de)
AU (1) AU618707B2 (de)
DE (1) DE68927559T2 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02217918A (ja) * 1989-02-17 1990-08-30 Nec Eng Ltd メモリインタフェース回路
US5206834A (en) * 1989-10-14 1993-04-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device performing last in-first out operation and the method for controlling the same
JP3118266B2 (ja) * 1990-03-06 2000-12-18 ゼロックス コーポレイション 同期セグメントバスとバス通信方法
US5327571A (en) * 1990-04-03 1994-07-05 Advanced Micro Devices, Inc. Processor having decoder for decoding unmodified instruction set for addressing register to read or write in parallel or serially shift in from left or right
JP3636497B2 (ja) * 1995-02-27 2005-04-06 株式会社ルネサステクノロジ 半導体集積回路装置
JPH103436A (ja) * 1996-06-17 1998-01-06 Mitsubishi Electric Corp 自動転送機能付シリアル入出力回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56128751U (de) * 1980-02-29 1981-09-30
JPS58170117A (ja) * 1982-03-30 1983-10-06 Fujitsu Ltd 直列並列・並列直列変換回路
JPS59177674A (ja) * 1983-03-29 1984-10-08 Yokogawa Hokushin Electric Corp 画像処理装置
JPS607678A (ja) * 1983-06-25 1985-01-16 Fujitsu Ltd メモリ構成方式
JPS61236094A (ja) * 1985-04-10 1986-10-21 Fujitsu Ltd 直列デ−タ入力メモリ
US4864544A (en) * 1986-03-12 1989-09-05 Advanced Micro Devices, Inc. A Ram cell having means for controlling a bidirectional shift
US4813015A (en) * 1986-03-12 1989-03-14 Advanced Micro Devices, Inc. Fracturable x-y storage array using a ram cell with bidirectional shift

Also Published As

Publication number Publication date
AU618707B2 (en) 1992-01-02
AU3303189A (en) 1989-10-19
EP0337471A2 (de) 1989-10-18
JPH02161519A (ja) 1990-06-21
US4959813A (en) 1990-09-25
JP2944084B2 (ja) 1999-08-30
EP0337471A3 (de) 1991-07-24
EP0337471B1 (de) 1996-12-18
DE68927559D1 (de) 1997-01-30

Similar Documents

Publication Publication Date Title
DE69430510T2 (de) Arithmetik-Logikschaltung mit drei Eingängen
DE3586523T2 (de) Halbleiterspeicheranordnung mit einer seriellen dateneingangs- und ausgangsschaltung.
DE69334054D1 (de) Integrierte Halbleiterschaltung mit Eingangs/Ausgangschnittstelle geeignet für niedrige Amplituden
DE69006237D1 (de) Gleichspannungs-Wechselspannungs-Umformer mit galvanisch getrennten Eingangs- und Ausgangsschaltungen.
DE3483657D1 (de) Parallelverknuepfungsschaltung mit verkuerztem uebertragsdurchlauf.
DE3851184T2 (de) Eingabegerät mit mehreren Funktionen.
DE3888703D1 (de) ECL-kompatible Eingangs-/Ausgangsschaltungen in CMOS-Technik.
DE3584241D1 (de) Halbleiterspeicheranordnung mit einer seriellen dateneingangs und -ausgangsschaltung.
DE69022451D1 (de) Magnetooptisches Aufzeichnungsgerät mit Mitteln zur Verzögerung des Eingangssignales zur Verhinderung von Bitverschiebung.
DE68919404T2 (de) Halbleiterspeicher mit Serieneingang/Serienausgang.
DE68910337D1 (de) Integrierte Schaltung mit Logikschaltungen und wenigstens einer Gegentaktstufe.
DE69120160T2 (de) Integrierte Schaltung mit einer Eingabe-Pufferschaltung
DE68927559D1 (de) Schaltung mit seriellem Ein- und Ausgang zur Ausgabe von Bits aus Zweirichtungsschieberegistern, entweder in Vorwärts- oder Umkehrreihenfolge
DE68908318T2 (de) Halbleiterspeicher mit Serieneingang/Serienausgang.
DE69208761D1 (de) Squid-Mischer mit drei Übergängen
DE68923573T2 (de) Eingangsschaltungen.
DE68914073D1 (de) Integrierte Speicherschaltung mit parallelem und seriellem Ein- und Ausgang.
DE68915381D1 (de) Emittergekoppelte logische Schaltung mit drei Zuständen und niedrigem Stromverbrauch.
DE3750048T2 (de) Bauelement mit integrierter Schaltung und einer Zwischenschaltungsleitung.
DE69126694T2 (de) Integrierte Halbleiterschaltung mit ECL-Eingangs- Ausgangspuffern
DE3750316T2 (de) Logische Schaltung mit niedrigem Verbrauch und hoher Schaltgeschwindigkeit.
DE69025618D1 (de) Eingangs/ausgangsmodul mit eingangs/ausgangskombinationspunkt
DE68914583D1 (de) Integrierte Schaltung mit Ausgangsschaltung.
DE3785467D1 (de) Programmierbarer gesteuerter verschiebemechanismus in einer programmierbaren einheit mit variablen datenwegbreiten.
DE3852975T2 (de) Datenverarbeitungsanlage mit Anpassung der Ein-/Ausgabe-Funktionen.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee