DE69333300T2 - Dreidimensionaler Mehrchipmodul - Google Patents

Dreidimensionaler Mehrchipmodul Download PDF

Info

Publication number
DE69333300T2
DE69333300T2 DE69333300T DE69333300T DE69333300T2 DE 69333300 T2 DE69333300 T2 DE 69333300T2 DE 69333300 T DE69333300 T DE 69333300T DE 69333300 T DE69333300 T DE 69333300T DE 69333300 T2 DE69333300 T2 DE 69333300T2
Authority
DE
Germany
Prior art keywords
module
elementary
modules
chip
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69333300T
Other languages
English (en)
Other versions
DE69333300D1 (de
Inventor
Claude Massit
Gerard Nicolas
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of DE69333300D1 publication Critical patent/DE69333300D1/de
Application granted granted Critical
Publication of DE69333300T2 publication Critical patent/DE69333300T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Description

  • Die vorliegende Erfindung betrifft einen dreidimensionalen Mehrchipmodul. Ein solcher Modul findet zahlreiche Verwendungen auf dem Gebiet der angewandten Mikroanschlusstechnik, insbesondere bei der Verbindung von Integrierten Schaltungen.
  • In der gesamten nachfolgenden Beschreibung versteht man unter "Integrierte Schaltung" ein Gehäuse im Zentimeterbereich, das einen oder mehrere Chips enthält, welche die Funktionen der genannten Integrierten Schaltung gewährleisten. Jeder dieser Chips ist aus einem Halbleitermaterial, zum Beispiel Silicium oder Galliumarsenid. An der Oberfläche dieser Chips sind die Elemente ausgebildet, die für ihren Betrieb notwendig sind.
  • An der Peripherie der Chips ermöglichen Kontaktstellen die Verbindung der genannten Chips mit Schaltungen als Schnittstellen zur Außenseite. Im Zentrum dieser Chips befinden sich aktive Zonen mit einer Vielzahl von elektronischen Bauteilen wie zum Beispiel Transistoren, Widerständen, Kapazitäten usw. In bzw. auf den genannten Chips sind Zusammenschaltungen realisiert, um die Verbindung der elektronischen Bauteile untereinander und mit den Kontaktstellen es Chips herzustellen.
  • Heute ist die Zunahme der Komplexität der Informatiksysteme derartig, dass die meisten IC-Hersteller eine relative Erhöhung der Anzahl der elektronischen Bauteile pro Flächeneinheit der genannten Integrierten Schaltungen realisieren müssen.
  • Um die Integration der elektronischen Bauteile zu erhöhen, ist es möglich, die Geometrien aller die Integrierte Schaltung bildenden Bauteile zu reduzieren, indem man submikrometrische Verfahren definiert.
  • Jedoch stößt eine solche Methode auf physikalische Grenzen, nämlich die Miniaturisierung durch die Wellenlänge des optischen Belichtungssystems der Resists.
  • Eine andere Methode zur Erhöhung der Anzahl der Bauteile pro Oberflächeneinheit besteht darin, die elementare Fläche der Chips zu vergrößern. Man versteht selbstverständlich, dass diese Vergrößerung der Chips ein Nachteil ist bezüglich des Platzbedarfs bei der Integration der für das Informatiksystem notwendigen ICs und auch bezüglich der Herstellungskosten.
  • Eine weitere Methode besteht darin, einen Mehrchipmodul zu realisieren.
  • Eine Realisierungsart dieses Mehrchipmoduls besteht aus einem Modul in monolithischer Technik, bekannt unter der Bezeichnung WAFER SCALE INTEGRATION. Bei einem solchen Mehrchipmodul wird die Integrierte Schaltung durch eine Siliciumscheibe gebildet und die Funktionen des Systems erhält man durch Einführung redundanter Elemente, die ermöglichen, defekte Elemente zu ersetzen.
  • Nach einer anderen Technik, nämlich der Hybridtechnik, werden die komplexen elektronischen Funktionen direkt auf einer Siliciumplatte realisiert, die als Zusammenschaltungsträger dient. Die aktiven Bauteile, nämlich die Chips, können aus Galliumarsenid sein und werden mit der Siliciumplatte direkt verbunden mittels Techniken wie Drahtmontage (WIRE BONDING in angelsächsischer Terminologie), automatische Übertragung auf Band bzw. Streifen, usw.
  • Diese hybriden und monolithischen Techniken werden genauer beschrieben in dem Artikel mit dem Titel "LE CHIP CARRIER, support universell de pastilles à haut niveau d'integration" (DER CHIP CARRIER, Universal-Chipträger mit hohem Integrationsniveau), veröffentlicht in der Zeitschrift ELECTRONIQUE INDUSTRIELLE, Nr. 31. Diese hybriden und monolithischen Techniken schlagen also zweidimensionale Mehrchipmodule vor, die bessere Leistungen und eine größere Systemkapazitäten ermöglichen.
  • Die Fläche der Integrierten Schaltung bleibt jedoch oft zu groß für immer leistungsfähigere Informatiksysteme.
  • So besteht eine Methode darin, die dritte Dimension zu nutzen, um die Chips aufeinander zu stapeln und so den Flächenbedarf der Integrierten Schaltung zu reduzieren und die Frequenzleistungen zu erhöhen.
  • In einem Artikel mit dem Titel "3D INTERCONNECTION FOR ULTRA-DENSE MULTICHIP MODULES", (Proceedings ECTC 1990, Las Vegas, Seiten 540–547) wird ein dreidimensionaler Mehrchipmodul präsentiert, gebildet durch einen Zusammenbau von mehreren Chips durch Klebung, die zwischen den Siliciumkontaktstellen bzw. -kontaktplättchen ihre Zusammenschaltungsdrähte umfassen, und einem automatischen Streifentransfer auf Band bzw. einem Band für den automatischen Transfer auf Streifen. Diese Chipgruppe wird dann zersägt, um den Querschnitt der Zusammenschaltungsdrähte freizulegen. Die elektrische Kontaktnahme erfolgt auf dem Querschnitt der Drähte, durch Metallisierung von einer oder von mehreren Flächen des durch die verschiedenen Chips gebildeten Kubus.
  • Ein anderer 3D-Mehrchipmodul wird beschrieben in dem Dokument mit dem Titel "HIGH DENSITY 3D PROCEEDING" von John C. CARSON und Myles F. SUER, (WORKSHOP ON VLSI RECHARGING TECHNIC, Juni 1991, Villefranche/Mer) sowie in dem Artikel mit dem Titel "3D IC PACKAGING MOVES CLOSER TO COMMERCIAL USE" von J. Robert LINEBACK in der Zeitschrift "ELECTRIC WORLD NEWS" (Mai 1990). Bei diesem 3D- Mehrchipmodul kommt eine metallurgische Passivierung der Wafer hinzu, um Zusammenschaltungsleitungen der Kontaktstellen der Chips an den Rand jedes dieser Chips zu legen. Der Wafer wird anschließend zersägt und die Chips werden miteinander verklebt. Auf einer oder mehreren Seiten des durch das Zusammenkleben der Chips hergestellten Kubus wird eine metallurgische Bearbeitung durchgeführt, die ermöglicht, alle Kontaktstellen auf eine Seite des Kubus zu legen, so dass er auf ein Substrat (das heißt sehr oft auf eine Siliciumplatte) oder in ein Gehäuse montiert werden kann.
  • Solche Mehrchipmodule erfüllen effektiv den Zweck einer maximalen Integration, haben aber den Nachteil, dass ihre Herstellung technisch sehr schwierig ist. Außerdem verursachen diese Module Probleme hinsichtlich der Wärmeabführung aufgrund der Einschließung der aktiven Schaltungen. Zudem sind solche Module nur für die Zusammenschaltung eines einzigen Chiptyps geeignet: diese Module entstehen nämlich durch eine Stapelung identischer Integrierter Schaltungen in der dritten Dimension.
  • Ein weiterer dreidimensionaler Mehrchipmodul wird beschrieben in dem Artikel mit dem Titel "TEXAS INSTRUMENT DEMONSTRATIONS" in der Zeitschrift mit dem Titel "AVIATION WEEK AND SPACE TECHNOLOGY" (Februar 1992).
  • Dieser Artikel beschreibt nämlich einen 3D-Mehrchipmodul, das heißt einen voluminösen Basismodul, gebildet durch zweidimensionale Module, wobei alle zweidimensionalen Module senkrecht zusammengeschaltet sind und gekühlt werden. Ein solcher Mehrchipmodul hat den Nachteil, einen spezifisch bearbeiteten Block zu benötigen, in dem Karten senkrecht zusammengeschaltet werden.
  • Auch das Dokument WO-A-8 805 251 schlägt einen dreidimensionalen Mehrchipmodul vor. Jedoch, da der Zusammenbau von elementaren Modulen auf dem Basissubstrat orthogonal erfolgt, ist es notwendig:
    • – das auf einer Oberseite der Module befindliche Zusammenschaltungsgitter an einem Rand (Schnittfläche) dieses Moduls zu verlängern, was teuer und schwierig ist;
    • – alle Module mit großer Genauigkeit auszurichten, um die für den Zusammenbau dieser Module auf dem Basissubstrat erforderliche Ebenheit zu erlangen.
  • Da dieser elektrische Zusammenbau über die gesamte Oberfläche des Basissubstrats erfolgt, erscheint es unmöglich, diese Verbindungen zu kontrollieren und – erst recht – zu reparieren.
  • Das Patent US-A-5 128 831 schlägt einen weiteren Multichipmodul vor, jedoch erfordert das Zusammenbauen der Elementarmodule nach diesem Patent:
    • – eine elektrische Singularisierung jedes Elementarmoduls aufgrund des Anschlusstyps durch metallisierte Löcher, was die Konsequenz hat, einen pro Niveau jeweils unterschiedlichen Substrattyp zu verwenden;
    • – ein Bohren von Löchern, gefolgt von einer Oberflächenmetallisierung bei den Elementarmodulen und bei den Abstandselementen;
    • – nach dem mechanischen Zusammenbauen ein Auffüllen dieser Löcher durch ein schmelzbares Metall.
  • Die Realisierung eines solchen Mehrchipmoduls hat den Nachteil, teure Operationen nötig zu machen für ein relativ unzuverlässiges Resultat.
  • Der dreidimensionale Mehrchipmodul der Erfindung entspricht dem Ziel der maximalen Integration von elektronischen Bauteilen und ermöglicht, die oben genannten Nachteile zu beseitigen.
  • In der Folge der Beschreibung kommen unterschiedslos die Bezeichnungen "3D-Modul", "3D-Multichipmodul" oder auch "dreidimensionaler Multichipmodul" vor.
  • Noch genauer hat die Erfindung die Aufgabe, einen Multichipmodul vorzuschlagen, der dadurch gekennzeichnet ist, dass die Mehrzahl der zweidimensionalen elektronischen Elementarmodule wenigstens einen Chip, einen Träger, auf dem der Chip angeordnet ist, und ein leitfähiges Zusammenschaltungsgitter umfasst, das eine Oberseite des Trägers bedeckt, wobei die Elementarmodule im Wesentlichen übereinander angeordnet sind und mittels Zusammenschaltungsgitter miteinander verbunden sind.
  • Vorteilhaft umfassen die Träger auf einer Unterseite einen Hohlraum, dessen Größe wesentlich größer ist als die Größe der Chips, so dass der Träger eines ersten Elementarmoduls auf den Chip eines zweiten Moduls angeordnet werden kann.
  • Außerdem umfasst jeder Elementarmodul wenigstens einen Anschluss- bzw. Verbindungskontaktstelle (auch einfach Kontaktstelle genannt), die sich an einem Rand des Trägers befindet und durch das Zusammenschaltungsgitter mit dem Chip verbunden ist, wobei jede Kontaktstelle auch mit den Kontaktstellen der benachbarten Elementarmodule verbunden ist (oberer Modul und unterer Modul), um eine elektrische Verbindung zwischen den Elementarmodulen herzustellen.
  • Nach der Erfindung sind die im Wesentlichen übereinander angeordneten Elementarmodule so gegeneinander versetzt, dass die Kontaktstellen jedes Elementarmodulträgers nicht durch den Träger des jeweils darüber befindlichen Elementarmoduls abgedeckt wird, sondern dass der Anschluss von elektrischen Drähte an diesen Kontaktstellen möglich ist.
  • Nach einer Ausführungsart der Erfindung umfasst jeder Elementarmodul eine Vielzahl von durch das Zusammenschaltungsgitter miteinander verbundenen Chips.
  • Weitere Vorteile und Merkmale der Erfindung gehen aus der nachfolgenden erläuternden aber nicht einschränkenden Beschreibung hervor, bezogen auf die beigefügten Zeichnungen:
  • – die 1 zeigt einen dreidimensionalen Multichipmodul mit fünf Niveaus;
  • – die 2 zeigt schematisch einen dreidimensionalen Multichipmodul mit sieben Niveaus, bei dem jeder Elementarmodul eine Vielzahl von Chips umfasst; und
  • – die 3a und 3b zeigen – jeweils im Profil beziehungsweise in der Draufsicht – eine Integrierte Schaltung mit einem mit zwei dreidimensionalen Multichipmodulen verbundenen Mikroprozessor
  • In der 1 sieht man einen dreidimensionalen Mehrchipmodul 1, in der Folge einfach "3D-Modul" genannt. Der 3D-Modul dieser 1 umfasst fünf Niveaus, das heißt dass er vier Elementarmodule 4a, 4b, 4c, 4d, vereinigt auf einem Zusammenschaltungssubstrat 2, einen in Hybridtechnik auf das Substrat 2 montierten Chip 3 und eine Haube 16 umfasst, welche die letzte Chip-Stufe verkapselt, nämlich den Chip 10d des Elementarmoduls 4d.
  • Nach der in dieser 1 dargestellten Ausführungsart sind alle Elementarmodule, nämlich der Modul 4a, der Modul 4b, der Modul 4c und der Modul 4d, gleich. Um die Beschreibung zu vereinfachen, wird nur der Elementarmodul 4a detailliert beschrieben, wobei als bekannt vorausgesetzt wird, dass die Elementarmodule 4b, 4c, 4d diesem Modul 4a entsprechen.
  • Dieser Elementarmodul 4a umfasst einen Träger 6a, dessen Oberfläche mit einem Zusammenschaltungsgitter 8a bedeckt ist. Auf diesem Zusammenschaltungsgitter 8a befindet sich ein Chip 10a, der durch Verbindungseinrichtungen 11a und 11a' mit dem Zusammenschaltungsgitter 8a verbunden ist.
  • Die Elementarmodule 4a, 4b, 4c, 4d sind stufenförmig aufeinander angeordnet, sodass zum Beispiel der Modul 4b auf dem Modul 4a so angeordnet ist, dass er gegenüber dem Modul 4a etwas versetzt ist, wobei dann der Teil des Trägers 6a und der Teil des Gitters 8a, die nicht von dem Elementarmodul 4b bedeckt sind, wenigstens eine Kontaktstelle 12a umfassen. Es umfasst also jeder Elementarmodul 4a, 4b, 4c, 4d an seiner Oberseite (das heißt in Höhe seines Zusammenschaltungsgitters 8a bzw. 8b bzw. 8c bzw. 8d) jeweils eine Kontaktstelle 12a bzw. 12b bzw. 12c bzw. 12d, die ermöglicht, dank Drähten 13a, 13b, 13c, 13d die verschiedenen Elementarmodule miteinander zu verbinden.
  • Diese Kontaktstellen sind mit den Chips jeweils durch das Zusammenschaltungsgitter verbunden. Jeder Chip kann also mit den benachbarten Chips zunächst durch das Zusammenschaltungsgitter, dann durch die Kontaktstellen seines Moduls und schließlich durch einen Verbindungsdraht verbunden sein, der jede Kontaktstelle seines Moduls mit einer Kontaktstelle eines der benachbarten Module verbindet.
  • Die Verwendung einer Kabelverdrahtung für die elektrische Zusammenschaltung der Elementarmodule untereinander ermöglicht, falls nötig, Relaiskontaktstellen zu benutzen. Diese Relaiskontaktstellen sind auf den Teilen der Elementarmodule vorgesehen, die nicht durch andere Elementarmodule bedeckt sind und nicht mit dem Zusammenschaltungsgitter des Trägers verbunden sind, auf dem sie befestigt sind. Im Falle von 3D-Speichermodulen ermöglichen solche Relaiskontaktstellen die Singularisierung bestimmter Äquipotentiale (zum Beispiel chip select oder write enable).
  • Um ein besseres "Stapeln" der Elementarmodule zu ermöglichen, umfasst jeder Träger 6a, 6b, 6c, 6d einen Hohlraum, jeweils 14a, 14b, 14c, 14d, dessen Abmessungen etwas größer sind als die Abmessungen des Chips des darunter befindlichen Moduls. Zum Beispiel hat der Elementarmodul 4b einen Hohlraum 14b, der ermöglicht, den genannten Modul 4b auf dem Elementarmodul 4a zu stapeln.
  • Außerdem umfasst der dreidimensionale Mehrchipmodul ein Substrat 2, auf dem die Gesamtheit der Elementarmodule angeordnet ist. Dieses Substrat 2 umfasst einen Träger 2a, der von einem Zusammenschaltungsgitter bedeckt wird, das von derselben Art ist wie die Zusammenschaltungsgitter der Elementarmodule. Ebenso umfasst dieses Substrat wenigstens eine Kontaktstelle 2c, die über den Verbindungsdraht 13a eine elektrische Verbindung zwischen diesem Substrat 2 und dem Elementarmodul 4a und noch genauer zwischen dem Substrat und dem Chip 10a dieses Moduls 4a ermöglicht.
  • Auf dem Substrat 2 befindet sich ein Chip 3, der mit seinen Verbindungseinrichtungen 3a und 3b mit dem Zusammenschaltungsgitter 2c verbunden ist. Diese Einheit aus Substrat 2 und Chip 3 ist das, was oben unter Hybridtechnik-Montage des Chips auf dem Substrat gemeint war.
  • Dieser 3D-Mehrchipmodul umfasst außerdem eine Haube 16, die das letzte Chip-Niveau verkapselt. Noch genauer umfasst diese Haube ein Teil 16a, gebildet aus einem Material, das dem der Träger 6a, 6b, 6c, 6d entsprechen kann. Sie umfasst auch einen Hohlraum 16b, dessen Abmessungen etwas größer sind als die Abmessungen des Chips 10d, den sie überdeckt.
  • Nach einer anderen Ausführungsart der Erfindung können die Hohlräume 14a, 14b, 14c, 14d der Träger der Elementarmodule und der Hohlraum 16b der Haube 16 durch ein Abstandselement ersetzt werden.
  • In dem Fall des oben beschriebenen Hohlraums wird dieser entweder durch Nassätzung, Trockenätzung (das heißt zum Beispiel Plasmaätzung) hergestellt, wenn die Träger 6a, 6b, 6c, 6d und die Haube 16a aus Silicium sind. Wenn die genannten Träger und diese Haube aus einem anderen Material als Silicium sind, wird der Ätzungstyp in Abhängigkeit von der Art der verwendeten Materialien gewählt.
  • Die Zusammenschaltungsgitter der Elementarmodule und des Substrats 2 werden nicht genauer beschrieben, denn sie entsprechen den Zusammenschaltungsgittern der zweidimensionalen Mehrchipmodule. Sie werden also – bezüglich der Zusammenschaltungsleitungen – durch Techniken des Abscheidens und Ätzens leitfähiger Materialien und – bezüglich der Umhüllung dieser Leitungen – des anorganischen oder organischen Isolierens gebildet. Diese Zusammenschaltungsgitter können auch aus metallischen Materialien realisiert werden (für die Zusammenschaltungsleitungen) und zum Beispiel aus Siliciumdioxid oder aus Polyimiden (für die Umhüllung dieser Leitungen).
  • Nach einer Ausführungsart dieser Zusammenschaltungsgitter haben sie eine mehrschichtige Struktur, was ermöglicht, integrierte Entkopplungskapazitäten zu realisieren, zum Beispiel zwischen dem Gehäuse des Elementarmoduls, das an Masse liegen kann, und einer Metallschicht, abgeschieden auf einer dünnen dielektrischen Schicht (SiO2), ihrerseits selbst auf der ebenen oberen Fläche des Moduls abgeschieden.
  • In der 2 ist ein 3D-Modul mit sieben Stufen (oder sieben Niveaus) abgeschieden, das heißt ein 3D-Modul mit sechs Elementarmodulen 4a bis 4f und mittels Hybridtechnik montierten Chips 3, 5, 7, 9 auf dem Substrat 2.
  • Diese 2 umfasst dieselben Bezugszeichen wie die 1, wobei dieselben Bezugszeichen gleiche Elemente bezeichnen. Zum Beispiel umfasst der in dieser 2 dargestellte 3D-Modul die schon in der 1 dargestellten Elementarmodule 4a, 4b, 4c, 4d, und Elementarmodule 4e und 4f, welche die beiden zusätzlichen Stufen in Bezug auf den in der 1 dargestellten 3D-Modul repräsentieren.
  • Außerdem umfasst in dieser 2 jeder Elementarmodul vier für den Elementarmodul 4f mit 10f, 20f, 22f, 24f bezeichnete Chips. Um die verschiedenen Elementarmodule aufeinander stapeln zu können, umfasst jeder Elementarmodulträger eine Vielzahl von Hohlräumen, die in der Haube 16 mit 16b und 18b bezeichnet sind.
  • Nach einer weiteren Ausführungsart der Erfindung umfassen die Träger und die Haube jeweils nur einen großen Hohlraum, in dem sich alle Chips des darunterliegenden Elementarmoduls befinden.
  • Es werden keine weiteren Elementarmodule dieser Figur beschrieben, da alle Module genau dem beschriebenen Modul 4f entsprechen.
  • Selbstverständlich können die 3D-Elementarmodule – abweichend von der 2, in der alle Elementarmodule auf einer Seite 4 Chips umfassen (also 16 Chips insgesamt, wenn der Elementarmodul quadratisch ist) – bei anderen Ausführungsarten vier, neun oder n Chips umfassen (wobei n eine ganze Zahl ist).
  • In den 3a und 3b ist eine Integrierte Schaltung dargestellt, die einen Mikroprozessor umfasst, der mit zwei 3D-Multichipmodulen verbunden ist. Nach einem Anwendungsbeispiel dieser Integrierten Schaltung können die 3D-Mehrchipmodule 3D-Speichermodule sein.
  • Die 3a zeigt diese Integrierte Schaltung im Profil und die 3b in der Draufsicht.
  • In der 3a kann man also zwei 3D-Module desselben Typs wie des in der 1 dargestellten Moduls 1 sehen. Diese beiden Module sind mit 1a und 1b bezeichnet. In dieser 3a ist auch der Mikroprozessor 30 dargestellt, der mit den beiden dreidimensionalen Mehrchipmodulen 1a und 1b verbunden ist. Dieser Mikroprozessor 30 ist nämlich über Verbindungen 30a und 30b mit dem Zusammenschaltungsgitter 2b des Substrats 2 verbunden. Dieses Zusammenschaltungsgitter 2b ermöglicht also, die Chips des Moduls 1a und die Chips des Moduls 1b elektrisch mit diesem Mikroprozessor 30 zu verbinden.
  • Bei dieser Ausführungsart sind die 3D-Module 1a und 1b Speichermodule, wie oben erwähnt. Selbstverständlich können diese Module 1a und 1b andere Module als Speichermodule sein.
  • Diese 3a wird nicht detaillierter beschrieben, da die Beschreibung der 3D-Module, die dargestellt sind, schon anlässlich der 1 erfolgte, und der Mikroprozessor 30 als ein zweidimensionaler Modul betrachtet werden kann, der mit dem Substrat 2 verbunden ist.
  • Die 3b zeigt dieselbe Ausführungsart wie die 3a, aber als Draufsicht. In dieser 3b stellt man also fest, dass der dreidimensionale Mehrchipmodul 1a eine Versetzung in zwei Richtungen aufweist, das heißt, dass jeder Elementarmodul in Bezug auf den darunterliegenden Elementarmodul in zwei Richtungen versetzt ist, der dreidimensionale Mehrchipmodul 1b aber nur eine Versetzung in einer Richtung aufweist.
  • Noch genauer sieht man in dieser 3b die Haube 16 des dreidimensionalen Mehrchipmoduls 1a, wobei die Ränder Kontaktstellen der Elementarmodule 4d, 4c, 4b, 4a umfassen. Man sieht auch Verbindungsdrähte 13a, 13b, 13c, 13d, welche jeweils die Verbindung der Chips der Elementarmodule und des Substrats 2, der Chips des Elementarmoduls 4a mit den Chips des Elementarmoduls 4b, der Chips des Elementarmoduls 4b mit den Chips des Elementarmoduls 4c und der Chips des Elementarmoduls 4c mit den Chips des Elementarmoduls 4d herstellen. Selbstverständlich gibt es ebenso viele Verbindungsdrähte zwischen zwei Elementarmodulen, wie Kontaktstellen auf den Modulen.
  • Diese Draufsicht auf den 3D-Mehrchipmodul ermöglicht, die Versetzung jedes Elementarmoduls in zwei Richtungen in Bezug auf den darunterliegenden Elementarmodul zu zeigen. Diese Figur macht also leicht begreiflich, dass – wenn ein solcher dreidimensionaler Mehrchipmodul eine Versetzung nach zwei Richtungen aufweist –, die Anzahl der Anschlussstellen zwischen den Elementarmodulen doppelt so groß sein kann wie die Anzahl der Anschlussstellen eines 3D-Mehrchipmoduls mit einer einzigen Versetzung wie etwa bei dem Modul 1b derselben Figur.
  • Es ist leicht zu verstehen, dass – nachdem man in den 1, 2 3a und 3b eine Hybridisierung des (der) Chips dargestellt hat –, es bei einer einfacheren Ausführungsart möglich ist, nur ein Substrat zu verwenden, auf dem ein System bzw. eine Einheit aus Elementarmodulen ruht.
  • Diese Elementarmodule werden unabhängig von der Realisierungsart der Erfindung (mit einer Hybridisierung oder mit einem einfachen Substrat) durch Kleben oder Hartlöten zusammengebaut. Dasselbe gilt für die Haube 16, die mit dem letzten Elementarmodul nach einem Verfahren zusammengebaut wird, das dem Zusammenbau der Elementarmodule entspricht.
  • Diese dreidimensionalen Mehrchipmodule werden also nach Verfahren hergestellt, die einfach durchzuführen sind, das die angewendeten Techniken schon bekannte und bewährte Techniken sind, insbesondere bezüglich der zweidimensionalen Module.
  • Die Träger, Hauben und Substrate können aus gleichen oder unterschiedlichen Materialen hergestellt werden. Die Wahl eines Materials wie des Siliciums eröffnet die Möglichkeit, dass diese ihrerseits durch einen Halbleiter gebildet werden oder nicht, je nach Dotierung.
  • Wenn die Träger und Hauben aus Silicium sind, ist es vorteilhaft, das Substrat aus Silicium zu realisieren, um auf einfache Weise die Probleme zu vermeiden, die durch die Wärmedehnung dieser verschiedenen Elemente entstehen.
  • Außerdem hat das Silicium die Besonderheit, ein ziemlich guter elektrischer Leiter zu sein, wenn es stark dotiert ist. Die Verwendung von dotiertem Silicium zur Realisierung der Elementarmodule und des Substrats ermöglicht, im Innern der Vorrichtung über Äquipotentialebenen zu verfügen (zum Beispiel eine Massenebene).
  • Die Verwendung des Siliciums zur Realisierung der Elementarmodule und des Substrats und die Besonderheit der anisotropen chemischen Ätzung dieses Materials ermöglichen zudem, Hohlräume herzustellen, die entsprechend kristallographischen Flächen und sehr genauen Maßen geneigt sind, was eine Selbstausrichtung der Elementarmodule auf die beim Zusammenbau nach der Flip-chip-Technik montierten Chips gewährleistet.
  • Erfindungsgemäß kann jeder Elementarmodul des 3D-Moduls in unabhängiger Weise getestet werden. Auch kann jeder dieser Chips getrennt von den anderen Chips des 3D-Moduls repariert werden.
  • Außerdem ist die Anzahl der zusammenbaubaren Elementarmodule variabel in Abhängigkeit von den Bedürfnissen und es ist möglich, verschiedene Chiptypen miteinander zusammenzuschalten. Auch ist es möglich, ein gänzlich in einem 3D-Modul integriertes System zu realisieren.

Claims (4)

  1. Multichip-Modul mit einem Substrat (2) und einer Vielzahl zweidimensionaler elektronischer Elementarmodule (4a–4d), von denen jeder wenigstens einen Chip (10a–10d) und einen Träger (6a–6d) umfasst, auf dem der Chip angeordnet ist, wobei die Elementarmodule im Wesentlichen aufeinander angeordnet und auf dem Substrat abgeschieden sind, dadurch gekennzeichnet, dass das Substrat und die Träger der Elementarmodule jeweils eine Oberseite umfassen, die mit einem Zwischenverbindungsgitter überzogen ist, und dadurch, dass die im Wesentlichen übereinander angeordneten Elementarmodule zueinander und in Bezug auf das Substrat versetzt sind, so dass ein Teil jedes Zwischenverbindungsgitters nicht durch den Träger eines höheren Elementarmoduls abgedeckt wird und die Verbindung der Zwischenverbindungsgitter untereinander durch elektrische Drähte möglich ist.
  2. Multichip-Modul nach Anspruch 1, dadurch gekennzeichnet, dass die Träger auf einer Unterseite einen Hohlraum (14a–14d) aufweisen, der wesentlich größer ist als die Größe der Chips, so dass der Träger eines ersten Elementarmoduls über dem Chip eines zweiten Elementarmoduls angeordnet werden kann.
  3. Multichip-Modul nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass jeder Elementarmodul wenigstens eine Verbindungskontakteinrichtung (12a–12d) umfasst, angeordnet auf einem Rand des Trägers und mit dem Chip durch das Zwischenverbindungsgitter verbunden, wobei jede Verbindungskontakteinrichtung mit den Verbindungskontakteinrichtungen der höheren und tieferen Elementarmodule verbunden ist, um eine elektrische Verbindung zwischen den genannten Elementarmodulen herzustellen.
  4. Multichip-Modul nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass jeder Elementarmodul eine Vielzahl von Chips umfasst, die durch das Zwischenverbindungsgitter miteinander verbunden sind.
DE69333300T 1992-08-13 1993-08-10 Dreidimensionaler Mehrchipmodul Expired - Lifetime DE69333300T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR929210003A FR2694840B1 (fr) 1992-08-13 1992-08-13 Module multi-puces à trois dimensions.
FR9210003 1992-08-13

Publications (2)

Publication Number Publication Date
DE69333300D1 DE69333300D1 (de) 2003-12-24
DE69333300T2 true DE69333300T2 (de) 2004-09-09

Family

ID=9432844

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69333300T Expired - Lifetime DE69333300T2 (de) 1992-08-13 1993-08-10 Dreidimensionaler Mehrchipmodul

Country Status (4)

Country Link
US (1) US5373189A (de)
EP (1) EP0583201B1 (de)
DE (1) DE69333300T2 (de)
FR (1) FR2694840B1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015211837A1 (de) * 2015-06-25 2016-12-29 Volkswagen Aktiengesellschaft Integrierter Baustein mit einem Steuergeräte-Controller und einer Überwachungseinheit

Families Citing this family (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430859A (en) * 1991-07-26 1995-07-04 Sundisk Corporation Solid state memory system including plural memory chips and a serialized bus
EP1178530A2 (de) 1993-09-30 2002-02-06 Kopin Corporation 3D Prozessor mit Transfer-Dünnschichtschaltungen
US5514907A (en) * 1995-03-21 1996-05-07 Simple Technology Incorporated Apparatus for stacking semiconductor chips
US5612570A (en) * 1995-04-13 1997-03-18 Dense-Pac Microsystems, Inc. Chip stack and method of making same
US5998864A (en) * 1995-05-26 1999-12-07 Formfactor, Inc. Stacking semiconductor devices, particularly memory chips
US6861290B1 (en) * 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
JPH09214097A (ja) * 1996-02-06 1997-08-15 Toshiba Corp プリント回路基板
KR100232214B1 (ko) * 1996-06-19 1999-12-01 김영환 패키지 양면 실장형 피.씨.비 카드 및 그 제조방법
KR100420794B1 (ko) * 1996-10-10 2004-05-06 삼성전자주식회사 다층마이크로웨이브및극고주파하이브리드집적회로
US5856915A (en) * 1997-02-26 1999-01-05 Pacesetter, Inc. Vertically stacked circuit module using a platform having a slot for establishing multi-level connectivity
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
JPH10335580A (ja) * 1997-06-02 1998-12-18 Mitsubishi Electric Corp 半導体パッケージおよびこれを用いた半導体モジュール
US5987357A (en) * 1997-07-30 1999-11-16 Intermedics Inc. Stackable microelectronic components with self-addressing scheme
JP3644662B2 (ja) * 1997-10-29 2005-05-11 株式会社ルネサステクノロジ 半導体モジュール
RU2133523C1 (ru) * 1997-11-03 1999-07-20 Закрытое акционерное общество "Техно-ТМ" Трехмерный электронный модуль
US6898101B1 (en) * 1997-12-16 2005-05-24 Cypress Semiconductor Corp. Microcontroller with programmable logic on a single chip
US6072233A (en) 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
US6297548B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
US6313522B1 (en) * 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
US6121576A (en) * 1998-09-02 2000-09-19 Micron Technology, Inc. Method and process of contact to a heat softened solder ball array
US6552437B1 (en) * 1998-10-14 2003-04-22 Hitachi, Ltd. Semiconductor device and method of manufacture thereof
US6295220B1 (en) 1998-11-03 2001-09-25 Zomaya Group, Inc. Memory bar and related circuits and methods
US6190425B1 (en) 1998-11-03 2001-02-20 Zomaya Group, Inc. Memory bar and related circuits and methods
US6323060B1 (en) 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
JP3360655B2 (ja) * 1999-07-08 2002-12-24 日本電気株式会社 半導体装置
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
US6605875B2 (en) * 1999-12-30 2003-08-12 Intel Corporation Integrated circuit die having bond pads near adjacent sides to allow stacking of dice without regard to dice size
US6611050B1 (en) * 2000-03-30 2003-08-26 International Business Machines Corporation Chip edge interconnect apparatus and method
FR2807613A1 (fr) * 2000-04-11 2001-10-12 Commissariat Energie Atomique Structure de composants haute-densite formee par assemblage et son procede de fabrication
DE10019483A1 (de) * 2000-04-19 2001-10-31 Infineon Technologies Ag Halbleiterbauelement mit mehreren Halbleiterchips
US6660561B2 (en) 2000-06-15 2003-12-09 Dpac Technologies Corp. Method of assembling a stackable integrated circuit chip
US6404043B1 (en) 2000-06-21 2002-06-11 Dense-Pac Microsystems, Inc. Panel stacking of BGA devices to form three-dimensional modules
US6608763B1 (en) 2000-09-15 2003-08-19 Staktek Group L.P. Stacking system and method
JP3631120B2 (ja) * 2000-09-28 2005-03-23 沖電気工業株式会社 半導体装置
US6366493B1 (en) * 2000-10-24 2002-04-02 United Microelectronics Corp. Four transistors static-random-access-memory cell
EP1378152A4 (de) * 2001-03-14 2006-02-01 Legacy Electronics Inc Verfahren und vorrichtung zur herstellung einer leiterplatte mit einem dreidimensionalen, an der oberfläche angebrachten array von halbleiterchips
US6462408B1 (en) 2001-03-27 2002-10-08 Staktek Group, L.P. Contact member stacking system and method
US6627980B2 (en) 2001-04-12 2003-09-30 Formfactor, Inc. Stacked semiconductor device assembly with microelectronic spring contacts
US20020190367A1 (en) * 2001-06-15 2002-12-19 Mantz Frank E. Slice interconnect structure
US20030002267A1 (en) * 2001-06-15 2003-01-02 Mantz Frank E. I/O interface structure
US6573460B2 (en) 2001-09-20 2003-06-03 Dpac Technologies Corp Post in ring interconnect using for 3-D stacking
US6573461B2 (en) 2001-09-20 2003-06-03 Dpac Technologies Corp Retaining ring interconnect used for 3-D stacking
JP2003133518A (ja) * 2001-10-29 2003-05-09 Mitsubishi Electric Corp 半導体モジュール
US7081373B2 (en) 2001-12-14 2006-07-25 Staktek Group, L.P. CSP chip stack with flex circuit
US6972481B2 (en) * 2002-09-17 2005-12-06 Chippac, Inc. Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages
US6838761B2 (en) * 2002-09-17 2005-01-04 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages and having electrical shield
US7205647B2 (en) * 2002-09-17 2007-04-17 Chippac, Inc. Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages
US7053476B2 (en) * 2002-09-17 2006-05-30 Chippac, Inc. Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
US7064426B2 (en) * 2002-09-17 2006-06-20 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages
US20040061213A1 (en) * 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
EP1547141A4 (de) * 2002-09-17 2010-02-24 Chippac Inc Halbleiter-mehrfachkapselungsmodul mit drahtbondverbindung zwischen gestapelten kapselungen
US7034387B2 (en) * 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
US6933598B2 (en) * 2002-10-08 2005-08-23 Chippac, Inc. Semiconductor stacked multi-package module having inverted second package and electrically shielded first package
US6856010B2 (en) * 2002-12-05 2005-02-15 Staktek Group L.P. Thin scale outline package
US20040207990A1 (en) * 2003-04-21 2004-10-21 Rose Andrew C. Stair-step signal routing
US7144640B2 (en) * 2003-08-01 2006-12-05 Agency For Science, Technology And Research Tilted media for hard disk drives and magnetic data storage devices
JP5197961B2 (ja) 2003-12-17 2013-05-15 スタッツ・チップパック・インコーポレイテッド マルチチップパッケージモジュールおよびその製造方法
US7989940B2 (en) * 2003-12-19 2011-08-02 Tessera, Inc. System and method for increasing the number of IO-s on a ball grid package by wire bond stacking of same size packages through apertures
US20050269692A1 (en) 2004-05-24 2005-12-08 Chippac, Inc Stacked semiconductor package having adhesive/spacer structure and insulation
US20050258527A1 (en) * 2004-05-24 2005-11-24 Chippac, Inc. Adhesive/spacer island structure for multiple die package
US8552551B2 (en) * 2004-05-24 2013-10-08 Chippac, Inc. Adhesive/spacer island structure for stacking over wire bonded die
US7253511B2 (en) 2004-07-13 2007-08-07 Chippac, Inc. Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
US7279786B2 (en) * 2005-02-04 2007-10-09 Stats Chippac Ltd. Nested integrated circuit package on package system
US20060202317A1 (en) * 2005-03-14 2006-09-14 Farid Barakat Method for MCP packaging for balanced performance
US7364945B2 (en) * 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
US7372141B2 (en) 2005-03-31 2008-05-13 Stats Chippac Ltd. Semiconductor stacked package assembly having exposed substrate surfaces on upper and lower sides
KR101213661B1 (ko) 2005-03-31 2012-12-17 스태츠 칩팩, 엘티디. 칩 스케일 패키지 및 제 2 기판을 포함하고 있으며 상부면및 하부면에서 노출된 기판 표면들을 갖는 반도체 어셈블리
US7429786B2 (en) 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US7354800B2 (en) 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US7582960B2 (en) 2005-05-05 2009-09-01 Stats Chippac Ltd. Multiple chip package module including die stacked over encapsulated package
US20060267173A1 (en) * 2005-05-26 2006-11-30 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
US7394148B2 (en) * 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
US7375415B2 (en) * 2005-06-30 2008-05-20 Sandisk Corporation Die package with asymmetric leadframe connection
US20070070608A1 (en) * 2005-09-29 2007-03-29 Skyworks Solutions, Inc. Packaged electronic devices and process of manufacturing same
TWI302375B (en) * 2005-11-22 2008-10-21 Siliconware Precision Industries Co Ltd Multichip stacking structure
US7768125B2 (en) * 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US7456088B2 (en) 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
US7750482B2 (en) * 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) * 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
US8710675B2 (en) * 2006-02-21 2014-04-29 Stats Chippac Ltd. Integrated circuit package system with bonding lands
US7498667B2 (en) * 2006-04-18 2009-03-03 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
US7420269B2 (en) * 2006-04-18 2008-09-02 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
TWI327369B (en) * 2006-08-07 2010-07-11 Chipmos Technologies Inc Multichip stack package
TWI306658B (en) 2006-08-07 2009-02-21 Chipmos Technologies Inc Leadframe on offset stacked chips package
US20080054429A1 (en) * 2006-08-25 2008-03-06 Bolken Todd O Spacers for separating components of semiconductor device assemblies, semiconductor device assemblies and systems including spacers and methods of making spacers
TW200814247A (en) * 2006-09-12 2008-03-16 Chipmos Technologies Inc Stacked chip package structure with lead-frame having bus bar with transfer pad
TW200814249A (en) * 2006-09-12 2008-03-16 Chipmos Technologies Inc Stacked chip package structure with lead-frame having bus bar
TWI358815B (en) * 2006-09-12 2012-02-21 Chipmos Technologies Inc Stacked chip package structure with lead-frame hav
TWI352416B (en) * 2006-09-12 2011-11-11 Chipmos Technologies Inc Stacked chip package structure with unbalanced lea
TW200820402A (en) * 2006-10-26 2008-05-01 Chipmos Technologies Inc Stacked chip packaging with heat sink struct
TWI378539B (en) * 2006-10-26 2012-12-01 Chipmos Technologies Inc Stacked chip package structure with lead-frame having inner leads with transfer pad
US7729131B2 (en) * 2007-01-05 2010-06-01 Apple Inc. Multiple circuit board arrangements in electronic devices
US7781261B2 (en) * 2007-12-12 2010-08-24 Stats Chippac Ltd. Integrated circuit package system with offset stacking and anti-flash structure
US7985628B2 (en) * 2007-12-12 2011-07-26 Stats Chippac Ltd. Integrated circuit package system with interconnect lock
US8084849B2 (en) * 2007-12-12 2011-12-27 Stats Chippac Ltd. Integrated circuit package system with offset stacking
US8536692B2 (en) * 2007-12-12 2013-09-17 Stats Chippac Ltd. Mountable integrated circuit package system with mountable integrated circuit die
US8399973B2 (en) 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
US20090243069A1 (en) * 2008-03-26 2009-10-01 Zigmund Ramirez Camacho Integrated circuit package system with redistribution
SG142321A1 (en) * 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
US7687921B2 (en) * 2008-05-05 2010-03-30 Super Talent Electronics, Inc. High density memory device manufacturing using isolated step pads
US9293385B2 (en) * 2008-07-30 2016-03-22 Stats Chippac Ltd. RDL patterning with package on package system
JP2010165984A (ja) * 2009-01-19 2010-07-29 Toshiba Corp 半導体デバイス
CN202758883U (zh) 2009-05-26 2013-02-27 拉姆伯斯公司 堆叠的半导体器件组件
US8199506B2 (en) * 2009-08-17 2012-06-12 Seagate Technology, Llc Solid state data storage assembly
US8386690B2 (en) * 2009-11-13 2013-02-26 International Business Machines Corporation On-chip networks for flexible three-dimensional chip integration
KR20120024099A (ko) * 2010-09-06 2012-03-14 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
US9287249B2 (en) * 2012-04-11 2016-03-15 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
KR102247916B1 (ko) * 2014-01-16 2021-05-04 삼성전자주식회사 계단식 적층 구조를 갖는 반도체 패키지
US11424212B2 (en) * 2019-07-17 2022-08-23 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4764846A (en) * 1987-01-05 1988-08-16 Irvine Sensors Corporation High density electronic package comprising stacked sub-modules
US4956694A (en) * 1988-11-04 1990-09-11 Dense-Pac Microsystems, Inc. Integrated circuit chip stacking
US5019943A (en) * 1990-02-14 1991-05-28 Unisys Corporation High density chip stack having a zigzag-shaped face which accommodates connections between chips
US5311401A (en) * 1991-07-09 1994-05-10 Hughes Aircraft Company Stacked chip assembly and manufacturing method therefor
US5239447A (en) * 1991-09-13 1993-08-24 International Business Machines Corporation Stepped electronic device package
US5128831A (en) * 1991-10-31 1992-07-07 Micron Technology, Inc. High-density electronic package comprising stacked sub-modules which are electrically interconnected by solder-filled vias
US5313096A (en) * 1992-03-16 1994-05-17 Dense-Pac Microsystems, Inc. IC chip package having chip attached to and wire bonded within an overlying substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015211837A1 (de) * 2015-06-25 2016-12-29 Volkswagen Aktiengesellschaft Integrierter Baustein mit einem Steuergeräte-Controller und einer Überwachungseinheit

Also Published As

Publication number Publication date
US5373189A (en) 1994-12-13
DE69333300D1 (de) 2003-12-24
EP0583201A1 (de) 1994-02-16
FR2694840A1 (fr) 1994-02-18
EP0583201B1 (de) 2003-11-19
FR2694840B1 (fr) 1994-09-09

Similar Documents

Publication Publication Date Title
DE69333300T2 (de) Dreidimensionaler Mehrchipmodul
DE112019003048B4 (de) Multi-chip-packungsstruktur mit einer chip-zwischenverbindungsbrücke, die leistungsverbindungen zwischen chip und packungssubstrat bereitstellt und verfahren für ein aufbauen dieser multi-chip-packungsstruktur
DE60112003T2 (de) Verbindung von mikromechanischen Bauelementen
EP0739540B1 (de) Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
DE112005001949B4 (de) Verfahren zum Bereitstellen von Stapelchipelementen
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
DE19648728C2 (de) Halbleiteranordnung, Stapel aus Halbleiteranordnungen, und Verfahren zu ihrer bzw. seiner Herstellung
DE102009044712B4 (de) Halbleiter-Bauelement
EP0022176B1 (de) Modul für Schaltungschips
WO2005091366A2 (de) Halbleitermodul mit einem kopplungssubstrat und verfahren zur herstellung desselben
DE10231385A1 (de) Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
DE4128603A1 (de) Halbleiteranordnung
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE2240822A1 (de) Baustein fuer elektrische schaltungen
DE19517367A1 (de) Verfahren zum Anschließen der Ausgangsbereiche eines Chips mit integrierter Schaltung und so erhaltener Mehr-Chip-Modul
EP1614158A2 (de) Multichipmodul mit mehreren halbleiterchips sowie leiterplatte mit mehreren komponenten
WO2000041241A1 (de) Vertikal integrierte halbleiteranordnung
DE69934466T2 (de) Herstellungsverfahren von halbleiteranordnungen als chip-size packung
DE10297785T5 (de) Elektronikbaugruppe mit einer dichteren Kontaktanordnung, die eine Zuleitungsführung zu den Kontakten erlaubt
WO2019233568A1 (de) Halbleiterchip-stapelanordnung sowie halbleiterchip zur herstellung einer derartigen halbleiterchip-stapelanordnung
DE19821916A1 (de) Gehäusekonstruktion einer Halbleitereinrichtung
DE102020200817B3 (de) Montageverfahren für eine integrierte Halbleiter-Waver-Vorrichtung und dafür verwendbare Montagevorrichtung
DE19648492A1 (de) Multi-Chip-Modul
WO2000057474A1 (de) Multi-chip-modul

Legal Events

Date Code Title Description
8364 No opposition during term of opposition