DE69434234T2 - Chipkarte und Herstellungsmethode - Google Patents

Chipkarte und Herstellungsmethode Download PDF

Info

Publication number
DE69434234T2
DE69434234T2 DE69434234T DE69434234T DE69434234T2 DE 69434234 T2 DE69434234 T2 DE 69434234T2 DE 69434234 T DE69434234 T DE 69434234T DE 69434234 T DE69434234 T DE 69434234T DE 69434234 T2 DE69434234 T2 DE 69434234T2
Authority
DE
Germany
Prior art keywords
card
chip
thickness
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69434234T
Other languages
English (en)
Other versions
DE69434234D1 (de
Inventor
Mitsuo Usami
Takashi Tase
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of DE69434234D1 publication Critical patent/DE69434234D1/de
Publication of DE69434234T2 publication Critical patent/DE69434234T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07728—Physical layout of the record carrier the record carrier comprising means for protection against impact or bending, e.g. protective shells or stress-absorbing layers around the integrated circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Description

  • Chipkarte und Herstellungsmethode
  • Die Erfindung betrifft eine zuverlässige und billige Halbleitervorrichtung, spezieller eine IC(integrierter Schaltkreis)-Karte oder ein Mehrchipmodul.
  • Herkömmliche Techniken für IC-Karten sind in "Information Processing Handbook", erste Auflage, S. 302–403, zusammengestellt von Information Processing Society of Japan und veröffentlicht von Ohm, 30. Mai 1989, beschrieben. Dieselbe Literaturstelle enthält auf den Seiten 242–244 auch die Beschreibung von Techniken zur Gehäuseherstellung einer IC-Karte. Die Konstruktion von IC-Karten ist in "IC Cards", erste Auflage, S. 33, zusammengestellt von The Institute of Electronics, Information and Communication Engineers und veröffentlicht von Ohm, 25. Mai 1990, beschrieben. Auch ist in JP-A-3-87299, 12. April 1991, eine IC-Karte unter Verwendung von Dünn-LSI offenbart.
  • Die 1, 2 und 3 sind Schnittansichten, die Konfigurationen von IC-Karten zeigen.
  • Gemäß der 1, die eine herkömmliche IC-Kartenkonfiguration zeigt, ist ein Chip 211 mit einem Bereich mit einem Kontakt 210 verbunden, er ist durch einen Bonddraht 216 mit einer gedruckten Leiterplatte 212 verbunden, und er ist durch ein Harz 215 dicht eingeschlossen. Dieses Modul ist in einen Mittenkern 213 aus einem harten Material eingebettet. Die Kartenoberfläche ist durch eine Überzugslage 209 und eine Überzugslage 214 abgedeckt.
  • Die 2 zeigt ein anderes Beispiel aus dem Stand der Technik. Ein Halbleiterchip ist durch einen Kleber 207a mit einem Substrat 207 verbunden. Wegen eines dicken Siliciumsubstrats 217 ist jedoch der Halbleiter dadurch angeschlossen, dass er durch den Kleber 207a mit dem Substrat 207 verbunden ist, während eine Ungleichmäßigkeit durch einen Bonddraht 218 aufgefangen wird.
  • Beim in der 3 dargestellten Beispiel verfügt ein IC 6 über eine große Dicke von ungefähr 200 bis 400 μm. Dieser Volumen-IC 6 ist durch einen Kleber 7 mit einer Kartenplatine 8 verbunden. Da der Volumen-IC dick ist, sind jedoch die ungleichmäßigen Leiterbahnmuster auf ihm und eine Substratleiterbahn 10 durch einen Bonddraht 9 verbunden. In diesem Fall unterliegt der Volumen-IC leicht Biegespannungen, so dass ein Spannungsabbau erforderlich ist. Auch besteht angesichts der eingeschränkten Größen des Volumen-IC, den Konstruktionserfordernissen zum Verbessern der Biegefestigkeit und den Schwierigkeiten hinsichtlich einer Verringerung der Anzahl von Verdrahtungs-Klebe-Schritten die Tendenz erhöhter Kosten.
  • Durch JP-A-3-87299 (12. April 1991) wurde eine IC-Kartenkonfiguration gutbekannt, bei der ein IC-Modul mit einem sehr dünnen LSI, der sehr dünn geschliffen wurde, wobei aktive Elemente verblieben, in eine Oberflächenaussparung eingesetzt ist.
  • Diese herkömmliche Konfiguration ist in der 4 dargestellt. Ein Halbleiterelement 204 ist durch einen Kleber 207a auf ein Substrat 207 geklebt. Eine Leiterbahn 208 zum Verbinden von Halbleiterelementen ist über ein Durchgangsloch 203 mit einem leitenden Kontaktfleck 202 verbunden. Dieser leitende Kontaktfleck 202 ist ferner durch eine leitende Paste 201 mit der Leiterbahn auf dem Substrat 207 verbunden.
  • Das Problem bei dieser Konfiguration, wie sie in der 4 dargestellt ist, besteht darin, dass eine Kleberschicht in direktem Kontakt mit der Unterseite des Halbleiterelements 204, wie einem Transistor, steht, und dass leicht ionische Verunreinigungen in das Halbleiterelement eindringen, wodurch dessen Zuverlässigkeit extrem beeinträchtigt wird. Die 5 ist ein Diagramm, das ein Problem veranschaulicht, wie es für eine IC-Karte spezifisch ist, die unter Verwendung eines in JP-A-3-87299 (12. April 1991) offenbarten Dünn-LSI konfiguriert ist. Ein an einem dicken Kartensubstrat 42 montierter Dünn-LSI 41 unterliegt Zug- oder Druckspannungen zwischen der Vorder- und der Rückseite, wenn das Kartensubstrat 42 verbogen wird, wodurch eine große Spannung auf den LSI-Chip ausgeübt wird. Die sich ergebende dünne Struktur und die geringe mechanische Festigkeit bei großer Belastung sorgen dafür, dass der IC durch die Belastung leichter zerstört wird. Dies führt zu einem neuen Problem einer beträchtlich verringerten Zuverlässigkeit.
  • Wie oben beschrieben, wird eine IC-Karte unter Verwendung einer dünnen LSI-Schicht mit einem dünnen Halbleiterelement leicht durch ionische Verunreinigungen beeinträchtigt. Auch führt die geringe Dicke zu geringer mechanischer Festigkeit. Bei herkömmlichen IC-Karten unter Verwendung eines Volu men-LSI, wird ein Volumen-IC-Chip an einer dünnen. leicht zu verbiegenden Karte angebracht und durch Drahtbonden angeschlossen. Daher wird der IC leicht zerstört, und er zeigt geringe Zuverlässigkeit. Ferner macht es die erhöhte Anzahl von Gehäuseherstellachritten schwierig, die Kosten zu senken.
  • US-A-4463971 offenbarte eine Kennkarte, bei der ein IC-Modul in eine flexible Karte eingebettet ist. Das IC-Modul befand sich auf einem Trägerelement, und ein Verankerungselement verband dieses mit der Karte. Das Verankerungselement kann in Form eines Rahmens vorliegen, der zwischen zwei Punkten der Karte aufgenommen wird.
  • US-A-5155068 offenbarte eine IC-Karte mit einem konkaven Teil, der ein IC-Modul aufnahm. Das Modul verfügte über einen sehr dünnen LSI sowie metallische Leiterbahnschichten und Elektroden für elektrische Verbindungen.
  • Gemäß einer ersten Erscheinungsform der Erfindung ist eine kartenförmige Halbleitervorrichtung geschaffen, in der ein flexibler IC-Chip (35; 104) und eine Verdrahtung zwischen zwei flexiblen Substraten (36, 37; 102, 103) gleicher Dicke angeordnet sind, wobei der Chip (35; 104) über ein Haftmittel direkt an eines der Substrate gebondet ist und die neutrale Ebene des IC-Chips (35; 104) mit der neutralen Ebene (102a) der kartenförmigen Halbleitervorrichtung, wo die Spannung bei Biegung der Karte Null ist, zusammenfällt oder sich innerhalb von +21/2% der Gesamtdicke der kartenförmigen Halbleitervorrichtung von dieser Ebene (102a) der kartenförmigen Halbleitervorrichtung entfernt befindet, und
    entweder die Dicke der kartenförmigen Halbleitervorrichtung 760 μm oder mehr und die Dicke des IC-Chips (35; 104) 110 μm oder weniger beträgt, oder die Dicke der kartenförmigen Halbleitervorrichtung 500 μm oder mehr und die Dicke des IC-Chips (35; 104) 19 μm oder weniger beträgt, oder
    die Dicke der kartenförmigen Halbleitervorrichtung 250 μm oder mehr und die Dicke des IC-Chips (35; 104) 4 μm oder weniger beträgt.
  • Gemäß einer zweiten Erscheinungsform der Erfindung ist Folgendes geschaffen: ein Verfahren zur Herstellung einer kartenförmigen Halbleitervorrichtung, in der ein flexibler IC-Chip (35; 104) zwischen zwei flexiblen Substraten (36, 37; 102, 103) gleicher Dicke angeordnet ist, mit folgenden Schritten:
    direktes Anbringen des flexiblen IC-Chips (35; 104) über ein Haftmittel an einem ersten flexiblen Substrat (37; 103), und
    Anbringen eines zweiten flexiblen Substrats (36; 102) an dem ersten flexiblen Substrat unter Anordnung des IC-Chips zwischen dem ersten und dem zweiten flexiblen Substrat,
    wobei die neutrale Ebene des IC-Chips mit der neutralen Ebene der kartenförmigen Halbleitervorrichtung, wo die bei Biegung der Karte auftretende Spannung Null ist, zusammenfällt oder sich innerhalb von ±21/2% der Gesamtdicke der kartenförmigen Halbleitervorrichtung von dieser Ebene der kartenförmigen Halbleitervorrichtung entfernt befindet, und
    entweder die Dicke der kartenförmigen Halbleitervorrichtung 760 μm oder mehr und die Dicke des IC-Chips 110 μm oder weniger beträgt, oder
    die Dicke der kartenförmigen Halbleitervorrichtung 500 μm oder mehr und die Dicke des IC-Chips 19 μm oder weniger beträgt, oder
    die Dicke der kartenförmigen Halbleitervorrichtung 250 μm oder mehr und die Dicke des IC-Chips 4 μm oder weniger beträgt.
  • Nach Herausnahme der Hauptfläche kann ein Dünnfilm-Halbleiterschaltung mit dem anderen Substrat verbunden werden, wobei sich innerhalb eines SOI-Wafers eine Isolatorschicht als Grenze befindet. Genauer gesagt, kann die Dünnfilm-Halbleiterschaltung dadurch hergestellt werden, dass die Hauptfläche der auf dem SOI-Wafer hergestellten Halbleiterschaltung mit einem anderen Trägersubstrat verbunden wird und dann das Substrat des SOI-Wafers abgeschliffen oder abgeätzt wird.
  • Die Dünnfilm-Halbleiterschaltung ist vorzugsweise durch einen kautschukartigen Kleber mit dem anderen Substrat verbunden.
  • Auch ist das andere Substrat, mit dem die Dünnfilm-Halbleiterschaltung verbunden ist, vorzugsweise kartenförmig und flexibel.
  • Das andere Trägersubstrat ist ebenfalls vorzugsweise flexibel.
  • Die Dünnfilm-Halbleiterschaltung und das andere Trägersubstrat sind unter Verwendung eines Klebers (nachfolgend als Ultraviolett-Trennkleber bezeichnet), dessen Verbindungsfestigkeit bei Ultraviolettstrahlung abnimmt, miteinander verbunden, um dadurch die Abtrennung des anderen Trägersubstrats während des Prozesses zu erleichtern.
  • Ferner wird durch Aufdrucken unter Verwendung einer rotierenden Trommel ein flüssiges, leitendes Material effektiv auf eine Verdrahtung oder Leiterbahn aufgetragen.
  • Ferner wird die IC-Karte auf einfache Weise dadurch hergestellt, dass die Dünnfilm-Halbleiterschaltung im Zentrum mit derselben Tiefe von der Vorder- und der Rückseite des Substrats aus platziert wird, oder genauer gesagt, durch Verbinden der Dünnfilm-Halbleiterschaltung mit einem Substrat und anschließendes Abdecken derselben durch Verbinden mit einem anderen Substrat derselben Dicke.
  • Obwohl die vorstehende Beschreibung den Fall der Verwendung einer auf einem SOI-Wafer hergestelten Dünnfilm-Halbleiterschaltung betrifft, wird selbstverständlich ein ähnlicher Effekt unter Verwendung einer Dünnfilm-Halbleiterschaltung erzielt, die auf einem anderen Wafer als einem SOI-Wafer hergestellt wird.
  • Das o. g. Verfahren zum Anbringen einer schützenden Isolierschicht auf der Rückseite eines dünnen Halbleiterelements sorgt dafür, dass der schützende Isolierfilm das Eindringen ionischer Verunreinigungen von der Rückseite des Halbleiterelements, die der Außenumgebung am Nächsten liegt, verhindert, wodurch die Zuverlässigkeit verbessert ist. Im Ergebnis kann eine IC-Karte mit verbesserter Beständigkeit selbst dann hergestellt werden, wenn ein Dünn-LSI unter Verwendung eines billigen organischen Klebers, der im Allgemeinen viele ionische Verunreinigungen enthält, an ein Substrat gebondet wird.
  • Die Verwendung von Siliciumnitrid als schützendem Isolierfilm mit großem Wärmeexpansionskoeffizient unterdrückt das Verwinden des LSI-Dünnfilms aufgrund der internen Restspannungen, um dadurch zu einer verbesserten Zuverlässigkeit der IC-Karte beizutragen.
  • Wenn ein SOI-Wafer verwendet wird, wirkt die innere Isolatorschicht bei der Verarbeitung als Stopper, so dass ein Dünnfilm-IC gleichmäßig mit hoher Reproduzierbarkeit hergestellt werden kann. Der so hergestellte Dünnfilm-IC verfügt über eine Dicke von 5 bis 10 μm. Dieser viel dünnere IC ist beständig gegen Verbiegen, und wenn er durch einen flexiblen Kleber mit einem dünnen Substrat wie einer IC-Karte verbunden ist, zeigt er eine hohe Biegefestigkeit, die zu hoher Zuverlässigkeit führt.
  • Auch wird der Dünnfilm-IC, der selbst die Tendenz zeigt, leicht zerstört zu werden, vorzugsweise vorab an einem Trägersubstrat montiert, um die Stabilität zu erhöhen. Das Trägersubstrat, mit dem der IC verbunden wird, kann unter Verwendung eines bei Ultraviolettstrahlung abtrennbaren Klebers zuverlässig bei niedrigen Temperaturen entfernt werden. Der an der Karte befestigte Dünnfilm-IC ist so dünn, dass eine Verdrahtung mit einer leitenden Paste zwischen dem Substrat und dem IC möglich ist. Im Vergleich zum herkömmlichen Drahtbondverfahren unter Verwendung eines Golddrahts ist das erfindungsgemäße Verfahren dazu geeignet, flache, dünne IC-Karten mit geringen Materialkosten in Massen herzustellen.
  • Die o. g. Verfahren sind nicht nur bei einer IC-Karte sondern auch bei einer ähnlichen Gehäuseherstellung von ICs sowie bei Mehrchip-Gehäuseherstellung anwendbar.
  • Nun sei der Querschnitt eines gebogenen Abschnitts einer flachen IC-Karte betrachtet. Die gekrümmt Fläche bildet eine Dehnung und an der zugehörigen Rückseite eine Kompression aus. In diesem Zustand befindet sich der zentrale Teil des Querschnitts der IC-Karte unter einer kleinen Spannung, frei von Kompression. Wenn in diesem Abschnitt ein dünner Elektrolyt vorhanden ist, wird dieser weniger Spannungen unterworfen. Der Elektrolyt ist vorzugsweise dünn. Wenn die Karte dick ist, erhöht jedoch die Kartenstabilität die kritische Krümmung, wodurch sie schwieriger zu biegen ist. Aus diesem Grund kann der Elektrolyt in gewissem Ausmaß dick sein. Wenn die IC-Karte dünn und leicht zu biegen ist, muss andererseits auch die Dicke des Elektrolyts verringert werden, um die Spannungen an ihm zu verringern. Beim Herstellen eines dünnen IC ist umso mehr Genauigkeit der Herstellvorrichtungen erforderlich, je dünner der IC ist. Ein Ändern der benötigten Dicke des Elektrolyts abhängig von der Dicke der IC-Karte ist daher aus wirtschaftlichem Gesichtspunkt und auch zum Gewährleisten der erforderlichen Zuverlässigkeit sehr bedeutsam. Auf diese Weise ist es erkennbar, dass die Korrelation zwischen den Dicken der IC-Karte und des Elektrolyts eine wirtschaftliche und zuverlässige IC-Karte erzeugt. Genauer gesagt, wird die Dicke des Elektrolyts zu 110 für eine Karte in abgeschlossener Form mit einer Dicke von 760 μm oder mehr zu 110 Mikrometer oder weniger gemacht, für eine Karte in abgeschlossener Form mit einer Dicke von 500 μm oder mehr zu 19 μm oder weniger gemacht und für eine Karte in abgeschlossener Form mit einer Dicke von 250 μm oder mehr zu 4 μm oder weniger gemacht.
  • In den Zeichnungen ist Folgendes dargestellt:
  • 1 ist eine Schnittansicht, die die wesentlichen Teile einer herkömmlichen IC-Karte zeigt.
  • 2 ist eine Schnittansicht, die die wesentlichen Teile einer herkömmlichen IC-Karte zeigt.
  • 3 ist eine Schnittansicht, die die Konfiguration der wesentlichen Teile einer herkömmlichen IC-Karte zeigt.
  • 4 zeigt die wesentlichen Teile einer herkömmlichen IC-Karte.
  • 5 ist eine Schnittansicht, die die Konfiguration einer herkömmlichen gebogenen IC-Karte mit eine dicken Substrat zeigt.
  • 6 ist eine Schnittansicht, die die wesentlichen Teile einer Halbleitervorrichtung zeigt.
  • 7A, 7B, 7C sind Schnittansichten, die die Herstellschritte für die Halbleitervorrichtung der 6 veranschaulichen.
  • 8 ist eine Schnittansicht, die die wesentlichen Teile einer Halbleitervorrichtung zeigt.
  • 9 ist eine Schnittansicht, die die Konfiguration einer nicht zur Erfindung gehörenden Ausführungsform zeigt.
  • 10 ist ein Diagramm, das Schritte zur Herstellung einer IC-Karte veranschaulicht, um eine Halbleitervorrichtung gemäß einer Ausführungsform, die nicht zur Erfindung gehört, herzustellen.
  • 11 ist eine Schnittansicht, die einen aus einem SOI-Wafer hergestellten Dünnfilm-IC zeigt.
  • 12 ist eine Schnittansicht, die einen Dünnfilm-IC mit einem mit einem Kartensubstrat verbundenen Trägersubstrat zeigt.
  • 13 ist eine Schnittansicht, die einen Dünnfilm-IC mit einem Trägersubstrat zeigt, das durch Bestrahlen mit Ultraviolettstrahlung entfernt wurde.
  • 14 ist eine Schnittansicht, die einen Zustand zeigt, in dem ein Dünnfilm-IC und ein Substrat durch eine leitende Farbe miteinander verbunden sind.
  • 15 ist eine Schnittansicht, die eine Konfiguration der Erfindung in Verwendung bei einem Mehrchipmodul zeigt.
  • 16 ist eine Schnittansicht einer Vorrichtung zum Aufdrucken der Leiterbahn durch leitende Farbe.
  • 17 ist eine Schnittansicht, die einen in ein Kartensubstrat eingebetteten Dünnfilm-IC zeigt.
  • 18 ist eine Schnittansicht zum Erläutern der Schritte zum Herstellen der in der 10 dargestellten Konfiguration.
  • 19 ist eine Schnittansicht, die die wesentlichen Teile einer IC-Karte gemäß einer Ausführungsform der Erfindung zeigt.
  • 20 ist eine Schnittansicht der wesentlichen Teile einer IC-Karte zum Erläutern des Prinzips der Erfindung.
  • 21A, 21B sind Schnittansichten der wesentlichen Teile einer IC-Karte, um die Herstellschritte derselben zu veranschaulichen.
  • 22A, 22B sind Schnittansichten der wesentlichen Teile einer IC-Karte, um die Herstelschritte derselben gemäß einer Ausführungsform der Erfindung zu veranschaulichen.
  • 23 ist eine Draufsicht einer IC-Karte gemäß noch einer anderen Ausführungsform der Erfindung.
  • 24 ist ein Diagramm, das die Beziehung zwischen dem LSI-Karte-Dickenverhältnis und der LSI-Oberflächenspannung gemäß der Erfindung zeigt.
  • 25 ist ein Diagramm, das die Beziehung zwischen dem Krümmungsradius und der LSI-Oberflächenspannung über der IC-Kartendicke gemäß der Erfindung zeigt.
  • 26 ist ein Diagramm, das die Beziehung zwischen dem LSI-Karte-Dickenverhältnis und der LSI-Oberflächenspannung gemäß der Erfindung zeigt.
  • Nun wird eine Halbleitervorrichtung mit einer erfindungsgemäßen Konfigura tion speziell unter Bezugnahme auf Ausführungsformen beschrieben. In der 6 ist eine Schnittansicht einer nicht zur Erfindung gehörenden Ausführungsform dargestellt.
  • In der 6 ist eine leitende Platte 201 mit einem Kontaktfleck 202 mit elektrischer Verbindung über ein Durchgangsloch 203 an einer Leiterbahn 208 verbunden und so elektrisch mit Komponenten außerhalb des Chips verbunden. Die Leiterbahn 208 verbindet Halbleiterelemente 204, um dadurch eine Schaltung zu bilden. Die Halbleiterelemente 204 sind durch einen Kleber 207a über Siliciumnitrid 206 mit einem Substrat 207 verbunden. Das Siliciumnitrid 206 ist auf die Unterseite von Siliciumoxid 205 aufgetragen.
  • Die Unterseite des Halbleiterelements 204 ist mit dem Siliciumoxid 205 für elektrische Isolierung des Halbleiterelements versehen. Das Halbleiterelement 104, das unter Verwendung von Schichten eines Silicium-Auf-Isolator(SOI)-Wafers hergestellt wird, ist sehr dünn ausgebildet. Gleichzeitig bildet das Siliciumoxid 205 eine innere Isolierschicht des SOI-Wafers. Das Siliciumoxid selbst hat keine Funktion des Aussperrens von Na, H2 oder H2O, was dazu führt, dass das Halbleiterelement durch ionische Substanzen verunreinigt wird und eine Instabilität bei längerem Betrieb auftritt. Insbesondere dann, wenn sich der Abstand zwischen der Unterseite des Halbleiterelements und der Außenumgebung 10 μm oder weniger annähert, wobei dazwischen als Dünnfilm Siliciumoxid vorhanden ist, tritt in diesem Abstand selbst bei den LSI-Betriebstemperaturen eine Fremdstoffdiffusion auf, und es ergibt sich ein großes Problem, das die LSI-Zuverlässigkeit bedroht. Bei dickerem Siliciumoxid verbiegt sich demgegenüber der Wafer bei Temperaturen über 1000°C bei den Waferherstellschritten, und die sich ergebende Fehlausrichtung oder dergleichen macht eine Feinbearbeitung unmöglich. Gemäß dieser Ausführungsform wird Siliciumnitrid angebracht, nachdem ein LSI-Dünnfilm hergestellt wurde. Der Siliciumnitridfilm verfügt über hervorragende chemische, physikalische und elektrische Eigenschaften als Passivierungsfilm. Insbesondere bietet seine hohe Undurchlässigkeit für Na, H2 und H2O einen hervorragenden Schutzeffekt für das Halbleiterelement eines dünnen LSI.
  • Die Dicke des Siliciumnitrids beträgt z. B. maximal 1 μm als Grenze zur Ausbildung von Rissen, und minimal ungefähr 0,01 μm, wenn der Diffusionsbereich von Na-Ionen bei der maximalen Betriebstemperatur der IC-Karte von 90°C berücksichtigt wird.
  • In den 7A, 7B, 7C sind die Herstellschritte für eine Halbleitervor richtung gemäß der 6 veranschaulicht. Als Erstes werden, wie es in der 7A dargestellt ist, eine Halbleitervorrichtung mit Halbleiterelementen 204, eine Leiterbahn 208 zum Verbinden der Halbleiterelemente 204 miteinander sowie ein Kontaktfleck 202 auf der Leiterbahn 208, jeweils über ein Durchgangsloch 203, hergestellt, wobei alle auf der Hauptfläche eines Silicium-Auf-Isolator hergestellt werden, der über Siliciumoxid 205 auf einem Siliciumsubstrat 217 verfügt.
  • Als Nächstes wird, wie es in der 7B dargestellt ist, das Siliciumsubstrat 217 selektiv durch Kaliumhydroxid oder Hydrazin, das eine derartige Ätzselektionsfunktion zeigt, selektiv abgeätzt. Ferner wird, wie es in der 7C dargestellt ist, Siliciumnitrid auf die Rückseite des Siliciumoxids 205 aufgebracht. Danach wird, wie es in der 6 dargestellt ist, ein als Dünnfilm ausgebildeter LSI durch den Kleber 207a angebondet, und er wird unter Verwendung der leitenden Paste 201 mit dem Substrat verbunden, um dadurch eine Halbleitervorrichtung fertigzustellen.
  • Der Dünnfilm-LSI wird auf eine Dicke in der Größenordnung von 10 μm reduziert, und daher kann er, nachdem er mit dem Substrat verbunden wurde, aufgrund einer kleinen Ungleichmäßigkeit in Bezug auf das Substrat durch eine Paste oder ein farbähnliches, flüssiges Material an das Substrat angeschlossen werden. Demgemäß ist eine sehr niedrige und flache Verbindung mit einer für eine IC-Karte optimalen Form möglich. Auch ist die leitende Paste, die eine geringe Dicke von ungefähr 10 μm und hohe Flexibilität aufweist, hoch beständig gegen Verbiegen und Wärmeexpansion.
  • In der 8 ist eine andere nicht zur Erfindung gehörende Ausführungsform dargestellt. In der 8 ist eine leitende Paste 201, die mit einem Kontaktfleck 202 verbunden ist, der seinerseits elektrisch über ein Durchgangsloch 203 mit einer Leiterbahn 208 verbunden ist, elektrisch mit der Umgebung außerhalb des Chips verbunden. Die Leiterbahn 208 verbindet Halbleiterelemente 204 miteinander, um dadurch eine Schaltung zu bilden. Die Halbleiterelemente 204 sind durch einen Kleber 207a über Siliciumnitrid 206 mit einem Substrat 207 verbunden.
  • Bei der Ausführungsform der 8 ist der Siliciumoxidfilm der 6 durch einen Siliciumnitridfilm ersetzt. Durch Verringern der LSI-Dicke wird, was jedoch keine Einschränkung darstellt, die Unterseite des Halbleiterelements nach der Dickenreduzierung durch Siliciumnitrid geschützt. Dieser Siliciumnitridfilm hat den Effekt einer Einstellung des Wärmeexpansi onskoeffizienten, und er verhindert, dass sich der dünne LSI aufgrund interner Restspannungen verwindet.
  • Die 9 ist eine Schnittansicht, die die Konfiguration einer Halbleitervorrichtung gemäß einer nicht zur Erfindung gehörenden Ausführungsform zeigt. Ein Dünnfilm-IC 1 ist durch einen Kleber 3 mit einem Kartensubstrat 2 verbunden. Die Dicke des Dünnfilm-IC liegt, abhängig von der Anzahl der Leiterbahnschichten und der verwendeten Transistoren im Bereich von ungefähr 5 bis 10 μm. Diese Dicke ermöglicht es, eine Substratleiterbahn 5 durch leitende Farbe 4 mit dem Leiterbahnmuster auf dem Dünnfilm-IC 1 zu verbinden. Der Dünnfilm-IC verbiegt sich, abweichend von einem Volumen-IC, auf leichte Weise, und daher wird er geeigneter Weise mit einem Plastiksubstrat, wie einem Kartensubstrat, das ebenfalls leicht verbiegbar ist, verbunden. Auch wird zum Verbinden des Dünnfilm-IC 1 und des Kartensubstrats 2 vorzugsweise ein kautschukartiger oder flexibler Kleber verwendet. Die Kautschukeigenschaften und die Flexibilität verringern die auf den Dünnfilm-IC wirkenden Biegespannungen.
  • In der 10 sind die Herstellschritte für eine IC-Karte veranschaulicht, um eine nicht zur Erfindung gehörige Ausführungsform einer Halbleitervorrichtung zu schaffen. Als Erstes wird ein Dünnfilm-IC (LSI) auf einem SOI-Wafer hergestellt (Schritt 101). Als Nächstes wird das Siliciumsubstrat auf der Rückseite durch Kaliumhydroxid abgeätzt (Schritt 102). Bei diesem Prozess kann der Siliciumoxidfilm innerhalb des SOI-Wafers nicht durch Kaliumhydroxid entfernt werden, und daher kann der Dünnfilm-IC auf selbstausrichtende Weise hergestellt werden (Schritt 103). Auch wird, da sich der Dünnfilm-IC alleine aufgrund der internen Spannungen verwinden würde, die Hauptfläche des SOI-Wafers vorab durch Kleber mit einem Trägersubstrat verbunden. In der 11 ist eine Schnittansicht des SOI-Wafers mit entferntem Siliciumsubstrat dargestellt. Die Zahl 11 kennzeichnet das Trägersubstrat, die Zahl 12 den Kleber, die Zahl 13 den Dünnfilm-IC und die Zahl 14 die Isolierschicht innerhalb des Wafers. Dann wird der Dünnfilm-IC aufgebracht und mit dem Kartensubstrat verbunden (Schritt 104), und das Trägersubstrat wird schließlich entfernt, woraufhin ein Verbinden des Dünnfilm-IC und eines Leiterbahnanschlusses auf dem Kartensubstrat durch einen Druckvorgang erfolgt (Schritt 105).
  • Wie oben beschrieben, wird ein LSI auf Grundlage eines Silicium-Auf-Isolator-Wafers dadurch mit hoher Reproduzierbarkeit über einen großen Bereich an einem Kartensubstrat in sehr dünner Form angebracht, dass der innere Siliciumoxidfilm als Grenzschicht geätzt wird, und so kann ein Verdrahten mit Komponenten außerhalb des LSI durch einen Druckvorgang erfolgen.
  • Die 12 ist eine Schnittansicht zum Veranschaulichen des Zustands unmittelbar nach dem Anbonden eines Dünnfilm-IC mit einem Trägersubstrat an einem Kartensubstrat. In diesem Zustand wird der Dünnfilm-IC 16 einerseits durch einen Kleber 19, der durch Ultraviolettstrahlung abtrennbar ist, mit einem transparenten Trägersubstrat 18 verbunden, und er wird andererseits durch einen kautschukartigen Kleber 17 mit einem Kartensubstrat 15 verbunden. Der bei Ultraviolettstrahlung trennbare Kleber ist ein Acrylharz mit Klebeeigenschaften bei normalen Bedingungen, und er enthält eine Gelsubstanz, die bei Ultraviolettstrahlung aushärtet, wodurch sich die Trennbarkeit zeigt. Dieser Kleber ist wirkungsvoll, wenn es darum geht, das Trägersubstrat bei Raumtemperatur bei hoher Temperatur abzutrennen. Auch kann der kautschukartige Kleber 17 die Spannungen absorbieren, wie sie auftreten, wenn das Kartensubstrat gebogen wird, um dadurch die Spannungskonzentration am Dünnfilm-IC abzubauen. Ferner kann eine Spannungskonzentration aufgrund eines Unterschieds der Wärmeexpansionskoeffizienten zwischen dem Dünnfilm-IC und dem Kartensubstrat gelindert werden. Daher kann der Dünnfilm-IC mit hoher Zuverlässigkeit an das Kartensubstrat gebondet werden.
  • Die 13 ist eine Schnittansicht, die die Konfiguration der 12 zeigt, von der das Trägersubstrat 18 entfernt ist. Das Trägersubstrat 18 wird entfernt, da es nicht mehr benötigt wird, wenn der Dünnfilm-IC 16 (in der 13 mit 20 gekennzeichnet) mit dem Kartensubstrat 15 (in der 13 mit 21 gekennzeichnet) verbunden ist. Ein manuelles Entfernen des Trägersubstrats wird unter Verwendung eines durch Ultraviolettstrahlung trennbaren Klebers erleichtert, der den Dünnfilm-IC fest mit dem Trägersubstrat 18 verbindet, bis Ultraviolettstrahlung eingestrahlt wird. Auf diese Weise kann ein sehr dünnes IC-Kartensubstrat mit hoher Stabilität angebondet werden.
  • Die 14 ist eine Schnittansicht, die eine Konfiguration zeigt, bei der der Dünnfilm-IC 22 mit dem Kartensubstrat 25 verbunden wird und er dann mit diesem verdrahtet wird. Der Dünnfilm-IC 22 verfügt über eine Dicke von ungefähr 5 bis 10 μm, und der Kleber zum Verbinden des Dünnfilm-ICs mit dem Kartensubstrat 25 verfügt über eine Dicke von ungefähr 20 bis 30 μm. Die Ungleichmäßigkeit zwischen der Oberseite des Kartensubstrats 25 und der Oberseite des Dünnfilm-IC 22 ist daher sehr klein im Vergleich zum herkömmlichen Fall, bei dem ein Volumen-IC mit einem Kartensubstrat verbunden wird. Im Ergebnis können der Dünnfilm-IC und die Leiterbahn 23 auf dem Kartensubstrat durch die Leiterbahn 24 aus leitender Farbe unter Verwendung der herkömmlichen Drucktechnik miteinander verbunden werden. So ist eine große Anzahl von Verbindungen innerhalb einer kurzen Zeitperiode herstellbar. So werden Massenheratellbarkeit und eine Kostensenkung von IC-Karten realisiert.
  • Die 15 zeigt ein Beispiel, bei dem die nicht zur Erfindung gehörende Konfiguration zur Gehäuseherstellung eines Mehrchipsubstrats verwendet wird. Ein durch die oben beschriebenen Schritte hergestellter Dünnfilm-IC 26 wird mit einem Mehrchipsubstrat 27 verbunden, und dann wird leitende Farbe 29 durch einen Druckvorgang mit einer Leiterbahn 28 auf dem Mehrchipsubstrat 27 verbunden. So kann ein billiges Mehrchipmodul erhalten werden.
  • Die o. g. leitende Farbe kann ein beliebiges flüssiges Material sein.
  • In der 16 ist schematisch eine Druckeinheit dargestellt, die zum Herstellen einer nicht zur Erfindung gehörenden Halbleitervorrichtung (IC-Karte) verwendet wird. Die IC-Karte verfügt über das Merkmal, dass eine große Menge von Verbindungen innerhalb einer kurzen Zeitdauer zwischen dem IC und dem Kartensubstrat hergestellt werden kann. Die Farbe 32 in einem Leiterbahnmuster wird auf eine rotierende Trommel 31 und ferner auf ein Substrat (vor dem Druckgang) 30 übertragen, das den Dünnfilm-IC trägt und auf einem Band 24 vorhanden ist, das an der Seite der sich mit hoher Drehzahl drehenden rotierenden Trommel vorbeiläuft, um dadurch eine Vorrichtung zu realisieren, die als einen Dünnfilm-IC tragendes Substrat (nach dem Druckvorgang) 33 geliefert.
  • Die 17 ist eine Schnittansicht, die ein erfindungsgemäßes Beispiel des in eine IC-Karte eingebetteten Dünnfilm-IC zeigt. Der Dünnfilm-IC 35 ist in einer neutralen Ebene des Kartensubstrats 36 auf solche Weise platziert, dass er der Biegung des Kartensubstrats 36 standhält. Obwohl dann, wenn das Kartensubstrat gebogen wird, auf der Vorder- und der Rückseite eine Zug- oder eine Druckspannung wirkt, wird ein in einer neutralen Ebene liegender Dünnfilm-IC keiner derartigen Kraft unterzogen, was zu hoher Biegefestigkeit und hoher Zuverlässigkeit führt.
  • Die industrielle Produktivität und die Zuverlässigkeit der Karte sind dadurch verbessert, dass der LSI innerhalb von ungefähr ±5% der Hälfte der Dicke der IC-Karte weg von der idealen neutralen Ebene positioniert wird.
  • Die 18 ist ein Diagramm zum Erläutern der Schritte zum Herstellen der in der 17 dargestellten Konfiguration. Als Erstes werden ein Dünnfilm-IC 35 und dann ein Kartensubstrat 37 derselben Dicke wie der des Kartensubstrats am Dünnfilm-IC 35 angebracht. Wie es aus der in der 17 dargestellten Konfiguration erkennbar ist, kann der Dünnfilm-IC so leicht in die neutrale Ebene der IC-Karte eingebettet werden. Es können mehrere derartige Dünnfilm-ICs für Karten an beliebigen Positionen des Kartensubstrats positioniert werden.
  • In der 19 ist eine Ausführungsform der Erfindung dargestellt. Gemäß der Schnittansicht der 19 wird die IC-Karte bei Biegespannungen gekrümmt. Der Dünnfilm-LSI-Chip 104 befindet sich in der Mittellinie 102a, d. h. in der neutralen Ebene des Kartenquerschnitts, und daher ist er hoch beständig gegen die Biegekraft. Anders gesagt, wird keine Spannung auf den Dünnfilm-LSI-Chip ausgeübt. Obwohl der Dünnfilm-LSI-Chip gemeinsam mit der IC-Karte gebogen wird, verringert seine geringe Dicke die Spannungen.
  • Die 20 ist ein Diagramm, das den LSI-Chip 105 in gebogenem Zustand zeigt. Das Zeichen R in der 20 kennzeichnet den Krümmungsradius ausgehend vom Krümmungszentrum 107 zur Mittellinie 106 entlang der Dicke des LSI-Chips 105, und das Zeichen T kennzeichnet die halbe Dicke des LSI. Das Navier-Theorem zeigt, dass die Spannung σ in der LSI-Fläche durch E*t/R repräsentiert ist, wobei E als Young-Modul des LSI angesehen werden kann. Da die LSI-Fläche aus Siliciumoxid besteht, entspricht E dem Young-Modul von Siliciumoxid. Diese Gleichung zeigt, dass die Spannung in der LSI-Flächeproportional zur Dicke des LSI und umgekehrt proportional zum Krümmungsradius ist. Es wird davon ausgegangen, dass ein LSI aufgrund einer Biegung zerstört wird, wenn die Oberflächenspannung seine mechanische Festigkeit überschreitet. Die Oberflächenspannung ist beim Fehlen einer Biegung Null, da R unendlich groß ist. Mit fortschreitender Biegung und Verringerung von R nimmt die Spannung fortschreitend zu, bis schließlich der LSI zerstört wird. Wenn die LSI-Dicke in Bezug auf eine Biegung desselben Krümmungsradius abnimmt, nehmen die Oberflächenspannungen ab. Daher wird ein LSI, der ausreichend beständig gegen Verbiegen ist, dadurch realisiert, dass die Dicke in solchem Ausmaß verringert wird, dass nicht die Grenze einer mechanischen Zerstörung erreicht wird. Jedoch ist ein dünner LSI für sich alleine schwierig zu handhaben. Die Handhabung wird erleichtert, und die Festigkeit eines dünnen LSI wird erhöht, wenn er zwischen Plastik- oder Metallmaterialien gehalten wird. Bei diesem Prozess ist es erforderlich, den Dünn film-LSI-Chip in der neutralen Ebene des zum Halten verwendeten Materials zu positionieren. Im Fall einer IC-Karte ist es z. B. erforderlich, den Dünnfilm-LSI-Chip in der neutralen Ebene, bezogen auf den in der 19 dargestellten Querschnitt des Kartensubstrats, zu positionieren. Auf diese Weise fällt die neutrale Ebene des LSI mit der Ebene zusammen, in der die ausgeübte Spannung Null beträgt, wenn die Karte gebogen wird. Selbst wenn die Karte gebogen wird, ist derselbe Effekt zu erwarten wie dann, wenn der Dünnfilm-LSI-Chip alleine gebogen wird.
  • Nun wird ein Verfahren zum Herstellen einer Karte unter Verwendung eines dünnen LSI unter Bezugnahme auf in den 21A, 21B und den 22A, 22B dargestellte Ausführungsformen erläutert. Als Erstes wird, wie es in der 21A dargestellt ist, auf einem unteren Kartensubstrat 108 ein Metallisierungsmuster 109 hergestellt.
  • Das Metallisierungsmuster 109 wird unter Verwendung einer leitenden Paste oder Farbe oder durch Ätzen eines Kupferdünnfilms hergestellt. In diesem Zustand wird, wie es in der 21B dargestellt ist, ein Dünnfilmchip 110 aufgebracht. Zu diesem Zweck kann ein normaler Kleber verwendet werden. Gemäß der 22A wird der Dünnfilmchip 110 durch eine leitende Paste 111 angeschlossen, woraufhin ein oberes Kartensubstrat 112 angebondet wird, wie es in der 22B dargestellt ist. Bei diesem Prozess müssen das untere Kartensubstrat 108 und das obere Kartensubstrat 112 dieselbe Dicke aufweisen. Auf diese Weise befindet sich der Dünnfilm-LSI-Chip in der neutralen Ebene der fertiggestellten Karte, und er zeigt daher hohe Beständigkeit gegen Biegespannungen. Im Vergleich mit der herkömmlichen Karte kann die Karte gemäß dieser Ausführungsform durch Integrieren des Kartensubstrats mit dem LSI hergestellt werden. Auch beseitigt die Verbindung unter Verwendung einer leitenden Paste das Erfordernis eines Drahtbondvorgangs, und es ermöglicht die Herstellung einer billigen, dünnen IC-Karte, die beständig gegen Biegungen ist.
  • In der 13 ist eine Draufsicht einer erfindungsgemäßen IC-Karte dargestellt. Ein Dünnfilm-LSI-Chip 114 und ein Leitermuster 115 werden auf der Oberfläche 113 einer flachen IC-Karte hergestellt. Als Beispiel eines Leitermusters ist eine Spule dargestellt. Diese Spule hat die Funktion des Erzeugens einer induktiven elektromotorischen Kraft auf eine elektromagnetische Welle hin, wie sie aus der Umgebung außerhalb der IC-Karte empfangen hat, und Energie an den Dünnfilm-LSI-Chip zu liefern. Dieses Spulenmuster ist durch die leitende Paste mit dem Dünnfilm-LSI-Chip verbunden. Diese Spule hat auch die Funktion des Empfangens von Daten von außerhalb der IC-Karte und des Lieferns derselben an den Dünnfilm-LSI-Chip sowie des Sendens der Daten vom Dünnfilm-LSI-Chip als elektromagnetische Welle aus der IC-Karte heraus. Der Krümmungsradius des Dünnfilm-LSI-Chips kann, wenn er sich an einer Ecke der Karte mit kleinerem Biegemoment als im Zentrum, gesehen von der Oberfläche der flachen Karte aus, befindet, verringert werden, und es wird eine IC-Karte mit hoher Stabilität gegen Biegekräfte realisiert. Dieses Verfahren erlaubt die Herstellung einer IC-Karte vom kontaktfreien Typ mit hoher Zuverlässigkeit. Die herkömmliche IC-Karte vom Kontakttyp verfügt an ihrer Oberfläche über eine Elektrode, und daher zeigt sie die Nachteile, dass sich ein Kontaktausfall einstellt oder sie statischer Elektrizität unterliegt. Die erfindungsgemäße Konfiguration ist jedoch auch bei einer herkömmlichen IC-Karte vom Kontakttyp anwendbar.
  • Die 24 ist ein Diagramm, das die auf die LSI-Oberfläche ausgeübte Spannung mit der Kartendicke als Parameter zeigt. Der Dünnfilm-LSI ist in der neutralen Ebene des Kartensubstrats platziert, und es wird das Verhältnis zwischen der Dicke des LSI und derjenigen der Karte dazu verwendet, die Spannungen zu bestimmen, die auf die Oberfläche des Dünnfilm-LSI einwirken. Die Spannungen in der LSI-Oberfläche stehen beträchtlich mit dem Ausmaß der Kartenkrümmung in Beziehung. Das Ausmaß, gemäß dem die Karte gebogen wird, hängt stark von der Dicke oder vom Material der Karte, der auf sie ausgeübten Kraft und der Kartenposition ab, und dies kann nicht eindeutig bestimmt werden. Der Erläuterung halber wird davon ausgegangen, dass sich die Position des LSI im Zentrum der neutralen Ebene der Karte befindet und dass das Material der Karte Vinylchlorid ist, wie es allgemein für magnetische und IC-Karten verwendet wird. PET(Polyethylenterephthalat, das ein wärmebeständiges, kristallines thermoplastisches Material ist)-Material ist härter und schwieriger zu biegen. Daher wird der Vinylchlorid beinhaltende Fall als solcher angesehen, der bei vielen Anwendungsfällen anwendbar ist. Der Krümmungsradius, den die Biegung beschreibt, hängt vom auf die Karte ausgeübten Biegemoment ab. Es wird davon ausgegangen, dass ein derartiges Moment bis zur Biegegrenze der Karte ausgeübt wird. Eine einfache tatsächliche Messung zeigt, dass eine Vinylchloridkarte mit einer Dicke von 0,76 mm in ihrem Zentrum einen Krümmungsradius von 50 mm aufweist. Es wird angenommen, dass der LSI über dieselbe Dicke wie die Karte verfügt. Die Spannung in der LSI-Fläche ist aus der Spannungsgleichung zu 8E10*0,38/50 (Pa) gegeben, was als 600 MPa berechnet wird. Wenn die Tatsache berücksichtigt wird, dass die LSI-Oberfläche hauptsächlich aus einer Siliciumoxidschicht besteht, können sicher die Eigenschaften von Glas angenommen werden. Als Young-Modul wurde der Wert für Glas auf Grundlage der Standorttabelle physikalischer Konstanten verwendet.
  • Die Beziehung zwischen dem Krümmungaradius und der Kartendicke wird durch das auf die Karte wirkende Trägheitsmoment beeinflusst. Der Krümmungsradius R ist als E*I/M gegeben, wobei E der Young-Modul der Karte ist, I das Trägheitsmoment ist und M das Biegemoment ist. Das Trägheitsmoment der Karte ist proportional zur dritten Potenz der Kartendicke. Im Ergebnis wird die Charakteristikkurve für den Krümmungsradius erhalten, wie sie in der 25 dargestellt ist.
  • Aus dieser Charakteristik wird die Spannung in der LSI-Oberfläche für das Verhältnis 1,0 zwischen der Dicke des LSI und derjenigen der Karte bestimmt. Wie bei der bereits angegebenen Gleichung wird die Spannung in der LSI-Fläche bestimmt, wie es in der 25 dargestellt ist. Genauer gesagt, beträgt die Spannungszahl 2,4 GPa für eine Kartendicke von 0,5 mm und 5,4 GPa für eine Dicke von 0,25 mm. Unter diesen Bedingungen zeigt der LSI die Tendenz, leicht zu zerbrechen. Tatsächlich wird daher der LSI als Dünnfilm hergestellt und in der neutralen Ebene der Karte gehalten. Die 24 ist ein Diagramm, das die Spannung in der Oberfläche des dünnen LSI aufgetragen über dem Dickenverhältnis zwischen dem LSI und der Karte als Parameter. Dieses Kurvenbild ist in der 25 in vergrößerter Form dargestellt, wobei das Dickenverhältnis zwischen dem LSI und der Karte im Bereich von 0 bis 0,16 vergrößert ist. Der Bereich, in dem der LSI der Biegung standhalten kann, wird zu 90 MP angenommen, und dies entspricht der Bruchfestigkeit von Glas auf Grundlage der Standardtabelle physikalischer Konstanten. Im Ergebnis kann die für den Dünnfilm-LSI benötigte Dicke, und damit die Grenze, gemäß der die LSI-Dicke verringert werden kann, bestimmt werden. Anders gesagt, beträgt die benötigte LSI-Dicke für eine Kartendicke von 0,76 mm 110 μm, für eine Kartendicke von 0,5 mm 19 μm und für eine Kartendicke von 0,25 mm 4 μm. Die Zuverlässigkeit kann selbstverständlich durch Verringern der LSI-Dicke bis zur Grenze stark verbessert werden.
  • Wie oben beschrieben, ist eine Halbleitervorrichtung so konfiguriert, dass eine zuverlässige, billige IC-Karte oder ein Mehrchipmodul geschaffen ist. Anders gesagt, verhindert ein dünnes Halbleiterelement mit einer seine Rückseite bedeckenden schützenden Isolierschicht gemäß dem oben beschriebenen Verfahren das Eindringen ionischer Verunreinigungen über die Rückseite des Halbleiterelements, die der Außenumgebung am nächsten liegt, um verbesserte Zuverlässigkeit zu erzielen. Infolgedessen kann eine IC-Karte mit verbesserter Beständigkeit dadurch hergestellt werden, dass ein dünner LSI unter Verwendung eines billigen organischen Klebers, der im Allgemeinen eine beträchtliche Menge ionischer Verunreinigungen enthält, an ein Substrat gebondet wird.
  • Wenn als o. g., schützende Isolierschicht mit großem Wärmeexpansionskoeffizienten Siliciumnitrid verwendet wird, kann ein Verwinden des Dünnfilm-LSI aufgrund interner Restspannungen unterdrückt werden, um dadurch zu verbesserter Zuverlässigkeit der IC-Karte beizutragen.
  • Andererseits ermöglicht es die Verwendung eines SOI-Wafers, dass die innere Isolierschicht bei Herstellprozessen als Stoppschicht fungiert, und daher kann ein sehr dünner IC mit hervorragender Reproduzierbarkeit hergestellt werden. Der Dünnfilm-IC verfügt über eine Dicke von 5 bis 10 μm. Ein derartig dünner IC wie dieser ist beständig gegen Biegen, und wenn er durch einen flexiblen Kleber mit einem dünnen Substrat wie einer IC-Karte verbunden wird, ist seine Biegebeständigkeit für verbesserte Zuverlässigkeit weiter verbessert.
  • Auch kann ein Dünnfilm-IC, der für sich zerbrechlich ist, dadurch in hochstabiler Form hergestellt werden, dass er vorab auf einem Trägersubstrat befestigt wird. Das Trägersubstrat, mit dem der IC verbunden wird, kann zuverlässig bei niedriger Temperatur entfernt werden, wenn zur Verbindung ein Kleber verwendet wird, der durch Ultraviolettstrahlung trennbar ist. Der an der Karte angebrachte Dünnfilm-IC ist so dünn, dass das Substrat und der IC durch eine Druckfarbe miteinander verdrahtet werden können, was es ermöglicht, eine billige und flache IC-Karte herzustellen.
  • Die oben beschriebenen Verfahren sind nicht nur bei IC-Karten sondern auch bei der Gehäuseherstellung von ICs ähnlicher Typen und bei einer Mehrchip-Gehäuseherstellung anwendbar.
  • Wenn eine Schnittansicht einer flachen IC-Karte im gebogenen Zustand betrachtet wird, entwickelt eine gekrümmte Fläche eine Dehnung, und die zugehörige Rückseite entwickelt eine Kompression. In diesem Zustand unterliegt der zentrale Teil des speziellen Querschnitts der IC-Karte weniger Spannungen und ist frei von Kompression. Ein in diesem Abschnitt vorhandener Elektrolyt unterliegt weniger Spannungen. Je dünner der Elektrolyt ist, desto besser ist es. Wenn die Karte dick ist, kann jedoch die Dicke des Elektrolyts in gewissem Ausmaß erhöht werden, da es die erhöhte kritische Krümmung der Karte wegen der Kartenstabilität erschwert, dieselbe zu verbiegen. Wenn die IC-Karte dünn ist, muss demgegenüber die Dicke des Elektrolyts verringert werden, um das Verbiegen zu erleichtern. und dadurch die Spannungen im Elektrolyt zu lindern. Beim Verringern der Dicke des IC ist für die Herstellanlage eine umso höhere Genauigkeit erforderlich, je dünner der LSI ist. Das Ändern der erforderlichen Dicke des Elektrolyts abhängig von der Dicke der IC-Karte ist aus wirtschaftlichem Gesichtspunkt und auch zum Gewährleisten der Zuverlässigkeit sehr bedeutsam. Angesichts dieser Korrelation zwischen der Dicke der IC-Karte und derjenigen des Elektrolyts wird die geeignete Dicke des Elektrolyts für eine Dicke einer fertiggestellten IC-Karte von 760 μm oder mehr zu 110 μm oder weniger angenommen, für die Dicke einer fertiggestellten IC-Karte von 500 μm oder mehr zu 19 μm oder weniger, und für die Dicke einer fertiggestellten IC-Karte von 250 μm oder mehr zu 4 μm oder weniger. So wird eine wirtschaftliche und hoch zuverlässige IC-Karte hergestellt.

Claims (16)

  1. Kartenförmige Halbleitervorrichtung, in der ein flexibler IC-Chip (35; 104) und eine Verdrahtung zwischen zwei flexiblen Substraten (36, 37; 102, 103) gleicher Dicke angeordnet sind, wobei der Chip (35; 104) über ein Haftmittel direkt an eines der Substrate gebondet ist und die neutrale Ebene des IC-Chips (35; 104) mit der neutralen Ebene (102a) der kartenförmigen Halbleitervorrichtung, wo die Spannung bei Biegung der Karte Null ist, zusammenfällt oder sich innerhalb von ±2½% der Gesamtdicke der kartenförmigen Halbleitervorrichtung von dieser Ebene (102a) der kartenförmigen Halbleitervorrichtung entfernt befindet, und entweder die Dicke der kartenförmigen Halbleitervorrichtung 760 μm oder mehr und die Dicke des IC-Chips (35; 104) 110 μm oder weniger beträgt, oder die Dicke der kartenförmigen Halbleitervorrichtung 500 μm oder mehr und die Dicke des IC-Chips (35; 104) 19 μm oder weniger beträgt, oder die Dicke der kartenförmigen Halbleitervorrichtung 250 μm oder mehr und die Dicke des IC-Chips (35; 104) 4 μm oder weniger beträgt.
  2. Vorrichtung nach Anspruch 1, wobei die flexiblen Substrate (36, 37; 102, 103) aus Vinylchlorid bestehen.
  3. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei der IC-Chip (35; 104) zwischen Metallmaterialien angeordnet ist.
  4. Vorrichtung nach einem der Ansprüche 1 bis 3, wobei der IC-Chip (35; 104) zwischen Plastikmaterialien angeordnet ist.
  5. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei der IC-Chip (35; 104) mit einer Spule verbunden ist.
  6. Verfahren zur Herstellung einer kartenförmigen Halbleitervorrichtung, in der ein flexibler IC-Chip (35; 104) zwischen zwei flexiblen Substraten (36, 37; 102, 103) gleicher Dicke angeordnet ist, mit folgenden Schritten: direktes Anbringen des flexiblen IC-Chips (35; 104) über ein Haftmittel an einem ersten flexiblen Substrat (37; 103), und Anbringen eines zweiten flexiblen Substrats (36; 102) an dem ersten flexiblen Substrat unter Anordnung des IC-Chips zwischen dem ersten und dem zweiten flexiblen Substrat, wobei die neutrale Ebene des IC-Chips mit der neutralen Ebene der kartenförmigen Halbleitervorrichtung, wo die bei Biegung der Karte auftretende Spannung Null ist, zusammenfällt oder sich innerhalb von ±2½% der Gesamtdicke der kartenförmigen Halbleitervorrichtung von dieser Ebene der kartenförmigen Halbleitervorrichtung entfernt befindet, und entweder die Dicke der kartenförmigen Halbleitervorrichtung 760 μm oder mehr und die Dicke des IC-Chips 110 μm oder weniger beträgt, oder die Dicke der kartenförmigen Halbleitervorrichtung 500 μm oder mehr und die Dicke des IC-Chips 19 μm oder weniger beträgt, oder die Dicke der kartenförmigen Halbleitervorrichtung 250 μm oder mehr und die Dicke des IC-Chips 4 μm oder weniger beträgt.
  7. Verfahren nach Anspruch 6 mit folgenden weiteren Schritten: Ausbilden eines IC-Chips auf einem Halbleiterwafer, und Entfernen der rückwärtigen Fläche des Halbleiterwafers.
  8. Verfahren nach Anspruch 7, wobei der Halbleiterwafer ein SOI-Wafer ist, auf dem eine Vielzahl der IC-Chips ausgebildet werden, und das Siliziumsubstrat von der Rückseite des SOI-Wafers entfernt wird, um den IC-Chip zu bilden.
  9. Verfahren nach Anspruch 8, wobei die Entfernung des Siliziumsubstrats von der rückwärtigen Fläche des SOI-Wafers durch Schleifen ausgeführt wird, während die Vorderseite des SOI-Wafers an einem Trägersubstrat befestigt ist.
  10. Verfahren nach Anspruch 9, wobei das Trägersubstrat flexibel ist.
  11. Verfahren nach Anspruch 9, wobei die Befestigung des SOI-Wafers an dem Trägersubstrat unter Verwendung eines unter Ultraviolettstrahlung trennbaren Haftmittels ausgeführt wird.
  12. Verfahren nach einem der Ansprüche 6 bis 11 mit folgenden weiteren Schritten: Ausbilden einer leitfähigen Paste oder Tinte oder Ätzen eines Kupferdünnfilms sowie Verbinden der leitfähigen Paste oder Tinte oder des geätzten Kupferdünnfilms mit dem IC-Chip bevor das erste und das zweite flexible Substrat einander überlappen.
  13. Verfahren nach Anspruch 12, wobei die Verbindung durch leitfähige Tinte durch Übertragen von Tinte von einer Drehtrommel ausgeführt wird.
  14. Verfahren nach einem der Ansprüche 7 bis 13, wobei der IC-Chip zwischen Metallmaterialien angeordnet ist.
  15. Verfahren nach einem der Ansprüche 7 bis 13, wobei der IC-Chip zwischen Plastikmaterialien angeordnet ist.
  16. Verfahren nach einem der Ansprüche 7 bis 13, wobei das erste und das zweite flexible Substrat aus Vinylchlorid bestehen.
DE69434234T 1993-08-04 1994-07-28 Chipkarte und Herstellungsmethode Expired - Fee Related DE69434234T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP19326793 1993-08-04
JP19326793 1993-08-04

Publications (2)

Publication Number Publication Date
DE69434234D1 DE69434234D1 (de) 2005-02-17
DE69434234T2 true DE69434234T2 (de) 2005-12-08

Family

ID=16305104

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69434234T Expired - Fee Related DE69434234T2 (de) 1993-08-04 1994-07-28 Chipkarte und Herstellungsmethode

Country Status (4)

Country Link
US (4) US5689136A (de)
EP (3) EP0637841A3 (de)
KR (3) KR100332282B1 (de)
DE (1) DE69434234T2 (de)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5689136A (en) * 1993-08-04 1997-11-18 Hitachi, Ltd. Semiconductor device and fabrication method
US5719437A (en) * 1996-04-19 1998-02-17 Lucent Technologies Inc. Smart cards having thin die
US6027958A (en) * 1996-07-11 2000-02-22 Kopin Corporation Transferred flexible integrated circuit
FR2756955B1 (fr) * 1996-12-11 1999-01-08 Schlumberger Ind Sa Procede de realisation d'un circuit electronique pour une carte a memoire sans contact
US6259158B1 (en) * 1996-12-26 2001-07-10 Hitachi, Ltd. Semiconductor device utilizing an external electrode with a small pitch connected to a substrate
FR2761498B1 (fr) * 1997-03-27 1999-06-18 Gemplus Card Int Module electronique et son procede de fabrication et carte a puce comportant un tel module
US6031269A (en) * 1997-04-18 2000-02-29 Advanced Micro Devices, Inc. Quadruple gate field effect transistor structure for use in integrated circuit devices
US5889302A (en) * 1997-04-21 1999-03-30 Advanced Micro Devices, Inc. Multilayer floating gate field effect transistor structure for use in integrated circuit devices
US5936280A (en) 1997-04-21 1999-08-10 Advanced Micro Devices, Inc. Multilayer quadruple gate field effect transistor structure for use in integrated circuit devices
DE19750316A1 (de) * 1997-11-13 1999-05-27 Siemens Ag Siliziumfolie als Träger von Halbleiterschaltungen als Teil von Karten
JP2000099678A (ja) * 1998-09-18 2000-04-07 Hitachi Ltd Ｉｃカード及びその製造方法
US6358782B1 (en) 1998-10-20 2002-03-19 Citizen Watch Co., Ltd. Method of fabricating a semiconductor device having a silicon-on-insulator substrate and an independent metal electrode connected to the support substrate
US6246010B1 (en) * 1998-11-25 2001-06-12 3M Innovative Properties Company High density electronic package
EP1780664B1 (de) * 1998-11-30 2009-10-14 Hitachi, Ltd. Verfahren zur Montage eines elektronischen Schaltungschips
TW460927B (en) * 1999-01-18 2001-10-21 Toshiba Corp Semiconductor device, mounting method for semiconductor device and manufacturing method for semiconductor device
JP4460669B2 (ja) * 1999-03-19 2010-05-12 株式会社東芝 半導体装置
US6617671B1 (en) * 1999-06-10 2003-09-09 Micron Technology, Inc. High density stackable and flexible substrate-based semiconductor device modules
FR2796739B1 (fr) * 1999-07-23 2001-11-02 Gemplus Card Int Procede pour la fabrication d'une carte a puce et produit obtenu
FR2798225B1 (fr) * 1999-09-03 2001-10-12 Gemplus Card Int Micromodule electronique et procede de fabrication et d'integration de tels micromodules pour la realisation de dispositifs portatifs
US6197663B1 (en) 1999-12-07 2001-03-06 Lucent Technologies Inc. Process for fabricating integrated circuit devices having thin film transistors
US6320228B1 (en) 2000-01-14 2001-11-20 Advanced Micro Devices, Inc. Multiple active layer integrated circuit and a method of making such a circuit
JP2001203319A (ja) * 2000-01-18 2001-07-27 Sony Corp 積層型半導体装置
US6433414B2 (en) * 2000-01-26 2002-08-13 Casio Computer Co., Ltd. Method of manufacturing flexible wiring board
JP3604988B2 (ja) * 2000-02-14 2004-12-22 シャープ株式会社 半導体装置およびその製造方法
JP2001222751A (ja) * 2000-02-14 2001-08-17 Toshiba Electric Appliance Co Ltd 自動販売機温度制御装置
US6396138B1 (en) * 2000-02-15 2002-05-28 International Rectifier Corporation Chip array with two-sided cooling
US6743680B1 (en) 2000-06-22 2004-06-01 Advanced Micro Devices, Inc. Process for manufacturing transistors having silicon/germanium channel regions
US6429484B1 (en) 2000-08-07 2002-08-06 Advanced Micro Devices, Inc. Multiple active layer structure and a method of making such a structure
JP2002164358A (ja) * 2000-11-28 2002-06-07 Mitsubishi Electric Corp 半導体装置用基材および半導体装置の製造方法
US6429145B1 (en) * 2001-01-26 2002-08-06 International Business Machines Corporation Method of determining electrical properties of silicon-on-insulator wafers
JP4094957B2 (ja) * 2001-02-02 2008-06-04 株式会社ルネサステクノロジ メモリカード
DE10111028A1 (de) * 2001-03-07 2002-09-19 Infineon Technologies Ag Chipkartenmodul
DE10113769A1 (de) * 2001-03-21 2002-10-02 Infineon Technologies Ag Halbleiterchip
US6709935B1 (en) 2001-03-26 2004-03-23 Advanced Micro Devices, Inc. Method of locally forming a silicon/geranium channel layer
TW564471B (en) * 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP3898077B2 (ja) * 2001-11-13 2007-03-28 株式会社フジクラ フレキシブルプリント配線板の製造方法
JP2004021814A (ja) * 2002-06-19 2004-01-22 Konica Minolta Holdings Inc Ｉｃカードの作成方法及びｉｃカード
JP4062728B2 (ja) * 2002-07-02 2008-03-19 コニカミノルタホールディングス株式会社 Ｉｃカード
JP3866178B2 (ja) * 2002-10-08 2007-01-10 株式会社ルネサステクノロジ Ｉｃカード
CN102529420B (zh) * 2002-11-13 2014-05-07 日本冲信息株式会社 具有半导体薄膜的组合半导体装置
WO2004063977A2 (en) 2003-01-03 2004-07-29 American Express Travel Related Services Company, Inc. Metal containing transaction card and method of making the same
US8033457B2 (en) 2003-01-03 2011-10-11 American Express Travel Related Services Company, Inc. Metal-containing transaction card and method of making the same
US7823777B2 (en) * 2003-01-03 2010-11-02 American Express Travel Related Services Company, Inc. Metal-containing transaction card and method of making same
US7868358B2 (en) * 2003-06-06 2011-01-11 Northrop Grumman Systems Corporation Coiled circuit device with active circuitry and methods for making the same
US7667283B1 (en) 2003-06-06 2010-02-23 Northrop Grumman Systems Corporation Coiled circuit camera
US20080009687A1 (en) * 2003-06-06 2008-01-10 Smith Joseph T Coiled circuit bio-sensor
US7795647B2 (en) * 2003-06-06 2010-09-14 Northrop Grumman Systems Corporation Curled semiconductor transistor
ATE527691T1 (de) * 2003-06-06 2011-10-15 Northrop Grumman Systems Corp Gewundenes schaltkreisbauelement und dessen herstellungsverfahren
EP1494167A1 (de) * 2003-07-04 2005-01-05 Koninklijke Philips Electronics N.V. Flexibles Halbleiter-Bauelement und Identifikationsetikett
US7399274B1 (en) * 2003-08-19 2008-07-15 National Semiconductor Corporation Sensor configuration for a capsule endoscope
KR20060098432A (ko) * 2003-09-24 2006-09-18 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 반도체 장치, 식별 라벨, 정보 전달 매체 및 반도체 장치제조 방법
US7768405B2 (en) 2003-12-12 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7312125B1 (en) 2004-02-05 2007-12-25 Advanced Micro Devices, Inc. Fully depleted strained semiconductor on insulator transistor and method of making the same
EP1769468A1 (de) * 2004-07-13 2007-04-04 Koninklijke Philips Electronics N.V. Sicherheitspapier und solches papier enthaltende artikel
US7397066B2 (en) * 2004-08-19 2008-07-08 Micron Technology, Inc. Microelectronic imagers with curved image sensors and methods for manufacturing microelectronic imagers
WO2006025594A1 (en) 2004-09-03 2006-03-09 Semiconductor Energy Laboratory Co., Ltd. Health data collecting system and semiconductor device
US7190039B2 (en) * 2005-02-18 2007-03-13 Micron Technology, Inc. Microelectronic imagers with shaped image sensors and methods for manufacturing microelectronic imagers
JP2006277178A (ja) * 2005-03-29 2006-10-12 Aruze Corp ゲーム用カード
US7232740B1 (en) 2005-05-16 2007-06-19 The United States Of America As Represented By The National Security Agency Method for bumping a thin wafer
DE102005038132B4 (de) * 2005-08-11 2008-04-03 Infineon Technologies Ag Chipmodul und Chipkarte
US20100047959A1 (en) * 2006-08-07 2010-02-25 Emcore Solar Power, Inc. Epitaxial Lift Off on Film Mounted Inverted Metamorphic Multijunction Solar Cells
KR101378418B1 (ko) * 2007-11-01 2014-03-27 삼성전자주식회사 이미지센서 모듈 및 그 제조방법
DE102009006165B4 (de) 2009-01-26 2022-03-24 Centropix Global Ag Magnetfeldapplikator
US8778199B2 (en) 2009-02-09 2014-07-15 Emoore Solar Power, Inc. Epitaxial lift off in inverted metamorphic multijunction solar cells
US8198739B2 (en) * 2010-08-13 2012-06-12 Endicott Interconnect Technologies, Inc. Semi-conductor chip with compressible contact structure and electronic package utilizing same
JP6331498B2 (ja) * 2014-03-07 2018-05-30 富士通オプティカルコンポーネンツ株式会社 光モジュール
KR102284652B1 (ko) 2014-08-28 2021-08-02 삼성전자 주식회사 반도체 패키지
DE102015014408A1 (de) * 2015-11-06 2017-05-11 Giesecke & Devrient Gmbh Stabile Chipkarte, Spulenanordnung und Verfahren zum Bereitstellen einer Chipkarte
DE102016106698A1 (de) * 2016-04-12 2017-10-12 Infineon Technologies Ag Chipkarte und Verfahren zum Herstellen einer Chipkarte
US10438895B1 (en) 2018-06-08 2019-10-08 American Semiconductor, Inc. Flexible micro-module
US10860914B1 (en) 2019-12-31 2020-12-08 Capital One Services, Llc Contactless card and method of assembly

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57501423A (de) * 1980-09-22 1982-08-12
NL191959B (nl) * 1981-03-24 1996-07-01 Gao Ges Automation Org Identificatiekaart met IC-bouwsteen en dragerelement voor een IC-bouwsteen.
DE3153769C2 (de) * 1981-04-14 1995-10-26 Gao Ges Automation Org Trägerelement zum Einbau in Ausweiskarten
US4409471A (en) * 1981-12-17 1983-10-11 Seiichiro Aigo Information card
DE3151408C1 (de) * 1981-12-24 1983-06-01 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit einem IC-Baustein
JPS60209883A (ja) * 1984-04-02 1985-10-22 Toshiba Corp Ｉｃカ−ド
DE3420051A1 (de) * 1984-05-29 1985-12-05 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Datentraeger mit ic-baustein und verfahren zur herstellung eines derartigen datentraegers
JPS61145696A (ja) * 1984-12-19 1986-07-03 Matsushita Electric Ind Co Ltd Ｉｃカ−ド
US5203078A (en) * 1985-07-17 1993-04-20 Ibiden Co., Ltd. Printed wiring board for IC cards
JPH074995B2 (ja) * 1986-05-20 1995-01-25 株式会社東芝 Ｉｃカ−ド及びその製造方法
JPS63134294A (ja) * 1986-11-27 1988-06-06 株式会社東芝 Ｉｃカ−ド及びその製造方法
FR2616270B1 (fr) * 1987-06-05 1990-10-26 Thomson Csf Reseau de transistors predeposes, procede de realisation de ce reseau et d'un circuit electronique au moyen de ce reseau
JPH01209195A (ja) * 1988-02-18 1989-08-22 Sumitomo Electric Ind Ltd 非接触ｉｃカードとｉｃカードリーダ
US5208450A (en) * 1988-04-20 1993-05-04 Matsushita Electric Industrial Co., Ltd. IC card and a method for the manufacture of the same
GB8901189D0 (en) * 1989-01-19 1989-03-15 Avery W & T Limited Portable electronic token
AU626013B2 (en) * 1988-07-04 1992-07-23 Sony Corporation A thin electronic device having an integrated circuit chip and a power battery and a method for producing same
JPH0218096A (ja) * 1988-07-06 1990-01-22 Matsushita Electric Ind Co Ltd Ｉｃカード
JP2734025B2 (ja) 1988-11-16 1998-03-30 富士通株式会社 大規模集積回路の製造方法
JPH02257626A (ja) * 1989-03-30 1990-10-18 Kyushu Electron Metal Co Ltd 半導体基板の治具の結合装置
JPH0387299A (ja) * 1989-08-31 1991-04-12 Sharp Corp Ｉｃカード
US5155068A (en) * 1989-08-31 1992-10-13 Sharp Kabushiki Kaisha Method for manufacturing an IC module for an IC card whereby an IC device and surrounding encapsulant are thinned by material removal
JPH03150872A (ja) * 1989-11-07 1991-06-27 Ricoh Co Ltd 完全密着型イメージセンサ
US5362667A (en) * 1992-07-28 1994-11-08 Harris Corporation Bonded wafer processing
JPH0475379A (ja) * 1990-07-17 1992-03-10 Seiko Epson Corp 半導体基板
US5347154A (en) * 1990-11-15 1994-09-13 Seiko Instruments Inc. Light valve device using semiconductive composite substrate
FR2671417B1 (fr) * 1991-01-04 1995-03-24 Solaic Sa Procede pour la fabrication d'une carte a memoire et carte a memoire ainsi obtenue .
JPH04340251A (ja) * 1991-02-07 1992-11-26 Fujitsu Ltd 半導体装置の製造方法
GB2253591A (en) * 1991-03-15 1992-09-16 Gec Avery Ltd Integrated circuit card
JPH05291397A (ja) * 1992-04-07 1993-11-05 Toshiba Corp コレットおよび半導体装置の製造方法
US5689136A (en) * 1993-08-04 1997-11-18 Hitachi, Ltd. Semiconductor device and fabrication method
JP3305843B2 (ja) * 1993-12-20 2002-07-24 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
EP0637841A3 (de) 1995-11-29
EP1523039A1 (de) 2005-04-13
EP0637841A2 (de) 1995-02-08
US6486541B2 (en) 2002-11-26
KR100332282B1 (ko) 2002-09-04
EP0862134A2 (de) 1998-09-02
KR950007075A (ko) 1995-03-21
US6291877B1 (en) 2001-09-18
KR100332285B1 (ko) 2002-04-12
US6051877A (en) 2000-04-18
DE69434234D1 (de) 2005-02-17
US20020027274A1 (en) 2002-03-07
KR100332284B1 (ko) 2002-04-12
EP0862134A3 (de) 1999-04-14
EP0862134B1 (de) 2005-01-12
US5689136A (en) 1997-11-18

Similar Documents

Publication Publication Date Title
DE69434234T2 (de) Chipkarte und Herstellungsmethode
DE10351761B4 (de) Sensor für eine dynamische Grösse
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE102013113469B4 (de) Flip-chip-wafer-level-baueinheiten und diesbezügliches verfahren
DE19911916B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Schutzlage
DE69636338T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE10393164T5 (de) Nicht vergossenes Gehäuse auf einer Substratbasis
DE69628964T2 (de) Harzvergossenes Halbleiterbauteil und Herstellungsverfahren
DE4427309A1 (de) Herstellung eines Trägerelementmoduls zum Einbau in Chipkarten oder andere Datenträgerkarten
DE10238781A1 (de) Halbleitervorrichtung
DE19923514B4 (de) Packungsanordnung für Lichtventile mit Siliziumrückseite
DE19543427C2 (de) Chipmodul, insbesondere zum Einbau in eine Chipkarte
DE69735610T2 (de) Montagestruktur für eine integrierte Schaltung
DE102005008272A1 (de) Sensorvorrichtung
DE102019127007B4 (de) Stapel elektrischer bauelemente und verfahren zur herstellung desselben
DE10162676B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
DE19540306C1 (de) Verfahren zur Herstellung von Leiterrahmen für Halbleiterbauelemente
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat
EP0852774B1 (de) Chipmodul
DE60217059T2 (de) Montagekonstruktion für eine elektronische integrierte Leistungsschaltung, die auf einem Halbleiterchip gebildet ist, sowie ein entsprechendes Herstellungsverfahren
DE112006003866B4 (de) Eine elektronische Mehrfachchip-Baugruppe mit reduzierter Spannung und Verfahren zu deren Herstellung
DE60005858T2 (de) Flip chip montage eines ic-kartenelements
WO1998013863A1 (de) Verfahren zur flipchip-kontaktierung eines halbleiterchips mit geringer anschlusszahl
DE4223371A1 (de) Verfahren und Platine zur Montage von Bauelementen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee