DE69738278T2 - Herstellungsverfahren von einem dünnen Halbleiterfilm, der elektronische Anordnungen enthält - Google Patents

Herstellungsverfahren von einem dünnen Halbleiterfilm, der elektronische Anordnungen enthält Download PDF

Info

Publication number
DE69738278T2
DE69738278T2 DE69738278T DE69738278T DE69738278T2 DE 69738278 T2 DE69738278 T2 DE 69738278T2 DE 69738278 T DE69738278 T DE 69738278T DE 69738278 T DE69738278 T DE 69738278T DE 69738278 T2 DE69738278 T2 DE 69738278T2
Authority
DE
Germany
Prior art keywords
substrate
heat treatment
treatment step
implantation
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69738278T
Other languages
English (en)
Other versions
DE69738278D1 (de
Inventor
Bernard Aspar
Beatrice Biasse
Michel Bruel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Application granted granted Critical
Publication of DE69738278D1 publication Critical patent/DE69738278D1/de
Publication of DE69738278T2 publication Critical patent/DE69738278T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Erhalten eines dünnen Films aus einem Halbleitermaterial, das insbesondere elektronische Bauteile umfasst. Der dünne Film wird durch Abtrennen eines Teils geringer Dicke eines Substrats, in dem zum Beispiel eine oder mehrere elektronische Bauteile und/oder elektrische Leiter ausgebildet sind, von dem Rest des Substrats, das eine im Verhältnis größere Dicke aufweist, erhalten. In Abhängigkeit von der beabsichtigten Anwendung gestattet die Erfindung auch die Übertragung des dünnen Films von seinem Anfangssubstrat auf ein anderes Substrat oder Träger.
  • In der Mikroelektronik wird oft das Herstellen elektronischer Bauteile in einem dünnen Halbleiterfilm angestrebt, der auf einem isolierenden Träger geträgert ist oder durch eine elektrische Isolierschicht von seinem Träger getrennt ist. Silizium-auf-Isolator genannte Schichten können ebenfalls erhalten werden, aus denen elektronische Bauteile entwickelt werden können. Zum Erhalt dieser Strukturen können
    • – Heteroepitaxieverfahren, die es ermöglichen, durch Kristallwachstum zum Beispiel aus Silizium als dünnem Film auf einem monokristallinen Substrat aus einem anderen Material, dessen Gitterparameter eng bei dem von Silizium liegt, zum Beispiel ein Saphir-(Al2O3) oder Calciumfluoridfluoridsubstrat (CaF2) einen Kristall zu züchten;
    • – das „SIMOX" (eine in der Literatur geläufig verwendete Bezeichnung) genannte Verfahren, bei dem die Ionenimplantation mit einer hohen Sauerstoffdosis in einem Siliziumsubstrat in dem Bereich des Siliziums eine Siliziumoxidschicht erzeugt, die einen dünnen Film aus monokristallinem Silizium von der Masse des Substrats trennt, und
    • – andere Verfahren, bei denen das Prinzip des Ausdünnens eines Wafers durch mechanisch-chemischen oder chemischen Abrieb angewendet wird.
  • Diese verschiedenen Verfahren zur Herstellung dünner Halbleiterfilme weisen mit den Herstellungstechniken zusammenhängende Nachteile auf.
  • Die Heteroepitaxieverfahren werden durch die Natur des Substrats eingeschränkt: da der Gitterparameter des Substrats nicht völlig genau der des Halbleiters ist, umfaßt der dünne Film viele Kristalldefekte. Weiterhin sind diese Substrate teuer und zerbrechlich und liegen nur in eingeschränkten Abmessungen vor.
  • Das SIMOX-Verfahren erfordert eine Ionenimplantation in sehr hoher Dosis, was ein sehr schweres und kompliziertes Implantationsgerät erfordert. Der Durchsatz dieser Geräte ist niedrig und es schwierig vorstellbar, ihn merklich zu erhöhen.
  • Ausdünnungsverfahren sind nur dann unter dem Gesichtspunkt der Homogenität und der Qualität konkurrenzfähige Verfahren, wenn sie vom Prinzip einer Sperrschicht für das Ätzen Gebrauch machen, das das Anhalten des Ausdünnen des Wafers, sobald die erforderliche Dicke erreicht worden ist und somit das Garantieren einer homogenen Dicke gestattet. Unglücklicherweise gestaltet das Erzeugen dieser Sperrschicht das Verfahren komplex und kann die Verwendung des Films in bestimmten Fällen einschränken.
  • Um diesen Nachteilen abzuhelfen wird in dem Dokument FR-A-2 681 472 ein Verfahren zur Herstellung eines dünnen Halbleiterfilms und sein festes Anbringen an einem Träger vorgeschlagen, das aus dem Unterziehen eines Wafers aus dem gewünschten Halbleitermaterial, der eine ebene Fläche einschließt, den folgenden Schritten besteht:
    • – einem ersten Implantationsschritt durch Bombardieren der ebenen Fläche des Materials mit Ionen, die innerhalb des Waferbereichs und in einer Tiefe nahe der Eindringtiefe der Ionen eine Schicht aus gasförmigen Mikroblasen erzeugen können, die den Wafer in eine untere Region, die die Masse des Substrats darstellt, und eine obere, den dünnen Film darstellende Region trennt, wobei die Ionen aus den Ionen von Edelgasen oder Wasserstoffgas ausgewählt sind die Wafertemperatur unter der Temperatur gehalten wird, bei der das durch die implantierten Ionen erzeugte Gas durch Diffusion aus dem Halbleiter entweichen kann;
    • – einem zweiten Schritt des Bringens der ebenen Fläche des Wafers in engen Kontakt mit einem aus wenigstens einer Schicht aus einem starren Material bestehenden Träger. Dieser enge Kontakt kann zum Beispiel mit einem Klebstoff oder durch molekulare Adhäsion durch die Wirkung einer Vorbehandlung der Oberflächen und möglicherweise einer thermischen und/oder elektrostatischen Behandlung hergestellt werden, um die interatomare Bindung zwischen dem Träger und dem Wafer zu fördern;
    • – einem dritten Schritt der thermischen Behandlung der Wafer-Träger-Kombination bei einer Temperatur über der Temperatur, bei der die Implantation durchgeführt wurde und die ausreicht, durch eine Kristallumlagerungswirkung in dem Wafer und durch den Druck der Mikroblasen eine Trennung zwischen dem dünnen Film und der Masse des Substrats zu schaffen.
  • In diesem Dokument wird die folgende Erläuterung zum Erklären der verschiedenen, während des Versuchs beobachteten Phänomene vorgeschlagen. Zuerst wird der erste Ionenimplantationsschritt durch Aussetzen einer ebenen Fläche eines Wafers aus Halbleitermaterial einem Ionenstrahl ausgeführt, wobei die Ebene dieser ebenen Fläche entweder ungefähr parallel zu einer kristallographischen Hauptebene in dem Fall, wenn das Halbleitermaterial vollkommen monokristallin ist, oder bezüglich einer kristallographischen Hauptebene mit denselben Indizes für alle Körner, in dem Fall, wenn das Material polykristallin ist, mehr oder weniger geneigt ist.
  • Diese Implantation kann eine Schicht aus gasförmigen Mikroblasen erzeugen, die am Ende der Wärmebehandlung zu einer Bruchzone führt. Diese so im Bereich des Wafers in einer Tiefe nahe der mittleren Eindringtiefe der Ionen erzeugte Mikroblasenschicht grenzt durch diese Schicht zwei getrennte Regionen in dem Waferbereich ab: eine Region, die dazu bestimmt ist, den dünnen Film zu bilden, und eine Region, die den Rest des Substrats bildet. Unter dem Ausdruck „gasförmige Mikroblase" wird jeder durch Implantation von Wasserstoffgas- oder Edelgasionen in dem Material erzeugte Hohlraum oder Mikrohohlraum verstanden. Die Hohlräume können eine sehr flache Form, das heißt geringe Höhe, in der Größenordnung von zum Beispiel einigen interatomaren Abständen sowie eine im Wesentlichen halbkugelige Form oder irgendeine andere, von den beiden vorangehenden Formen verschiedene Form aufweisen. Diese Hohlräume können eine Gasphase aufweisen oder nicht. Während des dritten Schritts wird die Wärmebehandlung bei einer Temperatur durchgeführt, die zum Erzeugen der Bruchzone und der Trennung der beiden Bereiche durch die Auswirkung einer kristallinen Umlagerung in dem Halbleitermaterial wie etwa durch die Auswirkung des Wachstums eines Mikrohohlraums und/oder die Auswirkung des Mikroblasendrucks ausreichend ist.
  • Den Implantationsbedingungen entsprechend sind nach der Implantation eines Gases wie etwa Wasserstoff durch Transmissionselektronenmikroskopie Hohlräume oder Mikroblasen zu erkennen oder nicht. Im Fall von Silizium können Mikrohohlräume erhalten werden, deren Größe von einigen nm bis mehreren hundert nm schwanken kann. Insbesondere wenn die Implantationstemperatur niedrig ist, sind demzufolge diese Hohlräume nur während des Wärmebehandlungsschritts sichtbar, einem Schritt, während dessen eine Keimbildung dieser Hohlräume verursacht wird, um am Ende der Wärmebehandlung den Bruch zwischen dem dünnen Film und dem Rest des Substrats erfolgen zu lassen.
  • Es scheint weiterhin, daß dieses Verfahren auf alle Typen feste Materialien, ob kristallin oder nicht, angewendet werden kann. Es ist möglich, dieses Verfahren sowohl auf dielektrische Materialien, Leiter, Halbisolatoren als auch amorphe Halbleiter anzuwenden.
  • Die Mikroblasen oder Mikrohohlräume enthaltende Schicht ist in dem Sinn eine kontinuierliche Schicht, als dass die Mikroblasen oder Mikrohohlräume in einer ausreichenden Dichte vorhanden sind, damit die Wechselwirkung zwischen den Mikroblasen oder Mikrohohlräumen über den gesamten Wafer auftreten und zu einem Bruch führen. Falls die Ionenimplantation auf absichtliche oder unabsichtliche Weise zum Beispiel durch ein Teilchen in der Größenordnung eines μm oder weniger als 1 μm örtlich verdeckt wird, verhindert die sich daraus ergebende Unstetigkeit nicht die Bruchausbreitung.
  • Gegenstand all dieser Verfahren ist das Erhalten eines dünnen Halbleiterfilms auf einem Träger, um nachfolgend darin durch herkömmliche Verfahren elektronische Bauteile zu entwickeln. Das im Dokument FR-A-2 681 472 beschriebene Verfahren liefert eine Lösung der früheren Techniken zu eigenen Probleme. Um jedoch eine aus einem Träger, der mit einem dünnen Halbleiterfilm beschichtet ist, in dem elektronische Bauteile ausgebildet sind, bestehende Vorrichtung zu erhalten, ist ein Schritt aus dem Gebiet der Mikroelektronik (ein Ionenimplantationsschritt), gefolgt von Schritten aus der Mechanik (ein Kontaktierschritt) und aus der Wärmetechnik (ein Wärmebehandlungsschritt) eingeschlossen, um zu sich auf das Gebiet der Mikroelektronik (Entwicklung elektronischer Bauteile) beziehenden Schritten zurückzukehren.
  • Es waren die Erfinder der vorliegenden Erfindung zu, die sich das Zusammenfassen bestimmter Schritte aus dem Gebiet der Mikroelektronik, das heißt bis zur Entwicklung aller oder eines Teils der elektronischen Bauteile in aufeinander folgender Weise ausdachten, um so die Herstellung zu optimieren oder die Verwendung eines Substrats zu gestatten, das die ursprünglichen Elemente, zum Beispiel die elektronischen Elemente umfaßt, und dann einen dünnen Film darauf zu definieren. Zum Erreichen dieses Ergebnisses war es notwendig, das folgende Problem zu lösen, das durch die Tatsache geschaffen wurde, daß die Entwicklung elektronischer Elemente in einer halbleitenden Schicht das Erzeugen eines heterogenen, das heißt eines aus verschiedenen Materialien (Halbleiter, Metalle für die elektrischen Kontakte, Isolatoren usw.) bestehenden Mediums bewirkt. Die implantierten Ionen werden daher in unterschiedlichen Tiefen bezüglich der Oberfläche, die die Ionen aufnimmt, verteilt. Als Beispiel führt eine Implantation von Wasserstoffionen mit 400 keV Energie in Silizium zur Bildung in einem Abstand von etwa 4 μm von der diesen Ionen angebotenen Oberfläche lokalisierter Mikroblasen. Dieser Abstand beträgt 3 μm bei derselben Implantation in Silizium mit einer 600 nm dicken Wolframschicht auf der Oberfläche (siehe „The Stopping and Range of Ions in Solids" von J. Ziegler et al., Pergamon, New York, 1985). In dem Fall, wenn die behandelte Oberfläche verschiedene Materialien in dem Ionenpfad aufweist, sind folglich nicht alle Mikroblasen (oder Mikrohohlräume) in einer Schicht lokalisiert, die ausreichend schmal ist, damit die Wechselwirkung zwischen den Blasen über der gesamten Waferoberfläche erfolgt. Die Trennung des dünnen Films vom Rest des halbleitenden Wafers kann dann nicht auf zufrieden stellende Weise erfolgen.
  • Ein weiteres Problem stellte sich durch die Tatsache, dass die Ionenimplantation durch elektrisch aktive, verschiedene Dotierungs- und Isolierungsmaterialien enthaltende Schichten Defekte erzeugen kann, die die Eigenschaften der Bauteile verändern oder sie unbrauchbar machen.
  • Die vorliegende Erfindung liefert eine Lösung für diese Probleme. Es wird das Ausführen einer Ionenimplantation gemäß der Natur der von den Ionen durchquerten Materialien in einer solchen Weise vorgeschlagen, daß eine kontinuierliche Mikroblasenzone erzeugt wird, die eine zufrieden stellende Spaltung (oder Bruch) zwischen dem dünnen Film und dem Rest des halbleitenden Wafers gestattet. Vorteilhafterweise können mehrere Implantationen bei unterschiedlichen Energien ausgeführt werden. Die Anzahl der Implantationen wird dann durch die Anzahl der Materialien mit unterschiedlichen Eigenschaften gegenüber einer Implantation festgelegt. Implantationen bei verschiedenen Energien erlauben das Erzeugen einer kontinuierlichen Mikroblasenzone, die sich in einer konstanten Tiefe bezüglich der die Ionen aufnehmenden Oberfläche befindet. Als Beispiel müssen bei einer Implantation von Wasserstoffionen in Silizium die Mikroblasen in einer Zone lokalisiert sein, deren Dicke kleiner als 200 nm ist, damit die Wechselwirkung zwischen den Blasen während der nachfolgenden Wärmebehandlung stattfinden kann und zur Trennung der der an jeder Seite der die Mikroblasen enthaltenden Region auf kontinuierliche Weise über den gesamten Wafer führt.
  • Die vorliegende Erfindung stellt ferner eine Lösung für das zweite Problem bereit, das sich aus dem Erzeugen durch den Durchgang von Ionen durch elektrisch aktive Schichten ausgelöster Defekte ergibt.
  • Es ist bekannt, daß derartige Defekte durch das Anwenden einer Wärmebehandlung behoben werden können. Dies ist Gegenstand der Artikel „Physical and electrical properties of laser-annealed ion-implanted silicon" von A. Gat et al., der in der Zeitschrift Appl. Phys. Lett. 32 (5), 1. März 1978, erschien und „Pulsed-electron-beam annealing of ionimplantation damage" von A. C. Greenwald et al., der in der Zeitschrift J. Appl. Phys. 50 (2), Februar 1979, erschien. Falls es erwünscht ist, bei den elektronischen Bauteilen während des Implantationsschritts ausgelöste Defekte durch eine besondere Wärmebehandlung vor dem Trennschritt zu beheben, darf diese Wärmebehandlung nicht die die Mikroblasen enthaltende Zone betreffen, da sie die Trennung der beiden an jeder Seite dieser Zone gelegenen Regionen bewirken würde. Im Gegensatz dazu muß dieses Tempern die gesamte, die elektronischen Bauteile enthaltende Zone erhitzen, um die ausgelösten Defekte zu heilen. Erfindungsgemäß wird eine Zwischentemperung unmittelbar nach dem Ionenimplantationsschritt vorgeschlagen, um die defekten Bereiche zu erhitzen und die Defekte zu unterdrücken, ohne aber die die Mikrohohlräume enthaltende Zone zu erhitzen.
  • Zum Beheben der durch den Implantationsschritt ausgelösten Defekte kann auch eine allumfassende Wärmebehandlung durchgeführt werden. Falls diese Behandlung vor dem Trennschritt durchgeführt wird, muß sie bei einer angemessenen Temperatur, die aber unter der zum Erhalten der Trennung notwendigen liegt, an der gesamten Struktur, gegebenenfalls mit dem Träger für den dünnen Film durchgeführt werden. Diese Wärmebehandlung kann auch nach dem Trennschritt an dem gesamten dünnen Film, gegebenenfalls mit seinem Träger durchgeführt werden und unter diesen Bedingungen ist die angewendete Temperatur nicht kritisch. Schließlich kann diese Wärmebehandlung mit der zur Trennung des dünnen Films von dem Rest des Substrats notwendigen Wärmebehandlung durch Anpassen der Temperaturbedingungen und der Dauer kombiniert werden. Die Wahl zwischen den verschiedenen möglichen Wärmebehandlungen hängt von den verwendeten Materialien und den Bauteilen ab.
  • Die Erfindung hat somit ein Verfahren zum Erhalten eines dünnen Films aus einem Substrat aus einem Halbleitermaterial zum Gegenstand, wobei der dünne Film wenigstens ein Element aus einem von dem Halbleitermaterial verschiedenen Material auf einer Fläche des Substrats umfaßt, das dem dünnen Film eine heterogene Struktur verleiht, dadurch gekennzeichnet, dass es die folgenden Schritte umfaßt:
    • – Implantation durch Bombardierung der Fläche des Substrats, das das Element umfaßt, durch zum Erzeugen gasförmiger Mikroblasen innerhalb des Volumens des Substrats befähigter Ionen, wobei die Implantation unter Berücksichtigung des Elements derart durchgeführt wird, daß eine kontinuierliche Zone mit gasförmigen Mikroblasen gebildet wird, die einen Bereich geringer Dicke auf der Seite der Fläche des das Element enthaltenden Substrats und einen durch den Rest des Substrats gebildeten Bereich wesentlich größerer Dicke abgrenzt, wobei die Ionen aus den Ionen von Edelgasen oder von Wasserstoffgas ausgewählt sind und die Temperatur des Substrats unter der Temperatur gehalten wird, bei der das durch die implantierten Ionen erzeugte Gas durch Diffusion aus dem Halbleiter zu entweichen vermag, und
    • – anschließend Wärmebehandlung des Substrats bei einer Temperatur, die zum Erzeugen einer Trennung der zwei Bereiche auf beiden Seiten der Zone mit den gasförmigen Mikroblasen durch die Auswirkung einer kristallinen Umlagerung in dem Substrat und des Drucks der Mikrokugeln ausreichend ist, wobei der Bereich der geringen Dicke den dünnen Film darstellt.
  • Unter einem Substrat aus einem Halbleitermaterial versteht man ein Substrat, wovon wenigstens der obere Teil, aus dem der dünne Film hergestellt werden kann, halbleitend ist. Die Ionenimplantation kann in einer oder mehreren aufeinander folgenden Implantationen entsprechend der Anzahl der in dem Substrat mit einem unterschiedlichen Anhaltevermögen bezüglich der implantierten Ionen vorhandenen Materialien durchgeführt werden. Somit reicht bei einem Element mit demselben Anhaltevermögen wie das Substrat ein Implantationsschritt aus, ansonsten werden aufeinander folgende Implantationen ausgeführt, wobei die Energie der Ionen für jede Implantation zum Erhalten einer kontinuierlichen Mikroblasenzone gewählt wird.
  • Das Verfahren kann außerdem einen Wärmebehandlungsschritt zum Beheben der in dem Element während des Implantationsschritts erzeugten Defekte einschließen.
  • In diesem Fall und falls der Wärmebehandlungsschritt zum Beheben in dem Element ausgelöster Defekte vor dem Wärmebehandlungsschritt zum Trennen der Bereiche von dem Substrat durchgeführt wird, kann diese Wärmekorrekturbehandlung auf die Zone des Substrats lokalisiert sein, die das Element enthält. Diese Wärmebehandlung kann mittels eines Laserstrahls durchgeführt werden.
  • Das Element kann ein ganzes elektronische Bauteil oder elektrischer Leiter oder ein Teil davon sein.
  • Gemäß einer Ausführungsvariante wird vor dem zum Trennen der Bereiche von dem Substrat vorgesehenen Wärmehandlungsschritt ein Schritt bereitgestellt, bei dem die Seite des Substrats, das das Element einschließt, in engen Kontakt mit einem Träger gebracht wird. Dieses In-Kontakt-Bringen kann durch jedes bekannte Mittel, zum Beispiel durch molekulare Adhäsion oder durch die Verwendung eines Klebstoffs durchgeführt. Dieser Träger kann auch wenigstens ein ganzes elektronisches Bauteil und/oder wenigstens einen elektrischen Leiter oder ein Teil davon einschließen.
  • Die Erfindung wird beim Lesen der folgenden, als nicht einschränkendes Beispiel angegebenen Beschreibung, die von den beigefügten Zeichnungen begleitet wird, besser verstanden und es zeigen sich andere Einzelheiten und Besonderheiten, wobei
  • 1 eine Querschnittsansicht eines Halbleitersubstrats auf der Seite ist, auf der ein elektronisches Bauteil hergestellt wurde,
  • 2 das Substrat der 1 während eines ersten Ionenimplantationsschritts veranschaulicht,
  • 3 dasselbe Substrat während eines zweiten Ionenimplantationsschritts veranschaulicht,
  • 4 das In-Kontakt-Bringen des Substrats, das den beiden Ionenimplantationsschritten unterzogen wurde, in engen Kontakt mit einem starren Träger darstellt,
  • 5 den starr mit dem starren Träger verbundenen dünnen Film zeigt, wie er sich aus dem zum Trennen des dünnen Films vom Rest des Substrats bestimmten Wärmebehandlungsschritt ergibt.
  • Bei dem folgenden Anwendungsbeispiel wird der dünne Film mit einem elektronischen Bauteil ausgestattet, das sich aus drei Materialtypen zusammensetzt: monokristallines Silizium für die aktiven Zonen, Siliziumoxid als Dielektrikum und Wolfram zum Sicherstellen der Kontakte. Die Erfindung ist jedoch nicht auf den Fall elektronischer Bauteile beschränkt. Sie ist auch auf die Herstellung dünner Filme anwendbar, die andere Elemente umfassen, die von Natur aus die Tiefe der Ionenimplantation in dem Halbleitermaterial, zum Beispiel für eine elektrische Verbindung zwischen Schaltkreisen oder Bauteilen verwendete Metallstreifen, verändern können.
  • 1 zeigt ein Halbleitersubstrat 1 aus monokristallinem Silizium, auf dessen Seite 2 ein elektronisches Bauteil (ein Transistor 3) hergestellt wurde. Der Transistor 3 wurde gemäß im Stand der Technik bekannter Techniken hergestellt. Es findet sich ein auf geeignete Weise dotiertes Loch 4, in dem durch Dotieren eine Quelle 5 und ein Abfluss 6 erzeugt wurden. Ein Gitter 7a aus polykristallinem Silizium und ein Gitteroxid 7b wurden auf der Seite 2 des Substrats zwischen der Quelle 5 und dem Abfluss 6 gebildet. Eine Schicht 8 aus Siliziumoxid wurde abgeschieden und die Wolframkontakte 9 und 10 für die Quelle beziehungsweise den Abfluss wurden durch die Oxidschicht 8 hindurch hergestellt. Schließlich wurde eine Passivierungsschicht 11 aus Siliziumoxid über dem so hergestellten Bauteil 3 abgeschieden.
  • In Abhängigkeit vom Oberflächenzustand des erhaltenen Haibleiterwafers kann es notwendig sein, ein mechanisch-chemisches Polieren der oberen Seite 12 durchzuführen, um einen Rauheitsgrad zu erhalten, der zum In-Kontakt-Bringen dieser Seite mit einer Seite eines starren Trägers während eines späteren Schritts verträglich ist. Tatsächlich kann die Topologie der Oberfläche auf elektronischen Bauteilen in der Größenordnung von mehreren hundert nm sein, während die Oberflächenrauhigkeit kleiner als etwa 0,5 nm in rms Rauhigkeit sein muss, um ein Kleben durch zum Beispiel molekulare Adhäsion an dem starren Träger sicherzustellen. Zu diesem Thema kann auf das folgende Zitat verwiesen werden: T. ABE et al., Electrochemical Society Conference, Wafer Bonding Symposium, 1990, 61.
  • Anschließend wird ein erster Ionenimplantationsschritt durch Bombardierung des Wafers durch einen auf die Seite 12, das heißt auf Seite 2 des Substrats 1 wie durch den Pfeil dargestellt vorgenommen. Die Ionen, die implantiert werden können, wurden in dem Dokument FR-A-2 681 472 definiert.
  • 2 veranschaulicht diesen ersten Ionenimplantationsschritt. Durch Verwenden von Wasserstoffionen der Energie 400 keV werden zwei unterschiedliche Implantationstiefen erhalten. Der implantierte Wasserstoff, der nur das Silizium oder das Siliziumoxid durchquert, bildet Mikrohohlräume 21 in 4 μm Tiefe bezüglich der Fläche 12 des Wafers. Implantierter Wasserstoff derselben Energie, der eine Wolframschicht (mittlere Dicke 0,6 μm) enthaltende Zonen durchquert, bildet dagegen Mikrohohlräume in 3 μm Tiefe bezüglich der Fläche 12.
  • Es ist anschließend notwendig, einen zweiten Ionenimplantationsschritt wie in 3 veranschaulicht vorzunehmen. Eine Implantation von Wasserstoffionen mit 470 keV Energie erlaubt das Erhalten eines zweiten Profils von Mikrohohlräumen 23, 24 in einer größeren Tiefe als der Tiefe des ersten Profils der Mikrohohlräume 21, 22. Die Implantationsenergien wurden so gewählt, daß eine Ausrichtung der Mikrohohlräume 21 und 24 erhalten wird. Somit wird eine kontinuierliche Zone von Mikrohohlräumen oder gasförmigen Mikroblasen erhalten, die das Abgrenzen eines oberen Bereichs, der den dünnen Film darstellt, und eines unteren Bereichs, der den Rest des Substrats bildet, gestattet.
  • Die Anzahl der Implantationsschritte ist eine Funktion der Anzahl der sich gegenüber der Implantation unterschiedlich verhaltenden Materialien. Unter unterschiedlichem Verhalten wird die Tatsache verstanden, dass die Ionen in diesen Materialien nicht dieselbe mittlere Eindringtiefe aufweisen.
  • Sobald der letzte Implantationsschritt beendet ist, nimmt man zum Beispiel ein Zwischentempern vor, das das Erhitzen nur der das elektronische Bauteil enthaltenden Zone gestattet. Dieser Schritt ist nur in dem Fall nötig, wo das Bauteil durch die Ionenimplantation gestört ist. Als Beispiel kann dieses Tempern mittels eines auf die Fläche 12 gerichteten Laserstrahls mit einer Wellenlänge unter 0,4 μm, der eine Energie von 0,2 bis 1 J/cm2 während einer Dauer von 150 ns liefert, durchgeführt werden. Unter diesen Bedingungen kann eine Temperatur in der Größenordnung von 800 bis 900°C für einige Mikrosekunden erreicht werden. Diese Temperaturen sind üblicherweise zum Heilen der Defekte ausreichend. Dieses Tempern vom Lasertyp kann nur einmal über die gesamte Waferoberfläche oder in mehreren Behandlungen Zone für Zone durchgeführt werden.
  • 4 veranschaulicht den Schritt des Bringens des Wafers in engen Kontakt mit einem steifen Träger 30. Dieser steife Träger kann entweder ein massives Substrat (aus zum Beispiel Glas) oder ein Substrat sein, das elektronische Bauteile und/oder elektrische Leiter enthält. Das Vorhandensein dieses starren Trägers gestattet die Trennung zwischen dem oberen Bereich des Substrats 1 und dem unteren Bereich wie im Dokument FR-A-2 681 472 offenbart.
  • Jedoch ist in dem Fall, wenn die Dicke des dünnen Films aus dem Halbleitermaterial ausreichend groß ist, um eine befriedigende Starrheit aufzuweisen, das Vorhandensein eines starren Trägers nicht notwendig und demgemäß ist das Polieren der Fläche 12 des Wafers nicht länger notwendig.
  • Anschließend wird eine isotherme Wärmebehandlung ausgeführt, bei der die aus dem Wafer und dem starren Träger gebildete Anordnung auf homogene Weise auf eine höhe re Temperatur als die Temperatur erhitzt wird, bei der der Ionenbeschuss durchgeführt wird und die zum Erzeugen einer Trennung des Substrats in zwei auf jeder Seite der kontinuierlichen Zone der Mikrohohlräume 21, 24 befindlichen zwei Bereiche durch die Auswirkung einer Kristallumlagerung in dem Substrat und des Drucks in den Mikroblasen ausreichend ist. Auf diese Weise wird wie in 5 dargestellt ein dünner Film 31 erhalten, der ein durch einen starren Träger 30 geträgertes elektronisches Bauteil 3 umfasst.
  • Obschon das vorstehend beschriebene Beispiel nur ein elektronisches Bauteil erwähnt, ist die Erfindung gleichermaßen auf das Erzeugen eines mit einem oder mit mehreren ganz oder zum Teil ausgebildeten elektronischen Bauteilen versehenen dünnen Films anwendbar.

Claims (11)

  1. Verfahren zum Erhalten eines dünnen Films (31) aus einem Substrat (1) aus einem Halbleitermaterial, wobei der dünne Film wenigstens ein Element (3) aus einem von dem Halbleitemiaterial verschiedenen Material auf einer Fläche des Substrats umfaßt, das dem dünnen Film eine heterogene Struktur verleiht, und das Verfahren die folgenden Schritte umfaßt: – Implantation durch Bombardierung der Fläche (2) des Substrats (1), das das Element umfaßt, durch zum Erzeugen gasförmiger Mikroblasen (21 bis 24) innerhalb des Volumens des Substrats (1) befähigter Ionen, wobei die Implantation unter Berücksichtigung des Elements derart durchgeführt wird, daß eine kontinuierliche Zone mit gasförmigen Mikroblasen (21, 24) gebildet wird, die einen Bereich geringer Dicke auf der Seite der Fläche (2) des das Element (3) enthaltenden Substrats (1) und einen durch den Rest des Substrats gebildeten Bereich wesentlich größerer Dicke abgrenzt, wobei die Ionen aus den Ionen von Edelgasen oder von Wasserstoffgas ausgewählt sind und die Temperatur des Substrats (1) unter der Temperatur gehalten wird, bei der das durch die implantierten Ionen erzeugte Gas durch Diffusion aus dem Halbleiter zu entweichen vermag, und – anschließend Wärmebehandlung des Substrats (1) bei einer Temperatur, die zum Erzeugen einer Trennung der zwei Bereiche auf beiden Seiten der Zone mit den gasförmigen Mikroblasen (21, 24) durch die Auswirkung einer kristallinen Umlagerung in dem Substrat und des Drucks der Mikrokugeln ausreichend ist, wobei der Bereich der geringen Dicke den dünnen Film (31) darstellt.
  2. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß der Ionenimplantationsschritt weitere aufeinanderfolgende Implantationen umfaßt, wobei die Energie der Ionen für jede Implantation zum Erhalten der kontinuierlichen Mikroblasenzone (21, 24) ausgewählt ist.
  3. Verfahren gemäß einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß es weiter einen Wärmebehandlungsschritt zum Beheben der in dem Element (3) während des Implantationsschritts erzeugten Defekte umfaßt.
  4. Verfahren gemäß Anspruch 3, dadurch gekennzeichnet, daß der Wärmebehandlungsschritt zum Beheben der in dem Element (3) erzeugten Defekte vor dem Wärmebehandlungsschritt zum Trennen der Bereiche des Substrats durchgeführt wird und diese Wärmekorrekturbehandlung auf der das Element (3) enthaltenden Substratfläche lokalisiert ist.
  5. Verfahren gemäß Anspruch 4, dadurch gekennzeichnet, daß die Wärmekorrekturbehandlung mittels eines Laserstrahls durchgeführt wird.
  6. Verfahren gemäß Anspruch 3, dadurch gekennzeichnet, daß der Wärmehandlungsschritt zum Beheben in dem Element (3) erzeugter Defekte vor dem Wärmebehandlungsschritt zum Trennen der Bereiche des Substrats durchgeführt wird und diese Wärmekorrekturbehandlung aus dem Bringen des Substrats auf eine zum Beheben der Defekte ausreichende Temperatur besteht, wobei die Temperatur kleiner als die zum Erhalten der Trennung der beiden Bereiche erforderliche Temperatur ist.
  7. Verfahren gemäß Anspruch 3, dadurch gekennzeichnet, daß der Wärmebehandlungsschritt zum Beheben in dem Element (3) erzeugter Defekte nach dem Wärmebehandlungsschritt zum Trennen der Bereiche des Substrats durchgeführt wird.
  8. Verfahren gemäß Anspruch 3, dadurch gekennzeichnet, daß der Wärmebehandlungsschritt zum Beheben in dem Element erzeugter Defekte und der Wärmebehandlungsschritt zum Trennen der Bereiche des Substrats zu einem einzigen Wärmebehandlungsarbeitsschritt zusammengeführt werden.
  9. Verfahren gemäß einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß das Element (3) ein ganzes elektronisches Bauteil oder ein elektrischer Leiter oder ein Teil davon ist.
  10. Verfahren gemäß einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß vor dem Wärmebehandlungsschritt zum Trennen der Bereiche des Substrats ein Schritt des engen In-Kontakt-Bringens der das Element enthaltenden Substratfläche mit einem Träger (30) vorgesehen ist.
  11. Verfahren gemäß Anspruch 10, dadurch gekennzeichnet, daß der Träger (30) wenigstens ein ganzes elektronisches Bauteil und/oder wenigstens einen elektrischer Leiter oder ein Teil davon umfaßt.
DE69738278T 1996-04-11 1997-04-09 Herstellungsverfahren von einem dünnen Halbleiterfilm, der elektronische Anordnungen enthält Expired - Lifetime DE69738278T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9604517 1996-04-11
FR9604517A FR2747506B1 (fr) 1996-04-11 1996-04-11 Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques

Publications (2)

Publication Number Publication Date
DE69738278D1 DE69738278D1 (de) 2007-12-27
DE69738278T2 true DE69738278T2 (de) 2008-09-18

Family

ID=9491096

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69738278T Expired - Lifetime DE69738278T2 (de) 1996-04-11 1997-04-09 Herstellungsverfahren von einem dünnen Halbleiterfilm, der elektronische Anordnungen enthält

Country Status (9)

Country Link
US (1) US6103597A (de)
EP (1) EP0801419B1 (de)
JP (1) JP4222644B2 (de)
KR (1) KR100467755B1 (de)
DE (1) DE69738278T2 (de)
FR (1) FR2747506B1 (de)
MY (1) MY123810A (de)
SG (1) SG52946A1 (de)
TW (1) TW359857B (de)

Families Citing this family (275)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058142B2 (en) * 1996-11-04 2011-11-15 Besang Inc. Bonded semiconductor structure and method of making the same
US8018058B2 (en) * 2004-06-21 2011-09-13 Besang Inc. Semiconductor memory device
US7052941B2 (en) * 2003-06-24 2006-05-30 Sang-Yun Lee Method for making a three-dimensional integrated circuit structure
US20050280155A1 (en) * 2004-06-21 2005-12-22 Sang-Yun Lee Semiconductor bonding and layer transfer method
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2774510B1 (fr) 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
JP3809733B2 (ja) 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
US7227176B2 (en) 1998-04-10 2007-06-05 Massachusetts Institute Of Technology Etch stop layer system
JP3211233B2 (ja) * 1998-08-31 2001-09-25 日本電気株式会社 Ｓｏｉ基板及びその製造方法
FR2784796B1 (fr) * 1998-10-15 2001-11-23 Commissariat Energie Atomique Procede de realisation d'une couche de materiau enterree dans un autre materiau
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
WO2002015244A2 (en) 2000-08-16 2002-02-21 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
US6890835B1 (en) * 2000-10-19 2005-05-10 International Business Machines Corporation Layer transfer of low defect SiGe using an etch-back process
US8507361B2 (en) 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
FR2894990B1 (fr) * 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
WO2002082514A1 (en) 2001-04-04 2002-10-17 Massachusetts Institute Of Technology A method for semiconductor device fabrication
FR2823596B1 (fr) * 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
US20050026432A1 (en) * 2001-04-17 2005-02-03 Atwater Harry A. Wafer bonded epitaxial templates for silicon heterostructures
US7238622B2 (en) * 2001-04-17 2007-07-03 California Institute Of Technology Wafer bonded virtual substrate and method for forming the same
US7019339B2 (en) 2001-04-17 2006-03-28 California Institute Of Technology Method of using a germanium layer transfer to Si for photovoltaic applications and heterostructure made thereby
US6956268B2 (en) * 2001-05-18 2005-10-18 Reveo, Inc. MEMS and method of manufacturing MEMS
US7045878B2 (en) 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
FR2828762B1 (fr) * 2001-08-14 2003-12-05 Soitec Silicon On Insulator Procede d'obtention d'une couche mince d'un materiau semi-conducteur supportant au moins un composant et/ou circuit electronique
US6875671B2 (en) * 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
US7163826B2 (en) * 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
US7033910B2 (en) * 2001-09-12 2006-04-25 Reveo, Inc. Method of fabricating multi layer MEMS and microfluidic devices
US20090065471A1 (en) * 2003-02-10 2009-03-12 Faris Sadeg M Micro-nozzle, nano-nozzle, manufacturing methods therefor, applications therefor
US6555451B1 (en) 2001-09-28 2003-04-29 The United States Of America As Represented By The Secretary Of The Navy Method for making shallow diffusion junctions in semiconductors using elemental doping
FR2830983B1 (fr) 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
US6593212B1 (en) 2001-10-29 2003-07-15 The United States Of America As Represented By The Secretary Of The Navy Method for making electro-optical devices using a hydrogenion splitting technique
US6562127B1 (en) 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
AU2003222003A1 (en) 2002-03-14 2003-09-29 Amberwave Systems Corporation Methods for fabricating strained layers on semiconductor substrates
US6607969B1 (en) 2002-03-18 2003-08-19 The United States Of America As Represented By The Secretary Of The Navy Method for making pyroelectric, electro-optical and decoupling capacitors using thin film transfer and hydrogen ion splitting techniques
US6767749B2 (en) 2002-04-22 2004-07-27 The United States Of America As Represented By The Secretary Of The Navy Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting
US7307273B2 (en) 2002-06-07 2007-12-11 Amberwave Systems Corporation Control of strain in device layers by selective relaxation
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7335545B2 (en) 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
FR2842648B1 (fr) * 2002-07-18 2005-01-14 Commissariat Energie Atomique Procede de transfert d'une couche mince electriquement active
FR2847075B1 (fr) * 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
US7176108B2 (en) 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2849017B1 (fr) * 2002-12-20 2005-11-18 Michel Bruel Procede de traitement d'une structure pour l'obtention d'un espace interne et structure presentant un espace interne.
US20100133695A1 (en) * 2003-01-12 2010-06-03 Sang-Yun Lee Electronic circuit with embedded memory
TWI240434B (en) * 2003-06-24 2005-09-21 Osram Opto Semiconductors Gmbh Method to produce semiconductor-chips
US20100190334A1 (en) * 2003-06-24 2010-07-29 Sang-Yun Lee Three-dimensional semiconductor structure and method of manufacturing the same
US8071438B2 (en) * 2003-06-24 2011-12-06 Besang Inc. Semiconductor circuit
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
JP2005093898A (ja) * 2003-09-19 2005-04-07 Sanyo Electric Co Ltd 結晶基板および素子の製造方法
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7772087B2 (en) 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
WO2005104192A2 (en) * 2004-04-21 2005-11-03 California Institute Of Technology A METHOD FOR THE FABRICATION OF GaAs/Si AND RELATED WAFER BONDED VIRTUAL SUBSTRATES
US20060021565A1 (en) * 2004-07-30 2006-02-02 Aonex Technologies, Inc. GaInP / GaAs / Si triple junction solar cell enabled by wafer bonding and layer transfer
US7846759B2 (en) * 2004-10-21 2010-12-07 Aonex Technologies, Inc. Multi-junction solar cells and methods of making same using layer transfer and bonding techniques
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US20060113603A1 (en) * 2004-12-01 2006-06-01 Amberwave Systems Corporation Hybrid semiconductor-on-insulator structures and related methods
DE102004062290A1 (de) * 2004-12-23 2006-07-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterchips
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
US8367524B2 (en) * 2005-03-29 2013-02-05 Sang-Yun Lee Three-dimensional integrated circuit structure
US8455978B2 (en) 2010-05-27 2013-06-04 Sang-Yun Lee Semiconductor circuit structure and method of making the same
US20110143506A1 (en) * 2009-12-10 2011-06-16 Sang-Yun Lee Method for fabricating a semiconductor memory device
TW200707799A (en) * 2005-04-21 2007-02-16 Aonex Technologies Inc Bonded intermediate substrate and method of making same
FR2886051B1 (fr) 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
DE102005054218B4 (de) * 2005-11-14 2011-06-09 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterelements und Halbleiterelement
DE102006007293B4 (de) 2006-01-31 2023-04-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Quasi-Substratwafers und ein unter Verwendung eines solchen Quasi-Substratwafers hergestellter Halbleiterkörper
FR2899378B1 (fr) 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
US20070243703A1 (en) * 2006-04-14 2007-10-18 Aonex Technololgies, Inc. Processes and structures for epitaxial growth on laminate substrates
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
CN102239538A (zh) * 2008-09-24 2011-11-09 S.O.I.探测硅绝缘技术公司 形成经松弛半导体材料层、半导体结构、装置的方法及包含经松弛半导体材料层、半导体结构、装置的工程衬底
US8637383B2 (en) 2010-12-23 2014-01-28 Soitec Strain relaxation using metal materials and related structures
EP2345060B1 (de) 2008-10-30 2013-12-04 Soitec Verfahren zur bildung von schichten aus halbleitermaterial mit verringerter gitterverspannung und entworfene substrate damit
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US8294159B2 (en) 2009-10-12 2012-10-23 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8723335B2 (en) 2010-05-20 2014-05-13 Sang-Yun Lee Semiconductor circuit structure and method of forming the same using a capping layer
KR101134819B1 (ko) 2010-07-02 2012-04-13 이상윤 반도체 메모리 장치의 제조 방법
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
FR2978600B1 (fr) 2011-07-25 2014-02-07 Soitec Silicon On Insulator Procede et dispositif de fabrication de couche de materiau semi-conducteur
TWI573198B (zh) * 2011-09-27 2017-03-01 索泰克公司 在三度空間集積製程中轉移材料層之方法及其相關結構與元件
US8841742B2 (en) 2011-09-27 2014-09-23 Soitec Low temperature layer transfer process using donor structure with material in recesses in transfer layer, semiconductor structures fabricated using such methods
FR2981501B1 (fr) * 2011-10-17 2016-05-13 Soitec Silicon On Insulator Procédé de transfert de couches matériau dans des processus d’intégration 3d et structures et dispositifs associes
US8673733B2 (en) 2011-09-27 2014-03-18 Soitec Methods of transferring layers of material in 3D integration processes and related structures and devices
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
CN104507853B (zh) 2012-07-31 2016-11-23 索泰克公司 形成半导体设备的方法
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
FR3036200B1 (fr) * 2015-05-13 2017-05-05 Soitec Silicon On Insulator Methode de calibration pour equipements de traitement thermique
CN108401468A (zh) 2015-09-21 2018-08-14 莫诺利特斯3D有限公司 3d半导体器件和结构
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5955070A (ja) * 1982-09-24 1984-03-29 Toshiba Corp 半導体装置の製造方法
USH569H (en) * 1984-09-28 1989-01-03 Motorola Inc. Charge storage depletion region discharge protection
JPH0650738B2 (ja) * 1990-01-11 1994-06-29 株式会社東芝 半導体装置及びその製造方法
US5198371A (en) * 1990-09-24 1993-03-30 Biota Corp. Method of making silicon material with enhanced surface mobility by hydrogen ion implantation
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
FR2714524B1 (fr) * 1993-12-23 1996-01-26 Commissariat Energie Atomique Procede de realisation d'une structure en relief sur un support en materiau semiconducteur

Also Published As

Publication number Publication date
FR2747506B1 (fr) 1998-05-15
US6103597A (en) 2000-08-15
JPH1041242A (ja) 1998-02-13
EP0801419B1 (de) 2007-11-14
KR100467755B1 (ko) 2005-06-20
EP0801419A1 (de) 1997-10-15
JP4222644B2 (ja) 2009-02-12
SG52946A1 (en) 1998-09-28
FR2747506A1 (fr) 1997-10-17
TW359857B (en) 1999-06-01
DE69738278D1 (de) 2007-12-27
KR970072460A (ko) 1997-11-07
MY123810A (en) 2006-06-30

Similar Documents

Publication Publication Date Title
DE69738278T2 (de) Herstellungsverfahren von einem dünnen Halbleiterfilm, der elektronische Anordnungen enthält
DE60036286T2 (de) Oberflächenbehandlung eines soi substrats mittels eines epitaxie-verfahrens
EP1402567B1 (de) Film oder schicht aus halbleitendem material und verfahren zur herstellung des films oder der schicht
DE69738608T2 (de) Verfahren zur Herstellung einer Halbleiter-Dünnschicht
DE69532951T2 (de) Struktur mit kavitäten und herstellungsverfahren für solch eine struktur
DE69233314T2 (de) Verfahren zur Herstellung von Halbleiter-Produkten
DE69931221T2 (de) SOI-Substrat und Herstellungsverfahren dafür
DE3249777C2 (de)
DE69333294T2 (de) Halbleiteranordnung und Verfahren zu seiner Herstellung
DE60209802T2 (de) Verfahren zum erhalten eines selbsttragenden halbleiterdünnfilms für elektronische schaltungen
DE69839427T2 (de) Herstellungsverfahren für einen dünnfilm aus festem material
DE60130205T2 (de) Implantierungsverfahren unter verwendung substöchiometrischer sauerstoffdosen bei verschiedenen energien
EP0475378B1 (de) Verfahren zur Herstellung von Substraten für elektronische, elektrooptische und optische Bauelemente
DE4434321C2 (de) Optischer Wellenleiter mit einem Polymerkern und dessen Herstellungsverfahren
DE202016000166U1 (de) Dreidimensionale integrierte Schaltung
DE60203426T2 (de) Verfahren zur Herstellung einer Anzeigevorrichtung
DE4229628A1 (de) Halbleitereinrichtung vom stapeltyp und verfahren zur herstellung einer solchen
DE69728950T2 (de) Verfahren zur Herstellung eines Halbleitergegenstands
DE102018102415B4 (de) Waferverbund und verfahren zur herstellung eines halbleiterbauteils
DE2626739A1 (de) Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen
DE69333173T2 (de) Verfahren zur Herstellung eines Substrates mit einer Halbleiterschicht auf einem Isolator
DE69727303T2 (de) Verfahren zur herstellung von halbleiterscheiben grosser abmessungen
DE4202154A1 (de) Elektronikbauelemente mit halbleitendem polykristallinem diamanten, bei denen eine isolierende diamantschicht verwendet wird
DE2437430A1 (de) Verfahren zur herstellung monokristalliner niedrigtemperatur-epitaxialbereiche durch umwandlung aus einer amorphen schicht
DE4021541C1 (de)

Legal Events

Date Code Title Description
8364 No opposition during term of opposition