DE69833193T2 - Verfahren zur herstellung mehrerer elektronischer bauteile - Google Patents

Verfahren zur herstellung mehrerer elektronischer bauteile Download PDF

Info

Publication number
DE69833193T2
DE69833193T2 DE69833193T DE69833193T DE69833193T2 DE 69833193 T2 DE69833193 T2 DE 69833193T2 DE 69833193 T DE69833193 T DE 69833193T DE 69833193 T DE69833193 T DE 69833193T DE 69833193 T2 DE69833193 T2 DE 69833193T2
Authority
DE
Germany
Prior art keywords
segment
layer
columns
electrode structure
extend
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69833193T
Other languages
English (en)
Other versions
DE69833193D1 (de
Inventor
Johannes Antonius NELLISSEN
Cornelis Erik VAN GRUNSVEN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Application granted granted Critical
Publication of DE69833193D1 publication Critical patent/DE69833193D1/de
Publication of DE69833193T2 publication Critical patent/DE69833193T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/40Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0317Thin film conductor layer; Thin film passive component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0073Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49004Electrical device making including measuring or testing of device or component part
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/4902Electromagnet, transformer or inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung mehrerer oberflächenmontierbarer, elektronischer Dünnschichtbauelemente. Beispiele solcher Bauelemente weisen Widerstände, Kondensatoren, Induktoren und Sicherungen, aber auch passive Netzwerke, wie z.B. RC- und LCR-Netzwerke, auf.
  • Ein Verfahren dieser Art ist zum Beispiel aus US 4 453 199 bekannt, welches sich im Besonderen auf die Herstellung mehrerer Dünnschichtkondensatoren bezieht. Das darin beschriebene Verfahren sieht eine Glasplatte als Substrat vor. Unter Anwendung von Maskierungsverfahren wird, zum Beispiel mit Hilfe von Sputter- oder Aufdampfverfahren, auf einer Hauptoberfläche dieser Platte eine orthogonale Matrix von diskreten Dünnschichtelektrodenstrukturen vorgesehen. Jede solche Elektrodenstruktur weist eine untere und eine obere Elektrodenschicht auf, welche durch eine dazwischen liegende Isolatorschicht getrennt sind, wobei die Elektrodenschichten so versetzt sind, dass sie sich lediglich zum Teil überdecken. Nach Anordnen der Elektrodenstrukturen wird die Platte in Streifen getrennt, wobei jeder Streifen eine lineare Anordnung von Elektrodenstrukturen trägt. Jeder Streifen wird so getrennt, dass die unteren Elektroden sämtlich an einem ersten langen Rand des Streifens, nicht jedoch an dem gegenüber liegenden, zweiten langen Rand enden, wohingegen die oberen Elektroden sämtlich an dem zweiten langen Rand des Streifens, nicht jedoch an dem gegenüber liegenden, ersten langen Rand enden. Jeder Streifen wird dann entlang seines ersten und zweiten langen Rands unter Anwendung einer Technik, wie z.B. Zerstäubungsbeschichtung, mit einem elektrischen Kontakt versehen. Sobald diese Kontakte vorgesehen wurden, wird der Streifen in einzelne, blockartige Bauelemente getrennt, wobei jedes eine Elektrodenstruktur und zwei elektrische Kontakte aufweist.
  • Das oben beschriebene Verfahren hat insofern einen gravierenden Nachteil, als die Platte in Streifen getrennt werden muss, bevor die elektrischen Kontakte vorgesehen werden können. Dieses ist nicht wünschenswert, da dieses heißt, dass das Herstellungsverfahren nicht in Plattenebene beendet werden kann (wobei es sich um das effizienteste und wirtschaftlichste Massenherstellungsszenario handelt), sondern stattdessen jeweils Stück für Stück unter Verwendung von Untereinheiten der ursprünglichen Substratplatte beendet werden muss (was wesentlich zeitaufwendiger und daher kostenaufwendiger ist).
  • Der Erfindung liegt als Aufgabe zugrunde, diesen Nachteil zu verringern. Im Besonderen liegt der Erfindung als Aufgabe zugrunde, ein wirtschaftliches und effizientes Verfahren zur Herstellung mehrerer elektronischer Bauelemente vorzusehen. Genauer gesagt, der Erfindung liegt als Aufgabe zugrunde, ein Verfahren zur Herstellung von Bauelementen vorzusehen, nach welchem das ganze Bauelement in Plattenebene fertig gestellt werden kann, bevor das Substrat getrennt wird.
  • Diese und weitere Aufgaben werden gemäß der vorliegenden Erfindung durch ein Verfahren, wie eingangs beschrieben, gelöst, welches dadurch gekennzeichnet ist, dass es die folgenden sukzessiven Schritte vorsieht, wonach:
    • a) ein im Wesentlichen planares Keramiksubstrat mit einer ersten und einer zweiten Hauptoberfläche, welche zueinander parallel angeordnet sind, vorgesehen ist, auf dem Substrat eine Reihe zueinander paralleler Spalten ausgebildet ist, welche sich von der ersten Hauptoberfläche durch die zweite Hauptoberfläche erstrecken, wobei solche Spalten dazu dienen, das Substrat in längliche Segmente zu unterteilen, welche sich parallel zu den Spalten erstrecken und zwischen aufeinander folgenden Paaren derselben angeordnet sind, wobei jedes Segment zwei gegenüber vorgesehene Wände aufweist, welche sich entlang der Ränder der angrenzenden Spalten erstrecken, wobei jedes Segment eine Dünnschichtelektrodenstruktur auf zumindest seiner ersten oder zweiten Hauptoberfläche trägt,
    • b) unter Anwendung einer lithographischen Technik elektrische Kontakte vorgesehen werden, welche sich entlang beiden Wänden jedes Segments erstrecken und einen elektrischen Kontakt mit der Elektrodenstruktur auf jedem Segment herstellen,
    • c) die Segmente entlang einer Reihe Trennungslinien, welche sich im Wesentlichen senkrecht zu der Längsrichtung jedes Segments erstrecken, in einzelne blockförmige Komponenten getrennt werden.
  • Bei dem Verfahren gemäß der vorliegenden Erfindung werden verschiedene spezielle Techniken angewandt, um die oben angegebenen Ziele zu ereeichen. Insbesondere wird das Keramiksubstrat in Schritt (a) in streifenartige Segmente (welche aneinander gefügt bleiben) unterteilt, bevor die elektrischen Kontakte vorgesehen werden, wird jedoch erst nach Anordnen der elektrischen Kontakte tatsächlich in lose, blockartige Bauelemente (welche voneinander komplett separiert sind) getrennt. Eine solche Unterteilung ermöglicht die Anwendung dreidimensionaler, lithographischer Techniken, um die elektrischen Kon takte auf den freien Seitenwänden sämtlicher Segmente (d.h. in Plattenebene) vorzusehen, ohne dabei die Segmente (wie bei dem Verfahren nach dem Stand der Technik) zuerst räumlich voneinander trennen zu müssen. Eine solche 3-D-Lithographie wird unten noch näher erörtert.
  • Der Begriff „Keramik", wie im gesamten Text verwendet, soll als sehr umfangreich und die folgenden Kategorien (elektrisch isolierender) Materialien umfassend interpretiert werden:
    • – Schleifmittel, wie z.B. Aluminiumoxid, Siliciumcarbid und Diamant;
    • – Feuerfeste Materialien, wie z.B. Siliciumoxid, Quarz, Aluminiumsilicat, Magnesit und Zirconium;
    • – Glasartige Materialien, wie z.B. Glas, Glaskeramik und Email;
    • – Keramik für technische Weiterverarbeitung, wie z.B. Cermete und keramische Schichtkörper, zusammen mit verschiedenen anderen Oxiden, Carbiden und Nitriden.
  • Der Oberbegriff „Glas" umfasst im Einzelnen verschiedene Arten Glas, wie z.B. Sodaglas, Borosilicatglas, Flintglas, Quarzglas usw.
  • Schritt (a) des Verfahrens gemäß der vorliegenden Erfindung kann auf verschiedene Weisen realisiert werden. Zum einen können die Spalten in einer Keramikplatte vor Anordnen der Elektrodenstruktur erzeugt werden. Zum anderen kann die Elektrodenstruktur auf einer Keramikplatte vor Erzeugen der Spalten vorgesehen werden.
  • Ein spezifisches Ausführungsbeispiel des Verfahrens gemäß der vorliegenden Erfindung ist dadurch gekennzeichnet, dass die Spalten in Schritt (a) durch lokales Sandstrahlen einer durchgehenden Keramikplatte (auf welcher die Elektrodenstruktur bereits oder noch nicht vorgesehen sein kann) ausgebildet werden. Dieses kann zum Beispiel erreicht werden, indem eine Maske vorgesehen wird, welche Öffnungen entsprechend den Spalten, die auszubilden sind, enthält, und die Platte dann durch die Öffnungen so lange sandgestrahlt wird, bis sich die somit ausgebildeten Spalten komplett durch die Platte erstrecken. Die auf diese Weise verwendete Maske kann zum Beispiel die Form eines abnehmbaren Gitters aufweisen, welches auf der Keramikplatte platziert wird, oder sie kann durch eine lithographische Maske dargestellt sein, welche auf der Oberfläche der Keramikplatte durch Laminieren, Belichten und Entwickeln eines aushärtbaren Photolacks erzeugt wird.
  • Ein zu dem in dem vorherigen Absatz alternatives Ausführungsbeispiel ist dadurch gekennzeichnet, dass die Spalten in Schritt (a) ausgebildet werden durch:
    • – Anbringen von mindestens einem starren Stützstreifen über der Breite einer durchgehenden Keramikplatte (auf welcher die Elektrodenstruktur bereits oder noch nicht vorgesehen sein kann),
    • – Schneiden von Spalten durch die Keramikplatte, wobei sich diese in, jedoch nicht durch den Stützstreifen erstrecken.
  • Der Schneidvorgang kann unter zum Beispiel Verwendung einer Drahtsäge oder eines Laserstrahls ausgeführt werden. In diesem Ausführungsbeispiel wird die Integrität der Keramikplatte durch das Vorhandensein des starren Stützstreifens aufrechterhalten, welcher zum Beispiel aus einem Material, wie z.B. Metall oder Keramik, bestehen kann.
  • Das erfinderische Verfahren eignet sich zur Herstellung verschiedener Arten von Bauelementen. Zum Beispiel:
    • (i) In einem spezifischen Ausführungsbeispiel besteht die Elektrodenstruktur in Schritt (a) aus einer Einfachdünnschicht aus leitendem Material, welche sich zwischen beiden Wänden jedes Segments erstreckt; das sich ergebende Bauelement kann dann als Dünnschichtwiderstand oder Sicherung verwendet werden;
    • (ii) Ein alternatives Ausführungsbeispiel ist dadurch gekennzeichnet, dass die Elektrodenstruktur in Schritt (a) sukzessiv aufweist: – eine Unterschicht aus leitendem Material, welche sich bis zu einer ersten Wand jedes Segments, jedoch nicht bis zu der zweiten Wand erstreckt, – eine Schicht aus Isoliermaterial, welche die Unterschicht bedeckt, – eine Deckschicht aus leitendem Material, welche sich bis zu der zweiten Wand jedes Segments, jedoch nicht bis zu der ersten Wand erstreckt.
    • In diesem Fall kann das sich ergebende Bauelement als Dünnschichtkondensator eingesetzt werden. Wenn so gewünscht, besteht die Möglichkeit, eine Variante dieser Ausführung vorzusehen, bei der mehrere Schichten aus leitenden Materialien so übereinander angeordnet sind, dass alternierende Schichten sich bis zu alternierenden Wänden jedes Segments erstrecken; auf diese Weise wird ein Mehrschichtkondensator realisiert.
    • (iii) Ein weiteres Ausführungsbeispiel ist dadurch gekennzeichnet, dass jedes Bauelement durch ein in Reihe geschaltetes Kondensatorpaar dargestellt ist, und dass die Elektrodenstruktur in Schritt (a) aufweist: – eine Unterschicht aus leitendem Material, – eine Zwischenschicht aus Isoliermaterial, – eine Deckschicht aus leitendem Material, wobei jede dieser Schichten so aufgebracht wird, dass sie im Wesentlichen die gesamte Oberfläche jedes Segments bedeckt.
    • (iv) Ein anderes Ausführungsbeispiel ist dadurch gekennzeichnet, dass jedes Bauelement ein Induktor ist, und dass die Elektrodenstruktur in Schritt (a) aufweist: – eine Unterschicht aus leitendem Material, wobei die Schicht die Form einer linearen Anordnung von Zellen, die in Längsrichtung entlang jedes Segments angeordnet sind, aufweist, wobei jede Zelle einen Streifen aufweist, welcher spiralförmig gewickelt ist, wobei sich ein erstes Ende des Streifens bis zu einer ersten Wand des Segments erstreckt und das zweite Ende des Streifens in der Mitte der Spirale liegt, – eine Zwischenschicht aus Isoliermaterial, wobei die Schicht mit einer Durchgangsverbindung zu dem zweiten Ende des Streifens in der Unterschicht versehen ist, – eine Deckschicht aus leitendem Material, wobei die Schicht die Form einer linearen Anordnung von Zellen, die in Längsrichtung entlang jedes Segments und in Deckung mit den Zellen der Unterschicht angeordnet sind, aufweist, wobei jede Zelle einen Streifen aufweist, welcher von der Durchgangsverbindung in der Zwischenschicht zu der zweiten Wand des Segments verläuft.
  • Ausführungsbeispiele (ii) in dem vorherigen Absatz können mit Hilfe eines Verfahrens, wie das in der Internationalen Patentanmeldung WO-A 96/30916 (PHN 15.692) beschriebene, realisiert werden. Die Basis eines solchen Verfahrens ist, dass, wenn ein kollimierter Beschichtungs-Materialstrahl so auf das Substrat gerichtet wird, dass der Strahl einen spitzen Winkel zu der Normalen des Substrats einschließt und sich senkrecht zu dem langen Rand der Segmente in dem Substrat befindet, wirft der Körper jedes Segments dann „in Windrichtung" des Beschichtungsflusses einen „Schatten" auf die Segmentwand; in diesem Schatten erfolgt keine Materialabscheidung; wenn z.B. der Strahl auf die erste Wand jedes Segments gerichtet wird, empfängt die zweite Wand jedes Segments dann keinen Beschichtungsfluss.
  • Die in Schritt (b) erwähnte (dreidimensionale) Technik umfasst einen Vorgang, wie z.B. in den folgenden Schritten beschrieben, wonach:
    • I. ein aushärtbarer Photolack auf das Substrat, welches sich aus Schritt (a) ergibt, aufgebracht wird;
    • II. lokalisierte Photolackbereiche selektiv gehärtet werden, wobei diese Härtung durch Bestrahlen des Substrats von mehr als einer Seite durch aktinische Strahlung durchgeführt wird, wobei die Bestrahlung durch eine Maske erfolgt;
    • III. Photolackteile unter Verwendung eines geeigneten Entwicklers selektiv weggelöst werden;
    • IV. eine relativ dicke Metallschicht auf sämtlichen, nicht von Photolack bedeckten Teilen der Segmente vorgesehen wird (z.B. unter Anwendung eines stromlosen bzw. galvanischen Verfahrens);
    • V. die verbleibenden Photolackteile unter Verwendung eines geeigneten Lösungsmittels entfernt werden.
  • Zu diesem Verfahren können einige Anmerkungen wie folgt gemacht werden:
    • – Das Bestrahlen, auf welches in Schritt II Bezug genommen wurde, kann auf verschiedene Weisen erreicht werden. Zum Beispiel:
    • – in einem spezifischen Ausführungsbeispiel wird ein Strahlungszugang zu den Wänden der Segmente und zu der ersten Hauptoberfläche durch Bestrahlen des Substrats in einem spitzen Winkel zu seiner Normalen erreicht, während ein Strahlungszugang zu der zweiten Hauptoberfläche erreicht wird, indem eine Reflexionsfläche (Spiegel) auf der von der Strahlungsquelle entfernten Seite des Substrats platziert und diese Reflexionsfläche verwendet wird, um Strahlung auf die zweite Hauptoberfläche zu richten;
    • – alternativ kann man das Substrat von beiden Seiten direkt bestrahlen; ein Strahlungszugang zu der zweiten Hauptoberfläche wird dann erreicht, ohne dass die Verwendung einer Reflexionsfläche erforderlich ist;
    • – Der oben in Schritt I aufgebrachte, aushärtbare Photolack kann ein Negativ- oder Positivlack sein. Bei einem Positivlack werden bestrahlte (belichtete) Photolackteile in Schritt III entfernt. Dagegen werden bei einem Negativlack nicht bestrahlte (unbelichtete) Photolackteile in Schritt III entfernt;
    • – Durch die relativ komplexe Form des sich aus Schritt (a) ergebenden Substrats findet nach einem besonders vorteilhaften Verfahren zur Durchführung von Schritt I ein elektrophoretisches Abscheiden statt. In diesem Fall muss das Substrat eine metallisierte oberfläche aufweisen, bevor Schritt I ausgeführt werden kann. Wenn erforderlich, kann dieser durch Sputterbeschichten einer dünnen Metallschicht auf dem (blanken Keramik-) Substrat realisiert/ergänzt werden.
  • Es können in Schritt (b) verschiedene Szenarios im Hinblick auf das Positionieren mehrerer elektrischer Kontakte erreicht werden. Zum Beispiel:
    • A) die in Schritt (b) erzeugten, elektrischen Kontakte können einander direkt gegenüber auf gegenüber liegenden Wänden jedes Segments positioniert werden, so dass die elektrischen Kontakte entlang geraden Ausrichtungsachsen liegen, welche sich im Wesentlichen senkrecht zu der Längsrichtung der Segmente erstrecken. Wenn die Trennungslinien in Schritt (c) so angeordnet sind, dass sich zwischen einem aneinander angrenzenden Paar Trennungslinien lediglich eine Ausrichtungsachse befindet, weist das sich ergebende Bauelement dann zwei Anschlüsse, d.h. einen auf jeder von zwei gegenüber liegenden Seiten eines blockförmigen Keramikkörpers, auf;
    • B) Sollten die Trennungslinien im Falle von (A) so positioniert sein, dass sich zwischen einem benachbarten Paar Trennungslinien mehrere n Ausrichtungsachsen (n > 1) befinden, weist das sich ergebene Bauelement 2n Anschlüsse, d.h. n Anschlüsse auf jeder von zwei gegenüber liegenden Seiten eines blockförmigen Keramikkörpers, auf;
    • C) Sollte die Trennung der elektrischen Kontakte auf einer Wand jedes Segments anders als die Trennung der elektrischen Kontakte auf der anderen Wand sein, besteht die Möglichkeit, Bauelemente vorzusehen, welche eine ungeradzahlige Anzahl Anschlüsse aufweisen. Wenn zum Beispiel zwischen jedem benachbarten Paar Trennungslinien zwei elektrische Kontakte auf der ersten Wand jedes Segments vorgesehen sind und sich nur ein elektrischer Kontakt auf der anderen Wand befindet, weist das sich ergebende Bauelement drei Anschlüsse auf.
  • Die Szenarios (B) und (C) ermöglichen somit die Herstellung von Bauelementen mit Mehrfachanschluss, wie z.B. passive Anordnungen (RC-, LCR-, LC-Netzwerke usw.).
  • Der Trennvorgang (c) in dem erfinderischen Verfahren kann auf verschiedene Weisen, welche vom Stand der Technik her allgemein bekannt sind und Verfahren, wie z.B. Sägen, Dicing, Trennen entlang Markierungslinien sowie Lasertrennen, umfassen, ausgeführt werden.
  • Wenn so gewünscht, können in dem erfinderischen Verfahren verschiedene Ergänzungsschritte durchgeführt werden. So kann zum Beispiel ins Auge gefasst werden:
    (unter vielen weiteren Möglichkeiten)
    • – das Aufbringen einer galvanischen Keimschicht oder Adhäsionsförderungsschicht zwischen Schritt (a) und Schritt (b);
    • – ein Photolackentfernungs- oder (Teil-) Ätzvorgang zwischen Schritt (b) und Schritt (c);
    • – das Aufbringen einer Schutzschicht auf dem sich aus Schritt (c) ergebenden Bauelement (Teilen desselben).
  • Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im Folgenden näher beschrieben. Es zeigen:
  • 1 – eine perspektivische Ansicht einer Keramikplatte, welche in einem spezifischen Ausführungsbeispiel gemäß der vorliegenden Erfindung verwendet werden kann;
  • 2 – den Gegenstand von 1, nachdem in diesem Spalten, wie in Schritt (a) beschrieben, vorgesehen wurden;
  • 3a – einen Querriss eines Teils des Gegenstands von 2, nachdem auf diesem eine Elektrodenstruktur gemäß Schritt (a) vorgesehen wurde, sowie Schritt II eines dreidimensionalen, lithographischen Verfahrens, wie in Schritt (b) erwähnt, wobei ein Positivlack verwendet wird;
  • 3b – entspricht in großen Zügen 3a, mit der Ausnahme, dass nun ein Negativlack eingesetzt wird;
  • 4 – eine perspektivische Ansicht eines Teils des Gegenstands von 3b nach Entfernen nicht bestrahlter Photolackteile gemäß Schritt III;
  • 5 – den Gegenstand von 4 nach Aufbringen von Kontaktelektroden gemäß Schritt IV und nachfolgendem Entfernen bestrahlter Photolackteile gemäß Schritt V;
  • 6 – eine breite Draufsicht des Gegenstands von 5 sowie eine Darstellung einer Anzahl Trennungslinien, entlang denen das Substrat getrennt wird;
  • 7 – eine perspektivische Ansicht eines Bauelements, welches gemäß Schritt (c) bei Bearbeiten des Gegenstands von 6 resultiert;
  • 8 – eine perspektivische Ansicht einer durchgehenden Keramikplatte, an welcher ein starrer Stützstreifen angebracht wurde, wobei diese zusammengesetzte Struktur in einem weiteren Ausführungsbeispiel des Verfahrens gemäß der vorliegenden Erfindung verwendet werden kann;
  • 9 – einen umgekehrten Aufriss des Gegenstands von 8, in welchen nun Spalten geschnitten wurden, um, wie in Schritte (a) beschrieben, die Platte in Längssegmente zu unterteilen, wodurch ein alternatives Szenario zu 2 vorgesehen wird;
  • 10 – einen Querriss einer durchgehenden Keramikplatte, auf welcher eine Elektrodenstruktur vorgesehen wurde;
  • 11 – ein elektrisches Bauelement, welches sich gemäß dem erfinderischen Verfahren bei Bearbeiten des Gegenstands von 10 ergibt;
  • 12 – entspricht in großen Zügen 5, mit der Ausnahme, dass es eine andere Anordnung elektrischer Kontakte zeigt.
  • Einander entsprechende Merkmale in den verschiedenen Figuren sind durch die gleichen Bezugszeichen gekennzeichnet.
  • Ausführunsgsbeispiel 1
  • Die 1 bis 7 beziehen sich auf ein spezifisches Ausführungsbeispiel des Verfahrens gemäß der vorliegenden Erfindung.
  • 1 zeigt eine flache Keramikplatte 1 mit einer ersten und einer zweiten Hauptoberfläche 1a, 1b. Die Platte besteht zum Beispiel aus Sodaglas und weist eine Dicke von etwa 0,5 mm auf; ihre Breitenabmessungen liegen in der Größenordnung von etwa 350 × 300 mm2.
  • In 2 wurde die Platte einem selektiven Sandstrahlverfahren unterworfen. Dieses resultierte in der Erzeugung einer Reihe zueinander paralleler Spalten 3, welche sich von der ersten Hauptoberfläche 1a bis zu der zweiten Hauptoberfläche 1b erstrecken. Diese Spalten 3 dienen dazu, das Substrat 1 in Segmente 5 zu unterteilen, welche parallel zu den Spalten 3 verlaufen und zwischen aufeinander folgenden Paaren derselben angeordnet sind. Jedes Segment 5 weist zwei gegenüber vorgesehene Wände 7a, 7b auf welche sich entlang den Rändern der angrenzenden Spalten 3 erstrecken. Die Platte 1 wird durch das Vorhandensein einer Reihe Verbindungsbrücken 4, welche benachbarte Segmente 5 in regelmäßigen Abständen entlang ihrer Länge verbinden, sicher gehalten. In diesem speziellen Fall sind die Segmente 1,5 mm breit und weisen eine Länge von etwa 25 mm zwischen aufeinander folgenden Brücken 4 auf. Das Sandstrahlverfahren kann zum Beispiel wie folgt durchgeführt werden:
    • – Anordnen einer Glasplatte 1, z.B. SCHOTT AF45;
    • – Laminieren einer Photolackschicht ORDYL BF405 (TOKYO OHKA) auf der Oberseite 1a der Platte 1;
    • – Bestrahlen der Photolackschicht entsprechend der gewünschten Struktur aus Spalten 3, Brücken 4 und Segmenten 5;
    • – Entwickeln der bestrahlten Schicht, z.B. mit Na2CO3 sowie anschließendes Nachhärten;
    • – Sandstrahlen;
    • – Ablösen der restlichen Photolackteile, z.B. mit Ethanolamin.
  • Die 3a und 3b zeigen einen Querriss des Gegenstands von 2. Jedes Segment 5 wurde nun mit einer Elektrodenstruktur 9 (Schritt (a)) versehen. In diesem speziellen Fall weist die Struktur 9 nacheinander auf:
    • – eine Unterschicht 9a aus leitendem Material (z.B. 1 μm Al);
    • – eine Zwischenschicht 9b auf Isoliermaterial (z.B. 0,5 μm Ta2O5 oder Si3Na4);
    • – eine Deckschicht 9c aus leitendem Material (z.B. 1 μm Al),
    wobei jede dieser Schichten 9a, 9b, 9c so aufgebracht wird, dass sie im Wesentlichen die gesamte Oberfläche jedes Segments 5 bedeckt. Die Schichten 9a, 9c können durch Sputterbeschichten aufgebracht werden, während Schicht 9b zum Beispiel durch chemische Aufdampfung (CVD) aufgebracht werden kann. Wie hier dargestellt, wurde die Schicht 9c von einer aufgesputterten Doppelschicht 9d, welche 0,1 m Ti/l μm Cu enthält, bedeckt; diese Schicht 9d dient später dazu, das galvanische Aufbringen der elektrischen Kontakte zu unterstützen, d.h. sie dient als Metallisierungsbasis (s. 5).
  • Die Elektrodenstruktur 9 wurde von einer Schicht 11 aus Photolack (Schritt (b), Schritt 1) bedeckt. Dieses kann zum Beispiel erreicht werden, indem das gesamte Substrat 1 in ein Photolackbad getaucht oder die Photolackschicht 11 aufgesprüht wird; alternativ kann die Schicht 9d als Metallisierungsbasis verwendet werden, um einen geeigneten Photolack elektrophoretisch aufzubringen.
  • In 3a enthält die Photolackschicht 11 einen Positivlack. Die gesamte Struktur 1, 5, 9, 11 wird unter Verwendung von Strahlen 15 aus aktinischer Strahlung (z.B. UV-Licht) aus nicht dargestellten, der ersten Hauptoberfläche 1a (Schritt II) gegenüber liegenden Quellen bestrahlt. Diese Quellen sind so ausgerichtet, dass die Strahlen 15 einen spitzen Winkel zu der Normalen der Oberfläche 1a einschließen; auf diese Weise werden die Strahlen 15 ebenfalls auf die Seitenwände 7a, 7b gerichtet. Es ist eine Reflexionsfläche (Spiegel) 17 so vorgesehen, dass sie der Hauptoberfläche 1b gegenüber liegt. Auf diesen Spiegel 17 auftreffende Strahlen 15 werden als Strahlen 15' reflektiert, welche auf die Oberfläche 1b auftreffen. Auf diese Weise wird eine dreidimensionale Bestrahlung erreicht. Die Bestrahlung erfolgt durch eine Maske, die transparente Teile 13 und opake Teile 13' aufweist, die entsprechend einer gewünschten Struktur zueinander positioniert sind. Infol gedessen werden nicht alle Teile der Schicht 11 bestrahlt. Wie hier dargestellt, wird eine Maske auf beiden Seiten des Substrats 2 verwendet; jedoch ist dieses im Prinzip nicht erforderlich, und durch eine entsprechende Positionierung zusätzlicher opaker Teile 13' in der oberen Maske kann die Notwendigkeit einer separaten unteren Maske entfallen.
  • In 3b enthält die Photolackschicht 11 dagegen einen Negativlack (z.B. SHIPLEY ED 2100, in einem 30-Sekunden-Beschichtungsschritt bei 100 V und 30°C elektrophoretisch aufgebracht und sodann nachgehärtet, wodurch sich eine Schicht 11 mit einer Dicke von etwa 10 μm ergibt). Die gesamte Struktur 1, 5, 9, 11 wird unter Verwendung abgewinkelter Strahlen 15 aus aktinischer Strahlung aus nicht dargestellten Quellen erneut bestrahlt. In diesem Fall sind die Quellen jedoch so angeordnet, dass sie sowohl der ersten als auch der zweiten Hauptoberfläche 1a, 1b gegenüber liegen, und es wird kein Spiegel 17 verwendet. Die Bestrahlung erfolgt durch eine Maske, welche transparente Teile 13 und opake Teile 13' aufweist, die entsprechend einer gewünschten Struktur (welche zu der Struktur in 3a negativ ist) zueinander positioniert sind.
  • Der Rest dieses Ausführungsbeispiels wird auf der Basis des Szenarios in 3b (negativer Photolack) beschrieben.
  • 4 zeigt einen Teil des Gegenstands von 3b. In diesem Stadium wurden die Bereiche der Photolackschicht 11, welche in 3b nicht bestrahlt wurden, weggelöst (Schritt III), wobei lediglich die bestrahlten Teile belassen werden; dieses kann unter Verwendung eines Entwicklers, wie z.B. SHIPLEY 2005, erfolgen. Infolgedessen wurden auf der Elektrodenstruktur 9 leere Räume 19b erzeugt. Unter Anwendung eines galvanisches Verfahrens (auf der Oberseite der Keimschicht 9d) werden in diesen freien Räumen 19 elektrische Kontakte vorgesehen.
  • In 5 wurden die in dem vorherigen Absatz erwähnten, elektrischen Kontakte 21 vorgesehen (Schritt IV). Wie hier dargestellt, weisen diese Kontakte eine 10μm-Schicht 21a aus Cu und eine 10μm-Schicht 21b aus Pb40Sn60 auf. Des Weiteren wurden die in 4 dargestellten, bestrahlten Photolackteile 11 unter Verwendung eines Lösungsmittels, wie z.B. Aceton oder SHIPLEY 2010, entfernt (Schritt V). Zudem wurden freie Bereiche der Schichten 9c und 9d (d.h. die nicht von Kontakten 21 bedeckten Bereiche) unter Verwendung der folgenden Ätzmittel entfernt:
  • – für Cu in der Schicht 9d: (NH4)2S2O8;
  • – für Ti in der Schicht 9d: H2O2;
  • – für die Schichten 9a, 9b, 9c: H3PO4/HAc/HNO3.
  • 6 zeigt eine breite Draufsicht des Gegenstands von 5. Sie zeigt eine Matrix von einzelnen blockförmigen Komponenten 23, welche durch Trennen des Substrats 1 entlang den Trennungslinien 25 voneinander separiert werden können. Eine solche Trennung kann zum Beispiel durch Zersägen, Dicing oder durch Lasertrennen entlang den Linien 25 vorgenommen werden. Jedes auf diese Weise erhaltenes, blockförmiges Bauelement 23 stellt ein in Reihe geschaltetes Kondensatorpaar dar, wobei:
    • – die Schicht 9c auf Wand 7a die erste (freie) Elektrode (mit einem Kontakt 21 versehen) darstellt;
    • – die Schicht 9c auf Wand 7b die zweite (freie) Elektrode (mit einem Kontakt 21 versehen) darstellt;
    • – die Schicht 9a die gemeinsame Elektrode darstellt;
    • – die Schicht 9b die dielektrische Schicht darstellt.
  • 7 zeigt eine perspektivische Ansicht des fertigen Bauelements 23 mit SMDkompatiblen, elektrischen Kontakten 21.
  • Ausführungsbeispiel 2
  • In einem sonst mit Ausführungsbeispiel 1 identischen Ausführungsbeispiel besteht die Elektrodenstruktur 9 in 3 lediglich aus der leitenden Schicht 9a. Das fertige Bauelement 23 dient dann als Dünnschichtwiderstand oder Sicherung. Der Widerstand dieses Bauelements 23 wird bestimmt durch:
    • – die Dicke der Schicht 9a;
    • – den spezifischen Widerstand des Materials in der Schicht 9a;
    • – die Breite der Schicht 9a (in einer zu der Länge des Segments 5 parallelen Richtung);
    • – die Länge der Schicht 9a (zwischen den Abschlussrändern der Kontakte 21 auf gegenüber liegenden Wänden des Segments 5).
  • Ausführungsbeispiel 3
  • Die 8 und 9 zeigen ein Ausführungsbeispiel des Verfahrens gemäß der vorliegenden Erfindung und stellen Alternativen zu den 1 und 2 dar.
  • 8 zeigt eine durchgehende, flache Keramikplatte 1 (auf welcher bereits eine Elektrodenstruktur vorgesehen oder noch nicht vorgesehen sein kann), auf der ein starrer Stützstreifen 2 angebracht wurde. Der Streifen 2 erstreckt sich über die Breite der Platte 1 in Richtung y. Wenn so gewünscht, können zusätzliche Streifen über der Platte an weiteren Stellen entlang der Achse x befestigt werden. Der Streifen 2 kann zum Beispiel aus Aluminium oder Glas bestehen. In diesem speziellen Fall weist er Endflächenabmessungen von 5 × 5 mm2 auf. Der Streifen 2 wird unter Verwendung eines Markenklebstoffs an der Hauptoberfläche 1b der Platte 1 angebracht.
  • 9 zeigt den Gegenstand von 8 in einem umgekehrten Aufriss, wobei sich die Achse x nun in die Ebene der Figur erstreckt und die Achse y nach rechts zeigt. Gemäß Schritt (a) des erfinderischen Verfahrens wurden Spalten 3 in Richtung x erzeugt, wodurch die Platte 1 in mehrere parallele Längssegmente 5 unterteilt wird. Solche Spalten 3 werden zum Beispiel unter Verwendung einer Scheibensäge, Drahtsäge oder eines Laserstrahls erzeugt.
  • Obgleich sich die Spalten 3 völlig durch die Platte 1 erstrecken, erstrecken sie sich nur zum Teil in den Stützstreifen 2. Infolgedessen bleiben die Teile 4 des Streifens 2 unversehrt und wirken als Brücken zwischen den Segmenten 5, wodurch sichergestellt wird, dass die Segmente in einer planaren Anordnung zusammengefügt bleiben.
  • Ausführungsbeispiel 4
  • Die 10 und 11 beziehen sich auf ein spezifisches Ausführungsbeispiel eines Verfahrens gemäß der vorliegenden Erfindung.
  • In 10 wurde eine flache Keramikplatte auf einer Hauptoberseite 1a mit einer Elektrodenstruktur 9 versehen. Diese Struktur 9 weist eine leitende Unterschicht 9a, eine dielektrische Zwischenschicht 9b sowie eine leitende Deckschicht 9c auf. Die Schichten 9a, 9c bestehen zum Beispiel aus Ni oder Al, während sich die Schicht 9b aus einem Material, wie z.B. Si3N4, SiO2 oder Al2O3, zusammensetzt.
  • Die Schichten 9a und 9c werden unter Anwendung einer Technik, wie z.B. Sputterbeschichten oder Aufdampfung, vorgesehen. Die Schichten sind nicht durchgehend, sondern weisen stattdessen voneinander getrennte Inseln auf, die sich senkrecht zu der Ebene der Figur erstrecken. Dieses kann zum Beispiel erreicht werden, indem:
    • – durchgehende Schichten vorgesehen werden, welche dann selektiv so weggeätzt werden, dass die Inseln übrig bleiben;
    • – die Inseln unmittelbar durch eine Maske aufgebracht werden.
  • Die unstrukturierte Schicht 9b ist durchgehend und wird unter Anwendung einer Technik, wie z.B. CVD oder oxidische MBE, vorgesehen.
  • Ebenfalls dargestellt ist eine strukturierte Schutzschicht 9e, bei welcher es sich eigentlich um eine Doppelschicht mit 0,5 μm SiN/10 μm Polyimid handelt; diese Schicht 9e weist Inseln auf, welche über den Inseln 9a liegen.
  • Die Struktur von 10 kann durch Erzeugen von Spalten 3 an den angegebenen Stellen in eine Struktur, wie in Schritt (a) beschrieben, umgewandelt werden, wobei sich solche Spalten 3 in die Ebene der Figur erstrecken. Auf diese Weise erzeugt man eine Reihe von Segmenten 5, welche sich ebenfalls in die Ebene der Figur erstrecken. Sodann können auf den Seitenwänden solcher Segmente 5 elektrische Kontakte gemäß Schritt (b) des erfinderischen Verfahrens vorgesehen werden.
  • 11 zeigt die Ergebnisse von Schritt (b) und Schritt (c) nach Bearbeiten der Struktur von 10. Das dargestellte Bauelement 23 ist durch ein in Reihe geschaltetes Kondensatorpaar dargestellt. Die elektrischen Kontakte 21 wurden unter Anwendung eines Verfahrens, wie in Ausführungsbeispiel 1 beschrieben, vorgesehen.
  • Ausführunsgbeispiel 5
  • 12 entspricht in großen Zügen der 5, mit der Ausnahme, dass sie eine alternative Anordnung von elektrischen Kontakten 21 zeigt. In 12 unterscheidet sich die gegenseitige Beabstandung der elektrischen Kontakte 21 entlang der Wand 7a des Segments 5 von dieser der elektrischen Kontakte 21' entlang der Wand 7b. Insbesondere ist es unter Verwendung der dargestellten Trennungslinien 25 möglich, blockförmige Bauelemente 23 mit 3 Anschlüssen 21, 21, 21' pro Stück zu realisieren.

Claims (11)

  1. Verfahren zur Herstellung mehrerer oberflächenmontierbarer, elektronischer Dünnschichtbauelemente, dadurch gekennzeichnet, dass es die folgenden sukzessiven Schritte vorsieht, wonach: a) ein im Wesentlichen planares Keramiksubstrat mit einer ersten und einer zweiten Hauptoberfläche, welche zueinander parallel angeordnet sind, vorgesehen ist, auf dem Substrat eine Reihe zueinander paralleler Spalten ausgebildet ist, welche sich von der ersten Hauptoberfläche durch die zweite Hauptoberfläche erstrecken, wobei solche Spalten dazu dienen, das Substrat in längliche Segmente zu unterteilen, welche sich parallel zu den Spalten erstrecken und zwischen aufeinander folgenden Paaren derselben angeordnet sind, wobei jedes Segment zwei gegenüber vorgesehene Wände aufweist, welche sich entlang der Ränder der angrenzenden Spalten erstrecken, wobei jedes Segment eine Dünnschichtelektrodenstruktur auf zumindest seiner ersten oder zweiten Hauptoberfläche trägt, b) unter Anwendung einer lithographischen Technik elektrische Kontakte vorgesehen werden, welche sich entlang beiden Wänden jedes Segments erstrecken und einen elektrischen Kontakt mit der Elektrodenstruktur auf jedem Segment herstellen, c) die Segmente entlang einer Reihe Trennungslinien, welche sich im Wesentlichen senkrecht zu der Längsrichtung jedes Segments erstrecken, in einzelne blockförmige Komponenten getrennt werden.
  2. Verfahren nach Anspruch 1, wonach nach dem Schritt (a): – das Substrat vorgesehen wird, – die Spalten so ausgebildet werden, dass sie das Substrat in längliche Segmente unterteilen, und – die Dünnschichtelektrodenstrukturen vorgesehen werden.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Spalten in Schritt (a) durch lokales Sandstrahlen einer durchgehenden Keramikplatte ausgebildet werden.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Spalten in Schritt (a) ausgebildet werden durch: – Anbringen von mindestens einem starren Stützstreifen über der Breite einer durchgehenden Keramikplatte, – Schneiden von Spalten durch die Keramikplatte, wobei sich diese in, jedoch nicht durch den Stützstreifen erstrecken.
  5. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Bauelemente Widerstandselemente sind, und dass die Elektrodenstruktur in Schritt (a) sich aus einer einzelnen Dünnschicht aus leitendem Material zusammensetzt, welche sich zwischen beiden Wänden jedes Segments erstreckt.
  6. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Bauelemente Kondensatoren sind, und dass die Elektrodenstruktur in Schritt (a) nacheinander aufweist: – eine Unterschicht aus leitendem Material, welche sich bis zu einer ersten Wand jedes Segments, jedoch nicht bis zu der zweiten Wand erstreckt, – eine Schicht aus Isoliermaterial, welche die Unterschicht bedeckt, – eine Deckschicht aus leitendem Material, welche sich bis zu der zweiten Wand jedes Segments, jedoch nicht bis zu der ersten Wand erstreckt.
  7. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass jedes Bauelement durch ein in Reihe geschaltetes Kondensatorpaar dargestellt ist, und dass die Elektrodenstruktur in Schritt (a) aufweist: – eine Unterschicht aus leitendem Material, – eine Zwischenschicht aus Isoliermaterial, – eine Deckschicht aus leitendem Material, wobei jede dieser Schichten so aufgebracht wird, dass sie im Wesentlichen die gesamte Oberfläche jedes Segments bedeckt.
  8. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass jedes Bauelement ein Induktor ist, und dass die Elektrodenstruktur in Schritt (a) aufweist: – eine Unterschicht aus leitendem Material, wobei die Schicht die Form einer linearen Anordnung von Zellen, die in Längsrichtung entlang jedes Segments angeordnet sind, aufweist, wobei jede Zelle einen Streifen aufweist, welcher spiralförmig gewickelt ist, wobei sich ein erstes Ende des Streifens bis zu einer ersten Wand des Segments erstreckt und das zweite Ende des Streifens in der Mitte der Spirale liegt, – eine Zwischenschicht aus Isoliermaterial, wobei die Schicht mit einer Durchgangsverbindung zu dem zweiten Ende des Streifens in der Unterschicht versehen ist, – eine Deckschicht aus leitendem Material, wobei die Schicht die Form einer linearen Anordnung von Zellen, die in Längsrichtung entlang jedes Segments und in Deckung mit den Zellen der Unterschicht angeordnet sind, aufweist, wobei jede Zelle einen Streifen aufweist, welcher von der Durchgangsverbindung in der Zwischenschicht zu der zweiten Wand des Segments verläuft.
  9. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass Schritt (b) unter Anwendung eines Verfahrens ausgeführt wird, wonach: I. ein aushärtbarer Photolack auf das Substrat, welches sich aus Schritt (a) ergibt, aufgebracht wird, II. lokalisierte Photolackbereiche selektiv gehärtet werden, wobei diese Härtung durch Bestrahlen des Substrats von mehr als einer Seite durch aktinische Strahlung durchgeführt wird, wobei die Bestrahlung durch eine Maske erfolgt, III. Photolackteile unter Verwendung eines geeigneten Entwicklers selektiv weggelöst werden, IV. eine relativ dicke Metallschicht auf sämtlichen, nicht von Photolack bedeckten Teilen der Segmente vorgesehen wird, V. die verbleibenden Photolackteile unter Verwendung eines geeigneten Lösungsmittels entfernt werden.
  10. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass sich das aus Schritt (c) ergebende Bauelement mehr als zwei elektrische Kontakte, wie in Schritt (b) vorgesehen, aufweist.
  11. Blockförmiges, oberflächenmontierbares, elektronisches Dünnschichtbauelement, welches aufweist: – ein im Wesentlichen planares Keramiksubstrat mit einer ersten und einer zweiten Hauptoberfläche, welche zueinander parallel vorgesehen sind, und mit zwei gegenüber angeordneten, sich zwischen den Oberflächen erstreckenden Wänden sowie zwei Trennungslinien, die sich im Wesentlichen senkrecht zu den Wänden erstrecken, – eine Dünnschichtelektrodenstruktur auf mindestens einer der Oberflächen sowie – elektronische Kontakte, welche sich entlang beiden Wänden erstrecken und einen elektrischen Kontakt mit der Elektrodenstruktur herstellen, dadurch gekennzeichnet, dass das Bauelement insofern durch ein Multianschlussbauelement dargestellt ist, als auf mindestens einer der Wände die Anzahl elektronischer Kontakte größer als Eins ist, welches Bauelement erhältlich ist gemäß eines der Ansprüche 1 bis 10.
DE69833193T 1997-08-05 1998-06-11 Verfahren zur herstellung mehrerer elektronischer bauteile Expired - Fee Related DE69833193T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP97202432 1997-08-05
EP97202432 1997-08-05
PCT/IB1998/000916 WO1999008297A2 (en) 1997-08-05 1998-06-11 Method of manufacturing a plurality of electronic components

Publications (2)

Publication Number Publication Date
DE69833193D1 DE69833193D1 (de) 2006-04-06
DE69833193T2 true DE69833193T2 (de) 2006-09-21

Family

ID=8228622

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69833193T Expired - Fee Related DE69833193T2 (de) 1997-08-05 1998-06-11 Verfahren zur herstellung mehrerer elektronischer bauteile

Country Status (8)

Country Link
US (1) US6240621B1 (de)
EP (1) EP0941545B1 (de)
JP (1) JP2001502123A (de)
KR (1) KR100561792B1 (de)
CN (1) CN1179381C (de)
DE (1) DE69833193T2 (de)
TW (1) TW412763B (de)
WO (1) WO1999008297A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012109704A1 (de) * 2012-10-11 2014-04-17 Epcos Ag Keramisches Bauelement mit Schutzschicht und Verfahren zu dessen Herstellung

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6018448A (en) * 1997-04-08 2000-01-25 X2Y Attenuators, L.L.C. Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package
US7301748B2 (en) 1997-04-08 2007-11-27 Anthony Anthony A Universal energy conditioning interposer with circuit architecture
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US6452247B1 (en) 1999-11-23 2002-09-17 Intel Corporation Inductor for integrated circuit
US6891461B2 (en) * 1999-11-23 2005-05-10 Intel Corporation Integrated transformer
US6815220B2 (en) * 1999-11-23 2004-11-09 Intel Corporation Magnetic layer processing
US6870456B2 (en) * 1999-11-23 2005-03-22 Intel Corporation Integrated transformer
US6856228B2 (en) 1999-11-23 2005-02-15 Intel Corporation Integrated inductor
JP3955241B2 (ja) * 2002-06-21 2007-08-08 東京エレクトロン株式会社 Memsアレイとその製造方法及びそれに基づくmemsデバイスの製造方法
KR100678496B1 (ko) * 2002-09-10 2007-02-06 티디케이가부시기가이샤 적층 콘덴서
AU2003263530A1 (en) * 2002-09-27 2004-04-19 Koninklijke Philips Electronics N.V. Lithographic method for wiring a side surface of a substrate
US7852185B2 (en) * 2003-05-05 2010-12-14 Intel Corporation On-die micro-transformer structures with magnetic materials
CN1890854A (zh) 2003-12-22 2007-01-03 X2Y艾泰钮埃特有限责任公司 内屏蔽式能量调节装置
GB2439861A (en) 2005-03-01 2008-01-09 X2Y Attenuators Llc Internally overlapped conditioners
US7817397B2 (en) 2005-03-01 2010-10-19 X2Y Attenuators, Llc Energy conditioner with tied through electrodes
US8134548B2 (en) 2005-06-30 2012-03-13 Micron Technology, Inc. DC-DC converter switching transistor current measurement technique
EP1991996A1 (de) 2006-03-07 2008-11-19 X2Y Attenuators, L.L.C. Energiekonditionierungsstrukturen
JP4872134B2 (ja) * 2008-03-31 2012-02-08 Tdk株式会社 端子電極形成方法
JP5233637B2 (ja) * 2008-04-02 2013-07-10 日立金属株式会社 多層セラミック基板、及び電子部品
CN102122553B (zh) * 2010-12-17 2013-03-20 深圳顺络电子股份有限公司 卧式结构的低阻值片式负温度系数热敏电阻及其制造方法
DE102011005658A1 (de) * 2011-03-16 2012-09-20 Sirona Dental Systems Gmbh Träger, vorzugsweise für ein elektronisches Bauteil, eine Baugruppe solcher Träger und ein Verfahren zur Herstellung einer Baugruppe solcher Träger
JP6136507B2 (ja) * 2013-04-16 2017-05-31 Tdk株式会社 積層コンデンサアレイ
CN109963409B (zh) * 2019-04-10 2021-02-23 京东方科技集团股份有限公司 基板侧面导线的制造方法和基板结构

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3770434A (en) * 1971-10-15 1973-11-06 Rca Corp Method for making an image screen structure for an apertured-mask cathode-ray tube using a mask having temporary apertures
US3809973A (en) * 1973-07-06 1974-05-07 Sprague Electric Co Multilayer ceramic capacitor and method of terminating
US4356529A (en) * 1981-01-21 1982-10-26 Sprague Electric Company Terminated monolithic ceramic chip capacitor
US4486738A (en) * 1982-02-16 1984-12-04 General Electric Ceramics, Inc. High reliability electrical components
US4453199A (en) * 1983-06-17 1984-06-05 Avx Corporation Low cost thin film capacitor
US4788523A (en) * 1987-12-10 1988-11-29 United States Of America Viad chip resistor
US5278012A (en) * 1989-03-29 1994-01-11 Hitachi, Ltd. Method for producing thin film multilayer substrate, and method and apparatus for detecting circuit conductor pattern of the substrate
DE4091418T1 (de) * 1989-08-24 1997-07-31 Murata Manufacturing Co Mehrschichtkondensator und Verfahren zu seiner Herstellung
US5281769A (en) * 1990-11-05 1994-01-25 Nippon Telegraph And Telephone Corporation Dewall plating technique
US5625220A (en) * 1991-02-19 1997-04-29 Texas Instruments Incorporated Sublithographic antifuse
JP3018645B2 (ja) * 1991-10-03 2000-03-13 株式会社村田製作所 チップ部品の製造方法
US5166656A (en) * 1992-02-28 1992-11-24 Avx Corporation Thin film surface mount fuses
US5517385A (en) * 1992-11-19 1996-05-14 International Business Machines Corporation Decoupling capacitor structure
JP2550852B2 (ja) * 1993-04-12 1996-11-06 日本電気株式会社 薄膜キャパシタの製造方法
US5323520A (en) * 1993-04-29 1994-06-28 Fujitsu Limited Process for fabricating a substrate with thin film capacitor
US5414589A (en) * 1993-06-07 1995-05-09 Rohm Co., Ltd. Capacitor having a changeable dielectric capacity and manufacturing method thereof
JP2870371B2 (ja) * 1993-08-05 1999-03-17 株式会社村田製作所 積層電子部品、その製造方法およびその特性測定方法
JP3027081B2 (ja) * 1993-12-09 2000-03-27 アルプス電気株式会社 薄膜素子
JPH07161223A (ja) * 1993-12-10 1995-06-23 Murata Mfg Co Ltd 導電性ペーストおよび積層セラミックコンデンサ
DE69507926T2 (de) * 1994-04-28 1999-09-16 Koninkl Philips Electronics Nv Verfahren zur erzeugung eines kupferbildes auf einer aus elektrisch nichtleitendem material bestehenden platte mittels eines photolithographischen verfahrens
US5600533A (en) * 1994-06-23 1997-02-04 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor having an anti-reducing agent
DE69603331T2 (de) 1995-03-27 2000-02-17 Koninkl Philips Electronics Nv Herstellungsverfahren von einem elektronischen vielschichtbauteil
US5712759A (en) * 1995-12-22 1998-01-27 International Business Machines Corporation Sidewall capacitor with L-shaped dielectric
US5699607A (en) * 1996-01-22 1997-12-23 Littelfuse, Inc. Process for manufacturing an electrical device comprising a PTC element
KR100326979B1 (ko) * 1996-12-18 2002-05-10 포만 제프리 엘 캐패시터형성방법및그캐패시터구조체
US5880925A (en) * 1997-06-27 1999-03-09 Avx Corporation Surface mount multilayer capacitor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012109704A1 (de) * 2012-10-11 2014-04-17 Epcos Ag Keramisches Bauelement mit Schutzschicht und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
EP0941545A2 (de) 1999-09-15
KR100561792B1 (ko) 2006-03-21
US6240621B1 (en) 2001-06-05
CN1241285A (zh) 2000-01-12
WO1999008297A3 (en) 1999-04-15
TW412763B (en) 2000-11-21
WO1999008297A2 (en) 1999-02-18
EP0941545B1 (de) 2006-01-11
JP2001502123A (ja) 2001-02-13
DE69833193D1 (de) 2006-04-06
KR20000068710A (ko) 2000-11-25
CN1179381C (zh) 2004-12-08

Similar Documents

Publication Publication Date Title
DE69833193T2 (de) Verfahren zur herstellung mehrerer elektronischer bauteile
DE4317125C2 (de) Monolithische Mehrschicht-Chip-Induktivität
EP0016925B1 (de) Verfahren zum Aufbringen von Metall auf Metallmuster auf dielektrischen Substraten
DE2945533A1 (de) Verfahren zur herstellung eines verdrahtungssystems und mit einem derartigen verdrahtungssystem versehene halbleiteranordnung
DE2821791A1 (de) Einrichtung mit gitterreflektoren zur uebertragung akustischer oberflaechenwellen
DE2103064A1 (de) Vorrichtung zur Herstellung von Modulelementen
DE2854273C2 (de)
DE10117291B4 (de) Variabler Induktor
EP0308816A1 (de) Verfahren zum Herstellen von Anschlusskontakten für Dünnfilm-Magnetköpfe
DE1909480C2 (de) Trägeranordnung und Verfahren zur elektrischen Kontaktierung von Halbleiterchips
EP0144857B1 (de) Elektrischer Kondensator aus einem verfestigten Stapel von aneinander geschichteten metallisierten Dielektrikumslagen und Verfahren zu seiner Herstellung
EP1097616B1 (de) Verfahren zur herstellung von leiterplatten mit groben leiterstrukturen und mindestens einem bereich mit feinen leiterstrukturen
EP0127117A2 (de) Stirnkontaktierter elektrischer Wickelkondensator mit mindestens zwei verschaltbaren Einzelkapazitäten und Verfahren zu seiner Herstellung
DE19950562A1 (de) Verfahren zur Herstellung von chipartigen elektronischen Bauteilen
DE3445690A1 (de) Verfahren zur herstellung eines substrates mit einem oder mehreren durchgehenden loechern
DE1937508C3 (de) Verfahren zur Herstellung eines mit elektrischen Leitungsbahnen und/oder elektrischen Durchkontaktierungen versehenen Isolierstoffträgers
EP1374257A1 (de) Verfahren zum herstellen von dünnschicht-chipwiderständen
DE3104419C2 (de) Verfahren zur Herstellung von Chipwiderständen
DE10117290A1 (de) Variabler Drei-Anschluß-Induktor
DE1665248C3 (de) Verfahren zur Herstellung eines Trägers für eine miniaturisierte Schaltung
DE1765341B1 (de) Verfahren zur herstellung einer mehrlagigen gedruckten schaltung
EP1298723A2 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines Systemträgers und Verfahren zu deren Herstellung
DE2623640A1 (de) Elektrischer schichtwiderstand und verfahren zu seiner herstellung
DE3837950A1 (de) Schaltungsanordnung und verfahren zur herstellung einer derartigen schaltungsanordnung
DE4434467C2 (de) Mikrospule und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee