EP0392918A1 - Electroluminescent display screen with memory and with a particular configuration of electrodes - Google Patents

Electroluminescent display screen with memory and with a particular configuration of electrodes Download PDF

Info

Publication number
EP0392918A1
EP0392918A1 EP90400980A EP90400980A EP0392918A1 EP 0392918 A1 EP0392918 A1 EP 0392918A1 EP 90400980 A EP90400980 A EP 90400980A EP 90400980 A EP90400980 A EP 90400980A EP 0392918 A1 EP0392918 A1 EP 0392918A1
Authority
EP
European Patent Office
Prior art keywords
electrodes
sub
electrode
dielectric
blocks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP90400980A
Other languages
German (de)
French (fr)
Other versions
EP0392918B1 (en
Inventor
Pascal Thioulouse
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Orange SA
Original Assignee
France Telecom SA
Etat Francais
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by France Telecom SA, Etat Francais filed Critical France Telecom SA
Publication of EP0392918A1 publication Critical patent/EP0392918A1/en
Application granted granted Critical
Publication of EP0392918B1 publication Critical patent/EP0392918B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/145—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen
    • G09G2360/147—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen the originated light output being determined for each pixel
    • G09G2360/148—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen the originated light output being determined for each pixel the light being detected by light detection means within each pixel

Definitions

  • the present invention relates to an electroluminescent display screen with memory effect of the flat screen type usable in the field of optoelectronics for displaying complex images or for displaying alphanumeric characters.
  • a display screen is said to have a memory effect if its electro-optical characteristic (luminance-voltage curve) has hysteresis.
  • the device can thus have two stable states: off or on.
  • a memory effect display to display a still image, it is sufficient to apply simultaneously and continuously to the entire screen a so-called maintenance voltage.
  • the latter can be a sinusoidal signal or in the form of slots for example, but above all, the form and frequency of this maintenance signal can be chosen independently of the complexity of the screen, in particular the number of lines of dots. display. There is therefore in principle no limit to the complexity of a memory effect display screen.
  • bistable plasma screens with alternating excitation of 1200x1200 image points (pixels).
  • ACTFEL thin-film electroluminescence display with capacitive coupling
  • PC-El memory effect the principle of which is as follows.
  • the photoconductive material When the device is in the off state, the photoconductive material is not very conductive and retains a significant part of the voltage V applied to the assembly. If one increases V to a value Von such that the voltage present at the terminals of the electroluminescent structure exceeds the electroluminescence threshold, the PC-El device switches to the on state. The photoconductive material is then illuminated by the electroluminescent structure and goes into the conductive state. The voltage across its terminals drops and this results in an increase in the voltage available for the electroluminescent structure. To switch off a PC-El device, it suffices to decrease the total voltage V to a value Voff lower than Von: this gives a luminance-voltage characteristic comprising a hysteresis.
  • This structure is shown diagrammatically in section in FIG. 1. It comprises a glass substrate 10 on which are deposited a transparent electrode 12, a first dielectric layer 14, an electroluminescent layer El 16, a second dielectric layer 18, a photoconductive layer PC 20 and finally a reflective electrode 22.
  • the layers PC and El are layers thin, whose thickness is of the order of a micrometer.
  • the electrodes 12 and 22 are connected to an alternating voltage source 24.
  • electrodes 12 are used, as shown in FIG. 2, in top view, made up of strips or groups of conductive strips parallel to each other and electrodes 24 also made up of strips or groups of parallel conductive strips between them, the electrodes 12 being perpendicular to the electrodes 24.
  • the electrodes 12 and 24 play either the role of row electrodes or column electrodes and are connected to control circuits 23 and 25.
  • Such a structure is simple to produce because it does not require additional etching steps. Furthermore, the current-voltage behavior of the thin layer photoconductor in the dark is highly non-linear and reproducible. The beneficial consequences are that the electrical ignition of the device is always easy, that the hysteresis depends only slightly on the excitation frequency and that the reproducibility of the hysteresis margin from one manufacturing to another is guaranteed. .
  • the advantages of this new structure are mainly: better optical coupling between the El 16 and PC 20 layers, an optical guidance practically canceled in the emitting layer and a significantly increased operating reliability compared to the device in FIG. 1 (healing of breakdowns) electric).
  • the present invention essentially applies to this new structure.
  • the conductivity of the intrinsic photoconductive material PC can be reduced from 10 ⁇ 6 to 10 ⁇ 13 ( ⁇ .cm) ⁇ 1.
  • the intrinsic photoconductive layer, denoted i, then becomes as resistive as the other layers of the PC-El structure.
  • the photoconductive layer PC is generally composed of a stack of n+-i-n+ layers.
  • the two layers n+ also based on hydrogenated amorphous silicon, are obtained by doping with phosphorus (addition of phosphine during the deposition) and have the role of allowing a quasi-ohmic electronic injection in the intrinsic layer.
  • layers n+ are substantially more conductive than the intrinsic layers i and incorporating carbon into the material of layers n+ (a-Si 1-x C x : H) also considerably reduces their conductivity: typically from 10 ⁇ 2-10 ⁇ 3 to 10 ⁇ 5-10 ⁇ 6 ⁇ 1.cm ⁇ 1. Unfortunately, the layers n+, even carbonaceous, still remain sufficiently conductive to cause the parasitic phenomenon which is described below.
  • the subject of the invention is a memory device of the PC-El type, the structure of which is close to that of FIG. 3 in which the photoconductive layer has any structure (n+-in+ or other) and consists of any photoconductive material in which the lateral or "planar" conductivity is very much higher than that of the other materials of the PC-El structure (typically less than 10 ⁇ 13 ⁇ 1.cm ⁇ 1).
  • the pixel 26 (memory point) is, as shown in plan view in FIG. 4, delimited by the intersection of a lower electrode 12 and an upper electrode 22.
  • the width 1 EI of this light border is typically from 1 to 50 micrometers.
  • the ignition of the latter is initiated on the edges 30 of the electrode 12 and propagates towards the interior of the pixel as indicated by the arrows Fa.
  • the ignition voltage at the edges 30 of the lower electrode lower is significantly lower than the intrinsic ignition voltage (that corresponding to an ignition of the interior of the pixel); the difference is typically estimated at 5-10 V.
  • the width of the hysteresis is therefore reduced accordingly. This ignition phenomenon at the edges 30 of the lower electrodes is therefore very harmful for the performance of the screen.
  • planar conduction This conduction is hereinafter called "planar" conduction.
  • FIG. 5 shows the corresponding electrical diagram of the PC-El structure.
  • the dielectric layer 18 is represented by the capacitors C1
  • the set of dielectric and electroluminescent layers 14, 16 and 27 is represented by the capacitors C2
  • the photoconductive layer 20 by a resistor R, in the plane of the layer PC.
  • the point N of connection of the capacitors C1 and C2 constitutes the node of the structure PC-El.
  • FIG. 6 diagrammatically shown in FIG. 6 is the variation of the potential Vn of the "node" of the PC-El structure of a pixel as a function of the distance d S from the edge 34 of the upper electrode 22 and on FIG. 7, the variations of the potential V n as a function of the distance d I from the edge 30 of the lower electrode 12.
  • the potential V EI of the lower electrode 12 has also been symbolized, the potential V ES of the upper electrode 22 and the potential V0 corresponding to the limit value of the potential without side effect.
  • the "planar" conductivity in the PC layer causes, in the region outside the pixel and near the edges 34 of the upper electrode 22, an excitation of the layers located under the PC layer (C2) giving rise to lateral conduction from the inside to the outside of the pixel.
  • the lateral conduction causes, as shown in FIG. 6, a drop in the voltage across the terminals of C2 in the pixel when one approaches the edge 30 of the upper electrode.
  • the arrows I on the upper part of Figure 6 indicate the direction of current flow, from the inside to the outside of the pixel.
  • w the pulsation of the voltage applied to the pixel.
  • R 3.109ohms per square
  • w 2 ⁇ kHz
  • C1 50nF / cm2
  • the capacitor C2 contains the electroluminescent layer 16. Also, there is emission of light in the zones of the layer El for which V n exceeds a threshold value Vs. We see from FIG. 6, that in a zone 32 (FIG. 4) near edge 30 and with a width l ES proportional to ⁇ ES , there is no light emission.
  • a "planar" conduction also occurs in the PC layer but in the opposite direction as indicated by the arrow J on the upper part of FIG. 7; conduction occurs from the outside to the inside of the pixel for the same polarity of the applied voltage, which corresponds to a discharge from the partially excited dielectric layer 18 (capacitor C1).
  • this "planar" conduction causes an increase in the potential V n of the node of the PC-El structure at the edge of the pixel with respect to the value V0 inside the pixel. Consequently, the voltage across the capacitor C2 is greater at the edge 30 of the lower electrode of the pixel than inside the pixel.
  • the capacitor C2 contains the emitting layer El 16. Also when the voltage across C2 exceeds a threshold value V s , the electroluminescent emission occurs in C2. If one then chooses a voltage applied across the PC-El structure of a value such that V0 is slightly less than V s , the interior of the pixel is in the extinct state because V N is close to V vois and is less than V s , while at the edge 30 of the lower electrode of the pixel, V N can exceed V S. We then observe the lit border 28 (figure 4) of width l EI along the edges 30.
  • This lit border generally causes a premature ignition of the entire pixel by propagation of the lit state gradually. There is therefore a decrease, sometimes significant, in the ignition voltage and, consequently, a reduction in the hysteresis margin.
  • the subject of the invention is an electroluminescent display screen with memory effect and with a particular configuration of the electrodes making it possible to remedy the drawbacks given above and in the first place making it possible to avoid premature ignition of all the pixels which are extinguished at the ignition.
  • the subject of the invention is an electroluminescent display screen with a memory effect comprising on an insulating substrate: a family of first transparent electrodes oriented parallel to a first direction, - a first dielectric covering the first electrodes, - an electroluminescent layer and a photoconductive material, covering the entire display surface and stacked on the first dielectric, the photoconductive material having a lateral conductivity greater than that of the other materials constituting said screen, - a second dielectric covering the photoconductive material, a family of second electrodes resting on the second dielectric and oriented in a second direction perpendicular to the first direction, a pixel being defined by the intersection of a first electrode and a second electrode, and means for controlling the pixels connected to the two families of electrodes, characterized in that, at each pixel, the second electrodes comprise blocks of dimension D in the first direction, the blocks of the same second electrode being electrically connected together by at least one conductive access strip of width d in the first direction with d ⁇ D / 2 and the edges
  • the first electrodes are the electrodes located between the light-emitting layer and the observer and constitute, depending on whether the PC-El structure is "inverted" or not, the upper or lower electrodes.
  • the second electrodes are located behind the photoconductive material in relation to the observer.
  • the width ratio D / d is in the range from 3 to 300.
  • D varies from 50 to 300 micrometers and d is of the order of the width of the dark border (the ES in the figures 4 and 6) from the edge of the second electrodes for good compensation efficiency for the parasitic phenomenon.
  • the width of the dark border l ES varying from 1 to 50 micrometers and typically equal to 10 micrometers, d is chosen from 1 to 100 micrometers and is typically 20 micrometers.
  • each first electrode comprises blocks of dimension L in the second direction, at the display points, electrically connected to each other by at least one conductive access strip of width l with l ⁇ L / 2.
  • the ratio L / l is chosen in the range going from 3 to 300.
  • L varies in particular from 50 to 300 micrometers and l varies from 1 to 100 micrometers.
  • l is 20 micrometers; it is of the same order of magnitude as the width l EI of the lit border.
  • the alignment accuracy of the edges of the first and second electrodes at the display points varies between 1 and 20 micrometers which allows good compensation for edge effects.
  • the neutralization of the edge effects of the first electrodes and of the second electrodes is maximum, not for perfect alignment of the edges of the first and second electrodes at the image points. but for the edges of the electrodes of one of the families of electrodes situated inside the edges of the electrodes of the other family of electrodes; for example the edges of the second electrodes are located at inside the edges of the first electrodes at a given distance of 1 to 20 micrometers and typically 10 micrometers; conversely, the edges of the first electrodes can be located inside the edges of the second electrodes at the display points.
  • second electrodes constituted by parallel sub-electrodes and electrically connected to each other, thus dividing each pixel into a sub-pixel, each sub-electrode then being formed, at the level of the sub-pixels, of blocks of dimension A in the first direction, the blocks of the same sub-electrode being interconnected by at least one conductive access strip of width a, with a ⁇ A / 2, and also using first electrodes consisting of parallel sub-electrodes, electrically connected to each other, each comprising, at the level of each sub-pixel thus formed, blocks of dimension B in the second direction, the blocks of the same sub-electrode being connected together by at least one conductive access strip of width b with b ⁇ B / 2.
  • the second electrodes can be made of transparent material or of opaque material, depending on whether a transparent or non-transparent display screen is desired.
  • the conductive blocks and their access strips of the same electrode or of the same sub-electrode are produced simultaneously in the same conductive layer.
  • FIGS. 8 to 11 represent different configurations of electrodes in accordance with the invention and FIG. 12 represents a display screen with "inverted" structure.
  • the display screen according to the invention differs from the screens of the prior art only in the configuration of the electrodes.
  • the display screen comprises a transparent glass substrate 10 covered with ITO electrodes 12 oriented in a first direction x (see FIG. 2) having a thickness of 150 nm.
  • These lower electrodes 12 are covered with a dielectric layer 14 supporting a layer of electroluminescent material 16.
  • the electroluminescent material can consist of one or more layers of different electroluminescent materials.
  • electroluminescent materials which can be used in the invention are in particular those described in the article by Shosaku Tanaka et al. SID-88 DIGEST. 293-296 "Bright-White-Light electroluminescent device with New Phosphor Thin Films Based on SRS", those mentioned in the article by Hiroshi Kobayashi "Recent Development of Multi-Color Thin Film Electroluminescence Research” Abstract No. 1231, p. 1712-1713, Extended Abstracts of Electrochemical Society Meeting, vol. 87-2, October 18-23, 1987 or in the article by Shosaku Tanaka "Color Electroluminescence in Alcalin-Earth Sulfide Thin Films", Journal of Luminescence 40 and 41 (1988), p. 20-23.
  • the layer El 16 is made of ZnS: Mn.
  • the light-emitting layer 16 is preferably covered with a dielectric 27 supporting a photoconductive material 20 in the form of a continuous layer, consisting in particular of a-Si 1-x C x : H with x ranging from 0 to 1 and preferably ranging from 0 to 0.5.
  • This material 20 consists of three n+-in+ stacked layers, the n+ layers being obtained by doping with phosphorus of a-Si 1-x C x : H.
  • the electroluminescent layer and the photoconductive material cover the entire display surface of the screen.
  • the photoconductive material is covered with a dielectric 18 supporting electrodes 22 made of an opaque or reflective material such as aluminum.
  • the electrodes 22 are oriented in the direction y perpendicular to the direction x.
  • the photoconductive layer has a thickness of 1 micrometer, the light-emitting layer 16 a thickness of 0.5 to 2 micrometers and the dielectric layers 14, 27, 18 can be made of one of the materials chosen from Si3N4, SiO2, SiO x N y , Ta2O5 and have a thickness of 20 to 400 nm.
  • the display screen control means are symbolized by blocks 23 and 25 ( Figure 3) and do not differ in any way from those of the prior art.
  • the electrode configuration shown in top view on parts A and B of FIG. 8 essentially makes it possible to avoid premature ignition of the display points 26 which are off.
  • Part A illustrates the arrangement of the electrodes at a display point 26 and part B shows an overview of the configuration of part A.
  • the lower electrodes 12 are in the form of continuous conducting strips having a constant width P and the upper electrodes 22 consist of rectangular conducting blocks 40, of dimension D in the direction x, electrically connected together by a strip d conductive access 42 of width d in the direction x with d ⁇ D / 2.
  • the dark border 32 appears on the entire periphery of the block 40 and the light border 28 only appears in the access strip 42 thus avoiding the premature ignition of the pixel.
  • the access strip 42 has a width d of the same order of magnitude as ES .
  • This width P is chosen to be large enough to promote the compensation effect and to facilitate alignment of the upper electrodes 22 with respect to the lower electrodes.
  • This width defines the required alignment precision, that is to say the distance p separating the edges 44 of the blocks 40 from the edges 34 of the lower electrodes 12.
  • the precision is generally chosen to be of the order of magnitude of d and is typically 20 micrometers, which corresponds to a distance p equal to about 10 micrometers.
  • FIG. 8 An improvement in the configuration of FIG. 8 consists in multiplying the number of access bands to the blocks 40 of the upper electrodes 22. This is shown in FIG. 9. In this figure, each block is equipped with two access bands 42a and 42b parallel to each other. Of course, the number of access bands to each block 40 can be greater.
  • the access strips 42a and 42b of the same block 40 using a conductive bridge 46 located outside the upper electrode strips 12
  • the multiple access strips 42a and 42b are parallel to the direction y while the gateways 46 are oriented in the direction x parallel to the lower electrodes 12.
  • the conductive strips constituting the upper electrodes 12 have a constant width P of 200 micrometers and are separated by 100 micrometers; the blocks 40 constituting the upper electrodes 22 have a dimension D of 200 micrometers and a dimension D ′ of 160 micrometers; the access strips 42, 42a and 42b have a width d of 20 micrometers; the walkways 46 have a width e of 40 micrometers; the blocks 40 of the same electrode 22 are spaced apart from each other by 140 micrometers and the blocks of two consecutive electrodes 22 are spaced apart from 100 micrometers.
  • each pixel 26 it is also possible to divide, at each pixel 26, the upper electrodes 22 in the form of sub-electrodes 48 as described in the document FR-A-2 602 897 filed in the name of the inventor.
  • These sub-electrodes 48 are connected together by conductive links 51 and define sub-pixels 26a. They are parallel and oriented in the y direction.
  • each sub-electrode 48 is made up, at the sub-pixels 26a, of blocks 48a having a dimension A in the direction x, these blocks being electrically connected together by one or more conductive strips 50 of width a, in direction x, with a ⁇ A / 2.
  • a / a is chosen in the range from 3 to 300.
  • the lower electrodes 12 can also be divided into parallel sub-electrodes, electrically connected to each other. These lower electrodes 12 can be in the form of continuous parallel strips 53 of constant width, as shown in FIG. 10A.
  • sub-electrodes 53 constituted, at each sub-pixel which they define with the upper electrodes and as shown in FIG. 10B, blocks 53a of dimension B according to the direction x, electrically connected to each other by access strips 55 of width b in direction y, with b ⁇ B / 2.
  • B / b is chosen in the range from 3 to 300.
  • each pixel 26 is then applicable at the level of each sub-pixel.
  • the blocks 48a are housed entirely in the blocks 53a, the distance separating the edges of the blocks 48a from those of the blocks 53a being approximately 10 micrometers. Conversely, it is optionally possible to arrange the blocks 53a inside the blocks 48a.
  • the electrodes lower 12 consist of rectangular conducting blocks 52 of dimension L in the direction y, at each display point 26, these blocks 52 being electrically connected together by conductive access strips 54 having a width l, with l ⁇ L / 2.
  • the configuration of the access strips 54 to the blocks 52 of the lower electrodes 12 is similar to that of the access strips 42, 42a and 42b of the upper electrodes.
  • these access strips may be two in number, as shown in FIG. 11 and be connected to each other by conductive gateways 56.
  • the electrode configuration shown in FIG. 11 serves to minimize the edge effects of the upper electrodes 22, namely the premature extinction effect, while minimizing the edge effect of the lower electrodes 12, namely the effect early ignition.
  • edges 44 of the blocks 40 of the upper electrodes 22 and the edges 58 of the blocks 52 of the lower electrodes 12 must be aligned as best as possible.
  • the alignment accuracy of edges 44 and 58 varies from 1 to 20 micrometers.
  • edges 44 of the blocks 40 of the upper electrodes are advantageously chosen to be located inside the edges 58 of the blocks 52 of the lower electrodes.
  • the distance t between the edges 44 and 58 is approximately 10 micrometers.
  • l and d of the access strips 54 and 42 respectively are equal to 20 micrometers
  • the dimensions of the blocks 40 and 52 in the direction x are equal to 180 and 200 micrometers respectively
  • This screen comprises from bottom to top, a substrate 10a, opaque column electrodes 22a, a first dielectric 18a, the photoconductive layer 20a, a second dielectric 27a, the light-emitting layer 16a, a third dielectric 14a and finally the transparent line electrodes 12a to through which the observation is made.
  • the opaque or reflective electrodes 22a which are in contact with the substrate and not the transparent electrodes 12a.
  • the substrate 10a can therefore be opaque.

Abstract

The display screen comprises, on an insulating substrate, an electroluminescent layer and a photoconducting layer which are stacked, the assembly of these layers being interposed between transparent lower electrodes (12) pointing in a first direction (x) and upper electrodes (22) pointing in a second direction (y) perpendicular to the first, the upper and lower electrodes defining image points (26) at their intersection, the upper electrodes (22) comprising slabs (40) of dimension D in the first direction, in the region of the display points, and electrically interconnected by two access strips (42a, 42b) of width d with d<D/2, the access strips to a first slab being connected by a conductive passageway (46) parallel to the lower electrodes, the borders of these slabs (40) being situated inside the borders of the lower electrodes. <IMAGE>

Description

La présente invention a pour objet un écran d'affichage électroluminescent à effet mémoire du type écran plat utilisable dans le domaine de l'optoélectroni­que pour l'affichage d'images complexes ou pour l'affichage de caractères alphanumériques.The present invention relates to an electroluminescent display screen with memory effect of the flat screen type usable in the field of optoelectronics for displaying complex images or for displaying alphanumeric characters.

On dit qu'un écran d'affichage est à effet mémoire si sa caractéristique électro-optique (courbe luminance-tension) présente une hystérésis. Pour une même tension située à l'intérieur de la boucle d'hystéré­sis, le dispositif peut ainsi avoir deux états stables : éteint ou allumé.A display screen is said to have a memory effect if its electro-optical characteristic (luminance-voltage curve) has hysteresis. For the same voltage located inside the hysteresis loop, the device can thus have two stable states: off or on.

Les avantages d'un affichage à effet mémoire sont appréciables : pour afficher une image fixe, il suffit d'appliquer simultanément et continûment à tout l'écran une tension dite d'entretien. Cette dernière peut être un signal sinusoïdal ou en forme de créneaux par exemple, mais surtout, la forme et la fréquence de ce signal d'entretien peuvent être choisies indépendamment de la complexité de l'écran, notamment du nombre de lignes de points d'affichage. Il n'y a donc en principe pas de limite à la complexité d'un écran d'affichage à effet mémoire. Ainsi, on trouve sur le marché des écrans à plasma bistable et à excitation alternative de 1200x1200 points image (pixels).The advantages of a memory effect display are appreciable: to display a still image, it is sufficient to apply simultaneously and continuously to the entire screen a so-called maintenance voltage. The latter can be a sinusoidal signal or in the form of slots for example, but above all, the form and frequency of this maintenance signal can be chosen independently of the complexity of the screen, in particular the number of lines of dots. display. There is therefore in principle no limit to the complexity of a memory effect display screen. Thus, there are on the market bistable plasma screens with alternating excitation of 1200x1200 image points (pixels).

Par ailleurs, la technologie de l'affichage par électroluminescence en couches minces et à couplage capacitif (en abrégé ACTFEL) est maintenant parvenue à maturité dans l'industrie. On peut doter ces disposi­tifs d'un effet mémoire dit inhérent mais au prix d'une dégradation sensible des performances électro-optiques. Une méthode plus attrayante consiste à connecter une structure photoconductrice (PC) en serie avec une structure électroluminescente (El) et à coupler optiquement ces deux structures.Furthermore, the technology of thin-film electroluminescence display with capacitive coupling (abbreviated to ACTFEL) has now reached maturity in the industry. These devices can be provided with a so-called inherent memory effect, but at the cost of a significant deterioration in electro-optical performance. A more attractive method is to connect a photoconductive structure (PC) in series with an electroluminescent structure (El) and to optically couple these two structures.

On peut ainsi produire un effet mémoire de type extrinsèque que l'on appelle effet mémoire PC-El dont le principe est le suivant. Quand le dispositif est dans l'état éteint, le matériau photoconducteur est peu conducteur et retient une partie importante de la tension V appliquée à l'ensemble. Si l'on augmente V jusqu'à une valeur Von telle que la tension présente aux bornes de la structure électroluminescente excède le seuil d'électroluminescence, le dispositif PC-El bascule dans l'état allumé. Le matériau photoconducteur est alors éclairé par la structure électroluminescente et passe à l'état conducteur. La tension à ses bornes chute et il en résulte une augmentation de la tension disponible pour la structure électroluminescente. Pour éteindre un dispositif PC-El, il suffit de diminuer la tension totale V jusqu'à une valeur Voff inférieure à Von : on obtient ainsi une caractéristique luminance-tension comportant une hystérésis.It is thus possible to produce a memory effect of the extrinsic type which is called PC-El memory effect, the principle of which is as follows. When the device is in the off state, the photoconductive material is not very conductive and retains a significant part of the voltage V applied to the assembly. If one increases V to a value Von such that the voltage present at the terminals of the electroluminescent structure exceeds the electroluminescence threshold, the PC-El device switches to the on state. The photoconductive material is then illuminated by the electroluminescent structure and goes into the conductive state. The voltage across its terminals drops and this results in an increase in the voltage available for the electroluminescent structure. To switch off a PC-El device, it suffices to decrease the total voltage V to a value Voff lower than Von: this gives a luminance-voltage characteristic comprising a hysteresis.

Une structure PC-El a été décrite récemment dans le document FR-A-2 574 972 et dans l'article de l'inventeur "Monolithic thin-film photoconductor-ACEL structure with extrinsic memory by optical coupling" publié dans IEEE Transactions on Electron Devices, vol. ED-33, no 8, d'août 1986, pages 1149-1153.A PC-El structure has recently been described in document FR-A-2 574 972 and in the article by the inventor "Monolithic thin-film photoconductor-ACEL structure with extrinsic memory by optical coupling" published in IEEE Transactions on Electron Devices, vol. ED-33, no.8 , August 1986, pages 1149-1153.

Cette structure est représentée schématiquement en coupe sur la figure 1. Elle comprend un substrat de verre 10 sur lequel sont déposées une électrode trans­parente 12, une première couche diélectrique 14, une couche électroluminescente El 16, une seconde couche diélectrique 18, une couche photoconductrice PC 20 et enfin une électrode 22 réfléchissante. Dans cette réalisation, les couches PC et El sont des couches minces, dont l'épaisseur est de l'ordre du micromètre. Les électrodes 12 et 22 sont reliées à une source de tension alternative 24.This structure is shown diagrammatically in section in FIG. 1. It comprises a glass substrate 10 on which are deposited a transparent electrode 12, a first dielectric layer 14, an electroluminescent layer El 16, a second dielectric layer 18, a photoconductive layer PC 20 and finally a reflective electrode 22. In this embodiment, the layers PC and El are layers thin, whose thickness is of the order of a micrometer. The electrodes 12 and 22 are connected to an alternating voltage source 24.

Pour un affichage matriciel, on utilise des électrodes 12, comme représenté sur la figure 2, en vue de dessus, constituées de bandes ou de groupes de bandes conductrices parallèles entre elles et des électrodes 24 constituées aussi de bandes ou de groupes de bandes conductrices parallèles entre elles, les électrodes 12 étant perpendiculaires aux électrodes 24. Les électrodes 12 et 24 jouent indifféremment le rôle d'électrodes lignes ou d'électrodes colonnes et sont connectées à des circuits de commandes 23 et 25.For a matrix display, electrodes 12 are used, as shown in FIG. 2, in top view, made up of strips or groups of conductive strips parallel to each other and electrodes 24 also made up of strips or groups of parallel conductive strips between them, the electrodes 12 being perpendicular to the electrodes 24. The electrodes 12 and 24 play either the role of row electrodes or column electrodes and are connected to control circuits 23 and 25.

Une telle structure est simple à réaliser car elle ne nécessite pas d'étapes de gravure supplémen­taires. Par ailleurs, le comportement courant-tension du photoconducteur en couche mince dans l'obscurité est fortement non-linéaire et reproductible. Les consé­quences bénéfiques en sont que l'allumage électrique du dispositif est toujours aisé, que l'hystérésis ne dépend que faiblement de la fréquence d'excitation et que la reproductibilité de la marge d'hystérésis d'une fabrication à l'autre est garantie.Such a structure is simple to produce because it does not require additional etching steps. Furthermore, the current-voltage behavior of the thin layer photoconductor in the dark is highly non-linear and reproducible. The beneficial consequences are that the electrical ignition of the device is always easy, that the hysteresis depends only slightly on the excitation frequency and that the reproducibility of the hysteresis margin from one manufacturing to another is guaranteed. .

Dans une publication récente de P. Thioulouse, Proceedings 4th International Workshop on Electrolumines­cence El-88, Tottori (JP), 11-14 octobre 1988, "Thin film photoconductor electroluminescent memory display devices", on propose une structure améliorée du disposi­tif PC-El ci-dessus, représentée schématiquement en coupe sur la figure 3. Dans cette structure, on rapproche la couche PC 20 de la couche émettrice 16 en transférant quasi-intégralement la couche isolante 18 située entre eux au-dessus de la couche photoconductrice 20. On laisse alors une fine couche isolante entre les couches 16 et 20, référencée 27, pour protéger la couche émettrice 16.In a recent publication by P. Thioulouse, Proceedings 4th International Workshop on Electroluminescence El-88, Tottori (JP), October 11-14, 1988, "Thin film photoconductor electroluminescent memory display devices", an improved structure of the PC-El device is proposed. above, shown diagrammatically in section in FIG. 3. In this structure, the PC layer 20 is brought closer to the emitting layer 16 by transferring the insulating layer 18 located almost entirely above the photoconductive layer 20. then leaves a thin insulating layer between layers 16 and 20, referenced 27, to protect the emitting layer 16.

Les avantages de cette nouvelle structure sont principalement : un meilleur couplage optique entre les couches El 16 et PC 20, un guidage optique pratique­ment annulé dans la couche émettrice et une fiabilité en fonctionnement nettement accrue par rapport au dispositif de la figure 1 (cicatrisation des claquages électriques).The advantages of this new structure are mainly: better optical coupling between the El 16 and PC 20 layers, an optical guidance practically canceled in the emitting layer and a significantly increased operating reliability compared to the device in FIG. 1 (healing of breakdowns) electric).

La présente invention s'applique essentiel­lement à cette nouvelle structure.The present invention essentially applies to this new structure.

Par ailleurs, on cherche d'une manière générale à augmenter au maximum la résistivité de la couche PC, de façon à éviter toute conduction parasite latérale (connue sous la terminologie conduction planaire). Par exemple, l'inventeur a proposé et démontré de choisir un alliage a-Si1-xCx:H comme matériau photoconducteur PC à la place du a-Si:H généralement utilisé (voir à ce sujet le document FR-A-2 105 777 et l'article Procee­dings, ci-dessus).Furthermore, it is generally sought to increase the resistivity of the PC layer as much as possible, so as to avoid any lateral parasitic conduction (known under the term planar conduction terminology). For example, the inventor has proposed and demonstrated to choose an a-Si 1-x C x : H alloy as the photoconductive material PC in place of the generally used a-Si: H (see the document FR-A- 2 105 777 and the article Proceedings, above).

Ainsi, on peut réduire la conductivité du matériau photoconducteur PC intrinsèque de 10⁻⁶ à 10⁻¹³ (Ω.cm)⁻¹. La couche photoconductrice intrinsèque, notée i, devient alors aussi résistive que les autres couches de la structure PC-El.Thus, the conductivity of the intrinsic photoconductive material PC can be reduced from 10⁻⁶ to 10⁻¹³ (Ω.cm) ⁻¹. The intrinsic photoconductive layer, denoted i, then becomes as resistive as the other layers of the PC-El structure.

Comme décrit dans les articles ci-dessus de l'inventeur et illustré schématiquement sur la figure 3, la couche photoconductrice PC est en général composée d'un empilement de couches n⁺-i-n⁺. Les deux couches n⁺, aussi à base de silicium amorphe hydrogéné, sont obtenues par dopage au phosphore (addition de phosphine pendant le dépôt) et ont pour rôle de permettre une injection électronique quasi-ohmique dans la couche intrinsèque.As described in the above articles by the inventor and illustrated diagrammatically in FIG. 3, the photoconductive layer PC is generally composed of a stack of n⁺-i-n⁺ layers. The two layers n⁺, also based on hydrogenated amorphous silicon, are obtained by doping with phosphorus (addition of phosphine during the deposition) and have the role of allowing a quasi-ohmic electronic injection in the intrinsic layer.

Ces couches n⁺ sont sensiblement plus conductrices que les couches intrinsèques i et l'incorporation de carbone dans le matériau des couches n⁺ (a-Si1-xCx:H) permet aussi de réduire considérablement leur conductivité : typiquement de 10⁻²-10⁻³ à 10⁻⁵-10⁻⁶Ω⁻¹.cm⁻¹. Malheureusement, les couches n⁺, même carbonées, restent encore suffisamment conductrices pour provoquer le phénomène parasite que l'on décrit ci-après.These layers n⁺ are substantially more conductive than the intrinsic layers i and incorporating carbon into the material of layers n⁺ (a-Si 1-x C x : H) also considerably reduces their conductivity: typically from 10⁻²-10⁻³ to 10⁻⁵-10⁻⁶Ω⁻ ¹.cm⁻¹. Unfortunately, the layers n⁺, even carbonaceous, still remain sufficiently conductive to cause the parasitic phenomenon which is described below.

D'une manière générale, l'invention a pour objet un dispositif à mémoire du type PC-El dont la structure est proche de celle de la figure 3 dans laquelle la couche photoconductrice a une structure quelconque (n⁺-i-n⁺ ou autre) et est constituée d'un matériau photoconducteur quelconque dans lequel la conductivité latérale ou "planaire" est très nettement supérieure à celle des autres matériaux de la structure PC-El (inférieure typiquement à 10⁻¹³Ω⁻¹.cm⁻¹).In general, the subject of the invention is a memory device of the PC-El type, the structure of which is close to that of FIG. 3 in which the photoconductive layer has any structure (n⁺-in⁺ or other) and consists of any photoconductive material in which the lateral or "planar" conductivity is very much higher than that of the other materials of the PC-El structure (typically less than 10⁻¹³Ω⁻¹.cm⁻¹).

Dans un écran matriciel, le pixel 26 (point mémoire) est, comme représenté en vue de dessus sur la figure 4, délimité par l'intersection d'une électrode inférieure 12 et d'une électrode supérieure 22.In a matrix screen, the pixel 26 (memory point) is, as shown in plan view in FIG. 4, delimited by the intersection of a lower electrode 12 and an upper electrode 22.

Dans un écran d'affichage matriciel à bandes croisées (figures 2 et 4) et à structure PC-El représen­tée sur la figure 3, on observe deux phénomènes impor­tants qui sont très néfastes pour les performances de l'écran.In a matrix display screen with crossed bands (FIGS. 2 and 4) and with a PC-El structure shown in FIG. 3, two important phenomena are observed which are very harmful for the performance of the screen.

Premièrement, au seuil de l'allumage, on distingue l'apparition d'un liseré lumineux 28 à chaque bord 30 de l'électrode inférieure 12 dans le pixel 26 ; la largeur 1EI de ce liseré lumineux est typiquement de 1 à 50 micromètres.Firstly, on ignition threshold, a distinction is made between the appearance of a light border 28 at each edge 30 of the lower electrode 12 in the pixel 26; the width 1 EI of this light border is typically from 1 to 50 micrometers.

Quand on augmente la tension appliquée aux bornes du pixel 26, l'allumage de ce dernier est amorcé sur les bords 30 de l'électrode 12 et se propage vers l'intérieur du pixel comme indiqué par les flèches Fa. La tension d'allumage aux bords 30 de l'électrode infé­ rieure est sensiblement inférieure à la tension d'alluma­ge intrinsèque (celle correspondant à un allumage de l'intérieur du pixel) ; on estime la différence typique­ment à 5-10 V. La largeur de l'hystérésis est donc réduite d'autant. Ce phénomène d'allumage aux bords 30 des électrodes inférieures est donc très néfaste pour les performances de l'écran.When the voltage applied to the terminals of the pixel 26 is increased, the ignition of the latter is initiated on the edges 30 of the electrode 12 and propagates towards the interior of the pixel as indicated by the arrows Fa. The ignition voltage at the edges 30 of the lower electrode lower is significantly lower than the intrinsic ignition voltage (that corresponding to an ignition of the interior of the pixel); the difference is typically estimated at 5-10 V. The width of the hysteresis is therefore reduced accordingly. This ignition phenomenon at the edges 30 of the lower electrodes is therefore very harmful for the performance of the screen.

Le deuxième effet est observé sur un pixel allumé. On note qu'inversement, une zone 32 d'une largeur lES de 1 à 50 micromètres le long des bords 34 de l'électrode supérieure 22 dans le pixel 26 reste éteinte.The second effect is observed on a lit pixel. Conversely, it is noted that an area 32 with a width l ES of 1 to 50 micrometers along the edges 34 of the upper electrode 22 in the pixel 26 remains extinct.

Quand on diminue la tension appliquée au pixel 26, ces liserés sombres 32 s'élargissent comme symbolisé par les flèches Fe et peuvent provoquer une extinction prématurée du pixel. En pratique, ce phénomène peut entraîner une augmentation de la tension d'extinction et une réduction de l'hystérésis. Cet effet est donc néfaste à l'affichage, comme le précédent effet. Cepen­dant l'impact sur l'hystérésis de ce second effet est en général un peu plus faible.When the voltage applied to pixel 26 is reduced, these dark borders 32 widen as symbolized by the arrows Fe and can cause the pixel to go out of view prematurely. In practice, this phenomenon can lead to an increase in the extinction voltage and a reduction in hysteresis. This effect is therefore harmful to the display, like the previous effect. However, the impact on hysteresis of this second effect is generally slightly lower.

L'inventeur a trouvé que ces phénomènes parasi­tes étaient provoqués par une conduction parasite latéra­le se produisant dans la couche photoconductrice, selon le plan de cette couche ; cette conduction est appelée ci-après conduction "planaire".The inventor has found that these parasitic phenomena were caused by lateral parasitic conduction occurring in the photoconductive layer, according to the plane of this layer; this conduction is hereinafter called "planar" conduction.

Pour expliquer qualitativement ces phénomènes, on a représenté sur la figure 5 le schéma électrique correspondant de la structure PC-El. Sur cette figure, la couche diélectrique 18 est représentée par les conden­sateurs C₁, l'ensemble des couches diélectriques et électroluminescente 14, 16 et 27 est représenté par les condensateurs C₂ et la couche photoconductrice 20 par une résistance R, dans le plan de la couche PC. Le point N de raccordement des condensateurs C₁ et C₂ constitue le noeud de la structure PC-El.In order to explain these phenomena qualitatively, FIG. 5 shows the corresponding electrical diagram of the PC-El structure. In this figure, the dielectric layer 18 is represented by the capacitors C₁, the set of dielectric and electroluminescent layers 14, 16 and 27 is represented by the capacitors C₂ and the photoconductive layer 20 by a resistor R, in the plane of the layer PC. The point N of connection of the capacitors C₁ and C₂ constitutes the node of the structure PC-El.

Par ailleurs, on a représenté schématiquement, sur la figure 6, les variations du potentiel Vn du "noeud" de la structure PC-El d'un pixel en fonction de la distance dS du bord 34 de l'électrode supérieure 22 et sur la figure 7, les variations du potentiel Vn en fonction de la distance dI du bord 30 de l'électrode inférieure 12. Sur ces figures, on a aussi symbolisé, le potentiel VEI de l'électrode inférieure 12, le potentiel VES de l'électrode supérieure 22 et le potentiel V₀ correspondant à la valeur limite du potentiel sans effet de bord.Furthermore, diagrammatically shown in FIG. 6 is the variation of the potential Vn of the "node" of the PC-El structure of a pixel as a function of the distance d S from the edge 34 of the upper electrode 22 and on FIG. 7, the variations of the potential V n as a function of the distance d I from the edge 30 of the lower electrode 12. In these figures, the potential V EI of the lower electrode 12 has also been symbolized, the potential V ES of the upper electrode 22 and the potential V₀ corresponding to the limit value of the potential without side effect.

Pour le deuxième effet, observé sur un pixel allumé, la conductivité "planaire" dans la couche PC entraîne, dans la région extérieure au pixel et à proximité des bords 34 de l'électrode supérieure 22, une excitation des couches situées sous la couche PC (C2) donnant lieu à une conduction latérale de l'intérieur vers l'extérieur du pixel.For the second effect, observed on a lit pixel, the "planar" conductivity in the PC layer causes, in the region outside the pixel and near the edges 34 of the upper electrode 22, an excitation of the layers located under the PC layer (C2) giving rise to lateral conduction from the inside to the outside of the pixel.

La conduction latérale entraîne, comme représenté sur la figure 6, une chute de la tension aux bornes de C₂ dans le pixel quand on se rapproche du bord 30 de l'électrode supérieure. Les flèches I sur la partie supérieure de la figure 6 indique le sens de circulation du courant, de l'intérieur vers l'extérieur du pixel.The lateral conduction causes, as shown in FIG. 6, a drop in the voltage across the terminals of C₂ in the pixel when one approaches the edge 30 of the upper electrode. The arrows I on the upper part of Figure 6 indicate the direction of current flow, from the inside to the outside of the pixel.

Un calcul montre que la longueur de perturba­tion λ ES est approximativement proportionnelle à √RC₁w où w est la pulsation de la tension appliquée au pixel. A titre d'exemple, pour : R=3.10⁹ohms par carré, w=2πkHz et C₁=50nF/cm², on obtient λES voisin de 10 micromètres.A calculation shows that the disturbance length λ ES is approximately proportional to √ RC₁w where w is the pulsation of the voltage applied to the pixel. As an example, for: R = 3.10⁹ohms per square, w = 2πkHz and C₁ = 50nF / cm², we obtain λ ES close to 10 micrometers.

Le condensateur C₂ contient la couche électro­luminescente 16. Aussi, il y a émission de lumière dans les zones de la couche El pour lesquelles Vn excède une valeur seuil Vs. On voit d'après la figure 6, que dans une zone 32 (figure 4) à proximité du bord 30 et d'une largeur lES proportionnelle à λES, il y a absence d'émission lumineuse.The capacitor C₂ contains the electroluminescent layer 16. Also, there is emission of light in the zones of the layer El for which V n exceeds a threshold value Vs. We see from FIG. 6, that in a zone 32 (FIG. 4) near edge 30 and with a width l ES proportional to λ ES , there is no light emission.

Le problème se traite d'une manière similaire pour le premier effet, observé sur un pixel éteint.The problem is treated in a similar way for the first effect, observed on an extinct pixel.

Une conduction "planaire" se produit aussi dans la couche PC mais dans le sens inverse comme indiqué par la flèche J sur la partie supérieure de la figure 7 ; la conduction se produit de l'extérieur vers l'inté­rieur du pixel pour une même polarité de la tension appliquée, ce qui correspond à une décharge de la couche diélectrique 18 (condensateur C₁) partiellement excitée.A "planar" conduction also occurs in the PC layer but in the opposite direction as indicated by the arrow J on the upper part of FIG. 7; conduction occurs from the outside to the inside of the pixel for the same polarity of the applied voltage, which corresponds to a discharge from the partially excited dielectric layer 18 (capacitor C₁).

Comme indiqué sur le diagramme de la figure 7, cette conduction "planaire" entraîne une augmentation du potentiel Vn du noeud de la structure PC-El au bord du pixel par rapport à la valeur V₀ à l'intérieur du pixel. Par conséquent, la tension aux bornes du condensa­teur C₂ est plus grande au bord 30 de l'électrode infé­rieure du pixel qu'à l'intérieur du pixel.As indicated in the diagram in FIG. 7, this "planar" conduction causes an increase in the potential V n of the node of the PC-El structure at the edge of the pixel with respect to the value V₀ inside the pixel. Consequently, the voltage across the capacitor C₂ is greater at the edge 30 of the lower electrode of the pixel than inside the pixel.

Le condensateur C₂ contient la couche El émet­trice 16. Aussi quand la tension aux bornes de C₂ excède une valeur seuil Vs, l'émission électroluminescente se produit dans C₂. Si l'on choisit alors une tension appliquée aux bornes de la structure PC-El d'une valeur telle que V₀ soit légèrement inférieure à Vs, l'intérieur du pixel se trouve dans l'état éteint car VN est voisin de V₀ et est inférieur à Vs, alors qu'au bord 30 de l'électrode inférieure du pixel, VN peut excéder VS. On observe alors le liseré allumé 28 (figure 4) de largeur lEI le long des bords 30.The capacitor C₂ contains the emitting layer El 16. Also when the voltage across C₂ exceeds a threshold value V s , the electroluminescent emission occurs in C₂. If one then chooses a voltage applied across the PC-El structure of a value such that V₀ is slightly less than V s , the interior of the pixel is in the extinct state because V N is close to V vois and is less than V s , while at the edge 30 of the lower electrode of the pixel, V N can exceed V S. We then observe the lit border 28 (figure 4) of width l EI along the edges 30.

Ce liseré allumé provoque en général un allumage prématuré de tout le pixel par propagation de l'état allumé de proche en proche. On assiste donc à une diminution, parfois importante, de la tension d'allumage et, par conséquent, à une réduction de la marge d'hystérésis.This lit border generally causes a premature ignition of the entire pixel by propagation of the lit state gradually. There is therefore a decrease, sometimes significant, in the ignition voltage and, consequently, a reduction in the hysteresis margin.

C'est ce phénomène parasite que l'on veut éviter en priorité par une configuration appropriée des électrodes.It is this parasitic phenomenon that we want to avoid as a priority by an appropriate configuration of the electrodes.

Aussi, l'invention a pour objet un écran d'affichage électroluminescent à effet mémoire et à configuration particulière des électrodes permettant de remédier aux inconvénients donnés précédemment et en premier lieu permettant d'éviter un allumage prématuré de tous les pixels éteints au seuil d'allumage.Also, the subject of the invention is an electroluminescent display screen with memory effect and with a particular configuration of the electrodes making it possible to remedy the drawbacks given above and in the first place making it possible to avoid premature ignition of all the pixels which are extinguished at the ignition.

D'après la figure 4, on constate qu'il y a compensation et neutralisation des effets de bord des électrodes inférieures et supérieures aux quatre coins A, B, C et D de chaque pixel 26 et que, par conséquent, les caractéristiques de mémoire dans ces quatre coins (tensions d'allumage, d'extinction, etc...) sont proches de celles existant à l'intérieur du pixel. C'est ce phénomène de compensation que met à profit l'invention.From FIG. 4, it can be seen that there is compensation and neutralization of the edge effects of the lower and upper electrodes at the four corners A, B, C and D of each pixel 26 and that, consequently, the memory characteristics in these four corners (ignition, extinction voltages, etc.) are close to those existing inside the pixel. It is this compensation phenomenon that the invention takes advantage of.

De façon plus précise, l'invention a pour objet un écran d'affichage électroluminescent à effet mémoire comportant sur un substrat isolant :
- une famille de premières électrodes transpa­rentes orientées parallèlement à une première direction,
- un premier diélectrique recouvrant les premières électrodes,
- une couche électroluminescente et un matériau photoconducteur, recouvrant toute la surface d'affichage et empilés sur le premier diélectrique, le matériau photoconducteur ayant une conductivité latérale supérieure à celle des autres matériaux constituant ledit écran,
- un second diélectrique recouvrant le matériau photoconducteur,
- une famille de secondes électrodes reposant sur le second diélectrique et orientées selon une seconde direction perpendiculaire à la première direction, un pixel étant défini par l'intersection d'une première electrode et d'une seconde electrode, et
- des moyens de commande des pixels connectés aux deux familles d'électrodes,
caractérisé en ce que, au niveau de chaque pixel, les secondes électrodes comportent des pavés de dimension D selon la première direction, les pavés d'une même seconde électrode étant reliés électriquement entre eux par au moins une bande d'accès conductrice de largeur d selon la première direction avec d<D/2 et les bords des secondes électrodes sont situés à l'intérieur ou en regard des bords des premières électrodes.More specifically, the subject of the invention is an electroluminescent display screen with a memory effect comprising on an insulating substrate:
a family of first transparent electrodes oriented parallel to a first direction,
- a first dielectric covering the first electrodes,
- an electroluminescent layer and a photoconductive material, covering the entire display surface and stacked on the first dielectric, the photoconductive material having a lateral conductivity greater than that of the other materials constituting said screen,
- a second dielectric covering the photoconductive material,
a family of second electrodes resting on the second dielectric and oriented in a second direction perpendicular to the first direction, a pixel being defined by the intersection of a first electrode and a second electrode, and
means for controlling the pixels connected to the two families of electrodes,
characterized in that, at each pixel, the second electrodes comprise blocks of dimension D in the first direction, the blocks of the same second electrode being electrically connected together by at least one conductive access strip of width d in the first direction with d <D / 2 and the edges of the second electrodes are located inside or opposite the edges of the first electrodes.

Les premières électrodes sont les électrodes situées entre la couche électroluminescente et l'observateur et constituent, suivant que la structure PC-El est "inversée" ou non, les électrodes supérieures ou inférieures.The first electrodes are the electrodes located between the light-emitting layer and the observer and constitute, depending on whether the PC-El structure is "inverted" or not, the upper or lower electrodes.

Les secondes électrodes sont situées derrière le matériau photoconducteur par rapport à l'observateur.The second electrodes are located behind the photoconductive material in relation to the observer.

Le fait de réaliser les secondes électrodes sous forme de pavés au niveau des points d'affichage, connectés entre eux par des bandes d'accès correspond, par rapport à l'état de l'art, à une diminution sensible de la largeur de ces secondes électrodes à l'endroit où celles-ci croisent les bords des premières électrodes ; ceci permet d'éviter l'allumage prématuré de tous les points d'affichage, au seuil de l'allumage empêchant ainsi la diminution de la tension d'allumage et la réduction de la marge d'hystérésis de la caractéristique luminance-tension de l'écran PC-El.The fact of making the second electrodes in the form of blocks at the display points, connected together by access strips corresponds, compared to the state of the art, to a significant reduction in the width of these second electrodes at the place where these cross the edges of the first electrodes; this avoids the premature lighting of all display points, at the ignition threshold, thus preventing the reduction of the ignition voltage and the reduction of the hysteresis margin of the luminance-voltage characteristic of l PC-El screen.

De façon avantageuse, le rapport de largeur D/d est compris dans l'intervalle allant de 3 à 300. Typiquement D varie de 50 à 300 micromètres et d est de l'ordre de la largeur du liseré sombre (lES sur les figures 4 et 6) du bord des secondes électrodes pour une bonne efficacité de compensation du phénomène parasi­te. La largeur du liseré sombre lES variant de 1 à 50 micromètres et valant typiquement 10 micromètres, d est choisi de 1 à 100 micromètres et vaut typiquement 20 micromètres.Advantageously, the width ratio D / d is in the range from 3 to 300. Typically D varies from 50 to 300 micrometers and d is of the order of the width of the dark border (the ES in the figures 4 and 6) from the edge of the second electrodes for good compensation efficiency for the parasitic phenomenon. The width of the dark border l ES varying from 1 to 50 micrometers and typically equal to 10 micrometers, d is chosen from 1 to 100 micrometers and is typically 20 micrometers.

Pour minimiser en outre l'effet de bord des secondes électrodes, à savoir l'effet d'extinction prématuré d'un pixel allumé, on diminue sensiblement, par rapport à l'état de l'art, la largeur des premières électrodes à l'endroit où celles-ci croisent les bords des secondes électrodes. Autrement dit, chaque première électrode comporte des pavés de dimension L selon la seconde direction, au niveau des points d'affichage, reliés électriquement entre eux par au moins une bande d'accès conductrice de largeur l avec l<L/2.To further minimize the edge effect of the second electrodes, namely the effect of premature extinction of a lit pixel, the width of the first electrodes is significantly reduced compared to the state of the art. where these cross the edges of the second electrodes. In other words, each first electrode comprises blocks of dimension L in the second direction, at the display points, electrically connected to each other by at least one conductive access strip of width l with l <L / 2.

Avantageusement, le rapport L/l est choisi dans l'intervalle allant de 3 à 300. Comme précédemment, L varie en particulier de 50 à 300 micromètres et l varie de 1 à 100 micromètres. Typiquement, l vaut 20 micromètres ; il est du même ordre de grandeur que la largeur lEI du liseré allumé.Advantageously, the ratio L / l is chosen in the range going from 3 to 300. As previously, L varies in particular from 50 to 300 micrometers and l varies from 1 to 100 micrometers. Typically, l is 20 micrometers; it is of the same order of magnitude as the width l EI of the lit border.

La précision d'alignement des bords des premières et secondes électrodes au niveau des points d'affichage varie entre 1 et 20 micromètres ce qui permet une bonne compensation des effets de bord.The alignment accuracy of the edges of the first and second electrodes at the display points varies between 1 and 20 micrometers which allows good compensation for edge effects.

Suivant la composition et l'épaisseur des différentes couches de la structure PC-EL, la neutralisation des effets de bords des premières électrodes et des secondes électrodes est maximale non pas pour un parfait alignement des bords des premières et secondes électrodes au niveau des points images mais pour des bords des électrodes de l'une des familles d'électrodes situées à l'intérieur des bords des électrodes de l'autre famille d'électrodes ; par exemple les bords des secondes électrodes sont situés à l'interieur des bords des premières électrodes à une distance donnée de 1 à 20 micromètres et typiquement de 10 micromètres ; inversement les bords des premières électrodes peuvent être situés à l'intérieur des bords des secondes électrodes au niveau des points d'affichage.Depending on the composition and thickness of the different layers of the PC-EL structure, the neutralization of the edge effects of the first electrodes and of the second electrodes is maximum, not for perfect alignment of the edges of the first and second electrodes at the image points. but for the edges of the electrodes of one of the families of electrodes situated inside the edges of the electrodes of the other family of electrodes; for example the edges of the second electrodes are located at inside the edges of the first electrodes at a given distance of 1 to 20 micrometers and typically 10 micrometers; conversely, the edges of the first electrodes can be located inside the edges of the second electrodes at the display points.

Selon l'invention, il est aussi possible d'uti­liser des secondes électrodes constituées de sous-électrodes parallèles et reliées électriquement elles, divisant ainsi chaque pixel en sous-pixel, chaque sous-électrode étant alors constituée, au niveau des sous-pixels, de pavés de dimension A selon la première direction, les pavés d'une même sous-électrode étant reliés entre eux par au moins une bande d'accès conduc­trice de largeur a, avec a<A/2, et aussi d'utiliser des premières électrodes constituées de sous-électrodes parallèles, reliées électriquement entre elles, compor­tant chacune, au niveau de chaque sous-pixel ainsi formé, des pavés de dimension B selon la seconde direction, les pavés d'une même sous-électrode étant reliés entre eux par au moins une bande d'accès conductrice de largeur b avec b<B/2.According to the invention, it is also possible to use second electrodes constituted by parallel sub-electrodes and electrically connected to each other, thus dividing each pixel into a sub-pixel, each sub-electrode then being formed, at the level of the sub-pixels, of blocks of dimension A in the first direction, the blocks of the same sub-electrode being interconnected by at least one conductive access strip of width a, with a <A / 2, and also using first electrodes consisting of parallel sub-electrodes, electrically connected to each other, each comprising, at the level of each sub-pixel thus formed, blocks of dimension B in the second direction, the blocks of the same sub-electrode being connected together by at least one conductive access strip of width b with b <B / 2.

Les secondes électrodes peuvent être réali­sées en matériau transparent ou en matériau opaque sui­vant que l'on veut obtenir un écran d'affichage tout transparent ou non.The second electrodes can be made of transparent material or of opaque material, depending on whether a transparent or non-transparent display screen is desired.

Selon l'invention, les pavés conducteurs et leurs bandes d'accés d'une même électrode ou d'une même sous-électrode sont réalisés simultanément dans une même couche conductrice.According to the invention, the conductive blocks and their access strips of the same electrode or of the same sub-electrode are produced simultaneously in the same conductive layer.

D'autres caractéristiques et avantages de l'invention ressortiront mieux de la description qui va suivre, donnée à titre illustratif et non limitatif, en référence aux figures 8 à 12, les figures 1 à 7 ayant déjà été décrites.Other characteristics and advantages of the invention will emerge more clearly from the description which follows, given by way of illustration and not limitation, with reference to FIGS. 8 to 12, FIGS. 1 to 7 having already been described.

Les figures 8 à 11 représentent différentes configurations d'électrodes conformes à l'invention et la figure 12 représente un écran d'affichage à structure "inversée".FIGS. 8 to 11 represent different configurations of electrodes in accordance with the invention and FIG. 12 represents a display screen with "inverted" structure.

L'écran d'affichage selon l'invention ne dif­fère des écrans de l'art antérieur que par la configura­tion des électrodes. En particulier, l'écran d'affichage comporte un substrat en verre transparent 10 recouvert d'électrodes 12 en ITO orienté selon une première direction x (voir figure 2) ayant une épaisseur de 150 nm. Ces électrodes inférieures 12 sont recouvertes d'une couche de diélectrique 14 supportant une couche de matériau électroluminescent 16. Le matériau électro­luminescent peut être constitué d'une ou plusieurs couches de matériaux électroluminescents différents.The display screen according to the invention differs from the screens of the prior art only in the configuration of the electrodes. In particular, the display screen comprises a transparent glass substrate 10 covered with ITO electrodes 12 oriented in a first direction x (see FIG. 2) having a thickness of 150 nm. These lower electrodes 12 are covered with a dielectric layer 14 supporting a layer of electroluminescent material 16. The electroluminescent material can consist of one or more layers of different electroluminescent materials.

Les matériaux électroluminescents utilisables dans l'invention sont en particulier ceux décrits dans l'article de Shosaku Tanaka et al. SID-88 DIGEST. 293-296 "Bright-White-Light electroluminescent Device with New Phosphor Thin Films Based on SRS", ceux cités dans l'article de Hiroshi Kobayashi "Recent Development of Multi-Color Thin Film Electroluminescence Research" Abstract no 1231, p. 1712-1713, Extended Abstracts of Electrochemical Society Meeting, vol. 87-2, du 18-23 octobre 1987 ou encore dans l'article de Shosaku Tanaka "Color Electroluminescence in Alcalin-Earth Sulfide Thin Films", Journal of Luminescence 40 et 41 (1988), p. 20-23.The electroluminescent materials which can be used in the invention are in particular those described in the article by Shosaku Tanaka et al. SID-88 DIGEST. 293-296 "Bright-White-Light electroluminescent device with New Phosphor Thin Films Based on SRS", those mentioned in the article by Hiroshi Kobayashi "Recent Development of Multi-Color Thin Film Electroluminescence Research" Abstract No. 1231, p. 1712-1713, Extended Abstracts of Electrochemical Society Meeting, vol. 87-2, October 18-23, 1987 or in the article by Shosaku Tanaka "Color Electroluminescence in Alcalin-Earth Sulfide Thin Films", Journal of Luminescence 40 and 41 (1988), p. 20-23.

Par exemple, la couche El 16 est réalisée en ZnS:Mn.For example, the layer El 16 is made of ZnS: Mn.

La couche électroluminescente 16 est recouverte de préférence d'un diélectrique 27 supportant un matériau photoconducteur 20 en forme de couche continue, constitué en particulier de a-Si1-xCx:H avec x allant de 0 à 1 et de préférence allant de 0 à 0,5. Ce matériau 20 est constitué de trois couches empilées n⁺-i-n⁺, les couches n⁺ étant obtenues par dopage au phosphore du a-Si1-xCx:H.The light-emitting layer 16 is preferably covered with a dielectric 27 supporting a photoconductive material 20 in the form of a continuous layer, consisting in particular of a-Si 1-x C x : H with x ranging from 0 to 1 and preferably ranging from 0 to 0.5. This material 20 consists of three n⁺-in⁺ stacked layers, the n⁺ layers being obtained by doping with phosphorus of a-Si 1-x C x : H.

La couche électroluminescente et le matériau photoconducteur recouvrent toute la surface d'affichage de l'écran.The electroluminescent layer and the photoconductive material cover the entire display surface of the screen.

Le matériau photoconducteur est recouvert d'un diélectrique 18 supportant des électrodes 22 en un matériau opaque ou réfléchissant tel que l'aluminium. Les électrodes 22 sont orientées selon la direction y perpendiculaire à la direction x.The photoconductive material is covered with a dielectric 18 supporting electrodes 22 made of an opaque or reflective material such as aluminum. The electrodes 22 are oriented in the direction y perpendicular to the direction x.

La couche photoconductrice présente une épais­seur de 1 micromètre, la couche électroluminescente 16 une épaisseur de 0,5 à 2 micromètres et les couches diélectriques 14, 27, 18 peuvent être réalisées en l'un des matériaux choisis parmi Si₃N₄, SiO₂, SiOxNy, Ta₂O₅ et avoir une épaisseur de 20 à 400 nm.The photoconductive layer has a thickness of 1 micrometer, the light-emitting layer 16 a thickness of 0.5 to 2 micrometers and the dielectric layers 14, 27, 18 can be made of one of the materials chosen from Si₃N₄, SiO₂, SiO x N y , Ta₂O₅ and have a thickness of 20 to 400 nm.

Les moyens de commande de l'écran d'affichage sont symbolisés par les blocs 23 et 25 (figure 3) et ne diffèrent en rien de ceux de l'art antérieur.The display screen control means are symbolized by blocks 23 and 25 (Figure 3) and do not differ in any way from those of the prior art.

La configuration d'électrodes représentée en vue de dessus sur les parties A et B de la figure 8 permet essentiellement d'éviter l'allumage prématuré des points d'affichage 26 éteints. La partie A illustre la disposition des électrodes au niveau d'un point d'af­fichage 26 et la partie B montre une vue d'ensemble de la configuration de la partie A.The electrode configuration shown in top view on parts A and B of FIG. 8 essentially makes it possible to avoid premature ignition of the display points 26 which are off. Part A illustrates the arrangement of the electrodes at a display point 26 and part B shows an overview of the configuration of part A.

Dans cette configuration, les électrodes infé­rieures 12 se présentent sous forme de bandes conductri­ces continues ayant une largeur constante P et les élec­trodes supérieures 22 sont constituées de pavés conduc­teurs 40 rectangulaires, de dimension D selon la direction x, reliés électriquement entre eux par une bande d'accès conductrice 42 de largeur d selon la direction x avec d<D/2.In this configuration, the lower electrodes 12 are in the form of continuous conducting strips having a constant width P and the upper electrodes 22 consist of rectangular conducting blocks 40, of dimension D in the direction x, electrically connected together by a strip d conductive access 42 of width d in the direction x with d <D / 2.

Grâce à cette configuration d'électrodes, le liseré sombre 32 apparaît sur toute la périphérie du pavé 40 et le liseré clair 28 n'apparaît que dans la bande d'accès 42 évitant ainsi l'allumage prématuré du pixel.Thanks to this configuration of electrodes, the dark border 32 appears on the entire periphery of the block 40 and the light border 28 only appears in the access strip 42 thus avoiding the premature ignition of the pixel.

Pour un liseré obscur 32 du pixel 26 allumé de largeur lES, la bande d'accès 42 présente une largeur d du même ordre de grandeur que lES.For a dark border 32 of the lit pixel 26 of width l ES , the access strip 42 has a width d of the same order of magnitude as ES .

Lorsque les électrodes inferieures 12 se présentent sous forme de bandes de largeur constante (figure 8), il est nécessaire que ces bandes conductrices présentent une largeur P supérieure ou égale à la dimen­sion D′ selon la direction y des pavés. Autrement dit, les pavés 40 sont contenus entièrement dans les bandes conductrices 12.When the lower electrodes 12 are in the form of strips of constant width (FIG. 8), it is necessary that these conductive strips have a width P greater than or equal to the dimension D ′ in the direction y of the blocks. In other words, the blocks 40 are entirely contained in the conductive strips 12.

Cette largeur P est choisie suffisamment grande pour favoriser l'effet de compensation et pour faciliter l'alignement des électrodes supérieures 22 par rapport aux électrodes inférieures. Cette largeur définit la précision d'alignement requise, c'est-à-dire la distance p séparant les bords 44 des pavés 40 des bords 34 des électrodes inférieures 12. La précision est en général choisie de l'ordre de grandeur de d et vaut typiquement 20 micromètres, ce qui correspond à une distance p égale à 10 micromètres environ.This width P is chosen to be large enough to promote the compensation effect and to facilitate alignment of the upper electrodes 22 with respect to the lower electrodes. This width defines the required alignment precision, that is to say the distance p separating the edges 44 of the blocks 40 from the edges 34 of the lower electrodes 12. The precision is generally chosen to be of the order of magnitude of d and is typically 20 micrometers, which corresponds to a distance p equal to about 10 micrometers.

Plus la distance p est choisie grande, plus l'effet de compensation est facilité et plus l'alignement du réseau d'électrodes inférieures par rapport aux élec­trodes supérieures est facilité.The greater the distance p is chosen, the more the compensation effect is facilitated and the more the alignment of the network of lower electrodes with respect to the upper electrodes is facilitated.

Une amélioration de la configuration de la figure 8 consiste à multiplier le nombre de bandes d'ac­cès aux pavés 40 des électrodes supérieures 22. Ceci est représenté sur la figure 9. Sur cette figure, chaque pavé est équipé de deux bandes d'accès 42a et 42b paral­lèles entre elles. Bien entendu, le nombre de bandes d'accès à chaque pavé 40 peut être supérieur.An improvement in the configuration of FIG. 8 consists in multiplying the number of access bands to the blocks 40 of the upper electrodes 22. This is shown in FIG. 9. In this figure, each block is equipped with two access bands 42a and 42b parallel to each other. Of course, the number of access bands to each block 40 can be greater.

L'étroitesse d'une bande d'accès 42 (figure 8) aux pavés 40 des électrodes supérieures augmente le risque de coupure accidentelle de ces électrodes (poussière, rayure). Aussi, la redondance apportée par l'utilisation de plusieurs bandes d'accès préserve la continuité électrique des électrodes supérieures 22, dans l'éventualité d'une coupure d'une bande d'accès, ce qui diminue sensiblement le risque de coupure totale de ces électrodes 22.The narrowness of an access strip 42 (FIG. 8) to the blocks 40 of the upper electrodes increases the risk of accidental cutting of these electrodes (dust, scratch). Also, the redundancy provided by the use of several access strips preserves the electrical continuity of the upper electrodes 22, in the event of a cut of an access strip, which significantly reduces the risk of total cut of these electrodes 22.

Pour diminuer encore le risque de coupure des électrodes 22, il est possible de relier les bandes d'accès 42a et 42b d'un même pavé 40 à l'aide d'une passerelle conductrice 46 située en dehors des bandes d'électrodes supérieures 12. Les bandes d'accès multiples 42a et 42b sont parallèles à la direction y alors que les passerelles 46 sont orientées selon la direction x parallèle aux électrodes inférieures 12.To further reduce the risk of cutting the electrodes 22, it is possible to connect the access strips 42a and 42b of the same block 40 using a conductive bridge 46 located outside the upper electrode strips 12 The multiple access strips 42a and 42b are parallel to the direction y while the gateways 46 are oriented in the direction x parallel to the lower electrodes 12.

A titre d'exemple, les bandes conductrices constituant les électrodes supérieures 12 ont une largeur constante P de 200 micromètres et sont séparées de 100 micromètres ; les pavés 40 constituant les électrodes supérieures 22 ont une dimension D de 200 micromètres et une dimension D′ de 160 micromètres ; les bandes d'accès 42, 42a et 42b ont une largeur d de 20 micromètres ; les passerelles 46 ont une largeur e de 40 micromètres ; les pavés 40 d'une même électrode 22 sont distants les uns des autres de 140 micromètres et les pavés de deux électrodes 22 consécutives sont distants de 100 micromètres.By way of example, the conductive strips constituting the upper electrodes 12 have a constant width P of 200 micrometers and are separated by 100 micrometers; the blocks 40 constituting the upper electrodes 22 have a dimension D of 200 micrometers and a dimension D ′ of 160 micrometers; the access strips 42, 42a and 42b have a width d of 20 micrometers; the walkways 46 have a width e of 40 micrometers; the blocks 40 of the same electrode 22 are spaced apart from each other by 140 micrometers and the blocks of two consecutive electrodes 22 are spaced apart from 100 micrometers.

Comme représenté sur la figure 10A, il est en outre possible de diviser, au niveau de chaque pixel 26, les électrodes supérieures 22 sous forme de sous-électrodes 48 telles que décrites dans le document FR-A-2 602 897 déposé au nom de l'inventeur. Ces sous-électrodes 48 sont reliées entre elles par des liaisons conductrices 51 et définissent des sous-pixels 26a. Elles sont parallèles et orientées selon la direction y.As shown in FIG. 10A, it is also possible to divide, at each pixel 26, the upper electrodes 22 in the form of sub-electrodes 48 as described in the document FR-A-2 602 897 filed in the name of the inventor. These sub-electrodes 48 are connected together by conductive links 51 and define sub-pixels 26a. They are parallel and oriented in the y direction.

Conformément à l'invention, chaque sous-électrode 48 est constituée, au niveau des sous-pixels 26a, de pavés 48a ayant une dimension A selon la direction x, ces pavés étant reliés électriquement entre eux par une ou plusieurs bandes conductrices 50 de largeur a, selon la direction x, avec a<A/2. En particulier, A/a est choisi dans l'intervalle allant de 3 à 300.According to the invention, each sub-electrode 48 is made up, at the sub-pixels 26a, of blocks 48a having a dimension A in the direction x, these blocks being electrically connected together by one or more conductive strips 50 of width a, in direction x, with a <A / 2. In particular, A / a is chosen in the range from 3 to 300.

Les électrodes inférieures 12 peuvent aussi être divisées en sous-électrodes parallèles, reliées électriquement entre elles. Ces électrodes inférieures 12 peuvent se présenter sous forme de bandes parallèles continues 53 de largeur constante, comme représenté sur la figure 10A.The lower electrodes 12 can also be divided into parallel sub-electrodes, electrically connected to each other. These lower electrodes 12 can be in the form of continuous parallel strips 53 of constant width, as shown in FIG. 10A.

Les considérations faites précédemment au niveau de chaque pixel (figures 8-9) sont dans ce cas applicables à chaque sous-pixel. Aussi, afin d'éviter l'allumage prématuré des sous-pixels 26a lorsque les sous-électrodes 53 des électrodes inférieures sont sous forme de bandes de largeur constante (figure 10A), il et nécessaire que les bords des pavés 48a des sous-électrodes supérieures soient situés à l'intérieur ou en regard des bords des sous-électrodes 53.The considerations made previously at the level of each pixel (FIGS. 8-9) are in this case applicable to each sub-pixel. Also, in order to avoid premature ignition of the sub-pixels 26a when the sub-electrodes 53 of the lower electrodes are in the form of bands of constant width (FIG. 10A), it is necessary that the edges of the blocks 48a of the sub-electrodes are located inside or facing the edges of the sub-electrodes 53.

Selon l'invention, il est aussi possible d'utiliser des sous-électrodes 53 constituées, au niveau de chaque sous-pixel qu'elles définissent avec les électrodes supérieures et comme représenté sur la figure 10B, de pavés 53a de dimension B selon la direction x, reliés électriquement entre eux par des bandes d'accés 55 de largeur b selon la direction y, avec b<B/2. En particulier, B/b est choisi dans l'intervalle allant de 3 à 300.According to the invention, it is also possible to use sub-electrodes 53 constituted, at each sub-pixel which they define with the upper electrodes and as shown in FIG. 10B, blocks 53a of dimension B according to the direction x, electrically connected to each other by access strips 55 of width b in direction y, with b <B / 2. In particular, B / b is chosen in the range from 3 to 300.

Les considérations faites ultérieurement, en référence à la figure 11, au niveau de chaque pixel 26 sont alors applicables au niveau de chaque sous-pixel.The considerations made later, with reference to FIG. 11, at the level of each pixel 26 are then applicable at the level of each sub-pixel.

En particulier, les pavés 48a sont logés entièrement dans les pavés 53a, la distance séparant les bords des pavés 48a de ceux des pavés 53a étant de 10 micromètres environ. Inversement, il est éventuellement possible de disposer les pavés 53a à l'intérieur des pavés 48a.In particular, the blocks 48a are housed entirely in the blocks 53a, the distance separating the edges of the blocks 48a from those of the blocks 53a being approximately 10 micrometers. Conversely, it is optionally possible to arrange the blocks 53a inside the blocks 48a.

Il est aussi possible, comme représenté sur la figure 11, de diminuer sensiblement, par rapport à l'art antérieur, la largeur des électrodes inférieures 12 à l'endroit où celles-ci croisent le bord des électro­des supérieures 22. Aussi, les électrodes inférieures 12 sont constituées de pavés conducteurs 52 rectangulaires de dimension L selon la direction y, au niveau de chaque point d'affichage 26, ces pavés 52 étant reliés électriquement entre eux par des bandes d'accès conductrices 54 ayant une largeur l, avec l<L/2.It is also possible, as shown in FIG. 11, to significantly reduce, compared to the prior art, the width of the lower electrodes 12 at the place where these cross the edge of the upper electrodes 22. Also, the electrodes lower 12 consist of rectangular conducting blocks 52 of dimension L in the direction y, at each display point 26, these blocks 52 being electrically connected together by conductive access strips 54 having a width l, with l <L / 2.

La configuration des bandes d'accès 54 aux pavés 52 des électrodes inférieures 12 est similaire à celle des bandes d'accès 42, 42a et 42b des électrodes supérieures. En particulier, ces bandes d'accès peuvent être au nombre de deux, comme représentées sur la figure 11 et être connectées entre elles par des passerelles conductrices 56.The configuration of the access strips 54 to the blocks 52 of the lower electrodes 12 is similar to that of the access strips 42, 42a and 42b of the upper electrodes. In particular, these access strips may be two in number, as shown in FIG. 11 and be connected to each other by conductive gateways 56.

La configuration d'électrodes représentée sur la figure 11 sert à minimiser les effets de bord des électrodes supérieures 22, à savoir l'effet d'extinc­tion prématuré, tout en minimisant l'effet de bord des électrodes inférieures 12, à savoir l'effet d'allumage précoce.The electrode configuration shown in FIG. 11 serves to minimize the edge effects of the upper electrodes 22, namely the premature extinction effect, while minimizing the edge effect of the lower electrodes 12, namely the effect early ignition.

Pour que les effets de bord soient compensés le mieux possible, les bords 44 des pavés 40 des électro­des supérieures 22 et les bords 58 des pavés 52 des électrodes inférieures 12 doivent être alignés le mieux possible. La précision d'alignement des bords 44 et 58 varie de 1 à 20 micromètres.In order for the edge effects to be compensated as well as possible, the edges 44 of the blocks 40 of the upper electrodes 22 and the edges 58 of the blocks 52 of the lower electrodes 12 must be aligned as best as possible. The alignment accuracy of edges 44 and 58 varies from 1 to 20 micrometers.

Pour favoriser cette compensation des effets de bord, les bords 44 des pavés 40 des électrodes supérieures sont choisis avantageusement situés à l'intérieur des bords 58 des pavés 52 des électrodes inférieures. La distance t séparant les bords 44 et 58 est de 10 micromètres environ.To favor this compensation for edge effects, the edges 44 of the blocks 40 of the upper electrodes are advantageously chosen to be located inside the edges 58 of the blocks 52 of the lower electrodes. The distance t between the edges 44 and 58 is approximately 10 micrometers.

En particulier, l et d des bandes d'accès respectivement 54 et 42 sont égaux à 20 micromètres, les dimensions des pavés 40 et 52 selon la direction x valent respectivement 180 et 200 micromètres et les dimensions des pavés 40 et 52 selon la direction y valent aussi respectivement 180 et 200 micromètres pour la configuration représentée sur la figure 11 (soit L=200 micromètres et D=180 micromètres).In particular, l and d of the access strips 54 and 42 respectively are equal to 20 micrometers, the dimensions of the blocks 40 and 52 in the direction x are equal to 180 and 200 micrometers respectively and the dimensions of the blocks 40 and 52 in the direction y are also worth 180 and 200 micrometers respectively for the configuration shown in FIG. 11 (ie L = 200 micrometers and D = 180 micrometers).

Il est aussi possible de réaliser les électro­des supérieures et inférieures de façon que les bords 58 des pavés 52 soient situés à l'intérieur des bords 44 des pavés 40.It is also possible to produce the upper and lower electrodes so that the edges 58 of the blocks 52 are located inside the edges 44 of the blocks 40.

La description précédente concernait un écran d'affichage à substrat transparent à travers lequel se faisait l'observation. Il est toutefois possible d'appliquer l'invention à un écran d'affichage à structure PC-El dite "inversée" comme représenté sur la figure 12. Les éléments constitutifs de cette structure "inversée", identiques à ceux décrits précédemment, portent la même référence associée à l'indice a.The preceding description concerned a display screen with transparent substrate through which the observation was made. It is however possible to apply the invention to a display screen with a PC-El structure called “inverted” as shown in FIG. 12. The constituent elements of this “inverted” structure, identical to those described above, bear the same reference associated with index a .

Cet écran comprend de bas en haut, un substrat 10a, des électrodes colonnes 22a opaques, un premier diélectrique 18a, la couche photoconductrice 20a, un second diélectrique 27a, la couche électroluminescente 16a, un troisième diélectrique 14a et enfin les électrodes lignes transparentes 12a à travers lesquelles se fait l'observation.This screen comprises from bottom to top, a substrate 10a, opaque column electrodes 22a, a first dielectric 18a, the photoconductive layer 20a, a second dielectric 27a, the light-emitting layer 16a, a third dielectric 14a and finally the transparent line electrodes 12a to through which the observation is made.

Dans cette structure, ce sont les électrodes opaques ou réfléchissantes 22a qui sont au contact du substrat et non les électrodes transparentes 12a. Le substrat 10a peut donc être opaque.In this structure, it is the opaque or reflective electrodes 22a which are in contact with the substrate and not the transparent electrodes 12a. The substrate 10a can therefore be opaque.

Claims (14)

1. Ecran d'affichage électroluminescent à effet mémoire comportant sur un substrat isolant (10, 10a) :
- une famille de première électrodes (12, 12a) transparentes orientées parallèlement à une première direction (x),
- un premier diélectrique (14, 14a) recouvrant les premières électrodes,
- une couche électroluminescente (16, 16a) et un matériau photoconducteur (20, 20a), recouvrant toute la surface d'affichage et empilés sur le premier diélectrique, le matériau photoconducteur ayant une conductivité latérale supérieure à celle des autres matériaux (12, 12a, 14, 14a, 16, 16a, 18, 18a, 27, 27a, 22, 22a) constituant ledit écran,
- un second diélectrique (18) recouvrant le matériau photoconducteur,
- une famille de secondes électrodes (22) reposant sur le second diélectrique et orientées selon une seconde direction (y) perpendiculaire à la première direction, un pixel (26) étant défini par l'intersection d'une première électrode (12, 12a) et d'une seconde électrode (22, 22a), et
- des moyens de commande (23, 25) des pixels connectés aux deux familles d'électrodes,
caractérisé en ce que, au niveau de chaque pixel (20), les secondes électrodes comportent des pavés (40) de dimension D selon la première direction, les pavés d'une même seconde électrode étant reliés électri­quement entre eux par au moins une bande d'accès conductrice (42, 42a, 42b) de largeur d selon la première direction avec d<D/2 et les bords (44) des secondes électrodes (22) sont situés à l'intérieur ou en regard des bords (34, 58) des premières électrodes.1. Electroluminescent memory effect display screen comprising on an insulating substrate (10, 10a):
- a family of first transparent electrodes (12, 12a) oriented parallel to a first direction (x),
- a first dielectric (14, 14a) covering the first electrodes,
- an electroluminescent layer (16, 16a) and a photoconductive material (20, 20a), covering the entire display surface and stacked on the first dielectric, the photoconductive material having a lateral conductivity greater than that of other materials (12, 12a , 14, 14a, 16, 16a, 18, 18a, 27, 27a, 22, 22a) constituting said screen,
- a second dielectric (18) covering the photoconductive material,
- a family of second electrodes (22) resting on the second dielectric and oriented in a second direction (y) perpendicular to the first direction, a pixel (26) being defined by the intersection of a first electrode (12, 12a) and a second electrode (22, 22a), and
- control means (23, 25) of the pixels connected to the two families of electrodes,
characterized in that, at each pixel (20), the second electrodes comprise blocks (40) of dimension D in the first direction, the blocks of the same second electrode being electrically connected together by at least one strip d conductive access (42, 42a, 42b) of width d in the first direction with d <D / 2 and the edges (44) of the second electrodes (22) are located inside or opposite the edges (34, 58 ) of the first electrodes. 2. Ecran d'affichage électroluminescent à effet mémoire comportant sur un substrat isolant (10, 10a) :
- une famille de première électrodes (12, 12a) transparentes orientées parallèlement à une première direction (x),
- un premier diélectrique (14, 14a) recouvrant les premières électrodes,
- une couche électroluminescente (16, 16a) et un matériau photoconducteur (20, 20a), recouvrant toute la surface d'affichage et empilés sur le premier diélectrique, le matériau photoconducteur ayant une conductivité latérale supérieure à celle des autres matériaux (12, 12a, 14, 14a, 16, 16a, 18, 18a, 27, 27a, 22, 22a) constituant ledit écran,
- un second diélectrique (18) recouvrant le matériau photoconducteur,
- une famille de secondes électrodes (22) reposant sur le second diélectrique et orientées selon une seconde direction (y) perpendiculaire à la première direction, un pixel (26) étant défini par l'intersection d'une première électrode (12, 12a) et d'une seconde électrode (22, 22a), et
- des moyens de commande (23, 25) des pixels connectés aux deux familles d'électrodes,
caractérisé en ce que, au niveau de chaque pixel (20), les secondes électrodes comportent des pavés (40) de dimension D selon la première direction, les pavés d'une même seconde électrode étant reliés électri­quement entre eux par au moins une bande d'accès conductrice (42, 42a, 42b) de largeur d selon la première direction avec d<D/2, les premières électrodes comportent des pavés (52) de dimension L selon la seconde direction (y), les pavés (52) de chaque première électrode étant reliés électriquement entre eux par au moins une bande d'accès conductrice (54) de largeur l selon la seconde direction, avec 1<L/2, et les bords (44) des électrodes (22) de l'une des deux familles d'électrodes sont situés à l'intérieur des bords (34, 58) des électrodes de l'autre famille d'électrodes.2. Electroluminescent display screen memory effect comprising on an insulating substrate (10, 10a):
- a family of first transparent electrodes (12, 12a) oriented parallel to a first direction (x),
- a first dielectric (14, 14a) covering the first electrodes,
- an electroluminescent layer (16, 16a) and a photoconductive material (20, 20a), covering the entire display surface and stacked on the first dielectric, the photoconductive material having a lateral conductivity greater than that of other materials (12, 12a , 14, 14a, 16, 16a, 18, 18a, 27, 27a, 22, 22a) constituting said screen,
- a second dielectric (18) covering the photoconductive material,
- a family of second electrodes (22) resting on the second dielectric and oriented in a second direction (y) perpendicular to the first direction, a pixel (26) being defined by the intersection of a first electrode (12, 12a) and a second electrode (22, 22a), and
- control means (23, 25) of the pixels connected to the two families of electrodes,
characterized in that, at each pixel (20), the second electrodes comprise blocks (40) of dimension D in the first direction, the blocks of the same second electrode being electrically connected together by at least one strip d conductive access (42, 42a, 42b) of width d in the first direction with d <D / 2, the first electrodes comprise blocks (52) of dimension L in the second direction (y), the blocks (52) of each first electrode being electrically connected to each other by at least one conductive access strip (54) of width l in the second direction, with 1 <L / 2, and the edges (44) of the electrodes (22) of one of the two families of electrodes are located inside the edges (34, 58) of the electrodes of the other family of electrodes. 3. Ecran d'affichage selon la revendication 1 ou 2, caractérisé en ce que le rapport D/d est compris dans l'intervalle allant de 3 à 300.3. Display screen according to claim 1 or 2, characterized in that the D / d ratio is in the range from 3 to 300. 4. Ecran d'affichage selon la revendication 2, caractérisé en ce que les bords (44) des secondes électrodes sont situés au niveau de chaque pixel à l'intérieur des bords (34, 58) des premières électro­des.4. Display screen according to claim 2, characterized in that the edges (44) of the second electrodes are situated at the level of each pixel inside the edges (34, 58) of the first electrodes. 5. Ecran d'affichage selon l'une quelconque des revendications 1 à 4, caractérisé en ce que le nombre de bandes d'accès (42a, 42b) reliant deux pavés (40) consécutifs d'une même seconde électrode est au moins égal à 2.5. Display screen according to any one of claims 1 to 4, characterized in that the number of access strips (42a, 42b) connecting two blocks (40) consecutive of the same second electrode is at least equal to 2. 6. Ecran d'affichage selon la revendication 5, caractérisé en ce que les bandes d'accès (42a, 42b) à un même pavé des secondes électrodes sont connectées entre elles par une passerelle conductrice (46) essentiellement parallèle aux premières électrodes (12) et située à l'extérieur de celles-ci.6. Display screen according to claim 5, characterized in that the access strips (42a, 42b) to the same block of the second electrodes are connected to each other by a conductive bridge (46) essentially parallel to the first electrodes (12 ) and located outside of them. 7. Ecran d'affichage selon l'une quelconque des revendications 2 à 6, caractérisé en ce que le rapport L/l est compris dans l'intervalle allant de 3 à 300.7. Display screen according to any one of claims 2 to 6, characterized in that the L / l ratio is in the range from 3 to 300. 8. Ecran d'affichage selon l'une quelconque des revendications précédentes, caractérisé en ce que la distance (p) séparant les bords des premières et secondes électrodes au niveau des pixels est choisie dans la gamme allant de 1 à 20 micromètres.8. Display screen according to any one of the preceding claims, characterized in that the distance (p) separating the edges of the first and second electrodes at the pixel level is chosen from the range going from 1 to 20 micrometers. 9. Ecran d'affichage selon l'une quelconque des revendications 2 à 8, caractérisé en ce que le nombre de bandes d'accès (54) reliant deux pavés consécutifs d'une même première électrode (12) est au moins égal à 2.9. Display screen according to any one of claims 2 to 8, characterized in that the number of access strips (54) connecting two consecutive blocks of the same first electrode (12) is at least equal to 2. 10. Ecran d'affichage selon la revendication 9, caractérisé en ce que les bandes d'accès (54) à un même pavé des premières électrodes sont connectées entre elles par une passerelle conductrice (56) parallèle aux secondes électrodes (22) et située à l'extérieur de celles-ci.10. Display screen according to claim 9, characterized in that the access strips (54) to the same block of the first electrodes are connected together by a conductive bridge (56) parallel to the second electrodes (22) and located outside of these. 11. Ecran d'affichage électroluminescent à effet mémoire comportant sur un substrat isolant (10, 10a) :
- une famille de première électrodes (12, 12a) transparentes orientées parallèlement à une première direction (x),
- un premier diélectrique (14, 14a) recouvrant les premières électrodes,
- une couche électroluminescente (16, 16a) et un matériau photoconducteur (20, 20a), recouvrant toute la surface d'affichage et empilés sur le premier diélectrique, le matériau photoconducteur ayant une conductivité latérale supérieure à celle des autres matériaux (12, 12a, 14, 14a, 16, 16a, 18, 18a, 27, 27a, 22, 22a) constituant ledit écran,
- un second diélectrique (18) recouvrant le matériau photoconducteur,
- une famille de secondes électrodes (22) reposant sur le second diélectrique et orientées selon une seconde direction (y) perpendiculaire à la première direction, un pixel (26) étant défini par l'intersection d'une première électrode (12, 12a) et d'une seconde électrode (22, 22a), et
- des moyens de commande (23, 25) des pixels connectés aux deux familles d'électrodes,
caractérisé en ce que chaque seconde électrode (22) est constituée au niveau des pixels (26) de premières sous-électrodes (48) parallèles, reliées élec­triquement entre elles, définissant ainsi des sous-pixels (26a), ces premières sous-électrodes comportant des pavés (48a) de dimension A selon la première direction (x) au niveau de chaque sous-pixel (26a), les pavés d'une même première sous-électrode (48) étant reliés électriquement entre eux par au moins une bande d'accès conductrice (50) de largeur a selon la première direction, avec a<A/2, les bords de ces premières sous-électrodes au niveau des sous-pixels étant situés à l'intérieur ou en regard des bords des premières électrodes.11. Electroluminescent memory effect display screen comprising on an insulating substrate (10, 10a):
- a family of first transparent electrodes (12, 12a) oriented parallel to a first direction (x),
- a first dielectric (14, 14a) covering the first electrodes,
- an electroluminescent layer (16, 16a) and a photoconductive material (20, 20a), covering the entire display surface and stacked on the first dielectric, the photoconductive material having a lateral conductivity greater than that of other materials (12, 12a , 14, 14a, 16, 16a, 18, 18a, 27, 27a, 22, 22a) constituting said screen,
- a second dielectric (18) covering the photoconductive material,
- a family of second electrodes (22) resting on the second dielectric and oriented in a second direction (y) perpendicular to the first direction, a pixel (26) being defined by the intersection of a first electrode (12, 12a) and a second electrode (22, 22a), and
- control means (23, 25) of the pixels connected to the two families of electrodes,
characterized in that each second electrode (22) is constituted at the pixels (26) of first parallel sub-electrodes (48), electrically connected to each other, thus defining sub-pixels (26a), these first sub-electrodes comprising blocks (48a) of dimension A in the first direction (x) at the level of each sub-pixel (26a), the blocks of the same first sub-electrode (48) being electrically connected to each other by at least one conductive access strip (50) of width a in the first direction, with a <A / 2, the edges of these first sub-electrodes at the sub-pixels being located at the inside or opposite the edges of the first electrodes. 12. Ecran d'affichage électroluminescent à effet mémoire comportant sur un substrat isolant (10, 10a) :
- une famille de première électrodes (12, 12a) transparentes orientées parallèlement à une première direction (x),
- un premier diélectrique (14, 14a) recouvrant les premières électrodes,
- une couche électroluminescente (16, 16a) et un matériau photoconducteur (20, 20a), recouvrant toute la surface d'affichage et empilés sur le premier diélectrique, le matériau photoconducteur ayant une conductivité latérale supérieure à celle des autres matériaux (12, 12a, 14, 14a, 16, 16a, 18, 18a, 27, 27a, 22, 22a) constituant ledit écran,
- un second diélectrique (18) recouvrant le matériau photoconducteur,
- une famille de secondes électrodes (22) reposant sur le second diélectrique et orientées selon une seconde direction (y) perpendiculaire à la première direction, un pixel (26) étant défini par l'intersection d'une première électrode (12, 12a) et d'une seconde électrode (22, 22a), et
- des moyens de commande (23, 25) des pixels connectés aux deux familles d'électrodes,
caractérisé en ce que chaque seconde électrode (22) est constituée au niveau des pixels (26) de premières sous-électrodes (48) parallèles, reliées électriquement entre elles, en ce que chaque première électrode (12) est constituée au niveau des pixels (26) de secondes sous-électrodes (53) parallèles, reliées électriquement entre elles, les premières et secondes sous-électrodes définissant à leur intersection des sous-pixels (26a), ces premières sous-électrodes comportant des pavés (48a) de dimension A selon la première direction (x) au niveau de chaque sous-pixel (26a), les pavés d'une même première sous-électrode (48) étant reliés électriquement entre eux par au moins une bande d'accès conductrice (50) de largeur a selon la première direction, avec a<A/2, ces secondes sous-électrodes comportant des pavés (53a) de dimension B selon la seconde direction (y) au niveau de chaque sous-pixel, les pavés d'une même seconde sous-électrode étant reliés électriquement entre par au moins une bande d'accès conductrice (55) de largeur b selon la seconde direction, avec b<B/2, et en ce que les bords des sous-électrodes de l'une des deux familles de sous-électrodes, au niveau de chaque sous-pixel (26a), sont situés à l'intérieur des bords des sous-électrodes de l'autre famille de sous-électrodes.12. Electroluminescent memory effect display screen comprising on an insulating substrate (10, 10a):
- a family of first transparent electrodes (12, 12a) oriented parallel to a first direction (x),
- a first dielectric (14, 14a) covering the first electrodes,
- an electroluminescent layer (16, 16a) and a photoconductive material (20, 20a), covering the entire display surface and stacked on the first dielectric, the photoconductive material having a lateral conductivity greater than that of other materials (12, 12a , 14, 14a, 16, 16a, 18, 18a, 27, 27a, 22, 22a) constituting said screen,
- a second dielectric (18) covering the photoconductive material,
- a family of second electrodes (22) resting on the second dielectric and oriented in a second direction (y) perpendicular to the first direction, a pixel (26) being defined by the intersection of a first electrode (12, 12a) and a second electrode (22, 22a), and
- control means (23, 25) of the pixels connected to the two families of electrodes,
characterized in that every second electrode (22) is formed at the pixels (26) of first parallel sub-electrodes (48) electrically connected to each other, in that each first electrode (12) is formed at the pixels (26) of second sub-electrodes (53) parallel, electrically connected to each other, the first and second sub-electrodes defining at their intersection sub-pixels (26a), these first sub-electrodes comprising blocks (48a) of dimension A in the first direction (x) at each sub-pixel (26a), the blocks of the same first sub-electrode (48) being electrically connected together by at least one conductive access strip (50) of width a in the first direction, with a <A / 2, these second sub-electrodes comprising blocks (53a) of dimension B in the second direction (y) at each sub-pixel, the blocks of the same second sub-electrode being electrically connected between by at least one access strip s conductive (55) of width b in the second direction, with b <B / 2, and in that the edges of the sub-electrodes of one of the two families of sub-electrodes, at the level of each sub-pixel ( 26a), are located inside the edges of the sub-electrodes of the other family of sub-electrodes. 13. Ecran d'affichage selon l'une quelconque des revendications précédentes, caractérisé en ce qu'un diélectrique intermédiaire (27, 27a) est prévu entre la couche électroluminescente (16, 16a) et le matériau photoconducteur (20, 20a).13. Display screen according to any one of the preceding claims, characterized in that an intermediate dielectric (27, 27a) is provided between the electroluminescent layer (16, 16a) and the photoconductive material (20, 20a). 14. Ecran d'affichage selon l'une quelconque des revendications précédentes, caractérisé en ce que les secondes électrodes (22) sont réalisées en un matériau réfléchissant.14. Display screen according to any one of the preceding claims, characterized in that the second electrodes (22) are made of a reflective material.
EP90400980A 1989-04-12 1990-04-10 Electroluminescent display screen with memory and with a particular configuration of electrodes Expired - Lifetime EP0392918B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8904811 1989-04-12
FR8904811A FR2645998B1 (en) 1989-04-12 1989-04-12 ELECTROLUMINESCENT DISPLAY WITH MEMORY AND SPECIFICALLY CONFIGURED ELECTRODES

Publications (2)

Publication Number Publication Date
EP0392918A1 true EP0392918A1 (en) 1990-10-17
EP0392918B1 EP0392918B1 (en) 1994-06-29

Family

ID=9380624

Family Applications (1)

Application Number Title Priority Date Filing Date
EP90400980A Expired - Lifetime EP0392918B1 (en) 1989-04-12 1990-04-10 Electroluminescent display screen with memory and with a particular configuration of electrodes

Country Status (5)

Country Link
US (1) US5053675A (en)
EP (1) EP0392918B1 (en)
JP (1) JPH02298984A (en)
DE (1) DE69010255T2 (en)
FR (1) FR2645998B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2671218A1 (en) * 1990-12-28 1992-07-03 France Etat Electroluminescent display device with memory and with several tints

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69614370T2 (en) * 1995-12-30 2001-11-22 Casio Computer Co Ltd DISPLAY DEVICE FOR DISPLAY OPERATION ACCORDING TO LIGHT SIGNAL AND CONTROL METHOD THEREFOR
US6054809A (en) * 1996-08-14 2000-04-25 Add-Vision, Inc. Electroluminescent lamp designs
US6091383A (en) * 1997-04-12 2000-07-18 Lear Automotive Dearborn, Inc. Dimmable ELD with mirror surface
JP2000058270A (en) * 1998-08-04 2000-02-25 Sony Corp Optical element and organic el display
JP4292245B2 (en) * 2001-02-05 2009-07-08 三星モバイルディスプレイ株式會社 Luminescent body, light emitting element, and light emitting display device
US7266778B2 (en) * 2002-10-02 2007-09-04 Hewlett-Packard Development Company, L.P. Freezable projection display
JP4148182B2 (en) * 2004-05-17 2008-09-10 ソニー株式会社 Display device
US20090006198A1 (en) * 2007-06-29 2009-01-01 David George Walsh Product displays for retail stores

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3786307A (en) * 1972-06-23 1974-01-15 Atronics Corp Solid state electroluminescent x-y display panels
EP0259213A1 (en) * 1986-08-18 1988-03-09 Pascal Thioulouse Electroluminescent photoconductive display with a reduced rate of padding

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4602189A (en) * 1983-10-13 1986-07-22 Sigmatron Nova, Inc. Light sink layer for a thin-film EL display panel
US4614668A (en) * 1984-07-02 1986-09-30 Cordis Corporation Method of making an electroluminescent display device with islands of light emitting elements
FR2574972B1 (en) * 1984-12-18 1987-03-27 Thioulouse Pascal MEMORY EFFECT DISPLAY DEVICE COMPRISING LIGHT-EMITTING AND PHOTOCONDUCTIVE LAYERS
FR2580848B1 (en) * 1985-04-17 1987-05-15 Menn Roger MATRIX SCREEN, MANUFACTURING METHOD THEREOF, AND MATRIX DISPLAY DEVICE WITH MULTIPLE COLOR SHADES, CONTROL OF ALL OR NOTHING, INCLUDING THIS SCREEN
FR2605777B1 (en) * 1986-10-23 1989-02-17 France Etat ELECTROLUMINESCENT DISPLAY DEVICE USING HYDROGEN AND CARBON AMORPHOUS SILICON

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3786307A (en) * 1972-06-23 1974-01-15 Atronics Corp Solid state electroluminescent x-y display panels
EP0259213A1 (en) * 1986-08-18 1988-03-09 Pascal Thioulouse Electroluminescent photoconductive display with a reduced rate of padding

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2671218A1 (en) * 1990-12-28 1992-07-03 France Etat Electroluminescent display device with memory and with several tints

Also Published As

Publication number Publication date
FR2645998A1 (en) 1990-10-19
US5053675A (en) 1991-10-01
JPH02298984A (en) 1990-12-11
EP0392918B1 (en) 1994-06-29
DE69010255D1 (en) 1994-08-04
FR2645998B1 (en) 1991-06-07
DE69010255T2 (en) 1994-12-08

Similar Documents

Publication Publication Date Title
EP0389350B1 (en) Polychrome display device with electroluminescent photoconductive memory
EP0203005A1 (en) Tricolour electroluminescent matrix screen and method for its manufacture
EP0270392B1 (en) Electroluminescent display device using amorphous hydrogenated and carbonated silicon
EP0704877A1 (en) Electric protection of an anode of a plat viewing screen
EP0392918B1 (en) Electroluminescent display screen with memory and with a particular configuration of electrodes
EP0209535B1 (en) Display device with memory effect comprising thin electroluminescent and photoconducting layers
EP0228317B1 (en) Electro-optical display screen with control transistors
EP0246945B1 (en) Electrooptic screen display and method for its manufacture
EP0485285B1 (en) Electrooptic bistable device, display screen including the same and method of driving therefor
EP0382642A1 (en) Monochromatic display device with a photoconductive electroluminescent memory
EP0384829B1 (en) Multicolour electroluminescent flat panel display having a memory effect
EP0278194B1 (en) Electroluminescent display device with memory effect controlled by multiple dephased sustain voltages
EP1456831B1 (en) Image display panel consisting of a matrix of electroluminescent cells with shunted memory effect
EP1419541B1 (en) Image display panel consisting of a matrix of memory-effect electroluminescent cells
EP0259213B1 (en) Electroluminescent photoconductive display with a reduced rate of padding
EP2885674B1 (en) Electroluminescent and electrochromic display device, and associated method of manufacture
EP0106717B1 (en) Display device with active addressing using a photoconductor
FR2846794A1 (en) BI-STABLE ORGANIC ELECTROLUMINESCENT PANEL OR EACH CELL COMPRISES A SHOCKLEY DIODE
EP0688009A1 (en) Multiplexed active matrix display screen
EP0319403A1 (en) Matrix of photosensitive elements each comprising a diode or a diode and a memory capacitor
FR2671218A1 (en) Electroluminescent display device with memory and with several tints

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE GB

17P Request for examination filed

Effective date: 19910325

17Q First examination report despatched

Effective date: 19930803

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: FRANCE TELECOM

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE GB

REF Corresponds to:

Ref document number: 69010255

Country of ref document: DE

Date of ref document: 19940804

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 19940712

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Effective date: 19950410

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 19950410

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Effective date: 19960103