WO1981000641A1 - Error correction system - Google Patents

Error correction system Download PDF

Info

Publication number
WO1981000641A1
WO1981000641A1 PCT/JP1980/000199 JP8000199W WO8100641A1 WO 1981000641 A1 WO1981000641 A1 WO 1981000641A1 JP 8000199 W JP8000199 W JP 8000199W WO 8100641 A1 WO8100641 A1 WO 8100641A1
Authority
WO
WIPO (PCT)
Prior art keywords
error
memory
bit
data
correction system
Prior art date
Application number
PCT/JP1980/000199
Other languages
English (en)
French (fr)
Inventor
M Takahashi
G Nagano
Original Assignee
Fujitsu Ltd
M Takahashi
G Nagano
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, M Takahashi, G Nagano filed Critical Fujitsu Ltd
Priority to DE8080901621T priority Critical patent/DE3072083D1/de
Priority to AU62261/80A priority patent/AU530666B2/en
Publication of WO1981000641A1 publication Critical patent/WO1981000641A1/ja

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1024—Identification of the type of error

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

明 細 書
発明の名称
エ ラ—訂正シス テ ム
技術分野
本発明はエ ラ 一訂正 シス テ ム に関し、 特にコ ン ビ ュ ，タ システ ム における メ ィ ン メ モ リ 内に発生した ェ ラ ーを訂正するためのシステ ムに関する。
冃 示技
近年、 大半のメ モ リ は半導体メ モ リ デバイ スを用 て形成されるため、 大容量の メ モ リ が得られると 共に、 低価格のメ モ リ が実現される 。 一般に、 メ モ リ 容量が大になれば る程、 メ モ リ 内に発生するェ ラーが多 く なる力 a ら、 この よ う な大容量メ モ リ にお いては、 該メ モ リ 内に発生する エ ラーを監視する こ とは非常に重要な こ と である。 この よ う なエ ラ一の 発生を監視すべ く 、 ECC ( Error Correction
Code ： エラ一訂正コ 一 ド ） 論理回路が既に提案され ている。 こ の ECC論理回路は通常、 コ ン ビ ユ ー タ シ ス テ ムの メ イ ン メ モ リ と協働し、 メ モ リ 内に発生す る II ( n は 自然数 ） ビ ッ ト エ ラーを 自動的に訂正す る と共に、 該メ モ リ 内の （ n + 1 ) ビ ッ ト エ ラ ーの 発生を検出する。
現在、 極めて大容量のメ モ リ が実用に供されつつ ある。 例えば、 RAM ( Random Ac c es s Memory )にお
OMPI てはその ビ ッ ト 密度は 6 4 K ( キ ロ ） ビ ッ トから
2 5 6 K ビ ッ ト へと拡大 しつつあ る。 従って、
2 5 6 K ビ ッ ト RAMが広 く 一般の実用に供されるの も間近であ る。
と ころが、 ビ ッ ト 密度が例えば 2 5 6 K ビ ッ ト の よ う に非常に高密度 と ¾ る と、 ある問題が起きて く る。 こ の間題 とは、 いわゆる ソ フ ト エ ラ一の出現で ある。 この " ソ フ ト エ ラー "るる用語は極めて最近 の語である。 と い う のは、 このソ フ ト エ ラ一 ¾る現 象が発見されたのが、 つい 2、 3 年前の こ とだか ら である。 この よ う る ソ フ ト エ ラ一 ¾ る現象が現われ るのは次の理由によ る も の と考え られて る。 メ モ リ の ビ ッ ト密度が非常に増大して く る と、 こ の メ モ リ は、 多数の メ モ リ セ ル上に布線される極めて微細 な導体を用いて構成されなければな らな く な る。 す る と、 これ ら微細 導体に沿 って形成される寄生キ ャ ハ °シタにス ト ァされるべき電荷は非常に少量に る。 この よ う る非常に少量の電荷とい う のは、 高密 度のメ モ リ セ ル上に印加される放射線、 と ]) わけ 0： 線、 の如き外力に よ って飛散せしめ られ易い。 する わち、 も し 線がメ モ リ セ ル群の 1 つを貫通 した と する と、 この Ct線が通過 した部分における メ モ リ セ ル のデータ （ ス ト ァされた電荷 ） の論理は簡単に反 対の論理のデータ に反転されて しま う。 か く して、 上述の ソ フ ト エ ラ ーは、 高密度のメ モ リ デバ、 イ スに
お て しば しば発生する こ と と る る。 お、 こ の ソ
フ ト エ ラーは、 メ モ リ デバイ ス内で単一 ビ ッ ト エ ラ
— と して発生し、 又、 同一メ モ リ セルで繰 ]3返 し発
生する こ と のないエ ラ一である こ と に注目すべ き で ある。
こ の " ソ フ ト ェ ラ "が最近の用語であるのに対
し、 " ハー ドエ ラー "なる用語は既に周知である。
と のハー ドエ ラ—は、 メ モ リ デパィ ス内における故
障若し く は劣化に起因 して生ずる ものであ る。 こ の
よ う な ハー ドエ ラ一はヽ 同一 メ モ リ セ ルで繰 ]) 返 し 発生する と共に、 該ハ ドエ ラ一を有する メ モ リ セ
ルのデー タ の論理は 《 1 "又は 《 0 "のいずれかに
固定される。 我々 は、 経験則上、 該ハ 一 ドエ ラ 一力 ΐ 2 0 0 ~ 2 5 0 FI T の確率で発生する こ と を確めて
お ]) 、 こ こ に、 2 0 0 〜 2 5 0 F I T とは、 1 時間当
Ϊ)
2 0 0 〜 2 5 0
9
0 の確率でハー ドエ ラ一が発生する と い う こ とを意味
する。 一般には次の こ とが良 く 知 られている。 す
わち、 通常、 例えば単位時間当 ]? に生ずる全ての ェ
ラ ーの う ち、 ハ 一 ドエ ラ 一に属する も のの約 3 0 %
程度が、 複数のア ド レス にわたるか、 又は、 1 メ モ
OMPI
,. WIPO— < リ デパ イ ス の全ァ ド レス にわたる故障である。
さ らに、 次の こ と も 了知してお く こ とが重要であ る。 す ¾わち、 例えば 2 5 6 K ビ ッ 卜 の高 ビ ッ ト 密 度を有する メ モ リ デパ イ ス にお て、 ソ フ ト エ ラー の発生頻度が、 ハ 一 ドエ ラ一の発生頻度よ ]) も 約 1 0 0 0 倍以上も高 と う こ と である。 このため に、 次の よ う る問題が起る。
(A)第 1 に、 書込み操作にお てある メ モ リ セ ルに 対しある固定のデータが既に書き込ま れていたと し ても、 該書込み操作後ある時間が経過する と、 ある ヮ ー ドの各々 における 2 ビ グ ト位置でソ フ ト エ ラ ー が生ずる こ と がある。 然 しるがら、 この場合、 前述 した ECC 論理回路はこの よ う な 2 ビ ッ ト エ ラーを訂 正する こ とができ ない。 なぜな ら、 前述したよ う に 該 ECC 論理回路は、 n ビ ッ ト エ ラーを訂正する 共 に （ n + 1 ) ビ ッ ト エ ラ ーの発生を検出する よ う に 機能するか らである。 一般に、 この正の整数 n は、 コ ン ピ ュ ー タ シス テ ムを構成する ハ一 ド ウ エ ア の経 済上の観点か ら して 1 、 すなわち n = l 、 に定め ら れているか ら、 該 ECC 論理回路は 常上述の 2 ビ ッ ト のソ フ ト エ ラーは訂正できず、 単にその発-生を検 知する に止ま る。
(B)第 2 に、 ハー ドエ ラーが複数ア ド レス の ビ ッ ト 群にわたって発生した場合、 非常に多数の ヮ 一 ド、群
OMPI
WIPO の各々 が同時に 1 ビ ッ ト エ ラ 一を有する状態と ¾る< 6 4 ビ ッ ト の RAMデパィ スを例に と る と、 最大 6 4, 0 0 0 ヮー ドの各々 の中に 1 ビ グ ト ェ ラーを含む 可能性がある。 この場合、 も しこれらの 9 - ドの各 各が 8 パイ ト で構成されている とすれば、 こ の よ う 1 ビ ッ ト エ ラーが、 0. 5 M ( メ ガ ） パィ ト の容量 を持つメ モ リ デハ * イ ス の全ヮ一 ドにわたつ て 1 ビ ッ ト エ ラーを有する こ と になる。 も しメ モ リ デパィ ス にお て この よ う 事態になれば、 前述した如 く 、 ソ フ ト エ ラ—の発生頻度が非常に高いか ら、 約 1 0 数時間後には 2 ビ ッ ト エ ラーが 0. 5 M パィ ト の中の どこかに しば しば生ずる こ と と な る。 この よ う な場 合においては、 ECC 論理回路に よ ってその よ う な 2 ビ ッ ト エ ラ —を最早訂正でき い こ とを了知すべき である。
上記 2 ビ ッ ト エ ラ一に関 し、 該 2 ビ ッ ト エ ラ一を 2. つのモ ー ドに分類する こ とができ る。 第 1 のモ ー ドは、 該 2 ビ ッ ト エ ラ—が、 第 1 の 1 ビ ッ ト ソ フ ト エ ラー と第 2 の 1 ビ ッ ト ソ フ ト エ ラー とか らな る。 又、 第 2 のモー ドは、 該 2 ビ ッ ト エ ラ一が、 1 ビ ッ ト ハ一 ドェ ラー と 1 ビ ッ ト ソ フ ト エ ラー とか らなる 上記第 1 のモー ドに関 してみる と、 ECC 論理回路に と っ て この よ う な 2 ビ ッ ト ソ フ ト エ ラーを訂正する こ とは容易であ る。 ¾ぜ ¾ ら、 既述の と お ！） 、 ソ フ ト エ ラーは同一の メ モ リ セ ル にお て繰 ]? 返し発生 する こ とがないか らであ る。 従っ て、 も し ECC 論理 回路が各ソ フ ト エ ラーを検出 し且つこれを訂正した らば、 その後は訂正データ を当該メ モ リ セ ル に再 書込み してお く こ と に よ ]? 、 当該ソ フ ト エ ラ一は修 正されるのである。 あ るいは、 この よ う な ソ フ ト ェ ラーは ECC論理回路自身に よ っ て も又訂正でき る。 す ¾わち、 通常の メ モ リ ア ク セ ス操作中に、 ECC 論 理回路がこの よ う な ソ フ ト エ ラ一を検出 したとする と、 該 ECC論理回路は当該メ モ リ セ ル に訂正デー タ を再書込み して、 当該ソ フ ト エ ラーを訂正する。 さ らに、 次の よ う こ と も 可能である。 すなわち、 初 めに ECC論理回路がある周期を も つてメ モ リ デパイ ス を ス キ ヤ ン し全ァ ド レ ス の デー _-順次読み出 し そして次に、 も しソ フ ト エ ラ 一が発見されたとする と、 当該メ モ リ セ ル に訂正データ を再書込みする と い う 方法である。
然しながら、 ビ ク ト ハ 一 ド エ ラ 一 と ビ 'ッ 卜 ソ フ ト エ ラーと を含んで る よ う な上記第 2 のモ ー ド においては、 上述した如き、 ソ フ ト エ ラ一のみを含 んで る よ う な上記第 1 のモ ー ドにおいて された のと 同様の再書込み操作を実施して も該 ECC 論理は この種のエ ラ一を訂正する こ とができ ない。 このた め、 も しメ モ リ デバ、イ ス中に この よ う な第 2 のモ ー
OMPI
、 - , VIPO ドのエ ラーが発生したとする と、 こ の種のエ ラーは 次の定期保守が行 ¾われるま で、 そのま ま放置され る こ と に る。 この よ う なエ ラーをそのま ま しば ら く 放置する こ と の効果は、 比較的小容量の メ イ ン メ モ リ を有する コ ン ピ ュ ー タ シ ス テ ム にと って、 それ 程重大ではない。 と ころが 、 この よ う なエ ラーをそ のま ま しば ら く 放置する こ とは、 例えば 8 〜 1 0 M パイ ト以上の非常に大容量 ¾ メ イ ン メ モ リ を有する コ ン ヒ。 ュ - タ シ ス テ ム に と つ ては極めて好ま し く な い効果を も たらす。 ぜ ら、 こ の よ う に非常に大 容量の メ イ ン メ モ リ においては、 上述した第 2 の モ
— ドに相当する 2 ビ ッ ト ェ ラーが極めて頻繁に発生 するカゝ らである。 か く して、 大形コ ン ビ ュ ー タ シ ス テ ム における信頼度向上のために、 こ の よ う 2 ビ ッ ト エ ラーは無視 し得ない も の と な る
発明の開示
従っ て本発明の 目 的は、 上述した如き、 ソ フ ト ェ ラーな らびにハ 一 ドエ ラ一を含む第 2 のモ ー ドの ェ ラ一を訂正する こ と のでき る、 エ ラ—訂正シ ス テ ム を提案する こ と である。 さ らに又、"¾明の 目 的とす る と こ ろ は、 こ の よ う ¾ ェ ラー訂正シ ス テ ム を非常 に単純なハ ー ド ウ エアを用いて構成する こ と である 上記目 的に従い、 本発明において提案する エ ラ一 訂正シ ス テ ムは、 エ ラーがソ フ ト エ ラー力 ハー ド、ェ ラーかを識別するための第 1 の手段と、 ハー ドエ ラ 一を有する メ モ リ セ ル の デー タ を ス ト ァする第 2 の 手段と、 ハー ドエ ラーが発見されたと き 当該メ モ リ セ ルを前記第 2 の手段に切 ]?換える第 3 の手段と、 該第 2 の手段にス ト ァされたデータ に対してパ リ デ — シ ョ ン操作を加える第 4 の手段とか ら構成される 好ま し く は、 該エ ラ一訂正シ ス テ ムは、 前記パ リ デ ー シ ヨ ン操作中に （ n + 1 ) ビ ッ ト エ ラーが発見さ れた場合、 前記第 2 の手段か らの出力デー タ の論理 を反転させる こ と に よ っ て該 （ n + 1 ) ビ ッ ト エ ラ 一を n ビ ッ ト エ ラ一ヘ レ ペ ルダ ウ ンする と共に、 該 第 2 の手段におい て、 ECC 論理回路に よ ！） 訂正され たデー タ を再書込みする操作を実行する第 5 の手段 をさ らに有する。
図面の簡単 説明
第 1 図は本発明のェ ラー訂正シ ス テ ム が採用され る コ ン ヒ。 ュ一 タ シ ス テ ム を図解的に表わしたプ ロ ッ ク図 ；
第 2 A 図は交替ビ ッ ト メ モ リ を有 し い一般的な メ モ リ における メ モ リ ア レ イ 構成を図解的に示す図; 第 2 B 図は本発明に基づ く 交替ビ ッ ト メ モ リ を有 する メ モ リ の メ モ リ ア レ イ 構成を図解的に示す図 ； 第 3 図は第 1 図に示 した本発明に基づ く エ ラー訂 正シ ス テ ム 1 2 の一例の詳細を示す図 ； 第 4 A , 4 Β お よび 4 C 図は本発明に基づ く エ ラ -訂正シ ス テ ム 1 2 の動作を説明するために用いる フ ロ ー チ ャ ー ト ， お よび ；
第 5 図は第 3 図に示 したゲー ト 3 5 , 3 6 お よび 5 3 7 の構成の他の一例を示すプ π ッ ク図である。
発明を実施するための最良の形態
以下添付図面を参照 し がら本発明の好実施例を 説明する。
第 1 図におい て、 コ ン ピ ュ ー タ シ ス テ ム 1 0 は主 0 と して、 メ イ ン メ モ リ （ MEM ) 1 1 の如き メ モ リ と エ ラー訂正シ ス テ ム 1 2 と CPU ( セ ン ト ラ ル プ ロ セ ッ シ ン グ ュ ニ ッ ト ） 1 3 とか ら ¾ る 。 エ ラ ー訂 正シ ス テ ム 1 2 は、 2 ビ ッ ト エ ラー訂正シ ス テ ム と して機能する。 シ ス テ ム 1 2 は、 主と して信号ラ イ5 ン L 1 および L 2 を介し、 又、 信号ラ イ ン L 8 およ び L 9 を介 して CPU 1 3 と連係する。 ラ イ ン L 1 は メ モ リ 1 1 に対 して書込みデータ を転送し、 一方、
· - ラ イ ン L 2 はメ モ リ 1 1 か らの読出 しデー タ を転送 する。 こ の 2 ビ ッ ト エ ラ 一訂正シ ス テ ムは、 交替ビ0 ッ ト メ モ リ 1 2 1 と ECC 論理回路 （ ECC ) 1 2 2 と ス ィ ツ チ ン グ回路 1 2 3 と訂正制御回路 1 2 4 ヒ ら構成される。 交替ビ ッ ト メ モ リ 1 2 1 はメ モ リ 11 に組み込ま れて る。 ECC 論理回路 1 2 2 は、 1 ビ4 ッ ト エ ラ一を訂正する と共に 2 ビ ッ ト エ ラ ー の出現 を検出する よ う に動作する 。 ECC 論理回路 1 2 2 は、 CPU 1 3 か らの書込みデータ を、 エ ラ一訂正コ ー ド と共に、 信号ラ イ ン L 3 、 回路 1 2 3 よび信号ラ イ ン L 5 を経由 して、 メ モ リ 1 1 又は 1 2 1 に転送 する。 一方、 £。0 論理回路 1 2 2 は、 メ モ リ 1 1 又 は 1 2 1 か らの読出 しデータ を、 エ ラー訂正コー ド と共に、 信号ラ イ ン ： L 6 、 回路 1 2 . 3 お よび信号ラ イ ン L 4 を経由 して受信 し、 さ らに該読出 しデータ か ら該エ ラー訂正コ ー ドを除ました後、 生の該読出 しデー タ のみを、 信号ラ イ ン L 2 を介して、 CPU 1 3 へ転送する。 同時に、 ECC論理回路 1 2' 2は、 1 ビ ッ ト 又は 2 ビ ッ ト エ ラ一検出信号を送出 し、 又、 1 ビ ト ェ の発生が検出されたと き には、 該 ECC 論理回路 1 2 2 はエ ラ一位置信号を も 又送出する。 こ の エ ラ ー位置信号は、 メ モ リ 1 1 内でェ ラ Tの発 生したァ ド レ スを表示する。 ヱ ラ ー検出信号は、 信 号ラ イ ン ： L 9 を介して、 該回路 1 2 2 よ J? 、 訂正制 御回路 1 2 4 お よび CPU 1 3 の双方に転送される。 一方、 エ ラ一位置信号は、 信号ラ イ ン L 8 を介して、 該回路 1 2 2 よ ]?、 回路 1 2 4 お よ び CPU 1 3 の 方に転送される。 次に、 訂正制御回路 1 2 4 は、 信 号ラ イ ン ： L 7 を介して、 ス ィ ツ チ ン グ回路 1 2 3 に 対し、 交替ビ ッ ト選択信号な らびに制御信号 （ 後述） を供給する o 本図において、 通常且つ一般的る ア ド レ ス入力信号ラ イ ン 、 書込み制御ラ イ ン ぉ よび読出 し制御信号ラ イ ンにつ て描かれて な が、 これ らの ラ イ ンは CPU 1 3 と メ モ リ 1 1 および 1 2 1 と の間に直接布線されている こ と を了解されたい。
本発明に基づ く メ モ リ 1 1 お よび交替ビ ッ ト メ モ リ 1 2 1 の メ モ リ 了 レ イ 構成は、 第 2 B 図を参照し なが ら、 交眷ビ ッ ト メ モ リ を有し い通常の メ モ リ のメ モ リ ア レイ 構成を示 した第 2 A 図 と比較する こ と に よ ]? 明白 と るろ う 。 第 2 A 図において、 各ヮ一 ドカ 8パイ ト 構成と ¾ つ ている こ とか ら、 データ（ 2 1 は例えば第 0 〜第 6 3 ビ ッ ト データか ら構成さ れる。 こ のデータ 2 1 に対し、 第 6 4 〜第 7 1 ビ ッ ト デー タ のエ ラ 一訂正コ ー ド （ e c c ) 2 2 が付加さ れる。 か く して、 各ヮ ー ドの完全な構成は、 7 2 ( 6 4 + 8 ) ビ ッ ト ：^ ら る。
第 2 B 図において、 メ モ リ 1 1 ( 第 1 図参照 ） は 例えば 0. 5 Mパイ ト メ モ リ ； ^ ら る。 こ の 0. 5 Mパ イ ト メ モ リ は 6 4 K ワー ド； ^ ら ]? 、 こ の 6 4 K ヮ 一 ドの各々 は 7 2 ビ ッ ト か らな る。 従って、 特定の 1 つの ヮ ー ド、 例えば図中点線で示したヮ 一 ド 2 3 が、 ECC 論理回路 1 2 ( 第 1 図参照 ） 内で行なわれ る各操作毎に処理されるべき デー タ単位と な る。
本発明に よ る交替 ビ ッ ト メ モ リ 1 2 1 ( 第 1 図参 照 ） は、 1 以上の交替ビ ッ ト メ モ リ か らな る。 本実
Figure imgf000013_0001
施例では、 メ モ リ 1 1 における第 0 〜第 7 1 ビ ッ ト が、 6 個にダ ル プ分けされる。 すなわち G O ( 第 0 〜第 1 1 ビ ッ ト ） 、 G 1 ( 第 1 2 〜第 2 3 ビ ッ ト） G 2 ( 第 2 4 〜第 3 5 ビ ッ ト ） 、 G 3 ( 第 3 6 〜第 4 7 ビ ッ ト ） 、 G 4 ( 第 4 8 〜第 5 9 ビ ッ ト ） およ び G 5 ( 第 6 0 〜第 7 1 ビ ッ ト ） である。 従って、 これらのグループ G O 〜 G 5 に対して、 それぞれ交 替ビ ッ ト メ モ リ 1 2 1 - 0 〜 1 2 1 - 5 が割 ]? 当て られる 。 これ ら交替ビ ッ ト メ モ リ （ 1 2 1 - 0 〜 1 2 1 - 5 ) の各々 は、 1 ビ ッ ト 幅 （ 第 2 図中の w 1 ビ ッ ト " 参照 ） 且つ 6 4 K ビ ッ ト 長 （ 第 2 図中 の " 6 4 K ビ ッ ト " 参照 ） で構成される。 従って、 メ モ リ 1 1 が 6 4 K ワー ドに対応するア ド レ スを有 する こ とか ら、 交替ビ ッ ト メ モ リ 1 2 1 - 0 -121 - 5の各々 は、ァ ド レ ス ビ ッ ト の中の 1 ビ ッ ト であ つ て且つグ ル ー ： 7° G 0 〜 G 5 内の対応する 1 グ ループ に含ま れる 6 4 K ヮ 一 ドを、 交替可能とする。 か く して、 交替ビ 'ソ ト メ モ リ 1 2 1 - 0 〜 1 2 1 - 5 の 各々 は、 ク、ル一 プ G 0 〜 G 5 中の対応する 1 ク、ルー プ内に出現する メ モ リ 1 1 内のハー ドエ ラ ー ビ ッ ト を交替する よ う に機能する 。
第 1 図に示したエ ラ ー訂正シ ス テ ム 1 2 の詳細は 第 3 図に示されている。 第 3 図において、 一点鎖線 の領域 1 2 2 , 1 2 3 お よび 1 2 4 は、 それぞれ、 第 1 図に示した ECC 論理回路 1 2 2 、 ス ィ ツ チ ン グ . 回路 1 2 3 お よび訂正制御回路 1 2 4 に相当する。 さ らに、 信号ラ イ ソ ( L 3 ― 0 ， L 3 - 1~L 3 - 11) ( L 4 - 0 ， L 4 - 1 〜： L 4 - 1 1 ) , ( L 5 - 0 , L 5 - 1 〜： L 5 - 1 1 ) , ( L 6 0 , L 6 - 1 〜
L 6 - 1 1 ) ぉ よび （ L 7 - G 0 , L 7 - D ) は、 それぞれ第 1 図において布線されている信号ラ イ ン L 3 ， L 4 , L 5 , L 6 お よび L 7 に相当する。 お、 第 3 図の構成は、 交簦ビ ッ ト メ モ リ 1 2 1 - 0 〜 1 2 1 - 5 ( 第 2 B 図参照 ） の う ちの 1 つ、 例え ばグ ループ G 0 ( 第 2 B 図参照 ） に割 ]) 当て られた メ モ リ 1 2 1" - 0 に関 してのみ示されたも のである こ と を了解されたい。 それゆえ、 も しエ ラー訂正シ ス テ ム 1 2 ( 第 1 図参照 ） が 5： ( k は正の整数 ） 個 の交替ビ ッ ト メ モ リ を含むとするな らば、 第 3 図に 示したの と 同一構成の も のが k 個採用されなければ
¾ ら ¾い 。 第 3 図におい て、 グ ル ー プ G O の メ モ リ 1 1 - G 0 は、 その中に 1 1 のメ モ リ ビ ッ ト（0) ， （1) 〜(^を含み、 これ らは第 2 B 図に示 した第 0 〜第 11 ビ ッ 卜 に対応する。 グループ G O の メ モ リ 1 1 - G 0 は交替ビ ッ ト メ モ リ 1 2 1 - 0 と連係動作する。 信 号ラ イ ン L 3 - 0 , L 3 - 1 〜 L 3 - 1 1 を介して
ECC 論理回路 1 2 2 か ら転送された書込みデータは ス ィ ツ チン グ回路 1 2 3 を通過して、 信号ラ イ ン
ΟΜΡΙ
ノ. V/IPOリ . *
¾¾ΑΤ10 L 5 - 0 , L 5 - 1 〜： L 5 - 1 1 を介しメ モ リ 11 - G 0 に供給される。 信号ラ イ ン L 7 - 0 , L 7 一 1 〜 L 7 - 1 1 上を転送された交替ビ グ ト 選択信号の 1 つに よ っ て、 ANDゲー ト 3 0 — 0 , 3 0 - 1 〜
3 0 - 1 1 の 1 つが開成されたと き、 前記書込みデ ータ の 1 つは、 今交替ビ ッ ト選択信号に よ っ て開成 された ANDゲー ト お よび 0 Rゲー ト 3 1 を介 して、 交簪ビ ッ ト メ モ リ 1 2 1 - 0 に供給される。 ラ イ ン L 7 - 0 , L 7 - 1 〜 L 7 - 1 1 上を転送された交 替ビ ッ ト 選択信号は、 ラ イ ン L 4 - 0 , L 4 - 1 〜
L 4 - 1 1 上を転送された読出 しデー タ の読出 し操 作中において ECC 論理回路 1 2 2 がビ ッ ト エ ラーを 検出 した場合、 メ モ リ ビ ッ ト （ （0) ， （1)〜 W ) を交替 ビ ッ ト メ モ リ に切 ]? 換えるため、 該 ECC 論理回路
1 2 2 よ ！？送出される。 も し ビ ッ ト エ ラーが-メ モ リ ビ ッ ト （1)で発生したとする と、 論理 " 1 " の交替ビ ッ ト 選択信号はラ イ ン L 7 - 1 を通 して供給される。 —方、 読出 し操作中にあ っ ては、 こ の読出 しデー タ は、 O Rゲー ト 3 4 - 0 , 3 4 - 1 〜 3 4 〜 ： 1 1 , 信号ラ イ ン ： L 4 - 0 ， L 4 - 1 〜 L 4 〜 1 1 および ECC 論理回路 1 2 2 を介 して CPU ( 第 1 図の 1 3参 照 ） に供給される。 この場合、 O R ゲー ト 3 4 - 0 , 3 4 - 1 〜 3 4 - 1 1 の各 々 は、 対応する メ モ リ ビ y ト （ （0) , (1)〜（！ $ ) らのデータ か又は、 0 Rゲ一
_ OMPI · ト 3 7 を経由 した交替ビ ッ ト メ モ リ 1 2 1 - 0 か ら のデー タかの ずれかを送出する。 も し、 例えばメ モ リ ビ ッ ト （1)にエ ラ一 ビ ッ ト を含むとすれば、 ラ イ
ン L 7 一 1 に論理 " 1 " の交替ビ ッ ト 選択信号が送
出され、 従っ て AND グー ト 3 2 - 1 は開成せず、AND ゲー ト 3 3 - 1 が開成する 。 この結果、 メ モ リ 121
- 0 か らのデータが運択され、 O Hグー ト 3 7 を介
して、 O R ゲ一 ト 3 一 1 に供給される。 か く して、 ビ ッ ト エ ラ ーを含むメ モ リ ビ ッ ト （1)のデー タ が 0 H
3 4 - 1 よ ]? 出力される こ と が防止される。 論理
" 1 " の交替ビ ッ ト 選択信号 （ エ ラ ー位置信号 ） が
ラ イ ン L 7 - 1 にのみ送出されるか ら、 AND ゲ一 ト
3 2 ― 1 以外の AND ゲー ト 3 2 - 0 〜 3 2 - 1 1 は
開成される。 従って、 メ モ リ ビ ッ ト （1)か らのデータ
以外のデータ群はメ モ リ 1 1 G O か ら送出される
こ と に る。
交替ビ ッ ト メ モ リ 1 2 1 - 0 についてみる と、 該
メ モ リ 1 2 1 - 0 はその中に訂正されたデータ をス
ト ァする こ とが必要であ る。 すなわち、 訂正された
データは、 も しハー ドエ ラーが ¾かったと した ら メ
モ リ ビ ッ ト （ （0) , (1)〜な ) における当該ビ ッ ト にス
ト ァされて たであろ う データ と 同 じでなければな
ら 。 従っ て、 交替ビ ッ ト メ モ リ に訂正デー タ を
ス ト アするため、 メ モ リ ビ ッ ト （ （0) , (1)〜な ) か ら
O PI
Λ,― WIPO―
* 交替ビ ッ ト メ モ リ への切換え操作が完了 した後、 バ リ デ一 シ ヨ ン操作が実行されなければ らない。 こ のパ リ デ一 シ ヨ ン操作は ECC論理回路 1 2 2 に よ つ て 自動的に実行される。 ビ ッ ト エ ラ一が例えばメ モ リ ビ ッ ト （1)において発生した場合、 メ モ リ ビ ッ ト（1) は交眷ビ ッ ト メ モ リ 1 2 1 - 0 に切 ])換え られる。 そして、 メ モ リ ビ ッ ト（1)を除 く メ モ リ ビ ッ ト群（0) (^カ らのデータ な らびに交替ビ ッ ト メ モ リ 1 2 1 - 0 か らのデータが、 O R ゲー ト 3 4 - 0 , 3 4 - 1 ~ 3 4 - 1 1 か ら送出される。 上記デー タ な らびにグ ループ G 1 G 5 に対応するデータは、 完全な構成 ワー ド （ 第 2 B 図の 2 3 ) を形成して、 ECC 論理回 路 1 2 2 に供給される。 この場合、 メ モ リ 1 2 1 - 0 のデー タ の論理は不明である。 と ころが、 ECC 論理 回路 1 2 2 は、 エ ラー訂正コー ドを用いて、 該メ モ リ 1 2 1 - 0 のデータ が正しいか否か判別する こ と カ でき る。 さ らに、 も しメ モ リ 1 2 1 - 0 にス ト ア されていたデータが正し く な な らば、 このエ ラー 訂正コ ー ドを用いて該メ モ リ 1 2 1 - 0 のデータ を 訂正する こ と ができ る 。 その後、 訂正されたデータ がメ モ リ 1 2 1 - 0 に再書込みされ、 こ こにパ リ デ ー シ ヨ ン操作が完了する。
既述 した よ う に、 ソ フ ト エ ラ一の発生頻度は
ドエ ラ 一のそれに比 して相当高いので、 前記パ リ デ
OMPI ー シ ヨ ン操作中に 2 ビ ッ ト エ ラーが発生するであろ う こ と は十分考え られる。 も しこの よ う な事態が起 る とすれば、 ECC 論理回路は 2 ビ ッ ト エ ラ一に関 し てその発生のみを検出するに止ま るか ら、 最早叙上 のパ リ デ— シ ョ ン操作は遂行不能と ¾ る 。 然 しなが ら、 本発明に よ る と、 その よ う ¾ 2 ビ ッ ト エ ラーが 発生したと して も、 エ ラー訂正シ ス テ ム 1 2 は HU §己 パ リ デー シ ヨ ン操作を遂行可能である。 その理由は 次の と お ]) であ る。 パ、 リ デー シ ヨ ン操作中に 2 ビ ッ ト エ ラ一が発生したとする と、 該 2 ビ ッ ト エ ラ ーの う ち 1 ビ ッ ト エ ラーは交替 ビ ッ ト メ モ リ か ら生成さ れたも のである可能性が十分大である。 それゆえ、 CPU 1 3 ( 第 1 図 ） 若 し く はサー ビ スプ ロ セ ッ サ ( 図示せず ） の助けを借 ]) て、 交替ビ ッ ト メ モ リ か らの出力デー タ の論理を強制的に且つ順番に " 1 " 又は " 0 " に設定したとすれば、 ECC 論理回路 1 2 2 の 1 ビ ッ ト 訂正操作機能に よ ]? 、 前記 2 ビ ッ ト エ ラ を ビ ヅ ト エ ラーに レ ベ ルダ ウ ン し得る可能性は 十分大であ る。 第 3 図を参照する と、 パ リ デー ン ョ ン操作中に 2 ビ ッ ト エ ラ ーが発生した場合、 訂正制 御回路 1 2 4 には ECC 論理回路 1 2 2 よ ヽ エ ラー 位置信号が与え られる。 も し こ のエ ラ 一位置信号が メ モ リ 1 1 - G 0 の メ モ リ ビ ッ ト （1)を表示 していた とする と、 論理 " 1 " のゲー ト 制御信号が Λ L 7 - G 0 に送出される。 それゆえ、 AJNTD グー ト 35 は閉成され、 同時に AND ゲー ト 3 6 は開成される。
次に、 O Rゲー ト 3 7 か らの出力データ は、 信号ラ イ ン L 7 - D の出力に よ ]? 、 強制的に論理 又 は β 0 " に設定される。 既述の とお ]?、 バ リ デー シ ヨ ン操作中における前記 2 ビ ッ ト エ ラ 一の う ちその
1 つは O Rゲー ト 3 7 か らの出力データ に起因する 可能性が十分大であるか ら、 該 0 R ゲー ト 3 7 か ら の論理を適当に β 1 " 又は " 0 " とすれば、 ECC 論 理回路 1 2 2 は 2 ビ ッ ト エ ラ ーを 1 ビ ッ ト エ ラ ーに レ ベ ル ダ ウ ン し得る。 その後、 訂正デー タ 力 、 メ モ リ ビ ッ ト（1)を除 く メ モ リ ビ ッ ト （0)〜(^ らびに交替 ビ ッ ト メ モ リ 1 2 1 - 0 に再書込みされる。
ゲー ト 3 5 , 3 6 お よび 3 7 についてみる と、 そ の搆成は第 3 図の場合に限 らず他の溝成とする こ と も でき る。 これについては後に第 5 図を参照 して説 明する。
訂正シ ス テ ム 1 2 の動作は、 第 4 Α , 4 Β および
4 C 図に表わ したフ ロ ー チ ヤ 一 ト か ら明 らかと るろ う 。 メ モ リ 1 1 ( 第 1 図 ） に 1 ビ ッ ト若し く はそれ 以上の ビ ッ ト エ ラ ーが発生したと き 、 ECC 論理回路
1 2 2 ( 第 1 図お よび第 3 図 ） は、 その ビ ッ ト エ ラ
—を検出する （ ス テ ッ プ①の η メ モ リ エ ラ ー検出 " 参照 ） 。 次に、 ECC 論理回路 1 2 2 は、 そのエ ラ 一 ΟΜΡΙ
、 ft WiP。 が 1 ビ ッ ト エ ラ 一か否かを識別する （ ス テ ッ プ③の Λ 1 ビ ッ ト エ ラ ー力 ？ " 参照 ） 。 も しその識別結果 が Ν Ο " であれば、 そのエ ラ ーは 2 ビ ッ ト エ ラ 一 て'あ る。 ECC 論理回路 1 2 2 はその よ う る 2 ビ ッ ト エ ラ 一の訂正ができ ないから、 ア ラ ー ム を発生する ( ス テ ッ プ③の " ア ラ ー ム発生 " 参照 ） 。 逆に、 前 記の識別結果が " YES " であれば、 ECC 論理回路は その 1 ビ ッ ト エ ラ ーを訂正 し、 引き 続いてその訂正 デ ー タ を、 当該 1 ビ ッ ト エ ラ ーに対応する メ モ リ セ ルに再書込みする （ ス テ ッ プ④の β 1 ビ ッ ト エ ラ ー 訂正お よ び訂正デー タ の再書込み " 参照 ） 。 そして ECC 論理回路は、 再び、 当該メ モ リ セ ル の デ ー タ を メ モ リ 1 1 の対応ア ド レ ス よ 読み出す （ ス テ ッ プ ⑤の 11 再読出 し " 参照 ） 。 それゆえ、 ECC 論理回路 は、 既に再書込みされていたデー タ に含ま れるエ ラ 一の発生を検出する こ と にるる （ ス テ ッ プ⑥の β 1 ビ ッ ト エ ラ ーか ？ " 参照 ） 。 こ こで次の こ と を想起 すべき であ る 。 ソ フ ト エ ラ 一 と い う のは同一のメ モ リ セ ル において繰 ]?返すこ と のないェ ラ ーであるか ら、 も し前述の 1 ビ ッ ト エ ラ ーがソ フ ト エ ラ 一に起 因する も のであれば、 その よ う な 1 ビ ッ ト エ ラ 一は 前述したス テ ッ プ④で実行された再書込み操作に よ 消去されている答であ る。 別言すれば、 も し該 1 ビ ッ ト エ ラ ー が ソ フ ト エ ラ ー に よ る も ので く 、ハー
O PI ドエ ラ 一に よ る も のであ る とすれぱ、 該ステ ッ プ④ の再書込み操作に拘わ らず、 該 1 ビ ッ ト エ ラ ーは依 然と して維持されたま ま と る。 すなわち、 も しス テ ツ プ⑥の結果が β YES " らば当該 1 ビ ッ ト エ ラ 一は ドエ ラ 一に よ る も のである と い う結論が得 られる 。 他方、 その ス テ ッ プ⑥の結果が w N O " で あれば、 当該エ ラ ーは 2 ビ ッ ト 以上エ ラ ーか又は β エ ラ 一 ¾ し " であ る 。 こ の判別はス テ ッ プ⑦の κ 2 ビ ッ ト 以上エ ラ 一か ？ " に よ っ てなされる。 も しス テ ッ プ⑦の結果が Λ Ν Ο " であれば、 当該 " ェ ラ ーな し " は ソ フ ト エ ラ ーの修正を したと い う こ と に る る 。 こ の ソ フ ト エ ラ 一は、 ス テ ッ プ⑧でエ ラ ー が訂正された こ と が表示される。 か く して、 ステ ツ プ②〜⑦に よ ])規定されるプ ロ セ ス 〔I〕は、 ドエ ラ ー又は ソ フ ト エ ラ 一識別プ ロ セ ス と称する こ と が で き る 。
ス テ ッ プ⑥の結果が YES " と る る と 、 前述した、 メ モ リ 1 1 カ ら交眷 ビ ッ ト メ モ リ 1 2 1 ( 第 1 図 ） への切換え操作がなされる （ ステ ツ プ⑨の 交替メ モ リ への切換え " 参照 ） 。 力 く して、 プ ロ セ ス 〔U〕 においては、 ー ドエ ラ 一を有する欠陥メ モ リ セ ル が、 対応する交簪ビ ッ ト メ モ リ に よ ]?交替せしめ ら れる。 その後、 前述したバ リ デ 一 シ ヨ ン操作を行 う ためのプ ロ セ ス 〔ΠΙ〕 が遂行される。 こ の 〔ΠΙ〕 は、 訂正データ を対応する交替ビ ッ ト メ モ リ-に ス ト ア す るためのプ ロ セ スである。 β 訂正デ ー タ " と は、 も しこのメ モ リ セ ル に ハ ー ド エ ラ 一がなかった と した ら ス ト 了されていたであろ う デー タ の こ と を意味す る。
プロ セ ス 〔m〕 において、 初めに、 交替ビ ッ ト メ モ リ か らの出力デー タ の論理が強制的に Λ 0 " に設定 される （ ス テ ツ 7° © の 交替メ モ リ の出力を論理 Λ 0 " にセ ッ ト ：) 。 この論理 β 0 " は、 第 3 図において示 した前述の信号 ラ ィ ン L 7 - D か ら送 出される。 次に、 該欠陥 メ モ リ -k ノレに対応するァ ド レ ス に おけるデ—タ が ECC 論理回路に よ っ て読出さ れる （ ス テ ツ プ @ の w データ の読出 し " 参照 ） 。 こ こで次の こ と を想起すべき で ¾ る。 するわち、 ソ フ ト エ ラ 一はハ一 ドエ ラ ーに比 して極めて頻繁に発 生するか ら、 ソ フ ト ェ ラ ーがこのプ ロ セ ス 〔II〕 のバ リ デ一 シ ヨ ン操作中に も発生する であろ う 、 とい う こ と であ る 従つて、 次のス テ ッ プ © が重要と ¾ る。 し 1 ビ ッ 卜 ドエ ラ 一に対 して この よ う な ソ フ ト ェ ラ 一が重畳したとする とヽ 2 ビ ッ ト エ ラ ー と な るであろ う 。 も しス テ ッ プ の結果が " N O " であ るな らぱ、 その よ う ソ フ ト エ ラ 一は発生して い い とい う こ と に る。 そ して、 該 1 ビ ッ ト ノ、 一 ドエ ラ 一は訂正され、 この訂正デー タ は対応する交 替 ビ ッ ト メ モ リ に再書込みさ れる （ ス テ ッ プ @ の κ 1 ビ ッ ト エ ラ ーの訂正お よび訂正デー タ の再書込 み " 参照 ） 。
ス テ ッ プ ά に戻る と、 こ の ス テ ッ プ @ の結果 が Λ YES " である と する と、 バ リ デー シ ヨ ン操作中 に 2 ビ ッ ト エ ラ 一が発生 している と う こ と にる る この場合は、 該 2 ビ ッ ト エ ラ ーの う ちの 1 つはステ ツ プ @ でセ ッ ト された固定の論理 ¾ 0 * に起因す る も のであ ]? 又残 ]3 の 1 つはソ フ ト エ ラ ーに起因す る も のであろ う 。 する と、 交替ピ ッ ト メ モ リ の論理 は、 今度は先の Λ 0 " か ら 1 " へと 変更される ( ス テ ッ プ @ 参照 ） 。 こ の論理 " 1 " は第 3 図に 示した前述の信号 ラ イ ン L 7 - D から供給される。 そとで、 ECC 論理回路は欠陥メ モ リ に対応するア ド レ ス か らデー タ を読み出す （ ス テ ッ プ @ の デ一 タ の読出 し " 参照 ） 。 こ の ス テ ッ プ （¾ における読 出 し操作において、 も し ECC 論理回路が、 2 ビ ッ ト エ ラ 一の い こ と を検出する と （ ス テ ッ プ d¾ の « 2 ビ ッ ト エ ラ 一か ？ " の " N O " 参照 ） 、 対応す る交替ビ ッ ト メ モ リ に ス ト ア さ れるべき デー タ の論 理は Λ 1 " である と い う こ と にな る。 か ぐ して、 2 ビ ッ ト エ ラ ーは 1 ビ ジ ト エ ラ ^と レ ベル ダ ウ ンせ しめ られる。 この場合、 こ の 1 ビ ッ ト ヱ ラ ーは ソ フ ト エ ラ ー であ る 。 こ のため、 こ の 1 ビ ッ ト ソ フ ト ェ ラ ーはス テ ッ プ © の再書込み操作に よ ]) 簡単に消 去される。 おこのス テ ッ プ © は前述のス テ ッ プ
@ と 同 じである。 これとは逆に、 も しス テ ッ プ @ の結果が w YES " であ る と、 既にス テ ッ プ @ にお いて検出された 2 ビ ッ ト エ ラ ーは、 2 ビ ッ ト ソ フ ト エ ラ ーか若し く は 1 ビ ッ ト ソ フ ト エ ラ 一 と交替ビ ッ ト メ モ リ で交替せしめ られている メ モ リ セ ル以外の メ モ リ セ ル で生にている ビ ト ドエ と の 組み合わせ よ ]? る る 2 ビ ッ ト エ ラ ーかのいずれかで ある。 この場合、 ECC 論理回路に と ってこの よ う な 2 ビ ッ ト エ ラ 一を訂正する こ と は不可能である。 本 発明のエ ラ 一訂正シ ス テ ム に お い ては、 ECC 論理回 路自 身が 2 ビ ッ ト エ ラ 一を訂正でき いに も拘らず、 該シ ス テ ム が、 該 2 ビ ッ ト エ ラ ー の 1 つを、 交替ビ y ト メ モ リ の出力において論理 " 1 " 又は " 0 " に 選択的に設定する こ と に よ ]? 、 当該 2 ビ ッ ト エ ラ ー の 1 つを訂正可能と する。 .も し、 2 ビ ッ ト エ ラ ーの も う —方がソ フ ト エ ラ ーであれば、 この ソ フ ト エ ラ 一は、 訂正デ ー タ の再書込み操作に よ っ て、 簡単に 消去可能である。 ス テ ッ プ @ に戻る と、 も し該 ス テ ツ プ @ の結果が Λ TES " であ るな らぱ、 処理は ス テ ッ プ③へ移 ]? 、 ア ラ ー ム が発生される 。
叙上 の シ ー ケ ン ス 、 するわちス テ ッ プ 〜 @ 又はス テ ッ プ do) 〜 @ そ して Q^} 〜 @ は、 全ァ ド レ ス に亘って ^えば 64， 0 0 0 回 （ 第- 2 B 図の 6 4 K ワ ー ド参照 ） 、 ステ ッ プ ） （ β ノ リ デ 一 シ ヨ ン 終了か ？ " ：） お よ びス テ ッ プ @ ( " メ モ リ ァ ド レ ス の更新 " ） を通じて繰！） 返し実行される 。 ステ ツ プ @ の結果が " YES " であ る と、 バ リ デ 一 シ ヨ ン 操作は完了 し、 ス テ ツ プ @) が開始する 。 該ステ ツ プ @ ( " 交替メ モ リ の解除 " ） においては、 固定 の論理 0 " ( ス テ ッ プ @ ：) 又は固定の論理 Λ1" ( ス テ ッ プ @ ) を解除する。 すなわち、 第 3 図を 参照する と 、 信号 ラ イ ン ： L 7 - G 0 の論理を 1 " か ら " 0 " へ変更する。 交蒈ビ ッ ト メ モ リ の解除後 は、 ス テ ッ プ③に移 ])、 通常の読出 しお よび書込み 操作が開始する。
第 3 図に示 したゲー ト 3 5 , 3 6 お よび 3 7 の構 成は、 第 5 図に示す如き 別の構成で置き換えて も 良 い。 ゲー ト 3 5 ， 3 6 お よ び 3 7 の構成に よれば、 論理 " 1 " 又は " ^ 0 " の信号は、 信号 ラ イ ン L 7 - D を通 して、 外部よ 与え られる。 然しながら、 第 5 図の構成に よれば、 この よ う 論理 ¾ 1 " 又は n 0 " の信号は、 交替ビ ッ ト メ モ リ の出力デ ー タそ の も の とする こ と ができ る。 するわち、 この よ う る 信号は EOR ( Exclusive O R ： イ ク ス ク ル 一 シ ブ オ ア ） ゲ 一 ト 5 1 カ ら送出される。 こ の EOR ゲ一 ト 5 1 は、 第 3 図のメ モ リ 1 2 1 - 0 の出力データ と
Y/IFO 第 3 図の信号 ラ イ ン L 7 - G 0 か らのゲ一 ト 制御信 号の双方を受信 る。 こ のゲ一 ト 5 1 の出力は第 3 図の信号ラ ィ ン L 1 0 へ印加される。 該 EOR ゲ一 ト 5 1 は、 イ ン バー タ 5 2 , 5 3 、 AND ゲ一 ト 5 4 ， 5 5 お よ び 0 Rグ一 ト 5 6 か ら構成する こ とができ る 。 も しゲー ト 制御信号が論理 ¾ 0 " であ る ¾ らば、 メ モ リ 1 2 1 - 0 の出力 デ ー タ その も のカ 、 AND ゲ — ト 5 4 を介 して 0 R ゲー ト 5 6 か ら出力される この場合、 も し 理回路 1 2 2 ( 第 1 図お よ び 第 3 図 ） が依然と して 2 ビ ッ ト エ ラ ーを検出 してい る な らぱ、 今度はゲ一 ト 制御信号は論理 " 0 " か ら 1 " へと変更される。 する と、 メ モ リ 1 2 1 - 0 の反転した出力デー タ が、 イ ン パー タ 5 2 お よ び
AND ゲー ト 5 5 を介 して、 O R ゲー ト 5 6 よ 出力 される。
以上図面を も とに説明 したと お ]? 、 n ビ ッ ト のハ - ドぉ よ び ソ フ ト エ ラ ー訂正な らびに （ n + 1 ) ビ ッ ト のハー ドお よ び ソ フ ト エ ラ 一検出 しかでき ない
ECC 論理回路を採用 して るに も拘 らず、 （ n + 1 ) ビ ッ ト のノ、 — ドお よ び ソ フ ト ェ ラ 一訂正シ ス テ ム カ 実現される。
O PI _ 、 θ

Claims

求 の 範 囲
1. メ モ リ と CPU ( セ ン ト ラ ル プ ロ セ ッ シ ン グ ュニ ッ ト ） と の間に配置されていて且つ ECC ( ェ ラ 一訂正コ ー ド ） 論理回路を備え、 n ( n は正の整数） ビ ッ ト エ ラ 一を訂正する と共に （ n + 1 ) ビ ツ ト ェ ラ ーを検出可能なエ ラ 一訂正シ ス テ ム で あ っ て ：
前記メ モ リ 内に生 じたエ ラ ーが、 ソ フ ト エ ラ ーか ハー ドエ ラ ーかを識別する第 1 の手段 と ； 前記ハー ドエ ラ ーを生 じている、 前記メ モ リ 内の メ モ リ セ ル に関するデ ー タ を ス ト ァする第 2 の手段 と ί
前記第 1 の手段を用いてハ ー ドエ ラ 一であ る と 識 別された場合、 前記欠陥 メ モ リ セ ル .を前記第 2 の手 段へ切 ]?換える第 3 の手段と ；
前記第 2 の手段にス ト アされるデー タ に対してバ リ デー シ ョ ン操作を加える第 4 の手段と、 を有 して る る こ と を特徵とするエ ラ ー訂正シ ス テ ム 。
2. 前記エ ラ ー訂正シ ス テ ム が、 前記パ、 リ デー シ ヨ ン操作中において （ η + 1 ) ビ ッ ト エ ラ ーが発見 された場合に、 その （ η + 1 ) ビ ッ ト エ ラ ーを前記 ECC論理回路を用いて η ビ ッ ト エ ラ ーに レ ベ ルダ ウ ンせしめる第 5 の手段をさ らに有する請求の範囲第 1 項記載のエ ラ 一訂正シ ス テ ム 。
3. 前記第 1 の手段は、 前記 ECC 論理回路を用い
OIA
、 ν ι? て ソ フ ト 又はハ ー ド エ ラ 一 に係る訂正デ ー タ を生成 し、 さ ら に ソ フ ト 又はハ ー ド エ ラ ーの発生 して る メ モ リ セ ル に対 して該訂正デー タ を再書込み し、 次 にその再書込みされたデー タ を該メ モ リ セ ルか ら再 読出 し し、 も し ECC 論理回路が、 その第 2 番 目 の読 出 しデー タ が依然エ ラ ー を含んでいる こ と を検出す る と 、 前記第 1 の手段は当該エ ラ 一がハー ド エ ラ ー であ る も の と 識別 し、 他方、 も し ECC 論理回路がそ の第 2 番 目 の読出 しデー タ にはエ ラ 一を含んでい い こ と を検出する と 、 該第 1 の手段は ソ フ ト エ ラ ー の発生を識別する請求の範囲第 1 項記载のェ ラ —訂 正シ ス テ ム 。
4. 前記第 2 の手段が、 前記 メ モ リ 内の欠陥 メ モ リ セ ル と交替可能な 1 又はそれ以上の交替 ビ ッ ト メ モ リ か ら な る請求の範囲第 1 項記載のェ ラ 一訂正 シ ス テ ム 。
5. 前記 メ モ リ を溝成する k ( k は正の整数 ） ヮ ー ド の各 々 が複数のグ ルー プに区分さ れ、 前記交替 ビ ト メ モ リ は これ らグ ルー プにそれぞれ割 ]? 当て られ、 これ ら交眷 ビ ッ ト メ モ リ の各 々 は 1 ビ ッ ト 幅 且つ k ビ ッ ト 長を も っ て形成される請求の範囲第 4 項記載のェ ラ ー訂正 シ ス テ ム 。
6- 前記第 3 の手段は、 第 1 お よ び第 2 の ス イ ツ チ ン グゲー ト 力 ら 、 且つ これ ら ス ィ ッ チ ン グゲ一 ト は ビ ッ ト 対応で配列されてお ]) 、 該第 1 の ス イ ツ チ ングゲー ト の各 々 は、 その第 1 入力において、 前 記 ECC 論理回路か ら の書込みデ ー タ を受信 し、 そ し てその第 2 入力において、 該 ECC 論理回路か ら のェ ラ ー位置表示信号を受信 し、 そ して、 該エ ラ ー位置 表示信号に よ って指定さ れた 1 つの前記第 1 の ス ィ ツ チ ン ク、 ゲ ー ト は前記交替 ビ ッ ト メ モ リ への書込み デー タ を転送可能であ ]? 、 他方、 前記第 2 の ス イ ツ チ ングゲー ト の各 々 は、 その第 1 入力において、 前 記 メ モ リ か らの読出 しデ ー タ を受信 し、 又、 その第 2 入力において、 前記交替 ビ ッ ト メ モ リ に ス ト 了さ れている デー タ を受信 し、 その第 3 入力において、 前記エラ ー位置表示信号を受信 し、 該エ ラ ー位置表 示信号に よ っ て指定された 1 つの該第 2 の ス ィ ツ チ ン ググー ト は前記 ECC 論理回路か らの読出 しデー タ を転送可能であ る請求の範囲第 1 項記載の ェ ラ ー訂 正シ ス テ ム 。
7. 前記第 4 の手段は訂正制御回路か ら ]? 、 該 訂正制御回路は前記 ECC 論理回路 と 違係動作する と 共に前記第 3 の手段を制御 し、 該第 4 の手段は、 ハ - ドエ ラ 一に係る訂正デー タ を前記第 2 の手段に ス ト 了する よ う に機能する請求の範囲第 1 項記載のェ ラ ー訂正シ ス テ ム 。
8. 前記第 5 の手段は、 前記 ECC 論理回路の助け を借 て前 I己 n + 1 ) ビ ッ ト エ ラ ーを n ビ ッ ト ェ ラ ー に レ ペ ルダ ウ ンするま で、 論理 " 0 " および
を前記第 2 の手段の出力において設定可能で ある 3 求の範囲第 2 項記載の エ ラ ー訂正シ ス テ ム 。
9. Bd Bra S ^ 0 " お よび 1 " が外部から前記 第 2 の手段の出力に供給される請求の範囲第 8 項記 载のェ ラ ー訂正シ ス テ ム 。
1 0. 前記論理 0 " お よび w 1 " 力 、 EOR ( イ ク ス ク ノレ ー シ ブ 才 ァ ） ゲ ー ト を用いて前記第 2 の手 段の出力デ ー タ その も の の論理に よ っ て又はこれを 反転した論理に よ つ て生成される請求の範囲第 8 項 記載のエ ラ 一訂正シ ス テ ム
ΟΜΡΙ
' V IPO ，
PCT/JP1980/000199 1979-08-31 1980-08-29 Error correction system WO1981000641A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE8080901621T DE3072083D1 (en) 1979-08-31 1980-08-29 Error correction system
AU62261/80A AU530666B2 (en) 1979-08-31 1980-08-29 Error correction system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP79/111152 1979-08-31
JP54111152A JPS6051749B2 (ja) 1979-08-31 1979-08-31 エラ−訂正方式

Publications (1)

Publication Number Publication Date
WO1981000641A1 true WO1981000641A1 (en) 1981-03-05

Family

ID=14553772

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1980/000199 WO1981000641A1 (en) 1979-08-31 1980-08-29 Error correction system

Country Status (7)

Country Link
US (1) US4394763A (ja)
EP (1) EP0034188B1 (ja)
JP (1) JPS6051749B2 (ja)
AU (1) AU530666B2 (ja)
CA (1) CA1165893A (ja)
DE (1) DE3072083D1 (ja)
WO (1) WO1981000641A1 (ja)

Families Citing this family (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57150197A (en) * 1981-03-11 1982-09-16 Nippon Telegr & Teleph Corp <Ntt> Storage circuit
US4450559A (en) * 1981-12-24 1984-05-22 International Business Machines Corporation Memory system with selective assignment of spare locations
US4458349A (en) * 1982-06-16 1984-07-03 International Business Machines Corporation Method for storing data words in fault tolerant memory to recover uncorrectable errors
US4562576A (en) * 1982-08-14 1985-12-31 International Computers Limited Data storage apparatus
US4506364A (en) * 1982-09-30 1985-03-19 International Business Machines Corporation Memory address permutation apparatus
JPS59117800A (ja) * 1982-12-25 1984-07-07 Fujitsu Ltd バツフア・ストレ−ジの１ビツトエラ−処理方式
JPS59165300A (ja) * 1983-03-10 1984-09-18 Fujitsu Ltd メモリ障害訂正方式
US4608687A (en) * 1983-09-13 1986-08-26 International Business Machines Corporation Bit steering apparatus and method for correcting errors in stored data, storing the address of the corrected data and using the address to maintain a correct data condition
US4625312A (en) * 1983-10-06 1986-11-25 Honeywell Information Systems Inc. Test and maintenance method and apparatus for investigation of intermittent faults in a data processing system
US4544850A (en) * 1983-12-05 1985-10-01 Gte Automatic Electric Incorporated Race condition mediator circuit
US4646312A (en) * 1984-12-13 1987-02-24 Ncr Corporation Error detection and correction system
US4654847A (en) * 1984-12-28 1987-03-31 International Business Machines Apparatus for automatically correcting erroneous data and for storing the corrected data in a common pool alternate memory array
JPS61264599A (ja) * 1985-05-16 1986-11-22 Fujitsu Ltd 半導体記憶装置
JPS623499A (ja) * 1985-06-28 1987-01-09 Mitsubishi Electric Corp 半導体メモリ装置
US4710934A (en) * 1985-11-08 1987-12-01 Texas Instruments Incorporated Random access memory with error correction capability
US4719627A (en) * 1986-03-03 1988-01-12 Unisys Corporation Memory system employing a low DC power gate array for error correction
JPS6324428A (ja) * 1986-07-17 1988-02-01 Mitsubishi Electric Corp キヤツシユメモリ
US5128943A (en) * 1986-10-24 1992-07-07 United Technologies Corporation Independent backup mode transfer and mechanism for digital control computers
JPS63245529A (ja) * 1987-03-31 1988-10-12 Toshiba Corp レジスタ退避復元装置
US4980850A (en) * 1987-05-14 1990-12-25 Digital Equipment Corporation Automatic sizing memory system with multiplexed configuration signals at memory modules
US4955024A (en) * 1987-09-14 1990-09-04 Visual Information Technologies, Inc. High speed image processing computer with error correction and logging
US4931990A (en) * 1987-11-19 1990-06-05 Bruce C. Perkin Hardened bubble memory circuit
JPH0290816A (ja) * 1988-09-28 1990-03-30 Hitachi Ltd 誤り訂正方法および回路
US5199033A (en) * 1990-05-10 1993-03-30 Quantum Corporation Solid state memory array using address block bit substitution to compensate for non-functional storage cells
FR2751083B1 (fr) * 1996-07-12 1998-10-30 Sextant Avionique Procede et dispositif pour quantifier l'impact des rayonnements cosmiques sur un equipement electronique a memoire
JP3871471B2 (ja) 1999-07-12 2007-01-24 松下電器産業株式会社 Ｅｃｃ回路搭載半導体記憶装置及びその検査方法
CN1261941C (zh) * 2000-06-23 2006-06-28 索尼株式会社 记录介质的再现装置和再现方法、数据输出控制方法、数据输出方法、检错方法以及数据输出和再现方法
US7069494B2 (en) * 2003-04-17 2006-06-27 International Business Machines Corporation Application of special ECC matrix for solving stuck bit faults in an ECC protected mechanism
US7392347B2 (en) * 2003-05-10 2008-06-24 Hewlett-Packard Development Company, L.P. Systems and methods for buffering data between a coherency cache controller and memory
US7320100B2 (en) * 2003-05-20 2008-01-15 Cray Inc. Apparatus and method for memory with bit swapping on the fly and testing
US7184916B2 (en) * 2003-05-20 2007-02-27 Cray Inc. Apparatus and method for testing memory cards
US7278083B2 (en) * 2003-06-27 2007-10-02 International Business Machines Corporation Method and system for optimized instruction fetch to protect against soft and hard errors
US7642813B2 (en) * 2004-07-27 2010-01-05 International Business Machines Corporation Error correcting logic system
US7336102B2 (en) * 2004-07-27 2008-02-26 International Business Machines Corporation Error correcting logic system
WO2006039556A2 (en) * 2004-10-02 2006-04-13 Wms Gaming Inc. Gaming device with error correcting memory
JP4734003B2 (ja) * 2005-03-17 2011-07-27 富士通株式会社 ソフトエラー訂正方法、メモリ制御装置及びメモリシステム
US9459960B2 (en) 2005-06-03 2016-10-04 Rambus Inc. Controller device for use with electrically erasable programmable memory chip with error detection and retry modes of operation
US7831882B2 (en) 2005-06-03 2010-11-09 Rambus Inc. Memory system with error detection and retry modes of operation
US8205146B2 (en) * 2005-07-21 2012-06-19 Hewlett-Packard Development Company, L.P. Persistent error detection in digital memory
US7562285B2 (en) 2006-01-11 2009-07-14 Rambus Inc. Unidirectional error code transfer for a bidirectional data link
JP2007257791A (ja) * 2006-03-24 2007-10-04 Fujitsu Ltd 半導体記憶装置
US7292950B1 (en) * 2006-05-08 2007-11-06 Cray Inc. Multiple error management mode memory module
WO2007132456A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Memory device with adaptive capacity
CN103280239B (zh) 2006-05-12 2016-04-06 苹果公司 存储设备中的失真估计和消除
KR101202537B1 (ko) 2006-05-12 2012-11-19 애플 인크. 메모리 디바이스를 위한 결합된 왜곡 추정 및 에러 보정 코딩
US8352805B2 (en) 2006-05-18 2013-01-08 Rambus Inc. Memory error detection
US20070271495A1 (en) * 2006-05-18 2007-11-22 Ian Shaeffer System to detect and identify errors in control information, read data and/or write data
WO2008053472A2 (en) 2006-10-30 2008-05-08 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
US8151163B2 (en) 2006-12-03 2012-04-03 Anobit Technologies Ltd. Automatic defect management in memory devices
US8151166B2 (en) 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
CN101715595A (zh) 2007-03-12 2010-05-26 爱诺彼得技术有限责任公司 存储器单元读取阈的自适应估计
WO2008139441A2 (en) * 2007-05-12 2008-11-20 Anobit Technologies Ltd. Memory device with internal signal processing unit
US8234545B2 (en) 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
US8259497B2 (en) * 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
WO2009050703A2 (en) 2007-10-19 2009-04-23 Anobit Technologies Data storage in analog memory cell arrays having erase failures
WO2009063450A2 (en) 2007-11-13 2009-05-22 Anobit Technologies Optimized selection of memory units in multi-unit memory devices
US8225181B2 (en) * 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US8209588B2 (en) 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
US8456905B2 (en) * 2007-12-16 2013-06-04 Apple Inc. Efficient data storage in multi-plane memory devices
US8156398B2 (en) 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US8230300B2 (en) 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US8493783B2 (en) 2008-03-18 2013-07-23 Apple Inc. Memory device readout using multiple sense times
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
US8498151B1 (en) 2008-08-05 2013-07-30 Apple Inc. Data storage in analog memory cells using modified pass voltages
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
US8261159B1 (en) 2008-10-30 2012-09-04 Apple, Inc. Data scrambling schemes for memory devices
US8208304B2 (en) 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8397131B1 (en) 2008-12-31 2013-03-12 Apple Inc. Efficient readout schemes for analog memory cell devices
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US8228701B2 (en) * 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8832354B2 (en) 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8677203B1 (en) 2010-01-11 2014-03-18 Apple Inc. Redundant data storage schemes for multi-die memory systems
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
US8645794B1 (en) 2010-07-31 2014-02-04 Apple Inc. Data storage in analog memory cells using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8493781B1 (en) 2010-08-12 2013-07-23 Apple Inc. Interference mitigation using individual word line erasure operations
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
US9235466B2 (en) * 2012-07-03 2016-01-12 Samsung Electronics Co., Ltd. Memory devices with selective error correction code
CN103942119A (zh) * 2013-12-26 2014-07-23 杭州华为数字技术有限公司 一种存储器错误的处理方法和装置
EP3776207B1 (en) 2018-03-26 2023-08-09 Rambus Inc. Command/address channel error detection
US11269720B2 (en) * 2019-08-11 2022-03-08 Winbond Electronics Corp. Memory storage apparatus and data access method
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3949208A (en) * 1974-12-31 1976-04-06 International Business Machines Corporation Apparatus for detecting and correcting errors in an encoded memory word
JPS51137335A (en) * 1975-05-22 1976-11-27 Yoshihiro Toma Faulty memory permissible control system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3656107A (en) * 1970-10-23 1972-04-11 Ibm Automatic double error detection and correction apparatus
US3917933A (en) * 1974-12-17 1975-11-04 Sperry Rand Corp Error logging in LSI memory storage units using FIFO memory of LSI shift registers
JPS5381036A (en) * 1976-12-27 1978-07-18 Hitachi Ltd Error correction-detection system
JPS592057B2 (ja) * 1979-02-07 1984-01-17 株式会社日立製作所 エラ−訂正・検出方式
US4255808A (en) * 1979-04-19 1981-03-10 Sperry Corporation Hard or soft cell failure differentiator
US4319356A (en) * 1979-12-19 1982-03-09 Ncr Corporation Self-correcting memory system
US4359771A (en) * 1980-07-25 1982-11-16 Honeywell Information Systems Inc. Method and apparatus for testing and verifying the operation of error control apparatus within a memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3949208A (en) * 1974-12-31 1976-04-06 International Business Machines Corporation Apparatus for detecting and correcting errors in an encoded memory word
JPS51137335A (en) * 1975-05-22 1976-11-27 Yoshihiro Toma Faulty memory permissible control system

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JOHO SHORI, Vol. 16, No. 4 FUJIWARA EIJI, AOKI KATSUHIKO "Main Memory no Shinraisei" P.296-301 *

Also Published As

Publication number Publication date
DE3072083D1 (en) 1988-04-21
EP0034188B1 (en) 1988-03-16
JPS5637896A (en) 1981-04-11
EP0034188A4 (en) 1984-08-10
JPS6051749B2 (ja) 1985-11-15
AU6226180A (en) 1981-03-19
AU530666B2 (en) 1983-07-21
EP0034188A1 (en) 1981-08-26
CA1165893A (en) 1984-04-17
US4394763A (en) 1983-07-19

Similar Documents

Publication Publication Date Title
WO1981000641A1 (en) Error correction system
JP4138169B2 (ja) オンチップエラー訂正回路を備えた半導体メモリ装置及びエラー訂正方法
JP4564520B2 (ja) 半導体記憶装置およびその制御方法
TWI375152B (en) System and method for data read of a synchronous serial interface nand
US7275200B2 (en) Transparent error correcting memory that supports partial-word write
US6359806B1 (en) Memory device
US7149949B2 (en) Method for error correction decoding in a magnetoresistive solid-state storage device
KR100842680B1 (ko) 플래시 메모리 장치의 오류 정정 컨트롤러 및 그것을포함하는 메모리 시스템
JP3982639B2 (ja) マルチレベルセルを有するメモリからデータを読み取る方法
JP2577724B2 (ja) 半導体記憶装置
EP0195445B1 (en) Semiconductor memory device with an error correction function
US20230307079A1 (en) Memory system with error detection
JP2007305210A (ja) 半導体記憶装置
TW200919478A (en) Systematic error correction for multi-level flash memory
US20220101901A1 (en) Memory system
TW201003661A (en) Using programming-time information to support error correction
KR20210040162A (ko) 반도체 메모리에 대한 오류 정정 코딩 및 데이터 버스 반전 장치 및 방법
JP2570634B2 (ja) 半導体記憶装置
EP4134825A2 (en) Memory device and operating method thereof
JP4660632B2 (ja) 半導体記憶装置
JPH0745096A (ja) ビットエラー訂正機能付き半導体メモリ
JP2003059290A (ja) 半導体メモリ装置
JP6862487B2 (ja) エラー訂正回路を有するメモリ
JP4686645B2 (ja) 半導体記憶装置およびその制御方法
US20190147936A1 (en) Memory device and operating method thereof

Legal Events

Date Code Title Description
AK Designated states

Designated state(s): AU US

AL Designated countries for regional patents

Designated state(s): DE FR GB

WWE Wipo information: entry into national phase

Ref document number: 1980901621

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1980901621

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1980901621

Country of ref document: EP