WO1981001338A1 - Sequence controller for read-only memory - Google Patents

Sequence controller for read-only memory Download PDF

Info

Publication number
WO1981001338A1
WO1981001338A1 PCT/JP1979/000276 JP7900276W WO8101338A1 WO 1981001338 A1 WO1981001338 A1 WO 1981001338A1 JP 7900276 W JP7900276 W JP 7900276W WO 8101338 A1 WO8101338 A1 WO 8101338A1
Authority
WO
WIPO (PCT)
Prior art keywords
read
counter
output
switch
flip
Prior art date
Application number
PCT/JP1979/000276
Other languages
French (fr)
Japanese (ja)
Inventor
Y Kuze
Original Assignee
Y Kuze
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Y Kuze filed Critical Y Kuze
Priority to PCT/JP1979/000276 priority Critical patent/WO1981001338A1/en
Publication of WO1981001338A1 publication Critical patent/WO1981001338A1/en

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/045—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using logic state machines, consisting only of a memory or a programmable logic device containing the logic for the controlled machine and in which the state of its outputs is dependent on the state of its inputs or part of its own output states, e.g. binary decision controllers, finite state controllers

Definitions

  • the present invention relates to a read-only sequence controller, and in particular to a store-dedicated read-only readout method in which a memory E PR0M is mounted. It is a sequence controller.
  • the conventional all-purpose sequence controller is extremely irrational and uneconomical. In order to eliminate this irrational and uneconomical situation, the conventional all-purpose type must be converted to a single-function type.
  • the sequence controller is divided into write-only and read-only, and the write-only sequence control port is written to the EPR0M. It is assumed that the program only programs the data, and that the read-only sequence controller has only the EPH0M attached and outputs the data. If you do so, you can write data only to one business site because you can write data to countless EPR0Ms with a sequence comment Sequence controller-if there is
  • a read-only sequence controller used at one business site is a write-only sequence controller for / Q and / Q0 -It is necessary to use /.
  • the advantages are huge when compared to the case of using a conventional sequence controller, in which writing and reading are inseparable.
  • a read-only sequence / con- troller does not require a write function, so that it can be constructed extremely inexpensively with a small number of connectors.
  • Figure / shows a plan view of a read-only sequence controller according to the invention
  • Figure 2 shows a side view
  • Figure J shows a cross-sectional view
  • FIG. 1 is a plan view of a contact relay type output relay unit connected to a read-only sequence controller according to the present invention. ;
  • Figure 3 shows the output relay unit circuit diagram of the contact relay system.
  • Fig. 7 shows the circuit diagram of the output relay of the contactless relay system.
  • Fig. / I a plan view of the present invention, and the case is composed of a combination of left and right panel boards / and 2 and upper and lower ⁇ two shells J made of a metal plate described later.
  • ⁇ is an erasable memory EPR0M, which is removably attached to the connector.
  • 7 are preset code switches. • A two-digit number ( ⁇ limited to two digits) indicates a cycle time. ⁇ is select switch,? Is the start switch, / 0 is the stop switch, and ⁇ is the ribbon, cable, / that is connected to the external output relay unit. And / i are power indicator lights
  • an abnormality detection jack connected to an external error detector is an automatic start connector connected to an external controller, and / 0 is also connected to an external controller.
  • the connector for automatic stop is an external remote.
  • the connector connected to the start switch for control is the external remote connector.
  • Trolley This is a connector to be connected to the stop switch.
  • Figure 2 is a side view.
  • Figure J is a cross-sectional view. Insert and hold the printed circuit boards ⁇ and ⁇ on the inner surfaces of the left and right panel boards / and ⁇ 2, and insert and hold the guide section, and the upper and lower ⁇ 3 sheets 3 that also serve as heat sinks A guide 27 is formed.
  • the required cycle time can be selected by the preset code switch 7 and the select switch ⁇ ?.
  • the cycle time is less than ⁇ seconds for the ⁇ r value shown in the figure.
  • the digits of the preset code switch where seconds are set on the / SEC side and i " ⁇ f minutes on the / ⁇ side, change from the leading end to the end of the switch. Total 2 to 7 types of cycle timers 3 can be obtained.
  • FIG. 1 is a circuit diagram of the present invention.
  • a Reset Binary Counter J Enter R to clear the count to zero
  • the clock pulse divides the oscillation frequency of the crystal oscillator into / 000 Hz, 100 Hz, and V3 Hz by a divider circuit. Select / select one of the J divided outputs Select with. The divided output is input to the clock line G of the presettable counter via the select switch ⁇ . Presettable's preset line: P,
  • P 2, P 3, P4 is Ru is connected to the BGD La Lee emissions of Prin Se Tsu door 'code'switch's and 7 corresponding to is this. Connect the UP / D0WN input of the presettable counter to the ground (not shown) and use it as a down'counter .
  • the data is output in parallel from the data output Di, D 2 ... 1> 8, and the output is output in parallel with the connector «, connector — / « 2, rebon cable. , Input to the output relay unit described later, and operate the machine through it.
  • the output of the 2-input NOR gate / becomes "/" ⁇ 2 input gate ⁇ is clock no.
  • the inverter output waits for the output of "I”, outputs "0”, and outputs a reset via the 2-input NAND gate J7. ⁇ ⁇ ⁇ ''
  • the time required for the factory cycle is determined by the number of clock pulses to be read out, so it is determined by the following: / Number of clock pulses to read out the cycle Proceed to 9] as / 00.
  • the counter starts counting.
  • the counter starts reading, and the clock 'pulse' is read from the 'internal' counter.
  • enter to J the a de Re scan 'La Lee down Qi, Q 2 - 0,7 the corresponding EPR0M of ⁇ de Re scan' cell to specify the Le Resona this to professional grams are Tei Ru de - data And the machine continues to return in a 3 ... ⁇ transfer cycle.
  • the collector of the photo-transistor of the photo-coupler J which is pulled up by the resistor 2 is connected to the ground via the emitter.
  • the light emitting diode is connected to the connector via the diode with the polarity shown, and is connected to the output of the external abnormality detector via this connector.
  • the photo-force brake turns on. Therefore, "0" is applied to the J input NAND gate, so that the presettable down counter stops counting and the machine stops. Then, check the abnormal location. First, stop 'switch /. push. Then, "0" 'is applied to the set input S of the 2nd flip' flop /, and the output
  • the output of the NAND gate is "0" ??, and the output is via the two-input NAND gate ⁇ , the invertor ⁇ , and the ⁇ / flip 'flop ⁇ . Then EPR0M ⁇ . "Apply” / "to ⁇
  • the connector / connected in parallel with the connector / is a stop connector-connected to another external controller.
  • the external controller emits a signal
  • the photo coupler stops the machine that is ON.
  • the photo transistor of the photo coupler which is pulled up by the forked resistor.
  • the collector is grounded through the emitter.
  • the light emitting diode is connected to the connector via a diode with the polarity shown.
  • the circuit connected to the connector / is for remote control automatic start.]
  • the circuit connected to the connector / is remote. For control automatic stop.
  • FIG. 3 is a plan view of a contact relay type output relay unit connected to one line.
  • the case consists of left and right panel boards and / or
  • Is done. , 7 is a terminal board and the output of the relay of ⁇ / is a terminal
  • the output of the relay is printed on the terminal f.
  • the figure shows the output relay unit of the contact relay system.
  • sink current flows from VDD through lead 70 relay coil 70, and lead relay is ON.
  • Fig. 7 shows the circuit diagram of the relay relay unit of the contactless relay type.
  • Input a is the EPR0M ⁇ bit parallel output of each via Lee down bar one te of the contactless re les chromatography, 1) 2 "is connected to the D 8, the input b is connected to V D D
  • the outputs G and D of the non-contact relay are respectively connected to the AG power supply via the load 7.2.
  • the data output is "/"
  • the input a of the relay is "0" ??, sink current flows between b and a
  • the lead-switch circuit is described as an isolation circuit between DC and AC, but it is actually known.
  • One circuit a photo's thyristor circuit or a Gds circuit, etc.

Abstract

A small size sequence controller for a read-only memory in which data stored in a read-only memory (4) are read out sequentially to operate an output relay during a time interval in accordance with the stored data, and relay controls a load. Clock pulses generated by a frequency-dividing clock pulse generator (36) are applied to pre-setable down counters (38), (39) in which the clock pulses are divided down to pulses each having the time period corresponding to the preset value. The divided pulses are applied to a binary counter (34). Predetermined data are stored in the read-only memory (4) in advance. When addresses are allocated by the binary counter (34), data outputs (D1) - (D8) deliver "1" or "0" data in parallel. The data outputs are applied to an output relay which is rendered "ON" or "OFF" in accordance with the data "1" or "0". The time interval when the output relay is kept "ON" or "OFF" can be varied by changing over a selecting switch (8) or changing the preset values of the presetable down counters (38) and (39).

Description

明 細 読み 出 し 専用の シ ー ケ ン ス · コ ン ト ロ フ ―  Sequence read-only sequence control
技 術 分 野 Technical field
本発明は読み 出 し 専用の シ ー ケ ン ス · コ ン ト ロ ー ラ ー に係 特に メ モ リ E PR0M を 装着する ス ト ア — ド ' プ ロ グ ラ ム方式の読み 出 し 専用の シ ー ケ ン ス · コ ン ト ロ ー ラ ー であ る。  The present invention relates to a read-only sequence controller, and in particular to a store-dedicated read-only readout method in which a memory E PR0M is mounted. It is a sequence controller.
背 景 技 術  Background technology
デ ー タ 一 が書 き 込 ま れ た あ と は 殆ん ど読み 出 し 専用 と し て使用さ れ る にか わ ら ず書 き 込み機能 と 読み 出 し 機 能 と を兼ね備えて一体 に構成する従来の萬能型 シ — ケ ン ス · コ ン ト ロ — ラ ー は極めて不合理 ， 不経済で あ る。 こ の不合理 ， 不経済を解消する た めに従来の萬能型か ら 単 能型に転換を はか ら ね ばな ら ない。  After the data is written, it is almost exclusively used for reading, but it is composed integrally with both the writing function and the reading function irrespective of the fact that it is used exclusively for reading. The conventional all-purpose sequence controller is extremely irrational and uneconomical. In order to eliminate this irrational and uneconomical situation, the conventional all-purpose type must be converted to a single-function type.
発 明 の 開 示  Disclosure of the invention
シ 一 ケ ン ス · コ ン ト ロ ー ラ ー を書 き 込み専用 と 、 読み 出 し 專用 と に分け、 書 き 込み専用 シ 一 ケ ン ス · コ ン ト 口 — ラ ー は EPR0M に デ ー タ を プ ロ グ ラ ムする だけ と し、 読 み 出 し専用 シ ー ケ ン ス · コ ン ト ロ 一 ラ ー はそ の EPH0M を 装着 し て デー タ ー を 出 力する だけ と する。 そ う する と / ケ の書 き 込み専用 シ ー ケ ン ス · コ ン ト π — ラ ー で無数の EPR0M に デ ー タ を書 き 込む こ と が出来る か ら 一事業場に 書 き 込み専用シ ー ケ ン ス · コ ン ト ロ — ラ 一 は / ケ あ れば  The sequence controller is divided into write-only and read-only, and the write-only sequence control port is written to the EPR0M. It is assumed that the program only programs the data, and that the read-only sequence controller has only the EPH0M attached and outputs the data. If you do so, you can write data only to one business site because you can write data to countless EPR0Ms with a sequence comment Sequence controller-if there is
f 1 A f 1 A
_OM?I 充分で極めて合理的で経済的 -と なる C _OM? I Sufficient, extremely reasonable and economic-C
一事業場で使用する読み出 し 専用シ ー ケ ン ス コ ン ト ロ ー ラ — は /ク ケ で も / 0 Q 0 ケ で も 書 き 込み専用シ ー ケ ン ス コ ン ト ロ ー ラ ー は / ケ で済むこ と に ¾る。 書 き 込み と読み出 し とが一体不可分の従来の シ ー ケ ン ス · コ ン ト ロ ー ラ ー を使用する 場合-と 比較すればその メ リ ッ ト は莫 大 め る 。  A read-only sequence controller used at one business site is a write-only sequence controller for / Q and / Q0 -It is necessary to use /. The advantages are huge when compared to the case of using a conventional sequence controller, in which writing and reading are inseparable.
又読み 出 し専用の シ — ケ ン ス · コ ン ト 口 一 ラ ー も 書 き 込み機能が不要と な るの で極めて コ ン ノ ク ト で安価に構 成で き る。  Also, a read-only sequence / con- troller does not require a write function, so that it can be constructed extremely inexpensively with a small number of connectors.
又操作も 簡単と な ]3 、 サ イ ク ノレ . タ イ ムを決めて ス タ 一 ト ス ィ ツ チを押すだけで EPR0M に プ 口 ダラ ムされた デ ー タ ー は出力する。 こ の様に操作が簡単で而も コ ン パ ク ト で安価であ るか ら これを利用してすでに使用してい る機械 ， 装置をォ — ト メ ー シ ョ ン に グ レ ー ド · ア ッ プす る こ と も 亦自動機械 ， 省力機械等を 自 ήする こ と も 容易 と な 。  Also, the operation is easy.] 3. Just determine the cycle time and press the start switch to output the data that is output to the EPR0M. Because of the ease of operation, compactness and low cost, the machines and equipment already in use are automatically upgraded to grades. It is easy to up-load and to use automatic machines and labor-saving machines.
従って零細企業か ら大企業に亘る広範囲な分野のあ ら ゆる機械 ， 装置等の 自動化が容易 と な 、 エ ネ ル ギ ー 節 約に貢献する こ とが大であ る ο  Therefore, automation of all machines and devices in a wide range of fields, from micro enterprises to large enterprises, is easy, and greatly contributes to energy saving.
図面の簡単な説明  BRIEF DESCRIPTION OF THE FIGURES
第 / 図は本発明にか ^ る読み出 し専用のシ ー ケ ン ス コ ン ト ロ ー ラ 一 の平面図を示し ；  Figure / shows a plan view of a read-only sequence controller according to the invention;
第 ·2 図は側面図を示し ；  Figure 2 shows a side view;
第 J 図は横断面図を示 し ；  Figure J shows a cross-sectional view;
？』 ? 』
_ O PI 第 ^ 図は全体回路図を示 し ； _ O PI Figure ^ shows the overall circuit diagram;
第 図は本発明の読み出 し専用の シ ー ケ ン ス · コ ン ト ロ ー ラ ー に接続する 有接点 リ レ ー 方式の 出カ リ レ ー · ュ ニ ッ ト の平面図を示 し ；  FIG. 1 is a plan view of a contact relay type output relay unit connected to a read-only sequence controller according to the present invention. ;
第 図は有接点 リ レ ー 方式の出カ リ レ ー · ュ ニ ッ ト 回 路図を示 し  Figure 3 shows the output relay unit circuit diagram of the contact relay system.
第 7 図は無接点 リ レ ー方式の 出カ リ レ — · ュニ ッ ト の 回路図を示す。  Fig. 7 shows the circuit diagram of the output relay of the contactless relay system.
発明を実施するための最良の形態 以下に本発明の読み出 し 専用のシ ー ケ ン ス · コ ン ト ロ 一 ラ ー の実施例につ き 説明する。 第 / 図は本発明の平面 図でケ ー ス は左右のパ ネ ル盤 / 及び 2 と後述する金属板 よ なる上下 《2 枚の シ ェ ル J を組み合せて構成する。 Ψ は消去可能 メ モ リ EPR0M で コ ネ ク タ — に着脱自在に 装着する。 及び 7 は プ リ セ ッ ト · コ — ド · ス ィ ッ チ で •2 桁 （ 《2 桁 と は限ら ¾ ） の数値はサ イ ク ル ' タ イ ムを 表わす。 <Γ はセ レ ク ト ' ス ィ ッ チ ， ？ は ス タ ー ト ' ス ィ ツ チ ， /0 停止ス ィ ツ チ ， ヲ は外部出カ リ レ ー ュ ニ ッ ト に接続する リ ボ ン ， ケ ー ブ ル ， / は そ の コ ネ ク タ ー ， /i は電源表示灯であ る  BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, an embodiment of a read-only sequence controller according to the present invention will be described. Fig. / Is a plan view of the present invention, and the case is composed of a combination of left and right panel boards / and 2 and upper and lower << two shells J made of a metal plate described later. Ψ is an erasable memory EPR0M, which is removably attached to the connector. And 7 are preset code switches. • A two-digit number (<< limited to two digits) indicates a cycle time. <Γ is select switch,? Is the start switch, / 0 is the stop switch, and ヲ is the ribbon, cable, / that is connected to the external output relay unit. And / i are power indicator lights
/ は外部異常検出器に接続する異常検出用ジ ャ ッ ク ， は外部制御器に接続する 自動ス タ ー ト 用 コ ネ ク タ ー ， /0は同 じ く 外'部制御器に接続する 自動停止用 コ ネ ク タ 一 /フは外部 リ モ ー ト . コ ン ド ロ ー ル用ス タ ー ト · ス ィ ッ チ に接続する コ ネ ク タ ― ， は外部 リ モ — ト · コ ン ト ロ ー ル 用停止ス ィ ツ チ に接続する コ ネ ク タ ー であ る。 / Is an abnormality detection jack connected to an external error detector, is an automatic start connector connected to an external controller, and / 0 is also connected to an external controller. The connector for automatic stop is an external remote.The connector connected to the start switch for control is the external remote connector. Trolley This is a connector to be connected to the stop switch.
z?は切替ス ィ ツ チ で OFF 側にセ ッ ト する と 出力は / サ ィ ク ル終了で停止 し ON 側にセ ッ ト する と 出力は く 返 し く ]? 返し 出力する。 ^は リ セ ッ ト · ス ィ ッ チ ， _2/ は電 源コ — ド ， 2は フ ュ ー ズ ， 23 は パ ワ ー ' ス ィ ッ チ であ る。  z? When the switch is set to the OFF position with the switching switch, the output stops at the end of the / cycle, and when the switch is set to the ON position, the output returns repeatedly. ^ Is a reset switch, _2 / is a power cord, 2 is a fuse, and 23 is a power switch.
第 ·2 図は側面図であ る。  Figure 2 is a side view.
第 J 図は-横断面図であ る。 左右のパ ネ ル盤 / ， 及び ·2 の内面に プ リ ン ト 配線基板 ^及び ^を挿入して保持する ガイ ド部 ， 及び放熱盤を兼ね る上下 < 枚のシ ェ ル 3 を 挿入保持する ガイ ド部 27が形成される。 Figure J is a cross-sectional view. Insert and hold the printed circuit boards ^ and ^ on the inner surfaces of the left and right panel boards / and · 2, and insert and hold the guide section, and the upper and lower <3 sheets 3 that also serve as heat sinks A guide 27 is formed.
上下 《2 枚の シ ェ ル J , J は外'側に向ってわずか傾斜 し て曲げ られ、 その先端 を内側に銳 く 曲げて強化し、 そ の強化部分を互に衝 き 合せ、 左右のパ ネ ル盤のガイ ド部 ^に嵌入する。 そ して シ ェ ル J に固定する L 部材 ， ね ち' ^で左右のパ ネ ル盤 / 及び 《2 の間に シ ェ ル ， を挾 持して ケ ー スは堅固に構成され る。 組立 ， 分解も 簡単で シ ン プ ル な構成美も あ る。  Up and down 《The two shells J, J are bent with a slight inclination toward the outer side, and their ends are bent inwardly to strengthen them. Fits in the guide ^ of the panel board. Then, the L member to be fixed to the shell J, the left and right panel boards / and the shell between the «2 are sandwiched by the ^^, so that the case is firmly constructed. It is easy to assemble and disassemble, and has a simple structure.
EPR0M の デ ー タ ー を 出力する と き は先ずサ イ ク ル ' タ イ ムを決め る。 それには プ リ セ ッ ト ' コ ー ド . ス イ ツ チ 及び 7 と セ レ ク ト · ス イ ツ チ <? によ って必要なサ イ ク ル · タ イ ム が撰定出来る。  When outputting EPR0M data, first determine the cycle time. To do so, the required cycle time can be selected by the preset code switch 7 and the select switch <?.
セ レ ク ト · ス イ ッ チ を 0./ SEC 側にセ ッ ト する と 図 示の <r の数値ではサ イ ク ル - タ イ ムは . <Γ 秒と な ]? 、 When the select switch is set to 0. / SEC, the cycle time is less than <Γ seconds for the <r value shown in the figure.
/ SEC 側にセ ッ ト する と 秒 ， / ΜΙΝ 側では i"<f 分とな る プ リ セ ッ ト · コ 一 ド ' ス ィ ッ チの各桁は り か ら ？ ま で変 え ら れる か ら合計 ·2?7 種類のサ イ ク ル · タ ィ ム カ 3：得ら れ る。 The digits of the preset code switch, where seconds are set on the / SEC side and i "<f minutes on the / ΜΙΝ side, change from the leading end to the end of the switch. Total 2 to 7 types of cycle timers 3 can be obtained.
第 ^ 図は本発明の回路図であ る。  FIG. 1 is a circuit diagram of the present invention.
リ ボ ン · ケ ー ブ ル 〃 を 出カ リ レ ー ' ュ ニ ッ ト に接続し サ イ ク ル ' タ イ ムを決め、 切替ス ィ ッ チ /ヲを / サ イ ク ル 側 （ OFF ) に し、 ス タ 一 ト . ス ィ ッ チ を押す。 する と 抵 抗 ， コ ン デ ン サ ー · ダイ ォ ー ドよ ]? る フ ィ ル タ ー 回路 ゲ— ト 保護回路を経て J 入力 NAND ゲ一 ト J/ に " 0 " が 印加する。 従ってその 出力 " / " に よ ワ ン シ ョ ッ ト * パ ル ス 発生回路 の 出力に " 0 " の ワ ン シ 3 ッ ト ノレ ス が出力し 、 イ ン ー タ ー JJ で反転 し " I " の ワ ン シ ョ ッ ト . ル ス に変る。  Connect the ribbon cable to the output relay unit, determine the cycle time, and set the switching switch / ヲ to the / cycle side (OFF ) And press the start switch. Then, a "0" is applied to the J-input NAND gate J / through the filter circuit gate protection circuit. Therefore, the output “/” outputs a one-shot noise of “0” to the output of the one-shot pulse generation circuit, and is inverted by the inverter JJ. It turns into a short shot.
こ の " I ，， の ワ ン シ ョ ッ ト ' ル ス は  The short-cut of this "I," is
A バ イ ナ リ · カ ウ ン タ ー J の リ セ ッ ト ： R に入力して カ ウ ン ト を ゼ ロ に ク リ ァ し 、  A Reset Binary Counter J: Enter R to clear the count to zero,
B. 分周 ク ロ ッ ク . パ ル ス 発生回路 ij:の リ セ ッ ト R に 入力 し て分周ク ロ ッ ク ' パ ル ス を ゼ口 に ク リ ア し、 B. Divided clock Input to reset R of pulse generation circuit ij: to clear the divided clock's pulse
C. イ ン ノ、や 一 夕 一 ^ ， ·2 入力 NAND ゲ一 ト 7を介して' プ リ セ ッ タ ブ ル . カ ウ ン タ 一 ^及び の PE に " / " を印加 し、 プ リ セ ッ ト ' コ ー ド ' ス イ ッ チ ^ 及び 7 の設定値 を プ リ セ ッ タ ブ ル · 力 ゥ ン タ ー に プ リ セ ッ ト する。 C. Inno, one night, one night, Apply a “/” to the counter and the PE via the two-input NAND gate 7 Reset Reset the 'code' switches ^ and 7 to the presettable power counter.
ク ロ ッ ク . パ ル ス は水晶発振器 の発振周波数を分周 回路 で / 000 Hz , 100 Hz , V3 Hz に分周出力する。 こ の J つの分周出 力の う ち / つをセ レ ク ス ィ ッ チ . で撰択する。 分周 出 力は セ レ ク ト · ス ィ ッ チ <Γ を介 し て プ リ セ ッ タ ブル ' カ ウ ン タ 一 の ク ロ ッ ク · ラ イ ン G に夫 々入力する。 プ リ セ ッ タ ブ ル ' カ ウ ン タ 一 の プ リ セ ッ ト · ラ イ ン ： P ， The clock pulse divides the oscillation frequency of the crystal oscillator into / 000 Hz, 100 Hz, and V3 Hz by a divider circuit. Select / select one of the J divided outputs Select with. The divided output is input to the clock line G of the presettable counter via the select switch <Γ. Presettable's preset line: P,
P2 ， P3 ， P4 は こ れ に対応する プ リ セ ッ ト ' コ ー ド ' ス イ ッ チ 及び 7 の BGD ラ イ ン に接続さ れ る。 こ に プ リ セ ッ タ ブ ル . カ ウ ン タ — の UP/D0WN 入力を ア ー ス に 接続 して （ 図示せ ず ） ダ ウ ン ' カ ウ ン タ — と し使用する。 P 2, P 3, P4 is Ru is connected to the BGD La Lee emissions of Prin Se Tsu door 'code'switch's and 7 corresponding to is this. Connect the UP / D0WN input of the presettable counter to the ground (not shown) and use it as a down'counter .
ク ロ ッ ク . パ ル ス 力； / ケ 入力する ご と に プ リ セ ッ タ ブ ル · ダ ウ ン 力 ゥ ン タ 一 ^の 内容は一 つ つ減って行 き 0 に ¾ る と 上位桁は か ら に変 、 下位桁は ヲ にな る。 こ の よ う に し て プ リ セ ッ タ ブル ' カ ウ ン タ 一 に 《?ケの ク ロ ッ ク · パ ル ス が入力する と =2 入力 NOR ゲ — ト ί7 の ·2 入 力共 " 0 " に な ]3 、 読み 出 し ク ロ ッ ク ' パ ル ス を / ケ 出 力する。 こ れ-がイ ン ノヽ'一 タ 一 ^を介 し て ノ、'イ ナ リ · カ ウ ン タ ー の ク ロ ッ ク · ラ イ ン G に入力 し 、 その ァ ド レ ス ラ イ ン Qi ， Q2 ， · ¾7 を介 し て の対応する ァ ド レ ス ' セ ルを指定する。 そ こ で デー タ — は デー タ — 出 力 Di ， D2 … 1>8 か ら 並列 出力 し イ ン ノヽ'一 タ ー 《 , コネ ク タ — /«2 ， リ ボ ン ケ ー ブ ル 〃 ， を介 し て後述する 出力 リ レ 一 · ュ ニ ッ ト に入力 し、 そ れを介 し て機械を騮動する。 一方 ·2 入力 NOR ゲ ー ト / の 出力が " / " に なる と 》2 入 力 ゲ ー ト ^ は ク ロ ッ ク · ノ、。 ル ス の立 ち 下 ]? で イ ン バ ー タ ー 力； " I " を 出力する のを待って " 0 " を 出 力 し、 ·2 入力 NAND ゲ ー ト J7 を介 し て プ リ セ ッ タ ブル ' ダ Each time a clock is input, the value of the presettable down counter decreases by one, and when it reaches 0, it becomes higher. The digit changes from there, and the lower digit becomes ヲ. In this way, if a clock pulse is input to the presettable counter, the input will be = 2 input NOR gates. "0" 3, read out and output clock / pulse. This is input to the clock line G of the internal counter via the internal interface, and the address line is input to the clock line G of the internal counter. Qi, Q 2, to specify the corresponding § de Re scan 'cell Le of and through the · ¾7. The data is output in parallel from the data output Di, D 2 … 1> 8, and the output is output in parallel with the connector «, connector — /« 2, rebon cable. , Input to the output relay unit described later, and operate the machine through it. On the other hand, when the output of the 2-input NOR gate / becomes "/"》 2 input gate ^ is clock no. At the falling edge of the pulse] ?, the inverter output; waits for the output of "I", outputs "0", and outputs a reset via the 2-input NAND gate J7.タ ブ ル ''
- Ci REACT ΟΜ?Ι WIFO ゥ ン ' カ ウ ン タ ー を プ リ セ ッ ト し 、 プ リ セ ッ ト - コ 一 ド • ス ィ ッ チ の設定値 <Γ を再び プ リ セ ッ タ ブ ル ' ダ ウ ン - カ ウ ン タ 一 に プ リ セ ッ ト す る。 -Ci REACT ΟΜ? Ι WIFO Preset the counter, reset the preset-code switch, and set the preset value <再 び again to the presettable-counter. Preset in the center.
以后 ブ リ セ ッ タ ブ ル ' ダ ウ ン · カ ウ ン タ 一 に ク ロ ッ ク ' パ ル ス力 S <f ケ入力する 毎に読み 出 し ク ロ ッ ク ' パ ル ス を / ケ 出力する。  Thereafter, the clock is read out every time the clock is input to the resettable 'down-counter'. Output.
さ て 厂サ イ ク ル に要する 時間は読み 出 し ク ロ ッ ク . パ ル ス の数で決 ま る の で以下 / サ イ ク ル の読み 出 し ク ロ ッ ク · パ ル ス の数を仮 ]9 に / 00 ケ と し て説 明を 進め る。  The time required for the factory cycle is determined by the number of clock pulses to be read out, so it is determined by the following: / Number of clock pulses to read out the cycle Proceed to 9] as / 00.
100 ケ の読み 出 し ク 口 ッ タ · パ ル ス で / サ イ ク ル終了 信晋を 出力さ せ る た め に は ノ イ ナ リ ' カ ウ ン タ ー J の ァ ド レ ス ' ラ イ ン Q5 ， Q0 及び 7 を 3 入力 ND ゲ ー ト In order to output the 100 readout pulses and the end of the cycle with Shin-Pulse, it is necessary to use the unique 'Counter J address' label. the stomach down Q 5, Q 0 and 7 3 input ND gate
の入力 と す る。 Input.
/りり の ·2 進数は // 00/0り であ る か ら 読み.出 し ク 口 ..ッ ク • パ ル ス 100 ケ カ S ノ、 * ィ ナ リ ' 力 ゥ ン タ 一 に入力する と <¾3 ， ¾ό 及び Q7 は " / " と な 入力 NAND ゲ ー ト ^ は / サ イ ク ル終了信号 " 0 " を 出 力する 。 こ の / サ イ ク ル終 了信号で  ・ Read the binary number because it is // 00/0, and read it out. Output port..Pull 100 pulses S *, * Input to the input terminal Then, <¾3, ¾ό and Q7 become “/” and the input NAND gate ^ outputs the / cycle end signal “0”. With this / cycle end signal
A. J 入力 NAND ゲ ー ト 7 の 出力は " / " と な ]3 プ リ  A. The output of J input NAND gate 7 is "/".
セ ッ タ プ ル · ダ ウ ン . カ ウ ン タ 一 の GIN ラ イ ン に  Setter pull down on the GIN line of the counter
" / " を 印加 し て その カ ウ ン ト を停止させ、  Apply "/" to stop the count,
B. ·2 入力 NAND ゲ ー ト , ィ ン ノ、'一 タ ー ？ を 介 し て  B. · 2-input NAND gate, inno, 'one? Through
第 / フ リ ッ プ ' フ ロ ッ ブ ^ の セ ッ ト S 入力に " 0 " を 印加 し、 そ の Q 出力 " / " を GSZWE に入力し EEROM を 非撰択 と する。 The / off Clip 'by applying a "0" in the off Lock blanking ^ of cell Tsu door S input, the Q output "/" of its and Hisen択the EEROM entered in the GS Z WE.
— OM?I 一曹0 従って ブ リ セ ッ タ ブ ル · ダ ウ ン ' カ ウ ン タ 一 は カ ウ ン ト を停止 し、 EPR0M は デー タ — の 出力を止め、 · 機機は ぶ . <Γ 秒で作動を停止する。 そ こ で機械が正 し く 作動する の を確認 し た上で切替 ス ィ ッ チ /? を O N にする。 する と — OM? I First Class 0 Therefore, the resettable down counter stops counting, the EPR0M stops outputting data, and the machine stops operating in <Γ seconds. I do. Then, check that the machine operates correctly, and then turn on the switch / ?. When you do
/ サ イ ク ル終了信号 " 0 " が 入力 NAND ゲ — ト に入 力する ので、 ス タ — ト · ス ィ ッ チ ？ を 押 し た と 同様で— / Cycle end signal "0" is input to input NAND gate, so start switch? The same as pressing
A. ノ、' イ ナ リ ' カ ウ ン タ 一 ^を ク リ ア し 、  A. No, clear 'Inari' counter,
B . 分周 ク ロ ッ ク · パル ス 発生回路 を ク リ ァ し、  B. Clear the divided clock pulse generator circuit,
C . ブ リ セ ッ タ ブ ル . ダ ウ ン . カ ウ ン タ 一 に プ リ セ ッ  C. Bristable double down.
ト · コ — ド ' ス ィ ッ チ の設定値を プ リ セ ッ ト し 、  Preset the setting value of the switch.
D . 第 / フ リ ッ プ ' フ ロ ッ プ ^ の リ セ ッ ト 入力 ： R に  D. Flip 'Flop ^ reset input: R
" 0 " を 印加 して そ の 出力 Qの " 0 " を ^^ZWE に入 力 し EPR0M を撰択状態にする。 "0" is applied to Sen択state the ^^ Z WE to enter EPR0M "0" of the output Q of it.
そ こ で プ リ セ ッ タ ブ ル · ダ ウ ン. . カ ウ ン タ 一 は計数の 開始 し、 読み 出 し ク ロ ッ ク ' パ ル ス は ノヽ'イ ナ リ ' カ ウ ン タ ー J に入力 し、 その ア ド レ ス ' ラ イ ン Qi , Q2 - 0,7 は対応する EPR0M の ァ ド レ ス ' セ ル を指定 し そ こ に プロ グ ラ ム され てい る デ - タ — を 出 力 し 、 機械は 3··<Γ 移サ イ ク ル で く 返 し く 返 し作業を継続する。 The counter starts counting.The counter starts reading, and the clock 'pulse' is read from the 'internal' counter. enter to J, the a de Re scan 'La Lee down Qi, Q 2 - 0,7 the corresponding EPR0M of § de Re scan' cell to specify the Le Resona this to professional grams are Tei Ru de - data And the machine continues to return in a 3 ... <Γ transfer cycle.
作業を中止 し たい時は切替 ス ィ ツ チ /? を OFF 側にする。  To stop the work, set the switch /? To OFF.
作業は / サ イ ク ル終った と こ ろ で停止する。 又停止 ス ィ ツ チ / を押す と 第 《2 フ リ ッ プ ' フ コ ッ プ / の セ ッ ト 入力 Work stops at the end of the / cycle. When the stop switch / is pressed, the setting input of the «2 flip 'flip /
S に " 0 " 力；印加 し、 その Q 出力の " 0 " が J 入力 NAND ゲ ー ト に入力 し そ の 出力 " / " で プ リ セ ッ タ ブル - ダ ゥ ン · カ ウ ン タ — の カ ウ ン ト を停止さ せ機械をそ の瞬間 A "0" force is applied to S; the "0" of the Q output is input to the J-input NAND gate, and the output "/" is presettable-down-counter. To stop the machine at that moment
G:.'FI G:. 'FI
VvIPO" 止める。 ' VvIPO " stop. '
次に 異常停止回路につ き 説明する。 抵抗 2で プルアツ プ さ れ る フ ォ 十 · カ ブ ラ ー J の'フ ォ ト ' ト ラ ン ジ ス タ 一 の コ レ ク タ 一 は エ ミ ッ タ ー を介 して ア ー ス に接続され、 発光 ダイ ォ — ドは図示極性の ダイ ォ — ドを介 して コ ネ ク タ ー に接続され、 こ の コ ネ ク タ - を介して外部異常 検出器の出力に接続される。 外部異常検出器が異常を検 出する と フ ォ ト ' 力 ブ ラ 一 は ON と ¾ る。 従って J 入 力 NAND ゲ - ト に " 0 " が印加さ れるので プ リ セ ッ タ ブル ' ダ ウ ン . カ ウ ン タ 一 はカ ウ ン ト を停止 し機械は止 ま る。 そ こ で異常個処を点検する の であ るが、 先ずス ト ッ プ ' ス ィ ッ チ /。 を押す。 する と第 ·2 フ リ ッ プ ' フ ロ ッ ブ / のセ ッ ト 入力 S に " 0 "'が印加し、 その 出 力 の  Next, the abnormal stop circuit will be described. The collector of the photo-transistor of the photo-coupler J which is pulled up by the resistor 2 is connected to the ground via the emitter. The light emitting diode is connected to the connector via the diode with the polarity shown, and is connected to the output of the external abnormality detector via this connector. When the external abnormality detector detects an abnormality, the photo-force brake turns on. Therefore, "0" is applied to the J input NAND gate, so that the presettable down counter stops counting and the machine stops. Then, check the abnormal location. First, stop 'switch /. push. Then, "0" 'is applied to the set input S of the 2nd flip' flop /, and the output
" 0 " で ■? 入力 NA ND ゲ ー ト 7 を介 して プ リ セ ッ タ ブ ル • ダ ウ ン . カ ウ ン タ — のカ ウ ン ト を停止状態に保持 して お き、 次に リ セ ッ ト · ス ィ ッ チ ^を押す。 する と 《2 入力  At "0" ■? Presettable down counter via input NA ND gate 7 The count of the counter is stopped and the next And press the reset switch ^. Then 《2 Input
NAND ゲー ト の 出力は " 0 " と な ]? 、 その 出力は ·2入 力 NAND ゲ 一 ト ^ ， イ ン ノヽ'一 タ 一 ^ ， 窠 / フ リ ッ プ ' フ ロ ッ ブ ^を介 して EPR0M Ψ の 。 Ζ τ に " / " を印加し て The output of the NAND gate is "0" ??, and the output is via the two-input NAND gate ^, the invertor ^, and the 窠 / flip 'flop ^. Then EPR0M の. "Apply" / "to τ
EPR0M を非撰択状態に保持する。 従って加工途中の部品 は簡単に取 ]) 外すこ と が出来る よ う にな る。 こ の場合第 Keep EPR0M unselected. Therefore, parts that are being processed can be easily removed. In this case
/ 及び第 ·2 の フ リ ッ プ - フ ロ ッ ブ の状態保持回路に よ ]? 安心 して点検 ， 修理にか 、 る こ とが出来る。  / And the second flip-flop-depending on the status holding circuit of the flap].
異常点検 ， 修理が終った ら ス タ ー ト · ス ィ ッ チ 9 を押 す。 第 / 及び第 《2 の フ リ ッ プ ' フ ロ ッ プに よ る保持状態  Press the start switch 9 after abnormal inspection and repair. Holding status by the 2nd and 2nd flip 'flops
__0::ΡΙ ΙΪ( が解除されて元に復し、 作業は再び開始され る。 __0 :: ΡΙ Ι Ϊ ( Is released and the operation is resumed.
コ ネ ク タ 一 / に並列接続され る コ ネ ク タ 一 / は別の外 部制御器 に接続する停止用 コ ネ ク タ - である。 外部制御 器が信号を 発する と フ ォ ト ' カ プ ラ ー は ON と な 機 械を止める。  The connector / connected in parallel with the connector / is a stop connector-connected to another external controller. When the external controller emits a signal, the photo coupler stops the machine that is ON.
叉抵抗 で プ ル ア ッ プされ る フ ォ ト · カ ブ ラ ー の フ ォ ト ' ト ラ ン ジ ス タ ー の .コ レ ク タ 一 は ェ ミ ッ タ 一を介 して ア ー ス へ接続され、 発光 ダイ ォ ー ドは図示極性の ダ ィ ォ — ドを介して コ ネ ク タ — に接続され る。 外部制御 器が信号を発する と フ ォ ト · カ プ ラ ー 4 は ON と な 2) 3 入力 NAND ゲ — ト に " 0 " が印加されるので、 ス タ ー ト · ス ィ ッ チ ヲ を押 した と 同様にな ！） 機械はサ イ ク ル - タ ィ ム . <Γ 秒で作動を開始する。  Of the photo transistor of the photo coupler which is pulled up by the forked resistor. The collector is grounded through the emitter. The light emitting diode is connected to the connector via a diode with the polarity shown. When the external controller issues a signal, the photo coupler 4 is turned on. 2) Since "0" is applied to the 3-input NAND gate, the start switch is turned off. Just like you pressed! ) The machine starts running in cycle-time. <Γ seconds.
以上 コ ネ ク タ ー / に接続する回路は リ モ ー ト . コ ン ト ロ ー ル 自動ス タ ー ト 用で あ ]? 、 コ ネ ク タ ー / に接続する 回路は リ モ ー ト · コ ン ト ロ ー ル 自動ス ト ッ プ用であ る。  The circuit connected to the connector / is for remote control automatic start.], The circuit connected to the connector / is remote. For control automatic stop.
次に手動用 リ モ ー ト · コ ン ト ロ ー ル回路につ き 説明す る。 ス タ ー ト · ス ィ ッ チ ？ の両極に コ ネ ク タ ー /7 を接続 し、 こ れに外部手動ス タ ー ト ' ス ィ ッ チ 7 を接続する。 又 ス ト ッ プ ' ス ィ ツ チ /ク の両極に コ ネ ク タ ー / f を接続し、 これに外部手動ス ト ツ プ ' ス ィ ッ チ を接続する。  Next, the manual remote control circuit will be described. Start switch? Connect a connector / 7 to both poles of this terminal, and connect an external manual start 'switch 7 to this. Also, connect a connector / f to both poles of the stop switch / cable, and connect an external manual stop switch to this.
シ ス テ ム電源 VGc は AG/IDG コ ン バ ー タ ー ヲ で得ら れ、 EPR0M に供給すベ き VDD ， VBB ， は DC DG コ ン パ一 タ ー 0 で得ら れ る。 Shi scan Te beam source V G c obtained et al is in AG / IDG co down bar te wo, EPR0M base to supply-out to VDD, VBB, is obtained, et al was Ru in DC DG co emissions Pas one te 0.
第 図は本発明の読み出 し専用シ ー ケ ン ス . コ ン ト ロ 一 ラ ー に接続する 有接点方式の出カ リ レ ー · ュ ニ ッ 卜 の 平面図であ る。 ケ ー ス は左右のパ ネ ル盤 / 及び ό·2 と金 Figure shows the read-only sequence of the present invention. FIG. 3 is a plan view of a contact relay type output relay unit connected to one line. The case consists of left and right panel boards and / or
属板よ D なる上下 ·2 枚の シ ヱ ル 4 ·?を組み合せて構成され It is composed of a combination of upper and lower
る。 は有接点 リ レ ー で ケ （ EPROM力； n ヮ ー ド X /ό ビ ッ ト 構成の と き は / ケ ） を以つて 出カ リ レ ー · ュ ニ ッ You. Is a contact relay and is output with a cable (EPROM force; / in the case of n-mode X / ό bit configuration).
ト を構成する。 各 リ レ ー は夫々 ソ ケ ッ ト に 挿 入 固 定  Configure Each relay is inserted into the socket and fixed
される。 , 7 は端子盤で^ / の リ レ ー の 出力は端子 Is done. , 7 is a terminal board and the output of the relay of ^ / is a terminal
/ — / に、 ¾ ·2 の リ レ ー の出力は端子 ·2 — «2 に、 … JT" The output of the relay of ¾ · 2 is connected to terminal · 2-«2,… JT”
の リ レ — の 出力は端子 f に とい う よ う に プ リ ン ト 配 The output of the relay is printed on the terminal f.
線され る。 は入力コ ネ ク タ ー で リ ボ ン ' ケ ー ブ ル / / It is drawn. Is an input connector and a ribbon cable
を介 して本発明の読み出 し ク ロ ッ ク · パ ル ス制御装置の Of the read clock pulse control device of the present invention through the
出力 コ ネ ク タ - / 2に接続さ れる。 . Connected to output connector-/ 2. .
第 図は有接点 リ レ ー方式の出力 リ レ ー ' ユ ニ ッ ト の  The figure shows the output relay unit of the contact relay system.
回路図で 'あ る。 EPROM の <Γ ビ ッ ト の並列出力 ラ イ ン D1 s There is a circuit diagram. EPROM <Γ bit parallel output line D 1 s
D2 , … D8 はイ ン ノヽ' ー タ 一 《 ， リ ボ ン ケ ー ブ ル 〃 を介 し D 2 ,… D 8 is connected via the ribbon cable
て コ ネ ク タ 一 <? に接続される。 Connected to the connector <?
<? ケの出カ リ レ ー 駆動回路は皆同一回路構成であ るか  <? Output output Are all drive circuits the same circuit configuration?
ら / の 出カ リ レ ー 駆動回路につ き 説明する。 EPHOM An output relay drive circuit of the following will be described. EPHOM
の Di に " / " の信号が現れる と イ ン バー タ ー ^ で反転 Inverter ^ when signal of "/" appears in Di of
して " り ，， と な ]) 、 VDD か ら リ ー ド ' リ レ ー ？のコ イ ル 70 を通って シ ン ク 電流が流れ リ ー ド ' リ レ ー ？ は ONと Then, sink current flows from VDD through lead 70 relay coil 70, and lead relay is ON.
なる。 する と AC 端子力 ^ ら 出カ リ レ ー ό の コ イ ル 7 /に電 Become. Then, the AC terminal power is applied to coil 7 / of the output relay.
流が流れ出カ リ レ ー は ON と な ]? 、 これに接続さ れる The current flows out and the relay is ON] ?, connected to this
負 7·2 は駆動される.。 Negative 7.2 is driven.
Di の 出力が " 0 " に変る と リ ー ド - リ レ ー ？ は OFF  When the output of Di changes to "0", read-relay? Is OFF
O PI WIP0一 . -と なる。 従って 出力 リ レ ー 4 は OFF と な ]3 負荷の 駆 動 は止む。 O PI WIP0. - Therefore, output relay 4 is turned off.] 3 Driving of the load stops.
第 7 図は無接点 リ レ —方式の リ レ ー · ュ ニ ッ ト の回路 図てあ る。 各無接点 リ レ ー の入力 aはそれぞれ イ ン バ 一 タ ー を介 し て EPR0M ^ の ビ ッ ト 並列出力の ， 1)2 " ， D8 に接続され、 入力 b は VDD に接続される。 又無接点リ レ ー の 出力 G 及び D は夫々負荷 7·2 を介して AG電源に 接続される。 デー タ ー 出力が " / " の と き は リ レ ー の 入 力 a は " 0 " と な ]? 、 シ ン ク 電流が b — a 間流れて リ レ Fig. 7 shows the circuit diagram of the relay relay unit of the contactless relay type. Input a is the EPR0M ^ bit parallel output of each via Lee down bar one te of the contactless re les chromatography, 1) 2 "is connected to the D 8, the input b is connected to V D D The outputs G and D of the non-contact relay are respectively connected to the AG power supply via the load 7.2. When the data output is "/", the input a of the relay is "0" ??, sink current flows between b and a
- 73 は ON と な る。 反対に の 出力が " 0 " になる と 出 カ リ レ ー は OFF と なる。 -73 turns ON. Conversely, when the output of the counter becomes "0", the output relay turns off.
第 ^ 図の回路では説明を簡単にするために、 DC - AC 間の ア イ ソ レ ー シ ョ ン 回路 と して リ ー ド ' ス ィ ッ チ 回路 を取 あげて説明 したが、 実際は公知の フ ォ ト · 力 ブラ  In the circuit shown in Fig. ^, For simplicity of explanation, the lead-switch circuit is described as an isolation circuit between DC and AC, but it is actually known. The Photo Power Bra
一 回路 ， フ ォ ト ' サ イ リ ス タ ー 回路或は Gds 回路等 DG — AG 間を ア イ ソ レ ー ト 出来る 回路の う ちか ら 状況によ One circuit, a photo's thyristor circuit or a Gds circuit, etc.
D最適な も のを撰定する。 DSelect the best one.
Ο ΡΙ Ο ΡΙ

Claims

一 … '一- ( 13 ) - ― ' 請 求 の 範 囲 One ... 'One- (13)-―' Scope of request
1. デー タ ー が書 き 込ま れた 或は MASK ROM と 、  1. With data written or MASK ROM,
読み 出 し ク ロ ッ ク · パ ル ス 発生装置 と ゲ ー ト 装置 よ ！） な Read out the clock pulse generator and gate device! )
、  ,
読み 出 し ク ロ ッ ク ' パ ル ス 発生装置は分周パ ル ス 発生  Read clock 'pulse generator generates frequency-divided pulse
回路 と 、 セ レ ク ト · ス ィ ッ チ ， プ リ セ ッ ト - コ ー ド - ス 一 Circuits, select switches, preset-code-switches
イ ッ チ ， プ リ セ ッ タ ブ ル ' ダ ウ ン ' カ ウ ン タ 一 ， ノ イ ナ Itch, presettable 'Down' counter, Neuner
リ · カ ウ ン タ ー よ ！） な 、 It's a re-counter! )
分周 ク ロ ッ ク · パ ル ス は セ レ ク ド · ス ィ ッ チ を介 し て  Divided clock pulse is passed through the select switch
プ リ セ ッ タ ブ ル ' ダ ウ ン ' カ ウ ン タ ー に入力 し、 プ リ セ Fill in the presettable 'Down' counter and press
ッ ト · コ ー ド ' ス ィ ッ チ の設定値を 該カ ウ ン タ — に プ リ Preset the setting value of the switch “switch” to the counter.
セ ッ ト し、 該設定値の数だけ カ ウ ン ト する と / ケ の読み Set and count as many as the set value.
出 し ク ロ ッ ク ' パ ル ス を 出 0 その 出力を バ イ ナ リ - カ ウ ン タ ー を介 し て 前記 EPH0M 或は MASK ROM の ァ ド レ Output clock 'Pulse' 0 Output is output to the EPH0M or MASK ROM address via a binary counter.
ス . ラ イ ン へ供給 し、 Supply to the
又ス タ ー ト . ス ィ ッ チ で " 0 " の 信号を、 又 / サ イ ク  Also, the signal of "0" at the start switch is
ル終了信号 " 0 " で " / " の信号を 出力する フ リ ッ プ フ ロ ッ プの 出力を 前記 等の i¾ WE ラ イ ン に 印加 し Apply the output of the flip-flop which outputs the signal of "/" at the end signal of "0" to the i¾WE line such as the above.
て その 出 力を制御 し て な る読み 出 し 専用 シ — ン ス ' コ Read-only sensor that controls its output
ン ト ロ ー ラ — o Controller — o
2. ス タ ー ト ' ス ィ ッ チ を ON にする こ と に よ 、 パ 2. Turn on the 'Start' switch to
イ ナ リ · カ ウ ン タ 一 を ク リ ア し 、 ク ロ ッ ク · パ ル ス 発生 Clears the initial counter and generates a clock pulse.
回路を ク リ ア し 、 プ リ セ ッ タ ブ ル ' ダ ウ ン ' カ ウ ン タ ー Clear the circuit and reset the presettable 'down' counter
を ク リ ア し 、 更に第 / フ リ ッ ブ ' フ Ώ ッ プを リ セ ッ ト し、 And reset the 1st / flip 'flip,
EPR0M の ラ イ ン に信号 " 0 " を入力 し て該 EPR0M Input the signal "0" to the EPR0M line to
Οί.ΊΡΙΟί.ΊΡΙ
Λ. VVIPO - 一 - ( 14 ) - - 等を撰択状態 と し て な る請求の範囲 /. 記載の読み 出 し 専 用シ ー ケ ン ス ' コ ン ト ロ ー ラ ー 。 Λ. VVIPO- A read-only sequence 'controller that reads out the claims /. In which-(14)--etc. are selected.
3. ス ト ッ プ ' ス ィ ッ チ で第 《2 フ リ ッ プ . フ ロ ッ ブ ， 入力 N A N D ゲ ー ト を.介 し て ブ リ セ ッ タ ブル ' ダ ウ ン · カ ウ ン タ ー の カ ウ ン ト を停止状態に保持 し、 更に リ セ ッ ト - ス ィ ッ チ に よ ]? 第 / フ リ ッ プ ' フ ロ ッ プを介 し て  3. Set the stop switch to 《2 flip-flop, input via the NAND gate. Hold the counter in the stopped state, and then reset it by a switch.]? Via the flip / flop
GS E ラ イ ン に信号 " / " を印加 し て EPROM或は MASK  Apply a signal "/" to the GSE line to read the EPROM or MASK
ROM を非撰択状態に保持 し て な る 異常点検保安回路を備 え た請求の範囲 /. 記載の読み 出 し 専用 シ ー ケ ン ス . コ ン ト ロ ー ラ ー 0 A read-only sequence described in claims / with a fault check and safety circuit that keeps the ROM in a non-selected state. Controller 0
/ サ イ ク ル終了信号 " 0 " で 入力 NAND ゲ ー ト を介 し て プ リ セ ッ タ ブ ル ' ダ ウ ン · カ ウ ン タ 一 の カ ウ ン ト を停止 し、 ·2 入力 NAND Κ ， ィ ン バー タ ー ， 第 / フ リ ッ ブ '. フ ロ ッ プを介 し て ラ イ ン に信号 " / " を 印 加 し て EPR0M或は MASK ROM を非撰択状態 と し て なる請求  / Cycle stop signal "0" Stops the count of the presettable down counter via the input NAND gate. Apply a signal "/" to the line via the Κ, inverter, and the / flip '. Flop to deselect EPR0M or MASK ROM. Become a claim
の範囲 /. 記載の読み 出 し 専用 シ ー ケ ン ス · コ ン ト ロ ー ラ Reading / reading of the sequence
- ぶ ケ - ズ を構成する ·2 枚の シ ェ ルは 長手方向外側に 向って わ ずか傾斜 し て 曲げ ら れ、 更にその先端部を 内側 -The two shells are bent at a slight angle toward the outside in the longitudinal direction, and the tip of the shell is placed inside.
に曲げて強化 し、 その強化部分を互に衝 き 合せて左右の Bends and strengthens them, and the reinforced parts meet each other to
パ ネ ル盤の 内側に形成する ガ イ ド溝に嵌入拘束 し て構成 Constructed by fitting into guide grooves formed inside panel panel
する ケ ー ス を備え た請求の範囲 /. 記載の読み 出 し 専用 シ Read-only system with claims /.
一 ケ ン ス · コ ン ト ロ ー ラ ー η Case controller η
^¾ 3 し'-- _OM?I^ ¾ 3 Mr. '-? _OM I
、υϋ , Υϋ
PCT/JP1979/000276 1979-10-30 1979-10-30 Sequence controller for read-only memory WO1981001338A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP1979/000276 WO1981001338A1 (en) 1979-10-30 1979-10-30 Sequence controller for read-only memory

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOJP79/00276 1979-10-30
PCT/JP1979/000276 WO1981001338A1 (en) 1979-10-30 1979-10-30 Sequence controller for read-only memory

Publications (1)

Publication Number Publication Date
WO1981001338A1 true WO1981001338A1 (en) 1981-05-14

Family

ID=13677728

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1979/000276 WO1981001338A1 (en) 1979-10-30 1979-10-30 Sequence controller for read-only memory

Country Status (1)

Country Link
WO (1) WO1981001338A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001557A (en) * 1975-10-14 1977-01-04 The United States Of America As Represented By The United States Energy Research And Development Administration Stored program digital process controller
US4068155A (en) * 1977-01-31 1978-01-10 Robbins Roscoe S Control system for operating machine
JPS5428983A (en) * 1977-08-08 1979-03-03 Giichi Kuze Sequence controller

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001557A (en) * 1975-10-14 1977-01-04 The United States Of America As Represented By The United States Energy Research And Development Administration Stored program digital process controller
US4068155A (en) * 1977-01-31 1978-01-10 Robbins Roscoe S Control system for operating machine
JPS5428983A (en) * 1977-08-08 1979-03-03 Giichi Kuze Sequence controller

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
STINEHELFER J., NICHOLS J.: "A digital frequency synthesizer for and AM and FM receiver", IEEE TRANSACTIONS ON BROADCAST AND TELEVISION RECEIVERS, vol. 15, no. 3, October 1969 (1969-10-01), pages 235 - 243 *

Similar Documents

Publication Publication Date Title
CN103955154B (en) Intelligent stepless-speed-regulation weighing feeder controller for driving DC 220V feed throwing motor
WO1981001338A1 (en) Sequence controller for read-only memory
JPS6192180A (en) Electric motor controller for pipe bender
CN208174657U (en) A kind of vibratory drive circuit
WO1981002937A1 (en) Read-only sequence control system
JP3232489B2 (en) Read-only sequence controller
WO1981001337A1 (en) Sequence controller for read only memory
WO1981001339A1 (en) Control device for read-out clock pulses
JP2810576B2 (en) Input / output circuit of programmable controller
US4467458A (en) Read-only sequence controller
WO1980000756A1 (en) Sequence control system
US2427127A (en) Automatic control of alternating current-direct current motorgenerator set
CN210699929U (en) Intelligent stirrer
JP2530166Y2 (en) Solenoid valve drive
WO1983001967A1 (en) Motor-driven sewing machine
CN206759359U (en) The automatically upper electric control system of the external encoder of servo-driver
JPH0354348Y2 (en)
JPH07259457A (en) Detecting device for condition of motor enclosing limit device
KR0155111B1 (en) Selection control circuit of ultrasonic heating type humidifier
KR200359921Y1 (en) Slave device
JPS6241306Y2 (en)
JPS62175721A (en) Detecting device for abnormal stop of photographic lens
KR880002982Y1 (en) Floppy disk driver
KR940002470B1 (en) Mode display circuit on the computer keyboard
JPH0134440Y2 (en)

Legal Events

Date Code Title Description
AK Designated states

Designated state(s): JP US

AL Designated countries for regional patents

Designated state(s): CH DE FR GB NL SE