WO1993016883A1 - Additional electronic device and electronic system - Google Patents

Additional electronic device and electronic system Download PDF

Info

Publication number
WO1993016883A1
WO1993016883A1 PCT/JP1992/000229 JP9200229W WO9316883A1 WO 1993016883 A1 WO1993016883 A1 WO 1993016883A1 JP 9200229 W JP9200229 W JP 9200229W WO 9316883 A1 WO9316883 A1 WO 9316883A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic device
additional electronic
data
processor
microprocessor
Prior art date
Application number
PCT/JP1992/000229
Other languages
English (en)
French (fr)
Inventor
Ken-Ichi Wakabayashi
Chitoshi Takayama
Tadashi Shiozaki
Original Assignee
Seiko Epson Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corporation filed Critical Seiko Epson Corporation
Priority to EP92906201A priority Critical patent/EP0598902A4/en
Priority to PCT/JP1992/000229 priority patent/WO1993016883A1/ja
Priority to US07/907,988 priority patent/US5526229A/en
Publication of WO1993016883A1 publication Critical patent/WO1993016883A1/ja
Priority to US08/590,108 priority patent/US5615085A/en

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J29/00—Details of, or accessories for, typewriters or selective printing mechanisms not otherwise provided for
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K2215/00—Arrangements for producing a permanent visual presentation of the output data
    • G06K2215/0002—Handling the output data
    • G06K2215/002—Generic data access
    • G06K2215/0022—Generic data access characterised by the storage means used
    • G06K2215/0025—Removable memories, e.g. cartridges

Definitions

  • the present invention relates to an additional electronic device including a processor and an electronic system including the additional electronic device, and particularly to a cooling measure thereof.
  • Devices based on these digital logic operations can be controlled more flexibly than simple feedback control realized only with hardware Xers, and the actual functions are changed by changing software. It has the advantage that it can be done. Therefore, even with the same hardware, completely different control can be realized only by changing the contents of the ROM that describes the processing procedure. In addition, it has the advantage that the purging of functions can be performed only by changing the software.
  • the ability of the processor to actually control is determined by hardware, for example, the number of processes per time, the number of bits that can be handled at a time, and the width of the data transfer path. What was done was only limited, at the very least, for improved usability, and could not really increase the capabilities of existing electronic equipment. It is also difficult to upgrade the software by changing the software, because the software is often burned into ROM, and changing the software requires ROM replacement work. Often. For this reason, upgrading the software version was difficult except for models that were planned for R0M replacement from the beginning of the design and those that provided software on a replaceable medium such as a flexible disk.
  • accelerators that try to improve the functions of the entire computer by replacing and replacing microprocessors in personal computers, etc.However, anyone who needs to replace the CPU on the motherboard is required. It was not something that could be done easily. Consumer electronic devices such as printers, facsimiles, electronic organizers, electronic musical instruments, electronic devices, electronic cameras, etc. incorporating microprocessors, or industrial electronic devices, such as automotive electrical components, mouth pots, and machine tools. In addition, in the case of various electric appliances, it is usual that no consideration is given to such improvement or modification of the function. This problem will be described in detail using a page printer as an example.
  • printers such as laser printers
  • printers with resolutions of 240 to 800 DPI and printing capacity of several pages per minute have been developed.
  • These printers use a xerographic unit that uses a photosensitive drum as a printing engine, and the charging, exposure, toner application, and transfer processes are performed continuously in synchronization with the rotation of the photosensitive drum. To do so, the print process is started after storing the image for one page in the memory.
  • the printer simply receives the data and stores it in memory sequentially, and the processing speed is mainly Depends on data transfer speed Rely on. Since parallel transfer, for example, a transfer method based on the Centronics standard, is fairly fast, it is unlikely that the transfer speed will be lower than the printing capacity of Zero Graphite.
  • printers that have the function of receiving character code and information such as line and digit pitch as print data and developing this as an image, or receiving a program written in a page description language and interpreting and developing it
  • a process of calculating and generating a bit image based on print data is required, and the overall processing speed is greatly reduced as compared with a simple bit image transfer.
  • the processing speed of the printer is determined mainly by the capacity of the processor that performs the processing and the access time of the memory, etc., so that the printing performance of the zero graphic unit itself is greatly reduced.
  • Some page printers can increase the internal memory capacity, or an extended slot V is prepared in advance, and if you install a cartridge with a font program inside, you can improve the function. Although there was a possibility that the processing speed could be improved with the expansion of memory, the processing performance itself could not be improved.
  • another page language interpreter program in the form of an IC card or other cartridge can be used. The supplies are known.
  • This cartridge has a built-in program in the form of a mask ROM, and is installed in an expansion slot in the printer. This cartridge, which provides a page language program, will be described.
  • the control unit of the printer will read the predetermined address assigned to the cartridge immediately after power-on.
  • the inventor has invented a cartridge having a microprocessor separate from the main body of the printer.
  • This cartridge has the function of receiving print data from the printer body, and the micro mouth sensor in the cartridge has the function of developing solid image data based on the received print data.
  • a microprocessor is an electronic circuit including tens of thousands to hundreds of thousands of elements, and the switching operation of these elements is performed in response to a clock signal having a frequency of 20 to 40 MHz or more. And so on. Therefore, the micro-port processor generates considerable heat during operation. Therefore, if the heat generated by the microprocessor is not released to the outside, the temperature of the microprocessor will rise, which may cause a malfunction of the microprocessor or may destroy internal elements.
  • a maximum allowable temperature of about 8 CTC is set for the microprocessor case.
  • the present invention has been made in order to solve the above-described problems in the related art, and provides an additional electronic device capable of efficiently cooling internal circuit elements and an electronic system including the additional electronic device.
  • the purpose is to:
  • the present invention provides a first processor capable of performing a logical operation, first storage means storing processing executed by the processor, and at least an address signal of the first processor.
  • a second processor that performs processing separate from the first processor, the second processor being an additional electronic device inserted through a predetermined insertion opening into an electronic device having a fan; and the second processor.
  • a second storage unit storing processing steps to be executed by the electronic device, and a data extracting unit for extracting data reflected in the address from an address signal output from the electronic device.
  • the circuit element having the step and having the largest heat generation in the additional electronic device is arranged from the center of the additional electronic device to the front end side in the insertion direction of the additional electronic device.
  • the circuit element that generates the most heat is arranged from the center to the rear end side, the additional electronic device is cooled by the cooling fan in the printer body with the additional electronic device inserted in the electronic device. Therefore, the circuit element can be efficiently cooled.
  • the circuit element that generates the most heat includes the second processor.
  • the additional electronic device preferably includes a circuit board on which circuit elements in the additional electronic device are arranged.
  • a body for accommodating a circuit element and a circuit board in the additional electronic device is preferable to provide a body for accommodating a circuit element and a circuit board in the additional electronic device.
  • At least one surface of the housing is formed of metal. Like this Then, heat can be efficiently released to the outside through the metal part.
  • the whole body is made of metal. If the entire body is made of metal, the thermal conductivity of the entire housing will be high, and the body also functions as a heat sink, so that the heat of the circuit elements can be more efficiently released.
  • the housing may be formed of a material having a thermal conductivity of about lWZni, ⁇ or more. If the case is made of a material with a thermal conductivity of about 1 WXm ⁇ K or more, heat can be radiated to the outside relatively efficiently.
  • a metal heat radiating member installed on a surface facing the upper surface of the second processor be provided inside the housing. In this case, heat can be radiated to the outside more efficiently through the heat radiation member.
  • an intervening member is provided between the upper surface of the second processor and the g body and is in close contact with the second mouth processor and the body. Since the interposition member makes the second processor and the housing adhere to each other, the thermal resistance between them can be reduced. Note that the interposed member may be interposed between the upper surface of the second processor and the heat radiating member. It is particularly preferable that the interposition member is a rubber-like substance or a liquid substance.
  • an elastic member is provided for pushing the second processor in the direction of the body facing the upper surface of the second processor.
  • the elastic member enhances the adhesion of each member from the second processor to the housing, so that the thermal resistance between them can be further reduced.
  • the elastic member may pass through an opening provided in the circuit board, and may be interposed between the lower surface of the second processor and the housing. In this case, heat can be dissipated to the housing via the elastic member, and the heat can be dissipated more efficiently.
  • the elastic member is made of silicone rubber. Silicone rubber has excellent thermal conductivity and elasticity, so it can dissipate heat more efficiently.
  • an opening is provided at least in the portion of the body facing the second processor. Since the air flows through the opening, the circuit element in the additional electronic device can be efficiently cooled by the convection of the air. Even when the housing is formed of plastic, it is preferable that at least a portion of the housing facing the second processor is provided with an opening. preferable. Since air flows into the housing from the ventilation hole, the circuit element can be cooled by the flow of air.
  • the circuit board is installed in the housing so as to partition the space inside the S body into a relatively large first space and a relatively narrow second space
  • the second processor is provided with: It is preferable to be installed on the first space side. This can reduce the air resistance around the second processor as compared to the case where the second processor is installed in the second space that is relatively small, and therefore, the second processor can be installed in the housing. Sessa can be cooled more efficiently.
  • the additional electronic device further includes: an oscillation circuit that supplies a clock signal to a predetermined circuit element in the additional electronic device; and detecting that the predetermined circuit element has not been operated for a predetermined time or more. And a frequency adjustment circuit for adjusting the frequency of the pre-E clock signal. This makes it possible to reduce the amount of heat generated when a predetermined circuit element is not operating.
  • the first processor detects that the predetermined circuit element has not been operated for a predetermined time or more and notifies the frequency adjustment circuit, and in response to the notification, the frequency adjustment circuit sets the frequency of the clock signal. To adjust. .
  • the second processor detects that the predetermined circuit element has not been operated for a predetermined time or more and notifies the frequency adjustment circuit, and in response to this notification, the frequency adjustment circuit causes the frequency of the clock signal to change. To adjust.
  • the predetermined circuit element includes the second microprocessor.
  • the frequency adjustment circuit preferably includes a circuit that reduces the frequency of the clock signal to a predetermined frequency level.
  • the frequency adjustment circuit may include a circuit for setting a frequency of the clock signal to zero.
  • the present invention further provides an electronic system including the additional electronic device and the electronic device. It is also realized as.
  • FIG. 1 is an exploded perspective view showing the structure of a cartridge as one embodiment of the present invention
  • FIG. 2 is a plan view showing the arrangement of elements on the upper surface side and the lower surface side of a printed circuit board, and FIG. Figure,
  • FIG. 4 is a cross-sectional view of the cartridge in an assembled state.
  • Fig. 5 is an enlarged cross-sectional view of the main part of the microprocessor of the cartridge.
  • Fig. 6 is a diagram showing the spring member of the lower case.
  • FIG. 7 is a perspective view showing a state where the cartridge is inserted into the first type of printer main body
  • FIG. 8 is a longitudinal sectional view of the cartridge and the frame of the printer main body in a state of being inserted into the first type of printer main body
  • FIG. 9 is a plan view showing the first type of printer main body with the top panel removed, with no cartridge inserted.
  • FIG. 10 is a plan view showing a state where the cartridge is inserted into the first type of printer main body with the top panel removed.
  • FIG. 11 is a perspective view showing an upper case having a ventilation port
  • FIG. 12 is a perspective view showing a state where the cartridge is inserted into the second type of printer main body
  • FIG. 13 is a diagram showing an equivalent circuit of a heat radiation path passing through the upper case
  • Figure 14 shows the plastic cartridge case
  • FIG. 15 is a perspective view showing a panel member that is long in the insertion direction of the cartridge.
  • Fig. 16 is a cross-sectional view of the main part of a cartridge using silicone rubber for pressing directly pressing the microprocessor.
  • Fig. 17 is a block diagram showing the overall configuration of the printer and the cartridge
  • Fig. 18 is an explanatory diagram showing the configuration of the signal lines in the connector CN11
  • Fig. 19 is the electronic control unit 501. Address pine of cartridge 503 viewed from the side Explanatory diagram showing the
  • FIG. 20 is an explanatory diagram showing an address map of the cartridge 503 as viewed from the microphone mouth processor 601,
  • FIG. 21 is a block diagram showing the internal configuration of the cartridge 503,
  • FIG. 22 is a circuit diagram showing a configuration example of the interrupt request register 64
  • FIG. 23 is a circuit diagram showing a configuration example of the polling / command register 643
  • FIG. 24 is an explanatory diagram showing the contents of the status register 645
  • FIG. 25 is a circuit diagram showing a configuration example of the read control circuit 62.
  • FIG. 26 shows an electronic control unit 5 that realizes data transfer using the read control circuit 62.
  • FIG. 27 is an explanatory diagram showing the structure of data in the ROM 671
  • FIG. 28 shows a cartridge 5 that realizes data transfer using the read control circuit 62.
  • FIG. 29 is a flow chart showing processing on the electronic control unit 501 realizing data transfer using the FIFO control circuit 623.
  • FIG. 30 is a flowchart showing processing on the cartridge 503 side for realizing data transfer using the FIFO control circuit 623,
  • FIG. 31 is a circuit diagram illustrating a configuration example of a double bank control circuit 62 4.
  • FIG. 32 is a flowchart showing a process for starting data transfer using the double bank control circuit 624.
  • Fig. 33 is a flow chart showing the response processing on the electronic control concealment 501 side
  • FIG. 34 is a flowchart showing processing on the electronic control device 501 that realizes data transfer using the double bank control circuit 624;
  • FIG. 35 is a flowchart showing the processing of the cartridge 503 which realizes data transfer using the double bank control circuit 624,
  • FIG. 36 is a timing chart showing the timing of printing of image data performed by controlling the laser engine 505;
  • Figure 37 shows a block diagram of a circuit that reduces the operating frequency of a microprocessor. Is
  • FIG. 1 is an exploded perspective view showing the structure of a printer cartridge as one embodiment of the present invention.
  • the cartridge 503 is designed as a cartridge to be inserted into a font cartridge insertion slot of the printer body. However, this force As will be described later, one cartridge has a function of receiving print data from the printer main body and developing the received print data into image data.
  • the cartridge 503 has a multilayer printed circuit board 550 (hereinafter simply referred to as a “print board”) between an upper case 100 having a concave interior and a lower case 120 having a plate shape. ) Is inserted, and a cap 140 is fitted on the connector side of the printed circuit board 550. On the printed circuit board 550, a circuit element such as a microprocessor 601 is attached. Both upper case 100 and lower case 120 are made of aluminum. Since aluminum has a high conductivity, it can efficiently transmit heat from the internal elements to the outside and emit it.
  • the microprocessor 601 When the pressing silicone rubber 126 presses the printed circuit board 550 upward, the microprocessor 601 is also pressed upward, and the micro processor 601 and the heat-dissipating silicone rubber 102 and heat radiation The adhesion between the silicone rubber 102 for use and the upper case 100 is increased. As a result, heat can be efficiently radiated upward from the microprocessor 61.
  • FIG. 2A is a plan view showing the upper surface side of the printed circuit board 550
  • FIG. 2B is a plan view showing the lower surface side of the printed circuit board 550.
  • an insertion plug portion 551 in which a plurality of electrodes for connecting to a connector of the printer main body is arranged in parallel is formed.
  • the microprocessor 601 is mounted at a position adjacent to the plug 551.
  • ROMs 606 to 609 for storing a control program for the microprocessor 601 and the like are arranged.
  • four tri-state buffers 617 are arranged in parallel adjacent to the microphone processor 601.
  • Four dynamic RAMs 611 to 614 are arranged in parallel between the end of the printed circuit board opposite to the plug 551 and the tri-state buffer 617. Note that, for convenience of illustration, the wiring pattern formed on the surface of the printed circuit board 550 is omitted.
  • the microprocessor 601 is a bin grid array (PGA) type device, and the others are SO J type, SOP type, or QFP type devices.
  • PGA bin grid array
  • a plug portion 551 is also formed at one end of the printed circuit board 550 on the! ⁇ Side.
  • ASIC 603 application specific LSI
  • four tri-state buffers 212 are arranged. Further, the bin 601 ⁇ of the microprocessor 601 protrudes from the tri-state buffer 212 closer to the plug 551 than the tri-state buffer 212.
  • the printer's convection grade (parameters related to the operation of the printer, such as the number of prints, paper size, margin, font, and communication parameters) is written.
  • EEPR0M670 is located.
  • a ROM 618 is provided in close proximity to the EEPR0M670 to store a program for operating the microprocessor of the printer.
  • E Two oscillators 661 and 665 are installed at the end opposite to EPR0M670.
  • the first oscillator 661 is a circuit that oscillates a signal that is a basis of a clock signal for the microprocessor 601 and oscillates a clock signal of, for example, 5 MHz.
  • the second oscillator 665 is a circuit that oscillates a clock signal used in an interval timer processing unit described later, and oscillates, for example, a 5 MHz clock signal.
  • the oscillator 661 dedicated to the microprocessor 601 there is an advantage that the clock frequency of the microprocessor 601 can be easily changed only by replacing the oscillator 661.
  • a reset element 637, a FIFO memory 621, and a NAND gate 680 are arranged along the side edge of the printed circuit board 550. Furthermore, five tri-state buffers 684 to 688 are arranged in parallel with the plug unit 551.
  • the longitudinal direction of the rectangular element is aligned with the insertion direction of the cartridge 503.
  • Such an arrangement facilitates the flow of air from the plug portions 551 and 214 toward the microprocessor 601 as indicated by arrows, and contributes to the cooling of the microprocessor 601.
  • this cartridge 503 is inserted into the font cartridge insertion slot of the printer body.
  • a normal cartridge for a child is just a ROM containing font data.
  • the cartridge 503 of this embodiment includes a microprocessor 601, ROMs 606 to 609 storing processing programs of the microprocessor 601, and a processing program of a processor in the printer main body. It is characterized by having a ROM 618 described above and a control circuit including the ASIC 603.
  • the connector on the printer main body side into which the cartridge 503 is inserted is configured so as to be connected to the font cartridge, and therefore has a read-only line for reading data from the cartridge VJ to the printer main body side. However, it does not have a signal line for transferring data from the printer to the cartridge.
  • the print data is received from the printer main body.
  • the print data has a function of being developed into image data by the microprocessor 601. At this time, it is necessary to transfer the print data from the printer main body to the cartridge using a read-only line where the connector is “3 ⁇ 4”. For this reason, a special processing is performed by the microprocessor of the printer main body as shown below.
  • the processor inside the printer reads the identification data stored in the ROM 618 when the printer starts up.
  • the processor in the printer main body performs processing according to the processing program in ROM 618 ⁇ .
  • the processor in the print main body executes special processing according to the processing program in ROM618.
  • This special processing is to generate an address that substantially contains one byte of print data (page self-language language program), put this address on the address bus, and send it to the cartridge 503 from the printer itself.
  • the ASIC 603 on the cartridge side receives this address, decodes this address, extracts the 1-byte print data contained in the address, and sends it to the RAM 611 1— Store in 6 1 4
  • the microprocessor 601 performs processing for expanding the print data for one page described in the RAM 611-614 into image data.
  • the surface image data thus developed is transferred from the cartridge 503 to the printer body, and a solid image is printed by the zero graphic unit.
  • the microprocessor 601 it is preferable to use a processor faster than the printer main body.
  • the image processing to be executed by the printer main body is performed by the high-speed microprocessor 61, so that the processing speed of the printer can be substantially improved.
  • the details of the circuit in the cartridge 503 and its operation will be described later.
  • FIG. 3A is a bottom view of the upper case 100
  • FIG. 3B is a right side view thereof
  • FIG. 3C is a sectional view taken along line C-C
  • FIG. 3D is a sectional view taken along line DD.
  • the portion facing the microprocessor 601 is formed as a pedestal portion 104 higher than the other portions.
  • a silicone rubber 102 for heat dissipation (see FIG. 1) is interposed between the pedestal portion 104 and the microprocessor 601 and assembled.
  • the upper case 100 has a large thickness near the pedestal 104. This thick portion functions as a heat sink that cools the microprocessor 601 by dispersing heat smoothly by reducing the thermal resistance from the microprocessor 601 to the outside.
  • a large number of holes are arranged on the end face 106 of the upper case 100 shown in FIG. 3 (B), so that air is easily circulated. These holes are also effective in releasing the heat inside the cartridge 503. Moreover, by a number of drilling has increased surface area of the end surface 106, O is also improved heat dissipation efficiency from this point should be noted, when the other heat dissipation is sufficient, the holes on the end face 106 You don't need to open.
  • FIGS. 3A and 3C two steps 108 are formed on the side where the cap 140 is inserted.
  • the steps 108 (see FIG. 1) of the cap 140 are hooked on these steps 108.
  • the lower case 120 is also provided with a similar step 130 (FIG. 1).
  • the hooks 142 are caught on the steps 108, 130 and cannot be pulled out.
  • the cap 140 has an elongated opening 144, and the plugs 551 and 214 of the printed circuit board 550 project outside the cap 140 through the opening 144.
  • FIG. 4 shows the cartridge in an assembled state.
  • FIG. 4 shows the cartridge in an assembled state.
  • 3B is a cross-sectional view of the die 503, which corresponds to a D-D cross section in FIG.
  • the end surfaces of the printed circuit board 550 on the plug portions 551 and 214 are located at a position slightly inward from the end surfaces of the upper case 100 and the lower case 120.
  • the end of the printed circuit board 550 having the plug portions 551 and 214 is chamfered, and the electrodes of the plug portion remain slightly inside the end surface of the printed circuit board 550 as shown in FIG.
  • Such a structure reduces the possibility that the cartridge 503 may be inadvertently brought into contact with the electrodes of the plug portions 551 and 214 when the cartridge 503 is carried.
  • FIG. 5 is an enlarged cross-sectional view of a main part showing a part of the microprocessor 601 in FIG.
  • Silicone rubber for pressing is provided on the rubber holding part 128 of the lower case 120 1 26 are fitted, and the pressing silicone rubber 126 presses the printed board 550 upward.
  • the pin 601p of the microprocessor 601 is soldered.
  • a silicone rubber 102 for heat radiation is interposed between the upper surface of the microprocessor 601 and the pedestal 104 of the upper case 100. The heat generated by the microprocessor 601 is discharged to the outside through the silicone rubber 102 for heat radiation and the upper case 100.
  • the heat-dissipating silicone rubber 102 a material having good conductivity is used.
  • Shin-Etsu Silicone Sheet (trade name) manufactured by Shin-Etsu Polymer Co., Ltd.
  • Silicone rubber sheet for heat dissipation TC-CG type (trade name) manufactured by Shin-Etsu Chemical Co., Ltd. or Sircon (trade name) of Fuji Polymer Industry Co., Ltd.
  • TC-CG type trade name
  • Sircon trade name of Fuji Polymer Industry Co., Ltd.
  • Each of these has a relatively high thermal conductivity of about 1 WZm ⁇ K or more.
  • non-solid materials such as viscous liquid, putty, and grease, such as RTV rubber compound (trade name) manufactured by Shin-Etsu Chemical Co., Ltd., which can be solidified at the time of use are also available. It can be used as a material to be interposed on the upper surface of the microprocessor 61. If such a non-solid material is used, the adhesion between the microprocessor 61 and the upper case 100 can be ensured with a small thickness, so that the material has a relatively low thermal conductivity. Is also good as a heat dissipation material.
  • FIG. 6A is a plan view of the panel member 122
  • FIG. 6B is a left side view thereof.
  • a bent portion 12S is formed near the tip of the panel member 122.
  • the bent portion 123 is inserted into a rectangular opening 132 formed in the lower case 120.
  • the bent portion 123 protrudes below the lower case 120.
  • At least one of the two panel members 122 contacts the conductive frame of the printer main body, thereby securing the ground of the cartridge 503.
  • the heat generated in the cartridge 503 is It is discharged to the printer body through the material 1 2. If the contact area between the panel members 122 and the printer body is increased, the heat radiation performance will be further improved.
  • the bent portion 123 of the spring member 122 is divided into a plurality of slits as shown in FIG. 6 (A), and external air passes through these slits to allow the inside of the cartridge 503 to flow. Flow into The air that has flowed in is discharged to the outside through the opening at the end of the upper case 100 (see FIG. 3B) or through the opening 144 of the cap 140. Such an air flow is effective for cooling the elements in the cartridge 503. Also, since the panel members 122 are divided by slits, the number of contact points between the panel members 122 and the frame of the printer increases, ensuring stable grounding and improving thermal conductivity. are doing.
  • FIG. 7 is a perspective view showing a state where the cartridge 503 is inserted into the printer main body 1a.
  • FIG. 8 is a longitudinal sectional view of the cartridge 503 and the frame of the printer main body 1a in the inserted state. However, in FIG. 8, for convenience of illustration, a part of hatched lines for showing a cross section is omitted.
  • FIG. 8 the plug portions 551, 214 of the printed circuit board are inserted into the connector CN11 on the printer side.
  • the panel member 122 on the front side (connector side) of the cartridge 503 comes into contact with the metal frame 180 of the printer body 1a.
  • Figs. 9 and 10 show the top panel of the printer body 1a.
  • FIG. 9 is a plan view showing a state in which the cartridge is removed, FIG. 9 shows a state in which the cartridge 503 is not inserted, and FIG. 10 shows a state in which the cartridge is inserted.
  • the printer has a cartridge slot 250 on one side panel (left end in Fig. 9), and a cartridge connector CN at the back of the cartridge slot 250.
  • a circuit board 252 having 11 is provided.
  • An exhaust fan 254 for cooling is provided in a part of the side panel of the printer facing the cartridge insertion port 250.
  • a number of ventilation holes 256 are formed.
  • the exhaust fan 254 operates to cool the inside of the printer body.
  • the outside air is mainly introduced into the printer body through the ventilation holes 256, and the exhaust air is Is discharged by 254.
  • the cartridge ⁇ ⁇ ⁇ inlet 250 is closed with a lid (not shown). Does not flow.
  • FIG. 10 when the cartridge 503 is inserted, air is supplied from a number of openings (see FIG. 3B) provided in the end face 106 of the cartridge 503. Air flows into the printer body 1a from the cap 140 (Fig. 1). As a result, the elements in the cartridge 503 such as the microprocessor 601 are cooled. Increasing the size of the opening 144 (see Fig. 1) of the cap 140 of the cartridge 503 can increase the amount of air flowing through the cartridge 503. It is possible to cool 6001 better. In addition, as shown in FIG. 11, the use of an upper case 112 having an opening on the top and side surfaces can further increase the flow of air in the cartridge. As shown in FIG.
  • the inserted cartridge 503 is also cooled by the air flowing around the cartridge 503 in the printer main body 1a.
  • the part cooled by this is mainly the front end side of the cartridge 503. Therefore, if the microprocessor 601 is arranged on the tip side of the cartridge, there is an advantage that the microprocessor 601 is efficiently cooled by the flow of air in the printer main body 1a.
  • FIG. 12 is a perspective view showing a state in which a cartridge 503 is inserted into another type of printer main body 1b.
  • the entire cart lip 503 enters the entrance.
  • the micro processor 601 is arranged at the leading end side of the cartridge 503, the inside of the printer main body 1b can be reduced.
  • the microphone flow processor 601 can be efficiently cooled by the flow of air.
  • FIG. 13 is a diagram showing an equalizing circuit of a heat radiation path passing through the upper case 100.
  • FIG. The definitions of the symbols used in Fig. 13 and the numerical values in the thermal design are as follows.
  • T j Temperature of element in microprocessor 601
  • T c package temperature of microprocessor 60 1
  • the heat value Pw of the microprocessor 601 is a value calculated as follows.
  • the heat generation Pw is almost proportional to the frequency of the clock signal.
  • the current flowing in the element is 22 mA / MHz
  • the applied voltage is 5.25V
  • the thermal resistance 0f of the upper case 100 is 90X 140X This is a value calculated as a 1.6 mm aluminum plate.
  • the combined thermal resistance 0 t between the environmental temperature Ta and the upper surface temperature Tc of the package is calculated as follows.
  • the rise value ⁇ Tc of the package temperature Tc due to the ripening of the microprocessor 601 can be calculated as follows.
  • the package temperature Tc is given as follows.
  • the allowable temperature of the package temperature Tc is 74 and the microprocessor 601 is used, the upper case 100 made of an aluminum plate of 90X140X1.6 mm is used. The allowable temperature value of the microprocessor 601 can be satisfied. Therefore, malfunction and destruction of the microprocessor 601 can be prevented.
  • the dimensions of the upper surface of the upper case 100 in the embodiment are about 90 ⁇ 140 ⁇ 1.6 mm (thickness 1.6 mm is the value of the thinnest part), and the allowable temperature of the case temperature of Am290 30 manufactured by AMD is 85. That's it. Therefore, according to the above calculation, the case temperature of the microphone processor 601 is kept within the allowable value.
  • the above-described environmental temperature Ta corresponds to the ambient temperature of the cartridge 503 in the printer main body 1a.
  • the area around the cart lip 503 is cooled by the air introduced into the printer body 1a through the ventilation holes 256, so there is room for heat dissipation design.
  • the cartridge case may be made not only of aluminum-cum but generally of a material having a high conductivity.
  • the aluminum-made cartridge case also serves as an electromagnetic shield that blocks high-frequency noise generated by the microprocessor 601.
  • the cartridge case is made of a conductive material, there is an advantage that the function of the electromagnetic shield as well as the function of heat radiation can be performed.
  • the conductive material in addition to aluminum, an aluminum alloy or a copper alloy generally used as a conductive wire material is preferable. In particular, aluminum and aluminum alloys are generally lighter Therefore, there is an advantage that a portable cartridge can be manufactured.
  • FIG. 14A is a bottom view showing a plastic upper case 101, and a metal plate 110 for heat dissipation is provided inside the case.
  • Fig. 14 (B) is a vertical cross-sectional view in a state where the cartridge case is assembled.
  • Line B corresponds to the position of B.
  • a number of openings OP are provided on the upper surface of the upper case 101. These openings OP have a function of releasing the heat transmitted to the metal plate 110 from the microphone port processor 601 via the silicone rubber 102 for heat radiation to the outside.
  • the air inside the cartridge can escape to the outside or the outside air can escape. Since it can be introduced into the cartridge, the heat radiation performance is further improved. Also, by forming an opening in the printed circuit board 550, the heat radiation performance can be improved.
  • 1 may not be entirely made of a metal such as aluminum, and may have a part made of metal and a part made of plastic as long as it has the above-described heat radiation characteristics.
  • the cartridge case itself is made of a non-metallic material such as plastic, the case can be made inexpensive and the cartridge can be made lightweight and easy to carry. However, approximately 1 is used as the material for the cartridge case.
  • FRP which is a kind of plastic
  • metal is generally about 1 OWZm ⁇ K Since it has the above thermal conductivity, a metallic case is most preferred from the viewpoint of heat dissipation design.
  • the metal plate 110 may be omitted. Further, a gear may be provided between the metal plate 110 and the upper case 101. When a gap is provided between the metal plate 110 and the upper case 101, air can easily flow in and out of the holes of the upper case 101, so that the microprocessor 601 can be efficiently cooled. be able to. In this case, the heat-dissipating silicone rubber 102 may be omitted.
  • the position of the printed circuit board 550 is slightly lower than the center in the thickness direction of the cartridge case. This is to prevent the cartridge from being mistakenly inserted into the printer. In other words, if the user tries to insert the cartridge incorrectly in the opposite direction to the normal direction, the plug section 551 does not enter the connector of the printer body, so that erroneous insertion is prevented.
  • the microprocessor 601 is installed in a relatively large upper space among the two spaces of the cartridge ⁇ ⁇ ⁇ separated by the printed circuit board 550. Therefore, the air resistance around the microprocessor 601 is smaller than that in the case where the microprocessor 601 is installed in a relatively narrow lower space, and the microprocessor 601 can be cooled more efficiently.
  • a bin socket may be provided on the printed circuit board 550, so that a sufficient space for inserting the microprocessor 61 into the bin socket may be provided. Therefore, if the microprocessor 601 is arranged in a wider space, it is easy to connect the microprocessor 601 to the printed circuit board 550 using a bin socket. is there.
  • two panel members 122 are provided in the lower case 120. This is done so that one of the two sheets can reliably contact the metal frame at the cartridge inlet of the printer.
  • a panel member 134 long in the cartridge insertion direction may be used as shown in FIG.
  • the panel member 134 has a corrugated plate-like portion, and the corrugated plate protrudes from the opening of the lower case 136 to the outside. car
  • the use of long panel members 1 3 4 in the direction of insertion of the cartridge ensures that the cartridge is inserted into the printer body deeply or shallowly, both in the printer body. Can contact metal frame.
  • the heat-dissipating silicone rubber 102 is in close contact with the upper surface of the microprocessor 601 and the lower surface of the upper case 100, and an intervening member that transmits the maturity of the microprocessor 600 to the upper case 100. It is used as Therefore, instead of the silicone rubber, the intervening member may be manufactured using another material that efficiently transmits heat. As other materials, a resin having relatively high thermal conductivity such as mica, silicone paste, epoxy resin, a relatively soft resin having good adhesion such as urethane, and a metal plate can be considered. Spray coating or paste-like silicone rubber or resin may be applied. Of these, materials having a relatively high thermal conductivity of about lWZm * K or more are particularly preferred. Also, if the thickness of the interposition member is large, the heat conduction is deteriorated. Therefore, the thickness of the interposition member is preferably about 1 mm or less.
  • the interposed member as described above may not be provided between the microprocessor 600 and the upper case 100, and the two may be brought into direct contact with each other. If the microprocessor 600 and the upper case 100 are brought into direct contact, the heat radiation performance can be improved.
  • the interposed member having good adhesion as described above in order to secure the adhesion between the micro-port processor 600 and the upper case 100.
  • the pressing silicone rubber 126 is a member having a role of pressing the blind substrate 550 from below. Therefore, other elastic materials may be used instead of silicone rubber.
  • an opening is provided in the portion of the print substrate 550 corresponding to the position of the silicone rubber for pressing 126, and the microprocessor 601 is directly pressed with the silicone rubber for pressing 126. You may do so. If the pressing silicone rubber 126 is directly connected to the microprocessor 61 as described above, heat can be radiated from the silicone rubber, so that the heat radiation performance can be further improved. it can.
  • the microprocessor 601 can be pushed upward only by the elasticity of the printed board 550.
  • the portion of the upper case 100 that corresponds to the upper part of the microprocessor 600 is a small pedestal portion 104.
  • the upper surface of the micro-mouth sensor 600 is made higher than the upper surface of the other element (element shown in FIG. 2) on the same side of the printed circuit board 550, such a pedestal part 10 There is no need to provide 4. If the pedestal portion 104 is not provided, the inner surface of the upper case 100 can be made simpler in unevenness, and there is an advantage that the upper case 100 can be easily manufactured by die casting.
  • the microprocessor 601 is arranged between the approximate center and the rear end of the cartridge in the direction of inserting the cartridge, but the microprocessor 601 If a circuit element that generates more heat is present in the cartridge, the circuit element may be arranged between approximately the center and the rear end of the cartridge. In other words, generally, the circuit element that generates the most heat should be arranged between the approximate center and the rear end of the cartridge.
  • FIG. 17 is a block diagram showing a schematic configuration of a laser printer 500 applied to the embodiment and a cartridge 503 mounted on the laser printer.
  • the laser printer 500 has an electronic control unit 501 that controls the entire laser printer 500 and a laser engine 505 that forms an image on the paper P. Les one The printer 5 0 0 is Se' the workstation shea ⁇ emissions 5 0 7, the image data (bit on the basis of print data the electronic control equipment 5 0 1 is sent from the workstation John 5 0 7 And expand the image data via the connector CN10 to the laser engine 505. The laser engine 505 drives the zero graphic unit 15 in response to this, and prints an image on paper ⁇ . As shown in FIG.
  • a well-known CPU in this embodiment, MC 68000 manufactured by Motorola
  • a ROM 511 storing a program to be executed by the CPU 510
  • a ROM 511 storing print programs
  • RAM 512 for storing image data
  • a data input port 514 for receiving print data from the workstation 505 serving as a host
  • a line buffer 515 interposed on a bus line 516 for exchanging data with the cartridge 503
  • Command ⁇ Registers 517 for exchanging status information with the laser engine 505
  • console panel I / F 519 that interfaces with the console panel 518 of the laser printer 500
  • a double buffer circuit 520 for storing.
  • the double buffer circuit 520 is provided with two RAMs 520A and 520B having a storage capacity of 4 Kbytes, that is, eight lines for printing by the laser engine 505, and is alternately provided from the CPU 510 side via the memory write controller 520C. Write the picture image overnight.
  • the laser engine 505 reads the two RAMs 52 OA and 520 B alternately via the memory reading controller 520 D, thereby converting the image data into a video signal in synchronization with the rotation of the photosensitive drum, and printing. Can be performed.
  • the reason that the two RAMs 520A and 520B are provided to alternately harm and read data is that access from the CPU 510 and access from the laser engine 505 must be performed independently.
  • the CPU 510 After writing data to one of the RAMs, the CPU 510 flags a predetermined bit of the register 517. In response, the laser engine 505 checks this flag and reads out the image data stored in the RAM on the side where the data was damaged. During a read, another bit is set in register 517 to inform CPU 510 which RAM is being read. At this time, since the other RAM is not accessed from the laser engine 505, the CPU 510 writes the next eight lines of image data to the other RAM during this time. When reading from one RAM is completed, the laser engine 505 resets the flag and switches to reading from the other RAM. The speed of writing data from the CPU 510 is faster than the speed of reading data from the laser engine 505, that is, the speed of printing. Thus, the transfer of image data for one page is reliably and easily realized while avoiding a collision between accesses to the memory by the two.
  • the cartridge 503 is connected to the electronic control device 501 via the connector CN11.
  • the line buffer 515 has a bus dryer (not shown) interposed in the data bus 34.
  • This bus driver is a one-way buffer that transfers data only from the connector CN11 to the CPU510. In other words, when viewed from the CPU 510, the cartridge 503 connected to the connector CN11 is a read-only device.
  • FIG. 18 is a diagram showing a connection relationship between the plug CN 551 formed at one end of the printed circuit board 550 and the connector CN11.
  • the plug section 551 has 25 terminals formed on two sides (sides A and B) of the double-sided printed circuit board, respectively.
  • signal names are shown corresponding to the respective terminals of the plug 551.
  • the sign “/” added before the signal name indicates that the signal is low active.
  • the meaning of each signal is as follows.
  • Signal / ASB Address strobe signal output by CPU510 (Motorola MC68000).
  • Signal ZADS address strobe auxiliary signal generated based on address strobe signal / ASB in electronic control unit 501.
  • This address strobe assist signal ZADS behaves differently for different types of printers when the printer is started (initialized). In this embodiment, as described later, The printer type is determined based on the behavior of the address slope auxiliary signal ZADS at the time of initialization.
  • Signal ZODTACK An output data acknowledge signal for transferring data from the cartridge 503 to the electronic control unit 501 side.
  • Signal ZCTRGSEL A power select signal when the CPU 510 selects the cartridge 503 and accesses the ROM, registers, etc. allocated to its internal address space.
  • Signals A1 to A20 Address signals output by CPU 510.
  • Signals D1 to D15 Output signals from the cartridge 503 side.
  • Signal RW Read Z write signal output by CPU 510.
  • Signal SCLK Clock signal output from an oscillator (not shown) built into laser printer 500.
  • the signal ZCTRGS given to the laser printer 500 is lowered to L level when the cartridge 503 is inserted, and the CPU 510 detects that the cartridge 503 is inserted into the connector CN 11 by this. I do.
  • CPU 510 specifies a word address using 23-bit address signals A1 to A23, and specifies an upper byte and a lower byte of each word using signals / UDS and / LDS. As a result, the CPU 510 can handle a 16-Mbyte address space from OOOOOOh to FFFFFFh.
  • the symbol “h j added after the address indicates that it is represented in hexadecimal.
  • the cartridge 503 is allocated to a part of an address space handled by the CPU 510 of the electronic control unit 501.
  • the CPU 510 handles a 16M byte address space from OOOOOOh to FFFF FFh, but allocates a part of it for ROM cartridges.
  • the space allocated to the cartridge 503 varies depending on the type of laser printer, but in the case of a laser printer manufactured by Hewlett-Packard Company, as shown in the left column of FIG. The space is normal.
  • the microprocessor 601 provided inside the cartridge 503 of the present embodiment is AMD 29030-25 MHz manufactured by AMD, and its address space that can be handled is 4 Gbytes from 000 000 000 Oh to FFFFFFFFh. .
  • FIG. 21 shows the internal configuration of the cartridge 503.
  • the cartridge 503 mainly includes a microprocessor 601 that controls the entire system.
  • the cartridge 503 is roughly divided into a memory section 602 including ROM, RAM and 21 peripheral circuits, and an electronic control unit 501. It is composed of a data transfer control unit 603 which controls all the data exchange with the other, and other circuits.
  • the memory unit 602 receives 2 Mbytes of R0M606 to 609 for storing a program to be executed by the microprocessor 601, a selector 610 for using the R0M606 to 609 for bank switching, and an electronic control unit 501. It consists of a total of 2 Mbytes of RAM 611 to 614, which store print data and image data after expansion.
  • Each of the 2M bytes of ROM 606 to 609 is a mask ROM of 16 bits ⁇ 256 kilos—4M bits, and is allocated from 0000000 Oh to 001 FF FFFh in the address space as shown in FIG. 0 606 and 607, ROM 608 and 609 each constitute a bank, and one set of two banks constitutes a 32-bit data bus.
  • the ROMs 606 to 609 and the microprocessor 601 are connected by an address bus AAB and a control signal bus.
  • the data bus IDB of R0M 606 to 609 is connected to the data bus DB 29 via the data selector 610, through which the microprocessor 601 can read data from the ROM 606 to 609.
  • ROM606 and 607, ROM608 and 609 have microprocessor All address signals except the lowest three bits (AO, A1, A2) of the address bus A AB from the source 601 are input.
  • the four ROMs 606 to 609 output data at the same time when reading data in a predetermined area.
  • the data selector 610 adjusts the data output at the same time.
  • a 2M-byte memory can be further provided, and an extended RAM interface 615 is provided for this purpose.
  • This extended RAM interface 615 is allocated to the address space from 2020000 Oh to 203FFFFFFh.
  • the extended RAM interface 615 can accommodate up to 2 Mbytes of RAM of the SIMM type.
  • the data lines of the RAMs 611 to 614 and the extended RAM interface 615 are directly connected to the data bus DB 29 of the microprocessor 601, and the address lines are connected to the address bus A AB of the microprocessor 601 via the data transfer control unit 603. Is in contact with In addition, I / 0 of various registers described later is allocated from the address space of 8000000 Ohm.
  • a ROM is allocated to the first 128K bytes as shown in the right part of FIG. That is, this cartridge 503 is A program executed by the CPUS 10 is also built-in.
  • the CPU 510 of the electronic control unit 501 goes to a predetermined address of this ROM after completing the initialization processing. Execute the jump instruction. After that, the CPU 510 operates according to the processing procedure longed for in the ROM.
  • the CPU 510 accesses the space of 128 Kbytes from the beginning of the space of 2 MB allocated to the cartridge 503, the address output via the address buffer 617 provided in the address bus CAB on the connector side of the cartridge 503.
  • the ROM 618 is accessed by the signal, and commands and data stored in the ROM 618 are sent to the CPU 510 of the electronic control device 501 via the data buffer 619 provided on the data bus CDB of the connector.
  • “X” indicates the value of the most significant 4 bits of the start address of the allocated space.
  • addresses and addresses other than those to which ROM and RAM are assigned contain various control registers and status registers. Since these registers are realized by the data transfer control unit 603, the data transfer control unit 603 will be described next. Although the explanation of the circuit is the main, refer to the address map (Figs. 19 and 20) as appropriate.
  • the data transfer control unit 603 shown in FIG. 21 is realized by the ASIC of the usable gate 7900.
  • the AS IC is a standard SSC 3630 cell manufactured by Seiko Epson Corporation and is a low power consumption device made by CMOS process.
  • the data transfer control unit 603 was designed using the CAD system EPSON's ASIC design system “LADSNET”. This CAD system provides elements such as latches, flip-flops, counters, and programmable logic arrays used in the design of logic circuits in the form of a library. A pattern as an IC can be automatically generated.
  • the data transfer control unit 603 implemented as an AS IC
  • the control of data exchange between the CPU 510 of the electronic control unit 501 of the printer 500 and the microprocessor 601 of the cartridge 503 while being attached to the connector CN 11 of the printer 500 is performed.
  • Data exchange between the two is performed by a read control circuit 620 for transmitting data from the electronic control unit 5Q1 side to the cartridge 503 side via a read-only data bus, and also a part of the read control circuit 620.
  • This is realized by the FI FO control circuit 623 that transfers data via the FI FO memory 621 using the configuration of the FO, and the double bank control circuit 624 that allows the data prepared by the cartridge 503 to be read from the electronic control unit 501.
  • the FIFO memory 621 is a RAM that records and reads out data in a first-in-first-out procedure.
  • M66252 FP manufactured by Mitsubishi Electric Corporation was used.
  • the data transfer control unit 603 is connected to the electronic control unit 501 as a signal line by connecting the address bus CAB via the address buffer 617 and the data bus CDB via the data buffer 619, respectively. Have been.
  • the data transfer control unit 603 includes a first decoder 631 that receives the signal of the address bus CAB and the signal CSEL of the cartridge select and outputs a selection signal to each unit in the data transfer control unit 603. Have been.
  • an address bus AAB and a control signal CCC from the microprocessor 601 are also connected to the data transfer control unit 603.
  • the data transfer control unit 603 receives the address bus AAB, and receives signals from the internal circuits.
  • a second decoder 632 that outputs a selection signal to the second decoder is configured.
  • a bus control unit 635 that receives the address bus AAB and the control signal CCC and outputs an address signal and a control signal to the ROMs 606 to 609, the RAMs 611 to 614, and the extended RAM interface 615 is also configured.
  • various registers are configured in the data transfer control unit 603. Reading and writing to the registers are performed not only by a normal read / write operation but also automatically when a specific process is performed. There are not a few things that are written to. The configuration of these special registry evenings will be described later. Also, since the cartridge 503 is treated as a read-only device when viewed from the electronic control device 501 side, The register that can be written from the control device 501 side is configured to be written by performing a read operation from a predetermined address. That is, by specifying a predetermined address, a selection signal is output from the first decoder 631, and data is written to the register by this signal. Reading from the register is performed by a normal read cycle.
  • registers are depicted connected to a readable bus, and write operations are indicated by simple arrows. These registers include interrupt request register 640, polling command register 643, status register ( Figure 19, STAT US) 645, transfer flag register ( Figure 20, register BPOLL) 647, PROM control register 649, and control register 650. .
  • registers other than the status register 645 and the transfer flag register 647 are generic names of a plurality of registers allocated as memory-mapped I / O to the CPU 510 of the electronic control unit 501 or the microprocessor 601 of the cartridge 503. is there. Multiple registers are not necessarily assigned to contiguous addresses.
  • the registers AMD INTO, 1, 2 and the registers AMD CLRO, 1, 2 shown in FIGS. 19 and 20 belong to the interrupt request register 640.
  • the boring command register 643 includes a 'register ⁇ OLL and a register MCONTS.
  • the registers EEPCS, EEPSK, and EEPDI belong to the PROM control register 649.
  • the control register 650 is a register that does not belong to the read control circuit 620, the FIFO control circuit 623, or the double bank control circuit 624, and all registers not mentioned in the above description belong to the control register 650. These are the registers ADDMUXA, ADDMUXB, CLKD IV, RTCVAL, RTCON, RTCSEL, RTCCLR, and SYSKEEP shown in FIG. 19 and FIG.
  • the areas EWWRL and EWWRH each having 512 bytes are harmful to the first and second latches 651 and 652 of the read control circuit 620 from the electronic control unit 501 side.
  • the register EWR D uses these latches 651 and 652 as one word to determine whether Equivalent to what we saw.
  • the registers FI FOREQ, FI FORST, and FI FOW R correspond to the FIFO register 653 of the FI? 0 control circuit 623, and the registers FI RCLK, RDCLK, FI FORD, and RD RST are stored in the FI FO read register 655 of the FIF 0 control circuit 623. Equivalent to.
  • the FIFO control circuit 623 is also provided with a latch 657 that holds data that damages the FIFO memory 621 by using a part of the function of the read control circuit 620.
  • the area indicated by the symbols DPRAMA and DPR AMB in FIG. 19 is a buffer having a capacity of 32 bytes, and the first and second buffers 658 and 659 of the double bank control circuit 624 are viewed from the electronic control device 501 side. Equivalent to Banks DPWROA and DPWROB shown in FIG. 20 show these buffers 658 and 659 from the microprocessor 601 side.
  • the predetermined bits d 1 and d 2 of the status register 645 are also used for exchanging data via the double bank control circuit 624, the details of which will be described later.
  • the interrupt request register 640 is a register that generates an interrupt request from the electronic control unit 501 to the microprocessor 601 and holds the interrupt request. Three levels of interrupts from the electronic control unit 501 to the microprocessor 601 are prepared, and as shown in FIG. 19, three registers (AMD INTO, 1, 2) are provided. By reading any of the interrupt request registers 640 from the electronic control unit 501, an interrupt request to the microprocessor 601 is generated. The setting of this register is performed by a read operation from the electronic control unit 501, but the data to be read has no meaning and is not related to the generation of the interrupt request.
  • FIG. 23 shows a specific configuration example of the interrupt request register 640.
  • These registers are composed of D-type flip-flops, and each flip-flop is controlled by signals / AMDIT0,1,2 output from the first decoder 631 by the read operation of the register from the electronic control unit 501.
  • the output terminals Q of 640 a, b, and c are set to active low, and interrupt signals / INT0,1,2 are output.
  • the sign ⁇ / ”preceding the signal signifies that the signal is low active. (Hereinafter the same).
  • the registers that clear the outputs of these flip-flops 640a, b, and c are assigned to predetermined addresses as three read-only registers (AMD CLR0, 1, 2) as shown in FIG. . Therefore, when the microprocessor 601 performs a read operation for each address to which this register is assigned, the second decoder 632 outputs the signals ZINTCLR0, 1, 2 respectively, and the corresponding flip-flop is
  • the microprocessor 601 determines the priority order and performs processing to respond to the interrupt request. Do. In this case, the microprocessor 601 tallies the corresponding interrupt request registers 640a, b, c.
  • a signal starting with “PUPJ”, such as the signal PUP2 is a signal output from the reset signal output circuit 637, and is a signal that goes low at the time of reset, etc.
  • the signal shown in FIG. PUP 2 is a signal for clearing three interrupt requests at a time Polling command register 643 is a register that transfers a command from microprocessor 6 to the child controller 501 side.
  • This register is writable from the 601 side and readable from the electronic control unit 501.
  • An example of the hardware configuration of this register is shown in Fig. 22.
  • the polling command register 643 is It can be composed of two octal D-type flip-flops 643a and b, which constitute a 16-bit data latch, and one D-type flip-flop 643c.
  • Octal D-type flip-flops-knobs 643 a, b have data input terminals 1D to 8D connected to data bus DB 29 (16-bit bus width) from microprocessor 601 and output terminals 1Q to 8Q is connected to a data bus DB 68 (bus width 16 bits) from the electronic control unit 501 side.
  • the clock terminal CK of the octal D-type flip-flops 643a and 64b has a signal output from the second decoder 632 when the microprocessor 601 accesses the boring command register 643 ( Figure 20, register MCONTCS).
  • the signal ZMC0NTCS and the signal ZP0LL are connected to the clock terminal C and the preset terminal PR of the D-type flip-flop 643c, and the signal CMDRD from the output terminal Q thereof is connected to the octal D-type flip-flop 643a, b.
  • the data is latched (signal ZMC0NTCS is low), it is set to high level.
  • this data is read from the electronic control unit 501 (signal / POLL is low), it is reset to low level.
  • the CMDRD which is the output signal of the D-type flip port-knob 643c, is a predetermined bit d3 (hereinafter, also referred to as a flag CMDRD) of the status register 645 that can be read from the electronic control unit 501 side. Therefore, by reading the status register 645 from the electronic control device 501, the electronic control device 501 can know that a command has been set to the polling / command register 643 from the microprocessor 601.
  • the electronic control unit 501 When the electronic control unit 501 sees the flag CMDRD, which is bit d3 of the status register 645, and knows that the command has been set, it uses a normal read cycle to perform polling and the contents of the command register 643, that is, the microprocessor. Read the command sent from 601. The contents of the command include an instruction to start transfer of print data to the data transfer control unit 603, an instruction to start printing, and a display of a message on the console panel 518.
  • the electronic control unit 501 reads the contents of the bowling command register 643, the output signal CMDRD of the D-type flip-flop 643c is inverted to a high level by the signal ZP0LL as shown in FIG. Accordingly, the microprocessor 601 monitors the predetermined bit d2 of the transfer flag register 647, and thereby, outputs the command output by itself. Is read by the electronic control unit 501.
  • the status register 645 holds the information shown in FIG. 24 in addition to the above-mentioned information indicating whether or not a command has been set from the microprocessor 601. The contents of each bit will be described.
  • the bit d0 is set to a low level by a signal EWRDY generated in the read control circuit 620 when data is written from the electronic control unit 501 to a read control circuit 620 described later, and the data is stored in the read control circuit 620.
  • EWRDY generated in the read control circuit 620 when data is written from the electronic control unit 501 to a read control circuit 620 described later, and the data is stored in the read control circuit 620.
  • Bits dl and d2 indicate whether the double bank control circuit 624 is accessible from the electronic control unit 501 or the microprocessor 601 side, and are called flags ADDMUXA and ADDMUXB, respectively.
  • the two bits correspond to each of the two transfer banks included in the double bank control circuit 624.
  • the bits d1 and d2 are set and reset by the microprocessor 601 writing data to bit d0 of the registers ADDMUXA and ADDMUXAB included in the control register 650, as shown in FIG. Be sent. Therefore, the microprocessor 601 sets this flag to low level before writing data to one bank of the double bank control circuit 624, resets it to high level after the writing is completed, and performs electronic control.
  • Bit d3 flag CMDRD
  • Bit d5 is a flag CLK DIV set based on the operation clock of the microprocessor 601. As the operation clock of the microprocessor 601, the clock CLK output from the first oscillator 661 using the external crystal oscillator CRC 1 is used, and the microprocessor 601 registers the control signal of the control ⁇ -register 650.
  • the operating clock CLK of the microprocessor 601 becomes 25 MHz, and if the value 1 is written to bit d0, The operating clock is 12.5 MHz.
  • the flag CLKDIV of the status register 645 as viewed from the electronic control unit 501 is set to a low level when the clock CLK is 25 MHz, and is set to a high level when the clock CLK is 12.5 M.
  • the electronic control unit 501 checks this bit of the status register 645 when it is necessary to know the operating clock frequency, that is, the operating speed of the microphone processor 601 in order to adjust the timing of data transfer and the like. .
  • the counter d6 is a flag ADMON which is set to a high level when the microprocessor 601 is operating and is set to a low level when the sleep mode is entered.
  • the microprocessor 601 receives the page-prescribed language from the electronic control unit 501 and performs processing to expand this into image data. Therefore, the page-described language to be processed from the electronic control unit 501 side If the predetermined time has elapsed without receiving a message, the microprocessor 601 first sets the operating frequency to 1/2, that is, 12.5 MHz, in order to save power. To enter the so-called sleeve mode. At this time, the microprocessor 601 writes the value 0 to the register ADMON of the control register 650. As a result, when viewed from the electronic control unit 501 side, this bit d6 of the status register 645 becomes low level, and by checking this bit from the electronic control unit 501 side, the operation mode of the microprocessor 601 can be known. is there.
  • a real-time clock incorporated in the data transfer control unit 603 is used for such time measurement and the like.
  • the clock RCLK for the real-time clock a clock from a second oscillator 667 configured using an external water crystal oscillator 665 is used.
  • the real-time clock is configured in the bus control unit 635, and measures an elapse of a predetermined time in response to an instruction from the microprocessor 601.
  • the two sets of crystal oscillators and oscillators are provided so that the operation clock CLK of the microprocessor 601 can be changed independently of the operation clock RCLK of the real-time clock.
  • the real-time clock is set to four types by setting the d1 bit of the registers RT CVAL and RTCSEL belonging to the control register 650 to low or high.
  • An interval timer can be specified, and the timer can be started by writing a value of 1 to the predetermined bit d0 of the register RTCON.
  • the timer When the timer is started, it outputs an interrupt request signal to the microprocessor 601 at a predetermined interval until a value of 0 is written to bit d0 of the register RTCON and stopped.
  • the microprocessor 601 reads the register RTCCLR and clears the interrupt request. The output of these interval timers is used for counting user time in the page pre-existing language processing.
  • the PROM control register 649 includes the three registers EEPCS, EE PSK, and EEPDI shown in FIG. 20. These registers are memories built in the cartridge 503, and electrically erase data. Used for data exchange with possible EEPR0M670.
  • the cartridge 503 of this embodiment stores various variables (configuration) necessary for the operation of the laser printer 500 in the EEPROM 670.
  • This EEPR OM670 is of a type in which data is read, erased, and written by serial transfer.
  • NMC93C66X3 manufactured by NAS Semiconductor is used. This ££!
  • the 101 ⁇ 670 has a capacity of 16 bits x 256 bytes (the number of registers) as the storage capacity, and can read, erase, and write the contents of any specified register.
  • the EEPROM 670 is selected by the chip select signal CS, the data of “0” and “1” sent to the serial data input terminal Din is captured in synchronization with the serial data clock SL.
  • bits are interpreted as an instruction to the EEPROM, and the next eight bits are interpreted as the register number where the data is read, erased or written.
  • data to be stored is supplied to the data input terminal Din in synchronization with the serial data clock SL. .
  • the register EEPCS switches the chip select signal.
  • the register EEPSK is a register for generating a serial data clock SK, and the microprocessor 601 generates a serial data clock for the EEPROM 670 by alternately writing a value 0 and a value 1 to this register.
  • the register EEPD I is a register that holds 1-bit data to be written to the EEPROM 670, and the microprocessor 601 synchronizes with the register EEP SK to generate the serial data clock SK.
  • the specified bit dO of this register EEPDI is rewritten according to the data to be written.
  • the data output terminal Dout of the EEPROM 670 is a predetermined bit dO of the transfer flag register 647 described above, and the microprocessor 601 outputs a data read instruction and a register number to be read to the EEPR0M670, and then outputs serial data.
  • bit d0 of transfer flag register 647 By reading bit d0 of transfer flag register 647 in synchronization with clock SK, the contents of the specified register can be read.
  • Ki ⁇ in EEPR0M670 because also stored as power off, immediately after turning on the power to the laser printer 500, reads out the contents of EEPROM670, returning Konbuigureshi s down to the state immediately before the ⁇ sectional be able to.
  • the read control circuit 620 outputs data necessary for transfer, as shown in FIG. 25, together with an 8-bit X2 first and second latches 651 and 652, a R0M671, a 3-input AND gate 672, and a status register 645. And a D-type flip-flop 674 for generating the flag EWRD Y (bit d0).
  • the latches 651 and 652 correspond to two registers EWWRL and EWWRH that transfer data in 8-bit units as shown in FIG.
  • the first and second latches 651 and 652 correspond to the register EWRD shown in FIG. 20 when viewed from the microprocessor 601 side. That is, from the microprocessor 601 side, both latches 6521 and 652 are set as one word via the data bus DB 290. Can be read.
  • the ROM 671 of the read control circuit 620 is a ROM that stores 256 bytes of data, and can be realized by, for example, a fuse ROM, a small-capacity PROM, or the like. Of course, it may be realized as a part of ROM with a large storage capacity. When using RAM, the same function can be realized by transferring data in advance.
  • the lower eight bits (AC1 to AC8) of the address line from the connector-side address bus CAB are connected to the address terminals AO to A7 of the ROM 671, and the data terminals 00 to 07 are connected to the first terminals.
  • the input side of the first latch 651 and the second latch 652 is connected to the 1D without the 8D.
  • the output of the R0M671 is also output to the FIF0 control circuit 623 as the data buses Z0 to Z7 for the FIF0 control circuit 623.
  • Output sides of the first latch 651 and the second latch 652 are connected to the data bus DB 29 and can be read from the microprocessor 601 as a register EWRD.
  • the R0M671 chip select CE and art bit toe enable 0E receive the output signal / EWROM of the 3-input AND gate 672, and the signal / EWWRH, / FIFO WR, / EWWRL which enters each input of the 3-input AND gate 672. When either of them becomes active low, it becomes active. At this time, ROM 671 outputs the data of the address specified by the lower 8 bits of the connector-side address bus CAB.
  • the signal / EWWRH is a signal that goes low when the transfer of the upper byte by the read control circuit 620 is specified
  • the signal ZEWWRL is a signal that goes low when the transfer of the byte is specified
  • the signal / FI FOWR is a signal that goes low when the data transfer by the FI FO control circuit 623 is specified. Since the signal ZEWWRL and the signal / EWWRH are input to the clock terminals CK of the first latch 651 and the second latch 652, respectively, when these signals become active and data is output from the R0M671, The data is held in a first latch 651 and a second latch 652.
  • the output Q of the D-type flip-flop 674 is output during the transfer of the lower byte. Invert to low level.
  • the output EWRDY is treated as the bit d0 of the status register 645 and the bit d1 of the transfer flag register 647, that is, the flag EWRDY.
  • the microprocessor 601 performs a read operation on the register EWRD.
  • the signal / EWRD becomes low active, and this signal is connected to the output side of the first latch 651 and the second latch 652 connected to the output enable terminal, that is, to the data bus DB 29 first. Is output. Since this signal / EWRD is connected to the preset terminal PR of the D-type flip-flop 674, the data of the first latch 651 and the second latch 652 are read from the micro processor 601 side at the same time.
  • the signal EWRDY which is the Q output of the D flip-flop 674, is inverted to a high level. That is, the flag dWR of the status register 645 and the flag EWRDY of the bit d1 of the transmission flag register 647 are set to the value 1.
  • the electronic control unit 501 and the microprocessor 601 transfer data from the electronic control unit 501 to the microprocessor 601 by the following procedure.
  • the data transferred from the electronic control unit 501 to the microprocessor 601 is the print data received by the electronic control unit 501 from the work stage 507, and is transmitted to the microprocessor 601 on the cartridge 503 side.
  • the data transfer by the read control circuit 620 is performed by a data transfer processing routine to the cartridge (FIG. 26) executed by the CPU 510 of the electronic control unit 501 and a data read division executed by the microprocessor 601 of the cartridge 503 side. This is performed by the incorporation processing routine (Fig. 28).
  • the CPU 510 starts the processing shown in the flowchart of FIG. 26, and first performs the processing of reading the flag EWRDY (bit dO) of the status register 645 ( Step S 700).
  • This flag EWRDY becomes a value 0 when data is set in the first latch 651 and the second latch 652 of the read control circuit 620, and is set to a value 1 when the data is read by the microprocessor 601. Then, it is determined whether or not the flag EW RDY has a value of 1 (step S705).
  • the process waits until the flag EWRDY reaches the value 1, and when the value becomes 1, the process of reading the address of (the head address of the area EWWRH + the data DX2 to be transferred) is performed (step S710).
  • a read process is performed on the area EWWRH, data is read from the ROM 67I.
  • 256 data from 00h to FFh are sequentially harmed to the fixed address from the first address EWWRH.
  • the reason why data is not placed at odd addresses is that data access by the CPU 510 is basically performed in one word (16 bits), and access in word units starting from odd addresses is not possible (address bus error factor). It is.
  • data D is read from the ROM 671 and latched by the second latch 652 as shown in FIG.
  • Step S720 When the IE transmission of the upper byte of the data to be transferred is performed (the second latch 652 holds the data), the CPU 510 similarly transfers the lower byte (the first latch 651 holds the data). (Step S715). As a result of the above processing, assuming that one mode of data is held in the first and second latches 651 and 652, the CPU 510 sets one of the interrupt request registers (in this embodiment, AMD I T0). (Step S720).
  • the CPU 510 repeatedly executes the transfer processing routine shown in FIG. 26.
  • the flag EWRDY goes low as shown in FIG. Since this flag is set, the next data transfer processing is not performed until this flag EWR DY goes high (value 1) (steps S700 and S705).
  • the microphone processor 601 accepts the interrupt request and activates the data read interrupt processing routine shown in FIG. This process is activated only when the read control circuit 62 Immediately after data is held in the first and second latches 651 and 652 of 0, the microprocessor 601 reads the register EWRD to read 1-word data prepared by the electronic control unit 501 (Ste S 730). Thereafter, the microprocessor 601 transfers the read data to a predetermined area of the RAMs 611 to 614 (step S735).
  • the electronic control device 501 can transfer data to the cartridge 503 which is merely connected to the data bus CDB which is a read-only line.
  • the microprocessor 601 can efficiently fetch data.
  • the case where one word of data is transferred has been described as an example, but data transfer does not need to be performed in word units, but may be performed in byte units. In that case, only the transfer using the area EWWRL side is performed, and the high-order 8-bit data may be discarded on the microphone processor 601 side.
  • the FI FO control circuit 623 includes a latch 657 for latching data harmful to the FI FO memory 621, a FI F0 write register 653 for controlling writing of data to the FI FO memory 621, and a FI F0 for controlling reading similarly.
  • a read register 655 is provided.
  • the FIFO memory 821 can store 2048 bytes of data, and has a write address counter and a read counter inside.
  • the FI F0 memory 621 has a reset terminal for writing, a reset terminal for reading, an 8-bit data bus for writing and an 8-bit data bus for reading, which reset these counters, respectively.
  • a clock terminal for writing and a clock terminal for reading are provided.
  • the CPU 510 of the electronic control unit 501 executes the transfer processing routine shown in FIG. 1 executes each processing routine shown in FIG. First, the processing routine shown in the flowchart of FIG. 29 will be described.
  • the CPU 510 of the slave control device 501 uses the FIFO control circuit 623 to transfer data of a plurality of bytes.
  • step S750 A process for reading the register FIFORST belonging to the IFO writing circuit 654 is performed, and a process for resetting the address counter on the writing side is performed (step S750). Subsequently, the variable N is reset to a value of 0 to count the number of data to be sent (step S755). Thereafter, a process of reading the address (the start address of the register FI FOWR + the data DX2 to be transferred) is performed (step S760). When this address is read, a predetermined address of the ROM 671 is accessed similarly to the read control circuit 620 (see FIG. 27), and the data D which the CPU 510 attempts to transfer is output, and this is the bus Z0 to Z shown in FIG. Latched into latch 657 via 7.
  • Step S765 When the register FIF ORE Q is read, a write clock is output to the clock terminal on the write side of the FIFO memory 621, and the data D held in the latch 657 is used as the address counter of the harmful side of the FIFO memory 621. It is hurt by the address indicated by. At the same time, the value of the write-side address counter in the FIFO memory 621 is incremented by one. When one byte of data is damaged in this way, the variable N indicating the number of transferred data is incremented by 1 (step S770), and whether the variable N has become equal to the total number of bytes X of the data to be transferred is determined. It is determined whether or not it is (step S775). Therefore, the processing of steps S760 to S775 is repeated until the number N of bytes of the transferred data matches the total number X of data.
  • the CPU 510 sets one of the interrupt request registers (AMDINT1) and notifies the microprocessor 601 that the data transfer has been completed (step S780). Then, the processing routine is ended and the processing routine ends.
  • AMDINT1 interrupt request registers
  • a data reception interrupt routine indicating a flow chart at 30 is started.
  • the microprocessor 601 first executes the? 0 control circuit 623? The process reads the register RDRST belonging to the IFO read register 655 and resets the address counter on the read side of the FIFO memory 621 (step S800). Subsequently, a process of setting a value 0 to a variable M for counting the number of received data is performed (step S805).
  • step S810 a process of reading the register FIRCLK belonging to the FIF0 read register 655 is performed (step S810), and a process of transferring the read data to a predetermined area of the RAMs 611 to 614 is performed (step S815).
  • a read clock is output to the read-side clock terminal of the FIFO memory 621, and the data D at the address indicated by the read-side address counter at that time is read.
  • the content of the read address counter in the FIFO memory 621 is incremented by one. Since the data transferred via the FIFO control circuit 623 is usually a program in the language described in the page, the received data is immediately transferred to a predetermined area in the RAM, and the image data is transferred to the RAM. It is fit.
  • step S820 Upon receiving one byte of data, the variable M is incremented by 1 (step S820), and it is determined whether or not this variable M is equal to the number of picture bytes X of the data to be transferred (step S825). ). Therefore, the above-described processing of steps S810 to S825 is repeated until the number M of received data bytes matches the total number X of data.
  • the microprocessor 601 When it is determined that the reception of all data has been completed, the microprocessor 601 performs a process of writing a command indicating completion of reading of the data into the polling command register 643 (step S630). By reading the contents of the polling / command register 643, the CPU 510 of the electronic control device 501 can know the completion of data reception by the FI F0 control circuit 623. After that, the microprocessor 601 exits to the RNTJ and ends the processing routine. By the processing described above, a large amount of data can be efficiently transferred from the electronic control unit 501 to the microprocessor 601. The transferred data can be The data is stored in a predetermined area of the RAMs 61 1 to 61 4 of the data transfer control unit 603 and waits for processing by the microprocessor 601.
  • the microprocessor 601 When the microprocessor 601 receives all the print data (program written in the page description language) to be developed from the electronic control unit 501, the microprocessor 601 stores the page description stored in the ROM 606 to 609. Activate the language interpreter and process the print data stored in the specified area of RAM 611 to 614. The image is developed by such processing, and the developed result is stored as image data in a predetermined area of the RAMs 611 to 614.
  • the image data obtained by completing the image development is then transferred to the electronic control unit 501, stored in the RAM 512, and printed by the laser engine 505 at a predetermined timing. Will be.
  • the double bank control circuit 624 transfers such image data.
  • the double bank control circuit 624 transfers the data from the microprocessor 6 to the electronic control unit 501, and includes two banks for storing 32 bytes (16 words) of data. Arrogant. These are called Bank A and Bank B, but they are exactly the same as hardware, so only the configuration example on Bank A is shown in Figure 31.
  • Each of these banks has a configuration in which the address and data buses can be switched between the microprocessor 61 side and the electronic control unit 501 side.
  • Selector 6 81, 6 82, 2 Selects the data bus (16-bit width) used in a set.
  • Two sets A total of 4 octal line buffers 68 4 to 68 87, 32 bytes RAM 691 and 692 having the same storage capacity, OR gates 694 and 695, which are other constituent gates, and an inverter 696.
  • FIG. 31 shows a configuration using two memory chips each having a storage capacity of 32 bytes, it may be realized by switching the upper address of a single memory chip.
  • the data selector 68 is composed of the least significant four bits (AC1 to AC4) of the address bus CB of the electronic control unit 501 and the address bus of the microprocessor 601. The lower 4 bits (A2 to A5) of the source AAB are selected and output.
  • the address bus is selected by selecting the signal ADDMUX A (bit of register ADDMUXA) connected to the select terminal S. d 0).
  • the data selector 682 switches the read / write signals of the RAMs 691 and 692 in accordance with the selection of the address bus. Similarly, one of the signals A DDMUXA connected to the select terminal S is used. Is connected to the chip select terminals CE 1, 2 and the output enable terminal OE of the RAM 691, 692.
  • Octal line buffers 684 and 685 are 3-state type line buffers interposed in the data path DB 29.
  • the DB 29 and the data bus of RAM691, 692 are connected to each other so that the microprocessor 601 can damage the data to RAM691, 692.
  • the output of the OR gate 694 that receives the signal ZDPWR0A and the signal ADDM UXA is connected to the gate terminals 1 G and 2 G of the Otaru line buffers 684 and 685.
  • the signal ZDPW R0A is a signal that goes low when the microprocessor 601 attempts to write data to bank A.
  • the octal line buffers 686 and 687 connect the data bus DB68 of the electronic control unit 501 with the data buses of the RAM691 and 692 when the gate terminals 1G and 2G become low level. Data can be read from the 692 to the electronic control unit 501.
  • the gate terminals 1G and 2G of the octal line buffers 686 and 687 are connected to the output of an OR gate 695 that inputs the signal ZDPOE 1A and the signal obtained by inverting the signal ADDMUX A by the inverter 696.
  • the signal ZDPOE 1 A is transmitted from the electronic control unit 501 to the data in bank A. Is a low level signal when trying to read data.
  • FIG. 32 is a flowchart showing a processing routine for starting transfer of image data performed by the microprocessor 601. As shown in the figure, the microprocessor 601 sets a transfer start command in the boring command register 643 prior to the transfer of image data (step S850).
  • the CPU 510 of the electronic control device 501 reads the command of the boring command register 643 and executes the response processing routine shown in FIG. That is, the electronic control unit 501 determines whether or not the laser printer 500 is in a printable state (step S860). If the electronic control unit 501 determines that the printable flag is present, the electronic control unit 501 reads the interrupt request register. (AMD INT2) is set (step S865), and the process exits to rNEXTJ to terminate this routine. If the printer is not ready for printing, a process of notifying this to the microphone opening processor 601 of the cartridge 503 is performed (step S870). ⁇ The printing is not possible, for example, when the laser engine 505 has not been warmed up yet, or This means that printing is not possible even when image data is transferred, such as when jamming has occurred.
  • the microphone port processor 601 Upon receiving an interrupt request signal AMD INT 2 from the electronic control unit 501, the microphone port processor 601 starts an image data transfer interrupt processing routine shown in FIG. When this process is started, the microprocessor 601 first performs a process of writing a value 1 to bit d0 of register A DDMUXA (step S900). When bit dO of this register ADDMUXA is 1, the data bus of RAMs 691 and 692 that constitute bank A is connected to the data bus DB 29 of microprocessor 601 as described with reference to FIG. Connected and electronic control unit 50 Access from one side is disabled.
  • the microprocessor 601 performs processing for transferring data of 16 words (32 bytes) to the A bank DPWR0A (step S902).
  • data is written to the A-punk DPWRO A
  • the signal / DPWR 0 A shown in FIG. 31 goes low, and the data is written to the RAMs 691 and 692 via the octal line buffers 684 and 685.
  • the microprocessor 601 writes the value 1 to bit dO of the register ADDMUX A (step S904), and connects the data bus of the RAMs 691 and 692 constituting the A bank to the electronic control unit. Connects to data bus DB 68 of 501.
  • the microprocessor 601 performs a process of writing command data indicating the completion of the transfer to the bank A into the polling command register 643 (chip S906). As described above, the process of transferring the data to the bank A is completed, and the microprocessor 601 executes the same process as that described above for the contacting bank B (step S910). When the data transfer to the bank B is completed, the microprocessor 601 damages the polling command register 643 with command data indicating that the transfer is also completed. In this way, transfer of data of 32 words (64 bytes) in total from A and B banks from the cartridge 503 side is completed.
  • the CPU 510 of the electronic control unit 501 executes an image data receiving processing routine shown in FIG. That is, the CPU 510 first reads bit d3 of the status register 645, that is, the flag CMDRD (step S920), and determines whether or not this value is 0 (step S925).
  • the flag CM DRD is set to a value of 0, and at this time, the CPU 510 transmits the command data of the polling command register 643 to the command register 643. Read (step S930).
  • the read command data is checked, and it is determined whether or not the command data indicates that the data transfer of bank A has been completed (step S935). If not, other processing is executed. (Step S 940). Polling If the command data of the command register 643 indicates that the data transfer of the A bank is completed, the electronic control unit 5 reads the 16 words of the A bank DP RAMA (see FIG. 19) (step (S945), and transfers the read data to the RAM 512 (step S950).
  • the electronic control unit 501 sets one of the interrupt request registers (AMD I Set NT2).
  • AMD I Set NT2 the processing of steps S920 to S955 described above is executed for bank B. That is, when it is determined from the command data of the command register 643 that the transfer of data from the microprocessor 601 to the bank B has been completed, 16 words of data in the bank B DPRAMB are read and transferred to the RAM 512. Thereafter, one of the interrupt request registers is set, and an interrupt request is made to the microprocessor 601.
  • the microprocessor 601 executes the interrupt processing routine shown in FIG. 34 again, so that the microprocessor 601 and the CPU 510 execute both routines (FIGS. 34 and 35). This completes the transfer of all image data. If new print data is not received from the electronic control unit 501 after the transfer of all image data, the microprocessor 601 writes the value 1 to the register CLKD IV of the control register 65 after a predetermined time has elapsed, and It switches its own operating frequency to 12.5MHz, which is half, to reduce the yellowing power and hence the heat generation.
  • the electronic control unit 501 that has received the transfer of all the image data performs printing with the image data while exchanging signals with the laser engine 505 by using the double bar, the Guffer circuit 520 and the register 517 described above.
  • the exchange of signals between the electronic control unit 501 and the laser engine 505 is shown in FIG. The outline of printing will be described with reference to this figure.
  • the electronic control unit The printer 501 inquires whether or not the laser engine 505 is in a printable state. If it is determined that the printout is possible after the completion of the printing operation, the print signal shown in FIG. And outputs it to the laser engine 505. Upon receiving this signal, the laser engine 505 immediately activates the paper transport motor. In synchronization with this, the rotation of the photosensitive drum, the charging process and the like are started.
  • the laser engine 505 detects the leading edge of the paper and outputs a signal VREQ to the electronic control unit 501 via the register 517.
  • the electronic control unit 501 receives the signal VREQ, the electronic control unit 501 waits for a predetermined time, that is, a time required for the photosensitive drum to rotate to a position at which latent image formation by the laser beam is started, and then waits for a signal VS YNC is output via register 517.
  • the laser engine 505 receives this signal VS YNC and outputs a horizontal synchronization signal H SYNC of the laser beam via the register 517.
  • this signal HSYNC is equivalent to a signal instructing the start of reading one line of image data
  • the laser engine 505 synchronizes the image data with the RAM 52 OA or 520 B of one of the double buffer circuits 520 in synchronization with this signal. read.
  • control is performed to ignore the signal VSYNC for the number of lines corresponding to the top margin. This control is the same when the bottom margin is formed.
  • the CPU 510 transfers necessary image data to the RAM 520A or 520B of the double buffer circuit 520 while counting this signal.
  • the CPU 510 determines whether the image data is The transfer to the double buffer circuit 520 ends.
  • FIG. 37 is a block diagram showing a circuit for switching the frequency of the clock signal INCLK of the microprocessor 601 based on the clock signal CLK of the 50 MHz oscillator 661.
  • This frequency switching circuit includes three D-type flip-flops-knobs 1100, 1102, and 1104, a data selector 1106, a 4-bit binary counter 1108, and an inverter 1110.
  • the input terminals of the data selector 1106 are bull-up or bull-down, respectively, whereby the data ⁇ ⁇ ⁇ 1110J is given to the first input terminal group 4 A to 1 A, and the second input terminal group Data “1100” is given to 4B to 1B. Further, the Q output of the second D-type flip-flop 1102 is given to the select input terminal S of the data selector 1106.
  • the data selector 1106 outputs data of the first input terminal group 4A to 1A when the select terminal S is at a low level, and outputs the second input terminal group 4B to 1B when the select terminal S is at a high level. Output data.
  • the value of the register CLKD IV is 0, and the Q output of the second D-type flip-flop 1102 is also kept at a low level.
  • the first input of the data selector 1106 Data ⁇ 1110J of terminal group 4 A to 1 A is given to counter 1108 as a burst value.
  • the counter 1 108 counts a clock signal of 50 MHz provided from the oscillator 661.
  • the preset value is “1110”
  • the counter 1110 functions as a 1/2 frequency divider.
  • the carry output of the counter 1108 is supplied to the D input terminal of the third D-type flip-flop 1104, and is output to the terminal Q in synchronization with the clock signal CLK.
  • the 50 MHz signal of the oscillator 661 is frequency-divided by 1Z2 and output from the D-type flip-flop 1104 as a 25 MHz clock signal INCLK. .
  • the microprocessor 601 when the microprocessor 601 does not operate for a certain period of time, the value of the register CL KD IV is changed to 1 so that the data ⁇ 1100J '' of the second input terminal group 4B to 1B of the data selector 110.6 is stored in the counter 1108.
  • the counter 1 1 1 10 functions as a 1 Z 4 divider because the blister value is “1 1 0 0 J.
  • the 50 MHz signal of the oscillator 6 6 1 The frequency is divided, and a clock signal INCLK of 12.5 MHz is output from the third D-type flip-flop 110.
  • the operating frequency was reduced to 1/2 in the sleeve mode. However, if the characteristics of the microprocessor 61 allow, the operating frequency may be further reduced. May be set to 0 (ie, stop the clock).
  • the criteria for entering the sleeve mode may be other than the criteria described above (the microprocessor 601 does not receive new print data from the electronic control unit 501 for a predetermined time or more).
  • the criterion may be that the RAM 611-614 has not been accessed for a predetermined time or more.
  • the detection of the fact that the microprocessor 601 has not been operating for a predetermined time may be performed by the microphone processor 601 itself or another detection circuit.
  • the microprocessor 601 or the like can be used.
  • the calorific value of other elements can be reduced.
  • the microprocessor Since the microprocessor enters the sleeve mode when the microprocessor 601 is not operating, the temperature of the microprocessor 601 itself is not often too high. However, it is generally known that the life of a semiconductor element is shortened when it is kept at a relatively high temperature for a long time. Therefore, entering the sleeve mode can extend the life of the microprocessor.
  • the temperature of elements that generate a large amount of heat such as the microprocessor, may exceed the allowable value. Therefore, the temperature of an element that generates a large amount of heat, such as a microprocessor, is detected by a thermometer such as a thermocouple, and when the temperature exceeds a predetermined temperature, the operating frequency is reduced to a predetermined level. Is also good. This can prevent the destruction of the element.
  • a thermometer such as a thermocouple
  • the present invention is applicable to any device using a processor, for example, in-vehicle electrical components, facsimile, telephone, electronic notebook, electronic musical instrument, electronic camera, translator, handy copy, cash dispenser, remote control device, calculator, etc.
  • the present invention can be applied to any information processing device to which an additional control device can be connected and disconnected by a connector.
  • an information processing device as long as the processor on the main body side has a function of recognizing the additional control device and transferring the processing to an address prepared in the additional control device side, even in the existing electronic device, even if it has a function, It is easy to realize the additional control device and the information processing device of the present invention. Even if such a function is not provided, there are various methods for shifting the main processor to the processing stored in the additional control device.
  • a device for outputting data responds to the processor as to whether data on the data bus is established or not. Judged by the signal DTACK. Therefore, when executing a jump instruction to an absolute address while the processor on the main unit is executing a process registered in the ROM provided in the main unit, it is added that the execution of the jump instruction to the absolute address is executed.
  • the control unit analyzes and detects the signal, and the main ROM on the main unit outputs the absolute address of the jump destination to the data bus.
  • the additional control device is configured as a cartridge in which the printed circuit board is housed in the housing and can be handled alone, but the additional control device is configured as a single board mounted in the expansion slot. I don't mind.
  • a single additional control device may be realized by occupying a plurality of connectors.
  • a case in which the housing itself is configured as a printed circuit board can also be realized as one embodiment of the present invention.
  • the present invention is not limited to the above embodiments.
  • data such as the number of character points is received from the printer main body, and the designated point of the character is received.
  • the additional electronic device and the electronic system according to the present invention include any device using a processor, such as a word processor, a personal computer, a work station, In-vehicle electrical components, fax machines, telephones, electronic organizers, electronic musical instruments, electronic cameras, translators, handy copies, cash dispensers, remote controllers, calculators, etc. Available for S.
  • a processor such as a word processor, a personal computer, a work station, In-vehicle electrical components, fax machines, telephones, electronic organizers, electronic musical instruments, electronic cameras, translators, handy copies, cash dispensers, remote controllers, calculators, etc. Available for S.

Description

明細書 付加電子装匱および電子システム
【技術分野】
本発明は、 プロセッサを備える付加電子装置および該付加電子装置を含む電子 システムに関し、 特にその冷却対策に関する。
【背景技術】
近年、 パーソナルコンピュータ， ワードプロセッサ， ワークステーシ ョ ンなど のディジタル演算に基礎を置く電子装置、 あるいはマイクロプロセッサを組み込 んだプリンタ， ファクシミ リ ， 電子手帳， 電子楽器， 電子調理器， 電子カメラな どが、 社会の広範な領域で用いられている。 また、 自動車， ロボッ ト， 工作機械 ， あるいは各種電化製品においても、 マイクロプロセッサを利用したものが、広 く実用に供されている。
こうしたディジタルな論理演算に基礎を置く機器は、 ハードウ Xァのみで実現 された単純なフィードバック制御と比べて柔軟な制御が可能であることの他、 ソ フ トゥヱァの変更により実質的な機能を変更することができるという利点を有す る。従って、 同一のハードウ-ァであっても、 処理手顒を記僮した R OMの中身 を変更するだけで、 全く異なった制御を実現することも可能である。 更に、 ソフ トウ アの変更のみで機能のパージヨ ンアツブが可能であるという利点も有する のである。
しかしながら、 実際に制御を行なうプロセッサの能力は、 ハードウェア、 例え ば時間当たりの処理回数， 一度に取り扱えるビッ ト数， データの転送を行なうパ ス幅などにより決まるから、 ソフ トウヱァのバージョンアップによって改善され るのは、 たかだか使い勝手の向上など、 限定されたものに過ぎず、 現実に既存の 電子装置の能力を大幅に向上させることはできなかった。 また、 ソフ トゥユアの 変更によるバージョンアップも、 ソフ トウヱァは R OMに焼き付けられているこ とが多く、 ソフ トウユアの変更には R O Mの交換作業を必要としたため、 困難な 場合が多い。 このため、 ソフ トウエアのバージョンアップは、 設計当初から R0 M交換を予定している機種やソフ トゥ-ァをフレキシブルデイスクなど交換可能 な媒体で供給するもの以外では困難であった。
もとより、 パーソナルコンピュータなどにおいて、 マイクロプロセッサなどを そつくり入れ替えて、 コンピュータ全体の機能を向上しょうとするいわゆるァク セラレータなども存在するが、 マザ一ボード上の C P Uの交換が必要になるなど 、 誰にでも簡単に行なえるというものではなかった。 マイクロプロセッサを組み 込んだプリンタ， ファクシミ リ， 電子手帳， 電子楽器， 電子属理器， 電子カメラ などの民生用電子装置、 あるいは自動車の電装品， 口ポッ ト， 工作機械などの産 業用電子装置， 更には各種電化製品となると、 こうした機能の向上、変更につい ては、何等考慮されていないのが通常である。 かかる問題を、 ページプリンタを 例にとって詳細に説明する。
近年、 レーザプリンタ等のページプリンタの普及にはめざましいものがあり、 コンピュータからのデータの高速な出力機器の主流になろうとしている。 レーザ プリンタの場合、 2 4 0から 8 0 0 D P Iの解像度を持ち、 一分当たり数ページ の印字能力を持つものが開発されている。 こうしたプリンタは、 印刷用のェンジ ンとして感光ドラムを用いたゼログラフィュニッ トを使用しており、帯電、 露光 、 トナー塗布、転写の各工程を感光ドラムの回転に同期して連较的に行なうこと から、 1ページ分の画像をメモリに蓄えた後、 印刷処理を起動する。
従って、 ページプリンタに備えられた画像展開用のメモリは、 少なくとも 1ぺ ージ分の画像をメモリに蓄える容量が必要となり、画像データの圧縮を行なつて いないならば、 その容量は解像度と処理可能な用紙の大きさとから決まる。 例え ば、解像度 3ひ 0 D P I、 用紙の大きさを横 8インチ、縦 1 0インチの場合を考 えてみると、全部で 8 X 1 0 X 3 0 0 X 3 0 0 = 7， 2 0 0 , 0 0 0ドッ トの画 素を取り扱うことになり、 少なくとも 0 . 9メガバイ トのメモリを用意しなけれ ばならない。
また、外部のコンピュータから受け取る印字データが印刷しょうとする画像の ビッ トイメージそのものであれば、 プリンタはデータを受け取つてこれをメモリ に順次記億する処理を行なうだけであり、処理速度は主にデータの転送速度に依 拠する。 並列転送、 例えばセントロ二クス社規格準拠の転送方式はかなり高速な ので、 転送速度がゼログラフィュニツ トの印刷能力を下回ることはほとんど考え られない。
しかしながら、 印字データとして文字のコードと行および桁ピッチなどの情報 を受け取りこれを画像として展開する機能を備えたプリンタでは、 あるいはぺー ジ記述言語で記述されたプログラムを受け取つてこれを解釈して展開するプリン タでは、 印字データに基づいてビッ トイメージを演算，生成する処理が必要とな り、 単純なビッ トイメージの転送と較べて全体の処理速度が大きく低下するとい う問題があった。 即ち、 プリンタの処理速度が、 主に処理を行なうプロセッサの 能力およびメモリのアクセスタイム等により決まることになり、 ゼログラフィュ ニッ ト自体の印刷能力を大幅に下回ってしまうのである。
例えば、 1分間に 1 0枚印刷可能なページプリンタを考えてみると、 1枚の印 刷物用の画像データを準備するのに許された時間はわずか 6秒しかなく、 この時 間に 0 . 9メガバイ トのデータを総て展開しょうとすれば、 1バイ ト当たりに許 容される処理時間は、 わずか 6 . 6 7マイクロセカンドに過ぎない （6秒/ 0 . 9メガバイ ト） 。 この処理速度は、 現在市場に供給されている高速の R I S Cタ ィプのプロセッサで実現可能かどうかという程度である。 これに対してゼログラ フィユニッ トは、 1 0枚/分程度の印刷能力を既に備えていることが多い。 従つ て、 現状では、 印字データを処理する制御部の処理能力が、 全体の印字速度を向 上する上でのネックとなっている。
ページプリンタの中には、 内部のメモリ容量を增大可能なものや、 予め拡張ス 口 V トを用意し、 ここにフォントゃプログラムを内蔵したカートリッジなどを装 着することにより機能を向上しょうとするものがあるが、 メモリの拡張に伴う処 理速度の向上は望めても、 処理能力自体を向上させることはできなかった。 例え ば、 特定のページ記述言語しかサポートしていないレーザプリンタに、 他のベー ジ記述言語を処理する機能を拡張するため、 I Cカードその他のカートリ ッジの 形態で他のページ言語インタープリタのプログラムを供耠するものが知られてい る。 このカートリ ッジは、 プログラムをマスク R OMの形態で内蔵しており、 プ リン夕の拡張スロッ トに装着される。 ページ言語ィンタープリ夕のプログラムを提供するこのカートリ ジについて 説明する。 ブリンタ本体の制御部は、 電源投入直後などのタイミングで、 カート リッジに割り当てられた所定のァドレスを読みにゆく。 ページ言語プログラムを 収納したカートリ ッジが装着されている場合には、特定のコードが返されるので 、 制御部は、 カートリッジがページ言語プログラムであることを知る。 これによ り、 プリンタの制御は、 カートリッジ内部におかれているインタープリタブログ ラムに移る。 この結果、 プリンタは外部から受け取るデータをそのページ言語に 従つて解釈することができるようになるが、 処理速度自体が向上する訳ではなく 、 むしろ高級なページ記述言語を改めて採用することで、 全体の印剁速度は低下 することが多い。
そこで、 上述の問題を解決するために、 ブリン夕本体とは別個のマイクロプロ セッサを備えるカートリッジを発明した。 このカートリッジは、 ブリン夕本体か ら印字データを受取る機能を有しており、 また、 カートリッジ内のマイクロブ口 セッサは、 受け取つた印字データに基づいて固像データを展開する機能を有して いる c
ところで、 マイクロプロセッサは、数万個から数十万個の素子を含む電子回路 であり、 それらの素子が 2 0 ~40 MH zあるいはそれ以上の周波数を有するク 口ック信号に応じてスィツチング動作などを行なっている。 従って、 マイクロブ 口セッサは動作中にかなりの熱を発生する。 このため、 マイクロプロセッサで発 生した熱を外部に放出しないとマイクロプロセッサの温度が上がり、 マイクロブ 口セツザが誤動作を起こしたり、 内部の素子が破壊されてしまったりすることが ある。
誤動作や素子の破壊を防止するために、 マイクロプロセッサのケースに対して は 8 CTC程度の最大許容温度が設定されている。 ケースの表面温度を許容値以下 に保っためには、 カートリッジの構造を工夫して、 マイクロプロセッサから外部 に放熱しやすい構造にすることが重要となる。
しかし、 従来はプリンタに装着されるカートリッジであってマイクロプロセッ サを備えるものが存在しなかったので、 カートリ ッジの放熱構造も知られていな かった。 このようなカートリ ッジの放熱構造の問題は、 プリンタに装着される力 ートリ ツジに限らず、 一般に、 プロセッサを有するカートリ ッジに共通の問題で ある。
この発明は、 従来技術における上述の課題を解決するためになされたものであ り、 内部の回路素子を効率的に冷却することのできる付加電子装置および該付加 電子装置を含む電子システムを提供することを目的とする。
【発明の開示]
上述の課題を解決するため、 この発明は、 論理演算可能な第 1のプロセッサと 、 該プロセッサが実行する処理を記億した第 1の記憶手段と、 前記第 1のプロセ ッサの少なくともァドレス信号線が接接されたコネクタと、 外部に転送すべきデ —夕をァドレス信号に反映させるとともに該ァドレス信号を前記コネクタを介し て出力するァドレス出力手段と、 ハウジングと、 ハウジング内を空冷するための ファンとを備えた電子装置に、 所定の挿入口を介して挿入される付加電子装置で あって、 前記第 1のプロセッサとは別個の処理を実行する第 2のブロセツサと 、 該第 2のプロセッサが実行する処理手頫を記憶した第 2の記僮手段と、 前記 電子装置から出力されたァドレス信号から該ァドレスに反映されたデータを取り 出すデータ取出手段とを備えており、付加電子装置内において最も発熱量の多い 回路素子が、 付加電子装置の挿入方向において、 付加電子装置の中央から先端側 に配置されている。
最も発熱量の多い回路素子を中央から後端側に配置したので、電子装置内に付 加電子装置を挿入した状態においてプリンタ本体内の空冷用ファンによって付加 電子装置が冷却される。 従って、 その回路素子を効率良く冷却できると。
一実施例においては、 最も発熱量の多い回路素子は第 2のプロセッサを含んで いる。
付加電子装置は、 付加電子装置内の回路素子を配置した回路基板を備えるのが 好ましい。
また、 付加電子装置内の回路素子と回路基板とを収納する箧体を備えるのが好 ましい。
さらに、 筐体の少なくとも一面が金属で形成されているのが好ましい。 こうす れば、金属部分を通して熱を効率的に外部に放出できる。
また、 体の全体は金属製であるのが特に好ましい。篋体の全体を金属で形成 すれば筐体全体の熱伝導率が高くなり、 また、箧体がヒートシンクとしても機能 するので回路素子の熱をさらに効率よく放出することができる。
あるいは、筐体を熱伝導率が約 l WZni， Κ以上の材料で形成してもよい。筐 体を熱伝導率が約 1 WXm · K以上の材料で形成すれば、比較的効率よく外部に 放熱できる。
また、筐体の内部において、第 2のプロセッサの上面に対向する面に設置され た金属製の放熱部材を有することが好ましい。 こうすれば、 この放熱部材を介し てさらに効率よく外部に放熱できる。
さらに、第 2のプロセッサの上面と前記 g体との間に介装され、前記第 2のブ 口セッサと前記 体とに密着する介装部材を備えるこのが好ましい。介装部材は 第 2のプロセッサと筐体とを密着させるので、 これらの間の熱抵抗を低減するこ とができる。 なお、 この介装部材ほ前記第 2のプロセッサの上面と前記放熱部材 との間に介装されるものであってもよい。介装部材はゴム状物質または液状物質 であるのが特に好ましい。
また、第 2のプロセッサを、該第 2のプロセッサの上面と対向する前記箧体の 方向に押すための弾性部材を備えるのが好ましい。弾性部材は、第 2のプロセッ サから筐体までの各部材の密着性を高めるので、 これらの間の熱抵抗をさらに低 減できる。
なお、 この弾性部材は、前記回路基板に設けられた開口を貫通し、前記第 2の プロセッサの下面と前記筐体との間に介装されているようにしてもよい。 こうす れば、弾性部材を介して筐体側に放熱でき、 さらに効率よく放熱することができ る。 この弹性部材はシリ コーンゴム製であるのが特に好ましい。 シリ コーンゴム は、熱伝導率が萵く、かつ、弾力があるので、 さらに効率的に放熱することがで きる。
また、.少なくとも前記第 2のプロセッサに対向する前記箧体の部分に開口部が 設けられているのが好ましい。 開口部を介して空気が流通するので、付加電子装 置内の回路素子を空気の対流によって効率よく冷却することができる。 お、 筐体がプラスチックで形成されている場合にも、 少なくとも前記第 2の プロセッサに対向する前記筐体の部分に開口部が設けられていることが好ましい 筐体には通風口を設けるのが好ましい。 通風口からは空気が筐体内に流れこむ ので、 この空気の流れによって回路素子を冷却することができる。
また、 回路基板は、 前記 S体内の空間を比較的広い第 1の空間と、 比較的狭い 第 2の空間とに仕切るように前記筐体内に設置されており、 前記第 2のプロセッ サは、 前記第 1の空間側に設置されているのが好ましい。 これは、 第 2のプロセ ッサを比較的狭い第 2の空間に設置した場合に比べて、 第 2のプロセッサの周囲 における空気抵抗を少なくすることができ、 従って、 筐体内において第 2のプロ セッサをより効率的に冷却できる。
付加電子装置は、 さらに、 付加電子装置内の所定の回路素子にクロック信号を 与える発振回路と、 前記所定の回路素子が所定時間以上動作していないことを検 出するとともに、 この検出に応じて前 Eクロック信号の周波数を調整する周波数 調整回路と、 を備えることが好ましい。 こうすれば、 所定の回路素子が動作して いない場合にその発熱量を低減することができる。
好ましくは、前記第 1のプロセッサが前記所定の回路素子が所定時間以上動作 していないことを検出して前記周波数調整回路に通知し、 この通知に応じて前記 周波数調整回路が前記クロック信号の周波数を調整する。 。
あるいは、 前記第 2のプロセッサが前記所定の回路素子が所定時間以上動作し ていないことを検出して前記周波数調整回路に通知し、 この通知に応じて前記周 波数調整回路が前記クロック信号の周波数を調整する。
一実施例においては、 前記所定の回路素子は、 前記第 2のマイクロプロセッサ を含んでいる。
前記周波数調整回路は、 前記クロック信号の周波数を所定の周波数レベルに低 減する回路を備えるのが好ましい。
また、前記周波数調整回路は、 前記クロック信号の周波数をゼロにする回路を 備えていてもよい。
この発明は、 さらに、 上記の付加電子装置と電子装置とを備える電子システム としても実現される。
[図面の簡単な説明】
図 1は、 この発明の一実施例としてのカートリッジの構造を示す分解斜視図、 図 2は、 プリント基板の上面側と下面側の素子の配置を示す平面図、 図 Sは、 上部ケースを示す図、
図 4は、 組み立てた状態におけるカートリッジの断面図、
図 5は、 カートリ ッジのマイクロプロセッサの部分を拡大して示す要部断面図 図 6は、 下都ケースのバネ部材を示す図、
図 7は、 第 1のタイプのプリンタ本体にカートリッジを挿入した状態を示す斜 視図、
図 8は、第 1のタイプのプリンタ本体に挿入した状態におけるカートリツジと プリンタ本体のフレームの縦断面図、
図 9は、上面パネルを外した第 1のタイプのプリンタ本体でカートリッジ未挿 入の状態を示す平面図、
図 1 0は、 上面パネルを外した第 1のタイプのプリンタ本体にカートリッジを 挿入した状態を示す平面図、
図 1 1は、 通風口を有する上部ケースを示す斜視図、
図 1 2は、 第 2のタイプのプリンタ本体にカートリッジを挿入した状態を示す 斜視図、
図 1 3は、 上部ケースを経由する放熱径路の等価回路を示す図、
図 1 4は、 プラスチック製のカートリッジケースを示す図、
図 1 5は、 カートリ ッジの挿入方向に長いパネ部材を示す斜視図、
図 1 6は、 マイクロプロセッサを直接押す押圧用シリコーンゴムを用いたカー トリッジ示す要部断面図、
図 1 7は、 プリンタとカートリ ッジの全体構成を示すブ π ク図、 図 1 8は、 コネクタ C N 1 1における信号線の構成を示す説明図、 図 1 9は、 電子制御装置 5 0 1側からみたカートリッジ 5 0 3のアドレスマツ プを示す説明図、
図 2 0は、 マイク口プロセッサ 6 0 1側からみたカートリ ッジ 5 0 3のァドレ スマップを示す説明図、
図 2 1は、 カートリッジ 5 0 3の内部構成を示すプロツク図、
図 2 2は、割込要求レジスタ 6 4 0の構成例を示す回路図、
図 2 3は、 ポーリング · コマンドレジスタ 6 4 3の構成例を示す回路図、 図 2 4は、 ステータスレジスタ 6 4 5の内容を示す説明図、
図 2 5は、読出制御回路 6 2 0の構成例を示す回路図、
図 2 6は、読出制御回路 6 2 0を用いたデータ転送を実現する電子制御装置 5
0 1側の処理を示すフローチヤ一ト、
図 2 7は、 R OM 6 7 1内のデータの構造を示す説明図である
図 2 8は、読出制御回路 6 2 0を用いたデータ転送を実現するカートリッジ 5
0 3側の処理を示すフローチヤ一ト、
図 2 9は、 F I F O制御回路 6 2 3を用いたデータ転送を実現する電子制御装 置 5 0 1側の処理を示すフローチヤ一ト、
図 3 0は、 F I F O制御回路 6 2 3を用いたデータ転送を実現するカートリッ ジ 5 0 3側の処理を示すフローチヤ一ト、
図 3 1は、 ダブルバンク制御回路 6 2 4の構成例を示す回路図、
図 3 2は、 ダブルバンク制御回路 6 2 4を用いたデータ転送の開始のための処 理を示すフローチヤー ト、
図 3 3は、 同じく電子制御装匿 5 0 1側におけるその応答処理を示すフローテ ヤー ト、
図 3 4は、 ダブルバンク制御回路 6 2 4を用いたデータ転送を実現する電子制 御装置 5 0 1側の処理を示すフローチャート、
図 3 5は、 ダブルバンク制御回路 6 2 4を用いたデータ転送を実現するカート リッジ 5 0 3側の処理を示すフローチヤ一ト、
図 3 6は、 レーザエンジン 5 0 5を制御して行なわれる画像データの印刷のタ ィ ミ ングを示すタイ ミ ングチャート、
図 3 7は、 マイクロプロセッサの動作周波数を低減する回路を示すプロック図 である
[符号の説明】
1 , l a, l b プリンタ本体
15 ゼログラフィユエヅ ト
34 データバス
36 バスドライバ
50 カート リ ツジ
56 ROM
68 データセレクタ
100, 101 上部ケース 102 放熱用シリコーンゴム 104 台座部
106 端面
108 段差部
110 金属板
120 下部ケース
122 パネ部材
123 屈曲部
124 リベット
126 揮圧用シリコーンゴム 128 ゴム保持部
130 段差部
132 開口部
134 パネ部材
136 下部ケース
140 キャップ
1 2 ッメ
14 開口部 160 ネジ
162 ネジ
180 金属フレーム
500 プリンタ
501 電子制御装置
503 カート リ ッジ
505 レーザエンジン
507 ワークステーション
510 CPU
51 1 ROM
512 RAM
514 データ入力ボート
515 ラインノヽ *ッファ.
516 バスライン
517 レジスタ
518 コンソールパネル
519 コンソールパネル I/F
520 ダブルバッファ回路
550 プリント基板
551 プラグ部
601 マイクロプロセッサ 602 メモリ部
603 AS I C
603 データ転送制御部
606 ROM
608 ROM
610 セレクタ
610 データセレクタ
61 1 RAM 615 拡張 RAMインタフ ース 617 トライステートバッファ
618 ROM
619 トライステートバッファ
620 読出制御回路
621 F IFOメモリ
623 F IFO制御回路
624 ダブルバンク制御回路
635 バス制御部
637 リセッ ト素子
640 蓟込要求レジスタ
643 コマンドレジス夕
645 ステータスレジスタ
647 転送フラグレジスタ
649 PROMコントロールレジスタ
650 コントロールレジスタ
651 ラッチ
653 F IFOレジスタ
654 F IFO書込回路
655 F IFO読出レジスタ
657 ラッチ
658 ノ、 *ッファ
6 D 1 発 δ∑
665 発振器
670 EEPR0M
671 ROM
674 D型フリ ップフロップ
680 NANDゲート
681 データセレクタ 682 データセレクタ
684— 686 トライステートバッファ
691 RAM
694, 695 オアゲート
696 インバータ
1100 D型フリ ップフロップ
1104 D型フリ ップフロップ
1 106 データセレクタ
1 108 カウンタ
11 10 ィンバー夕
1 1 10 カウンタ
52 OA RAM
52 OB RAM
520 C メモリ書込コントローラ
520D メモリ読出コントローラ
601 p ピン
640 a フリ ップフロップ
640 a 割込要求レジスタ
643 a ォクタル D型フリ ップフロップ
643 c D型フリ ッブフロッブ
6521 ラッチ
7900 ユーザブルゲート
AAB アドレスバス
CAB アドレスバス
CDB データバス
CN 10 コネクタ
CN 1 1 コネクタ
OP 開口
Pw 発熱量 Ta 環境温度
Tc パッケージ温度
T c 上面温度
Θ f 熱抵抗
Θ t 合成熱抵抗
[発明を実施するための最良の形態】
実施倒を以下の各項に分けて説明する。
[ i ] ガートリツジの放熱構造
A. カートリツジの構造
B · 熱設計計算
C. カートリツジ構造の変形例
[ i i ] プリンタおよびカートリツジの電気的構成
A. プリンタおよびカートリッジの全体構成
B . カートリツジのァドレス空間
C. カートリ ジの内部構成
D. データ転送制御部 603の説明
E . 各レジスタの説明
F. 読出制御回路 620の構成と働き
G. F I FO制御回路 623の構成と働き
H. ダブルバンク制御回路 624の構成と働き
I .画像データの印刷
[i i i] その他 il l カートリッジの放熱構造
A. カートリツジの構造
図 1は、 この発明の一実施例としてのプリンタ用カートリッジの構造を示す分 解斜視図である。 このカートリ ッジ 503は、 プリンタ本体のフォント用カート リツジ挿入口に揷入されるカートリッジとして設計されている。 ただし、 この力 一ト リ ッジは、後述するように、 プリンタ本体から印字データを受け取り、 受け 取った印字データを画像データに展開する機能を有している。
このカートリッジ 5 0 3は、 内部が凹状の上部ケース 1 0 0と、 板状の下部ケ ース 1 2 0との間に多層プリント基板 5 5 0 (以下、 単に 「プリ ント基板」 と呼 ぶ） が挿入された構造を有しており、 プリ ント基板 5 5 0のコネクタ側にはキヤ ッ プ 1 4 0がはめ込まれる。 ブリント基板 5 5 0には、 マイクロプロセササ 6 0 1などの回路素子が取り付けられている。 上部ケース 1 0 0と下部ケース 1 2 0 とはどちらもアルミニウム製である。 アルミニウムは熟伝導率が高いので、 内部 の素子からの発熱を効率的に外部に伝達し、 放出することができる。
下部ケース 1 2 0には、 プリンタ本体とのアース接蜣を確保するための 2枚の アース用パネ部材 1 2 2がリベッ ト 1 2 4でそれぞれ固定されており、 また、 ブ リ ント基板 5 5 0を上方に押すための円柱状の押圧用シリ コーンゴム 1 2 6が下 部ケース内面のゴム保持部 1 2 8にはめ込まれている。 押圧用シリコーンゴム 1 2 6は、 マイクロプロセッサ 6 0 1の直下にあたるプリ ン ト基板 5 5 0を上方に 押す。 マイクロプロセッサ 6 0 1の上面と上部ケース 1 0 0の内面との間には、 密着性と熱伝導性を改善するためのシート状の放熱用シリコーンゴム 1 0 2が介 装される。 押圧用シリコーンゴム 1 2 6がプリント基板 5 5 0を上方に押すこと によって、 マイクロプロセッサ 6 0 1も上方に押しつけられ、 マイクロブロセッ サ 6 0 1と放熱用シリコーンゴム 1 0 2、 および、放熱用シリコーンゴム 1 0 2 と上部ケース 1 0 0の密着性がそれぞれ高められる。 この結果、 マイクロブロセ ッサ 6 0 1から上方への放熱が効率よく行なわれる。
組立の際には、 まず上部ケース 1 0 0を裏返し、放熱用シリコーンゴム 1 0 2 を上部ケース 1 0 0の所定の位置に置いた後、 プリント基板 5 5 0を 1本のネジ 1 6 0によって上部ケース 1 0 0内に固定する。 さらに、 下部ケース 1 2 0を上 部ケース 1 0 0にはめてその四隅をネジ 1 6 2でそれぞれ固定する。 その後、 上 部ケース 1 0 0と下部ケース 1 2 0との間に形成されたキヤップロにキヤップ 1 4 0を挿入することによって、 カートリ ッジ 5 0 3が完成する。
図 2 (A ) はプリント基板 5 5 0の上面側を示す平面図であり、 （B ) はプリ ント基板 5 5 0の下面側を示す平面図である。 図 2 (A) に示すように、 プリント基板 550の上面側の一端にはプリンタ本 体のコネクタと接耪するための複数の電極が並行に配列された差し込みプラグ部 551が形成されており、 プラグ部 551に隣接した位置にマイクロプロセッサ 601が取り付けられている。
マイクロプロセッサ 601に近いプリント基板 550の雨側部には、 マイクロ プロセッサ 601用の制御プログラムなどを記憧する 2つの ROM606~60 9がそれぞれ配置されている。 また、 ブリン ト基板 550の中央部には、 マイク 口プロセッサ 601と隣接して 4つのトライステートバツファ 617が並列に配 列されている。 プラグ部 551と反対側のブリント基板端部とトライステートバ ッファ 617との間には、 4つのダイナミプク RAM611—614が並行に配 列されている。 なお、 図示の便宜上、 ブリント基板 550の表面上に形成された 配線パターンは省略されている。
マイクロプロセッサ 601はビングリッドアレイ （PGA) タイプの素子であ り、 他は SO Jタイプ、 SOPタイプ、 または QFPタイプの素子である。 マイ クロプロセッサ 601としては、例えば、 R I SCプロセッサである AMD社製 の八 m29030 (クロック周波数 25MHz)が使用される。
図 2 (B) に示すように、 ブリント基板 550の!^面側の一端にもプラグ部 5 51が形成されている。 また、 他端部には、 マイクロプロセッサ 601用の制御 回路やレジスタなどを含む AS I C (特定用途向け LS I) 603が取り付けら れている。 AS I C 603の隣には、 4つのトライステートバッファ 212が配 置されている。 さらに、 トライステートバッファ 212よりもプラグ部 551側 の部分には、 マイクロプロセッサ 601のビン 601 ρがそのまま突出してきて いる。
ピン 601 pに近いブリント基板 550の側部には、 プリンタ本体のコンブイ グレーシヨ ン （印刷枚数、 用紙サイズ、 マージン、 フ ォン ト、 通信パラメータな どのプリンタの動作に関連するパラメータ） を記憧する EEPR0M670が配 置されている。 また、 EEPR0M670に隊接して、 プリンタ本体のマイクロ プロセッサを動作させるためのプログラムを記憧した ROM618が配匱されて いる。 E EPR0M670と反対側の端部には、 2つの発振器 661 , 665が設置 されている。 第 1の発振器 661はマイクロプロセッサ 601用のクロック信号 の基となる信号を発振する回路であり、 例えば 5 OMH zのクロック信号を発振 する。 第 2の発振器 665は後述するインターバルタイマ処理部に利用されるク 口ツク信号を発振する回路であり、 例えば 5MH zのクロツク信号を発振する。 このように、 マイクロプロセッサ 601専用の発振器 661を設けておけば、 こ の発振器 661を交換するだけでマイクロプロセッサ 601のクロック周波数を 容易に変更できるという利点がある。
発振器 665の隣には、 リセッ ト素子 637と、 F I FOメモリ 621と、 N ANDゲート 680とがプリント基板 550の側端に沿って配列されている。 さ らに、 プラグ部 551に並行に、 5つのトライステートバッファ 684~688 が配列されている。
図 2に示すように、 プリント基板 550の上面側も下面側も共に、 長方形の素 子の長手方向が、 カートリッジ 503の挿入方向に揃えられている。 このような 配列は、矢印で示すように、 プラグ部 551 , 214からマイクロプロセッサ 6 01の方向に向かう空気の流れを容易にしており、 マイクロプロセッサ 601の 冷却に寄与している。
前述したように、 このカートリッジ 503はブリン夕本体のフォント用カート リッジ挿入口に挿入される。 通常のフ才ント用カートリ ッジは、 フォントデータ を記憶した ROMを収納したものに過ぎない。 これに対して、 この実施例のカー トリ ッジ 503は、 マイクロプロセッサ 601と、 マイクロプロセッサ 601の 処理プログラムを記億した ROM 606~609と、 プリン夕本体内のプロセッ ザの処理プログラムを β僮した ROM 618と、 AS I C 603を含む制御回路 とを備えている点が特徴的である。
このカートリッジ 503が挿入されるプリンタ本体側のコネクタは、 フォント 用カートリッジと接続される仕様で構成されているので、 データをカートリ Vジ からプリンタ本体側に読出すための読出し専用線は備えているが、 データをプリ ンタ本体からカートリ ッジ側に転送するための信号線を有していない。 一方、 こ の実施例のカートリッジ 503では、 プリンタ本体から印字データを受けとつて 、 この印字データをマイクロプロセッサ 6 0 1によって画像データに展開する機 能を有している。 この際、 コネクタが ¾"する読出し専用線を用いて、 印字データ をプリンタ本体からカートリッジに転送する必要があり、 このため、 次に示すよ うにプリンタ本体のマイクロプロセッサに特別な処理を実行させる。
カートリヅジ 5 0 3がプリンタ本体に挿入されていると、 プリンタの起動時に プリンタ本体内のプロセッサが R OM 6 1 8に記億された識別データを読み取り
、 この識別データに応じて、 プリンタ本体内のプロセッサが ROM6 1 8內の処 理プログラムに従った処理を行なう。
プリント本体内のプロセッサは、 R OM6 1 8内の処理プログラムに従って、 特別な処理を実行する。 この特别な処理とは、 1バイ ト分の印字データ （ページ 己述言語プログラム） を実質的に含むようなアドレスを生成し、 このアドレスを ァドレスバスに乗せてプリンタ本体からカートリ ッジ 5 0 3に伝える処理である o カートリ ッジ側の A S I C 6 0 3は、 このアドレスを受け取るとともに、 これ を解読することによってァドレスに含まれている 1バイ ト分の印字データを抽出 し、 RAM 6 1 1—6 1 4に収納する。 マイクロプロセッサ 6 0 1は、 RAM6 1 1—6 1 4に記僮された 1ページ分の印字データを画像データに展開する処理 を行なう。 こうして展開された面像データはカートリサジ 5 0 3からプリンタ本 体に転送され、 ゼログラフィュニッ トによって固像がプリントされる。
マイクロプロセッサ 6 0 1としては、 プリンタ本体よりも高速のブロセッサを 使用するのが好ましい。 こうすれば、 プリンタ本体が実行すべき画像の展開処理 を、 高速のマイクロプロセッサ 6 0 1で行なうので、実質的にプリンタの処理速 度を向上させることができる。 なお、 カートリ ジ 5 0 3内の回路と、 その動作 の詳細については、 さらに後述する。
図 3 (A) は、 上部ケース 1 0 0の下面図、 （B ) はその右側面図、 （C ) は C一 C断面図、 （D ) は D - D断面図である。 マイクロプロセッサ 6 0 1に対向 する部分は、 図 3の （A) および（D ) から解るように、 他の部分よりも高い台 座部 1 0 4として形成されている。 この台座部 1 0 4とマイクロプロセッサ 6 0 1との間に放熱用シリコーンゴム 1 0 2 (図 1参照） が介装されて組み立てられ る。 図 3 (C) に示すように、 上部ケース 100は台座部 104の付近における厚 みが大きくなつている。 この肉厚部は、 マイクロプロセッサ 601から外部への 熱抵抗を少なくしてスムーズに熱を分散し、 マイクロプロセッサ 601を冷却す るヒー トシンクとして機能する。
図 3 (B) に示す上部ケース 100の端面 106には、 多数の穴が配列されて おり、 空気が流通し易い構造となっている。 これらの穴も、 カートリッジ 503 内部の熱を放出するのに有効である。 また、 多数の穴を開けることによって、端 面 106の表面積が増加しており、 この点からも放熱効率を改善している ό なお 、 他の放熱対策が十分な場合には、 端面 106に穴を開ける必要はない。
図 3 (A) および （C)に示すように、 キャップ 140が挿入される側には、 2つの段差部 108が形成されている。 これらの段差部 108には、 キャップ 1 40のッメ 142 (図 1参照） が引っ掛かる。 なお、 下部ケース 120にも同様 な段差部 130 (図 1)が設けられている。 上部ケース 100と下部ケース 12 0とをネジ 162で固定した後に、 キャップ 140を差し込むと、 ッメ 142が 段差部 108, 130に引っ掛かり、 引き抜けないようになる。 なお、 キャップ 140には細長い開口部 144が設けられており、 プリント基板 550のプラグ 部 551， 214がこの開口部 144を通ってキャップ 140の外部に突出する 図 4は、 組み立てた状態におけるカートリ ッジ 503の断面図であり、 図 3 ( A) の D— D断面に相当する.部分の図である。 図 4から解るように、 組み立てた 状態において、 プラグ部 551 , 214側のプリント基板 550の端面は、 上部 ケース 100の端面と下部ケース 120の端面から少し内側に引っ込んだ位置に ある。 さらに、 プラグ部 551 , 214のあるブリント基板 550の端部は面取 りされており、 プラグ部の電極は、 図 2に示すようにプリント基板 550の端面 から少し内側のところで留まっている。 このような構造は、 カート リ ッジ 503 を持ち運ぶ際などに誤ってプラグ部 551 , 214の電極に接触する可能性を低 減している。
図 5は、 図 4におけるマイクロプロセッサ 601の部分を拡大して示す要部断 面図である。 下部ケース 120のゴム保持部 128には押圧用シリコーンゴム 1 2 6がはめ込まれており、押圧用シリ コーンゴム 1 2 6がブリ ン ト基板 5 5 0を 上方に押上げている。 ブリント基板 5 5 0の上にはマイクロプロセッサ 6 0 1の ピン 6 0 1 pが半田付けされている。 そして、 マイクロプロセッサ 6 0 1の上面 と上部ケース 1 0 0の台座部 1 0 4との間には放熱用シリコーンゴム 1 0 2が介 装されている。 マイクロプロセッサ 6 0 1で発生した熱は、放熱用シリコーンゴ ム 1 0 2と上部ケース 1 0 0を通って外部に排出される。
押圧用シリコーンゴム 1 2 6がプリント基板 5 5 0を上方に押すことによって 、 マイクロプロセッサ 6 0 1と放熱用シリコーンゴム 1 0 2と台座部 1 0 4との 密着性が良好になり、 これらの間の熱伝導性が改善される。
放熱用シリコーンゴム 1 0 2としては、熟伝導率の良好な材料が用いられる。 例えば、信越ポリマー株式会社製のシンエツシリコシート （商品名） 、信越化学 工業株式会社製の放熱用シリコーンゴムシート T C一 C Gタイプ（商品名） また は富士高分子工業株式会 のサーコン （商品名） などが用いられる。 これらは 、 いずれも約 1 WZm · K以上の比較的高い熱伝導率を有している。
また、信越化学工業株式会社製の R TVゴムコンバウンド （商品名）のように 、 粘性な液体状、パテ状、 グリース状などの非固体状であって、使用時に固化さ せるタイプの材料もマイ クロプロセッサ 6 0 1の上面に介装する材料として利用 できる。 このような非固体状のものを用いれば、僅かな厚みでマイクロブロセッ サ 6 0 1と上部ケース 1 0 0との密着性を確保できるので、熱伝導率が比較的低 い材料であっても放熱用材料として良好である。
下部ケース 1 2 0に取り付けられる 2つのパネ部材 1 2 2 (図 1参照） もカー トリッジ 5 0 3の放熱性能の改善に寄与している。図 6 (A) は、パネ部材 1 2 2の平面図であり、 （B ) はその左側面図である。パネ部材 1 2 2の先端付近に は屈曲部 1 2 Sが形成されている。 この屈曲部 1 2 3は、下部ケース 1 2 0に形 成されている長方形の開口部 1 3 2に挿入される。図 4に示されるように、 カー トリッジ 5 0 3を組み立てた状態では、屈曲部 1 2 3が下部ケース 1 2 0よりも 下方に突出する。 2つのパネ部材 1 2 2の少なくとも一方は、 プリンタ本体の導 電性のフレームと接触し、 これによつて、 カートリッジ 5 0 3のアースが確保さ れる。 また、 カートリッジ 5 0 3内で発生した熱が、下部ケース 1 2 0とバネ部 材 1 2 2とを通ってプリンタ本体側に排出される。 パネ部材 1 2 2とプリンタ本 体との接触面積を拡大すれば、 放熱性能はさらに向上する。
バネ部材 1 2 2の屈曲部 1 2 3は、 図 6 (A ) に示すように複数のスリッ トで 分割されており、 これらのスリツ トの間を通って外部の空気がカートリッジ 5 0 3内に流れ込む。 流れ込んだ空気は、 上部ケース 1 0 0の端部の開口部 （図 3 ( B ) 参照） 、 または、 キャップ 1 4 0の開口部 1 4 4を通って外部に排出される 。 このような空気の流れは、 カートリ ッジ 5 0 3内の素子の冷却に有効である。 また、 パネ部材 1 2 2をスリヅ トによって分割しているので、 パネ部材 1 2 2と プリンタ本体のフレームとの接触ボイン トが増大し、 安定したアースを確保でき るとともに、 熱伝導性も向上している。
図 7は、 プリンタ本体 1 aにカートリ ッジ 5 0 3を挿入した状態を示す斜視図 である。 また、 図 8は、挿入状態におけるカートリッジ 5 0 3とプリンタ本体 1 aのフレームの縦断面図である。 ただし、図 8では、 図示の便宜上、 断面を示す ための斜線の一部を省略している。
図 8において、 プリント基板のプラグ部 5 5 1 ， 2 1 4がプリンタ側のコネク 夕 C N 1 1に挿入されている。 この時、 カートリッジ 5 0 3の前方側 （コネクタ 側） にあるパネ部材 1 2 2がプリンタ本体 1 aの金属フレーム 1 8 0に接触する 図 9と図 1 0は、 プリンタ本体 1 aの上面パネルを外した状態を示す平面図で あり、 図 9はカートリッジ 5 0 3が未挿入の状態を示し、 図 1 0はカートリッジ を挿入した状態を示している。 プリンタ本体には、側面パネルの一画 （図 9の左 端） にカートリッジ挿入口 2 5 0が設けられており、 カートリ ッジ挿入口 2 5 0 の奥には、 カートリ ッジ用のコネクタ C N 1 1を有する回路基板 2 5 2が設けら れている。
カートリ ッジ挿入口 2 5 0と対向するプリンタの側面パネルの一画には冷却用 の排気ファン 2 5 4が設けられている。 さらに他の側面 （図 9の下端） には、多 数の通風穴 2 5 6が形成されている。 プリンタ本体 1 aに電源が投入されると排 気ファン 2 5 4が動作し、 プリンタ本体内を空冷する。 図 9に矢印で示すように 、 外部の空気は主に通風口 2 5 6を通ってプリンタ本体内に導入され、 排気ファ ン 2 5 4によって排出される。 カートリッジ 5 0 3が挿入されていない状態 （図 9 ) では、 カートリ ッジ揷入口 2 5 0が蓋（図示せず） で閉じられているので、 カート ツジ挿入口 2 5 0からは空気があまり流入しない。
図 1 0に示すように、 カートリッジ 5 0 3が挿入されると、 カートリッジ 5 0 3の端面 1 0 6に設けられた多数の開口 （図 3 (B ) 参照） から空気がカートリ ッジ 5 0 3内に流入し、 キャップ 1 4 0 (図 1 ) から空気がプリンタ本体 1 a内 に流入する。 この結果、 マイクロプロセッサ 6 0 1などのカートリッジ 5 0 3内 の素子が冷却される。 カートリ ッジ 5 0 3のキヤプブ 1 4 0の開口部 1 4 4 (図 1参照） を大きくしておけば、 カートリッジ 5 0 3内を流れる空気量を增大させ ることができるので、 マイクロプロセッサ 6 0 1をより良く冷却することができ る。 なお、 図 1 1に示すように、 上面や側面に通 a口を有する上部ケース 1 1 2 を用いれば、 カートリ ッジ内の空気の流れをさらに増大させることができる。 図 1 0に示すように、挿入されたカートリッジ 5 0 3は、 プリンタ本体 1 a内 においてカートリッジ 5 0 3の周囲を流れる空気によっても冷却される。 これに よって冷却されるのは、 主にカートリツジ 5 0 3の先端側の部分である。 従って 、 マイクロプロセッサ 6 0 1をカートリッジの先端側に配置しておけば、 ブリン タ本体 1 a内の空気の流れによってマイクロプロセッサ 6 0 1が効率良く冷却さ れるという利点がある。
図 1 2は、他のタイプのプリンタ本体 1 bにカートリ ッジ 5 0 3を挿入した状 態を示す斜視図である。 このプリンタ本体 1 bでは、 カートリ プジ 5 0 3の全体 が揷入口の中に入り込む。 このようなタイプのプリンタ本体 1 bにカートリッジ 5 0 3を使用する場合には特に、 カートリッジ 5 0 3の先端側にマイクロブロセ ッサ 6 0 1を配置しておけば、 プリンタ本体 1 b内の空気の流れによってマイク 口プロセッサ 6 0 1を効率よく冷却することができる。
B . 熱設計計算
図 1 3は、 上部ケース 1 0 0を経由する放熱経路の等偭回路を示す図である。 なお、 図 1 3に使用されている各記号の定義と熱設計における数値は次の通りで ある。 Pw： マイクロプロセッサ 60 1の発熱量 （=2. 9W)
T j ：マイクロプロセッサ 601内の素子の温度
T c ：マイクロプロセッサ 60 1のパッケージの温度
T a ： カートリ ツジ外部の環境温度 （ = 40て）
0 j c ： マイクロプロセッサ 601のパッケージの熟抵抗
0 c a ： マイクロプロセッサ 601のパッケージと外部環境との間の熱抵抗 （ = 1 8T;ZW。 パッケージが他の部材に接触していない場合の設計値）
Θ s ：放熱用シリコーンゴム 102の熱抵抗 （二 CZW)
Θ f ：上部ケース 1 00の熱抵抗 （ = 5. 5'CZW)
マイクロプロセッサ 601の発熱量 Pwは次のようにして算出された値である 。 マイクロプロセッサ 601 として CMOSで構成された半導体素子を用いた場 合には、 その発熱量 Pwはクロック信号の周波数にほぽ比例する。 例えば、 AM D社の Am 29030を使用した場合、 素子内を流れる電流は 22 mA/MH z であり、 25MH zの周波数を有するクロック信号を利用すると、 約 550mA (=22X25) の電流が流れる。 印加電圧を 5. 25Vとすれば、 マイクロブ 口セッサ 60 1の発熱量 Pwは約 2. 9ワッ ト （=5. 25X0. 55) になる 上部ケース 100の熱抵抗 0 f は、 上部ケース 100を 90X 140X 1. 6 mmのアルミニゥム板として算出した値である。
図 1 3の等価回路において、 環境温度 T aとパッケージの上面温度 Tcとの間 の合成熱抵抗 0 tは、 次のように算出される。
Θ t =0 c aX (0 s +0 f ) / {0 c a+ (β s +β f ) }
= 4. 8 C'C/W]
また、 マイクロプロセッサ 601の発熟によるパッケージ温度 T cの上昇値 Δ T cは次のように算出きれる。
ΔΤ c =PwX t =2. 9 [W] X4. 8 [*C W]
= 1 4 [。C]
この結果、 パッケージ温度 T cは次のように与えられる。
Tc =ATc + T a= 14 + 40 =54 L'Cl
カートリ ッジ内に存在するマイクロプロセッサ 60 1以外の素子からの発熱に よる温度上昇を 20° と仮定すれば、 パプケージ温度 Tcの最大値は 74'C (= 54+20) となる。
パ yケージ温度 T cの許容温度が 74で以上のマイクロプロセッサ 601を用 いた場合には、 90X 140X1. 6 mmのアルミニウム板で製作された上部ケ ース 100を用いれば、 約 80で程度のマイクロプロセッサ 601の許容温度値 を満足することができる。 従って、 マイクロプロセッサ 601の誤動作や破壊を 防止することができる。
実施例における上部ケース 1 00の上面の寸法は、 約 90X140X 1. 6m m (厚さ 1. 6mmは最も薄い部分の値） であり、 また AMD社製の Am290 30のケース温度の許容値は 85てである。従って、 上記め計算によればマイク 口プロセッサ 60 1のケ ス温度は許容値内に保たれる。
マイクロプロセッサ 601をカートリプジ 503の先端側に配置すれば、 上記 の環境温度 T aがプリンタ本体 1 a内のカートリッジ 503の周辺温度に相当す る。 カートリプジ 503の周辺は通気口 256からプリンタ本体 1 a内に導入さ れた空気によつて冷却されているので、放熱設計の上で余裕を持つことができる
C. カートリ ッジ構造の変形例
(1) 上部ケース 100と下部ケース 120は両方ともアルミニウムで製造され て たが、 アルミ-クムに限らず、 一般に熟伝導率の高い物質でカートリッジケ ースを作成すればよい。
アルミ-ゥム製のカートリヅジケースは、 マイクロプロセッサ 601から発生 する高周波ノイズを遮断する電磁シールドとしての役割も果たしている。 このよ うに、 カート リ ッジケースを導電材料で製作すれば、 放熱の機能とともに電磁シ 一ルドの機能も果たすことができるという利点がある。 導電材料としては、 アル ミニゥムのほかに、 導電線材料として一般に用いられているアルミニゥム合金や 銅合金などが好ましい。 特に、 アルミニウムやアルミニウム合金は一般に軽量な で、 持ち運び易いカートリ ヅジを製作できるという利点がある。
(2)上述の熱設計では、 90X140X1. 6mmのアルミ -ゥム板製のヒー ト シンクを設けた場合を想定している。 このアルミ-ゥム板は、 上部ケース 10 0の上表面 （約 9 OX 140mm)の広さを有し、上部ケース 100の最も薄い 部分の厚み （ 1. 6mm) を有する板である。 従って、 放熟設計上は上部ケース 100のみをアルミニゥムなどの導電材料で製作し、 下部ケース 120はブラス チックなどの非金属材料を用いてもよい。
(3) また、 カートリ ッジケースをブラスチックなどの非金属材料で製作するこ とも可能である。 図 14 (A) は、 プラスチック製の上部ケース 101を示す底 面図であり、 ケース内部には放熱用の金属板 1 10が設けられている。 図 14 ( B) は、 カートリ ッジケースを組み立てた状態における縦断面図であり、 図 14
(A) の線 B— Bの位置に相当している。上部ケース 101上面には、 図 14 ( B) に示すように、 多数の開口 OPが設けられている。 これらの開口 OPは、 マ イク口プロセッサ 601から放熱用シリコーンゴム 102を介して金属板 110 に伝えられた熱を外部に放出する機能を有している。
なお、金属板 1 10にも開口を設け、 その開口のすくなくとも一部を上部ケー ス 101の開口 OPと同じ位置に設けるようにすれば、 カートリツジ内部の空気 を外部に逃がしたり、 外部の空気をカートリッジ内に導入したりすることができ るので、 さらに放熱性能が向上する。 また、 ブリント基板 550に開口を形成す ることによつても、 放熱性能を向上させることができる。 なお、 上部ケース 10
1は全体がアルミニウム等の金属でなくともよく、 上記の程度の放熱特性を满た せば、 一部を金属とし、 一部をプラスチックとすることも可能である。
このように、 カートリ ッジケース自体をブラスチックなどの非金属材料で製作 すれば、 ケースを安価にできるとともに、 カートリッジを軽量で持ち連び易いも のにできるという利点がある。 ただし、 カートリ ジケースの材料として、 約 1
WZm« K以上の比較的大きな熱伝導率を有する材料を還択すれば、 より効率的 に放熱することができる。 例えば、 ブラスチックの一種である FRPは使用条件 によっては数 WZm · K程度の熱伝導率を示すので、 カートリ ジケース用のブ ラスチック材料としても好ましい。 ただし、 金属は、 一般に 1 OWZm · K程度 以上の熱伝導率を有しているので放熱設計上からは、 金属性のケースが最も好ま し、、。
( 4 ) 図 1 4のカートリッジケースにおいて、 金属板 1 1 0を省略してもよい。 また、金属板 1 1 0と上部ケース 1 0 1との間にギヤッブを設けるようにしても よい。 金属板 1 1 0と上部ケース 1 0 1との間にギヤップを設けた場合には、上 部ケース 1 0 1の穴から空気が出入りしやすくなるので、 マイクロプロセッサ 6 0 1を効率よく冷却することができる。 この場合には、放熱用シリコンゴム 1 0 2を省略してもよい。
( 5 ) 図 4および図 1 4 (B ) に示すように、 ブリント基板 5 5 0の位置は、 力 ートリッジケースの厚み方向の中央から少し下方に寄っている。 これは、 カート リッジがプリンタ本体に誤挿入されるのを防止するためである。 すなわち、 カー トリづジを正規の向きとは逆向きに誤つて揷入しょうとしたときには、 プラグ部 5 5 1がプリンタ本体のコネクタに入らな ので、誤挿入が防止される。
マイクロプロセッサ 6 0 1は、 プリント基板 5 5 0で仕切られるカートリッジ 內の 2つの空間の中で、比較的広い上部側の空間に設置されている。従って、比 鲛的狭い下部側の空間に設置した場合に比べて、 マイクロプロセッサ 6 0 1の周 囲における空気抵抗が少なく、 従って、 マイクロプロセッサ 6 0 1をより効率的 に冷却できる。
また、比較的広い上部側の空間では、 ブリン ト基板 5 5 0上にビンソケッ トを 設置し、 ビンソケッ トにマイクロプロセッサ 6 0 1を差し込むだけの空間的余裕 を取ることができる場合がある。従って、 マイクロプロセッサ 6 0 1をより広い 側の空間に配置するようにすれば、 ビンソケッ トを利用してマイクロプロセッサ 6 0 1をブリント基板 5 5 0に接緣するのが容易になるという利点もある。
( 6 ) 図 1のカートリツジでは、下部ケース 1 2 0に 2枚のパネ部材 1 2 2を設 置していた。 これは、 2枚の内のどちらかがプリンタ本体のカートリッジ揷入口 にある金属フレームに確実に接) できるように考慮したものである。 このように バネ部材を複数枚設ける変わりに、 図 1 5のように、 カートリッジの挿入方向に 長いパネ部材 1 3 4を使用してもよい。 このパネ部材 1 3 4は、 波板状の部分を 有しており、 この波板部が下部ケース 1 3 6の開口部から外部に突出する。 カー トリ ッジの挿入方向に長いパネ部材 1 3 4を使用すれば、 カートリ ッジがプリン ト本体に深く挿入される場合にも、 浅く挿入される場合にも、 どちらも確実にプ リンタ本体内の金属フレームに接触することができる。
( 7 ) 放熱用シリコーンゴム 1 0 2は、 マイクロプロセッサ 6 0 1の上面と上部 ケース 1 0 0の下面とに密着し、 マイクロプロセッサ 6 0 1の熟を上部ケース 1 0 0に伝える介装部材として用いられている。 従って、 シリコーンゴムの代わり に、 熱を効率よく伝える他の材料を用いて介装部材を製作してもよい。 他の材料 としては、 雲母、 シリコーンペースト、 エポキシ樹脂などの比較的熱伝導率の高 い樹脂、 ウレタンなどの比較的軟質で密着性の良い樹脂、 金属板などが考えられ る。 シリコーンゴムや樹脂などは、 スプレー塗布や、 ペースト状のものを塗布す るようにしてもよい。 これらの中で、 約 l WZm * K以上の比較的高い熱伝導率 を有する材料が特に好ましい。 また、 介装部材の厚みが大きいと熱伝導を悪化さ せるので、 介装部材の厚みとしては約 1 mm以下が好ましい。
また、 マイクロプロセッサ 6 0 1と上部ケース 1 0 0との間に、 上記のような 介装部材を設けず、 両者を直接接触させるようにしてもよい。 マイクロブロセッ サ 6 0 1と上部ケース 1 0 0とを直接接触させるようにすれば、 放熱性能を向上 させることができる。
ただし、 マイクロプロセッサ 6 0 1の上面と上部ケース 1 0 0の内面はどちら も硬質なので、両者が十分に密着しない場合も考えられる。従って、 マイクロブ 口セッサ 6 0 1と上部ケース 1 0 0との密着性を確保するために、 上述のような 密着性の良い介装部材を用いるのが好ましい。
( 8 ) 押圧用シリコーンゴム 1 2 6は、 ブリント基板 5 5 0を下方から押す役割 を有する部材である。 従って、 シリコーンゴムの代わりに、 他の弾性材料を用い てもよい。
また、 図 1 6に示すように、 押圧用シリコーンゴム 1 2 6の位置にあたるプリ ント基板 5 5 0の部分に開口部を設け、 押圧用シリ コーンゴム 1 2 6でマイクロ プロセッサ 6 0 1を直接押すようにしてもよい。 このように押圧用シリコーンゴ ム 1 2 6をマイクロプロセッサ 6 0 1に直接接 ttさせるようにすれば、 このシリ コーンゴムからも放熱することができるので、 更に放熱性能を向上させることが できる。
一方、押圧甩シリコーンゴム 1 2 6を省略することも考えられる。 プリント基 板 5 5 0は弾力のあるプラスチック板で構成されているので、 ブリント基板 5 5 0の弾力のみでマイクロプロセッサ 6 0 1を上方に押すことも可能である。
( 9 ) 図 1 6にも示すように、 マイクロプロセッサ 6 0 1の上方に当たる上部ケ ース 1 0 0の部分は、小高い台座部 1 0 4になっている。 しかし、 マイクロブ口 セッサ 6 0 1の上面を、 プリント基板 5 5 0の同じ側にある他の素子 （図 2に示 す素子） の上面よりも高くしておけば、 このような台座部 1 0 4を設ける必要は ない。 台座部 1 0 4を設けなければ、 上部ケース 1 0 0の内面の凹凸をより単純 にすることができ、 ダイキャストゃ加工による上部ケース 1 0 0の製作が容易に なるという利点がある。
( 1 0 ) 以上の実施例では、 マイクロプロセッサ 6 0 1をカートリプジの挿入方 向において、 カートリッジのほぽ中央と後端との間に配匱することとしたが、 マ ィクロプロセッサ 6 0 1よりも発熱量の多い回路素子がカートリプジ內に存在す る場合には、 その回路素子をカートリツジのほぽ中央と後端との間に配置するよ うにしてもよい。 すなわち、 一般には、最も発熱量の多い回路素子をカートリツ ジのほぼ中央と後端との間に配置するようにすればよい。
[ i i ] プリンタおよびカートリッジの電気的構成
A . プリンタとカートリツジの全体構成
図 1 7は、実施例に適用されるレーザプリンタ 5 0 0とこれに装着されたカー トリ ッジ 5 0 3の概略構成を示すプロック図である。
レーザプリンタ 5 0 0は、 レーザプリンタ 5 0 0全体の制御を司る電子制御装 置 5 0 1と、 用紙 Pに画像を形成するレーザエンジン 5 0 5とを ί»えている。 レ 一ザプリンタ 5 0 0はワークステーシ βン 5 0 7に接较されており、電子制御装 置 5 0 1がワークステージョン 5 0 7から送られる印字データに基づいて画像デ ータ （ビッ トマツプデータ） を展開し、 コネクタ C N 1 0を介して展開した画像 データをレーザエンジン 5 0 5に耘送する。 レーザエンジン 5 0 5は、 これに応 じてゼログラフィュニッ ト 1 5を駆動し、用紙 Ρに画像を印刷する。 電子制御装置 501の内部には、 図 17に示すように、 周知の CPU (本実施 例ではモトローラ社製 MC 68000) 510、 CPU 510が実行するブログ ラムを記憶した ROM511、 印字データや展開後の画像データを蓄える RAM 512、 ホス トであるワークステーション 505からの印字データを受け取るデ 一夕入力ポート 514、 カートリ ッジ 503とのデータのやり取りを行なうバス ライン 516に介装されたラインバッファ 515、 レーザエンジン 505とのコ マンドゃステータス情報のやり取りを行なうためのレジスタ 517、 レーザプリ ンタ 500のコンソールパネル 518とのインタフ -ースを司るコンソールパネ ル I/F519、 レーザエンジン 505に転送する画像データを保存するダブル バッファ回路 520、 を備える。
ダブルバッファ回路 520は、 レーザエンジン 505による印刷の 8ライン分 、 即ち 4Kバイ トの記憧容量を有する 2つの RAM520A, 520Bを備え、 CPU 510側からは、 メモリ書込コントローラ 520Cを介して交互に画像デ 一夕を書き込む。 一方、 レーザエンジン 505は、 メモリ読出コン トローラ 52 0Dを介して、 この 2つの RAM52 OA, 520 Bを交互に読み出すことで、 感光ドラムの回転に同期して画像データをビデオ信号に変換し、 印刷を実行する ことができる。 2つの RAM520A, 520 Bを設けて交互にデータを害き込 んだり読み出したりするのは、 CPU 510からのアクセスとレーザエンジン 5 05側からのアクセスを独立して行なわねばならないためである。
CPU510は一方の RAMにデータを書き込んだ後、 レジスタ 517の所定 ビッ トにフラグを立てる。 これを対してレーザエンジン 505はこのフラグをチ ヱックして、 データが害き込まれた側の RAMに記億された画像データを読み出 す。 読み出し中は、 レジスタ 517の別のビッ トを立てて CPU 510にいずれ の RAMが読み出し中であるかを知らせる。 この時、 他方の RAMはレーザェン ジン 505からアクセスされないから、 この間に、 CPU510は、 他方の RA Mに次の 8ライン分の画像データを書き込んでおく。 レーザエンジン 505は、 —方の RAMからの読出が完了すると、 フラグをリセッ トし、 他方の RAMから の読み出しに切り換える。 CPU510からのデータの書き込むの速度は、 レー ザエンジン 505からのデータの読み出し速度、 即ち印刷の実行速度より速いの で、両者によるメモリへのアクセスの衝突を回避しつつ、 1ページ分の画像デ一 タの転送を確実かつ簡易に実現している。
カートリ ッジ 503は、 コネクタ CN 11を介して電子制御装置 501に接蜣 されている。 ラインバッファ 515は、 データバス 34の途中に介装されたバス ドライノ （図示せず） を有している。 このバスドライバは、 コネクタ CN11か ら CPU510の方向のみにデータを転送する一方向のバッファである。言い換 えれば、 CPU510から見た場合、 コネクタ CN11に接较されたカートリッ ジ 503は読み出し専用のデバイスとなっている。
電子制御装置 501は電源投入時にカートリッジ 503がコネクタ C N 11に 装着されているか否かを判断し、 装着されていると判断した場合には、電子制御 装置 501內部のリセプ ト等を行なった後、 カートリッジ 503内に用意された ROM (後述） の所定番地にジャンプして、それ以降はカートリ ッジ 503内に 用意された処理を順に実行する。 カートリッジ 503は、 ワークステーシ 3ン5 07からレーザプリンタ 500に出力されたページ既述言語によるプログラムを 解釈し、画像データに展開してレーザエンジン 505により印 ¾を行なわせる。 図 18は、 プリント基板 550の一端に形成されたプラグ都 551とコネクタ CN11の結線関係を示す図である。 プラグ部 551は、両面プリント基板の 2 つの面 （A面と B面） にそれぞれ形成された 25個の端子を有している。 図 18 において、 プラグ都 551の各端子に対応して信号名が記載されている。 なお、 信号名の前に付けられた符号「/」 は、 信号がロウアクティブであることを示し ている。 各信号の意味は、 次の通りである。
信号/ A SB： CPU510 (モトローラ社製 MC68000)が出力するァ ドレスス トローブ信号。
信号/ UDS： CPU510が出力する上位データストローブ信号。
信号 ZLDS： CPU510が出力する下位データス トローブ信号。
信号 ZADS：電子制御装置 501内においてアドレスストローブ信号/ AS Bに基づいて生成されるアドレスストローブ補助信号。 このァドレスストローブ 被助信号 ZADSは、 プリンタの起動時 （イニシャライズ時） において、 異なる タイプのプリンタでは異なる挙動を示す。 この実施例では、後述するように、 こ のア ドレスス トロープ補助信号 ZAD Sのイニシャライズ時の挙動に基づいて、 プリンタのタイプを判別している。
信号 ZODTACK： カートリ ッジ 503から電子制御装置 501側にデータ を転送する際のァゥ トプッ トデータァクナリ ッジ信号。
信号 ZCTRGSEL： CPU 510がカートリ ッジ 503を選択して、 その 内部のァドレス空間に割り付けられた ROMやレジスタ等にアクセスする際の力 ート リ ッジセレク ト信号。
信号 A1~A20： CPU 510が出力するァドレス信号。
信号 D 1 ~D 15： カート リ ッジ 503側からの出力信号。
信号 R W： CPU 510が出力するリード Zライ ト信号。
信号 SCLK： レーザプリンタ 500に内蔵された発振器 （図示せず） から出 力されるクロック信号。
なお、 レーザプリンタ 500側に与えられる信号 ZCTRGSは、 カートリッ ジ 503が挿入されると Lレベルに引き下げられ、 CPU510は、 これによつ てカートリッジ 503がコネクタ CN 1 1に挿入されていることを検出する。
CPU510は、 23ビッ トのアドレス信号 A 1ないし A23を用いてワード ァドレスを指定し、 また、 信号/ UDS， /LDSを用いて各ワードの上位バイ トと下位バイ トを指定する。 この結果、 CPU510は OOOOOOhから FF F F F Fh までの 16Mバイ トのァドレス空間を扱うことができる。 ここで、 ァ ドレスの後に付した記号 「h j は 16進数表示であることを示している。
B . カート リ ッジのアドレス空間
このカート リ ッジ 503は、 電子制御装置 501の CPU510の扱うアドレ ス空間の一部に割り付けられる。 CPU510は、 OOOOOOhから FFFF F Fh までの 16Mバイ トのァドレス空間を扱うが、 その一部を ROMカートリ ッジ用に割り当てている。 カートリッジ 503に割り当てられる空間は、 レーザ プリ ンタの機種により異なるが、 ヒユーレツ ドパッカー社製のレーザプリンタの 場合、 図 19左欄に示すように、 200000h ないし 3FFFFFh あるいは 40000 Oh ないし 5 FFFF Fh といった 2Mバイ トの空間が通常である。 一方、 本実施例のカートリ ッジ 503の内部に設けられたマイクロプロセッサ 601は、 AMD社製 AMD 29030— 25MHzであり、 その扱えるァドレ ス空間は 000ひ 000 Ohから FFFFFFFFh までの 4Gバイ トである。 このアドレス空間には、 ROMや RAMのみならず、 プリンタ側の電子制御装置 501側とのデータのやり取りに用いる各種レジスタ等が割り当てられる。 これ を、 図 20に示した。 以下、 カート ツジ 503内部の電気的な構成を、両マイ クロプロセッサにとってのァドレス空間の割付と共に説明する。
C . カートリツジの内部構成
カートリッジ 503の内部構成を、 図 21に示す。 図示するように、 カートリ ッジ 503は、全体の制御を司るマイクロプロセッサ 601を中心に構成されて おり、 大きくは、 ROM, RAMとその周 21回路からなるメモリ部 602と、電 子制御装置 501とのデータのやり取りの一切を司るデータ転送制御部 603と 、 その他の回路とから構成されている。
メモリ部 602は、 このマイクロプロセッサ 601が実行するプログラムを記 憶する計 2Mバイ トの R0M606ないし 609、 この R0M606ないし 60 9をバンク切換で使用するためのセレクタ 610、電子制御装置 501から受け 取つた印字データを保存したり展開した後の画像データを保存する計 2 Mバイ ト の RAM611ないし 614、 から構成されている。 2Mバイ トの ROM606 ないし 609は、 各々 16ビッ ト X256キロ -4Mビッ トのマスク ROMであ り、 図 20に示したように、 ァドレス空間の 0000000 Ohから 001 FF FFFh に割り当てられている。 0 606ぉょび607、 ROM608およ び 609は、各々バンクを構成し、 2個一組の 1バンクで、 各々 32ビッ トのデ 一夕バスを構成している。 ROM606ないし 609とマイクロプロセッサ 60 1とは、 アドレスバス AABおよび制御信号バスにより接耪されている。 また、 R0M606ないし 609のデータバス IDBは、 データセレクタ 610を介し てデータバス DB 29に接続されており、 これを介してマイクロプロセッサ 60 1は ROM 606ないし 609からのデータを読み取ることができる。
ROM606および 607、 ROM608および 609には、 マイクロプロセ ッサ 601からのァドレスバス A ABの最下位の 3ビッ ト （AO， A 1， A2) を除く全ァドレス信号が入力されている。 最下位の 2ビッ ト （AO， A 1 ) が入 力されていないのは、 マイクロプロセッサ 601からのデータの読み取りが、 1 ヮード =32ビッ ト単位 （4パイ ト単位） で行なわれることよる。 また、 ァドレ スの A2が付与されていないから、 所定の領域のデータを読み取る場台、 4個の ROM606ないし 609は同時にデータを出力することになる。 同時に出力さ れたデータを調整しているのが、 データセレクタ 610である。 即ち、 マイクロ プロセッサ 601からの ROMへのアクセスは、 連蜣した番地に対して行なわれ ることが多いから、 32ビッ トを 1ワードとして連较する 2ワードを一度に R0 M606ないし 609から読み出しておき、 実際に連较したヮードの読み取りで ある場合には、 データセレクタ 610により ROMの属するバンクを順次切り換 えて、 連铳してデータを読み取るのである。 この桔果、 連铰する 2ワードに対す るデータの読出は、 極めて高速になる。
—方、 RAM 61 1ないし 614は、 16ビッ ト X 256キロ = 4Mビッ ト D RAMであり、 図 20に示したように、 アドレス空間の 20000000hから 201 FFFFFh の 2Mバイ トに割り当てられている。 カートリ ッジ 503内 には、 更に 2Mバイ トのメモリが增設可能であり、 このために拡張 RAMインタ フェース 615が設けられている。 この拡張 RAMィンタフヱース 615は、 ァ ドレス空間の 2020000 Oh から 203FFFFFFh に割り当てられてい る。 拡張 RAMィンタフヱース 615には、 S I MMタイプの RAMが最大 2M バイ ト分装着可能である。 RAM611ないし 614および拡張 RAMィンタフ ヱース 615のデータラインは、 マイクロプロセッサ 601のデータバス DB 2 9と直接接铰されており、 そのァドレスラインはデータ転送制御部 603を介し てマイクロプロセッサ 601のァドレスバス A ABに接接されている。 なお、 後 述する各種レジスタ等の I /0は、 ァドレス空間の 8000000 Ohからに割 り当てられている。
—方、 このカート リ ッジ 503をプリンタ 500の電子制御装置 501側から 見た場合、 図 19の右檷に示したように、先頭の 128Kバイ トには、 ROMが 割り当てられている。 即ち、 このカートリッジ 503は、 電子制御装置 501の CPUS 10が実行するプログラムも内蔵しており、 電子制御装置 501の CP U510は、 カート ッジ 503が装着されている場合には、初期化の処理の完 了後、 この ROMの所定の番地へのジャンプ命令を実行する。 それ以後、 CPU 510は、 この ROMに記憧された処理手顚に従って動作する。
CPU510がカートリツジ 503に割り当てられたこの 2Mバイ トの空間の 先頭から 128Kバイ トの空間をアクセスすると、 カートリ ッジ 503のコネク タ側ァドレスバス CABに設けられたァドレスバッファ 617を介して出力され るアドレス信号により ROM618がアクセスされ、 この ROM618に記憧さ れた命令やデータが、 コネクタ側のデータバス CD Bに設けられたデータバッフ ァ 619を介して電子制御装置 501側の CPU510に送られる。 なお、 図 1 9において、 「X」 は、割り当てられた空間の先頭アドレスの最上位の 4ビッ ト の値を示している。
D. データ転送制御部 603の説明
図 19， 図 20に示したアドレスマップにおいて ROMや RAMが割り当てら れたァドレス以外のァドレスには、種々のコントロールレジスタ， ステータスレ ジス夕が置かれている。 これらのレジスタは、 データ転送制御部 603により実 現されているので、 次にこのデータ耘送制御部 603について説明する。 回路の 説明が中心となるが、 アドレスマップ （図 19， 図 20 ) を適宜参照する。 図 21に示すデータ転送制御部 603は、 ユーザブルゲート 7900の AS I Cにより実現されている。 この AS I Cは、 セィコーエプソン社製、型番 S SC 3630のスタンダート'セルであり、 CMOSプロセスにより作られた電力消費 の小さな素子である。 データ転送制御部 603は、 CADシステムであるセィコ —エプソン社製 AS I Cデザィンシステム 「LADSNET」 を用いて設計され た。 この CADシステムは、 論理回路設計に使用するラッチ、 フリップフロップ 、 カウンタ、 プログラマブルロジックアレイ等の要素をライブラリの形で用意し ており、 これらを用いて必要な論理回路の設計を行なった後、 AS I Cとしての パターンを自動生成することができる。
AS I Cとして実現されたデータ転送制御部 603は、 カートリッジ 503が プリンタ 500のコネクタ CN 1 1に装着された状態で、 プリンタ 500の電子 制御装置 501の CPU510と、 カートリ ッジ 503のマイクロプロセッサ 6 01との間のデータのやり取りを制御するものである。 両者間のデータのやり取 りは、 電子制御装置 5 Q 1側からカートリッジ 503側に読み出し専用のデータ バスを介してデータを送るための読出制御回路 620と、 同じく読出制御回路 6 20の一部の構成を利用し F I FOメモリ 621を介してデータを受け渡す F I FO制御回路 623、 カートリ ッジ 503側が用意したデータを電子制御装置 5 01の側から読み取り可能とするダブルバンク制御回路 624により実現される なお、 F I FOメモリ 621は、 ファース トインファース トアゥ トの手順でデ 一夕を記億し読み出す RAMであり、 本実施例では、 三菱電機社製 M66252 FPを使用した。
また、 データ転送制御部 603には、 電子制御装置 501側との信号線として 、 そのアドレスバス CABがアドレスバッファ 617を介して、 一方、 データバ ス CD Bがデータバッファ 619を介して、 各々接嫁されている。 データ転送制 御部 603内には、 このァドレスバス CABの信号をおよびカート リ ッジセレク トの信号 C SELを受けて、 データ転送制御部 603内の各部に選択信号を出力 する第 1のデコーダ 631が構成されている。 同様に、 マイクロプロセッサ 60 1からのァドレスバス AABおよびコン トロール信号 CCCもデータ転送制御部 603に接続されており、 データ転送制御部 603内には、 このアドレスバス A ABを受けて、 内部の各回路に選択信号を出力する第 2のデコーダ 632が構成 されている。 更に、 このァドレスバス AABおよびコン トロール信号 CC Cを受 けて、 ROM606ないし 609 , RAM61 1ないし 614および拡張 RAM ィンタフヱース 615にアドレス信号および制御信号を出力するバス制御部 63 5も、 構成されている。
これらの他、 データ転送制御部 603内部には種々のレジスタが構成されてい るが、 レジスタへの読み書きは、 通常のリード ·ライ ト動作によるものの他、 特 定の処理を行なったとき、 自動的に書き込まれるものも少なくない。 これらの特 殊なレジス夕の構成については、 後述する。 また、 カートリッジ 503が電子制 御装置 501側から見て読出専用のデバイスとして扱われている関係で、 電子制 御装置 501側から書込可能なレジスタは、 所定の番地からの読み取り動作を行 なうことで書き込まれる構成となっている。 即ち、所定の番地を指定することで 第 1のデコーダ 631から選択信号が出力され、 この信号によりレジスタにデー 夕が書き込まれるのである。 レジスタからの読出は、 通常のリードサイクルによ り行なわれる。 また、 マイクロプロセッサ 601側からは、 通常の読出 ·書込動 作によりデータのリード ·ライ トが行なわれる。 図 21では、 レジスタは読み取 り可能なバスに接続した状態で描き、 書込動作は単なる矢印で示した。 こうした レジスタとしては、 割込要求レジスタ 640、 ポーリング · コマンドレジスタ 6 43、 ステータスレジスタ （図 19レジスタ STAT US) 645、 転送フラグ レジスタ （図 20レジスタ BPOLL) 647、 PROMコントロールレジスタ 649、 コントロールレジスタ 650がある。
これらのレジスタのうち、 ステータスレジスタ 645と転送フラグレジス夕 6 47を除くレジスタは、 電子制御装置 501の CPU510もしくはカートリツ ジ 503のマイクロプロセッサ 601にメモリマツブド I/Oとして割り当てら れた複数のレジスタの総称である。 複数のレジスタは、 必ずしも連珐したァドレ スに割り当てられている訳ではない。割込要求レジスタ 640には、 図 19， 図 20に示したレジスタ AMD INTO, 1, 2およびレジスタ AMD CLRO , 1， 2が属する。 また、 ボーリング · コマンドレジスタ 643には、'レジスタ Ρ OLLおよびレジスタ MCONTC Sが属する。 PROMコントロールレジスタ 649には、 レジスタ EEPCS, EEPSK, EEPD Iが属する。
コントロールレジスタ 650には、 読出制御回路 620， F I FO制御回路 6 23， ダブルバンク制御回路 624に属さないレジス夕で、以上の説明に挙がら なかった総てのレジスタが属する。 これらは、 図 19 , 図 20に示したレジスタ ADDMUXA, ADDMUXB, CLKD IV, RTCVAL, RTCON, RTCSEL, RTCCLR, SYSKEEPである。
また、 図 19， 図 20のメモリマツブに示したうち、 各々 512バイ トの頜域 EWWRL, EWWRHは、 電子制御装置 501側から読出制御回路 620の第 1 ,第 2のラッチ 651， 652への害込に用いる領域であり、 レジスタ EWR Dはこのラッチ 651， 652を 1ワードとしてマイクロプロセッサ 601側か らみたものに相当する。 レジスタ F I FOREQ, F I FORST, F I FOW Rは F I ?0制御回路623の I FOレジスタ 653に相当し、 レジスタ F I RCLK, RDCLK, F I FORD, RD R S Tは F I F 0制御回路 623の F I FO読出レジスタ 655に相当する。 なお、 F I FO制御回路 623には、 F I FOメモリ 621に害き込むデータを、読出制御回路 620の機能の一部を 用いて保持するラツチ 657も備えられている。
図 19に符号 DPRAMA, D PR AMBで示した領域は、 32バイ トの容量 を有するバッファであり、 ダブルバンク制御回路 624の第 1， 第 2のバッファ 658， 659を電子制御装置 501側から見たものに相当する。 このバッファ 658， 659をマイクロプロセッサ 601側から見たのが、図 20に示すバン ク DPWROA, DPWROBである。 なお、 ダブルバンク制御回路 624を介 したデータのやり取りには、 ステータスレジスタ 645の所定ビツト d 1， d 2 も用いられるが、 その詳細は後述する。
E . 各レジスタの説明
割込要求レジスタ 640は、電子制御装置 501側からマイクロプロセッサ 6 01への割込の要求を発生させ、 これを保持するレジスタである。電子制御装置 501からマイクロプロセッサ 601への割込は 3レベル用意されており、図 1 9に示すように、 3つのレジスタ （AMD INTO, 1 , 2)が設けられている 。 電子制御装置 501側からこの割込要求レジスタ 640のいずれかを読み取る ことで、 マイクロプロセッサ 601に対する割込要求が発生する。 このレジスタ のセッ トは、電子制御装置 501からの読み取り動作により行なわれるが、読み 取られるデータには意味がなく、割込要求に発生には無関係である。
この割込要求レジスタ 640の具体的な構成例を図 23に示す。 これらのレジ スタは、 D型フリップフロッブから構成されており、電子制御装置 501からの 上記レジスタの読み取り動作により第 1のデコーダ 631が出力する信号/ AM D I T0 , 1， 2により、各フリ ップフロップ 640 a， b , cの出力端子 Q はアクティブロウにセッ トされ、割込信号 /I NT0 , 1 , 2が出力される。 な お、信号明の前に付けられた符号 Γ/」 は、信号がロウアクティブであることを 示す（以下、 同じ） 。 これらのフリッブプロップ 640 a， b , cの出力をクリ ァするレジスタは、 図 20に示すように、読み取り専用の 3のレジスタ （AMD CLR0 , 1 , 2) として所定のアドレスに割り当てられている。従って、 マイ クロプロセッサ 601からこのレジスタが割り当てられた各ァドレスに対する読 み取り動作を行なうと、第 2のデコーダ 632は信号 ZINTCLR0, 1， 2 を各々出力し、対応するフリッブフロ プブはブリセッ トされる。
電子制御装匱 501側から割込要求をかける場合には、 割込要求レジスタ 64 0のいずれかをアクセスすれば良く、 マイクロプロセッサ 601は優先順位を判 定して、割込要求に応える処理を行なう。 この場合に、 マイクロプロセッサ 60 1は、 対応する割込要求レジスタ 640a, b， cをタリァする。 なお、 信号 P UP 2等のように符号「PUPJで始まる信号は、 リセッ ト信号出力回路 637 から出力される信号であり、 リセッ ト時等にロウになる信号である。図 23に示 した信号 PUP 2は、 3つの割込要求を一度にクリアするための信号である。 ポーリング ·コマンドレジスタ 643は、 マイクロプロセッサ 6ひ 1側から ¾ 子制御装置 501側へコマンドを引き渡すレジスタであり、 マイクロプロセッサ 601側から書込可能でかつ電子制御装置 501側から読み取り可能なレジスタ である。 このレジスタのハードウ-ァ上の構成例を、図 22に示す。図示するよ うに、 ポーリング ·コマンドレジスタ 643は、 16ビッ ト輻のデータラッチを 構成する 2個のォクダル D型フリ ッブフ口ッブ 643 a， b、 および 1個の D型 フリップフロップ 643 cから構成することができる。
ォクタル D型フリッブフ口 -ノブ 643 a， bのデータ入力端子 1Dないし 8D には、 マイクロプロセッサ 601からのデータバス DB 29 (バス幅 16ビッ ト ) が接耪されており、 その出力端子 1 Qないし 8 Qには、 電子制御装置 501側 からのデータバス DB 68 (バス幅 16ビッ ト） に接接されている。 ォクタル D 型フリ ッブフ口ヅブ 643a， bのクロック端子 CKには、 マイクロプロセッサ 601側からのボーリング ·コマンドレジスタ 643のアクセス （図 20、 レジ スタ MCONTCS) に際して第 2のデコーダ 632から出力される信号/ MC ONTCSが接続されており、 この信号がアクティブロウとなったとき、 マイク 口プロセッサ 601側のデータバス DB 29の内容がォクタル D¾フリッブフ口 ップ 643 a， bにラッチされる。 また、 ォクタル D型フリ ップフロップ 643 a , bの出力を有効にするァゥ トブツ トイネーブル端子 OEには、 電子制御装置 501側からのポーリング · コマンドレジスタ 643のアクセス （図 19、 レジ スタ POLL) に際して第 1のデコーダ 631から出力される信号/ POLLが 接続されており、 この信号がロウアクティブとなったとき、 オタタル D型フリッ プフロップ 643 a, bに保持されたデータが電子制御装置 501側のデータバ ス DB 68に出力される。
なお、 信号 ZMC0NTCSおよび信号 ZP0LLは、 D型フリ ップフロヅプ 643cのクロック端子 Cおよびプリセツ ト端子 PRに接铰されており、 その出 力端子 Qからの信号 CMDRDは、 ォクタル D型フリ ツブフロッブ 643 a , b によるデータのラツチが行なわれると （信号 ZMC0NTCSがロウ） 、 ハイレ ベルにセッ トされ、 このデータを電子制御装置 501側から読み出すと （信号/ POLLがロウ） 、 ロウレベルにリセ -ノ トされる。 D型フリ ッブフ口 -ノブ 643 cの出力信号である CMDRDは、 電子制御装置 501側から読出可能なステー タスレジスタ 645の所定ビッ ト d 3 (以下、 フラグ CMDRDとも呼ぶ） とな つている。 従って、 電子制御装置 501側からこのステータスレジスタ 645を 読み取ることで、 電子制御装置 501は、 マイクロプロセッサ 601からポーリ ング · コマンドレジスタ 643にコマン ドがセッ 卜されたことを知ることができ る。
電子制御装置 501は、 ステータスレジスタ 645のビッ ト d 3であるフラグ CMDRDを見て、 コマンドがセッ トされたことを知ると、通常のリードサイク ルによりポーリング · コマン ドレジスタ 643の内容、 即ちマイクロプロセッサ 601から送られるコマンドを読み取る。 コマンドの内容としては、 印字データ のデータ転送制御部 603側への転送開始の指示， 印刷の開始の指示あるいはコ ンソールパネル 518へのメッセージの表示等がある。 電子制御装置 501がボ 一リング ·コマンドレジスタ 643の内容を読み取ると、 図 22に示したように 、 D型フリ ップフロヅプ 643 cの出力信号 CMDRDは、信号 ZP0LLによ りハイレベルに反転する。 従って、 マイクロプロセッサ 601は、 この転送フラ グレジスタ 647の所定ビッ ト d 2を監視することで、 自己の出力したコマンド が電子制御装置 501側に読み取られた否かを知ることができる。
ステータスレジスタ 645は、 マイクロプロセッサ 601からコマンドがセ トされたか否かを示す上述した情報以外に、 図 24に示す情報を保持するレジス タである。 各ビツ トの内容について説明する。 ビッ ト d 0は、 後述する読出制御 回路 620に電子制御装置 501側からデータが書き込まれたとき、 読出制御回 路 620内で生成される信号 EWRDYによりロウレベルにセッ トされ、 そのデ 一夕がマイクロプロセッサ 601側によって読み取られたとき、 第 2のデコーダ 632からの信号によりハイレベルにリセッ トされる。 このビッ トをフラグ EW RD Yと呼ぶ。
ビッ ト d l , d2は、 ダブルバンク制御回路 624が電子制御装置 501側と マイクロプロセッサ 601側のいずれからアクセス可能な状態であるかを示すも のであり、 それぞれフラグ ADDMUXA, ADDMUXBと呼ぶ。 2つのビプ トは、 ダブルバンク制御回路 624に内蔵された 2つの転送用バンクの各々に対 応している。 このビッ ト d 1， d 2は、 マイクロプロセッサ 601が、 図 20に 示したように、 コントロールレジスタ 650に含まれるレジスタ ADDMUXA ， ADDMUXABのビッ ト d 0にデータを書き込むことでセツ ト · リセ'ノ トさ れる。従って、 マイクロプロセッサ 601側からは、 ダブルバンク制御回路 62 4の一方のバンクへのデータの書込に先だって、 このフラグをロウレベルにセッ トし、 書込完了後にハイレベルにリセッ 卜し、電子制御装置 501側からは、 こ のフラグがハイレベルである側のバンクからデータを読み出すものとすれば、 2 つのバンクに交互にデータを害き込み、 読み出すことで、 マイクロプロセッサ 6 01側から電子制御装置 501側に連嫁してデータを受け渡す.ことができる。 ビッ ト d3 (フラグ CMDRD)については、既に説明した。 ビッ ト d5は、 マイクロプロセッサ 601の動作クロックに基づいてセッ トされるフラグ CLK D IVである。 マイクロプロセッサ 601の動作クロックは、 外付けの水晶発振 子 CRC 1を用いた第 1の発振器 661から出力されるクロック CLKが使用さ れるが、 マイクロプロセッサ 601側からコント σ·—ルレジスタ 650のレジス タ CLKD I Vの所定ビッ ト d 0に値 0を害き込むと、 マイクロプロセッサ 60 1の動作クロック CLKは 25MHzとなり、 ビッ ト d 0に値 1を書き込むと、 動作クロックは 12. 5MHzとなる。 電子制御装置 501側からみたステ一夕 スレジスタ 645のフラグ CLKD I Vは、 このクロック CLKが 25 MHzの 場合にロウレベルにセッ トされ、 12. 5 Mの場合にハイレベルにセッ トされる 。 電子制御装置 501側は、 データ転送のタイ ミング等を合わせるためにマイク 口プロセッサ 601の動作クロツクの周波数、 つまり動作速度を知る必要がある 場合、 ステータスレジスタ 645のこのビッ トをチ Xックする。
ピソ ト d 6は、 マイクロプロセッサ 601が動作している場合にハイレベルに セッ トされ、 スリープモードに入った場合にロウレベルにセツ トされるフラグ A DMONである。 本実施例では、 マイクロプロセッサ 601は、 ページ既述言語 を電子制御装置 501側から受け取り、 これを展開して画像データにする処理を 行なうから、 電子制御装置 501側から処理すべきページ既述言語が送られて来 ないまま所定時間が経過した場合には、 マイクロプロセッサ 601は、 省電力を 図るため、 最初動作周波数を 1/2、 即ち 12. 5MHzとし、 更に時間が経通 すると自らの動作を止めていわゆるスリーブモードに入る。 この時マイクロプロ セヅサ 601は、 コン トロールレジスタ 650のレジスタ ADMONに値 0を書 き込む。 この結果、 電子制御装置 501側からみて、 ステータスレジスタ 645 のこのビッ ト d6がロウレベルとなり、 電子制御装置 501側からこのビッ トを チヱックすることにより、 マイクロプロセッサ 601の動作モードを知ることが できるのである。
なお、 こうした時間の計測等には、 データ転送制御部 603に組み込まれたリ アルタイムクロックが用いられる。 このリアルタイムクロック用のクロック RC LKは、 外付けの水畕発振子 665を用いて構成された第 2の発振器 667から のクロックが用いられている。 リアルタイムクロックは、 バス制御部 635内に 構成されており、 マイクロプロセッサ 601からの指示を受けて、 所定時間の経 過を計測する。水晶発振子および発振器を 2組設けているのは、 マイクロプロセ ヅサ 601の動作クロヅク C LKを、 リアルタイムクロックの動作クロック RC LKとは独立に変更可能とするためである。
リアルタイムクロックは、 コン トロールレジスタ 650に属するレジスタ R T CVAL, RTCSELの d 1ビッ トをロウまたはハイにすることで、 4種類の インターバルタイマを指定することができ、 レジスタ RTCONの所定ビツ ト d 0に値 1を書き込むことでそのタイマをスタートさせることができる。 スタート された夕おマは、 レジスタ RTCONのビッ ト d 0に値 0が書き込ま て停止さ れるまで、 所定のィンターバルでマイクロプロセッサ 601に対して割込要求信 号を出力する。 マイクロプロセッサ 601は、 この割込要求信号を受け付けると 、 レジスタ RTCCLRを読み取って割込要求をクリアする。 これらのインター バルタイマの出力は、 ページ既述言語処理におけるユーザタイム等のカウントに 利用している。
次に PROMコントロールレジスタ 649の構成について説明する。 PROM コントロールレジスタ 649には、 図 20に示す 3のレジスタ EEPCS, EE PSK, EEPD Iが含まれるが、 これらのレジスタは、 カートリッジ 503に 内蔵されたメモリであつて電気的にデータを消去 ·害換可能な EEPR0M67 0とのデータのやり取りに用いられる。
本実施例のカートリ ッジ 503は、 レーザプリンタ 500の動作に必要な諸変 数 （コンフィグレーション） を、 EEPROM670に記憧する。 この EE PR OM670は、 シリアル転送によりデータの読出， 消去， 書込を行なうタイプの ものであり、本実施例では、 ナシ sナルセミコンダクター社製 NMC93C66 X 3を使用している。 この££ ！101^670は、記憧容量として 16ビッ ト X 256バイ ト （レジスタ数） の容量を持ち、 指定された任意のレジスタの内容を 読出， 消去， 書込可能である。 EEPROM670は、 チップセレクト信号 CS により選択状態にされると、 シリアルデータ入力端子 Dinに送り込まれる 「0」 「1」 のデータをシリアルデータクロック SLに同期して取り込むが、 データの 転送の最初の 3ビッ トは EEPROMへの命令として解釈され、 次の 8ビッ トが データの読出， 消去もしくは書込が行なわれるレジスタ番号と解釈される。 デー タの書込の場合には、 これらの命令およびレジスタの指定に较いて、 シリアルデ 一タクロック S Lに同期して記僮すベきデ一タがデータ入力端子 D inに与えられ ることになる。
レジスタ EEPCSは、 チップセレク ト信号を切り換えるものであり、 マイク 口プロセッサ 601がこのレジスタのビツ ト d 0に値 1を書き込むと、 EE PR 0M670は選択状態となる。 レジスタ EEPSKは、 シリアルデータクロック SKを生成するレジスタであり、 マイクロプロセッサ 601はこのレジスタに値 0と値 1とを交互に書き込むことで、 EEPROM670用のシリアルデータク ロックを生成する。 レジスタ EEPD Iは、 EEPROM670に書き込まれる べき 1ビッ トのデータを保持するレジスタであり、 マイクロプロセッサ 601は 、 レジスタ E EP SKを害き換えてシリアルデータクロ ク SKを生成するのに 同期して、 このレジスタ EEPD Iの所定ビッ ト dOを、 書き込むべきデータに 従って書き換える。 EEPROM670のデータ出力端子 Doutは、 先に説明し た転送フラグレジスタ 647の所定ビッ ト dOになっており、 マイクロプロセッ サ 601は、 EEPR0M670にデータ読出命令と読み出すレジスタの番号を 出力した後、 シリアルデータクロック S Kに同期して転送フラグレジスタ 647 のビッ ト d 0を読み取れば、 指定したレジスタの内容を読み込むことができる。
EEPR0M670に記憧されたデータは、 電源をオフとしても保存されるから 、 レーザプリンタ 500に電源を投入した直後に、 EEPROM670の内容を 読み出して、 コンブイグレーシ sンを鼋源断の直前の状態に戻すことができる。
F . 読出制御回路 620の構成と働き
次に、読出制御回路 620の構成例と読出制御回路 620にょるデータ転送の 手順について説明する。 読出制御回路 620は、 8ビッ ト X2個の第 1 , 第 2の ラッチ 651， 652と共に、 図 25に示すように、 転送に必要なデータを出力 する R0M671、 3入力アンドゲート 672、 ステータスレジスタ 645のフ ラグ EWRD Y (ビヅ ト d 0)を生成する D型フリ ッブフロッブ 674を備える 。 読出制御回路 620を電子制御装置 501側から見ると、 このラッチ 651 , 652が、 図 19に示したように、 8ビッ ト単位でデータを転送する 2つのレジ スタ EWWRL , EWWRHに相当する。 これらのレジスタは、 各々 1ワード 1 6ビッ トのデータの下位バイ ト，上位バイ トの転送に用いられる。 なお、 第 1， 第 2のラッチ 651 , 652は、 マイクロプロセッサ 601側から見ると、 図 2 0に示すレジスタ EWRDに相当する。 即ち、 マイクロプロセッサ 601側から は、 データバス DB 290介して、 両ラッチ 6521， 652を 1ワードとして 読み取ることができる。
読出制御回路 620の ROM671は、 256バイ トのデータを記憶する RO Mであり、 例えばヒューズ ROM,小容量の PROM等により実現することがで きる。 もとより、 記憶容量の大きな ROMの一部として実現してもよく、 RAM を用いる場合には予めデータを転送しておくことで同等の機能を実現するができ る。 この ROM671のアドレス端子 AOないし A7には、 コネクタ側アドレス バス CABからのァドレスラインのうち下位の 8ビッ ト （AC 1ないし AC 8) が接繞されており、 データ端子 00ないし 07は、第 1のラッチ 651および第 2のラッチ 652の入力側 1 Dなし 8 Dに接接されている。 なお、 R0M671 の出力は、 F I F0制御回路 623にとつてのデータバス Z0ないし Z7として 、 F I F0制御回路 623にも出力されている。
第 1のラッチ 651 ,第 2のラッチ 652の出力側は、 データバス DB 29に 接耪されており、 マイクロプロセッサ 601から、 レジスタ EWRDとして読み 取り可能である。 R0M671のチップセレクト CEおよびァゥトブツ トイネー ブル 0Eには、 3入力アンドゲート 672の出力信号/ EWROMが入力されて おり、 3入力アンドゲート 672の各入力に入る信号/ EWWRH, /F I FO WR, /EWWRLのいずれかがアクティブロウとなったとき、 アクティブとな り、 この時 ROM 671は、 コネクタ側アドレスバス CABの下位 8ビッ トによ り指定されたァドレスのデータを出力する。
信号/ EWWRHは、 読出制御回路 620による上位バイ トの転送が指定され た時にロウレベルになる信号であり、 信号 ZEWWRLは、 同じくその下位はバ ィ トの転送が指定された時にロウレベルになる信号であり、 信号/ F I FOWR は、 F I FO制御回路 623によるデータ転送が指定された時にロウレベルにな る信号である。信号 ZEWWRLおよび信号/ EWWRHは、 各々第 1のラッチ 651および第 2のラッチ 652のクロック端子 CKに入力されているから、 こ れらの信号がアクティブとなって R0M671からデータが出力されたとき、 そ のデータは、 第 1のラッチ 651， 第 2のラツチ 652に保持される。 しかも、 信号/ EWWRLは D型フリップフ口ッブ 674のクロック端子 Cにも入力し ているから、 下位バイ トの転送時には、 D型フリップフロップ 674の出力 Qは ロウレベルに反転する。 この出力 EWRDYは、 既述したステータスレジス 64 5のビッ ト d 0および転送フラグレジスタ 647のビッ ト d 1、 即ちフラグ EW RDYとして扱われている。
第 1のラッチ 651， 第 2のラッチ 652は、 マイクロプロセッサ 601側か らはレジスタ EWRDとして扱われるから、 第 1のラッチ 651および第 2のラ ツチ 652に保持されたデータを読み取ろうとする場合、 マイクロプロセッサ 6 01はレジスタ EWRDに対する読み取り動作を行なう。 この時、 信号/ EWR Dがロウアクティブとなり、 この信号がァゥ トプッ トイネーブル端子に接较され た第 1のラッチ 651， 第 2のラッチ 652の出力側、 即ちデータバス DB 29 には、 先に保持されたデータが出力される。 この信号/ EWRDは、 D型フリ プフロップ 674のプリセッ ト端子 PRに接綾されているから、 マイクロブロセ ッサ 601側から第 1のラッチ 651 , 第 2のラッチ 652のデータが読み取ら れると同時に、 D型フリッププロップ 674の Q出力である信号 EWRDYはハ ィレベルに反転する。 即ち、 ステータスレジスタ 645のビッ ト d 0および ¾送 フラグレジスタ 647のビッ ト d 1であるフラグ EWRDYは、 値 1にセッ トさ れる。
かかるハードウヱァを前提として、 電子制御装置 501およびマイクロプロセ ッサ 601は、以下の手顬で、 電子制御装置 501側からマイクロプロセッサ 6 01側へのデータの転送を行なう。 電子制御装置 501側からマイクロブロセッ . サ 601側に転送されるデータは、 電子制御装置 501がワークステージ sン 5 07から受け取った印字データであり、 カートリッジ 503側のマイクロブロセ ッサ 601で、処理しょうとするページ記述言語のプログラムである。読出制御 回路 620によるデータ転送は、 電子制御装置 501側の CPU510が実行す るカートリッジへのデータ転送処理ルーチン （図 26) 、 およびカートリ ッジ 5 03側のマイクロプロセッサ 601が実行するのデータ読み込み割込処理ルーチ ン （図 28) により行なわれる。
カートリ ッジ 503側に転送すべき印字データが整うと、 CPU510は、 図 26のフローチヤ一トに示す処理を起動し、 まずステータスレジスタ 645のフ ラグ EWRDY (ビッ ト dO) を読み取る処理を行なう （ステップ S 700)。 このフラグ EWRDYは、 読出制御回路 620の第 1のラッチ 651， 第 2のラ チ 652にデータがセッ トされると値 0となり、 そのデータがマイクロプロセ ッサ 601により読み取られると値 1にセッ トされるから、次にこのフラグ EW RDYが値 1であるか否かの判断を行なう （ステップ S 705) 。
フラグ EWRDYが値 1となるまで待機し、 値 1となると、 次に （領域 EWW RHの先頭ァドレス +転送したいデータ DX2)のァドレスを読み取る処理を行 なう （ステップ S 710) 。 領域 EWWRHに対する読取処理を行なうと、 RO M67 Iからデータが読出される。 ROM671には、 図 27に示すように、 そ の先頭番地 EWWRHからの保数番地に 00hから FFh までの 256のデータ が、 順に害き込まれている。 奇数番地にデータを置かないのは、 CPU510の データアクセスは 1ワード （ 16ビッ ト） で行なうのが基本であり、奇数番地か ら始まるワード単位のアクセスはできない （アドレスバスエラー要因となる） か らである。 領域 EWWRHの先頭から DX2だけ隔たったァドレスに対して読出 処理を行なうと、 ROM671からはデータ Dが読出され、 これが図 25に示し たように、 第 2のラッチ 652にラッチされる。
こうして転送したいデータの上位バイ トの IE送 （第 2のラッチ 652がデータ を保持） が行なわれると、 CPU510は、 同様に下位バイ トの転送 （第 1ラツ チ 651がデータを保持） を行なう （ステップ S 715) 。以上の処理により、 1ヮード分のデータが第 1， 第 2のラツチ 651 , 652に保持されたとして、 CPU510は、 割込要求レジスタのひとつ （本実施例では AMD I T0)を セッ トする処理を行なう （ステップ S 720) 。
CPU510は、 引き耪き図 26に示した転送処理ルーチンを «り返し実行す るが、 第 1のラッチ 651によるデータの保持が行なわれると、 図 25に示した ように、 フラグ EWRDYはロウレベルにセッ トされるから、 このフラグ EWR DYがハイレベル （値 1) となるまで、 次のデータの転送処理は行なわれない （ ステップ S 700， 705) 。
CPU510が割込要求レジスタ （AMD I T0)をセッ トすると、 マイク 口プロセッサ 601は、 この割込要求を受け付けて、 図 28に示すデータ読み込 み割込処理ルーチンを起動する。 この処理が起動されるのは、 読取制御回路 62 0の第 1， 第 2のラッチ 651， 652にデータが保持された直後であり、 マイ クロプロセッサ 601は、 レジスタ EWRDを読み込むことにより、 電子制御装 置 501側が用意した 1ヮードのデータを読み取る （ステツブ S 730) 。 その 後、 マイクロプロセッサ 601は、 読み取つたこのデータを RAM 611ないし 614の所定の領域に転送する （ステップ S 735) 。
以上説明した処理により、 電子制御装置 501側は、 読出専用線であるデータ バス CDBで接椟されているに過ぎないカートリッジ 503側にデータを転送す ることができる。 しかも、 データの害込はバイ ト単位で行ない、 読出はワード単 位で行なうので、 マイクロプロセッサ 601は効率良くデータを取り込むことが できる。 なお、 ここでは 1ワードのデータを転送する場合を例に取って説明した が、 データの転送はワード単位である必要はなく、 バイ ト単位で転送するものと してもよい。 そのばあいには、 領域 EWWRL側を用いた転送のみを行ない、 マ イク口プロセッサ 601側で上位の 8ビッ トのデ一夕を捨てれば良い。
G. F I FO制御回路 623の構成と働き
F I FO制御回路 623は、 F I FOメモリ 621に害き込むデータをラッチ するラッチ 657、 この F I FOメモリ 621へのデータの書込を制御する F I F0書込レジスタ 653、 同じく読出を制御する F I F0読出レジスタ 655を 備える。 この F I FOメモリ 821は、 2048バイ トのデータを蓄えることが でき、 内部に書き込み用アドレスカウンタと読み出し用カウンタとを備える。 F I F0メモリ 621には、 これらのカウンタをそれぞれリセッ トする書込側リセ ット端子， 読出側リセッ ト端子、書込側の 8ビツ トのデータバスと読出側の 8ビ ッ トのデータバス、 書込用のクロック端子、 読出用のクロック端子が設けられて いる。
この F I F0メモリ 621を用いてデータを電子制御装置 501側からマイク 口プロセッサ 601側に転送するには、 電子制御装置 501の CPU 510は図 29に示す転送処理ルーチンを、 カートリッジ 503のマイクロプロセッサ 60 1は図 30に示す処理ルーチンを、 各々実行する。 まず、 図 29のフローチヤ一 トに示した処理ルーチンを説明する。 子制御装置 501側の CPU510は、 F I FO制御回路 623を用いて、 複数バイ トのデータ転送を行なう。
電子制御装置 501の CPU510が図 29に示したデータ転送処理ルーチン を起動すると、 まず F I ?0制御回路623の？ I FO書込回路 654に属する レジスタ F I F OR STを読み出す処理を行ない、書込側のァドレスカウンタを リセッ トする処理を行なう （ステツブ S 750) 。続いて、 送り出すデータの数 をカウントするために変数 Nを値 0にリセッ トする （ステップ S 755) 。 その 後、 （レジスタ F I FOWRの先頭ァドレス +転送したいデータ DX2)番地を 読み出す処理を行なう （ステップ S 760) 。 このアドレスを読み出すと、 読出 制御回路 620と同様に、 ROM671の所定の番地がアクセスされて （図 27 参照） 、 CPU510が転送しようとしたデータ Dが出力され、 これが図 25に 示すバス Z0ないし Z 7を介してラツチ 657にラッチされる。
耪いて、 F IFO制御回路 623のレジスタ F I FOREQを読み出してラッ チ 657に保持されたデータ Dを F I FOメモリ 621に転送する処理を行なう
(ステップ S 765) 。 レジスタ F I F ORE Qを読み出すと、 F I FOメモリ 621の書込側のクロック端子に書込ク口ックが出力され、 ラッチ 657に保持 されたデータ Dが、 F I FOメモリ 621の害込側ァドレスカウンタが示す番地 に害き込まれる。 と同時に F I FOメモリ 621内の書込側アドレスカウンタの 内容は、値 1だけィンクリメン トされる。 こうして 1バイ トのデータを害き込む と、転送したデータ数を示す変数 Nを値 1だけィンクリメントし （ステツブ S7 70) 、変数 Nが転送しょうとするデータの総バイ ト数 Xと等しくなつたか否か の判断を行なう （ステップ S 775) 。 従って、 転送したデータのバイ ト数 Nが データの総数 Xに一致するまで、 上述したステツブ S 760ないし S 775の処 理を籙り返す。
全データの転送が完了すると、 CPU510は、割込要求レジスタの一つ （A MD I NT 1 ) をセッ トし、 データの転送が完了したことをマイクロプロセッサ 601側に通知し （ステップ S 780) 、 ΓΝΕΧΤϋに抜けて本処理ルーチン を終了する。
—方、 マイクロプロセッサ 601は、 この割込要求 AMD I NT 1を受けて図 30にフローチヤ一トを示すデータ受信割込ルーチンを起動する。 このルーチン を起動すると、 マイクロプロセッサ 601は、 まず F I 0制御回路623の？ I FO読出レジスタ 655に属するレジスタ RDRSTを読み出して、 F I FO メモリ 621の読出側のアドレスカウンタをリセッ トする処理を行なう （ステツ プ S800) 。 続いて、 受信したデータ数をカウントするための変数 Mに値 0を セッ トする処理を行なう （ステップ S 805)。
その後、 F I F0読出レジスタ 655に属するレジスタ F I RCLKを読み込 む処理を行ない （ステップ S 810) 、 読み取ったデータを RAM611ないし 614の所定の領域に転送する処理を行なう （ステップ S 815) 。 レジスタ F I RC LKを読み出すと、 F I FOメモリ 621の読出側のクロック端子に読出 クロックが出力され、 その時の読出側ァドレスカウンタの示す番地のデータ Dが 、 読み出される。 と同時に F I FOメモリ 621内の読出側ァドレスカウンタの 内容は、 値 1だけインクリメントされる。 なお、通常 F I FO制御回路 623を 介して転送されるのは、 ページ既述言語のプログラムであることから、 受信され たデータは、 直ちに RAMの所定の領域に転送され、 画像データの展閧に fitえら れるのである。
1バイ トのデータを受信すると、 変数 Mを値 1だけインクリメン トし （ステツ プ S820) 、 この変数 Mが転送するデータの絵バイ ト数 Xに等しくなつか否か の判断を行なう （ステップ S 825) 。 従って、 受信したデータのバイ ト数 Mが データの総数 Xに一致するまで、上述したステップ S 810ないし S 825の処 理を繰り返す。
全データの受信が完了したと判断されると、 マイクロプロセッサ 601は、 デ 一夕の読み込みの完了を示すコマンドをポーリング · コマンドレジスタ 643に 書き込む処理を行なう （ステップ S630) 。電子制御装置 501側の CPU5 10は、 このポーリング ·コマンドレジスタ 643の内容を読み取ることで、 F I F0制御回路 623によるデータ受信の完了を知ることができる。 その後、 マ イク口プロセッサ 601は、 「RNTJ に抜けて本処理ルーチンを終了する。 以上説明した処理により、 電子制御装置 501側からマイクロプロセッサ 60 1側に、 大量のデータを効率よく転送することができる。 転送されたデータは、 データ転送制御部 6 0 3の RAM 6 1 1ないし 6 1 4の所定の領域に保存され、 マイクロプロセッサ 6 0 1による処理を待つ。 マイクロプロセッサ 6 0 1は、電 子制御装置 5 0 1側から展開すべき印字データ （ページ記述言語により記述され たプログラム） を総て受け取ると、 R O M 6 0 6ないし 6 0 9に記憶したページ 記述言語のィンタープリタを起動し、 RAM 6 1 1ないし 6 1 4の所定の領域に 保存されたこの印字データを処理する。 かかる処理により画像の展開がなされ、 展開された結果は、 RAM 6 1 1ないし 6 1 4の所定の領域に画像データとして 記億される。
H . ダブルバンク制御回路 6 2 4の構成と ffiき
画像の展開が完了して得られた画像データは、 次に電子制御装置 5 0 1側に転 送され、 その RAM 5 1 2に記憶され、所定のタイ ミングでレーザエンジン 5 0 5により印刷されることになる。 かかる画像データの転送を行なうのが、 ダブル バンク制御回路 6 2 4である。 ダブルバンク制御回路 6 2 4は、 マイクロブロセ ッサ 6ひ 1側から電子制御装置 5 0 1側に転送するものであり、 3 2バイト （1 6ワード） のデータを蓄えるバンクを 2セッ ト傲える。 これを Aバンク， Bバン クと呼ぶが、両者はハードゥヱァとしては全く同一なので、 Aバンク側の構成例 のみを図 3 1に示す。
この各バンクは、 そのアドレスおよびデータバスを、 マイクロプロセッサ 6 0 1側からと電子制御装置 5 0 1側からとに切り換えられる構成になっており、 図 示するように、 アドレスラインを選択するデータセレクタ 6 8 1， 6 8 2、 2個 —組で用いられデータバス （ 1 6ビッ ト幅） を選択する 2組計 4個のォクタルラ インバッファ 6 8 4ないし 6 8 7、 3 2バイ ト分の記憶容量を有する RAM 6 9 1 , 6 9 2、 その他の構成ゲートであるオアゲート 6 9 4 , 6 9 5およびインバ ータ 6 9 6から構成されている。 図 3 1では、 3 2バイ ト分の記憧容量を有する メモリチップを 2個用いた構成としているが、 単一のメモリチッブの上位ァドレ スを切り換えることで実現しても差し支えない。
データセレクタ 6 8は、 電子制御装置 5 0 1側のァドレスバス C ABの最下位 4ビッ ト （A C 1ないし A C 4 ) と、 マイクロプロセ サ 6 0 1側のァドレスバ ス AABの下位の 4ビッ ト （A2ないし A5) とを遺択して出力する構成となつ ており、 ァドレスバスの選択は、 セレク ト端子 Sに接梡された信号 ADDMUX A (レジスタ ADDMUXAのビッ ト d 0) により行なわれる。 データセレクタ 682は、 ア ドレスバスの選択に合わせて、 RAM691， 692のリード ·ラ ィ トの信号を切り換えるものであり、 同じくセレク ト端子 Sに接较された信号 A DDMUXAにより、 いずれかの信号が RAM691， 692のチップセレクト 端子 C E 1， 2、 アウ トプッ トイネーブル端子 OEに接梡されるかを切り換えて いる。
ォクタルライ ンバッファ 684， 685をデータパス DB 29に介装されたト ライステートタイプのラインバッファであり、 ゲート端子 1 G, 2 Gが口ゥレべ ルとなったとき、 マイクロプロセッサ 601側のデータバス DB 29と RAM6 91 , 692のデータバスを接嫁し、 マイクロプロセッサ 601側から RAM6 91 , 692へのデータの害込が可能な状態とする。 オタタルラインバッファ 6 84, 685のゲート端子 1 G, 2Gには、 信号 ZDPWR0Aと信号 ADDM UXAとを入力とするオアゲート 694の出力が接接されている。 信号 ZDPW R0Aは、 マイクロプロセッサ 601側が Aバンクにデータを書き込もうとする ときロウレベルになる信号である。 従って、 Aバンクへのデータの書込を行なう として、 予めレジスタ ADDMUXAのビッ ト d 0をロウレベルにしておけば、 マイ クロプロセッサ 601側から Aバンクへのデータの書込処理を行なうと、 ォ クタルラインバッファ 684 , 685のゲートが閧き、 データバス DB 29に出 力されたデータは、 RAM691 , 692のデータバスに出力され、 これに書き 込まれる。
—方、 ォクタルラインバッファ 686, 687は、 そのゲート端子 1 G， 2G がロウレベルとなったとき、 電子制御装置 501側のデータバス DB68と RA M691 , 692のデータバスを接緣し、 RAM691， 692から電子制御装 置 501へのデータの読出が可能な状態とする。 ォクタルラインバッファ 686 ， 687のゲート端子 1 G， 2Gには、 信号 ZDPOE 1 Aと信号 ADDMUX Aをィンバータ 696で反転した信号とを入力とするオアゲート 695の出力が 接続されている。 信号 ZDPOE 1 Aは、電子制御装置 501側が Aバンクのデ ータを読み取ろうとするときロウレベルになる信号である。 従って、 Aバンクの データの読出を行なうとして、 予めレジスタ ADDMUXAのビッ ト d 0をハイ レベルにしておけば、 電子制御装置 501側から Aバンクに対する読出処理を行 なうと、 ォクタルラインバッファ 686 , 687のゲートが開き、 RAM691 ， 692のデータバスに出力されたデータは、 データバス DB 68に出力される かかるハードウェアを前提として、 マイクロプロセッサ 601が行なう画像デ 一夕の転送処理と電子制御装置 501の CPU510が行なうその受け取り処理 とを説明する。図 32は、 マイクロプロセッサ 601が行なう画像データの転送 開始処理ルーチンを示すフローチャートである。 図示するように、 マイクロプロ セッサ 601は、 画像データの転送に先立つて、 ボーリング ·コマンドレジスタ 643に転送開始のコマンドをセッ トする （ステップ S 850) 。
電子制御装置 501側の CPU510は、 このボーリング ·コマンドレジスタ 643のコマンドを読み取って、 図 33に示す応答処理ルーチンを実行する。即 ち、電子制御装置 501は、 レーザプリンタ 500が印刷可能な状態にあるか否 かの判断を行ない （ステップ S860) 、 印刷できる状旗にあると判断した場合 には、 割込要求レジスタの一つ （AMD INT2)をセッ トし （ステップ S86 5) 、 rNEXTJに抜けて本ルーチンをー且終了する。 印刷できる状態にない 場合には、 これをカートリッジ 503のマイク口プロセッサ 601に通知する処 理を行なう （ステップ S 870) ο 印刷できない状態とは、例えばレーザェンジ ン 505がまだウォーミングアップされていない状態、 紙づまりなどが生じた状 態など、 画像データの転送を受けても印刷できない場合を言う。
電子制御装置 501側からの割込要求信号 AMD INT 2を受け付けると、 マ イク口プロセッサ 601は、 図 34に示す画像データ転送割込処理ルーチンを起 動する。 この処理を起動すると、 マイクロプロセッサ 601は、 まずレジスタ A DDMUXAのビ、 y ト d 0に値 1を書き込む処理を行なう （ステップ S 900) 。 このレジスタ ADDMUXAのビッ ト dOが値 1の場合には、 図 31を用いて 説明したように、 Aバンクを構成する RAM 691 , 692のデータバスはマイ クロプロセッサ 601側のデータバス DB 29側に接较され、 電子制御装置 50 1側からのアクセスはできない状態となる。
続いて、 マイクロプロセッサ 601は Aバンク DPWR0Aに 16ワード （3 2バイ ト） 分のデータを転送する処理を行なう （ステップ S 902) 。 Aパンク DPWRO Aへのデータの書込処理を行なうと、 図 31に示した信号/ DPWR 0 Aがロウレベルとなり、 ォクタルラインバッファ 684 , 685を介してデー 夕が RAM691 , 692に書き込まれる。 16ワードのデータ転送が完了する と、 マイクロプロセッサ 601はレジスタ ADDMUX Aのビッ ト dOに値 1を 書き込み （ステップ S 904) 、 Aバンクを構成する RAM 691 , 692のデ 一夕バスを電子制御装置 501のデータバス D B 68に接接する。
その後、 マイクロプロセッサ 601はポーリング ·コマンドレジスタ 643に Aバンクへの転送の完了を知らせるコマンドデータを書き込む処理を行なう （ス チップ S 906) 。 以上で、 Aバンクへのデータの転送処理を完了し、 マイクロ プロセッサ 601は、 引き接き Bバンクについて上述した処理と同一の処理を実 行する （ステップ S 910) 。 Bバンクへのデータ転送が完了した場合には、 マ イク口プロセッサ 601はポーリング ·コマンドレジスタ 643に、 同様に転送 が完了したことを知らせるコマンドデータを害き込む。 こうしてカートリッジ 5 03側から A , Bバンク、 計 32ワード （64バイ ト） のデータの転送が完了す る。
以上説明したマイクロプロセッサ 601の処理に対して、電子制御装置 501 の CPU510は、 図 35に示す画像データ受け取り処理ルーチンを実行する。 即ち、 CPU510は、 まずステータスレジスタ 645のビッ ト d 3、即ちブラ グ CMDRDを読み取り （ステップ S 920) 、 これが値 0であるか否かの判断 を行なう （ステップ S 925) 。 マイクロプロセッサ 601側からポーリング · コマンドレジスタ 643にコマンドデータが書き込まれた場合、 このフラグ CM DRDは、値 0にセッ トされるので、 この時、 CPU 510はポーリング · コマ ンドレジスタ 643のコマンドデータを読み取る （ステップ S930) 。
読み取ったコマンドデータをチ ックし、 Aバンクのデータ転送が完了したこ とを示すコマンドデータであるか否かの判断を行ない （ステップ S935) 、違 う場合には、 その他の処理を実行する （ステップ S 940) 。 ポーリング ·コマ ンドレジスタ 643のコマンドデータが Aバンクのデータ転送の完了を示すもの であった場合には、電子制御装置 5ひ 1は Aバンク DP RAMA (図 19参照） の 16ワードを読み込む処理を行ない （ステップ S 945) 、読み取ったデータ を RAM512に転送する （ステップ S 950) 。
以上の処理により Aバンクの 16ヮードのデータの読み取りが完了するので、 マイクロプロセッサ 601から次の 16ワードの 送を許可すべく、電子制御装 置 501は、割込要求レジスタの一つ （AMD I NT2) をセッ トする。接いて 、 Bバンクについて上述したステツブ S920ないし S 955の処理を実行する 。 即ち、 Bバンクに対するマイクロプロセッサ 601からのデータの転送が完了 したことをポーリング · コマンドレジスタ 643のコマンドデータにより判断す ると、 Bバンク DPRAMBの 16ワードのデータを読み取り、 これを RAM5 12に転送した後、割込要求レジスタの一つをセヅトして、 マイクロプロセッサ 601に対して割込要求を立てるのである。
かかる割込要求を受けて、 マイクロプロセッサ 601は図 34に示した割込処 理ルーチンを再度実行することになるから、 マイクロプロセッサ 601および C PU510が両ルーチン （図 34,図 35) を実行することで、全画像データの 転送が完了する。全画像データの転送後、新たな印字データを電子制御装置 50 1側から受け取らなければ、 マイクロプロセッサ 601は、所定時間が経過する と、 コントロールレジスタ 65ひのレジスタ CLKD IVに値 1を書き込んで、 自らの動作周波数を半分の 12. 5MHzに切り換え、消黄電力ひいては発熱量 を低減する。
I . 画像データの印刷
一方、全画像データの転送を受けた電子制御装置 501は、班述したダブルバ 、グファ回路 520およびレジスタ 517を用いてレーザエンジン 505と信号を やり取りしつつ、画像データによる印刷を行なう。電子制御装匱 501とレーザ エンジン 505との信号のやり取りを図 36に簡略に示した。 この図を参照しつ つ、 印刷の概要について説明する。
カートリ ジ 503から展開された後の画像データを受け取ると、電子制御装 置 501は、 レーザエンジン 505が印刷可能な状態か否かを問い合わせ、 ゥ才 一ミングアップなどが完了して印刷可能な状態にあると判断すると、図 36に示 すプリント信号をレジスタ 517を介してレーザエンジン 505に出力する。 レ 一ザエンジン 505は、 この信号を受けて、直ちに用紙搬送用のモータを起動す る。 これに同期して、感光ドラムの回転、帯電処理等が開始される。
印刷される用紙が感光ドラムに対して所定钜離だけ離間した位置に至ったとき 、 レーザエンジン 505は用紙の先端を検出し、信号 VREQをレジスタ 517 を介して電子制御装置 501に出力する。電子制御装置 501はこの信号 VRE Qを受け取ると、所定時間、即ち感光ドラムがレーザビームによる潜像形成の開 始される位置まで回転するのに必要とされる時間だけ待機してから、信号 VS Y NCをレジスタ 517を介して出力する。 レーザエンジン 505はこの信号 VS YNCを受けて、 レーザビームの水平同期信号 H SYNCをレジスタ 517を介 して出力する。 この信号 HSYNCは、 1ライン分の画像データの読み取り開始 を指示する信号に相当するので、 レーザエンジン 505は、 この信号に同期して 画像データをダブルバッファ回路 520の一方の RAM52 OAもしくは 520 Bから読み取る。 なお、 トツプマージンを形成する場合には、 トップマージンに 対応するライン数だけ、信号 VSYNCを無視する制御が行なわれる。 この制御 はボトムマージンを形成する場合も同様である。
と同時に、 CPU 510はこの信号をカウントしつつ、必要な画像データをダ ブルバッファ回路 520の RAM520Aもしくは RAM520Bに転送する。 レーザエンジン 505が用紙後端を抉出してから所定時間が経過するか、水平同 期信号のカンゥト値が予め用紙サイズに合わせて設定された値に等しくなるかす ると、 CPU510は、画像データのダブルバッファ回路 520への転送を終了 する。以上の処理により、 1ページ分の画像データはレーザエンジン 505に転 送され、用紙にその画像が印刷される。
[ i i i ] その他
( 1 )前述したように、 マイクロプロセッサ 601は、全画像データの転送後、 新たな印字データを電子制御装置 501側から受け取ることなく所定時間が経通 すると、 スリープモードに入り発熱量を低滅する。すなわち、 自らの動作周波数 を通常の半分の 12. 5MHzに切り換える。図 37は、 50MHzの発振器 6 61のクロック信号 C LKに基づいて、 マイクロプロセッサ 601のクロック信 号 I NCLKの周波数を切換えるための回路を示すプロック図である。 この周波 数切換回路は、 3つの D型フリ ップフ口 -ノブ 1100, 1102, 1104と、 データセレクタ 1106と、 4ビ トバイナリカウンタ 1108と、 インバータ 1110とを備えている。
データセレクタ 1106の入力端子はぞれぞれブルアッブまたはブルダウンさ れており、 これによつて第 1の入力端子群 4 A~l Aにはデータ Γ1110Jが 与えられており、第 2の入力端子群 4B~1 Bにはデータ 「1100」 が与えら れている。 また、 データセレクタ 1106のセレクト入力端子 Sには第 2の D型 フリップフロップ 1102の Q出力が与えられている。 データセレクタ 1106 は、 セレクト端子 Sがロウレベルの場合に第 1の入力端子群 4 A〜l Aのデータ を出力し、 セレクト端子 Sがハイレベルの場合には第 2の入力端子群 4B〜1 B のデータを出力する。
マイク πプロセッサ 601の動作時には、 レジスタ CLKD I Vの値は 0であ り、第 2の D型フリ ップフ口ツブ 1102の Q出力もロウレベルに保たれている この結果、 データセレクタ 1106の第 1の入力端子群 4 A~l Aのデータ Γ 1110Jが、 カウンタ 1108にブリセッ ト値として与えられる。 カウンタ 1 108は、 発振器 661から与えられる 50MHzのクロック信号をカウントす る。 この時、 プリセッ ト値が 「1110」 なので、 カウンタ 1110は 1/2分 周器として機能する。 カウンタ 1108のキヤリー出力は第 3の D型フリッブフ ロヅプ 1104の D入力端子に与えられ、 クロック信号 CLKに同期して端子 Q に出力される。 この結果、 発振器 661の 50MHzの信号が 1Z2分周され、 25 MHzのクロック信号 I NCLKとして D型フリツブフロッブ 1104から 出力される。 。
一方、 マイクロプロセッサ 601が一定時間動作しない時には、 レジスタ CL KD I Vの値が 1に害き換えられるので、 データセレクタ 110.6の第 2の入力 端子群 4B~1 Bのデータ 「1100Jが、 カウンタ 1108にプリセッ ト値と して与えられる。 この場合には、 ブリセッ ト値が 「1 1 0 0J なので、 カウンタ 1 1 1 0は 1 Z 4分周器として機能する。 この結果、 発振器 6 6 1の 5 0 MH z の信号が 1 Z 4分周されて、 1 2 . 5 MH zのクロック信号 I N C L Kが第 3の D型フリップフロップ 1 1 0 4から出力される。
以上の例では、 スリーブモードにおいて動作周波数を 1 / 2に低減するとした が、 マイクロプロセッサ 6 0 1の特性が許容する場合には、 動作周波数をさらに 低減するようにしてもよく、 また、動作周波数を 0に （すなわち、 クロックを停 止） してもよい。
また、 スリーブモードに入る際の判断基準を上記の基準 （マイクロプロセッサ 6 0 1が所定時間以上、 新たな印字データを電子制御装置 5 0 1側から受け取つ ていないこと） 以外のものにしてもよい。例えば、 R AM 6 1 1 - 6 1 4が所定 時間以上アクセスされていないとなどを判断基準にしてもよい。 なお、 マイクロ プロセッサ 6 0 1が所定時間動作していないことを検出するのは、 マイクブロセ ッサ 6 0 1自身でもよく、 他の検出回路でもよい。
一般には、 マイクロプロセッサ 6 0 1が所定時間以上動作していないことを示 す事象を検出し、 この検出に応じて動作周波数を所定のレベルに低減するように すれば、 マイクロプロセッサ 6 0 1やその他の素子の発熱量を低滅することがで きる。
なお、 スリーブモードに入るのは、 マイクロプロセッサ 6 0 1が動作していな い場合なので、 マイクロプロセッサ 6 0 1自身の温度は余り高くなつていないこ とが多い。 しかし、 一般に、半導体素子は、 長時間にわたって比較的高温に保た れると寿命が短くなることが知られている。 従って、 スリーブモードに入ること によってマイクロプロセッサの寿命を伸ばすことが可能である。
なお、 マイクロプロセッサが長時間にわたって勦作した場合や環境温度が高く なった場合には、 マイクロプロセッサなどの発熱量の多い素子の温度が許容値以 上になることも考えられる。 そこで、 マイクロプロセッサなどの発熱量の多い素 子の温度を熱電対などの温度計で検出し、 所定の温度以上になった場合には、 そ の動作周波数を所定のレベルに低減するようにしてもよい。 こうすれば、 素子の 破壊を防止することができる。 ( 2 )以上、本発明をプリンタに適用した実施例について説明したが、本発明は 、 プリンタへの適用にに限るものではなく、例えばワープロやパーソナルコンビ ユータ、 あるいはワークステーションなどにも S用することができる。近年、 こ うしたコンピュータ関連機器は、拡張スロツトはもとより、 I Cカードといった カートリッジタイプの拡張装置が取付け可能となっていることが多い。 こうした 拡張スロットゃ I Cカードなどを傲えたワープロ、パーソナルコンピュータ等で は、 ここに本発明の付加制御装置を装着し、本体側のプロセッサの処理を、 モニ タコマンドなどで付加制御装置に内蔵したメモリに記憧した処理に移し、付加制 御装置に備えられたブロセッサと共に情報を処理するものとすれば、情報処理機 能の向上， 追加あるいは変更を実現することが容易である。更に、制御を付加制 御装置側に移してしまえば、処理の内容はいかようにも変更することができるか ら、既に販売した機器の機能の変更や向上、 ワープロなど各種専用機におけるソ フ トのパージ 3ンァッブなどを実現することができる。
このように、本発明は、 プロセッサを用いたあらゆる装置、例えば車載の電装 品、 ファクシミ リ、電話、電子手帳、電子楽器、電子カメラ、翻訳器、ハンディ コピー、キャッシュデイスペンザ、 リモコン装置、電卓など、 コネクタにより付 加制御装置が接緩可能なあらゆる情報処理装置に適用可能である。 こうした情報 処理装置では、本体側のブロセ サが付加制御装置を認識してその処理を付加制 御装置側に用意したアドレスに移行する機能を備えていれば、既存の電子装置に おいても、本発明の付加制御装置および情報処理装置を実現することは容易であ る。かかる機能を備えていない場合でも、本体側プロセッサを付加制御装置に記 憶した処理に移行させる手法は種々考えられる。
6 8 0 0 0系のプロセッサは、 データを所定のァドレスから読み込む処理を行 なう際、 データバス上のデータが確立しているか否かをデータを出力する機器（ スレーブ） がプロセッサに応答する信号 D T A C Kにより判断して る。 そこで 、 本体側のプロセッサが本体側に備える R OMに記僮した処理を実行中に、絶対 番地へのジヤンプ命令を実行しようとしたとき、絶対番地へのジャンブ命令の実 行であることを付加制御装置側でィンストラクシ sンを解析して検出しておき、 本体側の本来の R O Mがデータバスにジャンプ先の絶対番地を出力するタイミン グより先に、 付加制御装置側に内蔵した R OMの実行ァドレスをデータバスに出 力すると共に信号 D T A C Kを本体側プロセッサに返し、 強制的に付加制御装置 内の所定アドレス以降に処理を移行させる構成が取り得る。 ー且、 処理が付加制 御装置側の R OMに移ってしまえば、 その後の処理はいかようにも構成すること ができる。
この例では、本体側のプロセッサが絶対ァドレスへのジャンブ命令を実行する ことを前提としているが、 ジヤンブ命令そのものも本体側の R O Mから読出して いることに着目し、 電源投入後最初に R OMからインス トラクシ sンを読出すと き、 該インス トラクシヨンの読出より先に、 付加制御装置側からジャンプ命令に 相当するコードをデータバスに載せると共に信号 D T A C Kを返す構成とするこ とも可能である。 これらの手法では、 信号 D T A C Kの競合という問題を生じる 恐れはあるが、 バスのタイ ミングを細かく解析すれば、 実現可能である。
( 3 ) また、以上説明した実施例では、 付加制御装置は筐体内にプリント基板を 収納し単体で取り扱い可能なカートリ ッジとして構成したが、 拡張スロッ トに装 着される基板単体の構成としても差しつかえない。 また、 複数のコネクタを占有 してひとつの付加制御装置を実現するものであっても差しつかえない。 更に、 筐 体自体をプリント基板として構成したものも、 本発明の一態様として実現可能で ある。
( 4 ) 本発明は以上の実施例に何等限定されるものではなく、 例えば、 アウ トラ イ ンフ ォントを内蔵したカート リッジにおいてプリンタ本体から文字のボイン ト 数等のデータを受け取りその文字の指定ボイント数のビッ トイメージを生成して プリンタ本体に転送する構成、 電子装置から受け取ったデータを付加制御装置で 特に複雑な処理をすることなく単に記億したり表示したりする構成、 あるいはブ リンタ本体がインクジ ッ トプリンタである構成など、 本発明の要旨を逸朕しな い範囲内において、 種々なる態様で実施し得ることは勿論である。
【産業上の利用可能性】
この発明にかかる付加電子装置および電子システムは、 プロセッサを用いたあ らゆる装置、 例えばワープロ、 パーソナルコンピュータ、 ワークステーシ ン、 車載の電装品、 ファクシミ リ、電話、電子手帳、電子楽器、電子カメラ、翻訳器 、 ハンディコピー、 キャッシュデイスペンザ、 リモコン装置、電卓など、 コネク 夕により付加制御装置が接棱可能なあらゆる情報処理装置に S用可能である。

Claims

請求の範囲
1 . 論理演算可能な第 1のプロセッサと、該プロセッサが実行する処理を 3己憶 した第 1の記憶手段と、前記第 1のプロセッサの少なくともア ドレス信号線が接 続されたコネクタと、外部に転送すべきデータをァドレス信号に反映させるとと もに該ァドレス信号を前記コネクタを介して出力するア ドレス出力手段と、 ハウ ジングと、 ハウジング内を空冷するためのフアンとを備えた電子装 IIに、所定の 挿入口を介して挿入される付加電子装置であって、
前記第 1のプロセッサとは別個の処理を実行する第 2のプロセッサと、 該第 2のプロセッサが実行する処理手順を記憶した第 2の記僮手段と、 前記電子装置から出力されたァドレス信号から該ァドレスに反映されたデータ を取り出すデータ取出手段とを備え、
付加電子装置内において最も発熱釐の多い回路素子が、付加電子装置の挿入方 向において、付加電子装置の中央から先端側に配置されていることを特徴とする 付加電子装置。
2 . 請求項 1記載の付加電子装置であって、
前記最も発熱量の多い回路素子は、前記第 2のプロセッサを含む付加電子装置
3 . 請求項 1記載の付加電子装置であって、 さらに、
付加電子装置内の回路素子を配置した回路基板を Λえる付加電子装置。
4 . 請求項 3記載の付加電子装置であって、 さらに、
前記付加電子装置内の回路素子と前記回路基板とを収納する筐体を備える付加 電子装置。
5 . 請求項 4記載の付加電子装置であって、
前記該筐体の少なくとも一面が金属で形成されている付加電子装置。
6 . 請求項 5記載の付加電子装置であって、
前記筐体の全体が金属製である付加電子装置。
7 . 請求項 4記載の付加電子装置であって、
前記箧体は熱伝導率が約 1 WZm · K以上の材料で形成されている付加電子装
8 . 請求項 7記載の付加電子装置であって、
前記筐体の内部において、前記第 2のプロセッサの上面に対向する面に設置さ れた金属製の放熱部材を有する付加電子装置。
9 . 請求項 4 aa載の付加電子装置であって、
前記第 2のプロセッサの上面と前記筐体との間に介装され、 前記第 2のプロセ ッサと前記筐体とに密着する介装部材を備える付加電子装置。
1 0 . 請求項 8記載の付加電子装置であって、
前記第 2のプロセッサの上面と前記放熱部材との間に介装され、 前記第 2のプ 口セッサと前記放熱部材とに密着する介装部材を備える付加電子装置。
1 1 . 請求項 9又は 1 0記載の付加電子装置であって、
前記介装部材はゴム状物質である付加電子装置。
1 2 · 請求項 9又は 1 0記載の付加電子装置であって、
前記介装部材は液状物質である付加電子装置。
1 3 . 請求項 4記載の付加電子装置であって、
前記第 2のプロセッサを、 該第 2のプロセッサの上面と対向する前記筐体の方 向に押すための弾性部材を備える付加電子装置。
1 4 . 請求項 1 3記載の付加電子装置であって、
前記弾性部材は、 前記回路基板に設けられた開口を貫通し、 前記第 2のプロセ ッサの下面と前記筐体との間に介装されている付加電子装置。
1 5 . 請求項 1 3又は 1 4記載の付加電子装置であって、
前記弾性部材はシリコーンゴム製である付加電子装置。
1 6 . 請求項 4記載の付加電子装置であって、
少なくとも前記第 2のプロセッサに対向する前記筐体の部分に開口部が設けら れている付加電子装置。
1 7 . 請求項 4記載の付加電子装置であって、
前記筐体がプラスチックで形成されており、 少なくとも前記第 2のプロセッサ に対向する前記筐体の部分に開口部が設けられている付加電子装置。
1 8 . 請求項 4記載の電子装置用カートリ ッジであって、
前記筐体が通風口を備える付加電子装置。
1 9 . 請求項 4記載の付加電子装置であって、
前記回路基板は、 前記箧体内の空間を比較的広い第 1の空間と、 比較的狭い第 2の空間とに仕切るように前記筐体内に設置されており、
前記第 2のプロセッサは、 前記第 1の空間側に設置されている付加電子装置。
2 0 . 請求項 1記載の付加電子装置であって、 さらに、
付加電子装置内の所定の回路素子にクロック信号を与える発振回路と、 前記所定の回路素子が所定時間以上動作していないことを検出するとともに、 この検出に応じて前記クロック信号の周波数を調整する周波数調整回路と、 を備 える付加電子装置。
2 1 . 請求項 2 0記載の付加電子装置であって、
前記第 1のプロセッサが前記所定の回路素子が所定時間以上動作していないこ とを検出して前記周波数調整回路に通知し、 この通知に応じて前記周波数調整回 路が前記ク口ック信号の周波数を調整する付加電子装置。
2 2 . 請求項 2 0記載の付加電子装匱であって、
前記第 2のプロセッザが前記所定の回路素子が所定時間以上動作していないこ とを検出して前記周波数調整回路に通知し、 この通知に応じて前記周波数調整回 路が前記ク口プク信号の周波数を讕整する付加電子装置。
2 3 . 請求項 2 0ないし 2 2のいずれかに記載の付加電子装置であつて、 前記所定の回路素子は、前記第 2のマイク口プロセッサを含む付加電子装置。
2 4 .請求項 2 0ないし 2 2のいずれかに記載の付加電子装置であつて、 前記周波数調整回路は、前記クロック信号の周波数を所定の周波数レベルに低 減する回路を備える付加電子装匱。
2 5 .請求項 2ひないし 2 2のいずれかに記載の付加電子装置であつて、 前記周波数調整回路は、前記クロック信号の周波数をゼロにする回路を備える 付加電子装置。
2 6 . 請求項 1記載の付加電子装置と、前記電子装置とを備える電子システム
PCT/JP1992/000229 1992-02-26 1992-02-26 Additional electronic device and electronic system WO1993016883A1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP92906201A EP0598902A4 (en) 1992-02-26 1992-02-26 ADDITIONAL ELECTRONIC DEVICE AND ELECTRONIC SYSTEM.
PCT/JP1992/000229 WO1993016883A1 (en) 1992-02-26 1992-02-26 Additional electronic device and electronic system
US07/907,988 US5526229A (en) 1992-02-26 1992-07-01 Temperature control for add-on electronic devices
US08/590,108 US5615085A (en) 1992-02-26 1995-11-06 Temperature control for add-on electronic devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1992/000229 WO1993016883A1 (en) 1992-02-26 1992-02-26 Additional electronic device and electronic system

Publications (1)

Publication Number Publication Date
WO1993016883A1 true WO1993016883A1 (en) 1993-09-02

Family

ID=14042195

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1992/000229 WO1993016883A1 (en) 1992-02-26 1992-02-26 Additional electronic device and electronic system

Country Status (3)

Country Link
US (2) US5526229A (ja)
EP (1) EP0598902A4 (ja)
WO (1) WO1993016883A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018093713A (ja) * 2016-12-05 2018-06-14 トヨタ自動車株式会社 リレーユニット
WO2018105610A1 (ja) * 2016-12-05 2018-06-14 トヨタ自動車株式会社 リレーユニット

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993016883A1 (en) * 1992-02-26 1993-09-02 Seiko Epson Corporation Additional electronic device and electronic system
DE69227522T2 (de) * 1992-05-20 1999-05-06 Seiko Epson Corp Kassette für eine elektronische vorrichtung
US8213431B2 (en) * 2008-01-18 2012-07-03 The Boeing Company System and method for enabling wireless real time applications over a wide area network in high signal intermittence environments
US6463396B1 (en) * 1994-05-31 2002-10-08 Kabushiki Kaisha Toshiba Apparatus for controlling internal heat generating circuit
JP3236191B2 (ja) * 1995-06-16 2001-12-10 キヤノン株式会社 電子機器
US5704212A (en) * 1996-09-13 1998-01-06 Itronix Corporation Active cooling system for cradle of portable electronic devices
US5808869A (en) * 1996-10-22 1998-09-15 Compaq Computer Corporation Method and apparatus for transferring heat from a PCMCIA card
KR100286369B1 (ko) * 1997-01-06 2001-04-16 윤종용 컴퓨터 시스템
SE9702593D0 (sv) * 1997-07-04 1997-07-04 Electrolux Ab Anordning vid ett kretskort
US5953209A (en) * 1997-12-15 1999-09-14 Intel Corporation Push and pull dual-fan heat sink design
US6515871B1 (en) 1998-02-17 2003-02-04 Intel Corporation Protection shield for an electronic cartridge
US5894408A (en) * 1998-02-17 1999-04-13 Intel Corporation Electronic cartridge which allows differential thermal expansion between components of the cartridge
US6126348A (en) * 1998-04-10 2000-10-03 Intermec Ip Corp. Power supply system and assembly for a portable electronic printer
US6050326A (en) * 1998-05-12 2000-04-18 International Business Machines Corporation Method and apparatus for cooling an electronic device
US6241247B1 (en) * 1998-05-28 2001-06-05 Aaron Sternberg Remote control with ventilation holes
US6487463B1 (en) 1998-06-08 2002-11-26 Gateway, Inc. Active cooling system for an electronic device
US6449163B1 (en) 1998-06-08 2002-09-10 Intel Corporation Inboard retention system for processor enclosure assemblies with substrate alignment
US6043983A (en) * 1998-06-17 2000-03-28 Intel Corporation EMI containment for microprocessor core mounted on a card using surface mounted clips
US6585534B2 (en) * 1998-08-20 2003-07-01 Intel Corporation Retention mechanism for an electrical assembly
US5910884A (en) * 1998-09-03 1999-06-08 International Business Machines Corporation Heatsink retention and air duct assembly
KR100521339B1 (ko) * 1998-10-17 2005-12-21 삼성전자주식회사 컴퓨터 시스템의 반도체 장치 모듈 장착 구조
US6025992A (en) * 1999-02-11 2000-02-15 International Business Machines Corp. Integrated heat exchanger for memory module
US6480922B1 (en) * 1999-08-12 2002-11-12 Honeywell International Inc. Computer software control and communication system and method
ES2290062T3 (es) * 1999-12-01 2008-02-16 Cool Options, Inc. Cuadro estructural de materiales termoconductores.
US6428228B1 (en) * 1999-12-02 2002-08-06 Hewlett-Packard Company Removable paper module for an orthogonal inkjet printer
US6714890B2 (en) * 2000-12-29 2004-03-30 Intel Corporation Method, apparatus, and machine-readable medium to enhance microprocessor performance
US6377462B1 (en) 2001-01-09 2002-04-23 Deere & Company Circuit board assembly with heat sinking
US6893979B2 (en) * 2001-03-15 2005-05-17 International Business Machines Corporation Method for improved plasma nitridation of ultra thin gate dielectrics
US7231531B2 (en) * 2001-03-16 2007-06-12 Dualcor Technologies, Inc. Personal electronics device with a dual core processor
KR100452549B1 (ko) * 2002-06-28 2004-10-14 삼성전자주식회사 화상형성장치 및 화상형성장치의 냉각팬 구동방법
US6765793B2 (en) * 2002-08-30 2004-07-20 Themis Corporation Ruggedized electronics enclosure
US6785150B1 (en) * 2002-10-28 2004-08-31 Arcwave, Inc. Method and apparatus for preventing warpage of printed circuit boards
JP4080843B2 (ja) * 2002-10-30 2008-04-23 株式会社東芝 不揮発性半導体記憶装置
EP1579747B1 (de) * 2003-01-03 2007-03-28 Rhode & Schwarz GmbH & Co. Kg Messgerätmodule und messgerät
JP4211580B2 (ja) * 2003-11-18 2009-01-21 株式会社デンソー 電子装置の筐体構造
US6963484B2 (en) * 2003-12-17 2005-11-08 Hewlett-Packard Development Company, L.P. Airflow blocker component that comprises a flexible flap portion
US7219980B2 (en) * 2004-01-21 2007-05-22 Silverbrook Research Pty Ltd Printhead assembly with removable cover
US7118192B2 (en) * 2004-01-21 2006-10-10 Silverbrook Research Pty Ltd Printhead assembly with support for print engine controller
US6955215B2 (en) * 2004-03-09 2005-10-18 King Fahd University Of Petroleum And Minerals Hybrid cooling system and method for cooling electronic devices
JP2006119422A (ja) * 2004-10-22 2006-05-11 Canon Inc 画像形成装置
US20070041160A1 (en) * 2005-08-19 2007-02-22 Kehret William E Thermal management for a ruggedized electronics enclosure
US7359205B1 (en) * 2005-11-09 2008-04-15 Nvidia Corporation Bottom exit of exhaust air from a chassis to reduce acoustics emission
US7885062B2 (en) * 2005-12-09 2011-02-08 Nvidia Corporation Computer chassis with partitions for improved airflow
TWM306461U (en) * 2006-08-17 2007-02-11 Inventec Corp Vibration-proof mechanism for heat-dissipating device
JP5268377B2 (ja) * 2008-01-29 2013-08-21 三洋電機株式会社 車両用の電源装置
US20090207568A1 (en) * 2008-02-18 2009-08-20 Haveri Heikki Antti Mikael Method and apparatus for cooling in miniaturized electronics
JP5348128B2 (ja) * 2008-03-19 2013-11-20 株式会社安川電機 形状計測装置とこれを備えたロボット装置
US8064205B2 (en) * 2008-05-19 2011-11-22 Dell Products, Lp Storage devices including different sets of contacts
CN102548341A (zh) * 2010-12-10 2012-07-04 旭丽电子(广州)有限公司 散热壳体结构
US9606589B2 (en) * 2011-11-29 2017-03-28 Intel Corporation Expansion card having synergistic cooling, structural and volume reduction solutions
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
USD729808S1 (en) 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
US9888283B2 (en) 2013-03-13 2018-02-06 Nagrastar Llc Systems and methods for performing transport I/O
US9647997B2 (en) 2013-03-13 2017-05-09 Nagrastar, Llc USB interface for performing transport I/O
USD758372S1 (en) * 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
USD780763S1 (en) 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
WO2016165780A1 (en) 2015-04-17 2016-10-20 Hewlett-Packard Development Company, L.P. Discharge of heated fluid from a printer
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
JP2018189908A (ja) * 2017-05-11 2018-11-29 日立オートモティブシステムズ株式会社 撮像装置
US11264748B2 (en) * 2018-10-25 2022-03-01 TE Connectivity Services Gmbh Low profile electrical connector
US10667423B2 (en) * 2018-10-26 2020-05-26 Dell Products L.P. Connector cooling and status indicator system

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5391375A (en) * 1977-01-21 1978-08-11 Hitachi Ltd Package
JPS60254641A (ja) * 1984-05-31 1985-12-16 Fujitsu Ltd 液体封入型パツケ−ジ
JPS61222763A (ja) * 1985-03-28 1986-10-03 Seiko Epson Corp プリンタ
JPS621181A (ja) * 1985-06-26 1987-01-07 Ricoh Co Ltd メモリパツク
JPS6350096A (ja) * 1986-08-20 1988-03-02 フアナツク株式会社 電子機器用筐体
JPS63119554A (ja) * 1986-11-07 1988-05-24 Nec Corp パツケ−ジの放熱構造
JPS63278261A (ja) * 1986-09-24 1988-11-15 Nec Corp 電子部品冷却装置
JPH01165415A (ja) * 1987-12-22 1989-06-29 Mitsubishi Cable Ind Ltd Ｉｃカードケースの製造方法
JPH01298753A (ja) * 1988-05-27 1989-12-01 Nec Corp ヒートシンク付ピングリッドアレイｉｃパッケージ
JPH0258789A (ja) * 1988-08-23 1990-02-27 Nec Corp 光ディスク装置
JPH0266962A (ja) * 1988-08-31 1990-03-07 Mitsui Petrochem Ind Ltd 半導体装置の製造方法
JPH02119299A (ja) * 1988-10-28 1990-05-07 Mitsubishi Electric Corp 電子部品収納ケース
JPH02253289A (ja) * 1989-03-28 1990-10-12 Canon Inc 画像形成装置
JPH0311409A (ja) * 1989-06-09 1991-01-18 Oki Electric Ind Co Ltd 情報処理装置
JPH036724U (ja) * 1989-06-07 1991-01-23
JPH0322160A (ja) * 1989-06-20 1991-01-30 Fuji Electric Co Ltd 計算機システムにおけるアダプタ制御プログラムの組込方式

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4027206A (en) * 1975-01-27 1977-05-31 L. H. Research Electronic cooling chassis
JPS533120A (en) * 1976-06-30 1978-01-12 Canon Inc Control circuit
US4092697A (en) * 1976-12-06 1978-05-30 International Business Machines Corporation Heat transfer mechanism for integrated circuit package
US4381552A (en) * 1978-12-08 1983-04-26 Motorola Inc. Stanby mode controller utilizing microprocessor
US4545030A (en) * 1982-09-28 1985-10-01 The John Hopkins University Synchronous clock stopper for microprocessor
US4872091A (en) * 1986-07-21 1989-10-03 Ricoh Company, Ltd. Memory cartridge
JPH0770650B2 (ja) * 1986-10-20 1995-07-31 富士通株式会社 半導体装置の冷却方法
US4771365A (en) * 1987-10-30 1988-09-13 Honeywell Inc. Passive cooled electronic chassis
US4962444A (en) * 1989-01-03 1990-10-09 Sunstrand Corporation Cold chassis for cooling electronic circuit components on an electronic board
JPH036724A (ja) * 1989-06-05 1991-01-14 Seiko Epson Corp 情報処理装置
US5136464A (en) * 1990-04-20 1992-08-04 Kabushiki Kaisha Toshiba Housing structure for housing a plurality of electric components
US5287247A (en) * 1990-09-21 1994-02-15 Lsi Logic Corporation Computer system module assembly
US5187645A (en) * 1991-06-07 1993-02-16 Ergo Computing, Inc. Portable computer with docking connector for peripheral devices
US5198965A (en) * 1991-12-18 1993-03-30 International Business Machines Corporation Free form packaging of specific functions within a computer system
WO1993016882A1 (en) * 1992-02-26 1993-09-02 Seiko Epson Corporation Additional electronic device and electronic system
WO1993016883A1 (en) * 1992-02-26 1993-09-02 Seiko Epson Corporation Additional electronic device and electronic system
US5227631A (en) * 1992-04-30 1993-07-13 Nicolet Instrument Corporation Infrared detector of the type used in infrared spectrometers
US5473506A (en) * 1993-11-12 1995-12-05 Elonex Technologies, Inc. Cooling a large microprocessor in a small module
US5475563A (en) * 1994-10-27 1995-12-12 Compaq Computer Corporation PCMCIA card heat removal apparatus and methods

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5391375A (en) * 1977-01-21 1978-08-11 Hitachi Ltd Package
JPS60254641A (ja) * 1984-05-31 1985-12-16 Fujitsu Ltd 液体封入型パツケ−ジ
JPS61222763A (ja) * 1985-03-28 1986-10-03 Seiko Epson Corp プリンタ
JPS621181A (ja) * 1985-06-26 1987-01-07 Ricoh Co Ltd メモリパツク
JPS6350096A (ja) * 1986-08-20 1988-03-02 フアナツク株式会社 電子機器用筐体
JPS63278261A (ja) * 1986-09-24 1988-11-15 Nec Corp 電子部品冷却装置
JPS63119554A (ja) * 1986-11-07 1988-05-24 Nec Corp パツケ−ジの放熱構造
JPH01165415A (ja) * 1987-12-22 1989-06-29 Mitsubishi Cable Ind Ltd Ｉｃカードケースの製造方法
JPH01298753A (ja) * 1988-05-27 1989-12-01 Nec Corp ヒートシンク付ピングリッドアレイｉｃパッケージ
JPH0258789A (ja) * 1988-08-23 1990-02-27 Nec Corp 光ディスク装置
JPH0266962A (ja) * 1988-08-31 1990-03-07 Mitsui Petrochem Ind Ltd 半導体装置の製造方法
JPH02119299A (ja) * 1988-10-28 1990-05-07 Mitsubishi Electric Corp 電子部品収納ケース
JPH02253289A (ja) * 1989-03-28 1990-10-12 Canon Inc 画像形成装置
JPH036724U (ja) * 1989-06-07 1991-01-23
JPH0311409A (ja) * 1989-06-09 1991-01-18 Oki Electric Ind Co Ltd 情報処理装置
JPH0322160A (ja) * 1989-06-20 1991-01-30 Fuji Electric Co Ltd 計算機システムにおけるアダプタ制御プログラムの組込方式

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0598902A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018093713A (ja) * 2016-12-05 2018-06-14 トヨタ自動車株式会社 リレーユニット
WO2018105610A1 (ja) * 2016-12-05 2018-06-14 トヨタ自動車株式会社 リレーユニット

Also Published As

Publication number Publication date
EP0598902A1 (en) 1994-06-01
EP0598902A4 (en) 1995-06-28
US5615085A (en) 1997-03-25
US5526229A (en) 1996-06-11

Similar Documents

Publication Publication Date Title
WO1993016883A1 (en) Additional electronic device and electronic system
EP0608418B1 (en) Cartridge for electronic apparatus
EP0572665A1 (en) Additional control device, and apparatus and method for processing information thereby
US7804688B2 (en) Apparatus including processor
WO1993016882A1 (en) Additional electronic device and electronic system
US5481656A (en) Accessory control device and information processing method
US5537517A (en) Information processing device in an electronic apparatus utilizing an accessory control device and methods of application
US5461704A (en) Accessory control device and the information processing device and information processing method that it uses
US5553202A (en) Accessory control device which transfers data from electronic device using part of address signal and latch
US5461705A (en) Information processing device in an electronic apparatus utilizing an accessory control device and methods of application
JPH05290905A (ja) 電子装置用カートリッジ
WO1993025957A1 (en) Information processing apparatus and additional control device used therefor, and information processing method therefor
WO1993016881A1 (en) Type discrimination device and method thereof

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IT LU MC NL SE

WWE Wipo information: entry into national phase

Ref document number: 1992906201

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1992906201

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1992906201

Country of ref document: EP