WO1998047044A1

WO1998047044A1 - Dispositif d'affichage a cristaux liquides

Info

Publication number: WO1998047044A1
Application number: PCT/JP1998/001500
Authority: WO
Inventors: Masuyuki Ohta; Masahiro Ishii; Nobuyuki Suzuki; Kikuo Ono
Original assignee: Hitachi, Ltd.
Priority date: 1997-04-11
Filing date: 1998-04-01
Publication date: 1998-10-22
Also published as: KR100697903B1; US20050253141A1; US20010009447A1; EP1008896A1; US6392730B2; DE69835888D1; US20030156232A1; US20040201809A1; US20020105612A1; JP3674953B2; TW531686B; US20030147021A1; US6924865B2; KR20060054491A; KR100646903B1; US20020105611A1; US6388725B2; US20010010573A1; US6208399B1; US7821607B2

Description

明細書

液晶表示装置

〔技術分野〕

本発明は、液晶表示装置に関し、特に薄膜トランジスタ素子を有する高画質なアクティブマトリクス型液晶表示装置に関する。

〔背景技術〕

いわゆる横電界方式と称されるカラー液晶表示装置は、液晶層を介して互いに対向して配置される透明基板のうち、その一方または両方の液晶側の単位画素に相当する領域面に。表示用電極と基準電極とが備えられ、この表示用電極と基準電極との間に透明基板面と平行に発生させる電界によって前記液晶層を透過する光を変調させるようにしたものである。このようなカラー液晶表示装置は、その表示面に対して大きな角度視野から観察しても鮮明な映像を認識でき、いわゆる広角度視野に優れたものとして知られるに至った。

なお、このような構成からなる液晶表示装置としては、例えば特許出願公表平

5 - 5 0 5 2 4 7公報、特公昭 6 3— 2 1 9 0 7公報おょぴ特開平 6— 1 6 0 8 7 8公報に詳述されている。

しかしながら、このように構成された液晶表示素子は、映像信号線から発生される不要な電界が、表示電極と基準電極との間の電界を変動させ、表示面において、映像信号線に沿った方向に帯状に筋を引く画質不良いわゆる縦スミア（クロストーク）が発生するという問題が残存されていた。この問題を解決する手段が、特開平 6— 2 0 2 1 2 7公報に詳述されている。しかしながら、このように構成された液晶表示素子は、シールド電極を設け、それに外部から電位を供給するため、シールド電極と信号電極との間の容量への電流の充放電が大きく、駆動回路に対して負荷が大きくなりすぎ、消費電力が大きい、または駆動回路が大きくなりすぎる、さらには、シールド電極に電位を印加するための接続手段が必要であり、工程の増加および接続不良が発生するという問題が残存されていた。

本発明は、このような事情に基づいてなされたものであり、その目的は、いわゆる縦スミアの抑制でき、かつ、生産性が良好で、低消費電力を図った液晶表示素子を提供することにある。

〔発明の開示〕

前記目的を達成するために、本発明では、第 1の構成として、複数の映像信号線と複数の走査電極で構成された複数の画素を有し、画素内に、基板面に平行な電界を印加でき得る画素電極と対向電極を有し、画素電極に映像信号線と走査信号線に接続された薄膜トランジスタから映像信号が供給され得るアクティブマトリクス型液晶表示装置において、対向電極および画素電極は平面的に重ならないように線状に形成され、映像信号線上に比誘電率が 4以下の絶縁膜が形成され、絶縁膜上に前記映像信号線を被覆するように前記対向電極が形成されているァクティブマトリクス型液晶表示装置を構成する。

第 1の構成を含む第 2の構成として、画素電極が前記絶縁膜上に形成されているアクティブマトリクス型液晶表示装置を構成する。

第 1の構成を含む第 3の構成として、絶縁膜と少なくとも薄膜トランジスタ素子のグート絶縁膜または保護膜のどちらかが、同一パターンで形成されているァクティブマトリクス型液晶表示装置を構成する。

第 1の構成を含む第 4の構成として、遮光膜が水平方向に延在したストライプ状に形成されているアクティブマトリクス型液晶表示装置を構成する。

第 1から 3の構成を含む第 5の構成として、絶縁膜の膜厚が 1 μ πι以上 3 z m 以下であるアクティブマトリクス型液晶表示装置を構成する。

第 1から 3の構成を含む第 6の構成として、前記絶縁膜はレジスト材であることを特徴とする請求項 1から 3記載のアクティブマトリクス型液晶表示装置を構成する。

第 1から 3の構成を含む第 7の構成として、前記薄膜トランジスタ素子を保護する無機絶縁膜の膜厚が 0 . 0 5 111以上0 . 3 ju m以下であるアクティブマトリクス型液晶表示装置を構成する。

このように構成した液晶表示素子は、以下の 3つの作用から発生する。

<作用 1 > 一方の透明基板側に形成されている映像信号線に対して、平面的に見て完全に重畳させた状態で基準電極が有機絶縁膜上に形成されていることにより、映像信号線から発生する不要な電気力線のほとんど全てが、基準電極に終端する。したがって、横電界を用いる本発明の表示方式のような表示方式において特有の漏洩電界によるクロストークが解消される。これにより、従来、クロストークを低減するために、映像信号線の両脇、または対向基板上に配置していたシールド電極より、漏洩電界を完全にシールドできるため、画素の水平方向を表示用電極と基準電極および開口部で占有できる。また、映像信号線と基準電極間の隙間を隠す必要もなくなるため、垂直方向の遮光膜（ブラックマトリクス）もなくなる。これにより、横電界を用いる表示方式の最大の欠点である低開口率を抜本的に改善することができ、 5 0 %を越える開口率を実現できる。すなわち、本発明では高開口率と低スミアの両立が可能となる。

<作用 2〉

有機絶縁膜は、無機絶縁膜と比較して、その比誘電率が約半分（比誘電率 ε r が 3程度）である。また、有機膜は無機膜と比較して厚みを厚くすることが容易であるので、映像信号線と基準電極間の距離が広がる。これ映像信号線に基準電極を完全に覆い被せても、映像信号線と基準電極間に形成される容量はかなり小さくできる。したがって、映像信号線から見たときの負荷が軽くなるため、映像信号の配線伝搬遅延が小さくなり、信号電圧が十分に表示電極に充電でき、かつ、映像信号線を駆動するための駆動回路の縮小ができるようになる。

<作用 3 >

有機膜は、平坦性が非常に良いので、有機膜を能動素子を形成する基板の最上層に塗布することにより有機膜を能動素子を形成する基板の平坦度を向上することができる。これにより、基板間のギャップのばらつきによる輝度（透過率）一電圧特性のばらつきをなくすことができ、輝度の均一性を向上することできる _c 〔図面の簡単な説明〕

図 1は、本発明の実施例 1のアクティブ ·マトリクス型カラ一液晶表示装置の液晶表示部の一画素とその周辺を示す要部平面図である。図 2は、図 1の 6— 6切断線における画素の断面図である。

図 3は、図 1の 7— 7切断線における薄膜トランジスタ素子 T F Tの断面図である。

図 4は、図 1の 8— 8切断線における蓄積容量 C stgの断面図である。

図 5は、表示パネルのマトリクス周辺部の構成を説明するための平面図である。図 6は、左側に走査信号端子、右側に外部接続端子の無いパネル縁部分を示す断面図である。

図 7は、ゲート端子 G TMとゲート配線 G Lの接続部近辺を示す平面と断面の図である。

図 8は、ドレイン端子 D TMと映像信号線 D Lとの接続部付近を示す平面と断面の図である。

図 9は、共通電極端子 C TM 1、共通バスライン C B 1および共通電圧信号線 C Lの接続部付近を示す平面と断面の図である。

図 1 0は、共通電極端子 C TM 2、共通バスライン C B 2および共通電圧信号線 C Lの接続部付近を示す平面と断面の図である。

図 1 1は、本発明のアクティブ 'マトリクス型カラー液晶表示装置のマトリクス部とその周辺を含む回路図である。

図 1 2は、本発明のアクティブ ·マトリクス型カラー液晶表示装置の実施例 1 の駆動波形を示す図である。

図 1 3は、基板 S U B 1側の工程 A〜Cの製造工程を示す画素部とゲート端子部の断面図のフローチヤ一トである。

図 1 4は、基板 S U B 1側の工程 D〜Eの製造工程を示す画素部とゲート端子部の断面図のフローチヤ一トである。

図 1 5は、基板 S U B 1側の工程 F〜Gの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。

図 1 6は、液晶表示パネルに周辺の駆動回路を実装した状態を示す上面図である。

図 1 7は、駆動回路を構成する集積回路チップ C H Iがフレキシブル配線基板に搭載されたテープキャリアパッケージ T C Pの断面構造を示す図である。図 1 8は、テープキャリアパッケージ T C Pを液晶表示パネル P N Lの走査信号回路用端子 G TMに接続した状態を示す要部断面図である。

図 1 9は、液晶表示モジュールの分解斜視図である。

図 2 0は、本発明の実施例 2のアクティブ ·マトリクス型カラー液晶表示装置の液晶表示部の一画素とその周辺を示す要部平面図である。

図 2 1は、本発明の実施例 2のアクティブ ·マトリクス型カラー液晶表示装置の櫛歯電極部の断面図である。

図 2 2は、本発明の実施例 3のアクティブ ·マトリクス型カラー液晶表示装置の櫛歯電極部の断面図である。

図 2 3は、本発明の実施例 4のアクティブ ·マトリクス型カラー液晶表示装置の液晶表示部の一画素とその周辺を示す要部平面図である。

図 2 4は、本発明の実施例 5のアクティブ ·マトリクス型カラー液晶表示装置の液晶表示部の一画素とその周辺を示す要部平面図である。

図 2 5は、本発明の実施例 5のアクティブ ·マトリクス型カラー液晶表示装置の櫛歯電極部の断面図である。

〔発明を実施するための最良の形態〕

本発明、本発明の更に他の目的及び本発明の更に他の特徴は図面を参照した以下の説明から明らかとなるであろう。

(実施例 1 )

《アクティブ ·マトリクス液晶表示装置》

以下、アクティブ ·マトリクス方式のカラー液晶表示装置に本発明を適用した実施例を説明する。なお、以下説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

《マトリクス部（画素部）の平面構成》

図 1は本発明のァクティブ'マトリクス方式力ラ一液晶表示装置の一画素とその周辺を示す平面図である。

図 1に示すように、各画素は走査信号線（ゲート信号線または水平信号線） G Lと、対向電圧信号線（対向電極配線）と、隣接する 2本の映像信号線（ドレイン信号線または垂直信号線） DLとの交差領域内（4本の信号線で囲まれた領域内）に配置されている。各画素は薄膜トランジスタ TFT、蓄積容量 C stg、画素電極 PX (本実施例中では、画素電極と称し、すなわち表示用電極の事である）および対向電極 CT (本実施例中では、対向電極と称し、すなわち基準電極の事である）を含む。走査信号線 GL、対向電圧信号線 CLは図では左右方向に延在し、上下方向に複数本配置されている。映像信号線 DLは上下方向に延在し、左右方向に複数本配置されている。画素電極 PXはソース電極 SD1を介して薄膜トランジスタ T FTと電気的に接続され、対向電極 CTも対向電圧信号線 CLと電気的に接続されている。

画素電極 P Xと対向電極 C Tは互いに対向し、各画素電極 P Xと対向電極 C T との間で発生させられる基板面に略平行な電界により液晶組成物 L Cの光学的な状態を制御し、表示を制御する。画素電極 PXと対向電極 CTは櫛歯状に構成され、それぞれ、図の上下方向に長細い電極となっている。

画素電極 PXと対向電極 CTの電極幅はそれぞれ 6 μ mとする。これは、液晶層の厚み方向に対して、液晶層全体に十分な電界を印加するために、後述の液晶組成物層の厚み 3. 9 μ mよりも十分大きく設定する。望ましくは、液晶組成物層の 1. 5倍以上に設定する。また、開口率を大きくするためにできるだけ細くする。また、映像信号線 DLも 6 μ mとする。映像信号線 DLの電極幅は断線を防止するために、画素電極 PXと対向電極 CTに比較して若干広くしても良い。走査信号線 GLは末端側の画素（後述の走査電極端子 GTMの反対側）のゲート電極 GTに十分に走査電圧が伝搬されるだけの抵抗値を満足するように電極幅を設定する。また、対向電圧信号線 CLも末端側の画素（後述の共通バスライン CB 1および CB 2から最も遠い画素すなわち C B 1と C B 2の中間の画素）の対向電極 CTに十分に対向電圧が印加できるだけの抵抗値を満足するように電極幅を設定する。

一方、画素電極 PXと対向電極 CTの間の電極間隔は、用いる液晶材料によつて変える。これは、液晶材料によって最大透過率を達成する電界強度が異なるため、電極間隔を液晶材料に応じて設定し、用いる映像信号駆動回路（信号側ドラィバ）の耐圧で設定される信号電圧の最大振幅の範囲で、最大透過率が得られるようにするためである。後述の液晶材料を用いると電極間隔は、約 15 μ mとなる。

《マトリクス部（画素部）の断面構成》

図 2は図 1の 6— 6切断線における断面を示す図、図 3は図 1の 7— 7切断線における薄膜トランジスタ T FTの断面図、図 4は図 1の 8— 8切断線における蓄積容量 C stgの断面を示す図である。図 5〜図 7に示すように、液晶組成物層 L Cを基準にして下部透明ガラス基板 S U B 1側には薄膜トランジスタ丁 F T、蓄積容量 Cstgおよび電極群が形成され、上部透明ガラス基板 SUB 2側には力ラーフィルタ F I L、遮光膜（ブラックマトリクス） BMが形成されている。また、透明ガラス基板 SUB 1、 SUB 2のそれぞれの内側（液晶 LC側）の表面には、液晶の初期配向を制御する配向膜 OR I I、 OR I 2が設けられており、透明ガラス基板 SUB 1、 SUB 2のそれぞれの外側の表面には、偏光板が設けられている。

《TFT基板》

まず、下側透明ガラス基板 SUB 1側（TFT基板）の構成を詳しく説明する。《薄膜トランジスタ TFT》

薄膜トランジスタ TFTは、ゲート電極 GTに正のバイアスを印加すると、ソース一ドレイン間のチャネル抵抗が小さくなり、バイアスを零にすると、チヤネル抵抗は大きくなるように動作する。

薄膜トランジスタ T FTは、図 3に示すように、ゲート電極 GT、絶縁膜 G I、 i型（真性、 intrinsic, 導電型決定不純物がドープされていない）非晶質シリコン（S i) からなる i型半導体層 AS、一対のソース電極 SD 1、ドレイン電極 SD2を有す。なお、ソース、ドレインは本来その間のバイアス極性によって決まるもので、この液晶表示装置の回路ではその極性は動作中反転するので、ソース、ドレインは動作中入れ替わると理解されたい。しかし、以下の説明では、便宜上一方をソース、他方をドレインと固定して表現する。《ゲート電極 GT》

ゲート電極 GTは走査信号線 GLと連続して形成されており、走査信号線 GL の一部の領域がゲ一ト電極 GTとなるように構成されている。グート電極 GTは薄膜トランジスタ T FTの能動領域を超える部分である。本例では、ゲート電極 GTは、単層の導電膜 g 3で形成されている。導電膜 g 3としては例えばスパッタで形成されたクロム一モリブデン合金（C r— Mo) 膜が用いられるがそれに限ったものではない。

《走査信号線 GL》

走査信号線 GLは導電膜 g 3で構成されている。この走査信号線 GLの導電膜 g 3はグート電極 GTの導電膜 g 3と同一製造工程で形成され、かつ一体に構成されている。この走査信号線 GLにより、外部回路からゲート電圧（走査電圧） V gをグート電極 GTに供給する。本例では、導電膜 g 3としては例えばスパッタで形成されたクロム一モリブデン合金（C r一 Mo) 膜が用いられる。また、走査信号線 GLおよびはゲート電極 GTは、クロム一モリブデン合金のみに限られたものではなく、たとえば、低抵抗化のためにアルミニウムまたはアルミニゥム合金をクロム一モリブデンで包み込んだ 2層構造としてもよい。さらに、映像信号線 D Lと交差する部分は映像信号線 D Lとの短絡の確率を小さくするため細くし、また、短絡しても、レーザートリミングで切り離すことができるように二股にしても良い。

《対向電圧信号線 CL》

対向電圧信号線 CLは導電膜 g 3で構成されている。この対向電圧信号線 CL の導電膜 g 3はゲート電極 GT、走査信号線 GLおよび対向電極 CTの導電膜 g 3と同一製造工程で形成され、かつ対向電極 C Tと電気的に接続できるように構成されている。この対向電圧信号線 CLにより、外部回路から対向電圧 V comを対向電極 CTに供給する。また、対向電圧信号線 CLは、クロム一モリブデン合金のみに限られたものではなく、たとえば、低抵抗化のためにアルミニウムまたはアルミニウム合金をクロム一モリブデンで包み込んだ 2層構造としてもよレ、。さらに、映像信号線 D Lと交差する部分は映像信号線 D Lとの短絡の確率を小さくするため細くし、また、短絡しても、レーザートリミングで切り離すことができるように二股にしても良い。

《絶縁膜 G I》

絶縁膜 G Iは、薄膜トランジスタ T FTにおいて、ゲート電極 GTと共に半導体層 ASに電界を与えるためのゲート絶縁膜として使用される。絶縁膜 G Iはゲート電極 GTおよび走查信号線 GLの上層に形成されている。絶縁膜 G Iとしては例えばプラズマ CVDで形成された窒化シリコン膜が選ばれ、 2000〜45 00 Aの厚さに（本実施例では、 3500A程度）形成される。また、絶縁膜 G

Iは走査信号線 G Lおよび対向電圧信号線 C Lと映像信号線 D Lの眉間絶縁膜としても働き、それらの電気的絶縁にも寄与している。

《i型半導体層 AS》

i型半導体層 ASは、非晶質シリコンで、 150〜2500 Aの厚さに（本実施例では、 1200 A程度の膜厚）で形成される。層 d 0はォーミックコンタクト用のリン（P) をドープした N( + )型非晶質シリコン半導体層であり、下側に i型半導体層 A Sが存在し、上側に導電層 d 3が存在するところのみに残されている。

i型半導体層 ASおよび層 d 0は、走査信号線 GLおよび対向電圧信号線 CL と映像信号線 DLとの交差部（クロスオーバ部）の両者間にも設けられている。この交差部の i型半導体層 ASは交差部における走査信号線 GLおよび対向電圧信号線 C Lと映像信号線 D Lとの短絡を低減する。

《ソース電極 SD 1、ドレイン電極 SD 2》

ソース電極 SD1、ドレイン電極 SD 2のそれぞれは、 N( + )型半導体層 d O に接触する導電膜 d 3から構成されている。

導電膜 d 3はスパッタで形成したクロム一モリブデン合金（C r _Mo) 膜を用レ、、 500〜3000 Aの厚さに（本実施例では、 250 OA程度）で形成される。 C r一 Mo膜は低応力であるので、比較的膜厚を厚く形成することができ配線の低抵抗化に寄与する。また、 C r一 Mo膜は N( + )型半導体層 d 0との接着性も良好である。導電膜 d 3として、 C r一 Mo膜の他に高融点金属（Mo、 T i、 T a、 W) 膜、高融点金属シリサイド（Mo S i 2、 T i S i 2、 T a S i 2、 WS i 2) 膜を用いてもよく、また、アルミニウム等との積層構造にしてもよい。

《映像信号線 DL》

映像信号線 DLはソース電極 SD 1、ドレイン電極 SD 2と同層の導電膜 d 3 で構成されている。また、映像信号線 DLはドレイン電極 SD 2と一体に形成されている。本例では、導電膜 d 3はスパッタで形成したクロム一モリブデン合金

(C r -Mo) 膜を用い、 500〜3000 Aの厚さに（本実施例では、 250 OA程度）で形成される。 C r _Mo膜は低応力であるので、比較的膜厚を厚く形成することができ配線の低抵抗化に寄与する。また、 C r一 Mo膜は N( + )型半導体層 d 0との接着性も良好である。導電膜 d 3として、 C r— Mo膜の他に高融点金属（Mo、 T i、 Ta、 W) 膜、高融点金属シリサイド（Mo S i 2、 T i S i 2、 T a S i 2、 WS i 2) 膜を用いてもよく、また、断線を防ぐために、アルミニウム等との積層構造にしてもよレ、。

《蓄積容量 C stg))

導電膜 d 3は、薄膜トランジスタ T FTのソース電極 SD 2部分において、対向電圧信号線 CLと重なるように形成されている。この重ね合わせは、図 1からも明らかなように、ソース電極 SD 2— d 3を一方の電極とし、対向電圧信号 C Lを他方の電極とする蓄積容量（静電容量素子） C stgを構成する。この蓄積容量 C stgの誘電体膜は、薄膜トランジスタ T FTのゲート絶縁膜として使用される絶縁膜 G Iで構成されている。

図 1に示すように平面的には蓄積容量 C stgは対向電圧信号線 C Lの一部分に形成されている。

《保護膜 PSV1》

薄膜トランジスタ T F T上には保護膜 P S V 1が設けられている。保護膜 P S V 1は主に薄膜トランジスタ T F Tを湿気等から保護するために形成されており、透明性が高くしかも耐湿性の良いものを使用する。保護膜 PSV1はたとえばブラズマ C V D装置で形成した酸化シリコン膜ゃ窒化シリコン膜で形成されており、 0. 05〜0. 3 μΐη程度の膜厚で形成する。保護膜 PS VIは薄膜トランジスタ素子 T FTのバックチャネル部の保護すなわちしきい値電圧 V t h を安定させるのが主目的であるので、本実施例では薄膜トランジスタ T F T部のみに島状に形成する。これにより、保護膜 PS VIの応力による基板の反りが大幅に軽減できる。

保護膜 PSV1は、外部接続端子 DTM、 GTMを露出するよう除去されている。保護膜 PSV1と絶縁膜 G Iの厚さ関係に関しては、前者は保護効果を考え厚くされ、後者はトランジスタの相互コンダクタンス gmを考え薄くされる。《有機保護膜 PSV2》

保護膜 PSV1には、有機膜 PSV 2が設けられている。有機膜 PSV2は以下の目的で形成されており、透明性が高く、比誘電率が 3程度の低いものを使用する。有機膜 PSV 2はたとえば塗布装置で形成したレジスト膜で形成されており、 1〜3 μΐη程度の膜厚で形成する。これにより、映像信号線とそれに覆い被せた対向電極との間の容量を大幅に軽減できる。これにより、映像信号線の負荷が大幅に軽減され、映像信号を駆動するための駆動 LS Iの回路規模を大幅に縮小できる。また、作用にも述べたように、有機保護膜 PSV2は、薄膜トランジスタ基板の平坦度を向上させるのにも役立つ。これは、有機膜は、無機膜に比べて、平坦性が良く形成できることによる。

有機膜 PSV2は、外部接続端子 DTM、 GTMを露出するよう除去されている。また、画素部では、対向電圧信号線 CLと後述の対向電極 CTとの電気的接続、および、ソース電極 SD 2と画素電極 PXとの電気的接続のために、スルーホール TH2および TH 1を設けている。スルーホール TH 2では、有機膜 P S V 2と絶縁膜 G Iがー括で加工されるので g 3層までの孔があき、スルーホール TH 1では d 3でブロッキングされるので d 3層までの孔があく。

本実施例では、比誘電率が 3程度の有機膜を使用したが、本実施例の効果を引き出すためには 4以下が好ましい。

《画素電極 PX》

画素電極 PXは、透明導電層 i 1で有機膜 PSV 2上に形成されている。この透明導電膜 i 1はスパッタリングで形成された透明導電膜（Indium- Tin- Oxide I TO :ネサ膜）からなり、 100〜2000 Aの厚さに（本実施例では、 14 00 A程度の膜厚）形成される。また、画素電極 PXはスルーホール TH 1を介して、ソース電極 SD 2に接続されている。

画素電極が本実施例のように透明になることにより、その部分の透過光により、白表示を行う時の最大透過率が向上するため、画素電極が不透明な場合よりも、より明るい表示を行うことができる。この時、後述するように、電圧無印加時には、液晶分子は初期の配向状態を保ち、その状態で黒表示をするように偏光板の配置を構成する（ノーマリブラックモードにする）にしているので、画素電極を透明にしても、その部分の光を透過することがなく、良質な黒を表示することができる。これにより、最大透過率が向上させ、かつ十分なコントラスト比を達成することができる。

《対向電極 CT》

対向電極 CTは透明導電層 i 1で有機膜 PS V 2上に形成されている。この透明導電膜 i 1はスパッタリングで形成された透明導電膜（Indium-Tin - Oxide I TO :ネサ膜）からなり、 100〜2000 Aの厚さに（本実施例では、 140 OA程度の膜厚）形成される。また、対向電極 CTはスルーホール TH 2を介して、対向電圧信号線 CLに接続されている。画素電極 PXと同様、対向電極を透明にすることにより、白表示を行う時の最大透過率が向上する。また、対向電極 CTで映像信号線 DL上を完全に覆い隠すように構成し、映像信号線 Dしからの電気力線のほとんどを対向電極 CTに終端させる。これにより、横電界方式特有の映像信号線からの漏洩電界が完全になくなるのでクロストークが完全に解消される。これは、横電界方式を用いるアクティブマトリクス型液晶表示装置に特有の効果である。

また、対向電極 CTには対向電圧 V comが印加されるように構成されている。本実施例では、対向電圧 V comは映像信号線 D Lに印加される最小レベルの駆動電圧 Vd min と最大レベルの駆動電圧 V d max との中間直流電位から、薄膜トランジスタ素子 T FTをオフ状態にするときに発生するフィードスルー電圧 Δν s 分だけ低い電位に設定される。

《カラーフィルタ基板》

次に、図 1、図 2に戻り、上側透明ガラス基板 SUB 2側（カラーフィルタ基板）の構成を詳しく説明する。

《遮光膜 BM》

上部透明ガラス基板 SUB 2側には、不要な間隙部（画素電極 PXと対向電極 CTの間以外の隙間）からの透過光が表示面側に出射して、コントラスト比等を低下させないように遮光膜 BM (いわゆるブラックマトリクス）を形成している。遮光膜 BMは、外部光またはバックライト光が i型半導体層 ASに入射しないようにする役割も果たしている。すなわち、薄膜トランジスタ T FTの i型半導体層 ASは上下にある遮光膜 BMおよび大き目のグート電極 GTによってサンドイッチにされ、外部の自然光やバックライト光が当たらなくなる。

図 1に遮光膜 BMのパターンの 1例を示す。

本実施例では、画素の表示部に孔をあけたマトリクス状のパターンにする。本実施例では、遮光膜 BMは、クロム薄膜を用いる。また、クロム薄膜のガラス面側には、酸化クロム、窒化クロムを形成する。これは、ガラス面側の反射率を低減するためであり、液晶表示装置の表示面を低反射にするためである。

また、この遮光膜 BMで各行各列の有効表示領域が仕切られる。従って、各行の画素の輪郭が遮光膜 BMによってはっきりとする。

更に、遮光膜 BMは周辺部にも額縁状に形成され、そのパターンは図 1に示すマトリクス部のパターンと連続して形成されている。周辺部の遮光膜 BMは、シール部 S Lの外側に延長され、パソコン等の実装機に起因する反射光等の漏れ光がマトリクス部に入り込むのを防ぐと共に、バックライト等の光が表示エリア外に漏れるのも防いでいる。他方、この遮光膜 BMは基板 SUB 2の縁よりも約 0. 3〜1. 0 mm程内側に留められ、基板 S UB 2の切断領域を避けて形成されている。

本実施例では、薄膜でも遮光性の高い金属膜を用いたが、十分な遮光性が得られれば絶縁性の遮光膜を用いてもよい。《カラーフィルタ F I L》

カラーフィルタ F I Lは画素に対向する位置に赤、緑、青の繰り返しでストラィプ状に形成される。カラーフィルタ F I Lは遮光膜 BMのエッジ部分と重なるように形成されている。

カラーフィルタ F I Lは次のように形成することができる。まず、上部透明ガラス基板 SUB 2の表面にアクリル系樹脂等の染色基材を形成し、フォトリソグラフィ技術で赤色フィルタ形成領域以外の染色基材を除去する。この後、染色基材を赤色顔料で染め、固着処理を施し、赤色フィルタ Rを形成する。つぎに、同様な工程を施すことによって、緑色フィルタ G、青色フィルタ Bを順次形成する。なお、染色には染料を用いてもよい。

《オーバーコート膜 OC》

オーバーコート膜 OCはカラーフィルタ F I Lの染料の液晶組成物層じへの漏洩の防止、および、カラーフィルタ F I L、遮光膜 BMによる段差の平坦化のために設けられている。オーバーコート膜 OCはたとえばアクリル樹脂、ェポキシ樹脂等の透明樹脂材料で形成されている。また、オーバーコート膜ォ Cとして、流動性の良いポリイミド等の有機膜を使用しても良い。

《液晶層および偏向板》

次に、液晶層、配向膜、偏光板等について説明する。

《液晶層》

液晶材料 L Cとしては、誘電率異方性 Δ εが正でその値が 13. 2、屈折率異方性 Δ ηが 0. 081 (589 nm、 20°C) のネマティック液晶を用いる。液晶層の厚み（ギャップ）は、 3. 9 μ m とし、リタデーシヨン Δ n · dは 0.316 とする。このリタデーシヨン Δ n - d の値により、後述の配向膜と偏光板と組み合わせ、液晶分子がラビング方向から電界方向に 45° 回転したとき最大透過率を得ることができ、可視光の範囲ないで波長依存性がほとんどない透過光を得ることができる。このリタデーシヨンの範囲は、 0. 25〜0. 32 μπιの範囲が十分な透過項を得るために好ましい。なお、液晶層の厚み（ギャップ）は、ポリマビーズで制御している。なお、液晶材料 LCは、特に限定したものではなく、誘電率異方性 Δ εは負でもよい。また、誘電率異方性 Δ εは、その値が大きいほうが、駆動電圧が低減できる。また、屈折率異方性 Δ ηは小さいほうが、液晶層の厚み（ギャップ）を厚くでき、液晶の封入時間が短縮され、かつギャップばらつきを少なくすることができる。

また、液晶組成物の比抵抗としては、 10⁹ Ω c m以上 10¹⁴ Ω c m以下、好ましくは 1。" じ！！！以上丄 0¹³Ω cm以下のものを用いる。本方式では、液晶組成物の抵抗が低くても、画素電極と対向電極間に充電された電圧を十分保持することができ、その下限は 10⁹Q cm、好ましくは 10¹¹ Ω cmである。これは、画素電極と対向電極を、同一基板上に構成していることによる。また、抵抗が高すぎると、製造工程上に入った静電気を緩和しにくいため、 10¹⁴Ω cm以下、好ましくは 10¹³Ω cm以下が良い。

また、液晶材料のツイスト弾性定数 K2は小さいほうが好ましレ、。具体的には、 2pN以上が良い。

《配向膜》

配向膜 OR Iとしては、ポリイミドを用いる。ラビング方向は上下基板で互いに平行にし、かつ印加電界方向とのなす角度は 75° とする。

なお、ラビング方向と印加電界方向とのなす角度は、液晶材料の誘電率異方性厶 εが正であれば、 45° 以上 90° 未満、誘電率異方性 Δ εが負であれば、 0° を超え 45° 以下でなければならない。

《偏光板》

偏光板 POLとしては、日東電工社製 G 1220DUを用い、下側の偏光板 P OL 1の偏光透過軸 MAX 1をラビング方向 RDRと一致させ、上側の偏向板 P OL 2の偏光透過軸 MAX 2を、それに直交させる。これにより、本発明の画素に印加される電圧（画素電極 PXと対向電極 CTの間の電圧）を増加させるに伴い、透過率が上昇するノーマリクローズ特性を得ることができ、また、電圧無印加時には、良質な黒表示ができる。また、上側と下側の偏光板の関係は、逆転させても良く、特性上大きな変化はない。なお、本実施例では、偏光板に導電性を持たせることにより、外部からの静電気による表示不良および EMI対策を施している。導電性に関しては、静電気による影響を対策するためだけであれば、シート抵抗が 10⁸Ωノロ以下、 ΕΜΙ に対しても対策するのであれば、 10⁴Ω/口以下とするのが望ましい。また、ガラス基板の液晶組成物の挟持面の裏面（偏光板を粘着させる面）に導電層を設けてもよい。

《マトリクス周辺の構成》

図 5は上下のガラス基板 SUB 1、 SUB 2を含む表示パネル PNLのマトリクス（AR) 周辺の要部平面を示す図である。また、図 6は、左側に走査回路が接続されるべき外部接続端子 G T M付近の断面を、右側に外部接続端子が無いところのシール部付近の断面を示す図である。

このパネルの製造では、小さいサイズであればスループット向上のため 1枚のガラス基板で複数個分のデバイスを同時に加工してから分割し、大きいサイズであれば製造設備の共用のためどの品種でも標準化された大きさのガラス基板を加工してから各品種に合ったサイズに小さくし、いずれの場合も一通りの工程を経てからガラスを切断する。図 5、図 6は後者の例を示すもので、図 5、図 6の両図とも上下基板 SUB 1、 SUB 2の切断後を表しており、 LNは両基板の切断前の縁を示す。いずれの場合も、完成状態では外部接続端子群 Tg、 Tdおよび端子 COT (添字略）が存在する（図で上辺と左辺の）部分はそれらを露出するように上側基板 SUB 2の大きさが下側基板 SUB 1よりも内側に制限されている。端子群 Tg、 Tdはそれぞれ後述する走査回路接続用端子 GTM、映像信号回路接続用端子 DTMとそれらの引出配線部を集積回路チップ CH Iが搭載されたテープキャリアパッケージ TCP (図 16、図 17) の単位に複数本まとめて名付けたものである。各群のマトリクス部から外部接続端子部に至るまでの引出配線は、両端に近づくにつれ傾斜している。これは、パッケージ TCPの配列ピッチ及び各パッケージ T C Pにおける接続端子ピツチに表示パネル P N Lの端子 DTM、 GTMを合わせるためである。また、対向電極端子 COTは、対向電極 CTに対向電圧を外部回路から与えるための端子である。マトリクス部の対向電圧信号線 CLは、走査回路用端子 GTMの反対側（図では右側）に引き出し、各対向電圧信号線を共通バスライン CBで一纏めにして、対向電極端子 C OTに接続している。

透明ガラス基板 SUB 1、 SUB 2の間にはその縁に沿って、液晶封入口 I N Jを除き、液晶 LCを封止するようにシールパターン S Lが形成される。シール材は例えばエポキシ樹脂から成る。

配向膜 OR I 1、 OR I 2の層は、シールパターン S Lの内側に形成される。偏光板 POL l、 POL 2はそれぞれ下部透明ガラス基板 SUB 1、上部透明ガラス基板 SUB 2の外側の表面に構成されている。液晶 LCは液晶分子の向きを設定する下部配向膜 OR I 1と上部配向膜〇R I 2との間でシールパターン S Lで仕切られた領域に封入されている。下部配向膜 OR I 1は下部透明ガラス基板 SUB 1側の保護膜 P S V 1の上部に形成される。

この液晶表示装置は、下部透明ガラス基板 SUB 1側、上部透明ガラス基板 S UB 2側で別個に種々の層を積み重ね、シールパターン S Lを基板 SUB 2側に形成し、下部透明ガラス基板 SUB 1と上部透明ガラス基板 SUB 2とを重ね合わせ、シール材 S Lの開口部 I N Jから液晶 LCを注入し、注入口 I N Jをェポキシ樹脂などで封止し、上下基板を切断することによって組み立てられる。

《グート端子部》

図 7は表示マトリタスの走査信号線 GLからその外部接続端子 GTMまでの接続構造を示す図であり、図 7 Aは平面であり図 7 Bは図 7 Aの B— B切断線における断面を示している。なお、同図は図 5下方付近に対応し、斜め配線の部分は便宜状一直線状で表した。

図中 C r一 Mo層 g 3は、判り易くするためハッチを施してある。

ゲート端子 GTMは C r _Mo層 g 3と、更にその表面を保護し、かつ、 TC P (Ta p e Ca r r i e r P a c k e g e) との接続の信頼性を向上させるための透明導電層 i 1とで構成されている。この透明導電層 i 1は画素電極 P Xと同一工程で形成された透明導電膜 I TOを用いている。

平面図において、絶縁膜 G Iおよび保護膜 P S V 1はその境界線よりも右側に形成されており、左端に位置する端子部 GTMはそれらから露出し外部回路との電気的接触ができるようになつている。図では、ゲート線 GLとゲート端子の一つの対のみが示されているが、実際はこのような対が図 5に示すように上下に複数本並べられ端子群 Tg (図 5) が構成され、ゲート端子の左端は、製造過程では、基板の切断領域を越えて延長され配線 SHg (図示せず）によって短絡される。製造過程における配向膜 OR I 1のラビング時等の静電破壊防止に役立つ。

《ドレイン端子 DTM》

図 8は映像信号線 DLからその外部接続端子 DTMまでの接続を示す図であり、図 8 Aはその平面を示し、図 8 Bは図 8 Aの B_B切断線における断面を示す。なお、同図は図 5右上付近に対応し、図面の向きは便宜上変えてあるが右端方向が基板 SUB 1の上端部に該当する。

TST dは検査端子でありここには外部回路は接続されないが、プローブ針等を接触できるよう配線部より幅が広げられている。同様に、ドレイン端子 DTM も外部回路との接続ができるよう配線部より幅が広げられている。外部接続ドレイン端子 DTMは上下方向にに配列され、ドレイン端子 DTMは、図 5に示すように端子群 Td (添字省略）を構成し基板 SUB 1の切断線を越えて更に延長され、製造過程中は静電破壊防止のためその全てが互いに配線 SHd (図示せず）によつて短絡される。検査端子 T S T dは図 8に示すように一本置きの映像信号線 DLに形成される。

ドレイン接続端子 DTMは透明導電層 i 1で形成されており、保護膜 PSV 1 を除去した部分で映像信号線 DLと接続されている。この透明導電膜 i 1はゲ一ト端子 G TMの時と同様に画素電極 P Xと同一工程で形成された透明導電膜 I TOを用いている。

マトリクス部からドレイン端子部 DTMまでの引出配線は、映像信号線 Dしと同じレベルの層 d 3が構成されている。

《対向電極端子 CTM》

図 9は対向電圧信号線 CLからその外部接続端子 CTMまでの接続を示す図であり、図 9 Aはその平面を示し、図 9 Bは図 9 Aの B— B切断線における断面を示す。なお、同図は図 5左上付近に対応する。

各対向電圧信号線 C Lは共通バスライン C B 1で一纏めして対向電極端子 C TMに引き出されている。共通バスライン C Bは導電層 g 3の上に導電層 3を積層し、透明導電層 i 1でそれらを電気的に接続した構造となっている。これは、共通バスライン C Bの抵抗を低減し、対向電圧が外部回路から各対向電圧信号線 C Lに十分に供給されるようにするためである。本構造では、特に新たに導電層を負荷することなく、共通バスラインの抵抗を下げられるのが特徴である。対向電極端子 C TMは、導電層 g 3の上に透明導電層 i 1が積層された構造になっている。この透明導電膜 i 1は他の端子の時と同様に画素電極 P Xと同一ェ程で形成された透明導電膜 I T〇を用いている。透明導電層 i 1により、その表面を保護し、電食等を防ぐために耐久性のよい透明導電層 i 1で、導電層 g 3を覆っている。また透明導電層 i 1と導電層 g 3および導電層 d 3との接続は保護膜 P S V 1および絶縁膜 G Iにうスルーホールを形成し導通を取っている。一方、図 1 0は対向電圧信号線 C Lのもう一方の端からその外部接続端子 C T M 2までの接続を示す図であり、図 1 O Aはその平面を示し、図 1 0 Bは図 1 0 Aの B— B切断線における断面を示す。なお、同図は図 5右上付近に対応する。ここで、共通バスライン C B 2では各対向電圧信号線 C Lのもう一方の端（ゲート端子 G TM側）をで一纏めして対向電極端子 C TM 2に引き出されている。共通バスライン C B 1と異なる点は、走査信号線 G Lとは絶縁されるように、導電層 d 3と透明導電層 i 1で形成していることである。また、走査信号線 Gしとの絶縁は絶縁膜 G Iで行っている。

《表示装置全体等価回路》

表示マトリクス部の等価回路とその周辺回路の結線図を図 1 1に示す。同図は回路図ではあるが、実際の幾何学的配置に対応して描かれている。 A Rは複数の画素を二次元状に配列したマトリクス ·アレイである。

図中、 Xは映像信号線 D Lを意味し、添字 G、 Bおよび Rがそれぞれ緑、青および赤画素に対応して付加されている。 Yは走查信号線 G Lを意味し、添字 1、 2、 3、 ··'、 endは走査タイミングの順序に従って付加されている。走査信号線 Y (添字省略）は垂直走査回路 Vに接続されており、映像信号線 X

(添字省略）は映像信号駆動回路 Ηに接続されている。

S U Pは 1つの電圧源から複数の分圧した安定化された電圧源を得るための電源回路やホスト（上位演算処理装置）からの C R T (陰極線管）用の情報を T F T液晶表示装置用の情報に交換する回路を含む回路である。

《駆動方法》

図 1 2に本実施例の液晶表示装置の駆動波形を示す。対向電圧 Vchは一定電圧とする。走査信号 V gは 1走査期間ごとに、オンレベルをとり、その他はオフレベルをとる。映像信号電圧は、液晶層に印加したい電圧の 2倍の振幅で正極と負極を 1フレーム毎に反転して 1つの画素に伝えるように印加する。ここで、映像信号電圧 V dは 1列毎に極性を反転し、 1行毎にも極性を反転する。これにより、極性が反転した画素が上下左右にとなりあう構成となり、フリツ力、クロストーク（左右方向のスミア）を発生しにくくすることができる。また、対向電圧 V c は映像信号電圧の極性反転のセンター電圧から、一定量さげた電圧に設定する。これは、薄膜トランジスタ素子がオンからオフに変わるときに発生するフィードスルー電圧を補正するものであり、液晶に直流成分の少ない交流電圧を印加するために行う（液晶は直流が印加されると、残像、劣化等が激しくなるため）。《蓄積容量 C stgの働き》

蓄積容量 C stgは、画素に書き込まれた（薄膜トランジスタ T F Tがオフした後の）映像情報を、長く蓄積するために設ける。本発明で用いている電界を基板面と平行に印加する方式では、電界を基板面に垂直に印加する方式と異なり、画素電極と対向電極で構成される容量（いわゆる液晶容量）がほとんど無いため、蓄積容量 C stgが映像情報を画素に蓄積することができない。したがって、電界を基板面と平行に印加する方式では、蓄積容量 C stgは必須の構成要素である。また、蓄積容量 C stgは、薄膜トランジスタ T F Tがスイッチングするとき、画素電極電位 V sに対するゲート電位変化 Δ V gの影響を低減するようにも働くこの様子を式で表すと、次のようになる。

Δ V s = { C gs/ ( C gs+ C stg+ C pix) } X Δ V g ここで、 C gs は薄膜トランジスタ TFTのゲート電極 GTとソース電極 SD 1との間に形成される寄生容量、 C pixは画素電極 PXと対向電極 CTとの間に形成される容量、 Δ V sは Δ V gによる画素電極電位の変化分いわゆるフィードスルー電圧を表わす。この変化分 AV sは液晶 LCに加わる直流成分の原因となるが、保持容量 C stgを大きくすればする程、その値を小さくすることができる。液晶 LCに印加される直流成分の低減は、液晶 LCの寿命を向上し、液晶表示画面の切り替え時に前の画像が残るいわゆる焼き付きを低減することができる。前述したように、ゲート電極 GTは i型半導体層 ASを完全に覆うよう大きくされている分、ソース電極 SD1、ドレイン電極 SD 2とのオーバラップ面積が増え、従って寄生容量 C gsが大きくなり、画素電極電位 V sはゲート（走査）信号 V gの影響を受け易くなるという逆効果が生じる。し力し、蓄積容量 C stg を設けることによりこのデメリットも解消することができる。

《製造方法》

つぎに、上述した液晶表示装置の基板 SUB 1側の製造方法について図 13〜図 15を参照して説明する。なお同図において、中央の文字は工程名の略称であり、左側は図 3に示す薄膜トランジスタ T FT部分、右側は図 7に示すゲート端子付近の断面形状でみた加工の流れを示す。工程 B、工程 Dを除き工程 A〜工程 Gは各写真処理に対応して区分けしたもので、各工程のいずれの断面図も写真処理後の加工が終わりフォトレジストを除去した段階を示している。なお、写真処理とは本説明ではフォトレジス卜の塗布からマスクを使用した選択露光を経てそれを現像するまでの一連の作業を示すものとし、繰返しの説明は避ける。以下区分けした工程に従って、説明する。

工程 A、図 13

AN635ガラス（商品名）からなる下部透明ガラス基板 SUB 1上に膜厚が 2000 Aの C r一 Mo等からなる導電膜 g 3をスパッタリングにより設ける。写真処理後、硝酸第 2セリゥムアンモンで導電膜 g 3を選択的にエッチングする _c それによつて、ゲート電極 GT、走査信号線 GL、対向電圧信号線 CL、ゲート端子 GTM、共通パスライン CB 1の第 1導電層、対向電極端子 CTM 1の第 1 導電層、ゲート端子 GTMを接続するパスライン SHg (図示せず）を形成する。工程 B、図 13

プラズマ CVD装置にアンモニアガス、シランガス、窒素ガスを導入して、膜厚が 350 OAの窒化 S i膜を設け、プラズマ CVD装置にシランガス、水素ガスを導入して、膜厚が 120 OAの i型非晶質 S i膜を設けたのち、プラズマ C VD装置に水素ガス、ホスフィンガスを導入して、膜厚が 300 Aの N( + )型非晶質 S i膜を設ける。

工程 C、図 13

写真処理後、ドライエッチングガスとして S F 6、 CC 1 4を使用して N( + ) 型非晶質 S i膜、 i型非晶質 S i膜を選択的にエッチングすることにより、 i型半導体層 A Sの島を形成する。

工程 D、図 14

膜厚が 30 OAの C rからなる導電膜 d 3をスパッタリングにより設ける。写真処理後、導電膜 d 3を工程 Aと同様な液でエッチングし、映像信号線 DL、ソース電極 SD 1、ドレイン電極 SD 2、共通バスライン CB 2の第 1導電層，およびドレイン端子 DTMを短絡するバスライン SHd (図示せず）を形成する。つぎに、ドライエッチング装置に CC 1 4、 SF 6を導入して、 N( + )型非晶質 S i膜をエッチングすることにより、ソースとドレイン間の N( + )型半導体層 d 0を選択的に除去する。導電膜 d 3をマスクパターンでパターニングした後、導電膜 d 3をマスクとして、 N( + )型半導体層 d 0が除去される。つまり、 i型半導体層 AS上に残っていた N( + )型半導体層 d 0は導電膜 d 1、導電膜 d 2以外の部分がセルファラインで除去される。このとき、 N( + )型半導体層 d 0はその厚さ分は全て除去されるようエッチングされるので、 i型半導体層 ASも若干その表面部分がェツチングされるが、その程度はエツチング時間で制御すればよ、。工程 E、図 14

プラズマ CVD装置にアンモニアガス、シランガス、窒素ガスを導入して、膜厚が 0.3 μπιの窒化 S i膜を設ける。写真処理後、ドライエッチングガスとして SF 6を使用して窒化 S i膜を選択的にエッチングすることによって、保護膜 P S V 1をパターニングする。

工程 F、図 15

感光性のある有機膜 P SV 2を塗布後、ホトマスクで感光し、パターユングする。それをマスクとして絶縁膜 G Iを工程 Eと同様な方法でドライエッチングする。したがって、有機膜 P SV 2と絶縁膜 G Iは同一ホトマスクでパターニングされ、一括で加工される。

工程 G、図 15

膜厚が 140 OAの I TO膜からなる透明導電膜 i 1をスパッタリングにより設ける。写真処理後、エッチング液として塩酸と硝酸との混酸液で透明導電膜 i 1を選択的にエッチングすることにより、ゲート端子 GTMの最上層、ドレイン端子 D T Mおよび対向電極端子 CTM1および CTM2の第 2導電層を形成する。

《表示パネル P N Lと駆動回路基板 P C B 1》

図 16は、図 5等に示した表示パネル PNLに映像信号駆動回路 Hと垂直走査回路 Vを接続した状態を示す上面図である。

CH Iは表示パネル PNLを駆動させる駆動 I Cチップ（下側の 5個は垂直走査回路側の駆動 I Cチップ、左の 10個ずつは映像信号駆動回路側の駆動 I Cチップ）である。 TCPは図 13、図 14で後述するように駆動用 I Cチップ CH Iがテープ ·オートメィテイド .ボンディング法（TAB) により実装されたテープキャリアパッケージ、 PCB 1は上記 TCPやコンデンサ等が実装された駆動回路基板で、映像信号駆動回路用と走査信号駆動回路用の 2つに分割されている。 FGPはフレームグランドパッドであり、シールドケース SHDに切り込んで設けられたパネ状の破片が半田付けされる。 F Cは下側の駆動回路基板 P C B 1と左側の駆動回路基板 PC B 1を電気的に接続するフラットケーブルである。フラットケーブル FCとしては図に示すように、複数のリード線（りん青銅の素材に S n鍍金を施したもの）をストライプ状のポリエチレン層とポリビュルァノレコール層とでサンドィツチして支持したものを使用する。

《T CPの接続構造》図 17は走査信号駆動回路 Vや映像信号駆動回路 Hを構成する、集積回路チップ CH Iがフレキシブル配線基板に搭載されたテープキヤリァパッケージ TC Pの断面構造を示す図であり、図 18はそれを液晶表示パネルの、本例では走査信号回路用端子 G TMに接続した状態を示す要部断面図である。

同図において、 TTBは集積回路 CH Iの入力端子 '配線部であり、 TTMは集積回路 CH Iの出力端子 ·配線部であり、例えば Cuから成り、それぞれの内側の先端部（通称ィンナーリ一ド）には集積回路 CH Iのボンディングパッド P ADがいわゆるフェースダウンボンディング法により接続される。端子 TTB、 TTMの外側の先端部（通称アウターリード）はそれぞれ半導体集積回路チップ CH Iの入力及ぴ出力に対応し、半田付け等により CRT/TFT変換回路 ·電源回路 S U Pに、異方性導電膜 A C Fによつて液晶表示パネル P N Lに接続される。パッケージ TCPは、その先端部がパネル PNL側の接続端子 G TMを露出した保護膜 PS VIを覆うようにパネルに接続されており、従って、外部接続端子 G TM (D TM) は保護膜 P SV 1力、パッケージ TCPの少なくとも一方で覆われるので電触に対して強くなる。

BF 1はポリイミド等からなるベースフィルムであり、 SRSは半田付けの際半田が余計なところへつかないようにマスクするためのソルダレジスト膜である。シールパターン S Lの外側の上下ガラス基板の隙間は洗浄後エポキシ樹脂 E PX等により保護され、パッケージ TCPと上側基板 SUB 2の間には更にシリコーン樹脂 S I Lが充填され保護が多重化されている。

《駆動回路基板 PC B 2》

駆動回路基板 PCB 2は、 I C、コンデンサ、抵抗等の電子部品が搭載されている。この駆動回路基板 PCB 2には、 1つの電圧源から複数の分圧した安定化された電圧源を得るための電源回路や、ホスト（上位演算処理装置）からの CR T (陰極線管）用の情報を T FT液晶表示装置用の情報に変換する回路を含む回路 SUPが搭載されている。 C Jは外部と接続される図示しないコネクタが接続されるコネクタ接続部である。

駆動回路基板 PCB 1と駆動回路基板 PCB 2とはフラットケーブル FCにより電気的に接続されている。

《液晶表示モジュールの全体構成》

図 19は、液晶表示モジュール MDLの各構成部品を示す分解斜視図である。 SHDは金属板から成る枠状のシールドケース（メタルフレーム）、 LCWその表示窓、 PNLは液晶表示パネル、 SPBは光拡散板、 LCBは導光体、 RM は反射板、 B Lはバックライト蛍光管、 LCAはバックライトケースであり、図に示すような上下の配置関係で各部材が積み重ねられてモジュール MDLが組み立てられる。

モジュール MDLは、シールドケース SHDに設けられた爪とフックによって全体が固定されるようになっている。

バックライトケース LCAはバックライト蛍光管 BL、光拡散板 S PB光拡散板、導光体 LCB、反射板 RMを収納する形状になっており、導光体 LCBの側面に配置されたバックライト蛍光管 BLの光を、導光体 LCB、反射板 RM、光拡散板 S PBにより表示面で一様なバックライトにし、液晶表示パネル PNL 側に出射する。

バックライト蛍光管 B Lにはィンバータ回路基板 P C B 3が接続されており、バックライト蛍光管 BLの電源となっている。このように構成した液晶表示素子の効果は、以下の 3つの作用から発生する。

<作用 1 >

一方の透明基板側に形成されている映像信号線に対して、平面的に見て完全に重畳させた状態で基準電極が有機絶縁膜上に形成されていることにより、映像信号線から発生する不要な電気力線のほとんど全てが、基準電極に終端する。したがって、横電界を用いる本発明の表示方式のような表示方式において特有の漏洩電界によるクロストークが解消される。これにより、従来、クロストークを低減するために、映像信号線の両脇、または対向基板上に配置していたシールド電極より、漏洩電界を完全にシールドできるため、画素の水平方向を表示用電極と基準電極および開口部で占有できる。また、映像信号線と基準電極間の隙間を隠す必要もなくなるため、垂直方向の遮光膜（ブラックマトリクス）もなくなる。これにより、横電界を用いる表示方式の最大の欠点である低開口率を抜本的に改善することができ、 5 0 %を越える開口率を実現できる。すなわち、本発明では高開口率と低スミアの両立が可能となる。

<作用 2 >

く作用 3〉

有機膜は、平坦性が非常に良いので、有機膜を能動素子を形成する基板の最上層に塗布することにより有機膜を能動素子を形成する基板の平坦度を向上することができる。これにより、基板間のギャップのばらつきによる輝度（透過率）一電圧特性のばらつきをなくすことができ、輝度の均一性を向上することできる。以上説明したことから明らかなように、本実施例の液晶表示装置では、横電界方式を用いた超広視野角の液晶表示装置において本質的な問題で有るいわゆる縦スミアを抑制することが、消費電力の低減、周辺回路規模の縮小と同時に図ることができる。さらに、輝度の均一性を改善することができる。

(実施例 2 )

本実施例は下記の要件を除けば、実施例 1と同一である。図 2 0に画素の平面図、図 2 1に櫛歯電極部の断面図を示す。

《画素電極 P X》

本実施例では、画素電極 P Xはソース電極 S D 1、ドレイン電極 S D 2と同層の導電膜 d 3で構成されている。また、画素電極 P Xはソース電極 S D 1と一体に形成されている。

本実施例では、実施例 1の効果に加え、透過率は犠牲になるが、画素電極 P X とのコンタクト不良が回避できる。また、画素電極 PXが絶縁膜（保護膜 PSV 1) で覆われているため、配向膜欠陥があった場合に液晶を直流電流が流れる可能性減り、液晶劣化等がなくなり、実施例 1と比較しさらに信頼性が向上する。

(実施例 3 )

本実施例は下記の要件を除けば、実施例 1と同一である。図 22に本実施例の画素の断面図を示す。

《保護膜 PSV1、有機保護膜 PSV 2》

本実施例では、保護膜 PSV1、有機膜 PSV 2は、外部接続端子 DTM、 G TMを露出するよう保護膜 PS VI、有機膜 PS V2を一括で除去する。したがつて、実施例 1と異なり、画素のほとんどの部分に保護膜 PSV1が形成される。また、画素部では、対向電圧信号線 CLと後述の対向電極 CTとの電気的接続、および、ソース電極 SD 2と画素電極 PXとの電気的接続のための、スルーホール TH2および TH1では、スルーホール TH 2は、有機膜 PSV2、保護膜 P S V 1および絶縁膜 G Iがー括で加工され、 g 3層までの孔があき、スルーホール T HIでは有機膜 PSV2および保護膜 PS VIがー括で加工され、 d 3でブ口ッキングされるので d 3層までの孔があく。

本実施例では、有機膜 P SV 2はレジスト材が用いられているので、まず、ホトリソグラフィーで、レジスト材を感光し、スルーホール部分のレジスト材を取り除き、レジスト材のパターンを形成する。このレジスト材のパターンをマスクとして、保護膜 P S V 1及び絶縁膜 G Iを一括にエッチングして保護膜 P SV 1 及び絶縁膜 G Iのパターンを形成する。この工程は実施例 1の T FTを形成するために用いているものと同じである。ここで、通常はこのレジスト材を除去してしまうのであるが、本発明では、このレジスト材をそのまま残し、有機保護膜 P SV2として使用する。

さらに、本実施例では保護膜 PSV1を 0. 1 //mと極薄にすることで、保護膜 PS VIのエッチング時間が長くなることを抑え、スループットを向上している。保護膜 PSV1は、薄膜トランジスタ素子 TFTのバックチャネル部の保護すなわち薄膜トランジスタのしきい値電圧 V t hを安定にするためであり、 0. 0 5カゝら 0. 3 μ m程度で十分である。

これにより、実施例 1では、有機保護膜 P S V 2、保護膜 P S V I及び絶縁膜 G Iをそれぞれ、個別のホトマスクを用いて個別のホトリソグラフィー工程で作製していたが、本実施れでは、それらが 1つのマスクにより一括で加工できるので、実施例 1に比べて T F T基板を作製するためのスループットが大幅に向上し、その結果、量産性が大幅に向上する。

また、有機保護膜 P S V 2と絶縁膜 G Iを一括で加工する場合や、有機保護膜 P S V 2と保護膜 P S V 1を一括で加工する場合も本実施例と同じように行うことができ、本発明の範疇に含まれる。

したがって、本実施例では、実施例 1の効果に加えて、量産性が大幅に向上する。

(実施例 4 )

本実施例は、以下を除き、実施例 1と同様である。

《マトリクス部（画素部）の平面構成》

図 2 3は本実施例のアクティブ ·マトリクス方式カラー液晶表示装置の一画素とその周辺を示す平面図である。

《遮光膜 B M》

本実施例では、画素パターンの水平方向のみにストライプ状の遮光膜 B Mを形成する。これにより、カラーフィルタ基板と T F T基板の合わせズレによる開口率の低下が解消される。画素パターンの垂直方向の遮光膜のパターンが水平方向にずれた場合、大幅に開口率を低下させる。本実施例では、垂直方向の遮光膜のパターンをなくすことにより、このたとえこの合わせズレが起きた場合でも、開口率はほとんど変わらなくした。これは、対向電極 C Tを完全に映像信号線 D L に覆い被せることにより、液晶層から見たとき、画素の水平方向には、画素電極と対向電極の繰り返しのパターン以外はなにも存在しないために、可能になる。よって、本実施例では、水平方向のみにストライプ状の遮光膜 B Mにより、 T F T上の遮光と、対向電極と走査信号線の間の光漏れ部だけ遮光するだけでよい _c したがって、本実施例では、実施例 1の効果に加え、さらに、大幅に開口率を向上し、輝度向上することができる。

(実施例 5 )

本実施例は下記の要件を除けば、実施例 2と同一である。図 2 4に画素の平面図、図 2 5に櫛歯電極部の断面図を示す。

《対向電極 C T》

本実施例では、対向電極 C Tは、走差信号線 G L、ゲート電極 G T、対向電極信号線 C Lと同層の導電膜 g 3で構成されている対向電極信号線 C Lから突起した部分と、実施例 2と同様に保護膜 P S V 2上に導電膜 i 1で構成した部分がある。また、導電膜 g 3で構成されている対向電極信号線 C Lから突起した部分と保護膜 P S V 2上に導電膜 i 1で構成した部分はにスルーホールを開けて電気的に接続しており、映像信号線を包込むように構成している。

これにより、本実施例では、実施例 1および実施例 2より更に横電界方式特有の漏洩電界を低減することができ、クロストークが解消される。

以上説明したことから明らかなように、本実施例の液晶表示装置では、横電界方式を用いた超広視野角の液晶表示装置において本質的な問題で有るいわゆる縦スミアを抑制することが、輝度向上、消費電力の低減、周辺回路規模の縮小および輝度の均一性向上と同時に図ることができる。

Claims

請求の範囲

1 . 一対の基板と、前記一対の基板に挟持された液晶組成物層を有し、前記一対の基板の一方には、複数の映像信号線と複数の走査電極と、前記映像信号線と前記走査信号線に接続された複数の薄膜トランジスタと、前記複数の薄膜トランジスタ素子に接続された複数の画素電極を有するアクティブマトリクス型液晶表示装置において、

前記対向電極は、前記一対の基板の一方に形成され、

前記映像信号線上には、比誘電率が 5以下の絶縁膜が形成され、

前記絶縁膜上に前記映像信号線の少なくとも一部を被覆するように前記対向電極が形成されていることを特徴とするアクティブマトリクス型液晶表示装置。

2 . —対の基板と、前記一対の基板に挟持された液晶組成物層を有し、前記一対の基板の一方には、複数の映像信号線と複数の走査電極と、前記映像信号線と前記走査信号線に接続された複数の薄膜トランジスタと、前記複数の薄膜トランジスタ素子に接続された複数の画素電極を有するアクティブマトリクス型液晶表示装置において、

前記画素電極と前記対向電極は前記一対の基板面に略平行な電界を発生するように形成され、

3 . 一対の基板と、前記一対の基板に挟持された液晶組成物層を有し、前記一対の基板の一方には、複数の映像信号線と複数の走査電極と、前記映像信号線と前記走査信号線に接続された複数の薄膜トランジスタと、前記複数の薄膜トランジスタ素子に接続された複数の画素電極を有するアクティブマトリクス型液晶表示装置において、

前記対向電極は、前記一対の基板の一方に形成され、

前記映像信号線上には、有機絶縁膜が形成され、

4 . 一対の基板と、前記一対の基板に挟持された液晶組成物層を有し、前記一対の基板の一方には、複数の映像信号線と複数の走査電極と、前記映像信号線と前記走査信号線に接続された複数の薄膜トランジスタと、前記複数の薄膜トランジスタ素子に接続された複数の画素電極を有するアクティブマトリクス型液晶表示装置において、

前記映像信号線上には、有機絶縁膜が形成され、

5 . 前記画素電極が前記絶縁膜上に形成されていることを特徴とする請求項 1、 2、 3あるいは 4記載のアクティブマトリクス型液晶表示装置。

6 . 前記絶縁膜と少なくとも前記薄膜トランジスタ素子のゲート絶縁膜または保護膜のどちらかが、同一パターンで形成されていることを特徴とする請求項 1、 2、 3あるいは 4記載のアクティブマトリクス型液晶表示装置。

7 . 遮光膜が前記走査信号線の延在方向と同一方向に延在したストライプ状に形成されていることを特徴とした請求項 1、 2、 3、 4、 5あるいは 6記載のァクティブマトリクス型液晶表示装置。

8 . 前記絶縁膜の膜厚が 1 μ πι以上 3 μ πι以下であることを特徴とする請求項 1、 2、 3、 4、 5あるいは 6記載のアクティブマトリクス型液晶表示装置。

9 . 前記薄膜トランジスタ素子を保護する無機絶縁膜の膜厚が 0 . 0 5 μ ΐη以上 0 . 3 μ πι以下であることを特徴とする請求項 1、 2、 3、 4、 5あるいは 6 記載のアクティブマトリクス型液晶表示装置。

1 0 . 前記絶縁膜は感光性樹脂であることを特徴とする請求項 1、 2、 3、 4 , 5あるいは 6記載のアクティブマトリクス型液晶表示装置。