WO2010048653A2 - Verfahren zur integration eines elektronischen bauteils in eine leiterplatte - Google Patents

Verfahren zur integration eines elektronischen bauteils in eine leiterplatte Download PDF

Info

Publication number
WO2010048653A2
WO2010048653A2 PCT/AT2009/000418 AT2009000418W WO2010048653A2 WO 2010048653 A2 WO2010048653 A2 WO 2010048653A2 AT 2009000418 W AT2009000418 W AT 2009000418W WO 2010048653 A2 WO2010048653 A2 WO 2010048653A2
Authority
WO
WIPO (PCT)
Prior art keywords
conductive layer
layer
holes
component
openings
Prior art date
Application number
PCT/AT2009/000418
Other languages
English (en)
French (fr)
Other versions
WO2010048653A3 (de
Inventor
Wolfgang Schrittwieser
Patrick Lenhardt
Klaus Merl
Original Assignee
At & S Austria Technologie & Systemtechnik Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from AT0061908U external-priority patent/AT12316U1/de
Application filed by At & S Austria Technologie & Systemtechnik Aktiengesellschaft filed Critical At & S Austria Technologie & Systemtechnik Aktiengesellschaft
Priority to CN200980143054.0A priority Critical patent/CN102204418B/zh
Priority to EP09748690.6A priority patent/EP2342958B1/de
Priority to JP2011533484A priority patent/JP5833926B2/ja
Priority to US13/125,885 priority patent/US8914974B2/en
Publication of WO2010048653A2 publication Critical patent/WO2010048653A2/de
Publication of WO2010048653A3 publication Critical patent/WO2010048653A3/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H05K2203/108—Using a plurality of lasers or laser light with a plurality of wavelengths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Definitions

  • holes or openings 8 and 11 corresponding to the contacts 6 of the electronic component 4 are formed both in the conductive layer 2 and the additional layer arranged thereon 27 as well as the insulating layer 1 in a common step, for which purpose, as shown in Fig. 4f, a laser corresponding to the schematic CO 2 laser 32 is used.
  • a laser corresponding to the schematic CO 2 laser 32 is used.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

Bei einem Verfahren zur Integration eines elektronischen Bauteils in eine Leiterplatte, wobei auf einem wenigstens aus einer leitenden bzw. leitfähigen Schicht (2) und einer nicht-leitenden bzw. isolierenden Schicht (1) gebildeten Laminat (10) der elektronische Bauteil (4) mit zu der isolierenden Schicht (1) gerichteten Kontakten (6) auf dieser festgelegt wird, ist vorgesehen, daß nach der Festlegung des Bauteils (4) auf der isolierenden Schicht (1) Löcher bzw. Durchbrechungen (8, 11) in der leitenden Schicht (2) und in der isolierenden Schicht (1) entsprechend den Kontakten (6) des Bauteils (4) ausgebildet werden und anschließend eine Kontaktierung der Kontakte (6) mit der leitenden Schicht (2) erfolgt, wodurch in zuverlässiger Weise eine Integration bzw. Einbettung eines elektronischen Bauteils (4) in eine Leiterplatte erzielbar ist.

Description

VERFAHREN ZUR INTEGRATION EINES ELEKTRONISCHEN BAUTEILS IN EINE
LEITERPLATTE
Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Integration eines elektronischen Bauteils in eine Leiterplatte, wobei auf einem wenigstens aus einer leitenden bzw. leitfähigen Schicht und einer nicht-leitenden bzw. isolierenden Schicht gebildeten Laminat der elektronische Bauteil mit zu der isolierenden Schicht gerichteten Kontakten auf dieser festgelegt wird.
Im Zusammenhang mit wachsenden Produktfunktionalitäten von mit elektronischen Bauteilen versehenen Geräten und einer zunehmenden Miniaturisierung derartiger elektronischer Bauteile sowie einer zunehmenden Anzahl elektronischer Bauteile, mit welchen Leiterplatten zu bestücken sind, werden zunehmend leistungsfähige feld- bzw. arrayförmig aufgebaute Bauteile bzw. Packages mit mehreren elektronischen Komponenten eingesetzt, die eine Vielzahl von Kontakten bzw. Anschlüssen bei zunehmend verringertem Abstand dieser Kontakte aufweisen. Zur Festlegung bzw. Kontaktierung derartiger Bauteile wird zunehmend der Einsatz von stark entflochtenen Leiterplatten erforderlich, wobei davon auszugehen ist, daß bei einer gleichzeitigen Verringerung der Produktgröße sowie der einzusetzenden Bauteile und Leiterplatten sowohl hinsichtlich der Dicke als auch der Fläche derartiger Elemente zu erwarten ist, daß eine Bestückung bzw. Anordnung derartiger elektronischer Bauteile über die erforderliche Vielzahl von Kontaktstellen an Leiterplatten problematisch wird bzw. an Grenzen der möglichen Auflösung derartiger Kontaktstellen gelangt.
Zur Lösung derartiger Probleme wurde zwischenzeitlich vorgeschlagen, elektronische Bauteile wenigstens teilweise in eine Leiterplatte zu integrieren, wobei beispielsweise auf die WO 03/065778, die WO 03/065779, die WO 2004/077902, die WO 2006/134216 oder die DE-C 19954941 verwiesen wird. Bei diesen bekannten Verfahren bzw. Ausführungsformen von in einer Leiterplatte integrierten, elektronischen Bauteilen bzw. Komponenten ist jedoch nachteilig, daß für die Aufnahme derartiger elektronischer Bauteile bzw. Komponenten jeweils Ausneh- mungen bzw. Löcher in einem insbesondere aus einem leitenden Material gebildeten Element einer Leiterplatte vorzusehen sind, wobei darüber hinaus vor Anordnung eines Bauteils in einem derartigen Loch Leiterbahnen ausgebildet werden. Für eine Kontaktierung der Bauteile werden Lötprozesse und Bondtechniken eingesetzt, wobei üblicherweise Kontaktstellen zwischen Materialien unterschiedlichen Typs zwischen Elementen der Leiterbahnen als auch den Kontakt- bzw. Anschlußstellen der elektronischen Bauteile resultieren. Vor allem bei einem Einsatz derartiger Systeme in Umgebungen mit großem Temperaturunterschied bzw. großen Temperaturwechselbereichen ergeben sich durch den Einsatz unterschiedlicher Materialien im Bereich der Kontakt- bzw. Anschlußstellen unter Berücksichtigung der unterschiedlichen thermischen Ausdehnungskoeffizienten mechanisch bzw. thermisch induzierte Spannungen, welche zum Riß wenigstens einer Kontakt- bzw. Anschlußstelle und somit zum Versagen des Bauteils führen können. Darüber hinaus ist davon auszugehen, daß vor Anordnung des Bauteils zusätzlich erforderliche Bohrungen, insbesondere Laserbohrungen, in leitfähigen Schichten zur Herstellung von Kontaktflächen die Komponenten belasten. Weiters ist nachteilig, daß eine Kontaktierung der in den herzustellenden Ausnehmungen bzw. Vertiefungen eingebetteten Bauteile an Leiterbahnen und Kontaktflächen erschwert wird bzw. insbesondere bei einem Einsatz mit schwankenden Temperaturbelastungen nicht zuverlässig erzielbar ist. Ergänzend ist nachteilig, daß gegebenenfalls vorzusehende, hohe Drücke und Temperaturen während des Leiterplatten-Herstellungsprozesses die eingebetteten und kontaktierten Komponenten be- lasten.
Darüber hinaus ist es beispielsweise aus der WO 2006/056643 bei einer Herstellung eines elektronischen Moduls bzw. der Einbettung bzw. Integration eines elektronischen Bauteils in eine Leiterplatte bekanntgeworden, auf einem aus einer leitenden bzw. bzw. Leiterschicht und einer nicht-leitenden bzw. Isolatorschicht gebildeten Laminat Öffnungen bzw. Durchbrechungen zumindest in der leitenden Schicht herzustellen, wobei die Position dieser Öffnungen den Positionen von Kontakten eines nachfolgend auf der isolierenden Schicht festzulegenden Bauteils entsprechen soll. Nachteilig bei dieser bekannten Ausführungsform ist insbesondere die Tatsache, daß beispielsweise unter Berücksichtigung der üblicherweise überaus großen Vielzahl von Kontakten derartiger, in eine Leiterplatte zu integrierenden elektronischen Bauteile mit entsprechend geringen Toleranzen die vorab herzustellenden Öffnungen bzw. Durchbrechungen zur nachträglichen Festlegung des Bauteils in einem getrennten bzw. zusätzlichen Verfahrensschritt hergestellt werden müssen. Unter Berücksichtigung der überaus geringen Toleranz aufgrund der geringen Größe derartiger Bauteile ist somit eine exakte Anpassung der vorher her- zustellenden Löcher bzw. Durchbrechungen an die Kontakte eines nachträglich festzulegenden Bauteils vorzunehmen, so daß hiedurch nicht nur ein überaus großer, zusätzlicher Aufwand bei der Herstellung derartiger Löcher bzw. Durchbrechungen sondern ein entsprechend hoher Ausschuß bei nicht vollständig exakter Positionierung der Löcher bzw. Durchbrechungen relativ zu den Kontakten eines nachfolgend festzulegenden Bauteils entsteht. Weiters ist bei dieser be- kannten Ausführungsform nachteilig, daß in auf die Festlegung des Bauteils an dem mit Löchern bzw. Durchbrechungen versehenen Laminat weitere Verfahrensschritte insbesondere zur Ummantelung des Bauteils und somit zu dessen Einbettung anschließen, wobei während derartiger Verfahrensschritte beispielsweise in den vorab hergestellten Löchern bzw. Durchbrechungen vorhandenes Gas bzw. vorhandene Luft Laminier- bzw. Verpreßvorgänge zur Ein- bettung des Bauteils insbesondere durch eine Blasenbildung nachteilig beeinflußt. Derartige Blasen können darüber hinaus zu zusätzlichen Problemen bei der elektrischen Kontaktierung der Komponenten oder zu einem Ablösen von Komponenten oder Leiterplattenlagen untereinander führen. In ähnlicher Weise ist beispielsweise der EP-A 1 111 662 ein Verfahren zu entnehmen, wobei vor der Anordnung bzw. Festlegung eines elektronischen Bauteils eine Strukturierung einer leitenden Schicht entsprechend Kontakten des festzulegenden Bauteils vorgenommen wird, wobei über diese vorher vorgenommene Strukturierung bzw. Ausbildung von Löchern bzw. Durch- brechungen zumindest in der leitenden Schicht eines ebenfalls mehrlagigen Laminats wiederum die oben erwähnten Nachteile im Hinblick auf einzuhaltende Toleranzen bzw. die Ausrichtung des nachträglich festzulegenden Bauteils entstehen. Ein zusätzlicher Nachteil einer derartigen vorangehenden Strukturierung einer leitenden Schicht liegt darüber hinaus darin, daß für eine derartige Strukturierung der leitenden Schicht vor der Festlegung des festzulegenden Bauteils eine gegebenenfalls vorhandene Schutzschicht bzw. Trägerschicht vorzeitig entfernt werden muß, wobei dies während nachfolgender Be- bzw. Verarbeitungsschritte zu einer Beeinträchtigung und insbesondere Beschädigung der strukturierten leitenden Schicht, beispielsweise durch Kratzer, ein Aufbringen von Verunreinigungen oder dgl. führt.
Die vorliegende Erfindung zielt somit darauf ab, die oben genannten Probleme gemäß dem Stand der Technik bei einer Integration eines elektronischen Bauteils in einer Leiterplatte zu vermeiden bzw. zu minimieren, wobei insbesondere darauf abgezielt wird, ein Verfahren der eingangs genannten Art zur Verfügung zu stellen, bei welchem bei vereinfachtem und zuverlässigem Verfahrensablauf eine einfache und zuverlässige Positionierung und Einbettung eines elektronischen Bauteils auf bzw. in einem mehrlagigen Laminat einer Leiterplatte erzielbar ist.
Insbesondere wird auf eine Vermeidung von zusätzlichen Verfahrensschritten zur Herstellung von Löchern bzw. Durchbrechungen entsprechend den Kontakten des festzulegenden Bauteils vor einer Festlegung desselben und somit eine Verbesserung bzw. Vereinfachung einer Festlegung eines derartigen Bauteils abgezielt.
Zur Lösung dieser Aufgaben ist ein Verfahren der eingangs genannten Art im wesentlichen dadurch gekennzeichnet, daß nach der Festlegung des Bauteils auf der isolierenden Schicht Löcher bzw. Durchbrechungen in der leitenden Schicht und in der isolierenden Schicht entsprechend den Kontakten des Bauteils ausgebildet werden und anschließend eine Kon- taktierung der Kontakte mit der leitenden Schicht erfolgt. Dadurch, daß erfindungsgemäß erst nach der Festlegung des Bauteils auf der isolierenden Schicht mit zu der isolierenden bzw. nicht-leitenden Schicht gerichteten Kontakten eine Ausbildung von Löchern bzw. Durchbrechungen entsprechend den Kontakten des bereits festgelegten Bauteils erfolgt, wird ermöglicht, auf aufwendige Positionier- bzw. Ausrichtschritte einer Festlegung des Bauteils im Hinblick auf bereits vorgesehene bzw. vorab hergestellte Öffnungen bzw. Durchbrechungen, wie dies im Stand der Technik der Fall war, zu verzichten, so daß einfach eine zuverlässige Positionierung und Anordnung eines Bauteils an dem Laminat vorgenommen wird. Nach einer derartigen Festlegung des Bauteils an der isolierenden bzw. nicht-leitenden Schicht mit zu dieser gerichteten Kontakten kann in einfacher und zuverlässiger Weise und insbesondere in üblicher Weise bei der Herstellung einer Leiterplatte vorgesehenen weiteren Schritten einer Strukturierung zumindest der leitenden Schicht und entsprechend der bereits an dem Laminat einfach feststellbaren Position des bereits festgelegten Bauteils eine Ausbildung der Löcher bzw. Durchbrechungen sowohl in der leitenden Schicht als auch in der nicht-leitenden Schicht zur Freilegung der Kontakte des Bauteils als auch zur Kontaktierung derselben vorgenommen werden. Es ist somit unmittelbar ersichtlich, daß durch die erfindungsgemäß vorgeschlagene Verfahrensführung einer Ausbildung der Löcher bzw. Durchbrechungen entsprechend den Kontakten des bereits festgelegten Bauteils eine wesentlich einfachere Festlegung und nachfolgend eine zuverlässigere Positionierung und Ausbildung der erforderlichen Löcher bzw. Durchbrechungen zur Kontaktierung der Kontakte unter Verwendung von üblicherweise bei der Herstellung von Leiterplatten bekannten Verfahrensschritten erzielbar ist. Es kann insbesondere der Aufwand für eine exakte Positionierung des festzulegenden Bauteils auf dem Laminat unter Berücksichtung der Tatsache, daß die Löcher bzw. Durchbrechungen zur Kontaktierung der Kontakte erst nachfolgend auf die Festlegung des Bauteils auf dem Laminat erzeugt werden, entsprechend gegenüber dem oben genannten Stand der Technik vereinfacht werden und somit der Zeitaufwand bei der Herstellung der Leiterplatte unter Integration wenigstens eines Bauteils minimiert bzw. reduziert werden.
Wie bereits oben erwähnt, erfolgt nach einer Festlegung eines derartigen Bauteils zur Einbettung desselben üblicherweise eine Ummantelung, wobei in diesem Zusammenhang gemäß einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens vorgeschlagen wird, daß der elektronische Bauteil nach dem Festlegen an der isolierenden Schicht in an sich bekannter Weise von einem isolierenden Material, insbesondere wenigstens einer Prepreg- Folie und/oder einem Harz umgeben bzw. ummantelt wird. Für eine derartige Einbettung bzw. Ummantelung können entsprechend der Form des bereits festgelegten Bauteils vorgefertigte Prepreg-Folien verwendet werden oder es kann eine Mehrzahl von Schichten aus einem isolierenden Material bzw. Harzmaterial eingesetzt werden.
Für eine zuverlässige und sichere Einbettung des elektronischen Bauteils wird darüber hinaus bevorzugt vorgeschlagen, daß die Ummantelung des elektronischen Bauteils durch einen Preßbzw. Laminiervorgang einer Mehrzahl von isolierenden Schichten vorgenommen wird. Insbesondere unter Berücksichtigung der Tatsache, daß Löcher bzw. Durchbrechungen zur Kontaktierung der Kontakte des Bauteils nach der Festlegung desselben und insbesondere auch nach einer Ummantelung des elektronischen Bauteils beispielsweise durch einen Preß- bzw. Laminiervorgang ausgebildet werden, wird sichergestellt, daß ein derartiger Preß- bzw. Laminiervorgang zur Einbettung des Bauteils unter Einsatz von jeweils im wesentlichen vollflächigen Schichten bzw. Lagen erfolgt. Derart existieren insbesondere im Gegensatz zum bekannten Stand der Technik keinerlei Einschlüsse von Luft bzw. Gas in wenigstens einzelnen Schichten, welche zu einer nicht ordnungsgemäßen Verbindung einzelner Schichten während eines derartigen Preß- bzw. Laminiervorgangs führen können, wie dies bei dem eingangs genannten Stand der Technik auftritt, bei welchem vor der Festlegung des Bauteils bereits Löcher bzw. Durchbrechungen entsprechend den Kontakten des nachfolgend festzulegenden Bauteils vorgesehen sind.
Für eine besonders zuverlässige und sichere Festlegung des Bauteils auf dem Laminat bzw. insbesondere der isolierenden Schicht wird gemäß einer weiters bevorzugten Ausführungsform vorgeschlagen, daß der elektronische Bauteil auf der isolierenden Schicht in an sich bekannter Weise mittels eines Klebers festgelegt wird.
Zur Erzielung einer zuverlässigen Wärmeabfuhr, welche bei einer entsprechend hohen Integrationsdichte als auch Kompaktdichtheit des aufzunehmenden Bauteils gegebenenfalls erforderlich ist, wird darüber hinaus vorgeschlagen, daß ein thermisch leitendes bzw. leitfähiges Klebematerial, beispielsweise Kleber oder Klebestreifen verwendet wird, wie dies einer weiters bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens entspricht.
Im Zusammenhang mit der Ausbildung der Löcher bzw. Durchbrechungen in dem Laminat wird gemäß einer weiters bevorzugten Ausführungsform vorgeschlagen, daß die Löcher bzw. Durchbrechungen in der leitenden Schicht durch einen Bohrvorgang, insbesondere ein Laserbohren, oder einen Ätzvorgang ausgebildet werden. Derartige Bohrvorgänge, beispielsweise bzw. insbesondere ein Laserbohren, sind im Zusammenhang mit der Herstellung einer Leiterplatte für sich gesehen bekannt, so daß die nach der Festlegung des elektronischen Bauteils an dem Laminat erforderliche Ausbildung der Löcher bzw. Durchbrechungen, wie oben bereits erwähnt, im Rahmen von weiteren Strukturierungsvorgängen, insbesondere der leitenden Schicht vor- genommen werden kann, so daß insbesondere auf eine Berücksichtigung zusätzlicher Verfahrensschritte verzichtet werden kann, welche einen zusätzlichen Zeitaufwand bei der Herstellung bzw. Bearbeitung einer derartigen Leiterplatte erfordern würden. Darüber hinaus wird erfindungsgemäß alternativ vorgeschlagen, die Löcher bzw. Durchbrechungen in der leitenden Schicht durch einen Ätzvorgang im Rahmen eines Photostrukturierungsprozesses auszubilden. Ein derartiger Ätzvorgang im Rahmen eines Photostrukturierungsprozesses ist ebenfalls im Zusammenhang mit der Herstellung einer Leiterplatte für sich gesehen bekannt und kann zumindest in speziellen Anwendungen zu einer weiteren Beschleunigung des Herstellungsvorgangs durch eine Zeiteinsparung bei Durchführung eines derartigen Ätzvorgangs gegenüber einer Ausbildung einzelner Löcher bzw. Durchbrechungen mittels eines La- sers führen.
Unter Berücksichtung der für die Ausbildung der isolierenden bzw. nicht-leitenden Schicht als auch der leitenden bzw. leitfähigen Schicht eingesetzten Materialien und darüber hinaus unter Berücksichtigung von gegebenenfalls bekannten bzw. allgemein eingesetzten Verfahrens- "" O ~~ schritten im Zusammenhang mit der Herstellung und Bearbeitung einer mehrlagigen Leiterplatte wird gemäß einer weiters bevorzugten Ausführungsform vorgeschlagen, daß die Ausbildung der Löcher bzw. Durchbrechungen in der leitenden Schicht und in der isolierenden Schicht nach der Festlegung des Bauteils in getrennten Verfahrensschritten vorgenommen wird. Derart gelingt es, insbesondere in Abstimmung mit jeweiligen Materialeigenschaften der leitenden bzw. leitfähigen Schicht als auch der nicht-leitenden Schicht optimierte Verfahren zur Herstellung der Löcher bzw. Durchbrechungen einzusetzen. Hiebei kann die Ausbildung der Löcher bzw. Durchbrechungen auch im Zusammenhang mit der Durchführung weiterer Verfahrensschritte unabhängig von dem Bereich der Festlegung des Bauteils, beispielsweise einer Strukturierung einzelner Schichten bzw. Lagen der Leiterplatte vorgenommen werden.
Zur Herstellung der Löcher bzw. Durchbrechungen entsprechend den Kontakten des bereits festgelegten und günstigerweise ummantelten bzw. eingebetteten Bauteils mit erforderlicher Präzision sowie unter möglichst geringem Zeitaufwand wird gemäß einer weiters bevorzugten Ausbildungsform des erfindungsgemäßen Verfahrens vorgeschlagen, daß bei getrennter Ausbildung der Löcher bzw. Durchbrechungen in der leitenden Schicht ein UV-Laser verwendet wird. Mit derartigen leistungsstarken UV-Lasern kann in einfacher und zuverlässiger Weise und mit entsprechender Genauigkeit und unter kurzem Zeitaufwand eine Ausbildung einer gegebenenfalls großen Anzahl von Löchern bzw. Durchbrechungen entsprechend den Kontakten des bereits festgelegten Bauteils vorgenommen werden.
Um einen übermäßigen Aufwand bei der Einstellung bzw. Durchführung des Bohrvorgangs durch ein Laserbohren mittels eines UV-Lasers in der leitenden bzw. leitfähigen Schicht zu vermeiden, da bei einer gleichzeitigen Entfernung der isolierenden Schicht enge Toleranzen insbesondere zur Vermeidung einer Beschädigung des daran anschließenden Kontakts des bereits festgelegten Bauteils einzuhalten wären, wird gemäß einer weiters bevorzugten Ausführungsform vorgeschlagen, daß die Löcher bzw. Durchbrechungen in der isolierenden Schicht durch einen Laser, insbesondere einen CO2-Laser ausgebildet werden. Durch einen Einsatz eines weiteren Lasers, insbesondere eines CO2-Lasers zur Herstellung der Löcher bzw. Durch- brechungen in der isolierenden Schicht in einem weiteren bzw. getrennten Verfahrensschritt, wie dies oben bereits angedeutet wurde, können nicht nur einfachere und kostengünstigere CO2-Laser verwendet werden, welche gegenüber einem UV-Laser eine höhere Geschwindigkeit bzw. Rate einer Herstellung der Löcher entsprechend den Kontakten des bereits festgelegten Bauteils ermöglichen, sondern es wird auch eine Beschädigung der nach Entfernung der iso- lierenden Schicht und gegebenenfalls Rückständen eines Klebers freizulegenden Kontakte des bereits festgelegten, elektronischen Bauteils mit Sicherheit vermieden. Es läßt sich somit durch Einsatz derartiger weiterer Laser, deren Einsatz im Zusammenhang mit der Herstellung von Leiterplatten ebenfalls für sich gesehen bekannt ist, eine entsprechend rasche und sichere Entfernung des isolierenden Materials nach der bereits vorgenommenen Ausbildung von Löchern bzw. Durchbrechungen in der leitenden Schicht vornehmen.
Zur Erleichterung der Ausrichtung des Laserstrahls zur Entfernung des Materials der isolieren- den Schicht im Bereich der Löcher bzw. Durchbrechungen der leitenden bzw. leitfähigen Schicht entsprechend der Position der Kontakte des bereits festgelegten Bauteils wird gemäß einer weiters bevorzugten Ausführungsform vorgeschlagen, daß bei getrennter Ausbildung der Löcher bzw. Durchbrechungen in der isolierenden Schicht ein Laserstrahl eingesetzt wird, dessen Abmessung bzw. Durchmesser die lichte Weite der Löcher bzw. Durchbrechungen in der leitenden Schicht übersteigt. Dadurch, daß die Abmessung bzw. der Durchmesser des zur Herstellung der Löcher bzw. Durchbrechungen in der isolierenden Schicht eingesetzten Laserstrahls die lichte Weite der Löcher bzw. Durchbrechungen in der leitenden Schicht übersteigt, kann mit einer geringeren Präzision im Hinblick auf die Ausrichtung des Laserstrahls jeder herzustellenden Durchbrechung das Auslangen gefunden werden, da durch die entsprechende Auswahl der Abmessungen bzw. des Durchmessers des Laserstrahls das jeweilige Loch bzw. die Durchbrechung in der isolierenden Schicht entsprechend rasch und zuverlässig hergestellt wird, während durch die leitende bzw. leitfähige Schicht sichergestellt wird, daß nicht auch umgebendes Material der isolierenden bzw. nicht-leitenden Schicht durch den Laserstrahl beeinträchtigt wird. Insgesamt läßt sich somit mit geringeren Anforderungen im Hinblick auf die Präzision einer Ausrichtung bzw. Orientierung des Lasers das Auslangen finden, wodurch die
Verfahrensgeschwindigkeit zur Herstellung der Löcher bzw. Durchbrechungen in der isolierenden Schicht weiter erhöht werden kann.
Unter Berücksichtigung der üblicherweise für isolierende Schichten eingesetzten Materialien und zur Erzielung entsprechend hoher Prozeßgeschwindigkeiten bei zuverlässigem Entfernen des isolierenden Materials entsprechend den bereits vorab hergestellten Löchern bzw. Durchbrechungen in der leitenden Schicht und entsprechend den Kontakten des bereits festgelegten Bauteils wird gemäß einer weiters bevorzugten Ausführungsform vorgeschlagen, daß zur getrennten Ausbildung der Löcher bzw. Durchbrechungen in der isolierenden Schicht ein Laser, insbesondere gepulster CO2-Laser, mit einer Leistung von 0,1 bis 75 W, insbesondere von 0,1 bis 7 W, für einen Zeitraum bzw. eine Pulslänge von 0,1 bis 20 μs eingesetzt wird.
Während oben die Vorteile einer getrennten Ausbildung der Löcher bzw. Durchbrechungen sowohl in der leitenden bzw. leitfähigen Schicht als auch in der isolierenden Schicht in Überein- Stimmung mit der Position der Vielzahl der Kontakte des auf der isolierenden Schicht festgelegten Bauteils erörtert wurden, kann zur Verringerung der Verfahrensschritte gemäß einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens vorgesehen sein, daß die Löcher bzw. Durchbrechungen in der leitenden Schicht und in der isolierenden Schicht in einem gemeinsamen Verfahrensschritt unter Einsatz eines CO2-Lasers nach einer Vorbe- handlung der leitenden Schicht ausgebildet werden. Derart kann durch Verwendung eines einzigen Lasers, insbesondere eines CO2-Lasers, eine Herstellung von Löchern bzw. Durchbrechungen sowohl in der leitenden bzw. leitfähigen Schicht als auch in der isolierenden Schicht vorgenommen werden, so daß auf den Einsatz beispielsweise unterschiedlicher Laser oder allgemein unterschiedlicher Verfahrensschritte zur Herstellung der Löcher bzw. Durchbrechungen sowohl in der isolierenden Schicht als auch in der leitenden Schicht verzichtet werden kann. Da ein CO2-Laser üblicherweise nicht unmittelbar zur Herstellung von Löchern bzw. Durchbrechungen in einem leitenden bzw. leitfähigen Material einsetzbar ist, wird erfindungsgemäß in diesem Zusammenhang vorgeschlagen, daß eine entsprechende Vorbehandlung der leitenden Schicht vorgesehen ist, welche auch mit insbesondere vertretbarem Zeitaufwand eine Bearbeitung einer leitenden bzw. leitfähigen Schicht ermöglicht. Eine derartige Vorbehandlung soll hiebei insbesondere die Herstellung von Löchern bzw. Durchbrechungen in der leitenden bzw. leitfähigen Schicht bei Einsatz eines CO2-Lasers unterstützen.
In diesem Zusammenhang wird gemäß einer weiters bevorzugten Ausführungsform vorgeschlagen, daß als Vorbehandlung der leitenden Schicht eine Kupferoxidschicht auf der leitenden Schicht ausgebildet wird, welche insbesondere durch eine zusätzliche organische oder metallorganische Schicht abgedeckt wird. Eine Ausbildung einer derartigen Kupferoxidschicht und gegebenenfalls bzw. insbesondere einer zusätzlichen organischen oder metallorganischen Schicht ermöglicht bei Einsatz eines CO2-Lasers unmittelbar eine Herstellung von Löchern bzw.
Durchbrechungen in der leitenden bzw. leitfähigen Schicht. Durch Einsatz eines einzigen Bohrvorgangs, insbesondere Laserbohrvorgangs, durch Einsatz eines CO2-Lasers zur Herstellung von Durchbrechungen bzw. Löchern sowohl in der leitenden als auch nicht-leitenden bzw. isolierenden Schicht kann somit auf die Bereitstellung voneinander getrennter Verfahrens- schritte zur Herstellung der Löcher bzw. Durchbrechungen in den einzelnen Schichten verzichtet werden.
Zur Herstellung der Löcher bzw. Durchbrechungen sowohl in der leitenden Schicht als auch in der isolierenden Schicht entsprechend den Kontakten des bereits an der isolierenden Schicht festgelegten Bauteils, welche durch die Herstellung der Löcher bzw. Durchbrechungen freizulegen sind, wird darüber hinaus vorgeschlagen, daß zur Entfernung der leitenden Schicht als auch isolierenden Schicht in einem gemeinsamen Verfahrensschritt eine Pulsdauer des CO2-Lasers von wenigstens 200 μs, insbesondere wenigstens 250 μs und eine Pulsanzahl von maximal 5, insbesondere maximal 3 Pulsen gewählt werden, wie dies einer weiters bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens entspricht. Durch eine derartige Wahl der
Parameter des einzusetzenden CO2-Lasers gelingt nach der Vorbehandlung der leitenden bzw. leitfähigen Schicht sowohl eine zuverlässige und präzise Herstellung der Löcher bzw. Durchbrechungen in der leitenden bzw. leitfähigen Schicht als auch in einem gemeinsamen Bohrvorgang der Löcher in der nicht-leitenden bzw. isolierenden Schicht, so daß in einem ge- meinsamen Arbeitsschritt unmittelbar die Kontakte des bereits an der isolierenden Schicht festgelegten Bauteils freigelegt werden.
Zur Vermeidung von Beeinträchtigungen insbesondere einer weiteren Strukturierung der leiten- den bzw. leitfähigen Schicht nach Ausbildung der Löcher bzw. Durchbrechungen in einem gemeinsamen Schritt als auch für eine ordnungsgemäß nachfolgend vorzunehmende Kontak- tierung der freigelegten Kontakte des festgelegten Bauteils wird gemäß einer weiters bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens vorgeschlagen, daß die als Vorbehandlung der leitenden Schicht aufgebrachte zusätzliche Schicht nach Ausbildung der Löcher bzw. Durchbrechungen und vor weiteren Bearbeitungsschritten insbesondere durch einen Ätzschritt entfernt wird. Ein derartiger Ätzschritt ist im Zusammenhang mit der Herstellung einer Leiterplatte für sich gesehen bekannt und kann gegebenenfalls mit einem in anderem Zusammenhang vorgesehenen Reinigungs- oder Ätzschritt kombiniert werden, so daß auf einen zusätzlichen Verfahrensschritt verzichtet werden kann.
Zur Unterstützung der Positionierung bzw. Ausrichtung des Bauteils auf dem Laminat wird gemäß einer weiters bevorzugten Ausfühmngsform vorgeschlagen, daß vor der Festlegung des Bauteils an der isolierenden Schicht wenigstens eine Markierung zumindest in der isolierenden Schicht für eine Registrierung bzw. Ausrichtung des Bauteils auf der isolierenden Schicht aus- gebildet wird. Eine derartige Markierung kann gegebenenfalls lediglich auch als Vertiefung ausgebildet sein, wodurch sich Vorteile bei der weiteren Bearbeitung bzw. Verarbeitung erzielen lassen. Darüber hinaus ist davon auszugehen, daß eine derartige Markierung nicht nur für die Festlegung des Bauteils sondern auch für weitere Bearbeitungsschritte herangezogen werden kann.
Insbesondere für eine Verwendung einer derartigen Markierung beispielsweise auch im Zusammenhang mit nachfolgenden Bearbeitungsschritten kann vorgesehen sein, daß die wenigstens eine Markierung von einer sowohl die isolierende Schicht als auch die leitende Schicht durchdringenden Bohrung bzw. Durchbrechung gebildet wird, wie dies einer weiters bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens entspricht.
Neben einer einfachen und zuverlässigen Herstellung von Löchern bzw. Durchbrechungen entsprechend den Kontakten des bereits festgelegten Bauteils wird gemäß einer weiters bevorzugten Ausführungsform vorgeschlagen, daß zusätzlich zur Ausbildung von Löchern bzw. Durchbrechungen in der leitenden Schicht und nicht-leitenden Schicht entsprechend den Kontakten des Bauteils wenigstens eine weitere Durchbrechung außerhalb des Bereichs der Festlegung des Bauteils an dem Laminat zur Ausbildung einer zusätzlichen Durchbrechung zur Herstellung einer nachfolgenden Durchkontaktierung und/oder zur Herstellung der Kontur eines Leiterplattenelements ausgebildet wird. Durch eine derartige Herstellung wenigstens einer weiteren Durchbrechung außerhalb des Bereichs der Festlegung des Bauteils und somit der Kontakte desselben insbesondere für die Herstellung einer nachfolgenden Durchkontaktierung wird- es möglich, daß eine derartige Durchbrechung bzw. Bohrung viel näher an dem festgelegten Bauteil angebracht bzw. ausgeführt werden kann. Eine derartige zusätzliche Durchbrechung muß somit nicht in einem nachfolgenden bzw. unabhängigen Verfahrensschritt, beispielsweise als eine mechanische Bohrung am Ende des gesamten Herstellungsprozesses der Leiterplatte ausgeführt werden, wobei bei einer nachträglichen bzw. unabhängigen Herstellung einer derartigen zusätzlichen Bohrung bedeutend größere Prozeßtoleranzen insbesondere zur Vermeidung einer Beschädigung des bereits festgelegten Bauteils einzuhalten sind bzw. wären. Bei Heranziehung der wenigstens einen zusätzlichen bzw. weiteren Durchbrechung zur Herstellung der Kontur eines Leiterplattenelements bzw. der Leiterplatte entsprechend dem Umriß einer fertigen bzw. herzustellenden Leiterplatte wird es darüber hinaus möglich, ähnlich wie bei der Herstellung einer nachträglichen Durchkontaktierung auf nachfolgende mechanische Trennverfahren, wie beispielsweise ein Fräsen zur Herstellung der Kontur der Leiterplatte zu verzichten. Es kann somit in einem gemeinsamen Verfahrens- bzw. Prozeßschritt auch gleichzeitig die Kontur der herzustellenden Leiterplatte unter Miniaturisierung derselben, entsprechend den Rändern der Leiterplatte, durch geringere Prozeßtoleranzen näher an dem festzulegenden Bauteil ausgeführt werden. Insgesamt ermöglicht der Einsatz beispielsweise eines Laserbohrvorgangs bzw. von Lasertechnologie zur Herstellung der weiteren Durchbrechung zur Herstellung einer Durchkontaktierung und/oder zur Herstellung der Kontur der Leiterplatte eine präzisiere Ausführung derartiger zusätzlicher Durchbrechungen im Gegensatz zu mechanischen Bearbeitungsvorgängen. Weiters wird die Registrierung bzw. Ausrichtung insbesondere dadurch verbessert, daß sämtliche Löcher bzw. Durchbrechungen sowohl zur Kontaktierung des Bauteils durch Freilegen der Kontakte als auch zur Herstellung zusätzlicher Durchbrechungen in einem gemeinsamen Arbeitsschritt mit einer gemeinsamen Ausrichtung bzw. Registrierung durchgeführt werden. Durch eine Ausbildung wenigstens einer weiteren Durchbrechung während bzw. gemeinsam mit der Ausbildung von Löchern bzw. Durchbrechungen in der leitenden Schicht und in weiterer Folge auch der isolierenden Schicht wird es somit möglich, eine üblicherweise angestrebte Miniaturisierung der herzustellenden Leiterplatte durch eine Verringerung von gegenseitigen Abständen einzelner Elemente bzw. einer derartigen Durchkontaktierung oder der Kontur der herzustellenden Leiterplatte von einem integrierten Bauteil zu unterstützen. Es läßt sich somit eine bedeutend bessere Ausnutzung der zur Verfügung stehenden Fläche erzielen.
Zur weiteren Vereinfachung des Herstellungsvorgangs bzw. zur Erhöhung der Genauigkeit insbesondere der Anordnung der zusätzlichen bzw. weiteren Durchbrechung wird gemäß einer weiters bevorzugten Ausführungsform vorgeschlagen, daß die zusätzliche Durchbrechung in Bezug zu der vorab hergestellten Markierung ausgebildet wird. Durch Anordnung der zusätzlichen Durchbrechung, welche beispielsweise zur Herstellung einer Durchkontaktierung oder zur Bereitstellung der Kontur der Leiterplatte eine insbesondere gegenüber den Abmessungen der Löcher bzw. Durchbrechungen entsprechend den Kontakten größere Abmessung aufweist, im Bereich der vorab hergestellten Markierung wird nicht nur eine exakte Positionierung der zusätzlichen bzw. weiteren Durchbrechung erzielt, sondern es kann auch der Aufwand für die Positionierung zur Herstellung dieser zusätzlichen Durchbrechung entsprechend minimiert werden.
Zur weiteren Vereinfachung der Verfahrensführung und insbesondere zur Vermeidung zusätzlicher Verfahrensschritte wird gemäß einer weiters bevorzugten Ausführungsform vorge- schlagen, daß zur Ausbildung der Durchbrechung für die Durchkontaktierung und/oder Kontur der bzw. die für die Ausbildung der Durchbrechungen bzw. Löcher in der leitenden und isolierenden Schicht vorgesehene(n) Laserstrahl(en) verwendet wird bzw. werden. Wie oben bereits erwähnt, kann insbesondere durch Einsatz gegebenenfalls unterschiedlicher Laser die Bearbeitung bzw. Strukturierung der leitenden bzw. leitfähigen Schicht als auch die nach- trägliche Entfernung des Materials der isolierenden Schicht zur Herstellung der zusätzlichen Durchbrechung somit entsprechend rasch und zuverlässig und in einem gemeinsamen Arbeitsschritt mit der Herstellung der Löcher bzw. Durchbrechungen entsprechend den Kontakten des festgelegten Bauteils beispielsweise für eine nachfolgende Durchkontaktierung hergestellt bzw. zur Verfügung gestellt werden.
Insbesondere zum Schutz bzw. zur Vereinfachung der Handhabung sowohl des Laminats als auch des daran festzulegenden Bauteils wird gemäß einer weiters bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens vorgeschlagen, daß wenigstens eine Träger- bzw. Schutzschicht an der leitenden Schicht an der von der isolierenden Schicht abgewandten Ober- fläche vor der Festlegung des Bauteils vorgesehen wird, welche vor der Ausbildung der Löcher bzw. Durchbrechungen in der leitenden Schicht insbesondere nach einer Ummantelung des Bauteils wiederum entfernt wird. Eine derartige Träger- bzw. Schutzschicht kann insbesondere gemeinsam mit dem aus wenigstens einer leitenden und einer nicht-leitenden bzw. isolierenden Schicht bereitgestellten Laminat zur Verfügung gestellt werden, so daß während des Vorgangs einer Festlegung des Bauteils als auch insbesondere einer nachfolgenden Ummantelung desselben vor einer Ausbildung der Löcher bzw. Durchbrechungen insbesondere die gegebenenfalls eine äußerst geringe Dicke aufweisende leitende Schicht vor Beschädigungen geschützt werden kann.
Zur Erzielung einer entsprechenden guten Schutzwirkung wird in diesem Zusammenhang gemäß einer weiters bevorzugten Ausführungsform vorgeschlagen, daß eine Träger- bzw. Schutzschicht von einem metallischen Blech oder Polymer gebildet wird. Ein derartiges metallisches Blech, wie beispielsweise ein Stahl- oder Aluminiumblech, kann auch als Preßblech Verwendung finden und kann beispielsweise während eines oben beschriebenen Laminier- bzw. Preßvorgangs zur Einbettung bzw. Ummantelung des an der isolierenden Schicht festgelegten Bauteils insbesondere die leitende Schicht bei den während des Preß- bzw. Laminiervorgangs auftretenden hohen Belastungen schützen. Anstelle eines metallischen Blechs können für die Schutz- bzw. Trägerschicht auch nicht-leitende Materialien, wie beispielsweise Polymere eingesetzt werden, welche zumindest während Verfahrensschritten vor der Herstellung der Löcher bzw. Durchbrechungen ebenfalls einen entsprechenden Schutz insbesondere der leitenden Schicht vor einer Beschädigung oder Verunreinigung zur Verfügung stellen.
Zur Erzielung einer entsprechend guten Verbundwirkung insbesondere bei der Einbettung bzw. Ummantelung des in die Leiterplatte zu integrierenden Bauteils wird gemäß einer weiters bevorzugten Ausführungsform vorgeschlagen, daß die zum Bauteil gewandte isolierende Schicht von einer die Haftung zwischen der leitenden Schicht und dem den Bauteil umgebenden Material verbessernden Schicht, beispielsweise einer metallorganischen Schicht oder einer Harzschicht oder dgl. gebildet wird.
Durch die erfindungsgemäß vorgeschlagene Verfahrensführung einer Ausbildung der Löcher bzw. Durchbrechungen entsprechend den Kontakten des festzulegenden bzw. zu integrierenden Bauteils nach der Festlegung desselben an der isolierenden Schicht können zur Herstellung der Kontaktierung der Kontakte des eingebetteten bzw. festgelegten elektronischen Bauteils nach der Herstellung der Löcher bzw. Durchbrechungen unterschiedliche Verfahren zur Kontaktierung mit der leitenden Schicht des Laminats und gegebenenfalls zusätzlichen leitenden Schichten zur Verfügung gestellt werden. Hiebei wird insbesondere zur Herstellung von Geometrien von leitenden Verbindungen mit geringen Abmessungen, beispielsweise Abmessungen und Abständen geringer als 50 μm gemäß einer weiters bevorzugten Aus- führungsform vorgeschlagen, daß die leitende Schicht zur Kontaktierung der Kontakte des Bauteils und/oder die leitende Schicht des Laminats zur Ausbildung einer leitenden Struktur durch ein semiadditives oder subtraktives Verfahren aufgebracht und/oder strukturiert wird.
Das erfindungsgemäße Verfahren wird nachfolgend anhand von in der beiliegenden Zeichnung schematisch dargestellten Ausführungsformbeispielen näher erläutert. In dieser zeigen:
Fig. 1a bis 1j unterschiedliche Schritte eines erfindungsgemäßen Verfahrens zur Integration eines elektronischen Bauteils in eine Leiterplatte sowie zur nachfolgenden Strukturierung im Rahmen eines subtraktiven Verfahrens;
Fig. 2a bis 2j unterschiedliche Schritte einer abgewandelten Ausführungsform des erfindungsgemäßen Verfahrens zur Integration eines elektronischen Bauteils in einer Leiterplatte, wobei zusätzlich die Anordnung wenigstens einer weiteren Durchbrechung zur Herstellung einer Durchkontaktierung und/oder einer Kontur der Leiterplatte angedeutet ist; Fig. 3 in vergrößertem Maßstab einen Schnitt durch eine weitere abgewandelte Ausführungsform eines Laminats, an welchem ein Bauteil beispielsweise entsprechend den in Fig. 1 und 2 gezeigten Ausführungsformen festzulegen ist;
Fig. 4a bis 4h ähnlich der Darstellung gemäß Fig. 1 unterschiedliche Schritte einer weiteren abgewandelten Ausführungsform eines erfindungsgemäßen Verfahrens zur Integration eines elektronischen Bauteils in eine Leiterplatte, wobei die Löcher in der leitenden und der isolierenden Schicht in einem gemeinsamen Arbeitsschritt hergestellt werden;
Fig. 5a bis 5k unterschiedliche Schritte eines weiteren abgewandelten erfindungsgemäßen Verfahrens zur Integration eines elektronischen Bauteils in einer Leiterplatte, wobei im Gegensatz zu der Verfahrensführung gemäß Fig. 1 eine nachfolgende Strukturierung im Rahmen eines semiadditiven Verfahrens vorgenommen wird; und
Fig. 6 eine schematische Draufsicht auf eine gemäß dem erfindungsgemäßen Verfahren hergestellte Leiterplatte, wobei eine zusätzliche Durchbrechung außerhalb des Bereichs des festgelegten bzw. integrierten elektronischen Bauteils zur Herstellung der Kontur des Leiterplattenelements herangezogen wird.
In sämtlichen Figuren ist lediglich ein Teilbereich einer herzustellenden Leiterplatte im Bereich einer Festlegung eines in die Leiterplatte zu integrierenden, elektronischen Bauteils schematisch dargestellt. Hierbei ist davon auszugehen, daß insbesondere dargestellte Dicken einzelner Schichten bzw. Lagen als auch Abmessungen des elektronischen Bauteils sowie Abstände einer lediglich beispielhaft dargestellten, geringen Anzahl von Kontakten bzw. Kontaktstellen sowie Abmessungen von Löchern bzw. Durchbrechungen zur Kontaktierung der Kontaktstellen nicht maßstabgetreu sind.
In einem ersten Verfahrensschritt gemäß Fig. 1a wird ein Laminat 10 zur Abstützung eines nachfolgend dargestellten, in eine herzustellende Leiterplatte zu integrierenden elektronischen Bauteils zur Verfügung gestellt, wobei eine isolierende bzw. nicht-leitende Schicht 1, eine leitende bzw. leitfähige Schicht 2 und bei der in Fig. 1a dargestellten Ausführungsform zusätzlich eine Schutz- bzw. Trägerschicht 3 vorgesehen sind.
Die Schutz- bzw. Trägerschicht 3 dient hiebei insbesondere zum Schutz der gegebenenfalls eine vergleichsweise geringe Dicke von beispielsweise 50 μm oder weniger aufweisenden leitenden Schicht 2, welche beispielsweise von einer Kupferschicht gebildet ist. Die leitende Schicht 2 kann hiebei von einer gewalzten Kupferschicht gebildet sein, wobei ein Laminat, bestehend zumindest aus der isolierenden bzw. nicht-leitenden Schicht 1 und der leitenden Schicht 2, in einfacher Weise und kostengünstig zur Verfügung gestellt werden kann.
Auf das von der Schicht 1 , 2 und 3 gebildete Laminat 10 wird in dem in Fig. 1b dargestellten Verfahrensschritt ein elektronischer Bauteil 4 unter Verwendung eines Klebers 5 an der isolierenden Schicht 1 festgelegt, wobei Kontakte 6 des elektronischen Bauteils 4 zu der isolierenden Schicht 1 gerichtet sind.
Nach der Festlegung des elektronischen Bauteils 4 an der isolierenden Schicht erfolgt eine Einbettung bzw. Ummantelung desselben durch Anordnung eines isolierenden Materials 7, wobei eine derartige Einbettung unter Bezugnahme auf Fig. 2, insbesondere Fig. 2e und 2f nachfolgend im Detail näher beschrieben werden wird.
Für eine Verbesserung der Haftung kann hiebei das isolierende Material 1 von einem eine Haftung insbesondere zwischen der leitenden bzw. leitfähigen Schicht 2 und dem isolierenden Material 7 zur Einbettung des elektronischen Bauteils 4 unterstützenden Material gebildet sein, wobei eine derartige, eine Anhaftung zwischen den einzelnen Schichten verbessernde Schicht bzw. Lage 1 beispielsweise von einer metallorganischen Schicht oder einer Harzschicht oder dgl. gebildet ist.
Nach der erfolgten Ummantelung bzw. Einbettung des Bauteils 4 durch das isolierende Material 7 wird die Trägerschicht 3 ausgehend von dem in Fig. 1c dargestellten Verfahrensschritt entsprechend dem Verfahrensschritt von Fig. 1d entfernt, so daß derart die durch die Träger- bzw. Schutzschicht 3 geschützte leitende bzw. leitfähige Schicht 2 freigelegt wird.
Für eine nachfolgende Kontaktierung der Kontakte 6 des elektronischen Bauteils 4 erfolgt gemäß dem in Fig. 1e dargestellten Verfahrensschritt eine Ausbildung von Löchern bzw. Durchbrechungen 8 in der leitenden Schicht 2 entsprechend der Position der Kontakte 6 des elektronischen Bauteils 4, wobei zur Herstellung der Löcher bzw. Durchbrechungen 8 schematisch ein Laserstrahl 9 angedeutet ist.
Der Laserstrahl 9 zur Ausbildung der Löcher bzw. Durchbrechungen 8 in der leitenden bzw. leitfähigen Schicht 2 wird beispielsweise von einem UV-Laser gebildet.
Nachfolgend auf die Herstellung der Löcher bzw. Durchbrechungen 8 in der leitenden bzw. leitfähigen Schicht 2 erfolgt auch eine Ausbildung der Löcher bzw. Durchbrechungen 11 entsprechend der Position der Kontakte 6 des elektronischen Bauteils 4 auch in der isolierenden Schicht 1 sowie in gegebenenfalls bestehenden Restschichten des Klebers 5 entsprechend dem Schritt von Fig. 1f. Zur Herstellung dieser Löcher bzw. Durchbrechungen 11 in der isolierenden Schicht 1 sowie gegebenenfalls in verbleibenden Restschichten des Klebers 5 wird beispielsweise ein vom Laser 9 verschiedener Laser 12 eingesetzt, wobei der Laser 12 zur Erzielung entsprechend großer Bearbeitungsgeschwindigkeiten sowie zur gleichzeitigen Ver- meidung einer Beschädigung der freizulegenden Kontakte 6 des elektronischen Bauteils 4 beispielsweise von einem CO2-Laser gebildet wird.
Aus Fig. 1f ist darüber hinaus ersichtlich, daß die Abmessungen des Laserstrahls 12 die Größe bzw. Abmessungen des Lochs bzw. der Durchbrechung 8 in der leitenden Schicht 2 über- steigen, wodurch unter entsprechend vereinfachter Positionierung des Laserstrahls 12 die Öffnungen bzw. Durchbrechungen 11 in der isolierenden Schicht 1 als auch in der verbleibenden Kleberschicht 5 hergestellt werden können. Es kann somit auf aufwendige und komplizierte Justierungen des Laserstrahls 12 relativ zu den bereits hergestellten Löchern bzw. Durchbrechungen 8 in der leitenden Schicht 2 verzichtet werden bzw. der Aufwand für ein Justieren entsprechend verringert werden.
Nach der Herstellung der Löcher bzw. Durchbrechungen 8 sowie 11 sowohl in der leitenden Schicht 2 als auch in der isolierenden Schicht 1 bzw. der verbleibenden Kleberschicht 5 erfolgt, wie dies in Fig. 1g angedeutet ist, eine Kontaktierung der Kontakte 6 mit der leitenden Schicht 2 durch Aufbringung einer weiteren leitenden Schicht 13 zumindest im Bereich der Löcher bzw. Durchbrechungen 8 und 11.
Darüber hinaus ist in Fig. 1g angedeutet, daß auch an der von der leitenden Schicht 2 abgewandten Seite eine zusätzliche leitende Schicht 14 angeordnet bzw. vorgesehen wird.
Zur Entfernung des isolierenden Materials 1 sowie gegebenenfalls von Resten des Klebers 5 zur Herstellung der Löcher bzw. Durchbrechungen 11 in der isolierenden Schicht 1 wird bei Vorsehen einer vergleichsweise dünnen isolierenden Schicht 1 und/oder einfach zu entfernenden isolierenden Materials bzw. einer Kleberschicht 5 mit geringem Füllstoffgehalt ein CO2-Laser mit folgenden Parametern entsprechend Beispiel 1 eingesetzt.
Beispiel 1 dünne isolierende Schicht (15 - 30 μm) und/oder Kleber mit geringem Füllstoffgehalt Gepulster CO2-Laser Leistung: 3 Watt
Strahldurchmesser: 180 μm Pulsdauer: 6 μs Anzahl der Pulse: 13 Lochdurchmesser: 75 μm Unter Berücksichtigung der oben angegebenen Parameter der Leistung des eingesetzten CO2- Lasers 12 ergibt sich darüber hinaus, daß durch die im Verfahrensschritt gemäß Fig. 1e hergestellten Löcher bzw. Durchbrechungen 8 durch den Laserstrahl 9 eine entsprechende Ab- deckung der dahinterliegenden, isolierenden Schicht 1 zur Bereitstellung von entsprechend den Kontakten 6 konturierten Löchern 11 zur Verfügung gestellt wird.
Bei Vorsehen einer größeren Dicke für die isolierende Schicht 1 und/oder eines Klebers 5 mit einem hohen Füllstoffgehalt und/oder zur Herstellung größerer Löcher bzw. Durchbrechungen 11 kann ein CO2-Laser mit entsprechend höherer Leistung gemäß dem nachfolgenden Beispiel 2 zum Einsatz gelangen.
Beispiel 2
dicke isolierende Schicht (30 - 50 μm) und/oder Kleber mit hohem Füllstoffgehalt
Gepulster CO2-Laser
Leistung: 4 Watt
Strahldurchmesser: 280 μm
Pulsdauer: 8 μs Anzahl der Pulse: 13
Lochdurchmesser: 120 μm
Derart können auch große Löcher bzw. Durchbrechungen 11 in einer entsprechend kurzen Zeitdauer hergestellt werden.
Nach der Herstellung bzw. Ausbildung der weiteren leitenden Schicht 13 zur Kontaktierung der Kontakte 6 des integrierten bzw. aufgenommenen Bauteils 4 ist im Rahmen eines subtraktiven Verfahrens in Fig. 1h angedeutet, daß für eine weitere Bearbeitung bzw. Strukturierung sowohl der leitenden Schicht 2 als auch gegebenenfalls der zusätzlichen leitenden Schicht 13 ein Photoresist 28 aufgebracht wird.
Entsprechend der Aufbringung des Photoresists 28 erfolgt in einem weiteren Verfahrensschritt gemäß Fig. 1 i beispielsweise durch ein Ätzverfahren eine Ausbildung einer Strukturierung in der leitenden Schicht 2 durch eine Herstellung von Durchbrechungen bzw. Löchern 29 in der leitenden Schicht in vom Photoresist 28 nicht abgedeckten Bereichen.
Die fertiggestellte Strukturierung wird durch eine Entfernung des Photoresists 28 zur Verfügung gestellt, wie dies in Fig. 1j angedeutet ist. Bei der in Fig. 2 dargestellten Verfahrensführung werden für gleiche Bauteile bzw. Elemente die Bezugszeichen der Fig. 1 beibehalten.
So wird gemäß dem in Fig. 2a dargestellten Verfahrensschritt wiederum ein Laminat 10 zur Verfügung gestellt, wobei eine isolierende bzw. nicht-leitende Schicht 1 , eine leitende bzw. leitfähige Schicht 2 sowie eine Träger- bzw. Schutzschicht 3 vorgesehen sind.
Zur Ausrichtung bzw. Registrierung des in weiterer Folge festzulegenden elektronischen Bauteils 4 sind in dem in Fig. 2b dargestellten Verfahrensschritt zusätzlich hergestellte Markierungen 15 angedeutet, welche sowohl die isolierende Schicht 1 als auch die leitende bzw. leitfähige Schicht 2 durchdringen.
In dem in Fig. 2c dargestellten Verfahrensschritt erfolgt eine Aufbringung eines wiederum mit 5 bezeichneten Klebers, worauf anschließend in dem in Fig. 2d dargestellten Verfahrensschritt ein wiederum mit 4 bezeichneter, elektronischer Bauteil unter Vermittlung des Klebers 5 an dem Laminat 10 festgelegt wird.
Im Gegensatz zur der Ausführungsform gemäß Fig. 1, wonach der Kleber 5 lediglich über eine Fläche bzw. einen Bereich entsprechend den Abmessungen des festzulegenden elektronischen
Bauteils 4 angeordnet bzw. vorgesehen wird, wird bei der in Fig. 2 dargestellten Ausführungsform eine die Abmessungen des festzulegenden elektronischen Bauteils 4 übersteigende Fläche mit dem Kleber 5 versehen. Die Registrierung bzw. Ausrichtung sowohl der Aufbringung des Klebers 5 als auch der Festlegung des Bauteils 4 erfolgt insbesondere relativ zu der Markierung 15.
In dem in Fig. 2e dargestellten Verfahrensschritt ist ersichtlich, daß für eine Ummantelung bzw. Einbettung des elektronischen Bauteils 4, wie es bei der vorangehenden Ausführungsform in Fig. 1c angedeutet wurde, eine Mehrzahl von mit 16 und 17 bezeichneten Schichten bzw. Lagen aus einem isolierenden Material, wie beispielsweise Prepreg-Folien, welche wenigstens teilweise entsprechend den Abmessungen des an dem Laminat 10 festgelegten Bauteils 4 konfiguriert sind, eingesetzt wird, wobei nach der in Fig. 2e angedeuteten Positionierung der einzelnen Lagen ein Laminier- bzw. Preßvorgang vorgenommen wird, so daß das in Fig. 2f dargestellte Verbundelement erhältlich ist, in welchem der elektronische Bauteil 4 vollständig von dem miteinander laminierten bzw. verpreßten und insgesamt isolierenden Material 18 umgeben ist.
Ähnlich wie bei den Ausführungen gemäß Fig. 1 erfolgt bei dem in Fig. 2f dargestellten Verfahrensschritt eine Entfernung der Schutz- bzw. Trägerschicht 3, so daß die leitfähige Schicht 2 freigelegt wird. Darüber hinaus ist bei dem in Fig. 2f dargestellten Verfahrensschritt ersichtlich, daß an der von der leitenden Schicht 2 abgewandten 2 Oberfläche für eine weitere Strukturierung bzw. einen weiteren Aufbau der herzustellenden Leiterplatte eine mit 19 bezeichnete leitende Schicht aufgebracht wird.
Bei dem in Fig. 2g dargestellten Verfahrensschritt erfolgt ähnlich wie bei dem in Fig. 1e dargestellten Verfahrensschritt eine Herstellung von wiederum mit 8 bezeichneten Löchern bzw. Durchbrechungen in der leitenden bzw. leitfähigen Schicht 2 entsprechend der Position der Kontakte 6 des elektronischen Bauteils 4.
Zusätzlich zu der Ausbildung von Löchern bzw. Durchbrechungen 8 in der leitenden bzw. leitfähigen Schicht 2 erfolgt, wie dies in dem Verfahrensschritt gemäß Fig. 2h dargestellt ist, die Ausbildung einer weiteren Durchbrechung 20 in der leitenden Schicht 2, wobei bei der in Fig. 2h dargestellten Ausführungsform diese zusätzliche Durchbrechung bzw. Bohrung 20 relativ zu einer der Markierungen 15, und insbesondere im Bereich bzw. an der Position einer der Markierungen 15 ausgebildet wird.
Die Ausbildung der Durchbrechungen bzw. Löcher 8 entsprechend den Kontakten 6 des elektronischen Bauteils 4 als auch der zusätzlichen Öffnung bzw. Durchbrechung 20 erfolgt beispielsweise wiederum durch einen UV-Laser, wie dies im Zusammenhang mit Fig. 1 beschrieben wurde.
Nachfolgend erfolgt ähnlich wie bei der vorangehenden Ausführungsform entsprechend dem in Fig. 2i dargestellten Verfahrensschritt wiederum eine Ausbildung der Durchbrechungen 11 zur Freilegung der Kontakte 6 des elektronischen Bauteils 4. Neben der Ausbildung der Durchbrechungen bzw. Löcher 11 in der isolierenden Schicht 1 erfolgt entsprechend der Ausbildung bzw. Positionierung der zusätzlichen Durchbrechung 20 in der leitenden Schicht 2 auch eine Ausbildung einer zusätzlichen Durchbrechung 21 in dem isolierenden Material 18, in welchem der elektronische Bauteil 4 eingebettet ist.
Die Herstellung der Durchbrechung bzw. Löcher 11 in der isolierenden Schicht 1 zur Freilegung der Kontakte 6 des elektronischen Bauteils 4 kann ähnlich wie bei der vorausgehenden Ausführungsform wiederum durch Einsatz eines CO2-Lasers in rascher und günstiger Weise erfolgen. Durch Auswahl der Abmessungen des CO2-Lasers kann bei entsprechender Größe desselben auch die eine vergleichsweise größere Abmessung aufweisende zusätzliche Durchbrechung 21 in einem gemeinsamen Arbeitsschritt hergestellt werden.
In Fig. 2j ist darüber hinaus angedeutet, daß nach der Herstellung der Durchbrechungen 11 bzw. 21 anstelle der in Fig. 1g angedeuteten Ausbildung einer leitenden Schicht 13 unmittelbar ein Aufbau einer zusätzlichen leitenden Schicht 22 zur Kontaktierung der Kontakte 6 des elektronischen Bauteils 4 als auch unter Ausbildung einer Durchkontaktierung 23 in dem Bereich der hergestellten zusätzlichen Durchbrechung 21 eine Kontaktierung mit einer an der gegenüberliegenden Seite zusätzlich angeordneten leitenden Schicht 24 erfolgt. Diese zusätzliche leitende Schicht 22 bzw. 24 sowie die vorab hergestellte leitende Schicht 19 werden einer zusätzlichen Strukturierung unterworfen, wie dies durch Ausnehmungen bzw. Durchbrechungen 25 angedeutet ist.
Die Möglichkeit der Ausbildung der wenigstens einen zusätzlichen Durchbrechung 20 oder 21 sowohl in der leitenden Schicht 2 als auch in der isolierenden Schicht 1 sowie dem isolierenden
Material 18 der Ummantelung erlaubt eine Anordnung bzw. Ausbildung einer derartigen
Durchkontaktierung 23 nicht nur im Rahmen der Herstellung einer Kontaktierung mit den
Kontakten 6 des elektronischen Bauteils 4, sondern auch unter Einhaltung geringerer Abstände zu dem elektronischen Bauteil 4, als dies nach einer Fertigstellung der Leiterplatte in nach- folgenden getrennten Verfahrensschritten bei einer insbesondere mechanischen Herstellung derartiger Löcher bzw. Durchbrechungen zur Herstellung einer Durchkontaktierung möglich wäre.
Anstelle der Heranziehung der wenigstens einen zusätzlichen Durchbrechung 20 sowie 21 sowohl in der leitenden Schicht 2 als auch in der isolierenden Schicht 1 für eine nachfolgende
Ausbildung einer Durchkontaktierung kann eine derartige zusätzliche Durchbrechung 20 bzw. 21 auch zur Bereitstellung bzw. Begrenzung der Konturen eines Leiterplattenelements herangezogen werden, in welchem der elektronische Bauteil 4 integriert ist, wie dies schematisch in Fig. 6 angedeutet ist.
Durch Ausbildung der zusätzlichen Durchbrechungen 20 oder 21 in einem im wesentlichen gemeinsamen Arbeitsschritt mit der Herstellung der Durchbrechungen bzw. Löcher 8 bzw. 11 sowohl in der leitenden Schicht 2 als auch in der isolierenden Schicht 1 kann auch bei der Herstellung der Kontur der Leiterplatte eine entsprechende Erhöhung der Präzision unter Ein- haltung verringerter Prozeßtoleranzen und somit insgesamt eine Miniaturisierung des herzustellenden Leiterplattenelements erzielt werden.
Bei der schematischen Darstellung gemäß Fig. 6 ist angedeutet, daß zur Herstellung der Kontur des Leiterplattenelements, in welches der Bauteil 4 eingebettet ist, die zusätzlichen Durchbre- chungen 20 bzw. 21 mit Ausnahme von Sollbruchstellen 33 für eine vorübergehende Verankerung bzw. Festlegung im wesentlichen eine durchgehende Linie darstellen, welche den elektronischen Bauteil 4 umgibt. Zur Vereinfachung der Darstellung von Fig. 6 sind hiebei keinerlei Strukturierungen der leitenden Schicht 2 dargestellt bzw. angedeutet. Durch Ausbildung der Kontur durch Herstellung der wenigstens einen weiteren Durchbrechung 20 bzw. 21 kann unter Verbesserung der Ausnutzung der zur Verfügung stehenden Fläche eine weitere Miniaturisierung eines derartigen Leiterplattenelements 31 erzielt werden.
Auch bei der in Fig. 2 dargestellten Ausführungsform kann das isolierende Material 1 von einem insbesondere eine Haftung zwischen der leitenden Schicht 2 und dem den Bauteil 4 umgebenden Material 8 bzw. den einzelnen Schichten bzw. Lagen 16 und 17 unterstützenden bzw. fördernden Material gebildet sein.
In Fig. 3 ist in gegenüber den vorangehenden Figuren vergrößertem Maßstab eine abge- wandelte Ausführungsform eines wiederum mit 10 bezeichneten Laminats dargestellt, wobei neben der isolierenden Schicht 1, der leitenden bzw. leitfähigen Schicht 2 sowie einer Schutzschicht 3 eine zusätzliche Trägerschicht 26 vorgesehen ist. Die Trägerschicht 26 ist beispielsweise von einem metallischen Blech gebildet, so daß eine derartige Trägerschicht bzw. ein derartiges metallisches Blech 26 beispielsweise während des in Fig. 2e und 2f dargestellten Laminier- bzw. Preßvorgangs unmittelbar als Preßblech eingesetzt werden kann, wobei ein derartiges Trägerblech 26 eine entsprechend ausreichend hohe mechanische Festigkeit aufweist. Derart kann auch ein entsprechender Schutz insbesondere der leitenden Schicht 2, welche gegebenenfalls eine vergleichsweise geringe Dicke von 50 μm oder weniger aufweist, insbesondere während Bestückungsvorgängen vor der Herstellung der Löcher bzw. Durch- brechungen 8 bzw. 11 zur Kontaktierung der Kontakte 6 des elektronischen Bauteils 4 zur Verfügung gestellt werden.
Bei der in Fig. 4 dargestellten abgewandelten Ausführungsform entsprechen die in Fig. 4a bis 4d dargestellten Schritte den in Fig. 1a bis 1d dargestellten Schritten, so daß eine neuerliche Beschreibung dieser Schritte nicht vorgenommen wird.
Bei dem in Fig. 4e dargestellten Verfahrensschritt erfolgt im Rahmen einer Vorbehandlung der leitenden bzw. leitfähigen Schicht 2 nach Entfernung der Träger- bzw. Schutzschicht 3 eine Aufbringung einer Kupferoxidschicht 27, welche gegebenenfalls durch eine weitere organische oder metallorganische Schicht abgedeckt ist, welche jedoch nicht getrennt dargestellt ist.
Nach einer derartigen Vorbehandlung bzw. Aufbringung einer zusätzlichen Schicht 27 auf der leitenden bzw. leitfähigen Schicht 2 erfolgt eine Ausbildung von Löchern bzw. Durchbrechungen 8 und 11 entsprechend den Kontakten 6 des elektronischen Bauteils 4 sowohl in der leitenden Schicht 2 sowie der darauf angeordneten zusätzlichen Schicht 27 als auch der isolierenden Schicht 1 in einem gemeinsamen Arbeitsschritt, wobei hiefür, wie dies in Fig. 4f dargestellt ist, ein Laser entsprechend dem schematischen CO2-Laser 32 zum Einsatz gelangt. Durch Vorsehen der zusätzlichen bzw. Vorbehandlungsschicht 27 auf der leitenden bzw. leitfähigen Schicht 2 kann somit unter Einsatz eines CO2-Lasers 32 eine entsprechende Ausbildung der Durchbrechungen bzw. Löcher 8 und 11 entsprechend den Kontakten 6 des elektronischen Bauteils 4 in einem gemeinsamen Arbeitsschritt erfolgen.
Zur Bereitstellung der auch für die Herstellung der Löcher bzw. Durchbrechungen 8 in der leitenden Schicht erforderlichen Leistung bei Verwendung eines CO2-Lasers 32 wird eine gegenüber dem Einsatz eines CO2-Lasers 12 lediglich zur Entfernung der isolierenden Schicht, wie sie unter Bezugnahme auf Fig. 1 im Detail erörtert wurde, eine erhöhte Pulsdauer von wenigstens 200 μs, beispielsweise etwa 285 μs vorgeschlagen. Durch Einsatz einer derart verlängerten Pulsdauer kann mit einer verringerten Anzahl von Pulsen von beispielsweise 5 und insbesondere 2 Pulsen das Auslangen gefunden werden, um die Löcher bzw. Durchbrechungen 8 und 11 sowohl in der leitenden Schicht 2 als auch der daran angebrachten Vorbehandlungsschicht 27 und der isolierenden Schicht 1 zur Freilegung der Kontakte 6 des Bauteils 4 zur Verfügung zu stellen.
Nach einer derartigen Herstellung der Löcher bzw. Durchbrechungen 8 sowie 11 in der leitenden Schicht 2 als auch in der isolierenden Schicht 1 erfolgt eine Entfernung der zusätzlichen bzw. Vorbehandlungsschicht 27 beispielsweise durch einen Ätzschritt, wie dies in Fig. 4g angedeutet ist.
Die Ausbildung einer zusätzlichen leitenden bzw. leitfähigen Schicht 13 entsprechend der Darstellung von Fig. 4h entspricht wiederum dem in Fig. 1g dargestellten Verfahrensschritt.
Nachfolgend kann eine weitere Strukturierung vorgenommen werden, wie dies beispielsweise in Fig. 1h bis 1j angedeutet ist.
Für eine nachfolgende Strukturierung wird entweder eine eine entsprechende Dicke aufweisende leitende Schicht 2 des Laminats 10 eingesetzt oder es kann, wobei dies zur Vereinfachung nicht näher dargestellt ist, zur Erzielung der erforderlichen Schichtdicke für die herzustellende leitende bzw. leitfähige Struktur, beispielsweise in Form von Leiterbahnen auf der leitenden bzw. leitfähigen Schicht 2 des Laminats 10, eine entsprechende zusätzliche leitende bzw. leitfähige Schicht aufgebracht bzw. ausgebildet werden.
Bei der Darstellung gemäß Fig. 5 entsprechen die Verfahrensschritte gemäß den Fig. 5a bis 5f wiederum den Schritten gemäß Fig. 1a bis 1f, so daß eine detaillierte Beschreibung derselben nicht neuerlich vorgenommen wird. Zur Herstellung einer Kontaktierung der Kontakte 6 des integrierten Bauteils 4 erfolgt ein chemisches Verkupfern, wie dies in Fig. 5g angedeutet ist, wobei eine derartige zusätzliche leitende Schicht zur Kontaktierung der Bauteile 6 des Bauteils 4 wiederum mit 13 bezeichnet wird.
In einem nachfolgenden Verfahrensschritt gemäß Fig. 5h erfolgt wiederum eine Aufbringung einer Maske in Form eines Photoresists 28, worauf gemäß dem in Fig. 5i dargestellten Verfahrensschritt beispielsweise Leiterzüge durch ein sogenanntes Plating im Rahmen eines semiadditiven Verfahrens hergestellt werden, wobei die Leiterzüge mit 30 angedeutet sind.
Entsprechend dem in Fig. 5j dargestellten Verfahrensschritt erfolgt eine Freilegung der Leiterzüge 30 durch ein Entfernen des Photoresists 28, so daß insgesamt eine Strukturierung erzielt wird, worauf anschließend in Übereinstimmung mit den Leiterzügen 30 gemäß dem in Fig. 5k dargestellten Verfahrensschritt beispielsweise durch ein Flash-Etching auch eine Entfernung von Teilbereichen der leitenden bzw. leitfähigen dünnen Kupferschicht 2 erfolgt, so daß insgesamt eine Strukturierung der von den Schichten 2 und 30 gebildeten leitenden bzw. leitfähigen Schicht zur Verfügung gestellt wird.
Auch bei den in Fig. 4 und 5 dargestellten abgewandelten Verfahren kann ebenso wie bei der Ausführungsform gemäß Fig. 2 zusätzlich zu der Kontaktierung des integrierten Bauteils wenigstens eine weitere Durchbrechung 20 bzw. 21 zur nachfolgenden Herstellung einer Durch- kontaktierung 23 oder zur Bereitstellung der Kontur des Leiterplattenelements 31 zur Verfügung gestellt werden, wie dies unter Bezugnahme auf Fig. 2 sowie Fig. 6 im Detail erörtert worden ist.

Claims

O "3PATENTANSPRÜCHE :
1. Verfahren zur Integration eines elektronischen Bauteils (4) in eine Leiterplatte, wobei auf einem wenigstens aus einer leitenden bzw. leitfähigen Schicht (2) und einer nicht-leitenden bzw. isolierenden Schicht (1) gebildeten Laminat der elektronische Bauteil (4) mit zu der isolierenden Schicht (1) gerichteten Kontakten (6) auf dieser festgelegt wird, dadurch gekennzeichnet, daß nach der Festlegung des Bauteils (4) auf der isolierenden Schicht (1) Löcher bzw. Durchbrechungen (8, 11) in der leitenden Schicht (2) und in der isolierenden Schicht (2) entsprechend den Kontakten (6) des Bauteils (4) ausgebildet werden und anschließend eine Kontaktierung der Kontakte (6) mit der leitenden Schicht (2) erfolgt.
2. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, daß der elektronische Bauteil (4) nach dem Festlegen an der isolierenden Schicht (1) in an sich bekannter Weise von einem iso- lierenden Material (7, 16, 17, 18), insbesondere wenigstens einer Prepreg-Folie und/oder einem Harz umgeben bzw. ummantelt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Ummantelung (7, 18) des elektronischen Bauteils (4) durch einen Preß- bzw. Laminiervorgang einer Mehrzahl von iso- lierenden Schichten (16, 17) vorgenommen wird.
4. Verfahren nach Anspruch 1 , 2 oder 3, dadurch gekennzeichnet, daß der elektronische Bauteil (4) auf der isolierenden Schicht (1) in an sich bekannter Weise mittels eines Klebers (5) festgelegt wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß ein thermisch leitendes bzw. leitfähiges Klebematerial, beispielsweise Kleber oder Klebestreifen (5) verwendet wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Löcher bzw. Durchbrechungen (8) in der leitenden Schicht (2) durch einen Bohrvorgang, insbesondere ein
Laserbohren, oder einen Ätzvorgang ausgebildet werden.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Ausbildung der Löcher bzw. Durchbrechungen (8, 11) in der leitenden Schicht (2) und in der isolierenden Schicht (2) nach der Festlegung des Bauteils (4) in getrennten Verfahrensschritten vorgenommen wird. (Fig. 1 , 2, 5)
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß bei getrennter Ausbildung der Löcher bzw. Durchbrechungen (8) in der leitenden Schicht (2) ein UV-Laser verwendet wird.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Löcher bzw. Durchbrechungen (11) in der isolierenden Schicht (1) durch einen Laser, insbesondere einen CO2-Laser (12, 32) ausgebildet werden.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß bei getrennter Ausbildung der Löcher bzw. Durchbrechungen (11) in der isolierenden Schicht (1) ein Laserstrahl (12) eingesetzt wird, dessen Abmessung bzw. Durchmesser die lichte Weite der Löcher bzw. Durchbrechungen (11) in der leitenden Schicht (2) übersteigt.
11. Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß zur getrennten Ausbildung der Löcher bzw. Durchbrechungen (11) in der isolierenden Schicht (2) ein Laser (12), insbesondere gepulster CO2-Laser, mit einer Leistung von 0,1 bis 75 W, insbesondere von 0,1 bis 7 W, für einen Zeitraum bzw. eine Pulslänge von 0,1 bis 20 μs eingesetzt wird.
12. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Löcher bzw. Durchbrechungen (8, 11) in der leitenden Schicht (2) und in der isolierenden Schicht (1) in einem gemeinsamen Verfahrensschritt unter Einsatz eines CO2-Lasers (32) nach einer Vorbehandlung (27) der leitenden Schicht (2) ausgebildet werden.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß als Vorbehandlung der leitenden Schicht eine Kupferoxidschicht (27) auf der leitenden Schicht (2) ausgebildet wird, welche insbesondere durch eine zusätzliche organische oder metallorganische Schicht abgedeckt wird.
14. Verfahren nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß zur Entfernung der leitenden Schicht (2) als auch isolierenden Schicht (1) in einem gemeinsamen Verfahrensschritt eine Pulsdauer des CO2-Lasers (32) von wenigstens 200 μs, insbesondere wenigstens 250 μs und eine Pulsanzahl von maximal 5, insbesondere maximal 3 Pulsen gewählt werden.
15. Verfahren nach Anspruch 12, 13 oder 14, dadurch gekennzeichnet, daß die als Vorbehandlung der leitenden Schicht (2) aufgebrachte zusätzliche Schicht (27) nach Ausbildung der Löcher bzw. Durchbrechungen (8, 11) und vor weiteren Bearbeitungsschritten insbesondere durch einen Ätzschritt entfernt wird.
16. Verfahren nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, daß vor der Festlegung des Bauteils (4) an der isolierenden Schicht (1) wenigstens eine Markierung (15) zumindest in der isolierenden Schicht (1) für eine Registrierung bzw. Ausrichtung des Bauteils (4) auf der isolierenden Schicht (1) ausgebildet wird.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß die wenigstens eine Markierung (15) von einer sowohl die isolierende Schicht (1) als auch die leitende Schicht (2) durchdringenden Bohrung bzw. Durchbrechung gebildet wird.
18. Verfahren nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, daß zusätzlich zur Ausbildung von Löchern bzw. Durchbrechungen (8) in der leitenden Schicht (2) und der nichtleitenden Schicht (1) entsprechend den Kontakten (6) des Bauteils (4) wenigstens eine weitere Durchbrechung (20, 21) außerhalb des Bereichs der Festlegung des Bauteils (4) an dem Laminat (10) zur Ausbildung einer zusätzlichen Durchbrechung zur Herstellung einer nach- folgenden Durchkontaktierung (23) und/oder zur Herstellung der Kontur eines Leiterplattenelements (31) ausgebildet wird.
19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß die zusätzliche Durchbrechung (20, 21) in Bezug zu der vorab hergestellten Markierung (15) ausgebildet wird.
20. Verfahren nach Anspruch 18 oder 19, dadurch gekennzeichnet, daß zur Ausbildung der Durchbrechung (20, 21) für die Durchkontaktierung (23) und/oder Kontur der bzw. die für die Ausbildung der Durchbrechungen bzw. Löcher (8, 11) in der leitenden und isolierenden Schicht (1 , 2) vorgesehene(n) Laserstrahl(en) (9, 12, 32) verwendet wird bzw. werden.
21. Verfahren nach einem der Ansprüche 1 bis 20, dadurch gekennzeichnet, daß wenigstens eine Träger- bzw. Schutzschicht (3, 26) an der leitenden Schicht (2) an der von der isolierenden Schicht (1) abgewandten Oberfläche vor der Festlegung des Bauteils (4) vorgesehen wird, welche vor der Ausbildung der Löcher bzw. Durchbrechungen (8) in der leitenden Schicht (2) ins- besondere nach einer Ummantelung (7, 18) des Bauteils (4) wiederum entfernt wird.
22. Verfahren nach Anspruch 21 , dadurch gekennzeichnet, daß eine Träger- bzw. Schutzschicht (26) von einem metallischen Blech oder Polymer gebildet wird.
23. Verfahren nach einem der Ansprüche 1 bis 22, dadurch gekennzeichnet, daß die zum Bauteil (4) gewandte isolierende Schicht (1) von einer die Haftung zwischen der leitenden Schicht (2) und dem den Bauteil (4) umgebenden Material (7, 16, 17, 18) verbessernden Schicht, beispielsweise einer metallorganischen Schicht oder einer Har∑schicht oder dgl. gebildet wird.
24. Verfahren nach einem der Ansprüche 1 bis 23, dadurch gekennzeichnet, daß die leitende Schicht (13, 22) zur Kontaktierung der Kontakte (6) des Bauteils (4) und/oder die leitende Schicht (2) des Laminats (10) zur Ausbildung einer leitenden Struktur durch ein semiadditives oder subtraktives Verfahren aufgebracht und/oder strukturiert wird. (Fig. 1 , 5)
PCT/AT2009/000418 2008-10-30 2009-10-28 Verfahren zur integration eines elektronischen bauteils in eine leiterplatte WO2010048653A2 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN200980143054.0A CN102204418B (zh) 2008-10-30 2009-10-28 用于将电子部件集成到印制电路板中的方法
EP09748690.6A EP2342958B1 (de) 2008-10-30 2009-10-28 Verfahren zur integration eines elektronischen bauteils in eine leiterplatte
JP2011533484A JP5833926B2 (ja) 2008-10-30 2009-10-28 電子構成部品をプリント回路基板に組み込むための方法
US13/125,885 US8914974B2 (en) 2008-10-30 2009-10-28 Method for integrating an electronic component into a printed circuit board

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
AT0061908U AT12316U1 (de) 2008-10-30 2008-10-30 Verfahren zur integration eines elektronischen bauteils in eine leiterplatte
ATGM619/2008 2008-10-30
ATGM529/2009 2009-08-25
AT5292009 2009-08-25

Publications (2)

Publication Number Publication Date
WO2010048653A2 true WO2010048653A2 (de) 2010-05-06
WO2010048653A3 WO2010048653A3 (de) 2011-03-03

Family

ID=41572549

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/AT2009/000418 WO2010048653A2 (de) 2008-10-30 2009-10-28 Verfahren zur integration eines elektronischen bauteils in eine leiterplatte

Country Status (6)

Country Link
US (1) US8914974B2 (de)
EP (1) EP2342958B1 (de)
JP (1) JP5833926B2 (de)
KR (1) KR20110076979A (de)
CN (1) CN102204418B (de)
WO (1) WO2010048653A2 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012003603A1 (de) * 2012-02-21 2013-08-22 Giesecke & Devrient Gmbh Elektronisches Modul und portabler Datenträger mit elektronischem Modul
EP2705735A2 (de) * 2011-05-03 2014-03-12 LG Innotek Co., Ltd. Verfahren zur herstellung einer bestückten leiterplatte
WO2015000007A1 (de) * 2013-07-04 2015-01-08 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Verfahren zum ankontaktieren und umverdrahten eines in einer leiterplatte eingebetteten elektronischen bauteils
EP3091822A1 (de) * 2015-05-08 2016-11-09 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Verfahren zur herstellung eines elektronischen moduls sowie zugehöriges elektronisches modul
US20170092630A1 (en) * 2015-09-24 2017-03-30 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Connection system for electronic components
US11049540B2 (en) 2017-06-09 2021-06-29 Micron Technology, Inc. Time-based access of a memory cell
US11217292B2 (en) 2017-06-09 2022-01-04 Micron Technology, Inc. Time-based access of a memory cell

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5833926B2 (ja) * 2008-10-30 2015-12-16 アーテー・ウント・エス・オーストリア・テヒノロギー・ウント・ジュステームテッヒニク・アクチェンゲゼルシャフトＡｔ ＆ Ｓ Ａｕｓｔｒｉａ Ｔｅｃｈｎｏｌｏｇｉｅ ＆ Ｓｙｓｔｅｍｔｅｃｈｎｉｋ Ａｋｔｉｅｎｇｅｓｅｌｌｓｃｈａｆｔ 電子構成部品をプリント回路基板に組み込むための方法
AT513047B1 (de) * 2012-07-02 2014-01-15 Austria Tech & System Tech Verfahren zum Einbetten zumindest eines Bauteils in eine Leiterplatte
EP2897447A4 (de) * 2012-09-11 2016-05-25 Meiko Electronics Co Ltd Verfahren zur herstellung eines substrats mit einer eingebetteten komponente und in diesem verfahren hergestelltes substrat mit einer eingebetteten komponente
JP6033878B2 (ja) * 2012-09-26 2016-11-30 株式会社メイコー 部品内蔵基板の製造方法
CN104617033B (zh) * 2013-11-05 2018-09-14 中芯国际集成电路制造(上海)有限公司 晶圆级封装方法
CN105934823A (zh) 2013-11-27 2016-09-07 At&S奥地利科技与系统技术股份公司 印刷电路板结构
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
JP2015130443A (ja) * 2014-01-08 2015-07-16 富士通株式会社 部品内蔵基板の製造方法
DE102014101366B3 (de) 2014-02-04 2015-05-13 Infineon Technologies Ag Chip-Montage an über Chip hinausstehender Adhäsions- bzw. Dielektrikumsschicht auf Substrat
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
US10330266B2 (en) * 2015-01-23 2019-06-25 Signify Holding B.V. LED with thermo-responsive black-body line dimming
TWI733056B (zh) * 2018-09-19 2021-07-11 矽品精密工業股份有限公司 電子封裝件及其製法
CN113498633B (zh) * 2020-01-21 2023-09-15 鹏鼎控股(深圳)股份有限公司 内埋电子元件的电路板及制作方法
CN113207244A (zh) * 2020-02-03 2021-08-03 奥特斯奥地利科技与系统技术有限公司 制造部件承载件的方法及部件承载件

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1111662A2 (de) 1999-12-22 2001-06-27 General Electric Company Gerät und Methode, zur Ausrichtung eines Halbleiterchips zu einem Verbindungsmetall auf einem flexiblen Substrat, und Produkt daraus
FR2822338A1 (fr) 2001-03-14 2002-09-20 Sagem Procede pour connecter electriquement des plots de contact d'un composant microelectronique directement a des pistes de circuits imprimes, et plaque a circuits imprimes ainsi constituee
WO2003065778A1 (en) 2002-01-31 2003-08-07 Imbera Electronics Oy Method for embedding a component in a base and forming a contact
WO2003065779A1 (en) 2002-01-31 2003-08-07 Imbera Electronics Oy Method for embedding a component in a base
DE19954941C2 (de) 1999-11-16 2003-11-06 Fraunhofer Ges Forschung Verfahren zum Integrieren eines Chips innerhalb einer Leiterplatte
WO2004077902A1 (en) 2003-02-26 2004-09-10 Imbera Electronics Oy Method for manufacturing an electronic module
WO2005104636A1 (en) 2004-04-27 2005-11-03 Imbera Electronics Oy Electronics module and method for manufacturing the same
WO2006056643A2 (en) 2004-11-26 2006-06-01 Imbera Electronics Oy Method for manufacturing an electronics module
WO2006134216A2 (en) 2005-06-16 2006-12-21 Imbera Electronics Oy Circuit board structure and method for manufacturing a circuit board structure

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4830014A (en) * 1983-05-11 1989-05-16 Nellcor Incorporated Sensor having cutaneous conformance
JPH0227831B2 (ja) * 1984-04-28 1990-06-20 Nippon Denki Hoomu Erekutoronikusu Kk Purintohaisenban
US5224478A (en) * 1989-11-25 1993-07-06 Colin Electronics Co., Ltd. Reflecting-type oxymeter probe
US5490523A (en) * 1994-06-29 1996-02-13 Nonin Medical Inc. Finger clip pulse oximeter
DE19541605C2 (de) * 1995-11-08 1999-06-24 Hewlett Packard Co Sensor und Verfahren für die Durchführung medizinischer Messungen, insbesondere pulsoximetrischer Messungen, am menschlichen Finger
JPH10190234A (ja) * 1996-12-26 1998-07-21 Nippon Carbide Ind Co Inc 多層配線板の製造方法
FI982568A (fi) * 1997-12-02 1999-06-03 Samsung Electro Mech Menetelmä monikerroksisen painetun piirilevyn valmistamiseksi
US6388247B2 (en) * 1998-02-20 2002-05-14 Massachusetts Institute Of Technology Fingernail sensors for measuring finger forces and finger posture
WO1999042800A1 (en) * 1998-02-20 1999-08-26 Massachusetts Institute Of Technology Finger touch sensors and virtual switch panels
ES2181653T5 (es) * 1999-03-23 2006-12-01 Circuit Foil Luxembourg S.A.R.L. Procedimiento para la fabricacion de una tarjeta de circuito impreso multicapa y lamina compuesta para utilizar en el mismo.
TW429735B (en) 1999-05-07 2001-04-11 Unitech Printed Circuit Board Method of making multi-layered circuit board
US6803528B1 (en) * 1999-11-05 2004-10-12 3M Innovative Properties Company Multi-layer double-sided wiring board and method of fabricating the same
JP3716178B2 (ja) * 2000-12-13 2005-11-16 埼玉日本電気株式会社 フレキシブルプリント配線板の製法
JP2003007922A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置の製造方法
JP2003168860A (ja) * 2001-11-30 2003-06-13 Cmk Corp プリント配線板及びその製造方法
JP2003204137A (ja) * 2002-01-09 2003-07-18 Hitachi Via Mechanics Ltd レーザー穴あけ加工方法
JP2004296562A (ja) 2003-03-26 2004-10-21 Sharp Corp 電子部品内蔵基板及びその製造方法
FI115601B (fi) * 2003-04-01 2005-05-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
TWI237883B (en) * 2004-05-11 2005-08-11 Via Tech Inc Chip embedded package structure and process thereof
US7410307B2 (en) * 2004-06-04 2008-08-12 Finisar Corporation Modular optical device package compatible with multiple fiber connectors
JP2007019268A (ja) * 2005-07-07 2007-01-25 Toshiba Corp 配線基板、この配線基板を内蔵した電子機器、およびこの配線基板の製造方法
US20080091121A1 (en) * 2006-03-31 2008-04-17 Yu Sun System, method and apparatus for detecting a force applied to a finger
KR100730782B1 (ko) * 2006-04-13 2007-06-20 (주)인터플렉스 Ｕｖ-ｃｏ２레이저를 이용한 연성회로기판 제조방법
TWI318792B (en) * 2006-09-19 2009-12-21 Phoenix Prec Technology Corp Circuit board structure having embedded semiconductor chip and fabrication method thereof
US8190225B2 (en) * 2006-09-22 2012-05-29 Nellcor Puritan Bennett Llc Medical sensor for reducing signal artifacts and technique for using the same
US20090166065A1 (en) * 2008-01-02 2009-07-02 Clayton James E Thin multi-chip flex module
JP5833926B2 (ja) * 2008-10-30 2015-12-16 アーテー・ウント・エス・オーストリア・テヒノロギー・ウント・ジュステームテッヒニク・アクチェンゲゼルシャフトＡｔ ＆ Ｓ Ａｕｓｔｒｉａ Ｔｅｃｈｎｏｌｏｇｉｅ ＆ Ｓｙｓｔｅｍｔｅｃｈｎｉｋ Ａｋｔｉｅｎｇｅｓｅｌｌｓｃｈａｆｔ 電子構成部品をプリント回路基板に組み込むための方法
US8329493B2 (en) * 2009-03-20 2012-12-11 University Of Utah Research Foundation Stretchable circuit configuration
US8984747B2 (en) * 2011-04-05 2015-03-24 Electronics And Telecommunications Research Institute Method for manufacturing fabric type circuit board
US9018532B2 (en) * 2011-06-09 2015-04-28 Multi-Fineline Electronix, Inc. Stretchable circuit assemblies
KR101555211B1 (ko) * 2011-10-05 2015-09-25 한국전자통신연구원 직물 회로 기판 및 이의 제조 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19954941C2 (de) 1999-11-16 2003-11-06 Fraunhofer Ges Forschung Verfahren zum Integrieren eines Chips innerhalb einer Leiterplatte
EP1111662A2 (de) 1999-12-22 2001-06-27 General Electric Company Gerät und Methode, zur Ausrichtung eines Halbleiterchips zu einem Verbindungsmetall auf einem flexiblen Substrat, und Produkt daraus
FR2822338A1 (fr) 2001-03-14 2002-09-20 Sagem Procede pour connecter electriquement des plots de contact d'un composant microelectronique directement a des pistes de circuits imprimes, et plaque a circuits imprimes ainsi constituee
WO2003065778A1 (en) 2002-01-31 2003-08-07 Imbera Electronics Oy Method for embedding a component in a base and forming a contact
WO2003065779A1 (en) 2002-01-31 2003-08-07 Imbera Electronics Oy Method for embedding a component in a base
WO2004077902A1 (en) 2003-02-26 2004-09-10 Imbera Electronics Oy Method for manufacturing an electronic module
WO2005104636A1 (en) 2004-04-27 2005-11-03 Imbera Electronics Oy Electronics module and method for manufacturing the same
WO2006056643A2 (en) 2004-11-26 2006-06-01 Imbera Electronics Oy Method for manufacturing an electronics module
WO2006134216A2 (en) 2005-06-16 2006-12-21 Imbera Electronics Oy Circuit board structure and method for manufacturing a circuit board structure

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HESSLING M ET AL.: "Laser Praxis", 1 October 2001, CARL HANSER VERLAG, article "Präzise Löcher Laserbohren von Mikrovias in Leiterplatten", pages: 14 - 16

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10349519B2 (en) 2011-05-03 2019-07-09 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same
EP2705735A2 (de) * 2011-05-03 2014-03-12 LG Innotek Co., Ltd. Verfahren zur herstellung einer bestückten leiterplatte
EP2705735A4 (de) * 2011-05-03 2014-11-26 Lg Innotek Co Ltd Verfahren zur herstellung einer bestückten leiterplatte
DE102012003603A1 (de) * 2012-02-21 2013-08-22 Giesecke & Devrient Gmbh Elektronisches Modul und portabler Datenträger mit elektronischem Modul
US10645816B2 (en) 2013-07-04 2020-05-05 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for contacting and rewiring an electronic component embedded into a printed circuit board
WO2015000007A1 (de) * 2013-07-04 2015-01-08 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Verfahren zum ankontaktieren und umverdrahten eines in einer leiterplatte eingebetteten elektronischen bauteils
US11570904B2 (en) 2013-07-04 2023-01-31 At&S Austria Technologie & Systemtechnik Method for contacting and rewiring an electronic component embedded into a printed circuit board
US10283680B2 (en) 2015-05-08 2019-05-07 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for the production of an electronic module having an electronic component embedded therein
EP3091822A1 (de) * 2015-05-08 2016-11-09 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Verfahren zur herstellung eines elektronischen moduls sowie zugehöriges elektronisches modul
US20170092630A1 (en) * 2015-09-24 2017-03-30 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Connection system for electronic components
US9698130B2 (en) * 2015-09-24 2017-07-04 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Connection system for electronic components
US11049540B2 (en) 2017-06-09 2021-06-29 Micron Technology, Inc. Time-based access of a memory cell
US11217292B2 (en) 2017-06-09 2022-01-04 Micron Technology, Inc. Time-based access of a memory cell
US11264074B2 (en) 2017-06-09 2022-03-01 Micron Technology, Inc. Time-based access of a memory cell
US11735244B2 (en) 2017-06-09 2023-08-22 Micron Technology, Inc. Time-based access of a memory cell

Also Published As

Publication number Publication date
WO2010048653A3 (de) 2011-03-03
JP5833926B2 (ja) 2015-12-16
US20110203107A1 (en) 2011-08-25
EP2342958B1 (de) 2020-06-17
JP2012507154A (ja) 2012-03-22
EP2342958A2 (de) 2011-07-13
KR20110076979A (ko) 2011-07-06
US8914974B2 (en) 2014-12-23
CN102204418A (zh) 2011-09-28
CN102204418B (zh) 2016-05-18

Similar Documents

Publication Publication Date Title
EP2342958B1 (de) Verfahren zur integration eines elektronischen bauteils in eine leiterplatte
EP2668835B1 (de) Verfahren zur integration eines elektronischen bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt
EP2286644B1 (de) Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte
EP2260683B1 (de) Verfahren zur herstellung einer elektronischen baugruppe
EP2119330B1 (de) Verfahren zum herstellen einer starr-flexiblen leiterplatte
WO2010048654A1 (de) Verfahren zur integration eines elektronischen bauteils in eine leiterplatte
WO2013029073A1 (de) Verfahren zur integration eines bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
WO2013123534A1 (de) Verfahren zur herstellung einer leiterplatte und verwendung eines derartigen verfahrens
EP2153707B1 (de) Verfahren zur herstellung einer elektronischen baugruppe
WO2013029074A1 (de) Verfahren zur integration eines bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
DE60116744T2 (de) Verfahren zur herstellung eines elektrischen verbindungselements und elektrisches verbindungselement
EP2513957A2 (de) Verfahren zur herstellung einer elektronischen baugruppe und elektronische baugruppe
WO2007131256A2 (de) Verfahren zum festlegen eines elektronischen bauteils auf einer leiterplatte sowie system bestehend aus einer leiterplatte und wenigstens einem elektronischen bauteil
WO2003078353A1 (de) Verfahren zum herstellen eines metal-keramik-subtrats, vorzugsweise eines kupfer-keramik-substrats
EP2280592B1 (de) Ausbilden einer Kontaktfläche auf einer Leiterplatte
EP1731007B1 (de) Multilayer-leiterplatte sowie verfahren zum herstellen einer solchen
WO2008119586A1 (de) Verfahren zur herstellung einer elektronischen baugruppe sowie elektronische baugruppe
DE19705003A1 (de) Bi- oder Multilayeranordnung
DE112019005093T5 (de) Laminierung mit umgedrehtem leiter-patch für die erzeugung eines substrats mit ultrafeinen leitungen
DE102007036046A1 (de) Planares elektronisches Modul

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980143054.0

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 13125885

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20117009747

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2011533484

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2009748690

Country of ref document: EP