


Mikrocode: Steuersprache für Automaten zum Rechnen und Testen

Dr. Martin Perner, 0/1-SimWare, München

- Teil I: Einführung in den Mikrocode
 - Motivation
 - eLearning-Tool: Mikrocodesimulator „MikroSim“
 - MikroSim als virtuelle Applikation
 - Lernziele und Lehrpotenzial von MikroSim
- Teil II: Applikationsrelevanz
 - Evolution der Rechenautomaten
 - Bedeutung des Mikrocodes: Gestern - und heute“?“
- Teil III: Mikrocode zum Testen von Schaltkreisen
 - Einsatz von Testautomaten (BIST) in der Halbleiterfertigung
 - Mikrosteuercode für BIST-Automaten

Dr. Martin Perner
0/1-SimWare

info@mikrocodesimulator.de
www.mikrocodesimulator.de




Motivation: Bedeutung des Mikrocodes

- Programmierung als Schaltersteuerung auf niedrigstem Hardware-Niveau
- Ermöglicht flexible Anpassung von Automatensteuerungen
- Änderung und Optimierung von Steuerabläufen ohne Redesign möglich
- Kompromiss zwischen schneller und fixierter Hardware-Implementierung und langsamerer aber flexibler Steuer-Codebearbeitung
- Mikrocodesimulator MikroSim vermittelt ein Gefühl dafür

Dr. Martin Perner
0/1-SimWare

info@mikrocodesimulator.de
www.mikrocodesimulator.de



Mikrocode für einen virtuellen Rechenautomat

Der virtuelle Rechenautomat „MikroSim“

... visualisiert eine taktweise und phasenweise Abarbeitung von Schaltvorgängen ...

... beschrieben durch seine Steuersprache: den „Mikrocode“.


Beispiel:
„INC R0“ als 49Bit-Mikrocode

Mikrocode-Anweisung in Phase 1:			Mikrocode 000H @ 0 MC/s				
Md	MCNext	ALU-FC	X-Bus	Y-Bus	Z-Bus	IO-Schalter	Byte
00	000000	0000110	00000000	00000001	00000001	00000000	00

Rechnen mit FC(110b): $Z=Y+1$

Holen: $Y=R0$

Bringen: $R0=Z$



Von der Mikrocode-Liste zum Maschinenprogramm

Mikrocode-Liste: 1024 x 49 Bit

Mikrocode-ROM Tabelle:

000H:	01 00 0000 0100110 00000000 00000001 11111111 10000000 00	CPU-Reset
001H:	01 00 0000 0000110 00000000 00000001 00000001 00000001 00	CPU-Reset
002H:	01 00 0000 0110001 00000000 00000001 00000001 00000000 00	CPU-Reset
003H:	01 00 0000 0001100 00000000 00000001 00000000 00000000 00	CPU-Reset
004H:	01 00 0000 0000101 00000000 10000000 00000000 10000000 00	Load-Inc-Execu
005H:	11 00 0000 0000110 00000000 00000000 10000000 10001001 00	Load-Inc-Execu
006H:	00 00 0000 0000000 00000000 00000000 00000000 00000000 00	Load-Inc-Execu

Mikrocode-Adressteuerung

Mikrocode-Anweisung in Phase 1 - 2 - 3:

Md MCNext ALU-FC X-Bus

Mikrocode-Befehlsspeicher

Mode: Lesend (test) ROM

Format: 49 Bit (test) MCAR Adresse

Mikrocode-Adres-Rechner

MCN-Adresse Adresse

MCN MCAR

MCAR := MCAR + 1 + 4 x MCN

Next-MCAR Adresse

Faktor MCOP

(Maske AND CC) >> 0

Maske CC

Maschinenbefehle @ 0 Codes/s

Mnemonic Inhalt

Ablaufplan-Speicher (RAM)

Externes RAM

RAM-Tabelle:

0000H:	02H 02H 02H 02H 03H 03H 03H FFH
0008H:	00H 00H 00H 00H 00H 00H 00H 00H
0010H:	00H 00H 00H 00H 00H 00H 00H 00H
0018H:	00H 00H 00H 00H 00H 00H 00H 00H
0020H:	00H 00H 00H 00H 00H 00H 00H 00H
0028H:	00H 00H 00H 00H 00H 00H 00H 00H
0030H:	00H 00H 00H 00H 00H 00H 00H 00H

0000H 02 02 02 02 03 03 03 FF

Adr.: +00H +01H +02H +03H +04H +05H +06H +07H

Speichern Maschinenebefehle Hilfe Abbrechen



Disassembler-Tabelle: Disassembler

[0000H]=02H:	INC A
[0001H]=02H:	INC A
[0002H]=02H:	INC A
[0003H]=02H:	INC A
[0004H]=03H:	DEC A
[0005H]=03H:	DEC A
[0006H]=03H:	DEC A
[0007H]=FFH:	Break-Point, Halt
[0008H]=00H:	CPU-Reset

Mikrocode-Strukturierung und -Steuerung:

- Mikrocode-Segmente zu mit je 4 Mikrocodes ergeben 256 „Unterprogramme“ (OpCodes)
- OpCode-Ablaufplan im „Externen RAM“ hinterlegt
- Interpreterprogramm in Mikrocode-Sprache für Abarbeitung des Ablaufplans (Maschinenprogramm)

Die virtuelle Applikation „MikroSim“




Lernziele und Lehrpotenzial von MikroSim

- Gespür für Effektivität der Codebearbeitung bzgl. Platzbedarf und optimierte Organisation
- Implementierung von Maschinencodes als Mikrocode-Unterprogramme
- Interpretation von Registerinhalten als Schalterstellung, Binär-, Hexadezimal-, Gleitkomma- oder Dezimal-Zahl
- Gefühl für die Mächtigkeit von ALU-Rechenbefehlen für Schiebe-, Bit-, Logik-, Ganzzahl- oder Gleitkomma-Berechnung
- Bedeutung von mathematischen Coprozessoren
- Strukturierung des RAMs für Programm und Daten (Neumann – Harvard)
- Interaktionsmöglichkeiten mit Hardware (DMA, Interrupt, I2C-Bus, ...)
- Messen der Abarbeitungsgeschwindigkeit in MIPS und FLOPS verglichen zum reellen PC
- Einordnung der Entwicklung der Rechenautomaten auf der eigenen Plattform verglichen mit MikroSim

Dr. Martin Perner
0/1-SimWare

info@mikrocodesimulator.de
www.mikrocodesimulator.de



Evolution der Rechenautomaten

Parallelisierung:


- Rechenoperationsbreite: 4-, 8-, 16-, 32- und 64-Bit
- Aufgabenverteilung mehrerer Rechenpfade einer CPU
- Aufgabenteilung zwischen den Prozessoren
- Aufgabenverarbeitung in mehreren Kernen eines Prozessors

Technische Entwicklung:

- Schalter-Miniaturisierung: Relais – Röhre – Transistor - IC
- Schaltgeschwindigkeit (Takt)
- Strukturverkleinerung (Shrink)
- Bauteilintegration
- ...

Automatensteuerung:

- Compiler-Bau: Sprachen für Automaten (Plankalkül Hochsprache)
- Speicherminiaturisierung (Lochstreifen - Ringkern – DRAM)
- Festplatten (Trommelspeicher - Festplatte)
- Cache-Steuerungsmechanismen
- ...



Bedeutung des Mikrocodes: Gestern - und heute „?“


- **Gestern:**
 - Lochstreifencodes steuern direkt ('50er und '60er)
 - Mikrocode in „CISC“-Rechnern als „BIOS“ für CPUs der '70er und '80er
 - „RISC“ auf dem Vormarsch in den '90ern: Das Interesse am Mikrocode flaut etwas ab
 - Pentium FDIV-Bug bewirkt Revival der flexiblen Mikrocodeprogrammierbarkeit für Bug-Fixes
- **Heute:**
 - Optimierung der Prozessor-Performance über BIOS
 - Wichtig bei Firmware-Update und Bug-Fix
 - Built-In Self-Test (BIST): Mikrocode-gesteuerte Automaten in Produktion und Test vom Wafer bis zur Applikation

Testschritte in der Halbleiterbauelement-Produktion

- **Testschritte:**
 - Wafer-Test
 - Burn-In-Stresstest
 - Baustein-Test
 - Modul-Test
 - Applikations-Test
- **Gründe zur Einführung von Test-Automaten auf dem Silizium:**
 - Einsparung von Kontakt-Pins zur Erhöhung der Testparallelisierung (Auslastung, Kostensenkung)
 - Nachträgliche Konfigurations- und Reparaturmöglichkeiten (e-Fuse, Ausbeutesteigerung)
 - Verfahrenstechnische Herstellungsgründe und Verwendungszweck (Baustein-Test auf Wafer: Known-Good-Die, Modultest: FBDIMM)


Dr. Martin Perner
0/1-SimWare

info@mikrocodesimulator.de
www.mikrocodesimulator.de




FBDIMM-Speicher-Test mit „Mikrocode“

- Ein Fully Buffered DIMM bestehend aus:
 - DDR2 DRAM **Speicherkomponenten**
 - Module-Platine
 - **Zugriffcontroller-Interface** (Advanced Memory Buffer (AMB))




- Applikationsbetrieb:
 - bis zu 8 Module Kanal
 - bis zu 192 Gbyte/System



- Minimale Testbedingung:
 - Spannung (1.8V und 3.3V)
 - Referenztakt (100-400 MHz)
 - Serielles Interface (SMBus/I²C/JTAG)
 - ...und Built-In-Self-Test-Automaten (BIST)


für Speicher (MBIST ●)

und Interface (IBIST ●)




AMB BIST-Automaten für FBDIMM

- Memory BIST (MBIST) beherrscht:
 - AMB Konfiguration
 - DRAM Einzelzugriffe
 - DRAM Konfiguration
 - Datenaugen-Abtastkalibrierung
 - DRAM-Test-Algorithmusauswahl
 - DRAM-Testdurchführung
 - Abfrage des Testergebnis




- Interface BIST (IBIST) beherrscht:
 - AMB Konfiguration
 - IF-Test-Algorithmusauswahl
 - IF-HighSpeed-Testdurchführung
 - Abfrage des Testergebnis




MBIST und IBIST Steuerung erfolgt durch I²C-/SMB-Bus Programmierung Mikrocode-Registern.


Der „Speicher“-Automat




Speicherbaustein




Speicherzugriff



Zustandsdiagramm erlaubter Speicherzugriffe:




Vereinfachter Speicherzugriffsverlauf






Dr. Martin Perner
0/1-SimWare

info@mikrocodesimulator.de
www.mikrocodesimulator.de



Der Speichertest-Automat von MBIST





Mikrocode-Programmierung und Test mit MBIST

Mikrocode-Programmierschritte

1. Modul-Initialisierung
@ Speicher: Power-Up und Bausteinkonfiguration
@ AMB: Einstellung des Speichertyps
2. Timing-Set-Programmierung @ AMB
3. Speicherkanal-Kalibrierung @ AMB
z.B. Datenaugenabtastung
4. Test-Algorithmus Vorbereitung @ AMB
Datenmuster, Address-Sequenz, etc.
5. MBIST Start @ AMB
6. Testabfrage @ AMB

Pass Fail



Mikrocodeprogrammierung über I2C-Bus

WR Cfg-Code

WR Cfg-Code


WR Start-Code

RD Status-Code

WR Cfg-Code

WR Start-Code

RD Status-Code





Mikrocode-Programmierung und Interface-Test mit IBIST

Loop-Back-Test-Methode:



- „Kurzschluss-Sockel“-Test
- Testen des Initialisierungsprotokolls und Selbsttest mit definierten Datenpaketen
- Läuft bei Applikationsgeschwindigkeit (2.4-4.8 Gbit/s)

Mikrocode-Programmierschritte

1. Konfiguration des Datenmusters
2. Konf. der Treiberstärke und Empfängerempfindlichkeit
3. Kalibrierung
4. Starte Datengenerator
5. Warte ~ 100 ms



Mikrocodeprogrammierung über I2C-Bus



Zusammenfassung und Resümee

Teil I: Didaktische Einführung in den Mikrocode


Motivation, Lernziele und Lehrpotenzial des e-Learning-Tools „MikroSim“

Teil II: Applikationsrelevanz des Mikrocodes

Evolution der Rechenautomaten, Bedeutung gestern - und heute “!“

Teil III: Mikrocode zum Testen von Schaltkreisen

Am Beispiel von FBDIMM



Mikrocode als flexible Steuerung von Automaten hat eine öffentlich „wahrgenommene“ Bedeutung für Prozessoren und Großrechner.

„Unbemerkt“ nehmen jedoch unzählige Mikrocode-gesteuerte Automaten im Hintergrund unscheinbaren Einfluss auf Produktion, Test und Anwendung integrierter elektronischer „Bauelemente“.

Doch wir bemerken sie oft erst, wenn sie nicht funktionieren!

Dr. Martin Perner
0/1-SimWare

info@mikrocodesimulator.de
www.mikrocodesimulator.de

