CN101512666A - 非易失性存储器和用于线性估计初始编程电压的方法 - Google Patents

Abstract

在一种非易失性存储器中，通过阶梯波形的一系列电压脉冲来连续编程一字线上的选定页(在所述脉冲之间具有验证)，直到所述页被验证为具有指定模式为止。对所述页进行编程验证时的编程电压将用于估计用于所述页的开始编程电压的初始值。在第二遍中通过使用来自第一遍的估计来进一步细化所述估计。而且，当在多个区块上进行测试时，基于所述区块的相似几何位置而取样字线可产生针对较快编程页而优化的开始编程电压。

Description

非易失性存储器和用于线性估计初始编程电压的方法

技术领域

本发明大体上涉及例如电可擦除可编程只读存储器(EEPROM)和快闪EEPROM等非易失性半导体存储器，且具体地说，涉及确定各存储器单元群组的最佳初始编程电压。

背景技术

能够对电荷进行非易失性存储的固态存储器(尤其呈封装为小型卡的EEPROM和快闪EEPROM的形式)最近已成为多种移动和手持式装置(特别是信息器具和消费型电子产品)中的精选存储装置。不同于同为固态存储器的RAM(随机存取存储器)，快闪存储器是非易失性的，且即使在断开电源之后也保持其所存储的数据。尽管成本较高，但快闪存储器正越来越多地在大容量存储应用中使用。基于例如硬盘驱动器和软盘驱动器等旋转磁性媒体的常规大容量存储装置不适合于移动和手持式环境。这是因为磁盘驱动器往往是笨重的，容易出现机械故障，且具有高等待时间和高功率要求。这些不合需要的属性使得基于磁盘的存储装置在大多数移动和便携式应用中不可行。另一方面，由于小尺寸、低功率消耗、高速度和高可靠性特征的缘故，嵌入式和可移除卡形式两种快闪存储器均理想地适用于移动和手持式环境中。

EEPROM和电可编程只读存储器(EPROM)是可被擦除且将新数据写入或“编程”到其存储器单元中的非易失性存储器。所述两者均在场效应晶体管结构中利用浮动(未连接)传导栅极，其位于半导体衬底中的沟道区上方、介于源极区与漏极区之间。接着在浮动栅极上方提供控制栅极。晶体管的阈值电压特性由保持在浮动栅极上的电荷的量控制。也就是说，对于浮动栅极上的给定电荷电平，具有在“接通”晶体管之前必须施加到控制栅极以准许其源极区与漏极区之间导通的对应电压(阈值)。

浮动栅极可保持一定范围的电荷，且因此可被编程到阈值电压窗内的任何阈值电压电平。阈值电压窗的大小由装置的最小和最大阈值电平定界，所述最小和最大阈值电平又对应于可编程到浮动栅极上的电荷的范围。阈值窗大体上取决于存储器装置的特征、操作条件和历史。原则上，所述窗内的每一相异的可分辨阈值电压电平范围可用于指定单元的一明确存储器状态。

在常见的双状态EEPROM单元中，确立至少一个电流断点电平，以便将传导窗分割成两个区。当通过施加预定的固定电压来读取单元时，其源极/漏极电流通过与断点电平(或参考电流I_REF)进行比较而分辨为一存储器状态。如果所读取的电流高于断点电平的电流，那么确定所述单元处于一个逻辑状态(例如，“零”状态)。另一方面，如果电流小于断点电平的电流，那么确定所述单元处于另一逻辑状态(例如，“一”状态)。因此，此双状态单元存储一个数字信息位。通常提供参考电流源(其可能为可外部编程的)作为存储器系统的一部分，用以产生断点电平电流。

为了增加存储器容量，随着半导体技术现状的进步，正制造出密度越来越高的快闪EEPROM装置。另一种用于增加存储容量的方法是使得每一存储器单元存储两个以上状态。

对于多状态或多电平EEPROM存储器单元，通过一个以上断点将传导窗分割成两个以上区，使得每一单元能够存储一个以上数据位。给定EEPROM阵列可存储的信息因此随每一单元可存储的状态数目的增加而增加。在第5,172,338号美国专利中已描述了具有多状态或多电平存储器单元的EEPROM或快闪EEPROM。

充当存储器单元的晶体管通常通过两种机制中的一者而编程到“已编程”状态。在“热电子注入”中，施加到漏极的高电压加速电子越过衬底沟道区。同时，施加到控制栅极的高电压将热电子穿过薄栅极电介质拉到浮动栅极上。在“隧穿注入”中，相对于衬底，将高电压施加到控制栅极。以此方式，将电子从衬底拉到居间的浮动栅极。

存储器装置可通过许多机制来擦除。对于EPROM，存储器可通过经由紫外线辐射从浮动栅极移除电荷来整体擦除。对于EEPROM，存储器单元可通过相对于控制栅极向衬底施加高电压以便促使浮动栅极中的电子隧穿通过薄氧化物到达衬底沟道区(即，福勒-诺德海姆(Fowler-Nordheim)隧穿)来电擦除。通常，EEPROM可逐字节地擦除。对于快闪EEPROM，存储器可一齐或一次一个或一个以上区块地电擦除，其中区块可由512字节或更多的存储器组成。

存储器装置通常包含一个或一个以上可安装在卡上的存储器芯片。每一存储器芯片包含存储器单元阵列，其由例如解码器以及擦除、写入和读取电路等外围电路支撑。较复杂的存储器装置用外部存储器控制器来操作，所述外部存储器控制器执行智能且较高级别的存储器操作和介接。

当单元被编程到给定状态时，其受到连续的编程电压脉冲，每次均向浮动栅极添加递增的电荷。在脉冲之间，读回或验证单元以相对于断点电平确定其源极-漏极电流。当电流状态已被验证为达到所需状态时，编程停止。所使用的编程脉冲串可具有渐增的周期或振幅以便抵消编程到存储器单元的电荷存储单元中的不断积累的电子。编程电路通常将一系列编程脉冲施加到选定字线。以此方式，控制栅极连接到所述字线的存储器单元页可一起编程。

为了实现良好的编程性能，初始编程电压V_PGM0和步长大小必须最佳选择。如果初始编程电压V_PGM0选择得太低，那么其可能需要过量的编程脉冲来达到目标状态。另一方面，如果V_PGM0选择得太高，尤其是在多状态存储器中，编程可能会在第一脉冲中超过目标状态。最佳的初始编程电压V_PGM0将通过一些步骤达到目标状态。最佳的V_PGM0对于制造变化非常敏感且传统上通过在工厂进行测试来确定。这是称为V_PGM0修整的过程。

常规上，在从工厂发货之前，设置专用的存储器测试器以并行测试许多存储器芯片。所述测试之一是确定最佳的初始编程电压(V_PGM0修整)。常规的V_PGM0修整因此通过作为昂贵专用机器的存储器测试器执行。此外，其往往以一件一件(piece-meal)的方式测试每一字线，在对当前字线的测试完成之后移动到下一字线。以此方式，字线上的存储器单元页在一编程循环中编程，以测试其是否可编程到目标模式(例如，“0000...0”，其中“0”指示给定的已编程状态)。编程循环通常使用来自第一开始编程电压的一系列编程电压脉冲。接着在验证操作中读回所述页以确定其是否已恰当地编程到目标模式。如果未通过编程验证，那么擦除单元的页/字线且在下一编程循环中用递增的开始编程电压再次对其进行重新编程。重复此过程，直到所述页通过编程验证为止。以此方式，所述确定可由使得所述页能够通过编程验证的开始编程电压的值组成。

可能需要用渐增的初始编程电压在编程循环方面进行许多试验以获得使得所述页能够被恰当编程的初始编程电压。可以看到，在常规的V_PGM0修整中，在使用递增的开始电压执行下一编程循环之前必须擦除所述页。因此，携载所述页的存储器单元的字线可能在这些试验期间被擦除多次。此外，同一擦除区块中的所有其它字线也受到擦除循环。

非易失性存储器装置由于每次装置经历擦除/编程循环时遭受与耐用性有关的应力而具有有限的使用寿命。举例来说，快闪EEPROM装置的耐用性是其经受给定数目的编程/擦除循环的能力。限制非易失性存储器装置的耐用性的物理现象是电子被捕获在装置的有源介电膜中。参看图2，在编程期间，穿过介电界面将电子从衬底注入到电荷存储单元。类似地，在擦除期间，穿过介电界面从电荷存储单元提取电子。在所述两种情况下，一些电子由介电界面捕获。所捕获的电子在后续的编程/擦除循环中对抗所施加的电场，进而致使已编程阈值电压移位到较低值且已擦除阈值电压移位到较高值。这可在阈值窗的分段闭包中看到。阈值窗闭包是将实际耐用性限于近似10⁴个编程/擦除循环的事物。

在每一区块中存在许多字线的存储器结构中，多次擦除单元字线将需要将同一区块中的剩余字线擦除相同次数。如果区块中的这些其它字线也正被测试，那么擦除所述区块的次数将几何性上升。举例来说，如果针对每一字线采取大概10次试验且在每一区块中存在64个字线，那么这将意味着所述区块将遭受总共640次擦除循环。此外，还执行V_PGM0修整以覆盖许多其它变量。举例来说，字线可携载多个物理页以及多个逻辑页。与核心区中的字线相比，区块边界附近的字线可具有略微不同的编程特性。这些变化形式可向所需要的修正数目提供为10的另一因数。因此，工厂处的常规V_PGM修整可消耗存储器装置的多达数千个耐用性循环。在存储器装置到达消费者之前可能用完了存储器装置的多达一半的使用寿命。

因此，一般需要高性能且高容量的非易失性存储器。明确地说，需要一种非易失性存储器，其具有经最佳设置的开始编程电压，而不用花费过多耐用性来循环所述存储器以便确定所述开始编程电压。

发明内容

通过缩放来估计开始电压

根据本发明的另一方面，通过对字线上的页进行初始编程测试运行来估计开始编程电压的初始值。通过阶梯波形的一系列电压脉冲(在所述脉冲之间进行验证)连续编程字线上的选定页，直到所述页经验证为已被编程到指定模式为止。所述页通过编程验证时的最终编程电压将用于通过向后缩放预定量来估计开始编程电压。通过考虑相似页/字线的样本来获得平均开始编程电压。可忽略所述样本中的任何不可编程的页/字线，以免由非典型条目扭曲统计数字。

在另一实施例中，进一步改善所述过程，其中来自第一遍的所估计的开始编程电压用作第二遍中的阶梯波形的初始值。以此方式，当在相似页的样本上求平均值时，可估计用于代表性页的开始编程电压。通过将最终编程电压负向偏移所述阶梯波形的预定数目的步长来估计开始编程电压。所述预定数目的步长优选类似于正常编程操作中针对编程成功预算的步长数目。

此缩放方案的一个优点是对每一页/字线进行简单的一遍或两遍编程测试就足以产生对用于所述页的开始编程电压的估计。每一页可独立测试且在测试期间未涉及多个擦除操作。因此，不需要管理字线样本间的区块擦除。

偏重于较快编程页的V _PGM 修整

根据本发明的另一方面，在具有多个可擦除区块的存储器阵列中，其中每一区块具有具相似类型的编程特性的一群组字线，一种用于获得所述群组的代表性页的最佳开始编程电压的方案包括：在一组区块上形成样本，其中字线来自所述组的每一区块的几何上相似的位置；从所述组的每一样本获得对编程电压的统计估计；以及从所述组选择最小估计以导出最佳开始编程电压。以此方式，所述最佳值偏重于所述群组的较快编程字线，因为所述较快编程字线与较慢编程字线相比需要较低的编程电压。

测试通过从每一区块选择至少一相似页而形成的各个样本的方案还具有最低存储要求的优点。在测试了每一样本之后，获得并存储呈平均值形式的测试结果。接着，以类似方式测试下一样本，并随后将其平均值与所存储的第一平均值进行比较。作为较低者的任何一个平均值将保持被存储，使得在以一次一个样本的方式处理所述组样本时只需要存储一个数据。

其它部分中所描述的编程电压修整方案以一次一页的方式检查所述页中的所有位是否均通过编程验证。这意味着测试结果迎合较慢编程位，因为这些较慢位必须在整个页被认为通过编程验证之前也要通过编程验证。结果是可能以过编程的危险对较快编程位过估计开始电压。本取样和统计计算方案允许针对从朝较慢编程位偏置的方案导出的所述组开始电压选择最低值。

而且，使用通过从所述区块的每一者选择相对较小部分而形成的样本，另一优点是样本平均值对于任何不良区块的存在不太敏感，其中所述不良区块中的字线的较大部分可能是有缺陷的。

将通过以下对本发明的优选实施例的描述了解到本发明的额外特征和优点，所述描述应结合附图来阅读。

附图说明

图1示意性说明非易失性存储器芯片的功能区块。

图2示意性说明非易失性存储器单元。

图3说明针对浮动栅极可在任何一个时间处选择性存储的四种不同电荷Q1到Q4的源极-漏极电流I_D与控制栅极电压V_CG之间的关系。

图4说明NOR存储器单元阵列的实例。

图5A示意性说明经组织成NAND串的一串存储器单元。

图5B说明由例如图5A所示的NAND串等NAND串构成的NAND存储器单元阵列的实例。

图6示意性说明经组织在可擦除区块中的存储器阵列的实例。

图7说明施加到选定字线的呈阶梯波形形式的一系列编程电压脉冲。

图8说明用以确定用于许多存储器芯片的最佳初始编程电压的典型测试设置。

图9示意性说明测试图8所示的存储器芯片中的一者以用于确定最佳初始编程电压的存储器测试器的功能区块。

图10说明根据优选实施例的与图8所示的存储器芯片中的一者一起操作以用于确定最佳初始编程电压的替代存储器测试器的功能区块。

图11A是说明用于获得用于存储器装置中的给定类型的字线的所估计开始编程电压的一般方案的流程图。

图11B更详细说明图11A所示的选择良好区块的一个实施例。

图12是说明确定字线上的页的初始编程电压的步骤的常规实施方案的流程图。

图13是大体上说明根据本发明优选实施例的用于从区块内的字线样本估计最佳开始编程电压的操作的流程图。

图14是说明图13所示的操作的特定实施方案的流程图。

图15说明存储器单元页的初始编程测试中所使用的阶梯波形。

图16是说明使用图15所示的阶梯波形扫描来确定用于V_PGM修整的开始编程电压的流程图。

图17是说明用于页/字线样本的开始编程电压的多遍确定的流程图。

图18是说明获得偏重于较快编程字线的V_PGM修整值的方案的流程图。

具体实施方式

存储器系统

图1到图7说明其中可实施本发明的各种方面的实例性存储器系统。

图1示意性说明非易失性存储器芯片的功能区块。存储器芯片100包括二维存储器单元阵列200、控制电路210和外围电路，例如解码器、读取/写入电路和多路复用器。存储器阵列200可经由行解码器230A和230B通过字线(见图2)和经由列解码器260A和260B通过位线(见图2)来寻址。所述读取/写入电路270A和270B允许并行读取或编程存储器单元页。在优选实施例中，由共享同一字线的一行邻接存储器单元构成页。在另一实施例中(其中一行存储器单元被分割为多个页)，提供区块多路复用器250A和250B以将读取/写入电路270A和270B多路复用到各个页。

控制电路210与读取/写入电路270协作以对存储器阵列200执行存储器操作。控制电路210通常包括状态机212和其它电路，例如芯片上地址解码器和功率控制模块(未明确图示)。状态机212提供对存储器操作的芯片级控制。

存储器阵列200通常经组织为二维存储器单元阵列，其布置成数行和数列且可由字线和位线寻址。所述阵列可根据NOR类型或NAND类型结构来形成。

图2示意性说明非易失性存储器单元。存储器单元10可由场效应晶体管来实施，所述场效应晶体管具有电荷存储单元20，例如浮动栅极或介电层。存储器单元10还包括源极14、漏极16和控制栅极30。

有许多商业上成功的非易失性固态存储器装置当今正在使用。这些存储器装置可采用不同类型的存储器单元，每一类型具有一个或一个以上电荷存储元件。

典型的非易失性存储器单元包括EEPROM和快闪EEPROM。EEPROM单元的实例和其制造方法在第5,595,924号美国专利中给出。快闪EEPROM单元的实例、其在存储器系统中的使用和其制造方法在第5,070,032号、第5,095,344号、第5,315,541号、第5,343,063号、第5,661,053号、第5,313,421号和第6,222,762号美国专利中给出。明确地说，具有NAND单元结构的存储器装置的实例在第5,570,315号、第5,903,495号、第6,046,935号美国专利中描述。而且，利用介电存储元件的存储器装置的实例已由艾伊坦(Eitan)等人的“NROM：新颖的局部化捕获、2位非易失性存储器单元(NROM：A Novel Localized Trapping，2-Bit Nonvolatile Memory Cell)”(IEEE电子装置学报，第21卷，第11号，2000年11月，第543到545页)描述并且在第5,768,192号和第6,011,725号美国专利中描述。

实际上，通常通过在向控制栅极施加参考电压时感测单元的源极和漏极电极上的传导电流来读取所述单元的存储器状态。因此，对于单元的浮动栅极上的每一给定电荷，可检测相对于固定参考控制栅极电压的对应传导电流。类似地，可编程到浮动栅极上的电荷范围界定对应的阈值电压窗或对应的传导电流窗。

或者，代替检测经分割的电流窗中的传导电流，可在控制栅极处设置用于在测试中的给定存储器状态的阈值电压且检测所述传导电流是低于还是高于阈值电流。在一个实施方案中，通过检查通过位线的电容对传导电流进行放电的速率来完成相对于阈值电流检测传导电流。

图3说明针对浮动栅极可在任何一个时间处选择性存储的四种不同电荷Q1到Q4的源极-漏极电流I_D与控制栅极电压V_CG之间的关系。四条I_D与V_CG实曲线代表可在存储器单元的浮动栅极上编程的四种可能的电荷电平，其分别对应于四种可能的存储器状态。作为实例，单元群集的阈值电压窗可在0.5V到3.5V的范围内。可通过以每一者0.5V的间隔将阈值窗分割为五个区来划分六个存储器状态。举例来说，如果如图所示使用为2μA的参考电流I_REF，那么用Q1编程的单元可视为处于存储器状态“1”，因为其曲线在由V_CG＝0.5V和1.0V划分的阈值窗的区中与I_REF相交。类似地，Q4处于存储器状态“5”。

如可从上文描述看到，使得存储器单元存储的状态越多，其阈值窗就划分得越精细。这将在编程和读取操作中需要较高精确性，以便能够实现所需要的分辨率。

图4说明NOR存储器单元阵列的实例。在存储器阵列300中，每一行存储器单元均以雏菊链的方式通过其源极14和漏极16来连接。此设计有时称为虚拟接地设计。一行中的单元10使其控制栅极30连接到字线，例如字线42。一列中的单元使其源极和漏极分别连接到选定位线，例如位线34和36。

图5A示意性说明经组织成NAND串的一串存储器单元。NAND串50包含一系列存储器晶体管M1、M2、……、Mn(例如，n＝4、8、16或更高)，其通过其源极和漏极而雏菊式链接。一对选择晶体管S1、S2分别经由NAND串的源极端子54和漏极端子56而控制存储器晶体管链到外部的连接。在存储器阵列中，当源极选择晶体管S1接通时，源极端子耦合到源极线(见图5B)。类似地，当漏极选择晶体管S2接通时，NAND串的漏极端子耦合到存储器阵列的位线。所述链中的每一存储器晶体管具有电荷存储元件20以存储给定量的电荷以便表示期望的存储器状态。每一存储器晶体管的控制栅极提供对读取和写入操作的控制。如将在图5B中看到，一行NAND串的对应存储器晶体管的控制栅极全部连接到同一字线。类似地，选择晶体管S1、S2中的每一者的控制栅极分别经由其源极端子54和漏极端子56提供对NAND串的控制存取。同样，一行NAND串的对应选择晶体管的控制栅极全部连接到同一选择线。

当在编程期间读取或验证NAND串内的所寻址的存储器晶体管时，向其控制栅极供应恰当电压。同时，NAND串50中的其余未寻址的存储器晶体管完全通过在其控制栅极上施加充分电压来接通。以此方式，有效创建从各个存储器晶体管的源极到NAND串的源极端子54的传导路径，且以同样方式创建用于各个存储器晶体管的漏极到所述单元的漏极端子56的传导路径。具有此类NAND串结构的存储器装置在第5,570,315号、第5,903,495号、第6,046,935号美国专利中描述。

图5B说明由例如图5A所示的NAND串等NAND串构成的NAND存储器单元阵列的实例。沿每一列NAND串，例如位线36等位线耦合到每一NAND串的漏极端子56。沿每一排NAND串，例如源极线34等源极线耦合到每一NAND串的源极端子54。而且，沿一排NAND串中的一行单元的控制栅极连接到字线。一排NAND串中的整行存储器单元可通过所述排NAND串的字线和选择线上的恰当电压来寻址。当NAND串中的存储器晶体管正被读取时，所述串中的其余存储器晶体管经由其相关联的字线而硬接通，使得流动穿过所述串的电流本质上取决于正被读取的单元中所存储的电荷的电平。

图6示意性说明经组织在可擦除区块中的存储器阵列的实例。编程电荷存储存储器装置可仅导致将更多电荷添加到其电荷存储元件。因此，在编程操作之前，必须移除(或擦除)存储器单元的电荷存储元件中的现有电荷。当整个单元阵列或所述阵列的重要单元群组被一起电擦除(即，以快闪方式)时，例如EEPROM等非易失性存储器称为“快闪”EEPROM。一旦被擦除，接着便可重新编程所述单元群组。可一起擦除的单元群组可由一个或一个以上可寻址的擦除单元组成。擦除单元或区块通常存储一个或一个以上数据页，页是编程和读取单位，但可在单个操作中编程或读取一个以上页。每一页通常存储一个或一个以上数据扇区，扇区的大小由主机系统界定。实例是512字节用户数据的扇区(其遵循针对磁盘驱动器建立的标准)，加上关于所述用户数据和/或存储其的区块的某数目的字节的额外开销信息。

在图6所示的实例中，存储器阵列200中的各个存储器单元可由字线WL0到WLy和位线BL0到BLx存取。存储器经组织成多个擦除区块，例如擦除区块0、1、……、m。还参看图5A和图5B，如果NAND串50含有16个存储器单元，那么所述阵列中的第一排NAND串将可由WL0到WL15存取。擦除区块0经组织为使第一排NAND串的所有存储器单元一起擦除。在另一存储器结构中，一排以上NAND串可一起擦除。

图7说明施加到选定字线的呈阶梯波形形式的一系列编程电压脉冲。当单元被编程到给定状态时，其受到连续的编程电压脉冲，每次均试图向浮动栅极添加递增的电荷。在脉冲之间，读回或验证单元以相对于断点电平确定其源极-漏极电流。当电流状态已被验证为达到所需状态时，编程停止。所使用的编程脉冲串可具有渐增的周期或振幅，以便抵消编程到存储器单元的电荷存储单元中的不断积累的电子。编程电路通常将一系列编程脉冲施加到选定字线。以此方式，控制栅极连接到字线的存储器单元页可一起编程。

存储器测试系统

图8到图10说明其中可实施本发明的各方面的实例性存储器测试系统。

为了实现良好的编程性能，初始编程电压V_PGM0和步长大小必须最佳选择。如果初始编程电压V_PGM0选择得太低，那么其可能需要过量的编程脉冲来达到目标状态。另一方面，如果V_PGM0选择得太高，尤其是在多状态存储器中，编程可能会在第一脉冲中超过目标状态。对从一个脉冲到下一脉冲的步长大小进行相同考虑。通常，最佳的步长大小将允许充分的分辨率以在一些步骤中横越图3所示的每一分割或划分的区。最佳的初始编程电压V_PGM0将通过一些步骤达到目标状态。通常，步长大小可基于阈值窗中的分区数目来预定。最佳的V_PGM0对于制造变化非常敏感且传统上通过在工厂测试来确定。这是称为V_PGM0修整的过程。

图8说明用以确定用于许多存储器芯片的最佳初始编程电压的典型测试设置。存储器测试器300通常连接到大量存储器芯片100以用于并行测试。通常，在从工厂发货之前，设置专用的存储器测试器以并行测试许多存储器芯片。所述测试之一是确定最佳的初始编程电压(V_PGM0修整)。

图9示意性说明测试图8所示的存储器芯片中的一者以用于确定最佳初始编程电压的存储器测试器的功能区块。本质上，存储器测试器300向存储器芯片100发布一系列命令以使其使用不同的初始编程电压样本来执行许多编程操作。非易失性存储器阵列200具有保留区域(“ROMFUSE”)202以用于存储系统数据。存储器测试器经由存储器接口310与芯片上存储器控制器210交互。测试器具有处理器302，其执行RAM 304中的测试程序，所述测试程序最初是从ROM 308中检索的。通过一组测试器寄存器306来促进测试程序执行。测试程序由用户通过从用户接口312进行的输入来控制。基于测试结果，针对各种编程变化(例如不同类型的字线和页)确定最佳的初始编程电压V_PGM0。接着将这些修整的值存储回ROMFUSE 202中。在存储器的正常使用期间，ROMFUSE中的数据在加电时加载到控制器寄存器350中，使得控制器210在存储器操作期间易于存取所述数据。

图10说明根据优选实施例的与图8所示的存储器芯片中的一者一起操作以用于确定最佳初始编程电压的替代存储器测试器的功能区块。在此实施方案中，大部分测试功能性构建到存储器芯片100本身中。芯片上存储器控制器210’进一步用嵌入式内置自测试(“BIST”)模块340和一组控制器寄存器350的额外容量来增强。以此方式，包括所描述的V_PGM修整操作在内的各种测试可以芯片上方式执行。基于测试结果，可以芯片上方式或通过外部测试器330来确定最佳的初始编程电压V_PGM0。将此所确定的值存储回ROMFUSE 202中。在存储器的正常使用期间，在加电时，ROMFUSE中的数据在加电时加载到控制器寄存器350中，使得控制器210’在存储器操作期间易于存取所述数据。

通过增强型自测试芯片上控制器210’，可能不再需要外部专用测试器。简单的测试器310(由个人计算机实施)将满足当正并行测试大量存储器芯片时操作所述存储器芯片。存储器测试器310经由测试器存储器接口332与芯片上存储器控制器210’交互。其从用户接口334接收操作者的输入。在一个实施方案中，测试器310仅指令存储器芯片100中的每一者执行自测试且在测试结束时针对每一存储器芯片报告状态。在另一实施方案中，测试器310从测试结果中收集统计数字且进行统计计算。

自测试芯片上控制器210’具有摆脱昂贵的专用测试器的优点。此外，其实现现场测试的可能性，使得当存储器装置老化时，可重新修整其V_PGM0值。

V _PGM 修整操作

图11A是说明用于获得用于存储器装置中的给定类型的字线的所估计的开始编程电压的一般方案的流程图。如先前提及，此过程还称为编程电压(“V_PGM”)修整。

步骤400：选择良好区块i。在一些实施方案中，优选的是在使区块经受较费时的V_PGM修整操作之前对所述区块执行快速的可编程性测试。依据实施方案而定，此步骤是可选的。可通过简单地忽略所遇到的任何有缺陷的字线来省略所述步骤。图11B中展示对确定良好区块的较详细描述。

步骤410：选择选定区块i中的字线群组以进行取样；{WL(i，j)，其中j＝0，m-1}。一般来说，所选择的字线群组和其试图表示的字线类型共享相似的编程特性。

步骤420：确定WL(i，j)上的页的初始编程电压V_PGM0(i，j)，使得从V_PGM0(i，j)开始的阶梯脉冲电压波形将在预定数目的脉冲中将整个页编程到指定状态。并行编程共享字线WL(i，j)的存储器单元页。阶梯波形以每个脉冲增加一步长且经预算以增加多达预定数目的脉冲。

步骤460：如果需要收集足够的样本，那么通过重复步骤400到420来选择更多区块。举例来说，每一区块可含有三个类型的字线，其具有不同的编程特性。第一类型包含位于所述区块的顶部边界处的前两个字线。第二类型包含位于所述区块的底部边界处的最后两个字线。第三类型包含位于所述区块的核心区中的多数字线。为了针对这三个类型的字线中的任何一者得到较好样本，优选采用较大样本，其涉及分布在整个存储器阵列上的较多区块。如稍后部分中描述，还可通过从一组区块中采用几何上类似定位的字线来形成类似类型的字线的不同样本。

步骤470：为整个字线样本计算平均开始编程电压(“<V_PGM0>”)。这通过将用于每一取样字线的V_PGM0的总量除以所有取样字线的总量来获得，即：

$<V_{\mathrm{PGM}0}(i,j)>=\underset{i,j}{\mathrm{\&Sigma;}}{V}_{\mathrm{PGM}0}(i,j)/\underset{i,j}{\mathrm{\&Sigma;}}$

图11B更详细说明图11A所示的选择良好区块的一个实施例。良好区块意指这样的区块，其中其沿字线的所有存储器单元页为可编程的。因此，图11A中所示的步骤400进一步如下连接：

步骤401：擦除所述区块。

步骤402：使用预定数目的脉冲依次将所述区块中的所有字线编程到指定状态。

步骤404：所述区块中是否有任何字线无法成功编程？如果存在任何失败的字线，那么前进到步骤406，否则前进到步骤408。

步骤406：将所述区块视为不良的，因为其含有至少一个有缺陷的字线。对于具有NAND结构的存储器来说尤其如此，其中NAND链内的不良单元通常致使整个链无法操作。将不会选择所述不良区块来进行V_PGM修整。

步骤408：所述区块为良好的。将选择所述良好区块来进行V_PGM修整。

步骤409：擦除所述区块使得其中的字线准备好被编程。

在其它实施方案中(其中存在一个或一个以上有缺陷的字线不会必然致使整个区块有缺陷)，不需要执行不良区块搜索。在如先前描述的所述情况下，如果在测试期间遇到有缺陷的字线，那么仅忽略所述字线。

图12是说明确定字线上的页的初始编程电压的步骤的常规实施方案的流程图。在图11A的步骤420的常规实施方案中，出于存储便利和有效使用起见以一次一个的方式测试区块中的取样字线。在对前一字线的测试完成之后将测试下一字线。因此，在前一字线已被测试为成功编程(或被确定为不可编程的)之后将对下一字线重复所述测试。在常规情况下，图11A所示的步骤420将进一步如下连接：

步骤422：擦除所述区块i，使得其中的字线可被编程。

步骤424：最初，通过设置j＝0来指向样本的第一字线。

步骤426：使用“j”索引来从所述区块中的样本中选择字线WL(i，j)。

步骤428：设置开始编程电压的初始值：V_PGM0(i，j)＝V_{PGM0_}0。

步骤430：使用从V_PGM0(i，j)开始的预定数目的脉冲将字线上的页编程到指定状态。

步骤432：页/WL被编程？如果WL(i，j)未被编程到指定状态，那么前进到步骤440，否则前进到步骤450。

步骤440：递增V_PGM0(i，j)，使得V_PGM0(i，j)＝V_PGM0(i，j)+ΔV。

步骤442：擦除所述区块i以允许用递增的V_PGM0(i，j)重新编程所述字线。

步骤450：所述页已被成功编程。通过保存V_PGM0(i，j)来收集统计数字。

步骤452：擦除所述区块i以允许编程下一字线。

步骤454：是否达到所述样本中的最后一个字线？如果尚未测试最后一个字线，那么前进到步骤456，否则前进到图10A中的步骤460。

步骤456：移动到其中j＝j+1的下一字线，且返回到步骤424以测试下一字线。

将看到，在此常规方案中，页重复循环通过一连串编程循环，其间进行擦除。如早先描述，以一次一个的方式测试字线将使得区块受到多得多的擦除，因为针对每一字线，围绕步骤440和步骤442的每个程序循环将引发区块擦除。此耗费于在测试中的每个字线上增加。

再次参看图6，在其中每一区块中存在许多字线的存储器结构中，多次擦除单元字线将需要将同一区块中的剩余字线擦除相同次数。如先前提及，如果区块中的这些其它字线也正被测试，那么擦除所述区块的次数将几何性上升。在存储器装置到达消费者之前可能用完了存储器装置的多达一半的使用寿命。

具有减少的擦除循环的V _PGM 修整

根据本发明的一个方面，在具有经组织为多个区块的存储器单元阵列的非易失性存储器中，其中每一区块为用于存取可一起擦除的存储器单元的字线区块且每一字线含有至少一个可一起擦除的存储器单元页，通过测试编程一区块中的相似字线的样本以获得使得每一相关联的页/字线可编程为指定模式的各个开始电压的统计平均值来估计用于编程所述区块中的字线上的存储器单元页的最佳开始电压。这通过使样本的所有页经受编程循环来实现，其中应用来自开始编程电压的一系列脉冲。在所述样本的每一页已通过编程循环之后，移除已通过编程验证的页/字线以免受进一步处理且保存其相关联的开始编程电压。接着擦除所述区块，使得所述样本中尚未通过验证的字线可被重新编程，在下一编程循环中经受下一递增的开始电压。所述循环持续进行，直到所述样本中的所有字线均已通过编程验证为止。接着可从各个开始编程电压获得统计平均值以导出用于所述页的最佳开始编程电压。

通过所描述的方案测试一区块中的字线样本具有减少区块擦除数目的优点。以彼此同相的方式测试字线样本，使得当所有字线在每一编程循环中均得到编程时，接着将其一起擦除以准备好进行下一编程循环。此方案导致减少区块擦除数目，且与常规方案相比，可导致节省一个数量级。举例来说，图11中所示的常规方案使每一字线被独立地测试，其中在每个编程循环之前进行区块擦除而没有彼此同步。接着，与用于一个字线的每个编程循环相关联的区块擦除针对所述样本中的每个字线而增加。

图13是大体上说明根据本发明优选实施例的用于从一区块内的字线样本估计最佳开始编程电压的操作的流程图。所述操作经说明为具有三个阶段。第一阶段500是用于测试一区块内的页/字线样本并收集其统计数字。其包括步骤510到步骤550。每一字线可支持一个或一个以上物理存储器单元页。另外，每一存储器单元页可存储一个或一个以上逻辑数据页，这取决于每一存储器单元可存储多少位。因此，多个逻辑页可与给定字线相关联。只要在编程各种逻辑页时在编程特性中存在任何显著变化，每一逻辑页的编程便可在同一字线上进行其自身的V_PGM修整。在任何一个时间，针对给定字线上的给定逻辑页的编程进行测试。出于便利起见，所述术语可交换地指代测试页或字线。第二阶段(包括步骤560)是对其它待取样的区块重复第一阶段500。如果解码和编程电路支持对一个以上区块进行操作，那么前两个阶段可同时发生。第三阶段(包括步骤570到步骤572)是计算统计平均值，以便导出用于在测试中的所述类型的字线的所估计最佳开始编程电压。

本操作本质上通过以相关联的开始电压向每一字线施加编程步骤且接着验证以确定所述字线上的页是否在规定的编程循环目标内被编程到指定状态而循环穿过所述样本中的字线。如果任何页/字线通过编程验证，那么保存与其相关联的开始电压。如果页/字线尚未通过编程验证，那么递增与其相关联的开始电压。还保存递增信息，优选保存到累加器中。对尚未通过编程验证的字线重复所述穿过字线的循环，使得在区块擦除之后，其经受具有相关联的递增开始电压的另一编程步骤。此过程持续进行，直到样本中的所有字线均在规定的编程循环目标内通过编程验证为止。

步骤510：选择区块内代表给定类型的页的页样本。

步骤520：向与所述样本中的每一页相关联的开始编程电压提供初始值。

步骤530：擦除含有所述页样本的区块。

步骤540：依序编程所述页样本中尚未编程为目标模式的一子组页，用相关联的开始编程电压来编程所述子组中的每一页，其中在编程每一页之后：

验证是否已被编程为目标模式；以及

当所述页尚未通过编程验证时，将相关联的开始编程电压递增预定量，否则保存信

息以用于导出使得所述页能够通过编程验证的相关联的开始编程电压。

步骤550：所述样本的所有页是否均通过编程验证？如果所述页未全部通过验证，那么返回到步骤530，否则前进到步骤560。

步骤560：针对经选择以包括在所述样本中的其它区块重复步骤500到步骤560。

步骤570：从相关联的所保存信息计算用于所述样本的平均开始编程电压。

步骤572：基于所述样本的平均开始编程电压而导出用于给定类型的页的开始编程电压。

所规定的编程循环目标是对所允许的最大增量数目的界限。此界限在以两种不同方式实施时具有两种不同的含义。

在一个实施例中，所述界限设置相对较低的增量上限。其设置编程脉冲的最大数目或在页的编程被认为不成功或不足之前从给定开始电压递增。此数目经设置为类似于在存储器装置的正常使用中在实际编程操作期间所预算的编程步骤数目。举例来说，在用户所作的正常编程操作中，用于特定逻辑页的编程需要在8到10个编程脉冲内完成。以此方式，V_PGM修整测试精密地复制真实编程条件。一般来说，此界限在5到15的范围内。

在稍后将更详细描述的另一实施例中，允许编程电压递增直到最终电压产生已编程页为止。接着，使用所述最终电压以通过向后缩放预定数目的步长来估计最佳开始电压。在此实施例中，未设置界限以模仿正常编程条件。然而，在遇到有缺陷的字线的情况下，开始编程电压的增量不是无限的。因此，将所述界限设置为相对较高(例如，30到50)数目以将增量限制为最大预定值，以防遇到有缺陷的字线。当在开始编程电压已递增到最大值之后页无法被编程到指定状态时，认为所述字线为有缺陷的且将把其V_PGM数据排除在所述统计数字之外。在另一实施方案中，可将包含有缺陷字线的整个区块排除在外。

因此，所描述的两个实施例出于不同原因而对编程循环加以限制。具有下限的第一实施例通过像在正常编程操作中一样提供许多脉冲步长的裕度来从开始电压测量编程成功。如果在所述界限内完成，那么认为编程是成功的。相反，不成功的编程意味着开始电压设置得太低。将界限设置为较高上限的第二实施例是为了防止无限的增量，以防有缺陷的字线永远不能被编程。因此，当达到此界限时，其并不是意味着开始电压太低，而只是字线有缺陷。

在再一实施方案中，还预期下限。如果编程循环在阶梯波形的前几个(例如，一个或两个)步长中完成，那么这将意味着所述页具有非常快速的编程特性，这不是典型的。因此，在页在预定下限内通过编程验证时的情况下，认为所述页是非典型的且也将把其排除在求平均值之外以免扭曲所述统计数字。

图14是说明图13所示的操作的特定实施方案的流程图。

步骤610：设置用于区块i的初始值：

页验证状态：对于所有j，页完成(j)＝假

初始编程电压：对于所有j，V_PGM0(i，j)＝V_{PGM0_}0

DVPGM0数目：对于所有j，步长增加数目(j)＝0。

步骤620：擦除区块i。

步骤630：j＝0。

步骤632：在样本中选择字线WL(i，j)：j＝0，m-1

步骤640：使用从V_PGM0(i，j)开始的多达预定数目的脉冲将所述字线上的页编程为指定状态。

步骤642：页被编程？如果页未通过编程验证，那么前进到步骤650，否则前进到步骤660。

步骤650：字线尚未通过编程验证。因此，将使其相关联的初始编程电压递增额外步长。递增步长增加数目(j)：步长增加数目(j)＝步长增加数目(j)+1。

步骤652：递增V_PGM0(i，j)：V_PGM0(i，j)＝V_PGM0(i，j)+步长增加数目(j)^*ΔV。

步骤660：字线测试完成且标记页完成：页完成＝真。

步骤662：累加用于最终编程电压的信息作为从初始电压的步长增加的数目。步长增加数目全局＝步长增加数目全局+步长增加数目(j)。

步骤670：下一字线：j＝j+1。

步骤672：达到样本中的最后一个字线？(即，j＝m？)如果WL(i，j)不是最后一个字线，那么前进到步骤680，否则前进到步骤690。

步骤680：未完成处理页：页完成(j)＝真？如果状态指示当前页已经通过编程验证，那么将忽略或跳过所述页，且过程前进到步骤670，否则过程返回到步骤632以测试尚未通过编程验证的下一字线。

步骤690：重新扫描其余未完成的WL，直到所有页/WL被编程为止：对于所有j，页完成(j)＝真？如果至少一个字线未通过编程验证，那么返回到步骤620以用递增的编程电压对其进行重新编程，否则所有字线的编程均完成且过程将前进到图12中的步骤560。

诵讨缩放来估计开始电压

根据本发明的另一方面，通过对字线上的页进行初始编程测试运行来估计开始编程电压的初始值。通过阶梯波形的一系列电压脉冲(在所述脉冲之间具有验证)连续编程字线上的选定页，直到所述页经验证为已被编程到指定模式为止。所述页通过编程验证时的最终编程电压将用于通过向后缩放预定量来估计开始编程电压。通过考虑相似页/字线的样本来获得平均开始编程电压。可忽略所述样本中的任何不可编程的页/字线，以免由非典型条目扭曲统计数字。

在另一实施例中，进一步细化所述过程，其中来自第一遍的所估计的开始编程电压用作第二遍中的阶梯波形的初始值。以此方式，当在相似页的样本上求平均值时，可估计用于代表性页的开始编程电压。通过将最终编程电压负向偏移所述阶梯波形的预定数目的步长来估计开始编程电压。所述预定数目的步长优选类似于正常编程操作中针对编程成功预算的步长数目。

此缩放方案的一个优点是对每一页/字线进行简单的一遍或两遍编程测试就足以产生用于所述页的开始编程电压的估计。每一页可被独立测试且在测试期间未涉及多重擦除操作。因此，不需要管理字线样本间的区块擦除。

图15说明存储器单元页的初始编程测试中所使用的阶梯波形。向支持存储器单元页的字线施加阶梯波形电压。最初，施加Vi处的电压脉冲以执行递增编程。这之后是改变成VVER的电压，其适用于读取所述页以验证所述页是否已被编程到指定模式。编程脉冲和验证的过程持续进行，直到所述页通过编程验证为止。此时，编程电压已递增到Vf＝步长增加数目*ΔV。在一个实施例中，使此最终电压后退预定数目的步长，以充当早先描述的VPGM修整测试的开始编程电压的估计，即：V_PGM0＝Vf-N_OFFSET*ΔV，其中NOFFSET是预定步长数目。

图16是说明使用图15所示的阶梯波形扫描来确定用于给定页的开始编程电压的流程图。

步骤800：提供相关联的编程电压以用于编程所述存储器单元页，所述相关联的编程电压具有预定的初始电压电平Vp＝Vi。

步骤802：擦除所述存储器单元页。

步骤810：向所述存储器单元页施加脉冲Vp。

步骤812：验证所述存储器单元页是否已被编程到对应的预定存储器状态页。

步骤814：页通过编程验证？如果页未通过编程验证，那么前进到步骤820，否则前进到步骤830。

步骤820：使相关联的编程电压递增预定量Vp＝Vp+DV。

步骤830：保存用于所述页的开始编程电压V_PGM0＝Vp-N_OFFSET*ΔV。在优选实施方案中，在第二遍测试运行中进一步改善所估计的开始编程电压，其中所述开始编程电压用作阶梯波形的初始值。以此方式，与第一遍测试运行中所使用的初始值相比，所述初始值更精密地模仿正常编程操作。

如前，测试相似类型的字线的样本以获得用于所述类型的统计上平均开始编程电压。为了减少用于测试结果的存储，优选在每一测试运行之后执行统计平均。

图17是说明用于页/字线样本的开始编程电压的多遍确定的流程图。

步骤850：对相似类型的页的样本执行第一遍测试运行(例如，用于每一页的步骤800到步骤830)。

步骤860：获得来自第一遍测试运行的所估计开始编程电压的第一统计平均值：<V_PGM0>1。

步骤870：对相似类型的页的样本执行第二遍测试运行(例如，用于每一页的步骤800到步骤830)，其中使用<V_PGM0>₁作为开始编程电压的初始值(即，Vi＝<V_PGM0>₁)。

步骤880：获得来自第二遍测试运行的所估计的开始编程电压的第二统计平均值：<V_PGM0>₂。

在一个实施例中，仅一遍(步骤850到步骤860)就足以获得对开始编程电压的可接受估计。在另一实施例中，任选地使用第二遍(步骤870到步骤880)以改善从第一遍获得的结果。

在另一实施方案中，所估计的开始电压<V_PGM0>₁或<V_PGM0>₂可用作图13和图14中所描述的VPGM修整方案的初始值的输入。图13的步骤520和图14的步骤610中所描述的测试需要开始编程电压的初始值V_{PGM0_}0。如果此值设置得太低，那么测试将在字线通过编程验证之前必须循环穿过较多步骤。这将是低效的且消耗存储器装置的较多擦除循环。另一方面，如果所述值设置得太高，那么字线可能会被过编程。

偏重于较快编程页的V _PGM 修整

根据本发明的另一方面，在具有多个可擦除区块的存储器阵列中，其中每一区块具有具相似类型的编程特性的一群组字线，一种用于获得所述群组的代表性页的最佳开始编程电压的方案包括：在一组区块上形成样本，其中一个或一个以上字线来自所述组的每一区块的几何上相似的位置；从所述组的每一样本获得对编程电压的统计估计；以及从所述组中选择最小估计以导出最佳开始编程电压。以此方式，所述最佳值偏重于所述群组的较快编程字线，因为所述较快编程字线与较慢编程字线相比需要较低的编程电压。

其它部分中所描述的编程电压修整方案以一次一页的方式检查所述页中的所有位是否均通过编程验证。这意味着测试结果迎合较慢编程位，因为这些较慢位必须在整个页被认为通过编程验证之前也要通过编程验证。结果是可能以过编程的危险对较快编程位过估计开始电压。本取样和统计计算方案允许针对从朝较慢编程位偏置的方案导出的所述组开始电压中选择最低值。

依据几何上相似的位置，应了解在物理存储器阵列的布局中存在某些对称。属于同一对称群组的结构将具有非常相似的特性。例如参看图6，WL2到WL13在擦除区块的核心区中形成具有稍微相似但不相同类型的编程特性的字线群组。举例来说，一组区块是从区块0到区块127。样本是通过从所述组者的每一区块的几何上相似的位置选择字线来形成的。因此，第一样本将由来自区块0的WL2、来自区块1的WL18、来自区块2的WL34、……、来自区块127的WL1034构成。第二样本将由来自区块0的WL3、来自区块1的WL19、来自区块2的WL35、……、来自区块127的WL1035构成。总之，将存在一组128个样本。可对所述样本中的每一者执行V_PGM修整操作，且因此将获得128个统计结果(例如，<V_PGM0>)。本方法要求从所述128个<V_PGM0>中选择最小一者。

图18是说明获得偏重于较快编程字线的V_PGM修整值的方案的流程图。

步骤900：提供具有经组织为多个可擦除区块的存储器单元阵列的非易失性存储器，每一可擦除区块含有用于存取可一起擦除的存储器单元的字线区块，且每一字线含有至少一个可一起编程的存储器单元页。

步骤902：选择区块内代表所述页的一群组页。

步骤904：选择一组区块。

步骤906：通过从每一区块中选择至少一页来形成一组样本，所述页位于每一区块的几何上相似的位置。

步骤908：从所述组的每一样本获得对编程电压的统计估计。

步骤910：通过在所述组中选择最小统计估计来确定所述页的开始编程电压。测试通过从每一区块中选择至少一相似页形成的各个样本的方案还具有最小化存储要求的优点。在测试了每一样本之后，获得并存储呈平均值形式的测试结果。接着，以类似方式测试下一样本，并随后将其平均值与所存储的第一平均值进行比较。作为较低者的任何一个平均值将保持被存储，使得在以一次一个样本的方式处理所述组样本时只需要存储一个数据。

而且，使用通过从所述区块中的每一者选择相对较小部分而形成的样本，另一优点是样本平均值对于任何不良区块的存在不太敏感，其中所述不良区块中的字线的较大部分可能是有缺陷的。

本文引用的所有专利、专利申请案、文章、书籍、说明书、其它出版物、文献和事物的全文出于所有目的而以引用的方式并入本文中。就在任何并入的出版物、文献或事物与本文献的文本之间的术语定义或使用中的任何不一致或冲突来说，应以本文献中的术语定义或用法为准。

虽然已相对于某些实施例描述了本发明的各个方面，但应了解，本发明应在所附权利要求书的完整范围内受到保护。

Claims (28)

1.一种在具有经组织成多个可擦除区块的存储器单元阵列的非易失性存储器中确定用于给定页的开始编程电压的方法，每一可擦除区块含有用于存取可一起擦除的存储器单元的字线区块，且每一字线含有至少一个可一起编程的存储器单元页，所述方法包含：

(a)选择代表所述给定页的页样本；

(b)提供用于编程所述样本的每一页的编程电压，所述编程电压具有带有初始值和预定最大电压限制的阶梯波形；

(c)擦除所述页样本；

(d)针对所述样本中的每个页，以所述阶梯波形的逐个步长编程并验证所述页，直到已达到所述最大电压限制或已将所述页编程到目标模式为止，且在已将所述页编程到目标模式的情况下，累积最终编程电压作为所收集的统计数字的一部分；以及

(e)从所述所收集的统计数字计算用于所述样本的平均最终编程电压，以导出用于所述页的开始编程电压。

2.根据权利要求1所述的方法，其中：

通过将用于所述页的所述样本的所述平均最终电压编程电压负向偏移预定数目的步长来导出用于所述页的所述开始编程电压。

3.根据权利要求2所述的方法，其中所述预定数目的步长为十五或十五以下。

4.根据权利要求1所述的方法，其中

所述阶梯波形的所述步长与在正常编程操作期间应用于所述存储器的另一阶梯波形的步长同量。

5.根据权利要求1所述的方法，其进一步包含：

重复(b)到(e)，其中所述初始值设置为所述所导出的开始编程电压。

6.根据权利要求2所述的方法，其进一步包含：

重复(b)到(e)，其中所述初始值设置为所述所导出的开始编程电压。

7.根据权利要求3所述的方法，其进一步包含：

重复(b)到(e)，其中所述初始值设置为所述所导出的开始编程电压。

8.根据权利要求4所述的方法，其进一步包含：

重复(b)到(e)，其中所述初始值设置为所述所导出的开始编程电压。

9.根据权利要求1所述的方法，其中：

所述样本是从所述存储器阵列中的多个区块中采取的较大样本的一部分；且

所述所收集的统计数字包括与来自所述多个区块的可编程页相关联的经累积的初始值。

10.根据权利要求9所述的方法，其进一步包含：

通过从每一区块选择页来形成一组样本，所述页位于每一区块的几何上相似的位置中；

从所述组的每一样本获得对编程电压的统计估计；且

其中所述计算用于所述样本的平均开始编程电压的步骤是通过在所述组中选择最小统计估计。

11.根据权利要求1所述的方法，其进一步包含：

(g)提供用于编程所述样本的每一页的相关联的编程电压，所述相关联的编程电压具有带有相关联的初始值和预定数目的步长的阶梯波形；

(h)将所述相关联的初始值设置为(a)到(f)中所确定的用于所述页的所述平均开始编程电压；

(i)擦除含有所述页样本的所述区块；

(j)针对所述样本中的每个页确定所述页是否可使用带有所述相关联的初始值的所述相关联的编程电压来编程到目标模式；且如果可编程，那么在累积所述相关联的初始值作为所收集的统计数字的一部分之后排除所述页以免进一步处理，否则，将所述相关联的初始值递增预定步长；

(k)重复(i)到(j)，直到所述样本中的所有页已被确定为可编程的或所述相关联的初始值已被递增到预定最大电压为止；

(f)从所述所收集的统计数字计算用于所述样本的平均开始编程电压，以导出用于所述页的开始编程电压。

12.一种在具有经组织成多个区块的存储器单元阵列的非易失性存储器中确定用于页的开始编程电压的方法，每一区块含有用于存取可一起擦除的存储器单元的字线区块，且每一字线含有至少一个可一起编程的存储器单元页，所述方法包含：

选择区块内代表所述页的一群组页；

选择一组区块；

通过从每一区块选择页来形成一组样本，所述页位于每一区块的几何上相似的位置中；

从所述组的每一样本获得对编程电压的统计估计；以及

通过在所述组中选择最小统计估计来确定用于所述页的所述开始编程电压。

13.根据权利要求1到12中任一权利要求所述的方法，其中各个存储器单元每一者存储一个数据位。

14.根据权利要求1到12中任一权利要求所述的方法，其中各个存储器单元每一者存储一个以上数据位。

15.一种非易失性存储器，其包含：

存储器单元阵列，其经组织成多个可擦除区块，每一可擦除区块含有用于存取可一起擦除的存储器单元的字线区块，且每一字线含有至少一个可一起编程的存储器单元页；

区块内代表所述给定页的指定页样本；

用于编程所述样本的每一页的相关联的编程电压，所述相关联的编程电压具有带有初始值和预定最大电压限制的阶梯波形；

内置自测试模块，其用于确定用于给定页的开始编程电压，所述模块提供包括以下各项的存储器操作：

(a)擦除所述页样本；

(b)针对所述样本中的每个页，以所述阶梯波形的逐个步长编程并验证所述页，直到已达到所述最大电压限制或已将所述页编程到目标模式为止，且在已将所述页编程到目标模式的情况下，累积最终编程电压作为所收集的统计数字的一部分；以及

(c)提供所述所收集的统计数字以用于计算用于所述样本的平均开始编程电压，以导出用于所述给定页的开始编程电压。

16.根据权利要求15所述的存储器，其进一步包含：

用于通过将用于所述页的所述样本的所述平均最终电压编程电压负向偏移预定数目的步长来导出用于所述页的所述开始编程电压的构件。

17.根据权利要求16所述的存储器，其中所述预定数目的步长为十五或十五以下。

18.根据权利要求15所述的存储器，其中

所述阶梯波形的所述步长与在正常编程操作期间应用于所述存储器的另一阶梯波形的步长同量。

19.根据权利要求15所述的存储器，其中所述模块提供进一步包括以下各项的存储器操作：

重复(a)到(c)，其中所述初始值设置为所述所导出的开始编程电压。

20.根据权利要求16所述的存储器，其中所述模块提供进一步包括以下各项的存储器操作：

重复(a)到(c)，其中所述初始值设置为所述所导出的开始编程电压。

21.根据权利要求17所述的存储器，其中所述模块提供进一步包括以下各项的存储器操作：

重复(a)到(c)，其中所述初始值设置为所述所导出的开始编程电压。

22.根据权利要求18所述的存储器，其中所述模块提供进一步包括以下各项的存储器操作：

重复(a)到(c)，其中所述初始值设置为所述所导出的开始编程电压。

23.根据权利要求15所述的存储器，其中：

所述样本是从所述存储器阵列中的多个区块中采取的较大样本的一部分；且

所述所收集的统计数字包括与来自所述多个区块的可编程页相关联的经累积的初始值。

24.根据权利要求23所述的存储器，其中所述模块提供进一步包括以下各项的存储器操作：

通过从每一区块选择页来形成一组样本，所述页位于每一区块的几何上相似的位置中；

从所述组的每一样本获得对编程电压的统计估计；且

其中所述计算用于所述样本的平均开始编程电压的步骤是通过在所述组中选择最小统计估计。

25.根据权利要求15所述的存储器，其中所述模块提供进一步包括以下各项的存储器操作：

(d)提供用于编程所述样本的每一页的相关联的编程电压，所述相关联的编程电压具有带有相关联的初始值和预定数目的步长的阶梯波形；

(e)将所述相关联的初始值设置为(a)到(c)中所确定的用于所述页的所述平均开始编程电压；

(f)擦除含有所述页样本的所述区块；

(g)针对所述样本中的每个页确定所述页是否可使用带有所述相关联的初始值的所述相关联的编程电压来编程到目标模式；且如果可编程，那么在累积所述相关联的初始值作为所收集的统计数字的一部分之后排除所述页以免进一步处理，否则，将所述相关联的初始值递增预定步长；

(h)重复(f)到(g)，直到所述样本中的所有页已被确定为可编程的或所述相关联的初始值已被递增到预定最大电压为止；

(i)从所述所收集的统计数字计算用于所述样本的平均开始编程电压，以导出用于所述页的开始编程电压。

26.一种非易失性存储器，其包含：

存储器单元阵列，其经组织成多个区块，每一区块含有用于存取可一起擦除的存储器单元的字线区块，且每一字线含有至少一个可一起编程的存储器单元页；

一组指定区块；

内置自测试模块，其用于确定用于给定页的开始编程电压，所述模块提供包括以下各项的存储器操作：

通过从每一区块选择页来形成一组样本，所述页位于每一区块的几何上相似的位置中；

从所述组的每一样本获得对编程电压的统计估计；以及

通过在所述组中选择最小统计估计来确定用于所述页的所述开始编程电压。

27.根据权利要求15到26中任一权利要求所述的存储器，其中各个存储器单元每一者存储一个数据位。

28.根据权利要求15到26中任一权利要求所述的存储器，其中各个存储器单元每一者存储一个以上数据位。

Images