DE102005000809A1

DE102005000809A1 - Integrierter Halbleiterspeicher mit nichtflüchtiger Speicherung von Daten

Info

Publication number: DE102005000809A1
Application number: DE200510000809
Authority: DE
Inventors: Martin Dr. Perner
Original assignee: Infineon Technologies AG
Current assignee: Polaris Innovations Ltd
Priority date: 2005-01-05
Filing date: 2005-01-05
Publication date: 2006-07-13
Anticipated expiration: 2025-01-06
Also published as: DE102005000809B4

Abstract

Ein integrierter Halbleiterspeicher (100) umfasst ein erstes Speicherzellenfeld (SF1) mit flüchtigen Speicherzellen (SZT, SZC) und mit nichtflüchtigen Speicherzellen (WZ). In einem zweiten Speicherzellenfeld (SF2) sind ausschließlich flüchtige Speicherzellen (SZT, SZC) angeordnet. Die nichtflüchtigen Speicherzellen (WZ) des ersten Speicherzellenfeldes werden zur Aufzeichnung von Betriebsparametern während des Betriebs des integrierten Halbleiterspeichers benutzt. Ein Betriebsparameter wird beim Auffrischen von flüchtigen Speicherzellen im zweiten Speicherzellenfeld in den nichtflüchtigen Speicherzellen (WZ) des ersten Speicherzellenfeldes gespeichert. Der integrierte Halbleiterspeicher ermöglicht es, zur Speicherung von Daten in den flüchtigen Speicherzellen und zur Speicherung von Herstellungs- und Betriebsparametern in den nichtflüchtigen Speicherzellen die gleichen Ansteuerschaltungen (20, 30, 70, 80, SA) zu verwenden.

Description

Die vorliegende Erfindung betrifft einen integrierten Halbleiterspeicher, bei dem Daten auf nichtflüchtige Weise speicherbar sind.

Bei integrierten Halbleiterspeichern, wie beispielsweise DRAM (dynamic random access memory)-Halbleiterspeichern, ist die Ausfallrate in den ersten Betriebsstunden relativ hoch. Um fehlerhafte Bauteile nach der Herstellung aussortieren zu können, werden die integrierten Halbleiterspeicher nach Abschluss des Herstellungsprozesses für wenige Betriebsstunden gestresst. Innerhalb dieser kurzen Betriebszeit lässt sich bereits ein Großteil von fehlerhaften Bausteinen aussortieren. Es zeigt sich weiter, dass im statistischen Mittel erst nach langer Betriebszeit, wie beispielsweise mehreren Jahren, die Ausfallrate wieder ansteigt. Um solche Langzeitausfälle analysieren zu können, wäre es wünschenswert; wenn während des Betriebes eines Halbleiterspeichers Betriebsparameter, wie beispielsweise die Betriebsdauer oder die Anzahl bestimmter Ereignisse, wie beispielsweise Speicherzugriffe auf einen bestimmten Speicherbereich dauerhaft und permanent erfasst werden könnten.

Bei einem Halbleiterspeicher mit flüchtigen Speicherzellen, wie beispielsweise DRAM (dynamic random access memory)-Speicherzellen, muss der Speicherinhalt spätestens nach Ablauf einer Datenerhaltungszeit von neuem aufgefrischt werden. Im Gegensatz zu nichtflüchtigen Halbleiterspeichern, wie beispielsweise Flash, FeRAM (ferroelectric random access memory) oder MRAM (magnetic random access memory)-Halbleiterspeichern besteht somit bei DRAM-Halbleiterspeichern das Problem, dass produktions- und testrelevante Langzeitinformationen wie Testergebnisse, Sort-Kriterien, produktionsrelevante Daten, aber auch darüber hinaus Betriebsparameter, die während des Betriebs des integrierten Halbleiterspeichers auftreten, nicht irreversibel und dauerhaft gespeichert werden können.

Um permanent Daten in einem DRAM-Halbleiterspeicher zu speichern, werden daher elektrische Fuses (E-Fuses) oder Laser-Fuses eingesetzt. Laser-Fuses können nur während der Herstellung des integrierten Halbleiterspeichers programmiert werden. Über E-Fuses lassen sich auch im gehäusten Zustand eines DRAM-Speichers Daten permanent speichern, indem die E-Fuses durch Anlegen einer Programmierspannung programmiert werden. Ein kleines Feld von E-Fuses ist im Allgemeinen noch leicht auswertbar. Wenn jedoch größere Mengen an Daten permanent gespeichert werden sollen, muss eine Fuse-Array-Struktur vorgesehen werden. Innerhalb der Fuse-Array-Struktur sind die E-Fuses, wie die flüchtigen DRAM-Zellen im Speicherzellenfeld, im Allgemeinen matrixförmig entlang von Spalten- und Zeilenleitungen angeordnet. Zum Auslesen des Programmierzustands der einzelnen E-Fuses wird eine Zeilen-/Spalten-Dekoder-Architektur benötigt. Aufgrund des großen Platzbedarfs für derartige Schaltungen werden große E-Fuse-Speicherbereiche im Allgemeinen nicht in Halbleiterspeicher mit flüchtigen Speicherzellen integriert.

Des Weiteren weisen E-Fuses den Nachteil auf, dass sie nur einmal programmiert werden können. Somit können Änderungen von Daten, wie sie beispielsweise bei den Betriebsparametern im Laufe der Betriebszeit auftreten, nicht in den gleichen E-Fuses verändert abgespeichert werden.

Die Aufgabe der vorliegenden Erfindung ist es, einen integrierten Halbleiterspeicher anzugeben, bei dem es ermöglicht ist, Herstellungs- und Betriebsdaten über einen längeren Zeitraum zuverlässig zu speichern. Eine weitere Aufgabe der vorliegenden Erfindung ist es, ein Verfahren anzugeben, mit dem sich bei einem integrierten Halbleiterspeicher Herstellungs- und Betriebsdaten über einen längeren Zeitraum zuverlässig speichern lassen.

Die Aufgabe betreffend den integrierten Halbleiterspeicher wird gelöst durch einen integrierten Halbleiterspeicher mit einem ersten Speicherzellenfeld mit flüchtigen Speicherzellen und mit nichtflüchtigen Speicherzellen, mit einem zweiten Speicherzellenfeld mit flüchtigen Speicherzellen und mit einer Steuerschaltung zur Steuerung eines Zugriffs auf eine der Speicherzellen des ersten und zweiten Speicherzellenfeldes. Erfindungsgemäß ist die Steuerschaltung derart ausgebildet, dass sie bei einem Zugriff auf eine der flüchtigen Speicherzellen des zweiten Speicherzellenfeldes einen Schreibzugriff auf mindestens eine der nichtflüchtigen Speicherzellen des ersten Speicherzellenfeldes durchführt zur Speicherung eines des im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datums in der mindestens einen der nichtflüchtigen Speicherzellen des ersten Speicherzellenfeldes.

Durch Verwendung eines Speicherzellenfeldes mit flüchtigen als auch mit nichtflüchtigen Speicherzellen lassen sich die gleichen Ansteuerschaltungen, wie Zeilendekoder, Spaltendekoder und Leseverstärker verwenden, die auch zum Einschreiben von Informationen in die flüchtigen Speicherzellen und zum Auslesen von Informationen aus den flüchtigen Speicherzellen dienen. Dadurch ist der Platzbedarf deutlich reduziert, da zusätzlicher Speicherplatz nur für die nichtflüchtigen Spei cherzellen vorzusehen ist. Bei dem im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datum kann es sich beispielsweise um einen Betriebsparameter handeln, der im Rahmen eines Testbetriebs des integrierten Halbleiterspeichers aufgetreten ist. Dies kann beispielsweise eine Losnummer oder der Name eines Testprogramms sein. Es kann sich dabei aber auch um einen Betriebsparameter handeln, der einen Betriebszustand des Halbleiterspeichers angibt. Dazu gehört beispielsweise die Anzahl an Zugriffen auf einen bestimmten Speicherbereich oder die im Betrieb des integrierten Halbleiterspeichers aufgetretene Betriebstemperatur.

Gemäß einer Weiterbildung des integrierten Halbleiterspeichers sind die flüchtigen Speicherzellen des ersten und zweiten Speicherzellenfeldes jeweils derart ausgebildet, dass nach einer Abspeicherung eines Speicherzustandes in einer der flüchtigen Speicherzellen zur Erhaltung des abgespeicherten Speicherzustandes der Speicherzustand spätestens nach Ablauf einer Datenerhaltungszeit aufgefrischt werden muss. Die Steuerschaltung ist derart ausgebildet, dass sie zur Erhaltung des abgespeicherten Speicherzustandes in einer der Speicherzellen des zweiten Speicherzellenfeldes den in der einen der Speicherzellen abgespeicherten Speicherzustand auffrischt und dabei das im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelte Datum in der einen der nichtflüchtigen Speicherzellen des ersten Speicherzellenfeldes abspeichert.

Bei einer andere Ausführungsform des integrierten Halbleiterspeichers sind im ersten und zweiten Speicherzellenfeld Leseverstärker vorgesehen, die jeweils an ein Bitleitungspaar mit einer ersten und einer zweiten Bitleitung angeschlossen sind. Die flüchtigen Speicherzellen und die nichtflüchtigen Speicherzellen des ersten Speicherzellenfeldes sind jeweils an ein Bitleitungspaar angeschlossen. Die flüchtigen Speicherzellen und die nichtflüchtigen Speicherzellen sind jeweils derart ausgebildet, dass sie beim Auslesen eine Potentialdifferenz zwischen der ersten und der zweiten Bitleitung des Bitleitungspaares (BLP) an das sie jeweilig angeschlossen sind, erzeugen. Die Leseverstärker sind jeweils derart ausgebildet, dass sie beim Auslesen einer der flüchtigen Speicherzellen und einer der nichtflüchtigen Speicherzellen jeweils die Potentialdifferenz zwischen der ersten und zweiten Bitleitung des Bitleitungspaares, an das sie jeweilig angeschlossen sind, auswerten und in Abhängigkeit von der ausgewerteten Potentialdifferenz ein Datum mit einem ersten oder zweiten Pegel erzeugen.

Gemäß einer Weiterbildung des integrierten Halbleiterspeichers sind die nichtflüchtigen Speicherzellen für einen Lese- und Schreibzugriff über Adressen auswählbar. Die Steuerschaltung ist derart ausgebildet, dass sie bei einem erstmaligen Aktivieren des integrierten Halbleiterspeichers eine Adressposition der zuletzt beschriebenen nichtflüchtigen Speicherzelle ermittelt und das im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelte Datum an der auf die zuletzt beschriebene Adressposition folgenden nächst höheren Adressposition abspeichert.

Bei einer Ausführungsform des integrierten Halbleiterspeichers sind die nichtflüchtigen Speicherzellen jeweils als einmalig irreversibel programmierbare Bauelemente ausgebildet. Die nichtflüchtigen Speicherzellen können auch jeweils als eine elektrisch programmierbare Fuse oder Antifuse ausgebildet sein. Gemäß einer anderen Ausführungsform des integrierten Halbleiterspeichers umfassen die nichtflüchtigen Speicherzellen mindestens einen steuerbaren Widerstand. Die flüchtigen Speicherzellen sind vorzugsweise jeweils als Speicherzellen mit wahlfreiem Zugriff ausgebildet.

Ein Verfahren zum Aufzeichnen von Herstellungs- und Betriebsdaten eines integrierten Halbleiterspeichers sieht die Verwendung eines integrierten Halbleiterspeichers mit einem ersten Speicherzellenfeld mit nichtflüchtigen Speicherzellen und flüchtigen Speicherzellen und einem zweiten Speicherzellenfeld mit flüchtigen Speicherzellen vor, bei dem die nichtflüchtigen Speicherzellen erste nichtflüchtige Speicherzellen und zweite nichtflüchtige Speicherzellen umfassen, wobei in den ersten nichtflüchtigen Speicherzellen eine Information zur Konfiguration der zweiten nichtflüchtigen Speicherzellen abgespeichert ist. Nach dem Hochfahren des integrierten Halbleiterspeichers werden die Speicherzustände der ersten nichtflüchtigen Speicherzellen ausgewertet, um eine Information zur Konfiguration der zweiten nichtflüchtigen Speicherzellen zu erhalten. Anschließend wird eine Adressposition einer zuletzt beschriebenen zweiten nichtflüchtigen Speicherzelle im ersten Speicherzellenfeld ermittelt. Danach wird eine auf die Adressposition der zuletzt beschriebene zweiten nichtflüchtigen Speicherzelle folgenden nächst höhere Adresspostion ermittelt. Das im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelte Datum wird in einer zweiten nichtflüchtigen Speicherzelle des ersten Speicherzellenfeldes, die über die ausgewählte nächst höhere Adresspositon adressierbar ist, in einer Konfiguration in Abhängigkeit von dem ausgewerteten Speicherzustand der ersten nichtflüchtigen Speicherzellen gespeichert, wenn eine der flüchtigen Speicherzellen des zweiten Speicherzellenfeldes aufgefrischt wird.

Gemäß einer Weiterbildung des Verfahrens zum Aufzeichnen von Betriebsdaten eines integrierten Halbleiterspeichers wird das gespeicherte im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelte Datum durch Setzen eines Bits in einem Register des integrierten Halbleiterspeichers aus der einen der zweiten nichtflüchtigen Speicherzellen ausgelesen.

Eine andere Ausführungsform des Verfahrens zum Betreiben eines integrierten Halbleiterspeichers sieht vor, den integrierten Halbleiterspeicher in einem Testbetriebszustand zu betreiben. Im Testbetriebszustand wird eine jede der ersten und zweiten nichtflüchtigen Speicherzellen durch Anlegen eines Steuersignals an den integrierten Halbleiterspeicher ausgelesen.

Weitere Ausbildungsformen betreffend den integrierten Halbleiterspeicher zur Aufzeichnung von Betriebsdaten sowie das Verfahren zur Aufzeichnung von Betriebsdaten sind den Unteransprüchen zu entnehmen.

Die Erfindung wird im Folgenden anhand von Figuren, die Ausführungsbeispiele der vorliegenden Erfindung zeigen, näher erläutert. Es zeigen:
1 einen integrierten Halbleiterspeicher zur Speicherung von Betriebsdaten gemäß der Erfindung,
2 einen Halbleiterspeicherchip mit Speicherbänken zur Speicherung von Betriebsdaten gemäß der Erfindung,
3 eine Speicherbank eines integrierten Halbleiterspeichers zur Speicherung von Betriebsdaten gemäß der Erfindung,
4 einen Ausschnitt eines Speicherzellenfeldes einer Speicherbank mit flüchtigen und nichtflüchtigen Speicherzellen gemäß der Erfindung,
5A eine Adressorganisation einer Speicherbank gemäß der Erfindung,
5B eine Adressorganisation eines Speicherbereichs mit nichtflüchtigen Speicherzellen gemäß der Erfindung,
5C erste nichtflüchtige Speicherzellen gemäß der Erfindung zur Speicherung von Konfigurationsdaten,
6 eine binäre Adresssuche in einem Speicherzellenfeld mit nichtflüchtigen Speicherzellen zum Auffinden einer Startadresse zur Speicherung von Betriebsdaten gemäß der Erfindung,
7 ein Ablaufdiagramm zur Speicherung von Betriebsdaten in nichtflüchtigen Speicherzellen gemäß der Erfindung.
1 zeigt einen integrierten Halbleiterspeicher 100 mit einem Speicherzellenfeld 10. Innerhalb des Speicherzellenfeldes 10 sind flüchtige und nichtflüchtige Speicherzellen in einem ersten Speicherzellenfeld SF1 und flüchtige Speicherzellen in einem zweiten Speicherzellenfeld SF2 angeordnet. Als Beispiel für eine nichtflüchtige Speicherzelle ist im zweiten Speicherzellenfeld SF2 eine DRAM-Speicherzelle SZ dargestellt, die zwischen einer Wortleitung WL und einer Bitleitung BL angeordnet ist. Die DRAM-Speicherzelle umfasst einen Auswahltransistor AT und einen Speicherkondensator SC. Bei einem Schreib- oder Lesezugriff wird die Speicherzelle aktiviert, indem durch ein entsprechendes Signal auf der Wortleitung WL der Auswahltransistor AT leitend gesteuert wird, so dass der Speicherkondensator SC niederohmig mit der Bitleitung BL verbunden ist.
Zur Steuerung von Lese-, Schreib- und Vorladevorgängen innerhalb des Speicherzellenfeldes 10 ist eine Steuerschaltung 20 vorgesehen. Zur Steuerung von Lese- und Schreibzugriffen werden an einen Steueranschluss S20 Steuersignale angelegt. Zur Auswahl einer der Speicherzellen des ersten oder zweiten Speicherzellenfeldes wird an einen Adressanschluss A30 ein Adresssignal ADS angelegt. Die angelegte Adresse weist einen x- und einen y-Adressteil auf. Der Adressteil X wird einem Zeilendekoder 70 und der Adressteil Y wird einem Spaltendekoder 80 zugeführt. Anhand der x- und y-Adresse des Adresssignals ADS lässt sich eine Speicherzelle SZ für einen Lese- oder Schreibzugriff auswählen. Zum Einschreiben einer Information wird an einen Datenanschluss DQ einen Datum D angelegt. Beim Auslesen wird an dem Datenanschluss DQ ein Datum D erzeugt.
2 zeigt einen Halbleiterchip HC, der Speicherbänke B1, B2, B3 und B4 umfasst. Innerhalb der Speicherbänke sind, wie in 1 dargestellt, flüchtige und nichtflüchtige Speicherzellen in einem ersten Speicherzellenfeld SF1 und ausschließlich flüchtige Speicherzellen, wie beispielsweise DRAM-Speicherzellen, in einem zweiten Speicherzellenfeld SF2 angeordnet. Die in 1 dargestellten übrigen Schaltungskomponenten, wie beispielsweise die Steuerschaltung 20 oder das Adressregister 30 sind zwischen den Speicherbänken, im so genannten Spine-Bereich SP, des Halbleiterchips angeordnet.
3 zeigt in vergrößerter Darstellung einen Ausschnitt einer Speicherbank. Am Rand der Speicherbank befindet sich das erste Speicherzellenfeld SF1, das die flüchtigen und nichtflüchtigen Speicherzellen enthält. Daran anschließend sind zweite Speicherzellenfelder SF2a, SF2b, SF2c und SF2d angeordnet. Die Speicherzellenfelder sind jeweils durch Leseverstärkerstreifen SAS getrennt, in denen sich Leserverstärker zur Verstärkung des Speicherinhalts einer ausgewählten Speicherzelle bzw. zum Verstärken des an dem Datenanschluss DQ anliegenden Datums zum Einschreiben in eine ausgewählte Speicherzelle befinden.
4 zeigt einen Ausschnitt A der Speicherbank B aus 3. Die Bitleitungen BL sind innerhalb des ersten Speicherzellenfeldes SF1 und des zweiten Speicherzellenfeldes SF2a als Bitleitungstwist ausgebildet. An Kreuzungspunkten von Wortleitungen WL und Bitleitungen BL sind True-Speicherzellen SZT oder Komplement-Speicherzellen SZC angeordnet. Die Bitleitungen sind jeweils paarweise mit einem Leseverstärker SA verbunden. Ein Bitleitungspaar umfasst eine True-Bitleitung BLT und eine Komplement-Bitleitung BLC. Innerhalb des ersten Speicherzellenfeldes SF1 sind zwischen der True-Bitleitung BLT und der Komplement-Bitleitung BLC nichtflüchtige Speicherzellen WZ angeordnet. In dem zweiten Speicherzellenfeld SF2a sind ausschließlich flüchtige Speicherzellen vorhanden. Diese sind ebenfalls entlang von Wortleitung WL und Bitleitungen BLC und BLT angeordnet. Eine True-Bitleitung BLT und eine Komplement-Bitleitung BLC sind auch hier als Bitleitungspaar angeordnet und jeweils mit einem Leseverstärker SA verbunden. Entlang der True-Bitleitung BLT sind True-Speicherzellen SZT und entlang der Komplement-Bitleitung BLC sind Komplement-Speicherzellen SZC angeordnet.
Zum Einschreiben oder Auslesen einer Information aus den flüchtigen Speicherzellen oder den nichtflüchtigen Speicherzellen sind die Leseverstärker jeweils über einen Datenbus LDQ mit dem externen Datenanschluss DQ verbunden. Die Leseverstärker, die mit den Bitleitungen des ersten Speicherzellenfeldes SF1 verbunden sind, speichern wahlweise eine Information in den flüchtigen Speicherzellen SZ oder den nichtflüchtigen Speicherzellen WZ ab. Den nichtflüchtigen Speicherzellen WZ sind ebenso Zeilen- und Spaltenadressen zugeordnet wie den flüchtigen Speicherzellen. Vorteilhafterweise lassen sich die nichtflüchtigen Speicherzellen ebenso wie die flüchtigen Speicherzellen durch die Zeilen- und Spaltendekoder 70 und 80 auswählen. Die nichtflüchtigen Speicherzellen enthalten beispielsweise einen programmierbaren Widerstand. In Abhängigkeit von dem programmierten Widerstandswert tritt auf den Bitleitungen eines Bitleitungspaares eine Potentialverschiebung auf, die von dem angeschlossenen Leseverstärker bewertet wird. Die nichtflüchtigen Speicherzellen können ebenso auch als MRAM, FeRAM oder SRAM-Speicherzellen ausgebildet sein. Zur Auswahl einer der flüchtigen und nichtflüchtigen Speicherzellen sowie zum Auslesen und Einschreiben einer Information aus den bzw. in die flüchtigen und nichtflüchtigen Speicherzellen lassen sich dadurch die gleichen Ansteuerschaltungen verwenden. Somit braucht für die nichtflüchtigen Speicherzellen kein eigenes Speicherzellenfeld mit einer eigenen Ansteuerlogik vorgesehen zu werden.
5A zeigt einen logischen Adressraum einer Speicherbank mit x- und y-Adressen X0, ..., X31 und Y0, ..., Y255. Der niederwertige x-Adressbereich umfasst die Adressen X0, ..., X15. Der höherwertige x-Adressbereich umfasst die Adressen X16, ..., X31. Über die Adressen lassen sich Wortleitungen auswählen, die an die flüchtigen Speicherzellen im ersten o der zweiten Speicherzellenfeldes angeschlossen sind. Über die Adressen X_w0, ..., X_w3 lassen sich nichtflüchtige Speicherzellen innerhalb des ersten Speicherzellenfeldes auswählen.
Die Aufteilung des Adressraums in Adressbereiche, die mit flüchtigen Speicherzellen verknüpft sind und in Adressbereiche, die mit nichtflüchtigen Speicherzellen verknüpft sind, kann über Bereichsdefinition oder Bitinjizierung erfolgen. Bei der Bereichsdefinition lassen sich nichtflüchtigen Speicherzellen mit Adresswerten oberhalb einem bestimmten Wert adressieren. Adresswerte unterhalb dieses Wertes sprechen flüchtige Speicherzellen an. Bei der Bitinjizierung wird zum Zugriff auf die nichtflüchtigen Speicherzellen ein Adressbit an einer bestimmten Position einer Bitadresse auf beispielsweise den logischen Wert „1" gesetzt. Die niederwertigen Adressbits wählen dann eine nichtflüchtige Speicherzelle im ersten Speicherzellenfeld aus.
5B zeigt den Adressraum der nichtflüchtigen Speicherzellen. Erste nichtflüchtige Speicherzellen WZa befinden sich in einem Adressbereich KB, der über die Adressen X_w0 und die Adressen Y0, ..., Y15 adressierbar ist. In den ersten nichtflüchtigen Speicherzellen lassen sich Konfigurationsdaten zur Konfigurierung von zweiten nichtflüchtigen Speicherzellen WZb, in denen die eigentlichen Betriebsdaten abgespeichert werden, speichern. Die zweiten nichtflüchtigen Speicherzellen WZb befinden sich an den Adresspositionen X_w0 und Y16, ..., Y255; X_w1 und Y0, ..., Y255; X_w2 und Y0, ..., Y255; X_w2 und Y0, ..., Y255; X_w3 und Y0, ..., Y255. In den zweiten nichtflüchtigen Speicherzellen WZb werden vorzugsweise Betriebsdaten des integrierten Halbleiterspeichers abgespeichert.
5C zeigt eine mögliche Belegung der ersten nichtflüchtigen Speicherzellen WZa mit Konfigurationsinformationen. Dargestellt sind die über die Adressen X_w0, Y0, ..., Y15 auswählbaren ersten nichtflüchtigen Speicherzellen WZa0, ..., WZa15. Die Speicherzelle WZa0 der ersten nichtflüchtigen Speicherzellen enthält eine Information, ob die Betriebsdaten in den zweiten nichtflüchtigen Speicherzellen in einem Präfix-Modus gespeichert werden. Bei einer Speicherung eines Betriebsparameters im Präfix-Modus werden mehrere der zweiten nichtflüchtigen Speicherzellen bei der Speicherung eines Betriebsparameters beschrieben. Einige der zweiten nichtflüchtigen Speicherzellen, die zur Speicherung eines bestimmten Betriebsparameters vorgesehen sind, werden dazu verwendet eine Kennung des Betriebsparameters zu speichern. Eine Speicherung von Betriebsdaten im Präfix-Modus ist insbesondere dann sinnvoll, wenn innerhalb des Speicherbereiches der zweiten nichtflüchtigen Speicherzellen der 5B verschiedene Betriebsparameter abgespeichert werden. Eine weitere vorteilhafte Anwendung des Präfix-Modus ist gegeben, wenn innerhalb des nichtflüchtigen Speicherbereiches das Auftreten eines Fehlers protokolliert wird. Neben dem Auftreten des eigentlichen Fehlerereignisses lässt sich beispielsweise die Fehleradresse einer Speicherzelle, die beim Auftreten des Fehlers herrschende Temperatur sowie Referenzströme oder Referenzspannungen speichern.
Die Speicherzelle WZa1 der ersten nichtflüchtigen Speicherzellen des Konfigurationsbereiches enthält eine Information, ob der Speicherbereich der zweiten nichtflüchtigen Speicherzellen zur Speicherung eines Betriebsparameters genutzt werden soll. Ein möglicher Betriebsparameter ist beispielsweise die Betriebsdauer des integrierten Halbleiterspeichers. Zur Protokollierung der Betriebsdauer ist auf dem integrierten Halbleiterspeicher eine Zählerschaltung 60 vorgesehen. Die Zählerschaltung 60 enthält ein Register, dessen aktueller Zählerstand beispielsweise alle sechs Minuten erhöht wird. Der Zählerstand wird in regelmäßigen zeitlichen Abständen von der Steuerschaltung 20 in den nichtflüchtigen zweiten Speicherzellen des ersten Speicherzellenfeldes SF1 abgespeichert.
Die Speicherzelle WZa2 der ersten nichtflüchtigen Speicherzellen innerhalb des Konfigurationsbereiches enthält eine Information, ob der abzuspeichernde Betriebsparameter im Rahmen einer Hintergrundspeicherung während des Betriebs des integrierten Halbleiterspeichers, beispielsweise bei einem Auffrischvorgang von Speicherzellen, die in dem zweiten Speicherzellenfeld SF2 liegen, erfolgen soll. Da, wie in 4 gezeigt, nichtflüchtige Speicherzellen lediglich im ersten Speicherzellenfeld SF1 angeordnet sind, kann das Abspeichern von Betriebsparametern in den nichtflüchtigen Speicherzellen parallel zu dem Auffrischungsvorgang der flüchtigen Speicherzellen des zweiten Speicherzellenfeldes SF2a stattfinden.
Wenn die Speicherzelle WZa3 der ersten nichtflüchtigen Speicherzellen programmiert ist, lassen sich die zweiten nichtflüchtigen Speicherzellen WZb des ersten Speicherzellenfeldes extern beschreiben, bzw. es lässt sich von extern ein Betriebsparameter zur Speicherung in den nichtflüchtigen Speicherzellen auswählen. Das Beschreiben der nichtflüchtigen Speicherzellen erfolgt dabei in einem so genannten Appending-Modus. Dies bedeutet, dass bereits beschriebene nichtflüchtige zweite Speicherzellen nicht überschrieben werden können. Stattdessen wird die zuletzt beschriebene nichtflüchtige zweite Speicherzelle ermittelt und die im Adressraum nächst höher liegende nichtflüchtige zweite Speicherzelle für den Speichervorgang ausgewählt.
Die Speicherzelle WZa4 der ersten nichtflüchtigen Speicherzellen innerhalb des Konfigurationsbereiches gibt an, ob lediglich ein Lesezugriff auf die nichtflüchtigen zweiten Speicherzellen gestattet ist. Wenn der Lesezugriff erlaubt ist, lassen sich in einer Applikation Betriebsdaten aus den nichtflüchtigen zweiten Speicherzellen WZb auslesen. Als Betriebsparameter lässt sich beispielsweise von einem Temperatursensor 50 in 1 eine Betriebstemperatur ermitteln, die in einem Register 40 zwischengespeichert wird. Die Betriebstemperatur wird aus dem Register 40 bei einem Auffrischungsvorgang von flüchtigen Speicherzellen des zweiten Speicherzellenfeldes ausgelesen und in den zweiten nichtflüchtigen Speicherzellen des ersten Speicherzellenfeldes abgespeichert.
Wenn der Lesezugriff auf die nichtflüchtigen Speicherzellen gestattet ist, lässt sich die Betriebstemperatur von einem Speichercontroller auswerten. Der Speichercontroller kann dann beispielsweise bei einer hohen Betriebstemperatur die Betriebsfrequenz des Halbleiterspeichers reduzieren.
Der Speicherzustand in den ersten nichtflüchtigen Speicherzellen WZa5 und WZa6 innerhalb des Konfigurationsbereiches gibt an, ob die Speicherung eines Betriebsparameters innerhalb der nichtflüchtigen zweiten Speicherzellen bit-, byte- oder wortweise erfolgen soll. Bei einer byte- oder wortweisen Speicherung eines Betriebsparameters ist die Information in mehreren Bits kodiert. Bei der bitweisen Speicherung hingegen ist die Information des abzuspeichernden Betriebsparameters in einem einzelnen Bit kodiert. Wenn beispielsweise die Betriebsdauer bitweise gespeichert werden soll, so wird in bestimmten Zeitabständen, beispielsweise alle sechs Minuten, sobald ein Auffrischungsvorgang für Speicherzellen innerhalb des zweiten Speicherzellenfeldes stattfindet, eine der zweiten nichtflüchtigen Speicherzellen WZb beschrieben.
Zu Beginn der Betriebsdauer wird beispielsweise die nichtflüchtige zweite Speicherzelle, die der Adresse X_w0, Y16 zugeordnet ist mit einem "1"-Pegel beschrieben. Alle sechs Minuten später wird eine auf die zuletzt beschriebene nichtflüchtige Speicherzelle im Adressraum folgende Speicherzelle, also bei der zweiten Speicherung die Speicherzelle, die zu der Adresse X_w0, Y17 zugehörig ist, mit dem logischen „1"-Pegel beschrieben. Wenn bei dieser Art der Speicherung die Betriebsdauer über einen Zeitraum von zehn Jahren protokolliert werden soll, werden dazu 876.000 nichtflüchtige Speicherzellen benötigt. Im Vergleich zu typischen 512 Mb DRAM-Speicherzellen sind dazu lediglich 0,163 % an zusätzlichem Speicherplatz notwendig.
Die Speicherzellen WZa6, ..., WZa14 der ersten nichtflüchtigen Speicherzellen enthalten eine Information über die Anzahl der logischen Speicherbereiche, in die die zweiten nichtflüchtigen Speicherzellen unterteilt sind. Des Weiteren enthalten die ersten nichtflüchtigen Speicherzellen WZa6,..., WZa14 eine Information über den innerhalb eines Speicherbereiches zu speichernden Betriebsparameter. Dadurch ist es beispielsweise möglich, den logischen Adressraum von nichtflüchtigen Speicherzellen der 5B in zwei verschiedene Bereiche zu unterteilen, wobei in einem ersten nichtflüchtigen Speicherbereich die Anzahl von Aktivierungen von Leseverstärkern in einem bestimmten Leserverstärkerstreifen über einen Betriebszeitraum protokolliert wird und in einem zweiten nichtflüchtigen Speicherbereich die Betriebstemperatur über einen längeren Zeitraum aufgezeichnet wird.
Die Speicherzelle WZa15 der ersten nichtflüchtigen Speicherzellen enthält eine Information, ob die Speicherkapazität der zweiten nichtflüchtigen Speicherzellen bereits vollständig erschöpft ist, da alle zweiten nichtflüchtigen Speicherzellen schon mit Informationsdaten beschrieben sind. Wenn die nichtflüchtige Speicherzelle WZa15 beispielsweise mit einem logischen "1"-Pegel programmiert ist, ist der zur Verfügung stehende Speicherraum erschöpft und das Protokollieren eines Betriebsparameters in den zweiten nichtflüchtigen Speicherzellen wird unterbrochen.
Der Speicherzustand der ersten nichtflüchtigen Speicherzellen wird entweder bereits bei der Fertigung oder erst im späteren Betrieb des integrierten Halbleiterspeichers festgelegt. So kann beispielsweise die spätere Verwendung der zweiten nichtflüchtigen Speicherzellen zur Speicherung eines Betriebsparameters durch eine Vorprogrammierung der ersten nichtflüchtigen Speicherzellen im Konfigurationsbereich bereits vom Hersteller festgelegt werden. Ein bestimmter Bereich der zweiten nichtflüchtigen Speicherzellen WZb kann beispielsweise zur Protokollierung der Betriebsdauer des integrierten Halbleiterspeichers vorgesehen sein.
Wenn ein Speicherbereich mit nichtflüchtigen Speicherzellen erst in einer Applikation konfiguriert wird, so kann beispielsweise das Protokollieren der Betriebstemperatur dadurch gestartet werden, dass ein Signalisierungsbit in einem Register 21, wie beispielsweise dem Mode-Register oder dem Extended-Mode-Register gesetzt wird. Wenn die Steuerschaltung 20 das gesetzte Bit in einem der beiden Register detektiert, wählt sie beispielsweise einen nichtflüchtigen Speicherbereich zur Aufzeichnung der Betriebstemperatur aus und legt durch Programmierung der ersten nichtflüchtigen Speicherzel len die Konfiguration der zweiten nichtflüchtigen Speicherzellen selbständig fest. Vorzugsweise wird bei einem Zugriff auf die nichtflüchtigen Speicherzellen über das Mode-/Extended-Mode-Register nur ein Zugriff im Appending-Modus, also ohne Überschreiben bereits programmierter nichtflüchtiger Speicherzellen, gestattet. Als weitere Einschränkung kann vorgesehen sein, dass der Anwender des integrierten Halbleiterspeichers in einer Applikation nur auf bestimmte freigegebene nichtflüchtige Speicherbereiche lesend zugreifen kann.
Neben der Möglichkeit auf die nichtflüchtigen Speicherzellen durch Setzen eines Bits in einem Mode-Register oder einem Extended-Mode-Register zuzugreifen, besteht auch die Möglichkeit durch das Anlegen eines charakteristischen Test-Mode-Signals TM bzw. einer oder mehrerer charakteristischer Schlüsselbitfolgen an den Steueranschluss S20 der Steuerschaltung 20 auf die nichtflüchtigen Speicherzellen zuzugreifen. Wenn beispielsweise der integrierte Halbleiterspeicher in einer Applikation ausgefallen ist und als Kundenretoure an den Hersteller zurückgeschickt wird, kann der Hersteller über die charakteristische Schlüsselbitfolgen den gesamten nichtflüchtigen Speicherbereich auslesen. Dadurch lassen sich Rückschlüsse auf mögliche Ausfallursachen eines Speicherbausteins ziehen. Es besteht ferner die Möglichkeit, über das Test-Mode-Signal bereits vor Auslieferung des Bauteils verschiedenen Herstellungs- und Testdaten wie beispielsweise verwendete Trimm-Modi, Testprogrammnamen, Loszuordnungen und Zuordnungen zu Herstellungsmaschinen in den nichtflüchtigen Speicherzellen abzuspeichern. Somit kann ein ausgefallener Baustein einem Herstellungszeitraum sowie einer Fertigungslinie zugeordnet werden. Anhand der Kenntnis der Produktionsparameter lassen sich bei einem ausgefallenen Bauteil ebenfalls oftmals Rückschlüsse auf die Ausfallursache ziehen.
Wenn ein Speicherbereich von zweiten nichtflüchtigen Speicherzellen kontinuierlich fortlaufend von niedrigen zu hohen Adresspositionen beschrieben wird, so wird bei jedem Hochfahren des Halbleiterspeichers innerhalb des Speicherbereichs der nichtflüchtigen Speicherzellen diejenige Adressposition bestimmt, ab der während der folgenden Betriebszeit die Speicherung von Betriebsparametern fortgesetzt werden kann. Dadurch wird verhindert, dass bereits beschriebene nichtflüchtige Speicherzellen überschrieben werden.
6 zeigt dazu den Adressraum AB1 der nichtflüchtigen Speicherzellen. Im Beispiel der 6 sind alle nichtflüchtigen Speicherzellen, die zu einer Adresse y < 143 gehören, bereits programmiert, indem dort bereits Betriebdaten abgespeichert worden sind. Wenn der nichtflüchtige Speicherbereich kontinuierlich fortlaufend von einer niedrigen zu einer hohen Adressposition beschrieben wird, so wird nach dem Hochfahren des integrierten Halbleiterspeichers die Adresse der nächsten freien zu beschreibenden nichtflüchtigen Speicherzelle durch eine binäre Adresssuche bestimmt. Im Folgenden wird die Bestimmung einer freien Speicherzelle anhand der ihr zugeordneten y-Adresse beschrieben. Wenn der nichtflüchtige Adressraum die Adresspositionen y = 0 bis y = 255 aufweist, wird zu Beginn des binären Adresssuchalgorithmus der Speicherzustand einer nichtflüchtigen Speicherzelle an der Adressposition y = 255 untersucht. Im Beispiel der 6 sind in den nichtflüchtigen Speicherzellen, die zu der Adresse y = 255 zugehörig sind, keine Betriebsparameter abgespeichert. Anschließend wird der Adressraum halbiert und an der Adressposition y = 127 eine Auswertung des Speicherzustandes der zugehörigen nichtflüchtigen Speicherzellen durchgeführt. Da die nichtflüchtigen Speicherzellen an dieser Stelle beschrieben sind, muss die nächste freie nichtflüchtige Speicherzelle im Adressraum zwischen den Adressen y = 127 bis y = 255 liegen. Nach Halbierung dieses Adressraums wird die Adressposition y = 191 untersucht. Da an den Speicherzellen an dieser Adressposition kein Betriebsparameter abgespeichert ist, muss die letzte beschriebene nichtflüchtige Speicherzelle im Adressraum y = 127 bis y = 191 liegen. Durch fortwährende Halbierung der Adressintervalle wird letztendlich die Adresse y = 143, an der die letzte beschriebene nichtflüchtige Speicherzelle liegt, gefunden. Somit kann im Folgenden an der Adressposition y = 144 die Protokollierung eines Betriebsparameters fortgesetzt werden.
7 zeigt ein Ablaufdiagramm zur Protokollierung eines Betriebsparameters. Im Beispiel der 7 wurde bei der Herstellung des integrierten Halbleiterspeichers ein nichtflüchtiger Speicherbereich vorgesehen, in dem das Auftreten eines Fehlerereignisses während der Betriebszeit des integrierten Halbleiterspeichers aufgezeichnet wird. Nach dem Hochfahren des Halbleiterspeichers wertet die Steuerschaltung 20 die ersten nichtflüchtigen Speicherzellen innerhalb des Konfigurationsbereiches des nichtflüchtigen Speicherbereiches aus. Wenn die nichtflüchtige Speicherzelle WZa15 den logischen Zustand "0" aufweist, ist der Speicherbereich noch nicht vollständig beschrieben. In diesem Fall wird durch binäre Adresssuche die Endadresse des nichtflüchtigen Speicherbereichs bestimmt. Die Steuerschaltung 20 aktiviert nachfolgend den Ereigniszähler, im Beispiel das Auftreten eines bestimmten Fehlerereignisses. Beim Auftreten des Fehlers wird ein Ereignisregister entsprechend programmiert. Das Ereignisregister dient als Zwischenspeicher. Wenn flüchtige Speicherzellen innerhalb des zweiten Speicherzellenfeldes aufgefrischt werden, kann in den nichtflüchtigen Speicherzellen des ersten Speicherzellenfeldes der aktuelle Wert des Ereignisregisters abgespeichert werden. Solange die nichtflüchtige Speicherzelle WZa1 den logischen Speicherzustand "1" aufweist, wird bei jedem Auftreten des Fehlerereignisses eine nichtflüchtige Speicherzelle im ersten Speicherzellenfeld beim Auffrischen von flüchtigen Speicherzellen im zweiten Speicherzellenfeld programmiert. Durch einen Zustandswechsel der nichtflüchtigen Speicherzelle WZa1 vom logischen "1"-Zustand in den logischen "0"-Zustand kann die Protokollierung des Fehlerereignisses jederzeit unterbrochen werden.

10: Speicherzellenfeld
20: Steuerschaltung
21: Mode-Register
30: Adressregister
40: Speicherregister
50: Temperatursensor
60: Betriebsstundenzähler
70: Zeilendekoder
80: Spaltendekoder
AT: Auswahltransistor
B: Speicherbank
BL: Bitleitung
BLP: Bitleitungspaar
D: Datum
DQ: Datenanschluss
SA: Leseverstärker
SAS: Wortleitungsstreifen
SC: Speicherkondensator
SF: Speicherzellenfeld
SP: Spine-Bereich
SZ: flüchtige Speicherzelle
WL: Wortleitung
WZ: nichtflüchtige Speicherzelle
X, Y: Adressen

Claims

Integrierter Halbleiterspeicher mit nichtflüchtiger Speicherung von Daten, – mit einem ersten Speicherzellenfeld (SF1) mit flüchtigen Speicherzellen (SZ) und nichtflüchtigen Speicherzellen (WZ), – mit einem zweiten Speicherzellenfeld (SF2) mit flüchtigen Speicherzellen (SZ), – mit einer Steuerschaltung (20) zur Steuerung eines Zugriffs auf eine der Speicherzellen (SZ, WZ) des ersten und zweiten Speicherzellenfeldes (SF1, SF2), – bei dem die Steuerschaltung (20) derart ausgebildet ist, dass sie während eines Zugriffs auf eine der flüchtigen Speicherzellen (SF1) des zweiten Speicherzellenfeldes (SF2) zur Speicherung mindestens eines im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datums in mindestens einer der nichtflüchtigen Speicherzellen (WZ) des ersten Speicherzellenfeldes einen Schreibzugriff auf die mindestens eine der nichtflüchtigen Speicherzellen des ersten Speicherzellenfeldes durchführt.
Integrierter Halbleiterspeicher nach Anspruch 1 – bei dem die flüchtigen Speicherzellen (SZ) des ersten und zweiten Speicherzellenfeldes jeweils derart ausgebildet sind, dass nach einer Abspeicherung eines Speicherzustandes in einer der flüchtigen Speicherzellen zur Erhaltung des abgespeicherten Speicherzustandes der Speicherzustand spätestens nach Ablauf einer Datenerhaltungszeit aufgefrischt werden muss, – bei dem die Steuerschaltung (20) derart ausgebildet ist, dass sie zur Erhaltung des abgespeicherten Speicherzu standes in einer der Speicherzellen des zweiten Speicherzellenfeldes (SF2) den in der einen der Speicherzellen abgespeicherten Speicherzustand auffrischt und dabei das im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelte Datum in der einen der nichtflüchtigen Speicherzellen des ersten Speicherzellenfeldes abspeichert.
Integrierter Halbleiterspeicher nach einem der Ansprüche 1 oder 2, – bei dem zur Durchführung eines Lese- oder Schreibzugriffs auf eine der flüchtigen Speicherzellen (SZ) des ersten Speicherzellfeldes (SF1) eine Ansteuerschaltung (SA, 20, 30) vorgesehen ist, – bei dem die nichtflüchtigen Speicherzellen (SZ) jeweils derart ausgebildet sind, dass zur Durchführung eines Lese- oder Schreibzugriffs auf eine der nichtflüchtigen Speicherzellen die Ansteuerschaltung (SA, 20, 30), die zur Durchführung des Lese- oder Schreibzugriffs auf eine der flüchtigen Speicherzellen (SZ) des ersten Speicherzellenfeldes vorgesehen ist, verwendbar ist.
Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 3, – bei dem im ersten und zweiten Speicherzellenfeld Leseverstärker (SA) vorgesehen sind, die jeweils an ein Bitleitungspaar (BLP) mit einer ersten und einer zweiten Bitleitung (BLT, BLC) angeschlossen sind, – bei dem die flüchtigen Speicherzellen (SZ) und die nichtflüchtigen Speicherzellen (WZ) des ersten Speicherzellenfeldes (SF1) jeweils an ein Bitleitungspaar angeschlossen sind, – bei dem die flüchtigen Speicherzellen (SZ) und die nichtflüchtigen Speicherzellen (WZ) jeweils derart ausgebildet sind, dass sie beim Auslesen eine Potentialdifferenz zwischen der ersten und der zweiten Bitleitung des Bitleitungspaares (BLP) an das sie jeweilig angeschlossen sind, erzeugen, – bei dem die Leseverstärker (SA) jeweils derart ausgebildet sind, dass sie beim Auslesen einer der flüchtigen Speicherzellen (SZ) und einer der nichtflüchtigen Speicherzellen (WZ) jeweils die Potentialdifferenz zwischen der ersten und zweiten Bitleitung des Bitleitungspaares, an das sie jeweilig angeschlossen sind, auswerten und in Abhängigkeit von der ausgewerteten Potentialdifferenz ein Datum (D) mit einem ersten oder zweiten Pegel erzeugen.
Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 4, – mit ersten der nichtflüchtigen Speicherzellen (WZa), – mit zweiten der nichtflüchtigen Speicherzellen (WZb), – bei dem die Steuerschaltung (20) derart ausgebildet ist, dass sie den Speicherzustand der ersten der nichtflüchtigen Speicherzellen (WZa) auswertet, – bei dem die Steuerschaltung (20) derart ausgebildet ist, dass sie in Abhängigkeit von dem Speicherzustand der ersten der nichtflüchtigen Speicherzellen (WZa) das im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelte Datum in den zweiten der nichtflüchtigen Speicherzellen (WZb) mit einer Betriebsparameterkennung abspeichert, anhand derer sich das im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelte Datum von anderen im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Daten unterscheiden lässt.
Integrierter Halbleiterspeicher nach Anspruch 5, bei dem die Steuerschaltung (20) derart ausgebildet ist, dass sie in Abhängigkeit von dem Speicherzustand der ersten der nichtflüchtigen Speicherzellen (WZa) das Abspeichern des im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datums in einer der zweiten der nichtflüchtigen Speicherzellen (WZb) unterbricht.
Integrierter Halbleiterspeicher nach einem der Ansprüche 5 oder 6, bei dem die Steuerschaltung (20) derart ausgebildet ist, dass sie in Abhängigkeit von dem Speicherzustand der ersten der nichtflüchtigen Speicherzellen (WZa) nur lesend auf die zweiten der nichtflüchtigen Speicherzellen (WZb) zugreift.
Integrierter Halbleiterspeicher nach einem der Ansprüche 5 bis 7, bei dem die Steuerschaltung (20) derart ausgebildet ist, dass sie in Abhängigkeit von dem Speicherzustand der ersten der nichtflüchtigen Speicherzellen (WZa) das im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelte Datum in den zweiten der nichtflüchtigen Speicherzellen (WZb) bitweise, byteweise oder wortweise abspeichert.
Integrierter Halbleiterspeicher nach einem der Ansprüche 5 bis 8, bei dem die Steuerschaltung (20) derart ausgebildet ist, dass sie in Abhängigkeit von dem Speicherzustand der ersten der nichtflüchtigen Speicherzellen (WZa) die zweiten der nichtflüchtigen Speicherzellen (WZb) verschiedenen Speicherbereichen zuordnet und in einem ersten der verschiedenen Speicherbereiche ein erstes im aktuellen Be trieb des integrierten Halbleiterspeichers ermitteltes Datum und in einem zweiten der verschiedenen Speicherbereiche ein zweites im aktuellen Betrieb des integrierten Halbleiterspeichers ermitteltes Datum speichert.
Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 9, – bei dem die nichtflüchtigen Speicherzellen (WZ) für einen Lese- und Schreibzugriff über Adressen (X_w, Y_w) auswählbar sind, – bei dem die Steuerschaltung (20) derart ausgebildet ist, dass sie bei einem erstmaligen Aktivieren des integrierten Halbleiterspeichers eine Adressposition der zuletzt beschriebenen nichtflüchtigen Speicherzelle (WZ) ermittelt und das im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelte Datum an der auf die zuletzt beschriebene Adressposition folgenden nächst höheren Adressposition abspeichert.
Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 10, – mit einem Register (40) zur Zwischenspeicherung des im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datums, – bei dem die Steuerschaltung (20) derart ausgebildet ist, dass sie bei einer Auffrischung des Speicherzustandes einer der flüchtigen Speicherzellen (SZ) des zweiten Speicherzellenfeldes (SF2) das Register (40) zur Zwischenspeicherung des im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datums ausliest und das zwischengespeicherte im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelte Datum in einer der nichtflüchtigen Speicherzellen (WZ) des ersten Speicherzellenfeldes (SF1) abspeichert.
Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 11, bei dem das Register (40) zur Zwischenspeicherung des im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datums als Register zur Speicherung einer Betriebstemperatur des integrierten Halbleiterspeichers ausgebildet ist.
Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 12, bei dem die Steuerschaltung (20) derart ausgebildet ist, dass sie den Speicherzustand der nichtflüchtigen Speicherzellen (WZ) des ersten Speicherzellenfeldes (SF1) in Abhängigkeit von der Betriebsdauer des integrierten Halbleiterspeichers verändert.
Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 13, bei dem die nichtflüchtigen Speicherzellen (WZ) jeweils als einmalig irreversibel programmierbare Bauelemente ausgebildet sind.
Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 14, bei dem die nichtflüchtigen Speicherzellen jeweils als eine elektrisch programmierbare Fuse oder Antifuse ausgebildet sind.
Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 15, bei dem die nichtflüchtigen Speicherzellen (WZ) mindestens einen steuerbaren Widerstand (SR) umfassen.
Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 16, bei dem die flüchtigen Speicherzellen jeweils als Speicherzellen (SZ) mit wahlfreiem Zugriff ausgebildet sind.
Verfahren zum Betreiben eines integrierten Halbleiterspeichers, umfassend die folgenden Schritte: – Vorsehen eines integrierten Halbleiterspeichers mit einem ersten Speicherzellenfeld (SF1) mit nichtflüchtigen Speicherzellen (WZ) und flüchtigen Speicherzellen (SZ) und einem zweiten Speicherzellenfeld (SF2) mit flüchtigen Speicherzellen (SZ), bei dem die nichtflüchtigen Speicherzellen (WZ) erste nichtflüchtige Speicherzellen (WZa) und zweite nichtflüchtige Speicherzellen (WZb) umfassen, wobei in den ersten nichtflüchtigen Speicherzellen (WZa) eine Information zur Konfiguration der zweiten nichtflüchtigen Speicherzellen (WZb) abgespeichert ist, – Auswerten von Speicherzuständen der ersten nichtflüchtigen Speicherzellen (WZa), – nachfolgend Ermitteln einer Adressposition einer zuletzt beschriebenen zweiten nichtflüchtigen Speicherzelle (WZb) im ersten Speicherzellenfeld (SF1), – nachfolgend Auswählen einer auf die Adressposition der zuletzt beschriebene zweiten nichtflüchtigen Speicherzelle folgenden nächst höheren Adresspostion, – nachfolgend Speichern eines im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datums in einer zweiten nichtflüchtigen Speicherzelle (WZb) des ersten Speicherzellenfeldes (SF1), die über die ausgewählte nächst höhere Adresspositon adressierbar ist, in einer Konfiguration in Abhängigkeit von dem ausgewerteten Speicherzustand der ersten nichtflüchtigen Speicherzellen (WZa), wenn eine der flüchtigen Speicherzellen (SZ) des zweiten Speicherzellenfeldes (SF2) aufgefrischt wird.
Verfahren zum Betreiben eines integrierten Halbleiterspeichers nach Anspruch 18, umfassend den folgenden Schritt: Setzen eines Bits in den ersten nichtflüchtigen Speicherzellen (WZa0) zur Speicherung des im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datums in den zweiten nichtflüchtigen Speicherzellen (WZb) mit einer Betriebsparameterkennung, anhand derer sich das im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelte Datum von anderen im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Daten unterscheiden lässt.
Verfahren zum Betreiben eines integrierten Halbleiterspeichers nach einem der Ansprüche 18 oder 19, umfassend den folgenden Schritt: Setzen eines Bits in den ersten nichtflüchtigen Speicherzellen (WZa4) zur Konfiguration der zweiten nichtflüchtigen Speicherzellen (WZb) für einen Nur-Lesezugriff.
Verfahren zum Betreiben eines integrierten Halbleiterspeichers nach einem der Ansprüche 18 bis 20, umfassend den folgenden Schritt: Setzen eines Bits in den ersten nichtflüchtigen Speicherzellen (WZa5) zur Konfiguration der zweiten nichtflüchtigen Speicherzellen (WZb) für eine bitweise, byteweise oder wortweise Speicherung des im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datums.
Verfahren zum Betreiben eines integrierten Halbleiterspeichers nach einem der Ansprüche 18 bis 21, umfassend den folgenden Schritt: Setzen einer Bitfolge in den ersten nichtflüchtigen Speicherzellen (WZa8, ..., WZa14) zur Unterteilung der zweiten nichtflüchtigen Speicherzellen (WZ) in mindestens einen ersten Speicherbereich zur Speicherung eines ersten im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datums und in mindestens einen zweiten Speicherbereich zur Speicherung eines zweiten im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datums.
Verfahren zum Betreiben eines integrierten Halbleiterspeichers nach einem der Ansprüche 18 bis 22, umfassend den folgenden Schritt: Auslesen des gespeicherten im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datums aus der einen der zweiten nichtflüchtigen Speicherzellen (WZb) durch Setzen eines Bits in einem Register (21) des integrierten Halbleiterspeichers.
Verfahren zum Betreiben eines integrierten Halbleiterspeichers nach einem der Ansprüche 17 bis 21, umfassend den folgenden Schritte: – Betreiben des integrierten Halbleiterspeichers in einem Testbetriebszustand, – Auslesen einer jeden der ersten und zweiten nichtflüchtigen Speicherzellen (Wza, WZb) im Testbetriebszustand durch Anlegen eines Steuersignals (TM) an den integrierten Halbleiterspeicher.
Verfahren zum Betreiben eines integrierten Halbleiterspeichers nach einem der Ansprüche 18 bis 24, umfassend die folgenden Schritte: – Vorsehen eines integrierten Halbleiterspeichers mit einer Zähleinheit (60) zur Erfassung einer Betriebsdauer des integrierten Halbleiterspeichers, – Inkrementieren der Zähleinheit (60) zur Erfassung der Betriebsdauer des integrierten Halbleiterspeichers in einem definierten Zeitabstand während des Betriebs des integrierten Halbleiterspeichers, – Nach dem Inkrementieren der Zähleinheit (60) jeweils Speichern eines ersten logischen Zustands in einer der zweiten nichtflüchtigen Speicherzellen, wobei die eine der zweiten nichtflüchtigen Speicherzellen gegenüber einer der zweiten nichtflüchtigen Speicherzellen, die zuletzt mit dem ersten logischen Zustand beschriebenen worden ist, über eine nächsthöherwertige Adresse adressierbar ist.