Suche Bilder Maps Play YouTube News Gmail Drive Mehr »
Anmelden
Nutzer von Screenreadern: Klicke auf diesen Link, um die Bedienungshilfen zu aktivieren. Dieser Modus bietet die gleichen Grundfunktionen, funktioniert aber besser mit deinem Reader.

Patentsuche

  1. Erweiterte Patentsuche
VeröffentlichungsnummerDE102005000809 A1
PublikationstypAnmeldung
AnmeldenummerDE200510000809
Veröffentlichungsdatum13. Juli 2006
Eingetragen5. Jan. 2005
Prioritätsdatum5. Jan. 2005
Auch veröffentlicht unterDE102005000809B4
Veröffentlichungsnummer0510000809, 200510000809, DE 102005000809 A1, DE 102005000809A1, DE 2005/10000809 A1, DE-A1-102005000809, DE0510000809, DE102005000809 A1, DE102005000809A1, DE2005/10000809A1, DE200510000809
ErfinderMartin Dr. Perner
AntragstellerInfineon Technologies Ag
Zitat exportierenBiBTeX, EndNote, RefMan
Externe Links: DPMA, Espacenet
Integrated semiconductor memory, for control circuits, has volatile memory cells refreshed with production and operating parameter data from non-volatile memory cells
DE 102005000809 A1
Zusammenfassung
Integrated semiconductor memory, with a non-volatile data storage, has an initial memory cell field (SF1) with volatile and non-volatile memory cells. A second memory cell field (SF2a) is composed entirely of volatile memory cells. The non-volatile cells of the first field are used to plot operating parameters while the memory is in use, where one parameter refreshes the volatile memory cells in the second field from storage in the non-volatile cells in the first field. The integrated semiconductor memory, with a non-volatile data storage, has an initial memory cell field (SF1) with volatile memory cells (SZT,SZC) and non-volatile cells (WZ). A second memory cell field (SF2a) is composed entirely of volatile memory cells. The non-volatile cells of the first field are used to plot operating parameters while the memory is in use, where one parameter refreshes the volatile memory cells in the second field from storage in the non-volatile cells in the first field. The integrated memory can store data in the volatile memory cells and hold production and parameter data in the non-volatile cells within the same control circuit. To input and read data at the two types of cells, the scanning amplifiers (SA) are each linked to external data connections (DQ) by a data bus (LDQ).
Ansprüche(25)  übersetzt aus folgender Sprache: Deutsch
  1. Integrierter Halbleiterspeicher mit nichtflüchtiger Speicherung von Daten, – mit einem ersten Speicherzellenfeld (SF1) mit flüchtigen Speicherzellen (SZ) und nichtflüchtigen Speicherzellen (WZ), – mit einem zweiten Speicherzellenfeld (SF2) mit flüchtigen Speicherzellen (SZ), – mit einer Steuerschaltung ( Integrated semiconductor memory having non-volatile storage of data, - with a first memory cell array (SF1) having nonvolatile memory cells (SZ) and non-volatile memory cell (WZ), - having a second memory cell array (SF2) having nonvolatile memory cells (SZ), - having a control circuit ( 20 20 ) zur Steuerung eines Zugriffs auf eine der Speicherzellen (SZ, WZ) des ersten und zweiten Speicherzellenfeldes (SF1, SF2), – bei dem die Steuerschaltung ( ) For controlling an access to one of the memory cells (SZ, WZ) of the first and second memory cell array (SF1, SF2), - in which the control circuit ( 20 20 ) derart ausgebildet ist, dass sie während eines Zugriffs auf eine der flüchtigen Speicherzellen (SF1) des zweiten Speicherzellenfeldes (SF2) zur Speicherung mindestens eines im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datums in mindestens einer der nichtflüchtigen Speicherzellen (WZ) des ersten Speicherzellenfeldes einen Schreibzugriff auf die mindestens eine der nichtflüchtigen Speicherzellen des ersten Speicherzellenfeldes durchführt. ) Is constructed such that during an access to one of the nonvolatile memory cells (SF1) of said second memory cell array (SF2) for storing at least one determined in the current operation of the integrated semiconductor memory datum in at least one of the non-volatile memory cells (WZ) of the first memory cell array, a write access performing the at least one of the non-volatile memory cells of the first memory cell array.
  2. Integrierter Halbleiterspeicher nach Anspruch 1 – bei dem die flüchtigen Speicherzellen (SZ) des ersten und zweiten Speicherzellenfeldes jeweils derart ausgebildet sind, dass nach einer Abspeicherung eines Speicherzustandes in einer der flüchtigen Speicherzellen zur Erhaltung des abgespeicherten Speicherzustandes der Speicherzustand spätestens nach Ablauf einer Datenerhaltungszeit aufgefrischt werden muss, – bei dem die Steuerschaltung ( Integrated semiconductor memory according to claim 1 - wherein the nonvolatile memory cells (SZ) of the first and second memory cell arrays are each formed in such a way that after a storage of a storage state must be refreshed in one of the volatile memory cell to maintain the stored memory state of the memory state at the latest after the expiry of a data retention time , - in which the control circuit ( 20 20 ) derart ausgebildet ist, dass sie zur Erhaltung des abgespeicherten Speicherzu standes in einer der Speicherzellen des zweiten Speicherzellenfeldes (SF2) den in der einen der Speicherzellen abgespeicherten Speicherzustand auffrischt und dabei das im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelte Datum in der einen der nichtflüchtigen Speicherzellen des ersten Speicherzellenfeldes abspeichert. ) Is constructed such that it prior to the preservation of the stored Speicherzu in one of the memory cells of the second memory cell array (SF2) refresh the information stored in the one of the memory cell storage state while the detected in the current operation of the integrated semiconductor memory date in one of the nonvolatile memory cells of the first memory cell array stores.
  3. Integrierter Halbleiterspeicher nach einem der Ansprüche 1 oder 2, – bei dem zur Durchführung eines Lese- oder Schreibzugriffs auf eine der flüchtigen Speicherzellen (SZ) des ersten Speicherzellfeldes (SF1) eine Ansteuerschaltung (SA, Integrated semiconductor memory according to any one of claims 1 or 2, - in which for carrying out a read or write access to a volatile memory cells (SZ) of the first memory cell array (SF1) a drive circuit (SA, 20 20 , . 30 30 ) vorgesehen ist, – bei dem die nichtflüchtigen Speicherzellen (SZ) jeweils derart ausgebildet sind, dass zur Durchführung eines Lese- oder Schreibzugriffs auf eine der nichtflüchtigen Speicherzellen die Ansteuerschaltung (SA, ) Is provided, - in which the non-volatile memory cells (SZ) are each formed such that for performing a read or write access to one of the non-volatile memory cells, the drive circuit (SA, 20 20 , . 30 30 ), die zur Durchführung des Lese- oder Schreibzugriffs auf eine der flüchtigen Speicherzellen (SZ) des ersten Speicherzellenfeldes vorgesehen ist, verwendbar ist. ), Which is provided for performing the read or write access to a volatile memory cells (SZ) of the first memory cell array, can be used.
  4. Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 3, – bei dem im ersten und zweiten Speicherzellenfeld Leseverstärker (SA) vorgesehen sind, die jeweils an ein Bitleitungspaar (BLP) mit einer ersten und einer zweiten Bitleitung (BLT, BLC) angeschlossen sind, – bei dem die flüchtigen Speicherzellen (SZ) und die nichtflüchtigen Speicherzellen (WZ) des ersten Speicherzellenfeldes (SF1) jeweils an ein Bitleitungspaar angeschlossen sind, – bei dem die flüchtigen Speicherzellen (SZ) und die nichtflüchtigen Speicherzellen (WZ) jeweils derart ausgebildet sind, dass sie beim Auslesen eine Potentialdifferenz zwischen der ersten und der zweiten Bitleitung des Bitleitungspaares (BLP) an das sie jeweilig angeschlossen sind, erzeugen, – bei dem die Leseverstärker (SA) jeweils derart ausgebildet sind, dass sie beim Auslesen einer der flüchtigen Speicherzellen (SZ) und einer der nichtflüchtigen Speicherzellen (WZ) jeweils die Potentialdifferenz zwischen der ersten und zweiten Bitleitung des Bitleitungspaares, an das sie jeweilig angeschlossen sind, auswerten und in Abhängigkeit von der ausgewerteten Potentialdifferenz ein Datum (D) mit einem ersten oder zweiten Pegel erzeugen. Integrated semiconductor memory according to any one of claims 1 to 3, - are provided in which the first and second memory cell array sense amplifier (SA), each connected to a bit line pair (BLP) having a first and a second bit line (BLT, BLC) are connected, - when said volatile memory cell (SZ) and the non-volatile memory cell (WZ) of the first memory cell array (SF1) are respectively connected to a bit line pair, and - in which the volatile memory cell (SZ) and the non-volatile memory cell (WZ) are each formed such that they when reading generate a potential difference between the first and the second bit line of the bit line pair (BLP) to which they are connected respectively, - in which the sense amplifiers (SA) each formed such that they during the reading of one of the nonvolatile memory cells (SZ), and one of the non-volatile memory cell (WZ), respectively, the potential difference between the first and second bit line of the bit line pair, to which they are connected respectively, analyze and generate a function of the evaluated potential difference a date (D) with a first or second level.
  5. Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 4, – mit ersten der nichtflüchtigen Speicherzellen (WZa), – mit zweiten der nichtflüchtigen Speicherzellen (WZb), – bei dem die Steuerschaltung ( Integrated semiconductor memory according to any one of claims 1 to 4, - with the first non-volatile memory cells (WZA), - with the second non-volatile memory cells (FIS), - in which the control circuit ( 20 20 ) derart ausgebildet ist, dass sie den Speicherzustand der ersten der nichtflüchtigen Speicherzellen (WZa) auswertet, – bei dem die Steuerschaltung ( ) Is designed such that it evaluates the storage state of the first nonvolatile memory cells (WZA), - in which the control circuit ( 20 20 ) derart ausgebildet ist, dass sie in Abhängigkeit von dem Speicherzustand der ersten der nichtflüchtigen Speicherzellen (WZa) das im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelte Datum in den zweiten der nichtflüchtigen Speicherzellen (WZb) mit einer Betriebsparameterkennung abspeichert, anhand derer sich das im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelte Datum von anderen im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Daten unterscheiden lässt. ) Is formed so that it varies depending on the storage state of the first nonvolatile memory cells (WZA) stores the detected in the current operation of the integrated semiconductor memory date in the second of the non-volatile memory cells (FIS) with an operating parameter identifier, the basis of which the in the current operating the integrated semiconductor memory can be distinguished from other established date determined in the current operation of the integrated semiconductor memory data.
  6. Integrierter Halbleiterspeicher nach Anspruch 5, bei dem die Steuerschaltung ( Integrated semiconductor memory according to claim 5, wherein the control circuit ( 20 20 ) derart ausgebildet ist, dass sie in Abhängigkeit von dem Speicherzustand der ersten der nichtflüchtigen Speicherzellen (WZa) das Abspeichern des im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datums in einer der zweiten der nichtflüchtigen Speicherzellen (WZb) unterbricht. ) Is constructed such that they WZA) interrupts in response to the memory state of the first nonvolatile memory cells (storing of the determined in the current operation of the integrated semiconductor memory date in one of the second non-volatile memory cells (FIS).
  7. Integrierter Halbleiterspeicher nach einem der Ansprüche 5 oder 6, bei dem die Steuerschaltung ( Integrated semiconductor memory according to any one of claims 5 or 6, wherein the control circuit ( 20 20 ) derart ausgebildet ist, dass sie in Abhängigkeit von dem Speicherzustand der ersten der nichtflüchtigen Speicherzellen (WZa) nur lesend auf die zweiten der nichtflüchtigen Speicherzellen (WZb) zugreift. ) Is constructed such that they WZA) accesses a function of the storage state of the first nonvolatile memory cells (only read access to the second non-volatile memory cells (FIS).
  8. Integrierter Halbleiterspeicher nach einem der Ansprüche 5 bis 7, bei dem die Steuerschaltung ( Integrated semiconductor memory according to one of claims 5 to 7, wherein the control circuit ( 20 20 ) derart ausgebildet ist, dass sie in Abhängigkeit von dem Speicherzustand der ersten der nichtflüchtigen Speicherzellen (WZa) das im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelte Datum in den zweiten der nichtflüchtigen Speicherzellen (WZb) bitweise, byteweise oder wortweise abspeichert. ) Is designed such that it varies depending on the memory state of the first non-volatile memory cells (WCA), the determined in the current operation of the integrated semiconductor memory date in the second of the non-volatile memory cells (WZB) a bit, byte or word stores.
  9. Integrierter Halbleiterspeicher nach einem der Ansprüche 5 bis 8, bei dem die Steuerschaltung ( Integrated semiconductor memory according to one of claims 5 to 8, wherein the control circuit ( 20 20 ) derart ausgebildet ist, dass sie in Abhängigkeit von dem Speicherzustand der ersten der nichtflüchtigen Speicherzellen (WZa) die zweiten der nichtflüchtigen Speicherzellen (WZb) verschiedenen Speicherbereichen zuordnet und in einem ersten der verschiedenen Speicherbereiche ein erstes im aktuellen Be trieb des integrierten Halbleiterspeichers ermitteltes Datum und in einem zweiten der verschiedenen Speicherbereiche ein zweites im aktuellen Betrieb des integrierten Halbleiterspeichers ermitteltes Datum speichert. ) Is formed so that it varies depending on the storage state of the first nonvolatile memory cells (WZA) the second one of the non-volatile memory cells (FIS) different memory areas assigns and in a first of the different memory areas, a first in the current loading operation of the integrated semiconductor memory Comparing the date and in a second of the various memory areas a second unidentified in the current operation of the integrated semiconductor memory stores date.
  10. Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 9, – bei dem die nichtflüchtigen Speicherzellen (WZ) für einen Lese- und Schreibzugriff über Adressen (X w , Y w ) auswählbar sind, – bei dem die Steuerschaltung ( Integrated semiconductor memory according to one of claims 1 to 9, - in which the non-volatile memory cell (WZ) for a read and write access via addresses (X w, Y w) can be selected, - in which the control circuit ( 20 20 ) derart ausgebildet ist, dass sie bei einem erstmaligen Aktivieren des integrierten Halbleiterspeichers eine Adressposition der zuletzt beschriebenen nichtflüchtigen Speicherzelle (WZ) ermittelt und das im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelte Datum an der auf die zuletzt beschriebene Adressposition folgenden nächst höheren Adressposition abspeichert. ) Is designed such that it at a first activation of the integrated semiconductor memory, an address position of the non-volatile memory cell (WZ) described last determined and identified in the current operation of the integrated semiconductor memory Date stores at the following address position last described next higher address location.
  11. Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 10, – mit einem Register ( Integrated semiconductor memory according to any one of claims 1 to 10, - a register ( 40 40 ) zur Zwischenspeicherung des im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datums, – bei dem die Steuerschaltung ( ) For the intermediate storage of the determined current in the operation of the integrated semiconductor memory date, - wherein the control circuit ( 20 20 ) derart ausgebildet ist, dass sie bei einer Auffrischung des Speicherzustandes einer der flüchtigen Speicherzellen (SZ) des zweiten Speicherzellenfeldes (SF2) das Register ( ) Is formed so that it in a refresh of the memory state of one of the nonvolatile memory cells (SZ) of the second memory cell array (SF2) the register ( 40 40 ) zur Zwischenspeicherung des im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datums ausliest und das zwischengespeicherte im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelte Datum in einer der nichtflüchtigen Speicherzellen (WZ) des ersten Speicherzellenfeldes (SF1) abspeichert. ) Reads for the intermediate storage of the determined current in the operation of the integrated semiconductor memory, and the temporarily stored date calculated in the current operation of the integrated semiconductor memory, the date in a non-volatile memory cell (WZ) of the first memory cell array (SF1) stores.
  12. Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 11, bei dem das Register ( Integrated semiconductor memory according to one of claims 1 to 11, wherein the register ( 40 40 ) zur Zwischenspeicherung des im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datums als Register zur Speicherung einer Betriebstemperatur des integrierten Halbleiterspeichers ausgebildet ist. ) Is formed for the intermediate storage of the determined current in the operation of the integrated semiconductor memory as date register for storing an operating temperature of the integrated semiconductor memory.
  13. Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 12, bei dem die Steuerschaltung ( Integrated semiconductor memory according to one of claims 1 to 12, wherein the control circuit ( 20 20 ) derart ausgebildet ist, dass sie den Speicherzustand der nichtflüchtigen Speicherzellen (WZ) des ersten Speicherzellenfeldes (SF1) in Abhängigkeit von der Betriebsdauer des integrierten Halbleiterspeichers verändert. ) Is formed so that the storage state of the nonvolatile memory cells (WZ) changes the first memory cell array (SF1) in dependence on the operating time of the integrated semiconductor memory.
  14. Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 13, bei dem die nichtflüchtigen Speicherzellen (WZ) jeweils als einmalig irreversibel programmierbare Bauelemente ausgebildet sind. Integrated semiconductor memory according to one of claims 1 to 13, wherein the non-volatile memory cell (WZ) are each formed as one-time programmable devices irreversibly.
  15. Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 14, bei dem die nichtflüchtigen Speicherzellen jeweils als eine elektrisch programmierbare Fuse oder Antifuse ausgebildet sind. Integrated semiconductor memory according to one of claims 1 to 14, wherein the nonvolatile memory cells are each formed as an electrically programmable fuse or antifuse.
  16. Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 15, bei dem die nichtflüchtigen Speicherzellen (WZ) mindestens einen steuerbaren Widerstand (SR) umfassen. Integrated semiconductor memory according to one of claims 1 to 15, wherein the non-volatile memory cell (WZ) at least one controllable resistor (SR) include.
  17. Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 16, bei dem die flüchtigen Speicherzellen jeweils als Speicherzellen (SZ) mit wahlfreiem Zugriff ausgebildet sind. Integrated semiconductor memory according to one of claims 1 to 16, wherein the nonvolatile memory cells in each case as storage cells (SZ) are formed with random access.
  18. Verfahren zum Betreiben eines integrierten Halbleiterspeichers, umfassend die folgenden Schritte: – Vorsehen eines integrierten Halbleiterspeichers mit einem ersten Speicherzellenfeld (SF1) mit nichtflüchtigen Speicherzellen (WZ) und flüchtigen Speicherzellen (SZ) und einem zweiten Speicherzellenfeld (SF2) mit flüchtigen Speicherzellen (SZ), bei dem die nichtflüchtigen Speicherzellen (WZ) erste nichtflüchtige Speicherzellen (WZa) und zweite nichtflüchtige Speicherzellen (WZb) umfassen, wobei in den ersten nichtflüchtigen Speicherzellen (WZa) eine Information zur Konfiguration der zweiten nichtflüchtigen Speicherzellen (WZb) abgespeichert ist, – Auswerten von Speicherzuständen der ersten nichtflüchtigen Speicherzellen (WZa), – nachfolgend Ermitteln einer Adressposition einer zuletzt beschriebenen zweiten nichtflüchtigen Speicherzelle (WZb) im ersten Speicherzellenfeld (SF1), – nachfolgend Auswählen einer auf die Adressposition der zuletzt beschriebene zweiten nichtflüchtigen Speicherzelle folgenden nächst höheren Adresspostion, – nachfolgend Speichern eines im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datums in einer zweiten nichtflüchtigen Speicherzelle (WZb) des ersten Speicherzellenfeldes (SF1), die über die ausgewählte nächst höhere Adresspositon adressierbar ist, in einer Konfiguration in Abhängigkeit von dem ausgewerteten Speicherzustand der ersten nichtflüchtigen Speicherzellen (WZa), wenn eine der flüchtigen Speicherzellen (SZ) des zweiten Speicherzellenfeldes (SF2) aufgefrischt wird. Method for operating an integrated semiconductor memory, comprising the steps of: - providing an integrated semiconductor memory having a first memory cell array (SF1) with the non-volatile memory cell (WZ), and volatile memory cells (SZ) and a second memory cell array (SF2) having nonvolatile memory cells (SZ), wherein the nonvolatile memory cell (WZ) first non-volatile memory cells include (WZA) and second nonvolatile memory cells (FIS), wherein in the first non-volatile memory cells (WZA) information for configuration of the second non-volatile memory cells (FIS) is stored, - evaluating memory states the first non-volatile memory cells (WZA), - subsequently detecting an address position of a second non-volatile memory cell just described (FIS) in the first memory cell array (SF1), - subsequently selecting one of the following to the address position of the second non-volatile memory cell last described next higher Adresspostion, - subsequently storing one in the current operation of the integrated semiconductor memory determined date in a second nonvolatile memory cell (FIS) of the first memory cell array (SF1) which is addressable via the selected next higher Adresspositon, in a configuration as a function of the evaluated memory state of the first nonvolatile memory cells (WZA) if one of the nonvolatile memory cells (SZ) of the second memory cell array (SF2) is refreshed.
  19. Verfahren zum Betreiben eines integrierten Halbleiterspeichers nach Anspruch 18, umfassend den folgenden Schritt: Setzen eines Bits in den ersten nichtflüchtigen Speicherzellen (WZa0) zur Speicherung des im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datums in den zweiten nichtflüchtigen Speicherzellen (WZb) mit einer Betriebsparameterkennung, anhand derer sich das im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelte Datum von anderen im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Daten unterscheiden lässt. Method for operating an integrated semiconductor memory according to claim 18, comprising the step of: setting a bit in the first non-volatile memory cells (WZa0) for storing the detected in the current operation of the integrated semiconductor memory datum in the second nonvolatile memory cells (FIS) with an operating parameter identifier that which can be determined in the current operation of the integrated semiconductor memory Date of other data obtained in the current operation of the integrated semiconductor memory differ.
  20. Verfahren zum Betreiben eines integrierten Halbleiterspeichers nach einem der Ansprüche 18 oder 19, umfassend den folgenden Schritt: Setzen eines Bits in den ersten nichtflüchtigen Speicherzellen (WZa4) zur Konfiguration der zweiten nichtflüchtigen Speicherzellen (WZb) für einen Nur-Lesezugriff. Method for operating an integrated semiconductor memory according to any one of claims 18 or 19, comprising the step of: setting a bit in the first non-volatile memory cells (WZa4) for configuring the second nonvolatile memory cells (FIS) for a read-only access.
  21. Verfahren zum Betreiben eines integrierten Halbleiterspeichers nach einem der Ansprüche 18 bis 20, umfassend den folgenden Schritt: Setzen eines Bits in den ersten nichtflüchtigen Speicherzellen (WZa5) zur Konfiguration der zweiten nichtflüchtigen Speicherzellen (WZb) für eine bitweise, byteweise oder wortweise Speicherung des im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datums. Method for operating an integrated semiconductor memory device according to one of claims 18 to 20, comprising the step of: setting a bit in the first non-volatile memory cells (WZa5) to configure the second non-volatile memory cells (WZB) for a bit, byte or word storage of the current operation of the integrated semiconductor memory determined date.
  22. Verfahren zum Betreiben eines integrierten Halbleiterspeichers nach einem der Ansprüche 18 bis 21, umfassend den folgenden Schritt: Setzen einer Bitfolge in den ersten nichtflüchtigen Speicherzellen (WZa8, ..., WZa14) zur Unterteilung der zweiten nichtflüchtigen Speicherzellen (WZ) in mindestens einen ersten Speicherbereich zur Speicherung eines ersten im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datums und in mindestens einen zweiten Speicherbereich zur Speicherung eines zweiten im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datums. Method for operating an integrated semiconductor memory according to any one of claims 18 to 21, comprising the step of: setting a bit sequence in the first non-volatile memory cells (WZa8, ..., WZa14) for subdividing the second non-volatile memory cell (WZ) into at least a first storage area for storing a first determined in the current operation of the integrated semiconductor memory, the date and in at least a second memory area for storing a second calculated in the current operation of the integrated semiconductor memory date.
  23. Verfahren zum Betreiben eines integrierten Halbleiterspeichers nach einem der Ansprüche 18 bis 22, umfassend den folgenden Schritt: Auslesen des gespeicherten im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datums aus der einen der zweiten nichtflüchtigen Speicherzellen (WZb) durch Setzen eines Bits in einem Register ( Method for operating an integrated semiconductor memory according to any one of claims 18 to 22, comprising the step of: reading the stored detected in the current operation of the integrated semiconductor memory datum from said one of said second non-volatile memory cells (FIS) by setting a bit in a register ( 21 21 ) des integrierten Halbleiterspeichers. ) Of the integrated semiconductor memory.
  24. Verfahren zum Betreiben eines integrierten Halbleiterspeichers nach einem der Ansprüche 17 bis 21, umfassend den folgenden Schritte: – Betreiben des integrierten Halbleiterspeichers in einem Testbetriebszustand, – Auslesen einer jeden der ersten und zweiten nichtflüchtigen Speicherzellen (Wza, WZb) im Testbetriebszustand durch Anlegen eines Steuersignals (TM) an den integrierten Halbleiterspeicher. Method for operating an integrated semiconductor memory according to any one of claims 17 to 21, comprising the following steps: - operating the integrated semiconductor memory in a test mode state, - reading out of each of the first and second nonvolatile memory cells (WZA, wzb) in the test mode by applying a control signal ( TM) to the integrated semiconductor memory.
  25. Verfahren zum Betreiben eines integrierten Halbleiterspeichers nach einem der Ansprüche 18 bis 24, umfassend die folgenden Schritte: – Vorsehen eines integrierten Halbleiterspeichers mit einer Zähleinheit ( Method for operating an integrated semiconductor memory according to any one of claims 18 to 24, comprising the steps of: - providing an integrated semiconductor memory with a count unit ( 60 60 ) zur Erfassung einer Betriebsdauer des integrierten Halbleiterspeichers, – Inkrementieren der Zähleinheit ( ) For detecting an operating time of the integrated semiconductor memory, - incrementing of the counting unit ( 60 60 ) zur Erfassung der Betriebsdauer des integrierten Halbleiterspeichers in einem definierten Zeitabstand während des Betriebs des integrierten Halbleiterspeichers, – Nach dem Inkrementieren der Zähleinheit ( ) For detecting the operating time of the integrated semiconductor memory in a defined time interval during operation of the integrated semiconductor memory, - After incrementing the counting unit ( 60 60 ) jeweils Speichern eines ersten logischen Zustands in einer der zweiten nichtflüchtigen Speicherzellen, wobei die eine der zweiten nichtflüchtigen Speicherzellen gegenüber einer der zweiten nichtflüchtigen Speicherzellen, die zuletzt mit dem ersten logischen Zustand beschriebenen worden ist, über eine nächsthöherwertige Adresse adressierbar ist. ) Each storing a first logic state in one of the second non-volatile memory cells, wherein the one of the second non-volatile memory cells being addressable via a next-higher address with respect to one of the second non-volatile memory cells, which has been described recently with the first logic state.
Beschreibung  übersetzt aus folgender Sprache: Deutsch
  • [0001] [0001]
    Die vorliegende Erfindung betrifft einen integrierten Halbleiterspeicher, bei dem Daten auf nichtflüchtige Weise speicherbar sind. The present invention relates to an integrated semiconductor memory in which data can be stored in non-volatile manner.
  • [0002] [0002]
    Bei integrierten Halbleiterspeichern, wie beispielsweise DRAM (dynamic random access memory)-Halbleiterspeichern, ist die Ausfallrate in den ersten Betriebsstunden relativ hoch. In integrated semiconductor memories such as DRAM (dynamic random access memory) -Halbleiterspeichern, the failure rate in the first few hours is relatively high. Um fehlerhafte Bauteile nach der Herstellung aussortieren zu können, werden die integrierten Halbleiterspeicher nach Abschluss des Herstellungsprozesses für wenige Betriebsstunden gestresst. In order to sort out defective components after manufacture, the integrated semiconductor memory are stressed after completion of the manufacturing process for a few hours of operation. Innerhalb dieser kurzen Betriebszeit lässt sich bereits ein Großteil von fehlerhaften Bausteinen aussortieren. Within this short period of operation can already sort out a large part of faulty blocks. Es zeigt sich weiter, dass im statistischen Mittel erst nach langer Betriebszeit, wie beispielsweise mehreren Jahren, die Ausfallrate wieder ansteigt. It is shown further that the failure rate increases statistical average only after a long time, such as several years. Um solche Langzeitausfälle analysieren zu können, wäre es wünschenswert; In order to analyze such long term failures, it would be desirable; wenn während des Betriebes eines Halbleiterspeichers Betriebsparameter, wie beispielsweise die Betriebsdauer oder die Anzahl bestimmter Ereignisse, wie beispielsweise Speicherzugriffe auf einen bestimmten Speicherbereich dauerhaft und permanent erfasst werden könnten. if, during operation of a semiconductor memory operating parameters, such as the operating time or the number of certain events, such as memory accesses to a specific memory area could be recorded permanently and continuously
  • [0003] [0003]
    Bei einem Halbleiterspeicher mit flüchtigen Speicherzellen, wie beispielsweise DRAM (dynamic random access memory)-Speicherzellen, muss der Speicherinhalt spätestens nach Ablauf einer Datenerhaltungszeit von neuem aufgefrischt werden. In a semiconductor memory to volatile memory cells such as DRAM (Dynamic Random Access Memory) memory, the memory contents must be refreshed again at the latest after the expiry of a data retention time. Im Gegensatz zu nichtflüchtigen Halbleiterspeichern, wie beispielsweise Flash, FeRAM (ferroelectric random access memory) oder MRAM (magnetic random access memory)-Halbleiterspeichern besteht somit bei DRAM-Halbleiterspeichern das Problem, dass produktions- und testrelevante Langzeitinformationen wie Testergebnisse, Sort-Kriterien, produktionsrelevante Daten, aber auch darüber hinaus Betriebsparameter, die während des Betriebs des integrierten Halbleiterspeichers auftreten, nicht irreversibel und dauerhaft gespeichert werden können. In contrast to non-volatile semiconductor memories such as Flash, FeRAM (ferroelectric random access memory) or MRAM (magnetic random access memory) -Halbleiterspeichern is thus of DRAM semiconductor memories, the problem is that production and test relevant long-term information such as test results, sort criteria, production-related data, but also beyond the operating parameters, which occur during operation of the integrated semiconductor memory, can not be saved permanently and irreversibly.
  • [0004] [0004]
    Um permanent Daten in einem DRAM-Halbleiterspeicher zu speichern, werden daher elektrische Fuses (E-Fuses) oder Laser-Fuses eingesetzt. To permanently store data in a DRAM semiconductor memory, so electrical fuses (e-fuses) or laser fuses are used. Laser-Fuses können nur während der Herstellung des integrierten Halbleiterspeichers programmiert werden. Laser fuses can be programmed only during the manufacturing of the integrated semiconductor memory. Über E-Fuses lassen sich auch im gehäusten Zustand eines DRAM-Speichers Daten permanent speichern, indem die E-Fuses durch Anlegen einer Programmierspannung programmiert werden. About e-fuses can also be housed in the state of a DRAM memory to store data permanently, by e-fuses are programmed by applying a programming voltage. Ein kleines Feld von E-Fuses ist im Allgemeinen noch leicht auswertbar. A small field of e-fuses is not easy to evaluate in general. Wenn jedoch größere Mengen an Daten permanent gespeichert werden sollen, muss eine Fuse-Array-Struktur vorgesehen werden. However, when large amounts of data to be stored permanently, shall be provided to fuse array structure. Innerhalb der Fuse-Array-Struktur sind die E-Fuses, wie die flüchtigen DRAM-Zellen im Speicherzellenfeld, im Allgemeinen matrixförmig entlang von Spalten- und Zeilenleitungen angeordnet. Within the fuse array structure, the e-fuses, such as the volatile DRAM cells in the memory cell array, generally disposed in matrix form along row and column lines. Zum Auslesen des Programmierzustands der einzelnen E-Fuses wird eine Zeilen-/Spalten-Dekoder-Architektur benötigt. For reading the programming state of each E-fuses a row / column decoder architecture is needed. Aufgrund des großen Platzbedarfs für derartige Schaltungen werden große E-Fuse-Speicherbereiche im Allgemeinen nicht in Halbleiterspeicher mit flüchtigen Speicherzellen integriert. Due to the large space requirement for such circuits and large e-fuse memory areas are generally not integrated in semiconductor memory having volatile memory cells.
  • [0005] [0005]
    Des Weiteren weisen E-Fuses den Nachteil auf, dass sie nur einmal programmiert werden können. In addition, e-fuses have the disadvantage that they can only be programmed once. Somit können Änderungen von Daten, wie sie beispielsweise bei den Betriebsparametern im Laufe der Betriebszeit auftreten, nicht in den gleichen E-Fuses verändert abgespeichert werden. Thus, changes of data as they occur for example in the operating parameters during the operating period no changes are saved in the same e-fuses.
  • [0006] [0006]
    Die Aufgabe der vorliegenden Erfindung ist es, einen integrierten Halbleiterspeicher anzugeben, bei dem es ermöglicht ist, Herstellungs- und Betriebsdaten über einen längeren Zeitraum zuverlässig zu speichern. The object of the present invention is to provide an integrated semiconductor memory in which it is possible to save manufacturing and operating data for a longer period of time reliably. Eine weitere Aufgabe der vorliegenden Erfindung ist es, ein Verfahren anzugeben, mit dem sich bei einem integrierten Halbleiterspeicher Herstellungs- und Betriebsdaten über einen längeren Zeitraum zuverlässig speichern lassen. A further object of the present invention is to provide a method that can reliably store with which, in an integrated semiconductor memory manufacturing and operating data for a longer period of time.
  • [0007] [0007]
    Die Aufgabe betreffend den integrierten Halbleiterspeicher wird gelöst durch einen integrierten Halbleiterspeicher mit einem ersten Speicherzellenfeld mit flüchtigen Speicherzellen und mit nichtflüchtigen Speicherzellen, mit einem zweiten Speicherzellenfeld mit flüchtigen Speicherzellen und mit einer Steuerschaltung zur Steuerung eines Zugriffs auf eine der Speicherzellen des ersten und zweiten Speicherzellenfeldes. The object concerning the integrated semiconductor memory device is achieved by an integrated semiconductor memory having a first memory cell array having nonvolatile memory cells and non-volatile memory cells, with a second memory cell array having nonvolatile memory cells and a control circuit for controlling access to one of the memory cells of the first and second memory cell array. Erfindungsgemäß ist die Steuerschaltung derart ausgebildet, dass sie bei einem Zugriff auf eine der flüchtigen Speicherzellen des zweiten Speicherzellenfeldes einen Schreibzugriff auf mindestens eine der nichtflüchtigen Speicherzellen des ersten Speicherzellenfeldes durchführt zur Speicherung eines des im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datums in der mindestens einen der nichtflüchtigen Speicherzellen des ersten Speicherzellenfeldes. According to the invention the control circuit is designed such that they in an access to one of the nonvolatile memory cells of the second memory cell array a write access to at least one of the non-volatile memory cells of the first memory cell array is carried out for storing one of the detected in the current operation of the integrated semiconductor memory datum in the at least one of the non-volatile memory cells of the first memory cell array.
  • [0008] [0008]
    Durch Verwendung eines Speicherzellenfeldes mit flüchtigen als auch mit nichtflüchtigen Speicherzellen lassen sich die gleichen Ansteuerschaltungen, wie Zeilendekoder, Spaltendekoder und Leseverstärker verwenden, die auch zum Einschreiben von Informationen in die flüchtigen Speicherzellen und zum Auslesen von Informationen aus den flüchtigen Speicherzellen dienen. By using a memory cell array with volatile as well as non-volatile memory cells of the same driver circuits, such as row decoder, column decoder and sense amplifier can be used that are also used for writing information into the volatile memory cells and for reading information from the volatile memory cells. Dadurch ist der Platzbedarf deutlich reduziert, da zusätzlicher Speicherplatz nur für die nichtflüchtigen Spei cherzellen vorzusehen ist. The space required is significantly reduced because additional space is only for the non-volatile SpeI provide cherzellen. Bei dem im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datum kann es sich beispielsweise um einen Betriebsparameter handeln, der im Rahmen eines Testbetriebs des integrierten Halbleiterspeichers aufgetreten ist. When the date identified in the current operation of the integrated semiconductor memory device may, for example, be an operating parameter which has occurred in the context of a test operation of the integrated semiconductor memory. Dies kann beispielsweise eine Losnummer oder der Name eines Testprogramms sein. This can for example be a lot number or the name of a test program. Es kann sich dabei aber auch um einen Betriebsparameter handeln, der einen Betriebszustand des Halbleiterspeichers angibt. It may be, however, also be an operating parameter that indicates an operating state of the semiconductor memory. Dazu gehört beispielsweise die Anzahl an Zugriffen auf einen bestimmten Speicherbereich oder die im Betrieb des integrierten Halbleiterspeichers aufgetretene Betriebstemperatur. These include for example the number of accesses to a particular memory region or the occurred during operation of the integrated semiconductor memory device operating temperature.
  • [0009] [0009]
    Gemäß einer Weiterbildung des integrierten Halbleiterspeichers sind die flüchtigen Speicherzellen des ersten und zweiten Speicherzellenfeldes jeweils derart ausgebildet, dass nach einer Abspeicherung eines Speicherzustandes in einer der flüchtigen Speicherzellen zur Erhaltung des abgespeicherten Speicherzustandes der Speicherzustand spätestens nach Ablauf einer Datenerhaltungszeit aufgefrischt werden muss. According to a development of the integrated semiconductor memory, the nonvolatile memory cells of the first and second memory cell arrays are each formed such that after a storage of a storage state must be refreshed in one of the volatile memory cell to maintain the stored memory state of the memory state at the latest after the expiry of a data retention time. Die Steuerschaltung ist derart ausgebildet, dass sie zur Erhaltung des abgespeicherten Speicherzustandes in einer der Speicherzellen des zweiten Speicherzellenfeldes den in der einen der Speicherzellen abgespeicherten Speicherzustand auffrischt und dabei das im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelte Datum in der einen der nichtflüchtigen Speicherzellen des ersten Speicherzellenfeldes abspeichert. The control circuit is designed such that it in one of the memory cells of the second memory cell array refreshes the data stored in the one of the memory cell storage state for the conservation of the stored memory state and thereby stores the detected in the current operation of the integrated semiconductor memory date in one of the nonvolatile memory cells of the first memory cell array ,
  • [0010] [0010]
    Bei einer andere Ausführungsform des integrierten Halbleiterspeichers sind im ersten und zweiten Speicherzellenfeld Leseverstärker vorgesehen, die jeweils an ein Bitleitungspaar mit einer ersten und einer zweiten Bitleitung angeschlossen sind. In a different embodiment of the integrated semiconductor memory in the first and second memory cell array sense amplifiers are provided, which are each connected to a bit line pair comprising a first and a second bit line. Die flüchtigen Speicherzellen und die nichtflüchtigen Speicherzellen des ersten Speicherzellenfeldes sind jeweils an ein Bitleitungspaar angeschlossen. The volatile memory cells and the non-volatile memory cells of the first memory cell array are each connected to a bit line pair. Die flüchtigen Speicherzellen und die nichtflüchtigen Speicherzellen sind jeweils derart ausgebildet, dass sie beim Auslesen eine Potentialdifferenz zwischen der ersten und der zweiten Bitleitung des Bitleitungspaares (BLP) an das sie jeweilig angeschlossen sind, erzeugen. The volatile memory cells and the non-volatile memory cells are each configured such that they generate a potential difference between the first and the second bit line of the bit line pair (BLP) to which they are respectively connected, during read-out. Die Leseverstärker sind jeweils derart ausgebildet, dass sie beim Auslesen einer der flüchtigen Speicherzellen und einer der nichtflüchtigen Speicherzellen jeweils die Potentialdifferenz zwischen der ersten und zweiten Bitleitung des Bitleitungspaares, an das sie jeweilig angeschlossen sind, auswerten und in Abhängigkeit von der ausgewerteten Potentialdifferenz ein Datum mit einem ersten oder zweiten Pegel erzeugen. The sense amplifiers are each formed such that it during the reading of one of the nonvolatile memory cells and one of the non-volatile memory cells in each case the potential difference between the first and second bit line of the bit line pair, to which they are connected respectively, evaluate and as a function of the evaluated potential difference a date with generate a first or second level.
  • [0011] [0011]
    Gemäß einer Weiterbildung des integrierten Halbleiterspeichers sind die nichtflüchtigen Speicherzellen für einen Lese- und Schreibzugriff über Adressen auswählbar. According to a further embodiment of the integrated semiconductor memory, the non-volatile memory cells for read and write access via addresses are selectable. Die Steuerschaltung ist derart ausgebildet, dass sie bei einem erstmaligen Aktivieren des integrierten Halbleiterspeichers eine Adressposition der zuletzt beschriebenen nichtflüchtigen Speicherzelle ermittelt und das im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelte Datum an der auf die zuletzt beschriebene Adressposition folgenden nächst höheren Adressposition abspeichert. The control circuit is arranged such that it an address position of the nonvolatile memory cell just described is determined at a first activation of the integrated semiconductor memory, and the detected in the current operation of the integrated semiconductor memory Date stores the following address position last described next higher address location.
  • [0012] [0012]
    Bei einer Ausführungsform des integrierten Halbleiterspeichers sind die nichtflüchtigen Speicherzellen jeweils als einmalig irreversibel programmierbare Bauelemente ausgebildet. In one embodiment of the integrated semiconductor memory, the nonvolatile memory cells are each formed as one-time programmable devices irreversibly. Die nichtflüchtigen Speicherzellen können auch jeweils als eine elektrisch programmierbare Fuse oder Antifuse ausgebildet sein. The non-volatile memory cells can be each formed as an electrically programmable fuse or antifuse. Gemäß einer anderen Ausführungsform des integrierten Halbleiterspeichers umfassen die nichtflüchtigen Speicherzellen mindestens einen steuerbaren Widerstand. According to another embodiment of the integrated semiconductor memory, the nonvolatile memory cells include at least one controllable resistance. Die flüchtigen Speicherzellen sind vorzugsweise jeweils als Speicherzellen mit wahlfreiem Zugriff ausgebildet. The volatile memory cells are preferably each embodied as random access memory cells.
  • [0013] [0013]
    Ein Verfahren zum Aufzeichnen von Herstellungs- und Betriebsdaten eines integrierten Halbleiterspeichers sieht die Verwendung eines integrierten Halbleiterspeichers mit einem ersten Speicherzellenfeld mit nichtflüchtigen Speicherzellen und flüchtigen Speicherzellen und einem zweiten Speicherzellenfeld mit flüchtigen Speicherzellen vor, bei dem die nichtflüchtigen Speicherzellen erste nichtflüchtige Speicherzellen und zweite nichtflüchtige Speicherzellen umfassen, wobei in den ersten nichtflüchtigen Speicherzellen eine Information zur Konfiguration der zweiten nichtflüchtigen Speicherzellen abgespeichert ist. A method for recording of manufacturing and operating data of an integrated semiconductor memory device provides the use of an integrated semiconductor memory having a first memory cell array having nonvolatile memory cells and volatile memory cells and a second memory cell array having nonvolatile memory cells before, wherein the non-volatile memory cells include first non-volatile memory cells and second non-volatile memory cells wherein in the first non-volatile memory cell information is stored on the configuration of the second non-volatile memory cells. Nach dem Hochfahren des integrierten Halbleiterspeichers werden die Speicherzustände der ersten nichtflüchtigen Speicherzellen ausgewertet, um eine Information zur Konfiguration der zweiten nichtflüchtigen Speicherzellen zu erhalten. After start-up of the integrated semiconductor memory, the memory states of the first non-volatile memory cells are evaluated to obtain information on the configuration of the second non-volatile memory cells. Anschließend wird eine Adressposition einer zuletzt beschriebenen zweiten nichtflüchtigen Speicherzelle im ersten Speicherzellenfeld ermittelt. Subsequently, an address position of a second non-volatile memory cell in the first memory cell array just described is determined. Danach wird eine auf die Adressposition der zuletzt beschriebene zweiten nichtflüchtigen Speicherzelle folgenden nächst höhere Adresspostion ermittelt. Thereafter, a following to the address position of the second non-volatile memory cell last described next higher Adresspostion is determined. Das im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelte Datum wird in einer zweiten nichtflüchtigen Speicherzelle des ersten Speicherzellenfeldes, die über die ausgewählte nächst höhere Adresspositon adressierbar ist, in einer Konfiguration in Abhängigkeit von dem ausgewerteten Speicherzustand der ersten nichtflüchtigen Speicherzellen gespeichert, wenn eine der flüchtigen Speicherzellen des zweiten Speicherzellenfeldes aufgefrischt wird. The detected in the current operation of the integrated semiconductor memory, data is stored in a second non-volatile memory cell of the first memory cell array which is addressable by the selected next higher Adresspositon, in a configuration as a function of the evaluated memory state of the first non-volatile memory cells when one of the nonvolatile memory cells of the second memory cell array is refreshed.
  • [0014] [0014]
    Gemäß einer Weiterbildung des Verfahrens zum Aufzeichnen von Betriebsdaten eines integrierten Halbleiterspeichers wird das gespeicherte im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelte Datum durch Setzen eines Bits in einem Register des integrierten Halbleiterspeichers aus der einen der zweiten nichtflüchtigen Speicherzellen ausgelesen. According to a development of the method for recording operating data of an integrated semiconductor memory, the stored determined in the current operation of the integrated semiconductor memory, data is read out by setting a bit in a register of the integrated semiconductor memory of the one of the second non-volatile memory cells.
  • [0015] [0015]
    Eine andere Ausführungsform des Verfahrens zum Betreiben eines integrierten Halbleiterspeichers sieht vor, den integrierten Halbleiterspeicher in einem Testbetriebszustand zu betreiben. Another embodiment of the method for operating an integrated semiconductor memory provides for operating the integrated semiconductor memory device in a test operation state. Im Testbetriebszustand wird eine jede der ersten und zweiten nichtflüchtigen Speicherzellen durch Anlegen eines Steuersignals an den integrierten Halbleiterspeicher ausgelesen. In the test mode each of the first and second nonvolatile memory cell is read by applying a control signal to the semiconductor integrated memory.
  • [0016] [0016]
    Weitere Ausbildungsformen betreffend den integrierten Halbleiterspeicher zur Aufzeichnung von Betriebsdaten sowie das Verfahren zur Aufzeichnung von Betriebsdaten sind den Unteransprüchen zu entnehmen. Other forms of training on the integrated semiconductor memory for recording operating data and the method for recording operating data are given in the dependent claims.
  • [0017] [0017]
    Die Erfindung wird im Folgenden anhand von Figuren, die Ausführungsbeispiele der vorliegenden Erfindung zeigen, näher erläutert. The invention is explained in more detail below with reference to figures showing embodiments of the present invention. Es zeigen: In the drawings:
  • [0018] [0018]
    1 1 einen integrierten Halbleiterspeicher zur Speicherung von Betriebsdaten gemäß der Erfindung, an integrated semiconductor memory for storage of operating data in accordance with the invention,
  • [0019] [0019]
    2 2 einen Halbleiterspeicherchip mit Speicherbänken zur Speicherung von Betriebsdaten gemäß der Erfindung, a semiconductor memory chip with memory banks for storing operation data in accordance with the invention,
  • [0020] [0020]
    3 3 eine Speicherbank eines integrierten Halbleiterspeichers zur Speicherung von Betriebsdaten gemäß der Erfindung, a memory bank of an integrated semiconductor memory device for storing operating data in accordance with the invention,
  • [0021] [0021]
    4 4 einen Ausschnitt eines Speicherzellenfeldes einer Speicherbank mit flüchtigen und nichtflüchtigen Speicherzellen gemäß der Erfindung, a section of a memory cell array of a memory bank with volatile and non-volatile memory cells according to the invention,
  • [0022] [0022]
    5A 5A eine Adressorganisation einer Speicherbank gemäß der Erfindung, an address of a memory bank organization according to the invention,
  • [0023] [0023]
    5B 5B eine Adressorganisation eines Speicherbereichs mit nichtflüchtigen Speicherzellen gemäß der Erfindung, an address organization of a memory area with non-volatile memory cells according to the invention,
  • [0024] [0024]
    5C 5C erste nichtflüchtige Speicherzellen gemäß der Erfindung zur Speicherung von Konfigurationsdaten, first non-volatile memory cells according to the invention for storage of configuration data,
  • [0025] [0025]
    6 6 eine binäre Adresssuche in einem Speicherzellenfeld mit nichtflüchtigen Speicherzellen zum Auffinden einer Startadresse zur Speicherung von Betriebsdaten gemäß der Erfindung, a binary search address in a memory cell array having nonvolatile memory cells to find a start address for the storage of operating data in accordance with the invention,
  • [0026] [0026]
    7 7 ein Ablaufdiagramm zur Speicherung von Betriebsdaten in nichtflüchtigen Speicherzellen gemäß der Erfindung. a flow chart for the storage of operating data in the non-volatile memory cells according to the invention.
  • [0027] [0027]
    1 1 zeigt einen integrierten Halbleiterspeicher shows an integrated semiconductor memory 100 100 mit einem Speicherzellenfeld with a memory cell array 10 10 . , Innerhalb des Speicherzellenfeldes Within the memory cell array 10 10 sind flüchtige und nichtflüchtige Speicherzellen in einem ersten Speicherzellenfeld SF1 und flüchtige Speicherzellen in einem zweiten Speicherzellenfeld SF2 angeordnet. are arranged in a first memory cell array and SF1-volatile memory cells in a second memory cell array SF2 volatile and non-volatile memory cells. Als Beispiel für eine nichtflüchtige Speicherzelle ist im zweiten Speicherzellenfeld SF2 eine DRAM-Speicherzelle SZ dargestellt, die zwischen einer Wortleitung WL und einer Bitleitung BL angeordnet ist. As an example of a nonvolatile memory cell is a DRAM memory cell SZ is shown in the second memory cell array SF2, which is arranged between a word line WL and a bit line BL. Die DRAM-Speicherzelle umfasst einen Auswahltransistor AT und einen Speicherkondensator SC. The DRAM memory cell comprises a selection transistor and a storage capacitor SC AT. Bei einem Schreib- oder Lesezugriff wird die Speicherzelle aktiviert, indem durch ein entsprechendes Signal auf der Wortleitung WL der Auswahltransistor AT leitend gesteuert wird, so dass der Speicherkondensator SC niederohmig mit der Bitleitung BL verbunden ist. In a write or read access, the memory cell is activated by the selection transistor AT is conducting controlled by a corresponding signal on the word line WL, so that the storage capacitor SC is connected with low impedance to the bit line BL.
  • [0028] [0028]
    Zur Steuerung von Lese-, Schreib- und Vorladevorgängen innerhalb des Speicherzellenfeldes For the control of literacy and Vorladevorgängen within the memory cell array 10 10 ist eine Steuerschaltung a control circuit 20 20 vorgesehen. provided. Zur Steuerung von Lese- und Schreibzugriffen werden an einen Steueranschluss S20 Steuersignale angelegt. For controlling read and write accesses S20 control signals are applied to a control terminal. Zur Auswahl einer der Speicherzellen des ersten oder zweiten Speicherzellenfeldes wird an einen Adressanschluss A30 ein Adresssignal ADS angelegt. To select one of the memory cells of the first or second memory cell array an address signal ADS is supplied to an address terminal A30. Die angelegte Adresse weist einen x- und einen y-Adressteil auf. The applied address has an x and y-address part. Der Adressteil X wird einem Zeilendekoder The address part X is a row decoder 70 70 und der Adressteil Y wird einem Spaltendekoder and the address part Y is a column decoder 80 80 zugeführt. supplied. Anhand der x- und y-Adresse des Adresssignals ADS lässt sich eine Speicherzelle SZ für einen Lese- oder Schreibzugriff auswählen. Based on the x- and y-address of the address signal ADS can select to perform a read or write a memory cell SZ. Zum Einschreiben einer Information wird an einen Datenanschluss DQ einen Datum D angelegt. For writing an information DQ is applied a data item D to a data connection. Beim Auslesen wird an dem Datenanschluss DQ ein Datum D erzeugt. When reading a data item D is generated at the data terminal DQ.
  • [0029] [0029]
    2 2 zeigt einen Halbleiterchip HC, der Speicherbänke B1, B2, B3 und B4 umfasst. shows a semiconductor chip HC, the memory banks B1, B2, B3 and B4 includes. Innerhalb der Speicherbänke sind, wie in Are within the memory banks, as shown in 1 1 dargestellt, flüchtige und nichtflüchtige Speicherzellen in einem ersten Speicherzellenfeld SF1 und ausschließlich flüchtige Speicherzellen, wie beispielsweise DRAM-Speicherzellen, in einem zweiten Speicherzellenfeld SF2 angeordnet. shown, volatile and non-volatile memory cells in a first memory cell array and SF1 only volatile memory cells such as DRAM memory cells, arranged in a second memory cell array SF2. Die in The in 1 1 dargestellten übrigen Schaltungskomponenten, wie beispielsweise die Steuerschaltung shown other circuit components such as the control circuit 20 20 oder das Adressregister or the address register 30 30 sind zwischen den Speicherbänken, im so genannten Spine-Bereich SP, des Halbleiterchips angeordnet. are between the memory banks, arranged in the so-called spine area SP, the semiconductor chip.
  • [0030] [0030]
    3 3 zeigt in vergrößerter Darstellung einen Ausschnitt einer Speicherbank. shows an enlarged view of a section of a memory bank. Am Rand der Speicherbank befindet sich das erste Speicherzellenfeld SF1, das die flüchtigen und nichtflüchtigen Speicherzellen enthält. At the edge of the memory bank is the first memory cell field SF1, which contains the volatile and non-volatile memory cells. Daran anschließend sind zweite Speicherzellenfelder SF2a, SF2b, SF2c und SF2d angeordnet. Following this second memory cell arrays SF2a, SF2b, SF2c and SF2d are arranged. Die Speicherzellenfelder sind jeweils durch Leseverstärkerstreifen SAS getrennt, in denen sich Leserverstärker zur Verstärkung des Speicherinhalts einer ausgewählten Speicherzelle bzw. zum Verstärken des an dem Datenanschluss DQ anliegenden Datums zum Einschreiben in eine ausgewählte Speicherzelle befinden. The memory cell arrays are separated by sense amplifier SAS strips in which are sense amplifier for amplifying the storage contents of a selected memory cell and for amplifying the voltage applied to the data terminal DQ date for writing into a selected memory cell.
  • [0031] [0031]
    4 4 zeigt einen Ausschnitt A der Speicherbank B aus shows a section A of the memory bank B from 3 3 . , Die Bitleitungen BL sind innerhalb des ersten Speicherzellenfeldes SF1 und des zweiten Speicherzellenfeldes SF2a als Bitleitungstwist ausgebildet. The bit lines BL are formed inside the first memory cell field SF1 and the second memory cell array as SF2a Bitleitungstwist. An Kreuzungspunkten von Wortleitungen WL und Bitleitungen BL sind True-Speicherzellen SZT oder Komplement-Speicherzellen SZC angeordnet. At crossing points of word lines WL and bit lines BL True memory cells SZT or complement memory cells SZC are arranged. Die Bitleitungen sind jeweils paarweise mit einem Leseverstärker SA verbunden. The bit lines are connected in pairs to a sense amplifier SA. Ein Bitleitungspaar umfasst eine True-Bitleitung BLT und eine Komplement-Bitleitung BLC. A bit line pair includes a true bit line BLT and a complement bit line BLC. Innerhalb des ersten Speicherzellenfeldes SF1 sind zwischen der True-Bitleitung BLT und der Komplement-Bitleitung BLC nichtflüchtige Speicherzellen WZ angeordnet. Within the first memory cell array SF1 are arranged non-volatile memory cells WZ between the true bit line BLT and the complement bit line BLC. In dem zweiten Speicherzellenfeld SF2a sind ausschließlich flüchtige Speicherzellen vorhanden. In the second Memory cell array SF2a volatile memory cells are exclusively available. Diese sind ebenfalls entlang von Wortleitung WL und Bitleitungen BLC und BLT angeordnet. These are also arranged along word line WL and bit lines BLT and BLC. Eine True-Bitleitung BLT und eine Komplement-Bitleitung BLC sind auch hier als Bitleitungspaar angeordnet und jeweils mit einem Leseverstärker SA verbunden. A true bit line BLT, and a complement bit line BLC are here arranged as a pair of bit lines and each connected to a sense amplifier SA. Entlang der True-Bitleitung BLT sind True-Speicherzellen SZT und entlang der Komplement-Bitleitung BLC sind Komplement-Speicherzellen SZC angeordnet. Along the true bit line BLT are true memory cells SCT and along the complement bit line BLC complement of memory cells arranged SZC.
  • [0032] [0032]
    Zum Einschreiben oder Auslesen einer Information aus den flüchtigen Speicherzellen oder den nichtflüchtigen Speicherzellen sind die Leseverstärker jeweils über einen Datenbus LDQ mit dem externen Datenanschluss DQ verbunden. For writing or reading out an information from the volatile memory cells or the non-volatile memory cells, the sense amplifiers are each connected via a data bus LDQ with the external data terminal DQ. Die Leseverstärker, die mit den Bitleitungen des ersten Speicherzellenfeldes SF1 verbunden sind, speichern wahlweise eine Information in den flüchtigen Speicherzellen SZ oder den nichtflüchtigen Speicherzellen WZ ab. The sense amplifier connected to the bit lines of the first memory cell array SF1, optionally from a store information in the volatile memory cells SZ or the non-volatile memory cells WZ. Den nichtflüchtigen Speicherzellen WZ sind ebenso Zeilen- und Spaltenadressen zugeordnet wie den flüchtigen Speicherzellen. The non-volatile memory cells WZ are as row and column addresses assigned as the volatile memory cells. Vorteilhafterweise lassen sich die nichtflüchtigen Speicherzellen ebenso wie die flüchtigen Speicherzellen durch die Zeilen- und Spaltendekoder Advantageously, the non-volatile memory cells can be as well as the nonvolatile memory cells through the row and column decoder 70 70 und and 80 80 auswählen. . Select Die nichtflüchtigen Speicherzellen enthalten beispielsweise einen programmierbaren Widerstand. The non-volatile memory cells contain, for example, a programmable resistor. In Abhängigkeit von dem programmierten Widerstandswert tritt auf den Bitleitungen eines Bitleitungspaares eine Potentialverschiebung auf, die von dem angeschlossenen Leseverstärker bewertet wird. In response to the programmed resistance value occurs on the bit lines of a bit line pair to a potential shift, which is evaluated by the connected sense amplifier. Die nichtflüchtigen Speicherzellen können ebenso auch als MRAM, FeRAM oder SRAM-Speicherzellen ausgebildet sein. The non-volatile memory cells can also be designed as a MRAM, FeRAM or SRAM memory cells. Zur Auswahl einer der flüchtigen und nichtflüchtigen Speicherzellen sowie zum Auslesen und Einschreiben einer Information aus den bzw. in die flüchtigen und nichtflüchtigen Speicherzellen lassen sich dadurch die gleichen Ansteuerschaltungen verwenden. To select one of volatile and non-volatile memory cells and for reading and writing of information from or into the volatile and non-volatile memory cells can be characterized using the same drive circuits. Somit braucht für die nichtflüchtigen Speicherzellen kein eigenes Speicherzellenfeld mit einer eigenen Ansteuerlogik vorgesehen zu werden. Thus needs to be provided for the non-volatile memory cells not own memory cell array with its own control logic.
  • [0033] [0033]
    5A 5A zeigt einen logischen Adressraum einer Speicherbank mit x- und y-Adressen X0, ..., X31 und Y0, ..., Y255. shows a logical address space of a memory bank with x- and y-addresses X0, ..., X31 and Y0, ..., Y255. Der niederwertige x-Adressbereich umfasst die Adressen X0, ..., X15. The low-x address range includes the addresses X0, ..., X15. Der höherwertige x-Adressbereich umfasst die Adressen X16, ..., X31. The higher x-address range includes the addresses X16, ..., X31. Über die Adressen lassen sich Wortleitungen auswählen, die an die flüchtigen Speicherzellen im ersten o der zweiten Speicherzellenfeldes angeschlossen sind. Of the addresses can select word lines which are connected to the volatile memory cells in the first o the second memory cell array. Über die Adressen X w 0, ..., X w 3 lassen sich nichtflüchtige Speicherzellen innerhalb des ersten Speicherzellenfeldes auswählen. About the X addresses w 0, ..., X w 3 can be non-volatile memory cells to select memory cells within the first field.
  • [0034] [0034]
    Die Aufteilung des Adressraums in Adressbereiche, die mit flüchtigen Speicherzellen verknüpft sind und in Adressbereiche, die mit nichtflüchtigen Speicherzellen verknüpft sind, kann über Bereichsdefinition oder Bitinjizierung erfolgen. The distribution of the address space in address ranges that are associated with volatile memory cells and address areas that are associated with non-volatile memory cells can be conducted over the field definition or Bitinjizierung. Bei der Bereichsdefinition lassen sich nichtflüchtigen Speicherzellen mit Adresswerten oberhalb einem bestimmten Wert adressieren. In the area definition, non-volatile memory cell with address values above a certain value can be addressed. Adresswerte unterhalb dieses Wertes sprechen flüchtige Speicherzellen an. Address values below this value to speak volatile memory cells. Bei der Bitinjizierung wird zum Zugriff auf die nichtflüchtigen Speicherzellen ein Adressbit an einer bestimmten Position einer Bitadresse auf beispielsweise den logischen Wert „1" gesetzt. Die niederwertigen Adressbits wählen dann eine nichtflüchtige Speicherzelle im ersten Speicherzellenfeld aus. When Bitinjizierung to access an address bit is set at a certain position a bit address, for example, the logic value "1" in the non-volatile memory cells. The low-order address bits select a non-volatile memory cell in the first memory cell field.
  • [0035] [0035]
    5B 5B zeigt den Adressraum der nichtflüchtigen Speicherzellen. shows the address space of the nonvolatile memory cells. Erste nichtflüchtige Speicherzellen WZa befinden sich in einem Adressbereich KB, der über die Adressen X w 0 und die Adressen Y0, ..., Y15 adressierbar ist. First non-volatile memory cells WCA are in a range of addresses KB, the, ..., Y15 is addressed via the addresses X w 0 and the addresses Y0. In den ersten nichtflüchtigen Speicherzellen lassen sich Konfigurationsdaten zur Konfigurierung von zweiten nichtflüchtigen Speicherzellen WZb, in denen die eigentlichen Betriebsdaten abgespeichert werden, speichern. In the first non-volatile memory cells to store the configuration data can be designed to configure the second non-volatile memory cells WZB in which the actual operation data are stored, store. Die zweiten nichtflüchtigen Speicherzellen WZb befinden sich an den Adresspositionen X w 0 und Y16, ..., Y255; The second non-volatile memory cells WZB located at the address position X w 0 and Y16, ..., Y255; X w 1 und Y0, ..., Y255; X w 1 and Y0, ..., Y255; X w 2 und Y0, ..., Y255; W 2 X and Y0, ..., Y255; X w 2 und Y0, ..., Y255; W 2 X and Y0, ..., Y255; X w 3 und Y0, ..., Y255. X w 3 and Y0, ..., Y255. In den zweiten nichtflüchtigen Speicherzellen WZb werden vorzugsweise Betriebsdaten des integrierten Halbleiterspeichers abgespeichert. In the second non-volatile memory cells wzb preferably operating data of the integrated semiconductor memory device can be saved.
  • [0036] [0036]
    5C 5C zeigt eine mögliche Belegung der ersten nichtflüchtigen Speicherzellen WZa mit Konfigurationsinformationen. shows a possible assignment of the first non-volatile memory cells WZA with configuration information. Dargestellt sind die über die Adressen X w 0, Y0, ..., Y15 auswählbaren ersten nichtflüchtigen Speicherzellen WZa0, ..., WZa15. Shown are the about the X addresses w 0, Y0, ..., Y15 selectable first non-volatile memory cells WZa0, ..., WZa15. Die Speicherzelle WZa0 der ersten nichtflüchtigen Speicherzellen enthält eine Information, ob die Betriebsdaten in den zweiten nichtflüchtigen Speicherzellen in einem Präfix-Modus gespeichert werden. The memory cell WZa0 the first non-volatile memory cells contain information as to whether the operating data is stored in the second nonvolatile memory cells in a prefix mode. Bei einer Speicherung eines Betriebsparameters im Präfix-Modus werden mehrere der zweiten nichtflüchtigen Speicherzellen bei der Speicherung eines Betriebsparameters beschrieben. When storing an operating parameter in the prefix mode more of the second non-volatile memory cells are written in the storage of an operating parameter. Einige der zweiten nichtflüchtigen Speicherzellen, die zur Speicherung eines bestimmten Betriebsparameters vorgesehen sind, werden dazu verwendet eine Kennung des Betriebsparameters zu speichern. Some of the second nonvolatile memory cells intended to store a particular operating parameter, are used, an identifier of the operating parameter to be stored. Eine Speicherung von Betriebsdaten im Präfix-Modus ist insbesondere dann sinnvoll, wenn innerhalb des Speicherbereiches der zweiten nichtflüchtigen Speicherzellen der Storage of data in the prefix operation mode is particularly useful if the inside of the storage area of the second non-volatile memory cells 5B 5B verschiedene Betriebsparameter abgespeichert werden. various operating parameters are stored. Eine weitere vorteilhafte Anwendung des Präfix-Modus ist gegeben, wenn innerhalb des nichtflüchtigen Speicherbereiches das Auftreten eines Fehlers protokolliert wird. A further advantageous application of the prefix mode is given when the occurrence of an error is logged in the non-volatile memory area. Neben dem Auftreten des eigentlichen Fehlerereignisses lässt sich beispielsweise die Fehleradresse einer Speicherzelle, die beim Auftreten des Fehlers herrschende Temperatur sowie Referenzströme oder Referenzspannungen speichern. In addition to the actual occurrence of the error event can be, for example, the error address of a memory cell, the ruling when the error occurred temperature and reference currents or reference voltages save.
  • [0037] [0037]
    Die Speicherzelle WZa1 der ersten nichtflüchtigen Speicherzellen des Konfigurationsbereiches enthält eine Information, ob der Speicherbereich der zweiten nichtflüchtigen Speicherzellen zur Speicherung eines Betriebsparameters genutzt werden soll. The memory cell WZa1 the first non-volatile memory cells of the configuration area contains information as to whether the memory area of the second non-volatile memory cells to be used for storage of an operating parameter. Ein möglicher Betriebsparameter ist beispielsweise die Betriebsdauer des integrierten Halbleiterspeichers. One possible operating parameters, for example, the operation time of the integrated semiconductor memory. Zur Protokollierung der Betriebsdauer ist auf dem integrierten Halbleiterspeicher eine Zählerschaltung Recording the operating time is on the integrated semiconductor memory, a counter circuit 60 60 vorgesehen. provided. Die Zählerschaltung The counter circuit 60 60 enthält ein Register, dessen aktueller Zählerstand beispielsweise alle sechs Minuten erhöht wird. contains a register, the current count is increased, for example, every six minutes. Der Zählerstand wird in regelmäßigen zeitlichen Abständen von der Steuerschaltung The count is at regular intervals by the control circuit 20 20 in den nichtflüchtigen zweiten Speicherzellen des ersten Speicherzellenfeldes SF1 abgespeichert. stored in the second non-volatile memory cells of the first memory cell array SF1.
  • [0038] [0038]
    Die Speicherzelle WZa2 der ersten nichtflüchtigen Speicherzellen innerhalb des Konfigurationsbereiches enthält eine Information, ob der abzuspeichernde Betriebsparameter im Rahmen einer Hintergrundspeicherung während des Betriebs des integrierten Halbleiterspeichers, beispielsweise bei einem Auffrischvorgang von Speicherzellen, die in dem zweiten Speicherzellenfeld SF2 liegen, erfolgen soll. The memory cell WZa2 the first non-volatile memory cells within the configuration area contains information as to whether the to be stored operating parameters in the context of a background storage is to take place during operation of the integrated semiconductor memory, for example in a refresh operation of memory cells that lie in the second memory cell array SF2. Da, wie in Since, as in 4 4 gezeigt, nichtflüchtige Speicherzellen lediglich im ersten Speicherzellenfeld SF1 angeordnet sind, kann das Abspeichern von Betriebsparametern in den nichtflüchtigen Speicherzellen parallel zu dem Auffrischungsvorgang der flüchtigen Speicherzellen des zweiten Speicherzellenfeldes SF2a stattfinden. shown, non-volatile memory cells are arranged only in the first memory cell array SF1, the storage of operating parameters into the nonvolatile memory cell may take place in parallel with the refresh operation of the nonvolatile memory cells of the second memory cell array SF2a.
  • [0039] [0039]
    Wenn die Speicherzelle WZa3 der ersten nichtflüchtigen Speicherzellen programmiert ist, lassen sich die zweiten nichtflüchtigen Speicherzellen WZb des ersten Speicherzellenfeldes extern beschreiben, bzw. es lässt sich von extern ein Betriebsparameter zur Speicherung in den nichtflüchtigen Speicherzellen auswählen. When the memory cell WZa3 the first non-volatile memory cells is programmed, the second non-volatile memory cells wzb of the first memory cell array can be described externally, or it can be selected externally, an operating parameter for storage in the non-volatile memory cells. Das Beschreiben der nichtflüchtigen Speicherzellen erfolgt dabei in einem so genannten Appending-Modus. The writing of the nonvolatile memory cells takes place in a so-called appending mode. Dies bedeutet, dass bereits beschriebene nichtflüchtige zweite Speicherzellen nicht überschrieben werden können. This means that already described second non-volatile memory cells can not be overwritten. Stattdessen wird die zuletzt beschriebene nichtflüchtige zweite Speicherzelle ermittelt und die im Adressraum nächst höher liegende nichtflüchtige zweite Speicherzelle für den Speichervorgang ausgewählt. Instead, the last-described second non-volatile memory cell is identified and selected the next higher lying in the address space non-volatile second memory cell for the save operation.
  • [0040] [0040]
    Die Speicherzelle WZa4 der ersten nichtflüchtigen Speicherzellen innerhalb des Konfigurationsbereiches gibt an, ob lediglich ein Lesezugriff auf die nichtflüchtigen zweiten Speicherzellen gestattet ist. The memory cell WZa4 the first non-volatile memory cells within the configuration area indicates whether only a read access to the second non-volatile memory cells is prohibited. Wenn der Lesezugriff erlaubt ist, lassen sich in einer Applikation Betriebsdaten aus den nichtflüchtigen zweiten Speicherzellen WZb auslesen. If the read access is allowed, can be used in an application operating data from the non-volatile memory cells WZB second read. Als Betriebsparameter lässt sich beispielsweise von einem Temperatursensor The operating parameters can be, for example, from a temperature sensor 50 50 in in 1 1 eine Betriebstemperatur ermitteln, die in einem Register determine an operating temperature, which in a register 40 40 zwischengespeichert wird. is cached. Die Betriebstemperatur wird aus dem Register The operating temperature is from the register 40 40 bei einem Auffrischungsvorgang von flüchtigen Speicherzellen des zweiten Speicherzellenfeldes ausgelesen und in den zweiten nichtflüchtigen Speicherzellen des ersten Speicherzellenfeldes abgespeichert. read at a refresh operation of volatile memory cells of the second memory cell array and stored in the second nonvolatile memory cells of the first memory cell array.
  • [0041] [0041]
    Wenn der Lesezugriff auf die nichtflüchtigen Speicherzellen gestattet ist, lässt sich die Betriebstemperatur von einem Speichercontroller auswerten. If the read access to the non-volatile memory cells is allowed to evaluate the operating temperature can be from a memory controller. Der Speichercontroller kann dann beispielsweise bei einer hohen Betriebstemperatur die Betriebsfrequenz des Halbleiterspeichers reduzieren. The memory controller can then, for example, reduce the frequency of operation of the semiconductor memory at a high operating temperature.
  • [0042] [0042]
    Der Speicherzustand in den ersten nichtflüchtigen Speicherzellen WZa5 und WZa6 innerhalb des Konfigurationsbereiches gibt an, ob die Speicherung eines Betriebsparameters innerhalb der nichtflüchtigen zweiten Speicherzellen bit-, byte- oder wortweise erfolgen soll. The memory state to the first non-volatile memory cells WZa5 and WZa6 within the range configuration specifies whether the storage of an operating parameter within the second non-volatile memory cells bit, byte or word by word to take place. Bei einer byte- oder wortweisen Speicherung eines Betriebsparameters ist die Information in mehreren Bits kodiert. In a byte or word-wise storage of an operating parameter information is encoded in multiple bits. Bei der bitweisen Speicherung hingegen ist die Information des abzuspeichernden Betriebsparameters in einem einzelnen Bit kodiert. In contrast, the bit-wise storage of the information of the operational parameter to be stored is encoded in a single bit. Wenn beispielsweise die Betriebsdauer bitweise gespeichert werden soll, so wird in bestimmten Zeitabständen, beispielsweise alle sechs Minuten, sobald ein Auffrischungsvorgang für Speicherzellen innerhalb des zweiten Speicherzellenfeldes stattfindet, eine der zweiten nichtflüchtigen Speicherzellen WZb beschrieben. For example, if the operating time is to be stored bitwise, so one of the second non-volatile memory cells is wzb at certain time intervals, for example every six minutes when a refresh operation for memory cells takes place within the second memory cell array will be described.
  • [0043] [0043]
    Zu Beginn der Betriebsdauer wird beispielsweise die nichtflüchtige zweite Speicherzelle, die der Adresse X w 0, Y16 zugeordnet ist mit einem "1"-Pegel beschrieben. At the beginning of the operating period, the second non-volatile memory cell that is associated with the address X w 0, Y16 is written with a "1" level, for example. Alle sechs Minuten später wird eine auf die zuletzt beschriebene nichtflüchtige Speicherzelle im Adressraum folgende Speicherzelle, also bei der zweiten Speicherung die Speicherzelle, die zu der Adresse X w 0, Y17 zugehörig ist, mit dem logischen „1"-Pegel beschrieben. Wenn bei dieser Art der Speicherung die Betriebsdauer über einen Zeitraum von zehn Jahren protokolliert werden soll, werden dazu 876.000 nichtflüchtige Speicherzellen benötigt. Im Vergleich zu typischen 512 Mb DRAM-Speicherzellen sind dazu lediglich 0,163 % an zusätzlichem Speicherplatz notwendig. All six minutes later, a to the last-described nonvolatile memory cell in the address space following memory cell, ie, in the second storage, the memory cell described to address X w 0, Y17 is associated with the logical "1" level. With this way of storing the operating time should be logged over a period of ten years, 876,000 non-volatile memory cells are required to. Compared to typical 512 Mb DRAM memory cells only 0.163% of additional space is required for this.
  • [0044] [0044]
    Die Speicherzellen WZa6, ..., WZa14 der ersten nichtflüchtigen Speicherzellen enthalten eine Information über die Anzahl der logischen Speicherbereiche, in die die zweiten nichtflüchtigen Speicherzellen unterteilt sind. The memory cells WZa6, ..., WZa14 the first non-volatile memory cells contain information about the number of logical storage areas, in which the second non-volatile memory cells are divided. Des Weiteren enthalten die ersten nichtflüchtigen Speicherzellen WZa6,..., WZa14 eine Information über den innerhalb eines Speicherbereiches zu speichernden Betriebsparameter. Further include the first non-volatile memory cells WZa6, ..., WZa14 information about to be stored within a memory area operating parameters. Dadurch ist es beispielsweise möglich, den logischen Adressraum von nichtflüchtigen Speicherzellen der This makes it possible, for example, the logical address space of the non-volatile memory cells of the 5B 5B in zwei verschiedene Bereiche zu unterteilen, wobei in einem ersten nichtflüchtigen Speicherbereich die Anzahl von Aktivierungen von Leseverstärkern in einem bestimmten Leserverstärkerstreifen über einen Betriebszeitraum protokolliert wird und in einem zweiten nichtflüchtigen Speicherbereich die Betriebstemperatur über einen längeren Zeitraum aufgezeichnet wird. be divided into two different areas, wherein in a first non-volatile memory area, the number of activations of sense amplifiers is logged in a given sense amplifier strips over an operating period and in a second nonvolatile memory area, the operating temperature is recorded over a longer period.
  • [0045] [0045]
    Die Speicherzelle WZa15 der ersten nichtflüchtigen Speicherzellen enthält eine Information, ob die Speicherkapazität der zweiten nichtflüchtigen Speicherzellen bereits vollständig erschöpft ist, da alle zweiten nichtflüchtigen Speicherzellen schon mit Informationsdaten beschrieben sind. The memory cell WZa15 the first non-volatile memory cells contain information as to whether the storage capacity of the second non-volatile memory cell is completely exhausted already, since all the second non-volatile memory cells have already been described with information data. Wenn die nichtflüchtige Speicherzelle WZa15 beispielsweise mit einem logischen "1"-Pegel programmiert ist, ist der zur Verfügung stehende Speicherraum erschöpft und das Protokollieren eines Betriebsparameters in den zweiten nichtflüchtigen Speicherzellen wird unterbrochen. When the nonvolatile memory cell is programmed WZa15 example, with a logic "1" level, the available memory space is exhausted and the logging of an operating parameter in the second nonvolatile memory cells is interrupted.
  • [0046] [0046]
    Der Speicherzustand der ersten nichtflüchtigen Speicherzellen wird entweder bereits bei der Fertigung oder erst im späteren Betrieb des integrierten Halbleiterspeichers festgelegt. The memory state of the first non-volatile memory cells is specified either during manufacture or appear late in the operation of the integrated semiconductor memory. So kann beispielsweise die spätere Verwendung der zweiten nichtflüchtigen Speicherzellen zur Speicherung eines Betriebsparameters durch eine Vorprogrammierung der ersten nichtflüchtigen Speicherzellen im Konfigurationsbereich bereits vom Hersteller festgelegt werden. So can already be determined by a pre-programming of the first non-volatile memory cells in the configuration area by the manufacturer, for example, the subsequent use of the second non-volatile memory cells for storing an operating parameter. Ein bestimmter Bereich der zweiten nichtflüchtigen Speicherzellen WZb kann beispielsweise zur Protokollierung der Betriebsdauer des integrierten Halbleiterspeichers vorgesehen sein. A certain area of the second non-volatile memory cells wzb can be provided for example for logging the operation time of the integrated semiconductor memory.
  • [0047] [0047]
    Wenn ein Speicherbereich mit nichtflüchtigen Speicherzellen erst in einer Applikation konfiguriert wird, so kann beispielsweise das Protokollieren der Betriebstemperatur dadurch gestartet werden, dass ein Signalisierungsbit in einem Register If memory space is configured with nonvolatile memory cells only in one application, for example, can log the Operating be started that a signaling bit in a register 21 21 , wie beispielsweise dem Mode-Register oder dem Extended-Mode-Register gesetzt wird. Such as the mode register or extended mode register is set. Wenn die Steuerschaltung When the control circuit 20 20 das gesetzte Bit in einem der beiden Register detektiert, wählt sie beispielsweise einen nichtflüchtigen Speicherbereich zur Aufzeichnung der Betriebstemperatur aus und legt durch Programmierung der ersten nichtflüchtigen Speicherzel len die Konfiguration der zweiten nichtflüchtigen Speicherzellen selbständig fest. the set bit detected in one of the two registers, it selects example of a non-volatile memory area to record the operating temperature and backed by programming the first non-volatile Speicherzel len configure the second non-volatile memory cells independently determined. Vorzugsweise wird bei einem Zugriff auf die nichtflüchtigen Speicherzellen über das Mode-/Extended-Mode-Register nur ein Zugriff im Appending-Modus, also ohne Überschreiben bereits programmierter nichtflüchtiger Speicherzellen, gestattet. Preferably in an access to the non-volatile memory cells via the Mode / Extended Mode Register is only one access in appending mode, ie without overwriting already programmed non-volatile memory cells allowed. Als weitere Einschränkung kann vorgesehen sein, dass der Anwender des integrierten Halbleiterspeichers in einer Applikation nur auf bestimmte freigegebene nichtflüchtige Speicherbereiche lesend zugreifen kann. A further restriction can be provided that the user of the integrated semiconductor memory can be accessed in a read-only application on certain shared non-volatile memory areas.
  • [0048] [0048]
    Neben der Möglichkeit auf die nichtflüchtigen Speicherzellen durch Setzen eines Bits in einem Mode-Register oder einem Extended-Mode-Register zuzugreifen, besteht auch die Möglichkeit durch das Anlegen eines charakteristischen Test-Mode-Signals TM bzw. einer oder mehrerer charakteristischer Schlüsselbitfolgen an den Steueranschluss S20 der Steuerschaltung Besides the possibility of the non-volatile memory cells by setting one bit access in a mode register or Extended Mode Register, is also possible by applying a characteristic test mode signal TM, or one or more characteristic Schlüsselbitfolgen to the control terminal S20, the control circuit 20 20 auf die nichtflüchtigen Speicherzellen zuzugreifen. access the non-volatile memory cells. Wenn beispielsweise der integrierte Halbleiterspeicher in einer Applikation ausgefallen ist und als Kundenretoure an den Hersteller zurückgeschickt wird, kann der Hersteller über die charakteristische Schlüsselbitfolgen den gesamten nichtflüchtigen Speicherbereich auslesen. For example, if the integrated semiconductor memory has failed in an application and will be sent back as a customer returns to the manufacturer, the manufacturer can extract the entire nonvolatile storage area on the characteristic Schlüsselbitfolgen. Dadurch lassen sich Rückschlüsse auf mögliche Ausfallursachen eines Speicherbausteins ziehen. As a result, conclusions can be drawn on possible causes of failure of a memory chip. Es besteht ferner die Möglichkeit, über das Test-Mode-Signal bereits vor Auslieferung des Bauteils verschiedenen Herstellungs- und Testdaten wie beispielsweise verwendete Trimm-Modi, Testprogrammnamen, Loszuordnungen und Zuordnungen zu Herstellungsmaschinen in den nichtflüchtigen Speicherzellen abzuspeichern. There is also the possibility to save on the test mode signal before delivery of the component various manufacturing and test data, such as trim used modes, test program name, Loszuordnungen and assignments to manufacture machines in the non-volatile memory cells. Somit kann ein ausgefallener Baustein einem Herstellungszeitraum sowie einer Fertigungslinie zugeordnet werden. Thus, a failed block a manufacturing period and a production line to be assigned. Anhand der Kenntnis der Produktionsparameter lassen sich bei einem ausgefallenen Bauteil ebenfalls oftmals Rückschlüsse auf die Ausfallursache ziehen. Based on the knowledge of the production parameters can be in a failed component also often draw conclusions on the cause of failure.
  • [0049] [0049]
    Wenn ein Speicherbereich von zweiten nichtflüchtigen Speicherzellen kontinuierlich fortlaufend von niedrigen zu hohen Adresspositionen beschrieben wird, so wird bei jedem Hochfahren des Halbleiterspeichers innerhalb des Speicherbereichs der nichtflüchtigen Speicherzellen diejenige Adressposition bestimmt, ab der während der folgenden Betriebszeit die Speicherung von Betriebsparametern fortgesetzt werden kann. If a memory area of the second non-volatile memory cells will be described continuously continuously from low to high address locations, it is determined that address location within the memory area of the nonvolatile memory cells in each start-up of the semiconductor memory, from the following during the operating period, the storage of operating parameters can be continued. Dadurch wird verhindert, dass bereits beschriebene nichtflüchtige Speicherzellen überschrieben werden. This prevents that already described nonvolatile memory cells are overwritten.
  • [0050] [0050]
    6 6 zeigt dazu den Adressraum AB1 der nichtflüchtigen Speicherzellen. shows to the address space of the nonvolatile memory cells AB1. Im Beispiel der In the example of 6 6 sind alle nichtflüchtigen Speicherzellen, die zu einer Adresse y < 143 gehören, bereits programmiert, indem dort bereits Betriebdaten abgespeichert worden sind. are all the non-volatile memory cells belonging to an address y <143, already programmed by operating data have been already stored there. Wenn der nichtflüchtige Speicherbereich kontinuierlich fortlaufend von einer niedrigen zu einer hohen Adressposition beschrieben wird, so wird nach dem Hochfahren des integrierten Halbleiterspeichers die Adresse der nächsten freien zu beschreibenden nichtflüchtigen Speicherzelle durch eine binäre Adresssuche bestimmt. When the nonvolatile memory area is written continuously in sequence from a low to a high address position, so after start-up of the integrated semiconductor memory, the address of the next free is determined to be described non-volatile memory cell by a binary address search. Im Folgenden wird die Bestimmung einer freien Speicherzelle anhand der ihr zugeordneten y-Adresse beschrieben. In the following the determination of a free memory cell is described in terms of its associated Y address. Wenn der nichtflüchtige Adressraum die Adresspositionen y = 0 bis y = 255 aufweist, wird zu Beginn des binären Adresssuchalgorithmus der Speicherzustand einer nichtflüchtigen Speicherzelle an der Adressposition y = 255 untersucht. When the nonvolatile address space having the address locations y = 0 to y = 255, the storage state of a nonvolatile memory cell at the address position y = 255 is examined at the beginning of the binary address search algorithm. Im Beispiel der In the example of 6 6 sind in den nichtflüchtigen Speicherzellen, die zu der Adresse y = 255 zugehörig sind, keine Betriebsparameter abgespeichert. are in the non-volatile memory cells that are associated with the address Y = 255, no stored operating parameters. Anschließend wird der Adressraum halbiert und an der Adressposition y = 127 eine Auswertung des Speicherzustandes der zugehörigen nichtflüchtigen Speicherzellen durchgeführt. Subsequently, the address space is cut in half and carried out at the address position y = 127, an evaluation of the memory state of the associated non-volatile memory cells. Da die nichtflüchtigen Speicherzellen an dieser Stelle beschrieben sind, muss die nächste freie nichtflüchtige Speicherzelle im Adressraum zwischen den Adressen y = 127 bis y = 255 liegen. Since the non-volatile memory cells are described here, the next available non-volatile memory cell = must be in the address space between the addresses y 127 to y = 255.. Nach Halbierung dieses Adressraums wird die Adressposition y = 191 untersucht. After halving this address space, the address position y = 191 is examined. Da an den Speicherzellen an dieser Adressposition kein Betriebsparameter abgespeichert ist, muss die letzte beschriebene nichtflüchtige Speicherzelle im Adressraum y = 127 bis y = 191 liegen. Since no operating parameter is stored on the memory cells at this address position, the last-described nonvolatile memory cell in the address space has y = 127 to y = 191 lie. Durch fortwährende Halbierung der Adressintervalle wird letztendlich die Adresse y = 143, an der die letzte beschriebene nichtflüchtige Speicherzelle liegt, gefunden. By continuing to halving of the address intervals is ultimately the address y = 143, where the last-described nonvolatile memory cell is found. Somit kann im Folgenden an der Adressposition y = 144 die Protokollierung eines Betriebsparameters fortgesetzt werden. Thus, in the following, at the address position y = 144 logging an operating parameter to be continued.
  • [0051] [0051]
    7 7 zeigt ein Ablaufdiagramm zur Protokollierung eines Betriebsparameters. shows a flow diagram for logging an operating parameter. Im Beispiel der In the example of 7 7 wurde bei der Herstellung des integrierten Halbleiterspeichers ein nichtflüchtiger Speicherbereich vorgesehen, in dem das Auftreten eines Fehlerereignisses während der Betriebszeit des integrierten Halbleiterspeichers aufgezeichnet wird. a non-volatile storage area has been provided during manufacture of the integrated semiconductor memory device in which the occurrence of a failure event is recorded during the operation time of the integrated semiconductor memory. Nach dem Hochfahren des Halbleiterspeichers wertet die Steuerschaltung After start-up of the semiconductor memory control circuit evaluates the 20 20 die ersten nichtflüchtigen Speicherzellen innerhalb des Konfigurationsbereiches des nichtflüchtigen Speicherbereiches aus. the first non-volatile memory cell from within the configuration area of the nonvolatile memory area. Wenn die nichtflüchtige Speicherzelle WZa15 den logischen Zustand "0" aufweist, ist der Speicherbereich noch nicht vollständig beschrieben. When the nonvolatile memory cell WZa15 has the logic state "0", the memory area is not fully described. In diesem Fall wird durch binäre Adresssuche die Endadresse des nichtflüchtigen Speicherbereichs bestimmt. In this case, the end address of the non-volatile memory region is determined by binary searching. Die Steuerschaltung The control circuit 20 20 aktiviert nachfolgend den Ereigniszähler, im Beispiel das Auftreten eines bestimmten Fehlerereignisses. subsequently activated the event counter, in the example, the occurrence of a particular error event. Beim Auftreten des Fehlers wird ein Ereignisregister entsprechend programmiert. When this error occurs, an event register is programmed accordingly. Das Ereignisregister dient als Zwischenspeicher. The event register serves as a buffer. Wenn flüchtige Speicherzellen innerhalb des zweiten Speicherzellenfeldes aufgefrischt werden, kann in den nichtflüchtigen Speicherzellen des ersten Speicherzellenfeldes der aktuelle Wert des Ereignisregisters abgespeichert werden. If volatile memory cells are refreshed within the second memory cell array, the current value of event register may be stored in the nonvolatile memory cells of the first memory cell array. Solange die nichtflüchtige Speicherzelle WZa1 den logischen Speicherzustand "1" aufweist, wird bei jedem Auftreten des Fehlerereignisses eine nichtflüchtige Speicherzelle im ersten Speicherzellenfeld beim Auffrischen von flüchtigen Speicherzellen im zweiten Speicherzellenfeld programmiert. As long as the non-volatile memory cell having the logical WZa1 memory state "1" on each occurrence of the error event a nonvolatile memory cell in the first memory cell array during refreshing volatile memory cells is programmed in the second memory cell array. Durch einen Zustandswechsel der nichtflüchtigen Speicherzelle WZa1 vom logischen "1"-Zustand in den logischen "0"-Zustand kann die Protokollierung des Fehlerereignisses jederzeit unterbrochen werden. By a change of state of the nonvolatile memory cell WZa1 of logic "1" state to the logic "0" state, the logging of the error event can be interrupted any time.
  • 10 10
    Speicherzellenfeld Memory cell array
    20 20
    Steuerschaltung Control circuit
    21 21
    Mode-Register Mode Register
    30 30
    Adressregister Address register
    40 40
    Speicherregister Storage registers
    50 50
    Temperatursensor Temperature sensor
    60 60
    Betriebsstundenzähler Operating hours counter
    70 70
    Zeilendekoder Row decoder
    80 80
    Spaltendekoder Column decoder
    AT AT
    Auswahltransistor Selection transistor
    B B
    Speicherbank Memory bank
    BL BL
    Bitleitung Bit line
    BLP BLP
    Bitleitungspaar Bit line pair
    D D
    Datum Date
    DQ DQ
    Datenanschluss Data Port
    SA SA
    Leseverstärker Sense amplifier
    SAS SAS
    Wortleitungsstreifen Word line strip
    SC SC
    Speicherkondensator Storage capacitor
    SF SF
    Speicherzellenfeld Memory cell array
    SP SP
    Spine-Bereich Spine-range
    SZ SZ
    flüchtige Speicherzelle volatile memory cell
    WL WL
    Wortleitung Word line
    WZ WZ
    nichtflüchtige Speicherzelle non-volatile memory cell
    X, Y X, Y
    Adressen Addresses
Patentzitate
Zitiertes PatentEingetragen Veröffentlichungsdatum Antragsteller Titel
DE10035598A1 *21. Juli 20007. Febr. 2002Infineon Technologies AgDatenträger mit einem Datenspeicher
EP0096781B1 *27. Mai 198329. Nov. 1989International Business Machines CorporationSystem for updating error map of fault tolerant memory
EP0247739A2 *30. Apr. 19872. Dez. 1987Fujitsu LimitedSemiconductor nonvolatile memory device
EP0530928B1 *22. Juni 198816. Apr. 1997Ramtron International CorporationFerroelectric shadow RAM
Klassifizierungen
Internationale KlassifikationG11C14/00
UnternehmensklassifikationG11C11/4097, G11C2029/4402, G11C14/00, G11C7/18, G11C2029/1208, G11C29/44
Europäische KlassifikationG11C11/4097, G11C7/18, G11C29/44, G11C14/00
Juristische Ereignisse
DatumCodeEreignisBeschreibung
13. Juli 2006OP8Request for examination as to paragraph 44 patent law
8. Mai 20088127New person/name/address of the applicant
Owner name: QIMONDA AG, 81739 MUENCHEN, DE
7. Mai 2012R018Grant decision by examination section/examining division
21. März 2013R020Patent grant now final
Effective date: 20121214
5. Juni 2015R082Change of representative
5. Juni 2015R081Change of applicant/patentee
Owner name: INFINEON TECHNOLOGIES AG, DE
Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE
Owner name: POLARIS INNOVATIONS LTD., IE
Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE
13. Okt. 2015R081Change of applicant/patentee
Owner name: POLARIS INNOVATIONS LTD., IE
Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE
2. Aug. 2016R119Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee