DE102005000809A1 - Integrated semiconductor memory, for control circuits, has volatile memory cells refreshed with production and operating parameter data from non-volatile memory cells - Google Patents
Integrated semiconductor memory, for control circuits, has volatile memory cells refreshed with production and operating parameter data from non-volatile memory cells Download PDFInfo
- Publication number
- DE102005000809A1 DE102005000809A1 DE200510000809 DE102005000809A DE102005000809A1 DE 102005000809 A1 DE102005000809 A1 DE 102005000809A1 DE 200510000809 DE200510000809 DE 200510000809 DE 102005000809 A DE102005000809 A DE 102005000809A DE 102005000809 A1 DE102005000809 A1 DE 102005000809A1
- Authority
- DE
- Germany
- Prior art keywords
- memory cells
- integrated semiconductor
- memory
- semiconductor memory
- volatile
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/1208—Error catch memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
Abstract
Description
Die vorliegende Erfindung betrifft einen integrierten Halbleiterspeicher, bei dem Daten auf nichtflüchtige Weise speicherbar sind.The The present invention relates to an integrated semiconductor memory, in the data on non-volatile Way are storable.
Bei integrierten Halbleiterspeichern, wie beispielsweise DRAM (dynamic random access memory)-Halbleiterspeichern, ist die Ausfallrate in den ersten Betriebsstunden relativ hoch. Um fehlerhafte Bauteile nach der Herstellung aussortieren zu können, werden die integrierten Halbleiterspeicher nach Abschluss des Herstellungsprozesses für wenige Betriebsstunden gestresst. Innerhalb dieser kurzen Betriebszeit lässt sich bereits ein Großteil von fehlerhaften Bausteinen aussortieren. Es zeigt sich weiter, dass im statistischen Mittel erst nach langer Betriebszeit, wie beispielsweise mehreren Jahren, die Ausfallrate wieder ansteigt. Um solche Langzeitausfälle analysieren zu können, wäre es wünschenswert; wenn während des Betriebes eines Halbleiterspeichers Betriebsparameter, wie beispielsweise die Betriebsdauer oder die Anzahl bestimmter Ereignisse, wie beispielsweise Speicherzugriffe auf einen bestimmten Speicherbereich dauerhaft und permanent erfasst werden könnten.at integrated semiconductor memories, such as DRAM (dynamic random access memory), the failure rate is in the first hours of operation relatively high. To faulty components be sorted out after the production, the integrated Semiconductor memory after completion of the manufacturing process for a few Operating hours stressed. Within this short operating time let yourself already a large part sort out defective blocks. It further shows that on a statistical average only after a long period of operation, such as several years, the failure rate increases again. To analyze such long-term failures to be able to would it be desirable; if while the operation of a semiconductor memory operating parameters, such as the duration of operation or the number of specific events, such as Memory accesses to a specific memory area permanently and could be permanently recorded.
Bei einem Halbleiterspeicher mit flüchtigen Speicherzellen, wie beispielsweise DRAM (dynamic random access memory)-Speicherzellen, muss der Speicherinhalt spätestens nach Ablauf einer Datenerhaltungszeit von neuem aufgefrischt werden. Im Gegensatz zu nichtflüchtigen Halbleiterspeichern, wie beispielsweise Flash, FeRAM (ferroelectric random access memory) oder MRAM (magnetic random access memory)-Halbleiterspeichern besteht somit bei DRAM-Halbleiterspeichern das Problem, dass produktions- und testrelevante Langzeitinformationen wie Testergebnisse, Sort-Kriterien, produktionsrelevante Daten, aber auch darüber hinaus Betriebsparameter, die während des Betriebs des integrierten Halbleiterspeichers auftreten, nicht irreversibel und dauerhaft gespeichert werden können.at a semiconductor memory with volatile memory cells, such as dynamic random access memory (DRAM) memory cells the memory contents at the latest refreshed after a data retention period has expired. Unlike nonvolatile Semiconductor memory, such as Flash, FeRAM (ferroelectric random access memory) or MRAM (magnetic random access memory) semiconductor memories There is thus the problem with DRAM semiconductor memories that production- and test-relevant long-term information such as test results, sort criteria, production-relevant data, but also operating parameters, the while the operation of the integrated semiconductor memory do not occur can be stored irreversibly and permanently.
Um permanent Daten in einem DRAM-Halbleiterspeicher zu speichern, werden daher elektrische Fuses (E-Fuses) oder Laser-Fuses eingesetzt. Laser-Fuses können nur während der Herstellung des integrierten Halbleiterspeichers programmiert werden. Über E-Fuses lassen sich auch im gehäusten Zustand eines DRAM-Speichers Daten permanent speichern, indem die E-Fuses durch Anlegen einer Programmierspannung programmiert werden. Ein kleines Feld von E-Fuses ist im Allgemeinen noch leicht auswertbar. Wenn jedoch größere Mengen an Daten permanent gespeichert werden sollen, muss eine Fuse-Array-Struktur vorgesehen werden. Innerhalb der Fuse-Array-Struktur sind die E-Fuses, wie die flüchtigen DRAM-Zellen im Speicherzellenfeld, im Allgemeinen matrixförmig entlang von Spalten- und Zeilenleitungen angeordnet. Zum Auslesen des Programmierzustands der einzelnen E-Fuses wird eine Zeilen-/Spalten-Dekoder-Architektur benötigt. Aufgrund des großen Platzbedarfs für derartige Schaltungen werden große E-Fuse-Speicherbereiche im Allgemeinen nicht in Halbleiterspeicher mit flüchtigen Speicherzellen integriert.Around to permanently store data in a DRAM semiconductor memory therefore electrical fuses (e-fuses) or laser fuses are used. Laser fuses can only while the production of the integrated semiconductor memory can be programmed. About e-fuses can also be housed State of a DRAM memory permanently storing data by the E-fuses can be programmed by applying a programming voltage. One small field of e-fuses is generally still easily evaluable. If, however, larger quantities to permanently store data must have a fuse array structure be provided. Within the fuse array structure, the e-fuses are like the volatile ones DRAM cells in the memory cell array, generally in a matrix shape arranged by column and row lines. For reading the programming state each of the e-fuses requires a row / column decoder architecture. by virtue of of the big one Space requirements for such circuits become large e-fuse memory areas generally not in semiconductor memory with volatile memory cells integrated.
Des Weiteren weisen E-Fuses den Nachteil auf, dass sie nur einmal programmiert werden können. Somit können Änderungen von Daten, wie sie beispielsweise bei den Betriebsparametern im Laufe der Betriebszeit auftreten, nicht in den gleichen E-Fuses verändert abgespeichert werden.Of Furthermore, e-fuses have the disadvantage that they are programmed only once can be. Thus, changes can be made of data, as for example in the operating parameters in Over the operating time occur, not stored in the same e-fuses changed become.
Die Aufgabe der vorliegenden Erfindung ist es, einen integrierten Halbleiterspeicher anzugeben, bei dem es ermöglicht ist, Herstellungs- und Betriebsdaten über einen längeren Zeitraum zuverlässig zu speichern. Eine weitere Aufgabe der vorliegenden Erfindung ist es, ein Verfahren anzugeben, mit dem sich bei einem integrierten Halbleiterspeicher Herstellungs- und Betriebsdaten über einen längeren Zeitraum zuverlässig speichern lassen.The The object of the present invention is an integrated semiconductor memory indicate where it allows is to reliably store manufacturing and operating data over a longer period. Another object of the present invention is a method specify with which in an integrated semiconductor memory Manufacturing and operating data about a longer period reliable save.
Die Aufgabe betreffend den integrierten Halbleiterspeicher wird gelöst durch einen integrierten Halbleiterspeicher mit einem ersten Speicherzellenfeld mit flüchtigen Speicherzellen und mit nichtflüchtigen Speicherzellen, mit einem zweiten Speicherzellenfeld mit flüchtigen Speicherzellen und mit einer Steuerschaltung zur Steuerung eines Zugriffs auf eine der Speicherzellen des ersten und zweiten Speicherzellenfeldes. Erfindungsgemäß ist die Steuerschaltung derart ausgebildet, dass sie bei einem Zugriff auf eine der flüchtigen Speicherzellen des zweiten Speicherzellenfeldes einen Schreibzugriff auf mindestens eine der nichtflüchtigen Speicherzellen des ersten Speicherzellenfeldes durchführt zur Speicherung eines des im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datums in der mindestens einen der nichtflüchtigen Speicherzellen des ersten Speicherzellenfeldes.The Task concerning the integrated semiconductor memory is solved by an integrated semiconductor memory having a first memory cell array with fleeting Memory cells and with non-volatile Memory cells, with a second memory cell array with volatile Memory cells and with a control circuit for controlling a Access to one of the memory cells of the first and second memory cell array. According to the invention Control circuit designed such that they are in an access to one of the fleeting ones Memory cells of the second memory cell array write access at least one of the non-volatile Memory cells of the first memory cell array performs for storage one of the current operation of the integrated semiconductor memory determined date in at least one of the non-volatile Memory cells of the first memory cell array.
Durch Verwendung eines Speicherzellenfeldes mit flüchtigen als auch mit nichtflüchtigen Speicherzellen lassen sich die gleichen Ansteuerschaltungen, wie Zeilendekoder, Spaltendekoder und Leseverstärker verwenden, die auch zum Einschreiben von Informationen in die flüchtigen Speicherzellen und zum Auslesen von Informationen aus den flüchtigen Speicherzellen dienen. Dadurch ist der Platzbedarf deutlich reduziert, da zusätzlicher Speicherplatz nur für die nichtflüchtigen Spei cherzellen vorzusehen ist. Bei dem im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datum kann es sich beispielsweise um einen Betriebsparameter handeln, der im Rahmen eines Testbetriebs des integrierten Halbleiterspeichers aufgetreten ist. Dies kann beispielsweise eine Losnummer oder der Name eines Testprogramms sein. Es kann sich dabei aber auch um einen Betriebsparameter handeln, der einen Betriebszustand des Halbleiterspeichers angibt. Dazu gehört beispielsweise die Anzahl an Zugriffen auf einen bestimmten Speicherbereich oder die im Betrieb des integrierten Halbleiterspeichers aufgetretene Betriebstemperatur.By using a memory cell array with both volatile and nonvolatile memory cells, the same drive circuits as row decoders, column decoders, and sense amplifiers can be used, which also serve to write information to the volatile memory cells and to read information from the volatile memory cells. As a result, the space requirement is significantly reduced, since additional storage space is to be provided only for the non-volatile memory cells. The date determined in the current operation of the integrated semiconductor memory may be For example, to act on an operating parameter that has occurred in the context of a test operation of the integrated semiconductor memory. This can be, for example, a lot number or the name of a test program. However, it may also be an operating parameter that indicates an operating state of the semiconductor memory. This includes, for example, the number of accesses to a specific memory area or the operating temperature that has occurred during operation of the integrated semiconductor memory.
Gemäß einer Weiterbildung des integrierten Halbleiterspeichers sind die flüchtigen Speicherzellen des ersten und zweiten Speicherzellenfeldes jeweils derart ausgebildet, dass nach einer Abspeicherung eines Speicherzustandes in einer der flüchtigen Speicherzellen zur Erhaltung des abgespeicherten Speicherzustandes der Speicherzustand spätestens nach Ablauf einer Datenerhaltungszeit aufgefrischt werden muss. Die Steuerschaltung ist derart ausgebildet, dass sie zur Erhaltung des abgespeicherten Speicherzustandes in einer der Speicherzellen des zweiten Speicherzellenfeldes den in der einen der Speicherzellen abgespeicherten Speicherzustand auffrischt und dabei das im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelte Datum in der einen der nichtflüchtigen Speicherzellen des ersten Speicherzellenfeldes abspeichert.According to one Further development of the integrated semiconductor memory are the volatile ones Memory cells of the first and second memory cell array, respectively designed such that after storage of a memory state in one of the volatile memory cells to preserve the stored memory state, the memory state at the latest after The course of a data retention period must be refreshed. The control circuit is designed such that it to preserve the stored memory state in one of the memory cells of the second memory cell array the refreshes stored in one of the memory cells memory state and doing so in the current operation of the integrated semiconductor memory determined date in one of the nonvolatile memory cells of the first memory cell array stores.
Bei einer andere Ausführungsform des integrierten Halbleiterspeichers sind im ersten und zweiten Speicherzellenfeld Leseverstärker vorgesehen, die jeweils an ein Bitleitungspaar mit einer ersten und einer zweiten Bitleitung angeschlossen sind. Die flüchtigen Speicherzellen und die nichtflüchtigen Speicherzellen des ersten Speicherzellenfeldes sind jeweils an ein Bitleitungspaar angeschlossen. Die flüchtigen Speicherzellen und die nichtflüchtigen Speicherzellen sind jeweils derart ausgebildet, dass sie beim Auslesen eine Potentialdifferenz zwischen der ersten und der zweiten Bitleitung des Bitleitungspaares (BLP) an das sie jeweilig angeschlossen sind, erzeugen. Die Leseverstärker sind jeweils derart ausgebildet, dass sie beim Auslesen einer der flüchtigen Speicherzellen und einer der nichtflüchtigen Speicherzellen jeweils die Potentialdifferenz zwischen der ersten und zweiten Bitleitung des Bitleitungspaares, an das sie jeweilig angeschlossen sind, auswerten und in Abhängigkeit von der ausgewerteten Potentialdifferenz ein Datum mit einem ersten oder zweiten Pegel erzeugen.at another embodiment of the integrated semiconductor memory are in the first and second Memory cell array sense amplifier provided, each to a bit line pair with a first and a second bit line are connected. The fleeting ones Memory cells and the nonvolatile memory cells of the first memory cell array are each connected to a bit line pair connected. The fleeting ones Memory cells and the nonvolatile memory cells are each designed such that they read a potential difference during reading between the first and the second bit line of the bit line pair (BLP) to which they are respectively connected produce. The sense amplifiers are each designed such that they are in the reading of one of the volatile memory cells and one of the non-volatile Memory cells each the potential difference between the first and the second bit line of the bit line pair to which they respectively are connected, evaluate and evaluated depending on the evaluated Potential difference a date with a first or second level produce.
Gemäß einer Weiterbildung des integrierten Halbleiterspeichers sind die nichtflüchtigen Speicherzellen für einen Lese- und Schreibzugriff über Adressen auswählbar. Die Steuerschaltung ist derart ausgebildet, dass sie bei einem erstmaligen Aktivieren des integrierten Halbleiterspeichers eine Adressposition der zuletzt beschriebenen nichtflüchtigen Speicherzelle ermittelt und das im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelte Datum an der auf die zuletzt beschriebene Adressposition folgenden nächst höheren Adressposition abspeichert.According to one Development of the integrated semiconductor memory are the non-volatile Memory cells for a reading and Write access via Addresses selectable. The control circuit is designed such that it at a first Enabling the integrated semiconductor memory an address position the last described nonvolatile memory cell determined and that in the current operation of the integrated semiconductor memory determined date at the address position last described following next higher Stores address position.
Bei einer Ausführungsform des integrierten Halbleiterspeichers sind die nichtflüchtigen Speicherzellen jeweils als einmalig irreversibel programmierbare Bauelemente ausgebildet. Die nichtflüchtigen Speicherzellen können auch jeweils als eine elektrisch programmierbare Fuse oder Antifuse ausgebildet sein. Gemäß einer anderen Ausführungsform des integrierten Halbleiterspeichers umfassen die nichtflüchtigen Speicherzellen mindestens einen steuerbaren Widerstand. Die flüchtigen Speicherzellen sind vorzugsweise jeweils als Speicherzellen mit wahlfreiem Zugriff ausgebildet.at an embodiment of the integrated semiconductor memory are the nonvolatile ones Memory cells each as a single irreversible programmable Components designed. The non-volatile memory cells can also each formed as an electrically programmable fuse or antifuse be. According to one another embodiment of the integrated semiconductor memory include the nonvolatile ones Memory cells at least one controllable resistor. The fleeting ones Memory cells are preferably each with memory cells trained random access.
Ein Verfahren zum Aufzeichnen von Herstellungs- und Betriebsdaten eines integrierten Halbleiterspeichers sieht die Verwendung eines integrierten Halbleiterspeichers mit einem ersten Speicherzellenfeld mit nichtflüchtigen Speicherzellen und flüchtigen Speicherzellen und einem zweiten Speicherzellenfeld mit flüchtigen Speicherzellen vor, bei dem die nichtflüchtigen Speicherzellen erste nichtflüchtige Speicherzellen und zweite nichtflüchtige Speicherzellen umfassen, wobei in den ersten nichtflüchtigen Speicherzellen eine Information zur Konfiguration der zweiten nichtflüchtigen Speicherzellen abgespeichert ist. Nach dem Hochfahren des integrierten Halbleiterspeichers werden die Speicherzustände der ersten nichtflüchtigen Speicherzellen ausgewertet, um eine Information zur Konfiguration der zweiten nichtflüchtigen Speicherzellen zu erhalten. Anschließend wird eine Adressposition einer zuletzt beschriebenen zweiten nichtflüchtigen Speicherzelle im ersten Speicherzellenfeld ermittelt. Danach wird eine auf die Adressposition der zuletzt beschriebene zweiten nichtflüchtigen Speicherzelle folgenden nächst höhere Adresspostion ermittelt. Das im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelte Datum wird in einer zweiten nichtflüchtigen Speicherzelle des ersten Speicherzellenfeldes, die über die ausgewählte nächst höhere Adresspositon adressierbar ist, in einer Konfiguration in Abhängigkeit von dem ausgewerteten Speicherzustand der ersten nichtflüchtigen Speicherzellen gespeichert, wenn eine der flüchtigen Speicherzellen des zweiten Speicherzellenfeldes aufgefrischt wird.One Method for recording manufacturing and operating data of a integrated semiconductor memory sees the use of an integrated semiconductor memory with a first memory cell array with nonvolatile memory cells and volatile memory cells and a second memory cell array with volatile memory cells, where the non-volatile Memory cells first non-volatile memory cells and second non-volatile Memory cells include, wherein in the first non-volatile memory cells an information about the configuration of the second non-volatile Memory cells is stored. After booting up the integrated Semiconductor memory become the memory states of the first non-volatile Memory cells evaluated to provide information about the configuration the second non-volatile To get memory cells. Subsequently, an address position a last described second nonvolatile memory cell in the first Memory cell field determined. After that, one will go to the address position the last described second nonvolatile memory cell following next higher Adresspostion determined. That in the current operation of the integrated Semiconductor memory determined date is in a second non-volatile Memory cell of the first memory cell array, over the selected next higher Adresspositon is addressable, in a configuration depending from the evaluated memory state of the first non-volatile Memory cells stored when one of the volatile memory cells of the the second memory cell array is refreshed.
Gemäß einer Weiterbildung des Verfahrens zum Aufzeichnen von Betriebsdaten eines integrierten Halbleiterspeichers wird das gespeicherte im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelte Datum durch Setzen eines Bits in einem Register des integrierten Halbleiterspeichers aus der einen der zweiten nichtflüchtigen Speicherzellen ausgelesen.According to one Further development of the method for recording operating data of a integrated semiconductor memory is stored in the current Operation of the integrated semiconductor memory ascertained date Setting a bit in a register of the integrated semiconductor memory read from the one of the second non-volatile memory cells.
Eine andere Ausführungsform des Verfahrens zum Betreiben eines integrierten Halbleiterspeichers sieht vor, den integrierten Halbleiterspeicher in einem Testbetriebszustand zu betreiben. Im Testbetriebszustand wird eine jede der ersten und zweiten nichtflüchtigen Speicherzellen durch Anlegen eines Steuersignals an den integrierten Halbleiterspeicher ausgelesen.A other embodiment the method of operating an integrated semiconductor memory provides the integrated semiconductor memory in a test mode to operate. In the test mode, each of the first and second non-volatile Memory cells by applying a control signal to the integrated Semiconductor memory read out.
Weitere Ausbildungsformen betreffend den integrierten Halbleiterspeicher zur Aufzeichnung von Betriebsdaten sowie das Verfahren zur Aufzeichnung von Betriebsdaten sind den Unteransprüchen zu entnehmen.Further Forms of training concerning the integrated semiconductor memory for recording operating data and the method for recording Operating data can be found in the dependent claims.
Die Erfindung wird im Folgenden anhand von Figuren, die Ausführungsbeispiele der vorliegenden Erfindung zeigen, näher erläutert. Es zeigen:The Invention will be described below with reference to figures, the embodiments of the present invention, explained in more detail. Show it:
Zur
Steuerung von Lese-, Schreib- und Vorladevorgängen innerhalb des Speicherzellenfeldes
Zum
Einschreiben oder Auslesen einer Information aus den flüchtigen
Speicherzellen oder den nichtflüchtigen
Speicherzellen sind die Leseverstärker jeweils über einen
Datenbus LDQ mit dem externen Datenanschluss DQ verbunden. Die Leseverstärker, die
mit den Bitleitungen des ersten Speicherzellenfeldes SF1 verbunden
sind, speichern wahlweise eine Information in den flüchtigen
Speicherzellen SZ oder den nichtflüchtigen Speicherzellen WZ ab. Den
nichtflüchtigen
Speicherzellen WZ sind ebenso Zeilen- und Spaltenadressen zugeordnet
wie den flüchtigen
Speicherzellen. Vorteilhafterweise lassen sich die nichtflüchtigen
Speicherzellen ebenso wie die flüchtigen
Speicherzellen durch die Zeilen- und Spaltendekoder
Die Aufteilung des Adressraums in Adressbereiche, die mit flüchtigen Speicherzellen verknüpft sind und in Adressbereiche, die mit nichtflüchtigen Speicherzellen verknüpft sind, kann über Bereichsdefinition oder Bitinjizierung erfolgen. Bei der Bereichsdefinition lassen sich nichtflüchtigen Speicherzellen mit Adresswerten oberhalb einem bestimmten Wert adressieren. Adresswerte unterhalb dieses Wertes sprechen flüchtige Speicherzellen an. Bei der Bitinjizierung wird zum Zugriff auf die nichtflüchtigen Speicherzellen ein Adressbit an einer bestimmten Position einer Bitadresse auf beispielsweise den logischen Wert „1" gesetzt. Die niederwertigen Adressbits wählen dann eine nichtflüchtige Speicherzelle im ersten Speicherzellenfeld aus.The Distribution of the address space in address ranges that are volatile Memory cells are linked and in address areas associated with nonvolatile memory cells, can over Area definition or bit injection. In the area definition can be non-volatile Address memory cells with address values above a certain value. Address values below this value are addressed by volatile memory cells. at The bit injection is used to access the nonvolatile memory cells an address bit at a particular position of a bit address For example, the logical value "1" is set choose then a non-volatile one Memory cell in the first memory cell array off.
Die
Speicherzelle WZa1 der ersten nichtflüchtigen Speicherzellen des
Konfigurationsbereiches enthält
eine Information, ob der Speicherbereich der zweiten nichtflüchtigen
Speicherzellen zur Speicherung eines Betriebsparameters genutzt
werden soll. Ein möglicher
Betriebsparameter ist beispielsweise die Betriebsdauer des integrierten
Halbleiterspeichers. Zur Protokollierung der Betriebsdauer ist auf
dem integrierten Halbleiterspeicher eine Zählerschaltung
Die
Speicherzelle WZa2 der ersten nichtflüchtigen Speicherzellen innerhalb
des Konfigurationsbereiches enthält
eine Information, ob der abzuspeichernde Betriebsparameter im Rahmen
einer Hintergrundspeicherung während
des Betriebs des integrierten Halbleiterspeichers, beispielsweise
bei einem Auffrischvorgang von Speicherzellen, die in dem zweiten
Speicherzellenfeld SF2 liegen, erfolgen soll. Da, wie in
Wenn die Speicherzelle WZa3 der ersten nichtflüchtigen Speicherzellen programmiert ist, lassen sich die zweiten nichtflüchtigen Speicherzellen WZb des ersten Speicherzellenfeldes extern beschreiben, bzw. es lässt sich von extern ein Betriebsparameter zur Speicherung in den nichtflüchtigen Speicherzellen auswählen. Das Beschreiben der nichtflüchtigen Speicherzellen erfolgt dabei in einem so genannten Appending-Modus. Dies bedeutet, dass bereits beschriebene nichtflüchtige zweite Speicherzellen nicht überschrieben werden können. Stattdessen wird die zuletzt beschriebene nichtflüchtige zweite Speicherzelle ermittelt und die im Adressraum nächst höher liegende nichtflüchtige zweite Speicherzelle für den Speichervorgang ausgewählt.If programmed the memory cell WZa3 of the first non-volatile memory cells is, the second nonvolatile memory cells WZb can be externally describe the first memory cell array, or it can be externally an operating parameter for storage in the non-volatile memory cells choose. Describing the nonvolatile Memory cells takes place in a so-called Appending mode. This means that already described non-volatile second memory cells are not overwritten can be. Instead becomes the nonvolatile second memory cell described last determined and in the address space next higher non-volatile second memory cell for the Save operation selected.
Die
Speicherzelle WZa4 der ersten nichtflüchtigen Speicherzellen innerhalb
des Konfigurationsbereiches gibt an, ob lediglich ein Lesezugriff
auf die nichtflüchtigen
zweiten Speicherzellen gestattet ist. Wenn der Lesezugriff erlaubt
ist, lassen sich in einer Applikation Betriebsdaten aus den nichtflüchtigen zweiten
Speicherzellen WZb auslesen. Als Betriebsparameter lässt sich
beispielsweise von einem Temperatursensor
Wenn der Lesezugriff auf die nichtflüchtigen Speicherzellen gestattet ist, lässt sich die Betriebstemperatur von einem Speichercontroller auswerten. Der Speichercontroller kann dann beispielsweise bei einer hohen Betriebstemperatur die Betriebsfrequenz des Halbleiterspeichers reduzieren.If the read access to the nonvolatile memory cells is allowed evaluate the operating temperature of a memory controller. Of the Memory controller can then, for example, at a high operating temperature reduce the operating frequency of the semiconductor memory.
Der Speicherzustand in den ersten nichtflüchtigen Speicherzellen WZa5 und WZa6 innerhalb des Konfigurationsbereiches gibt an, ob die Speicherung eines Betriebsparameters innerhalb der nichtflüchtigen zweiten Speicherzellen bit-, byte- oder wortweise erfolgen soll. Bei einer byte- oder wortweisen Speicherung eines Betriebsparameters ist die Information in mehreren Bits kodiert. Bei der bitweisen Speicherung hingegen ist die Information des abzuspeichernden Betriebsparameters in einem einzelnen Bit kodiert. Wenn beispielsweise die Betriebsdauer bitweise gespeichert werden soll, so wird in bestimmten Zeitabständen, beispielsweise alle sechs Minuten, sobald ein Auffrischungsvorgang für Speicherzellen innerhalb des zweiten Speicherzellenfeldes stattfindet, eine der zweiten nichtflüchtigen Speicherzellen WZb beschrieben.Of the Memory state in the first nonvolatile memory cells WZa5 and WZa6 within the configuration area indicates whether the storage an operating parameter within the non-volatile second memory cells bit, byte or wordwise should be done. For a byte or wordwise storage of a Operating parameters is the information encoded in several bits. In the bitwise storage, however, is the information of the stored Operating parameters encoded in a single bit. If, for example the operating time is to be stored bit by bit, so in certain Intervals, for example, every six minutes, once a refresh process for memory cells takes place within the second memory cell array, one of second non-volatile Memory cells WZb described.
Zu Beginn der Betriebsdauer wird beispielsweise die nichtflüchtige zweite Speicherzelle, die der Adresse Xw0, Y16 zugeordnet ist mit einem "1"-Pegel beschrieben. Alle sechs Minuten später wird eine auf die zuletzt beschriebene nichtflüchtige Speicherzelle im Adressraum folgende Speicherzelle, also bei der zweiten Speicherung die Speicherzelle, die zu der Adresse Xw0, Y17 zugehörig ist, mit dem logischen „1"-Pegel beschrieben. Wenn bei dieser Art der Speicherung die Betriebsdauer über einen Zeitraum von zehn Jahren protokolliert werden soll, werden dazu 876.000 nichtflüchtige Speicherzellen benötigt. Im Vergleich zu typischen 512 Mb DRAM-Speicherzellen sind dazu lediglich 0,163 % an zusätzlichem Speicherplatz notwendig.At the beginning of the operating period, for example, the non-volatile second memory cell associated with the address X w 0, Y16 is described as having a "1" level. Every six minutes later, a memory cell following the last-described non-volatile memory cell in the address space, that is, the memory cell associated with the address X w 0, Y17 at the second memory, is written at the logical "1" level Storage duration over a 10-year period requires 876,000 non-volatile memory cells, compared to typical 512 Mb DRAM memory cells, which only require 0.163% additional memory necessary.
Die
Speicherzellen WZa6, ..., WZa14 der ersten nichtflüchtigen
Speicherzellen enthalten eine Information über die Anzahl der logischen
Speicherbereiche, in die die zweiten nichtflüchtigen Speicherzellen unterteilt
sind. Des Weiteren enthalten die ersten nichtflüchtigen Speicherzellen WZa6,...,
WZa14 eine Information über
den innerhalb eines Speicherbereiches zu speichernden Betriebsparameter.
Dadurch ist es beispielsweise möglich,
den logischen Adressraum von nichtflüchtigen Speicherzellen der
Die Speicherzelle WZa15 der ersten nichtflüchtigen Speicherzellen enthält eine Information, ob die Speicherkapazität der zweiten nichtflüchtigen Speicherzellen bereits vollständig erschöpft ist, da alle zweiten nichtflüchtigen Speicherzellen schon mit Informationsdaten beschrieben sind. Wenn die nichtflüchtige Speicherzelle WZa15 beispielsweise mit einem logischen "1"-Pegel programmiert ist, ist der zur Verfügung stehende Speicherraum erschöpft und das Protokollieren eines Betriebsparameters in den zweiten nichtflüchtigen Speicherzellen wird unterbrochen.The Memory cell WZa15 of the first nonvolatile memory cells includes a Information as to the storage capacity of the second non-volatile memory cells already complete exhausted is because all second nonvolatile Memory cells are already described with information data. If the non-volatile Memory cell WZa15 is programmed with a logical "1" level, for example, is the available Memory space exhausted and logging an operating parameter into the second non-volatile one Memory cells is interrupted.
Der Speicherzustand der ersten nichtflüchtigen Speicherzellen wird entweder bereits bei der Fertigung oder erst im späteren Betrieb des integrierten Halbleiterspeichers festgelegt. So kann beispielsweise die spätere Verwendung der zweiten nichtflüchtigen Speicherzellen zur Speicherung eines Betriebsparameters durch eine Vorprogrammierung der ersten nichtflüchtigen Speicherzellen im Konfigurationsbereich bereits vom Hersteller festgelegt werden. Ein bestimmter Bereich der zweiten nichtflüchtigen Speicherzellen WZb kann beispielsweise zur Protokollierung der Betriebsdauer des integrierten Halbleiterspeichers vorgesehen sein.Of the Memory state of the first nonvolatile memory cells is either already during production or only later in operation of the integrated semiconductor memory. So, for example the later one Use of the second non-volatile Memory cells for storing an operating parameter by a Pre-programming of the first non-volatile memory cells in the configuration area already determined by the manufacturer. A specific area the second non-volatile Memory cells WZb can, for example, for logging the operating time be provided of the integrated semiconductor memory.
Wenn
ein Speicherbereich mit nichtflüchtigen
Speicherzellen erst in einer Applikation konfiguriert wird, so kann
beispielsweise das Protokollieren der Betriebstemperatur dadurch
gestartet werden, dass ein Signalisierungsbit in einem Register
Neben
der Möglichkeit
auf die nichtflüchtigen Speicherzellen
durch Setzen eines Bits in einem Mode-Register oder einem Extended-Mode-Register
zuzugreifen, besteht auch die Möglichkeit
durch das Anlegen eines charakteristischen Test-Mode-Signals TM bzw. einer
oder mehrerer charakteristischer Schlüsselbitfolgen an den Steueranschluss
S20 der Steuerschaltung
Wenn ein Speicherbereich von zweiten nichtflüchtigen Speicherzellen kontinuierlich fortlaufend von niedrigen zu hohen Adresspositionen beschrieben wird, so wird bei jedem Hochfahren des Halbleiterspeichers innerhalb des Speicherbereichs der nichtflüchtigen Speicherzellen diejenige Adressposition bestimmt, ab der während der folgenden Betriebszeit die Speicherung von Betriebsparametern fortgesetzt werden kann. Dadurch wird verhindert, dass bereits beschriebene nichtflüchtige Speicherzellen überschrieben werden.If a storage area of second nonvolatile memory cells continuously continuously from low to high address positions becomes, so at each startup of the semiconductor memory within the memory area of the non-volatile Memory cells determines the address position, starting from during the following operating time the storage of operating parameters continues can be. This prevents that already described nonvolatile Memory cells overwritten become.
- 1010
- SpeicherzellenfeldMemory cell array
- 2020
- Steuerschaltungcontrol circuit
- 2121
- Mode-RegisterMode Register
- 3030
- Adressregisteraddress register
- 4040
- Speicherregistermemory register
- 5050
- Temperatursensortemperature sensor
- 6060
- BetriebsstundenzählerHour meter
- 7070
- Zeilendekoderrow decoder
- 8080
- Spaltendekodercolumn decoder
- ATAT
- Auswahltransistorselection transistor
- BB
- Speicherbankmemory bank
- BLBL
- Bitleitungbit
- BLPBLP
- Bitleitungspaarbit line
- DD
- Datumdate
- DQDQ
- Datenanschlussdata port
- SASA
- Leseverstärkersense amplifier
- SASSAS
- WortleitungsstreifenWordline strips
- SCSC
- Speicherkondensatorstorage capacitor
- SFSF
- SpeicherzellenfeldMemory cell array
- SPSP
- Spine-BereichSpine-area
- SZSZ
- flüchtige Speicherzellevolatile memory cell
- WLWL
- Wortleitungwordline
- WZWZ
- nichtflüchtige Speicherzellenon-volatile memory cell
- X, YX, Y
- Adressenaddresses
Claims (25)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200510000809 DE102005000809B4 (en) | 2005-01-05 | 2005-01-05 | Integrated semiconductor memory with non-volatile storage of data |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200510000809 DE102005000809B4 (en) | 2005-01-05 | 2005-01-05 | Integrated semiconductor memory with non-volatile storage of data |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102005000809A1 true DE102005000809A1 (en) | 2006-07-13 |
DE102005000809B4 DE102005000809B4 (en) | 2012-09-13 |
Family
ID=36599444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE200510000809 Expired - Fee Related DE102005000809B4 (en) | 2005-01-05 | 2005-01-05 | Integrated semiconductor memory with non-volatile storage of data |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102005000809B4 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0247739A2 (en) * | 1986-04-30 | 1987-12-02 | Fujitsu Limited | Semiconductor nonvolatile memory device |
EP0096781B1 (en) * | 1982-06-16 | 1989-11-29 | International Business Machines Corporation | System for updating error map of fault tolerant memory |
EP0530928B1 (en) * | 1987-07-02 | 1997-04-16 | Ramtron International Corporation | Ferroelectric shadow RAM |
DE10035598A1 (en) * | 2000-07-21 | 2002-02-07 | Infineon Technologies Ag | Data carrier with a data storage |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3365650B2 (en) * | 1993-05-31 | 2003-01-14 | 沖電気工業株式会社 | Semiconductor memory device |
DE10101268A1 (en) * | 2001-01-12 | 2002-07-25 | Infineon Technologies Ag | Integrated semiconductor circuit for executing a built-in function redundant to a function block and a built-in function for a semiconductor circuit has function and redundancy blocks switched on for a failed function block. |
-
2005
- 2005-01-05 DE DE200510000809 patent/DE102005000809B4/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0096781B1 (en) * | 1982-06-16 | 1989-11-29 | International Business Machines Corporation | System for updating error map of fault tolerant memory |
EP0247739A2 (en) * | 1986-04-30 | 1987-12-02 | Fujitsu Limited | Semiconductor nonvolatile memory device |
EP0530928B1 (en) * | 1987-07-02 | 1997-04-16 | Ramtron International Corporation | Ferroelectric shadow RAM |
DE10035598A1 (en) * | 2000-07-21 | 2002-02-07 | Infineon Technologies Ag | Data carrier with a data storage |
Also Published As
Publication number | Publication date |
---|---|
DE102005000809B4 (en) | 2012-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10337855B4 (en) | Circuit and method for evaluating and controlling a refresh rate of memory cells of a dynamic memory | |
DE4110371C2 (en) | Non-volatile semiconductor memory device | |
DE4207934C2 (en) | Non-volatile semiconductor memory device and programming method for a non-volatile semiconductor memory device | |
DE102004053316A1 (en) | Operating parameters e.g. operating temperatures, reading and selecting method for e.g. dynamic RAM, involves providing memory with registers to store parameters, where read and write access on register takes place similar to access on cell | |
DE3903714A1 (en) | SEMICONDUCTOR MEMORY DEVICE WITH A TEST MODE SETTING CIRCUIT | |
DE4129875C2 (en) | ||
DE102006004848A1 (en) | Method and apparatus for varying an active duty cycle of a wordline | |
DE69934637T2 (en) | Ferroelectric memory and its test methods | |
DE10206689B4 (en) | Integrated memory and method for operating an integrated memory | |
DE10218272B4 (en) | Programmable read-only memory, memory cell therefor and associated method for writing / reading data | |
DE102005001520A1 (en) | Integrated memory circuit e.g. dynamic RAM memory circuit, for memory module, has repairing circuit with test unit including modification unit to modify bits of read-out data, such that position of bits is changed and bits are inverted | |
DE102005009360B3 (en) | Integrated semiconductor memory with activatable sense amplifiers | |
DE10022698A1 (en) | Semiconductor memory device | |
DE10317364B4 (en) | Integrated dynamic memory with control circuit for controlling a refresh operation of memory cells | |
DE10124742C1 (en) | Method and device for testing a memory circuit | |
DE102005000809B4 (en) | Integrated semiconductor memory with non-volatile storage of data | |
DE10332601A1 (en) | Circuit and method for controlling access to an integrated memory | |
DE10329370B3 (en) | Circuit for refreshing memory cells in a dynamic memory has a refresh control circuit, a memory circuit, a setting circuit and a reset circuit | |
EP1102168B1 (en) | Integrated memory with memory cells and reference cells | |
EP1163677B1 (en) | Integrated memory with memory cells and reference cells and corresponding operating method | |
DE10320624A1 (en) | Accelerated fatigue test | |
DE19740933C2 (en) | Dynamic memory with two operating modes | |
DE19922765C2 (en) | Integrated memory with a reference potential | |
DE102004041658A1 (en) | Method for testing an integrated semiconductor memory | |
EP0732703B1 (en) | Method for testing a semiconductor memory circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |
Effective date: 20121214 |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R082 | Change of representative | ||
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |