DE2345347A1 - Fernzaehlabfragesystem - Google Patents

Description

- C CCD 1071

Westinghouse Electric Corporation Erlangen ^β· ^atr· '*'^J Pittsburgh, Pa. USA Werner-von-Siemens-Str.

Unser Zeichen

YPA 72/8359 Hs/Ca/Nit

Pernzählabfragesystem

Die Priorität der entsprechenden US-Patentanmeldung Serial No. 291 469 vom 22. Sept. 1972 wird in Anspruch genommen.

Die Erfindung bezieht sich auf ein Pernzählabfragesystem mit einer modularen Pestkörper-Zählspeichersteuerung zur Überwachung eines Zählers in einer Pernstation, wobei die eine bestimmte Pestmenge darstellenden Zählimpulse ein Maß für den Verbrauch bilden und wobei das Meßergebnis in eine Zentralstation übertragbar ist.

Es ist bekannt, integrierende Zähler für Gas, Wasser und Elektrizität fern abzufragen. Die in öffentlichen Netzen vorhandenen Zähler weisen in der Regel mechanische Zählwerke zur Anzeige des Verbrauchs auf. Mit diesen Zählwerken sind meist Impulsgeber vereinigt, die eine dem Verbrauch entsprechende Anzahl von Impulsen abgeben. Jeder Zählimpuls entspricht hierbei .einer bestimmten Anzahl von kWh bei Elektrizität bzw. einer bestimmten Anzahl von Kubikmetern bei Gas und Wasser. Die Zählimpulse müssen gesammelt und in eine für die Übertragung geeignete Porm gebracht werden. Nach Übertragung und Decodierung in einer Zentralstation werden die Werte einem Computer zugeleitet, der diese auswertet, beispielsweise um Rechnungen auszustellen.

Es sind mechanische Einrichtungen zum Codieren der Zählerdaten bekanntgeworden. Hierbei werden meist mechanische Analog-Digital-Umsetzer verwendet, um die analogen Werte der Zähler-

409813/0867.

72/8359

drehung in digitale Signale umzuwandeln. Diese Einrichtungen sind wegen der räumlichen Begrenzung des zur Verfugung stehenden Platzes oder bei einer größeren Anzahl von Meßstellen nicht wünschenswert. Daher werden elektronische Codierschaltungen zur Abfrage des Zählerstandes verwendet. Diese haben jedoch den Nachteil, daß die Zählerdaten bei Spannungsausfall verloren gehen. Es wurde deshalb auch schon vorgeschlagen, die Zählerdaten auf einen Datenträger, wie Magnetband, zu sprechen. Dies erfordert jedoch wiederum den Transport des Datenträgers zu der zentralen Auswertestation. Bei anderen Systemen werden die Zählimpulse unmittelbar in eine Zentrale gesendet, wo sie registriert und ausgewertet werden. Dazu sind jedoch ständig belegte Übertragungsleitungen erforderlich.

Der Erfindung liegt die Aufgabe zugrunde, ein Fernzählabfragesystem zu schaffen, das nur mit ruhenden Bauelementen aufgebaut ist, und bei dem die Information auch bei einem längeren Spannungsausfall nicht verloren gehen kann. Das Fernzählabfragesystem gemäß der Erfindung ist durch folgende Kombinationen gekennzeichnet:

a) einen nichtflüchtigen binären Zähler zum Aufsummieren der Zählimpulse im binären Gode mit einer Mehrzahl von Ausgängen, der einen Gedächtnisabschnitt zur Speicherung seines jeweiligen Standes aufweist, der nach einem Spannungsausfall den Stand des Zählers wieder herstellt, wie er vor Ausfall der Spannung vorhanden war,

b) einen Encoder mit einer Mehrzahl von mit den Ausgängen des nichtflüchtigen Zählers verbundenen Eingängen, wobei der Encoder unter anderem einen Ausgang und Prüfeingänge enthält,

c) eine auf ein externes Kommandosignal ansprechende Start-Steuerungsschaltung und

d) eine mit der Startsteuerungsschaltung zusammenwirkende Abfragesteuerung mit aufeinanderfolgend signalführenden Ausgängen, welche mit den Prüfeingängen des Encoders zur

409813/0867 _₃_

VPA 72/8359

Erzeugung einer den Stand des Zählers wiedergebenden binären Datenwortausgabe verbunden sind.

Vorzugsweise enthält die Zählspeichersteuerung integrierte Schaltkreiselemente der MUOS-Type auf einem herkömmlichen Chip.

Das Fernzählabfragesystem kann praktisch für jede beliebige Anzahl von zu überwachenden.Zählern ausgelegt sein. Zur Abfrage werden die einzelnen Zählspeichersteuerungen nach Art einer Kaskade hintereinandergeschaltet, so daß bei Einleitung eines Abfragekommandos sämtliche Zähler hintereinander abgefragt und ausgelesen werden.

Anhand der Zeichnung, in der ein Ausführungsbeispiel dargestellt ist, wird die Erfindung näher erläutert. Es zeigen

Fig. 1 ein Blockschaltbild eines Fernzählabfragesystems gemäß der Erfindung mit mehreren Festkörper-Zählspeichermoduln,

Fig. 2 ein Blockschaltbild eines der Festkörper-Zählspeichermoduln gemäß Fig. 1,

Fig. 3 ein logisches Schaltschema des Zählspeichermoduls gemäß Fig. 2,

Fig. 4- ein Schaltschema eines nichtfltiehtigen Zählers, gezeigt in Fig. 2 und 3,

Fig. 5 ein Schaltschema eines Parallel-Serienumsetzers und einer Encoderschaltung gemäß Fig. 2 und 3,

Fig. 6 ein Schaltschema einer in Fig. 3 dargestellten invertierenden Schaltung,

Fig. 7 ein Schaltschema einer in Fig. 3 dargestellten Gatterschaltung,

Fig. 8 ein Schaltschema einer anderen Gatterschaltung, welche in Fig. 3 enthalten ist,

Fig. 9 ein Schaltschema eines Impulsformers, wie er in dem Schaltschema gemäß Fig. 3 enthalten ist, und

409813/0867

ΤΡΔ 72/8359

Pig. 10 ein Zeitdiagramm der Impulssignale, welche sich an den Eingängen und Ausgängen der Schaltung gemäß Fig. 2 und 3 ereignen.

Bezugnehmend auf die Zeichnung und im besonderen auf Fig. 1, wo ein Blockschaltbild eines Fernzählabfragesystems 13 dargestellt ist,, welches Festkörper-Zählspeichermoduln 14, 14A bis 14N enthält, wobei jeder dieser einen nichtfltichtigen Datensammler und eine integrierte Abfragesteuerung enthält. Mit 15, 15A ... 15N sind Zähler bezeichnet, wobei der Zähler 15N der letzte einer beliebigen Anzahl von Zählern ist, welche durch das System 13 von einer entfernt liegenden Station aus überwacht werden sollen. Bei einer bestehenden Ausführung sind 288 Zählspeichermoduln und damit vereinigte Zähler zu einer Einheit zusammengefaßt, und zwar für ein Apartmenthaus mit einer großen Anzahl von Wohneinheiten und getrennten Zählereinheiten.

Die Zähler 15, 15A und 15N enthalten damit vereinigte elektrische Gas- und/oder Wasserzähler. Jeder Zähler enthält einen Impulsgeber 16, welcher einen Zählimpuls 17 erzeugt. Bei einer bekannten Ausführung entsteht jeweils dann ein Impuls 17, wenn durch ein mit dem Zähler vereinigtes mechanisches Zeigerzählwerk 10 kWh registriert werden. Das mechanische Zählwerk ist hierbei nicht dargestellt. Der Impulsgeber 16 kann von einer Type sein, wie er in der DT-OS 2 015 635 näher beschrieben ist.

Der erste Zählspeichermodul 14 ist über einen Modem 20 (data set) enthaltenden Ubertragungsempfänger mit einer Übertragungsleitung 19 verbunden, welche z.B. eine Telefonleitung sein kann. Der Modem 20 ist fähig, Datenausgabesignale von einem Ausgang 22 des Zählspeichermoduls 14 zu empfangen. Mit den Datenausgabesignalen vereinigte Hoch- und Niederspannungspegel werden mit unterschiedlichen Tönen übersetzt, welche vorbestimmte Frequenzen aufweisen. Der Modem 20 ist in üblicher Weise ausgebildet als Abschluß der Übertragungsleitung 19

409813/0867

ΥΓΑ 72/8359

_ 5 —

und ist eingerichtet zur Abgabe eines Startkommandosighals an den Zähispeichermodul H über einen Eingang 24, sobald über die Übertragungsleitung 19 von einer zentralen Verrechnungsstelle aus ein Abfragesignal gegeben wird.

Die mit einem Festkörper-Datensammler kombinierte Abfragesteuerung eines jeden Zählspeichermoduls enthält ein wichtiges Merkmal dieser Erfindung. Die Zählspeichermoduln 14, HA und 14Ü sind identisch und enthalten Festkörper-Elemente auf herkömmlichen "Chips", wie weiter unten noch beschrieben wird. Demgemäß ist der erste Zählspeichermodul 14 mit dem Zähler 15 verbunden; die anderen sind in gleicher Weise verbunden und der letzte Zählspeichermodul HN ist mit dem letzten Zähler 15Ü verbunden. Die einzelnen Zählspeichermoduln sind leicht zu Systemen mit einer unterschiedlichen Anzahl von Zählern · verbindbar.

Der erste Zählspeichermodul H wird weiter unten noch ausführlich beschrieben. Über eine Leitung 27 ist jeder Zählspeichermodul mit einer gemeinsamen Stromquelle verbunden. Diese Stromquelle speist sämtliche Zählspeichermoduln mit einer negativen Spannung von -25 ToIt (minus 25 V) gegen Erdpotential mit einem Spannungssignal VDD. Mit 28 ist ein Eingang für Taktimpulse bezeichnetj die dazu dienen, die Datenzählung, Umschlüsselung und Abfragefunktionen des Zählspeichermoduls zu synchronisieren. Die Taktimpulse und das Spannungssignal VDD werden von einer einzelnen Stromversorgungsquelle 29 hergeleitet. Diese wird von Versorgungsleitungen 30 gespeist. Die Zählimpulse 17 sind über einen Eingang 32 des Zählspeichermoduls H zur Zählung und zur Erzeugung eines iinpulsausgabesignals über einen Ausgang 34 für einen externen dredächtnispulsgenerator 35 zugeführt.

Das Abspeichern eines Zählimpulses wird durch einen Gedächtnis-Lösch/Schreib-Puls VM gesteuert, welcher in dem Gedäehtnispulsgeneratbr 35 eizeugt wird und einem Gedächtnis Ein-Eingang 36 zugeführt ist. Damit wird ein nichtflüchtiger Speieher in

409813/0867 _₆

VPA 72/8359

234534?

dem Zählspeichermodul H gebildet. Drei Zählerkennungseingänge 37» 38 und 39 sind jedem Zählspeichermodul 14 zugeordnet, tUE die Zählerkennung binär zu verschlüsseln und zusammen mit der gespeicherten Zählerinformation in dem Datenwortformat darstellen zu können, wie weiter unten noch beschrieben wird.

Die Zählspeichermoduln H, HA und HN sind in einer Art Serienschaltung derart miteinander verbunden, daß ein kompletter Abfragezyklus zustandekommt, weil an jedem Ausgang 42 des vorausgehenden Zählspeichermoduls für den nächsten ein Startfolge-Abfragesignal bereitgestellt wird. Der Ausgang 42 stellt also den Startkommando-Eingang 24 eines folgenden Zählape-icliermodul dar. Ferner ist der Datenausgabe-Ausgang 22 eines jeden folgenden Zählspeichermoduls mit dem Dateneingabe-Eingang 43 eines vorausgehenden Zählspeichermoduls verbunden, wie Fig. 1 zeigt. Demgemäß findet nach Empfang eines Startkommandosignals eine Datenwortabfrage über die Übertragungsleitung 19 statt, wobei zuerst die Abfrage des Zählspeichermoduls H und anschließend die der Zählspeichermoduln HA bis HN erfolgt.

Fig. 2 zeigt ein Blockschaltbild eines typischen Zählspeichermoduls H. Die Festkörper-Elemente, welche die Schaltungen in den Blöcken der Fig. 2 bilden, sind als Halbleiter-Transistorelemente ausgebildet und durch integrierte Schaltkreistechniken hergestellt unter Verwendung von Metall-Nitrit-Oxyd-Halbleiter (MNOS)-P-Kanal Feldeffekttransistoren (FET) vom Anreicherungstyp. Diese Feldeffekttransistoren mit isolierter Steuerelektrode sind auf einer einzigen Halbleiter-Waffel oder Chip aus N-leitendem Silizium aufgebaut und bilden das Substrat des Zählspeichermoduls H. Der Zählspeichermodul H ist in einem "dual-in-Line"-Gehäuse mit 16 Klemmstiften untergebracht. Ee ist beabsichtigt, mehrere Zählspeichermoduln, z.B. in Gruppen von drei bis fünf zu einem Chip herzustellen, entsprechend einer Hochihtegrationstechnik. Jeder Zählspeichermodul H enthält einen Summierschaltungsteil und einen Abfragesteuerteil. tDer Summierten enthält eine Eingangs-Impulsformer-

409813/0867

VIA 72/8559

schaltung 45, einen 10-stufigen nichtfluchtigen binären Zähler 46, eine Zähler-Rücksetzschaltung 47 und einen Parallel-Serienumsetzer, welcher nachstehend als Encoder 48 bezeichnet wird. Der Abfragesteuerteil des Zählspeichermoduls H enthält eine Startsteuerung/Taktimpulsformerschaltung 50, einen Abfragesteuerungs-Zäh'ler 52, einen Paritätsrechner 53 und einen Ausgangspuffer 54.

Der Summierten zählt die Zählerimpulse 17 und speichert den gesamten Zählerstand in Form einer binären Zahl. Diese stimmt mit dem Stand des mechanischen Zeigerzählwerkes des Zählers überein und ist zur Übertragung der Abfrage geeignet. Der Zählspeichermodul 14 ist nicht beschränkt auf Zähler mit mechanischer Registrierung, da die Impulse 17 auch von jedem anderen integrierenden Zählertyp oder Schaltung hergeleitet sein können. Die Ausgänge 56A, 56B und 56C der Eingangsschaltung 45 geben bei jedem Eingangsimpuls 17 einen Impuls ab, um erstens den Zählerstand in dem nichtflüchtigen Zähler 46 um eines zu erhöhen und um zweitens das nichtfluchtige Gedächtnis durch einen Impuls auf den soeben hochgezählten Zählerstand zu bringen. Eine Verzögerungsschaltung 57 empfängt die Zählerpuibe 17 vom Ausgang 56B und ist mit einem Pulsgenerator 58 verbunden, welcher ein Ausgangssignal von einer vorbestimmten Pulsdauer * bei einem Puls 17 erzeugt. Das Ausgangssignal wird dem Gedächtnispulsgenerator 35 am Ausgang 34 zur Verfügung gestellt, wie Fig. 1 zeigt. Die Vorderflanke des AusgangsSignaIs ruft einen Gedäehtnis-Lösch/Schreib-Puls VM mit einem positiven Spannungspulspegel 59 hervor, während die rückwärtige Flanke des Ausgangspulses VM einen negativen Spannungspulspegel 60 hervorruft. Die Pulse VM werden dem Gedächtnispulsgenerator 35 übermittelt, welcher an dem Eingang 36 angeschlossen ist. Diese Pulspegel 59 und 60 lösen bei jedem Zählimpuls die Gedächtnislösch- und Gedächtnissetzoperation in dem nichtflüchtigen Zähler 46 aus, wie weiter unten beschrieben wird.

Der nichtfluchtige Zähler 46 enthält zehn identische Stufen C1 bis C10 mit je zwei stabilen logischen Zuständen, so daß eine

409813/0867

VPA 72/8359 - 8 -

maximale binäre Zahl entsprechend einer Dezimalzahl von 1024 gebildet werden kann. Die entsprechenden Zählerausgänge 61

entsprechen den binären Zahlen von 2°, 2 , 2 , 2^, 2 , 2 , 2 ,

7 8 Q
2 , 2 und 2 . Die Zähler-Rücksetzschaltung 47 hat Eingänge,

die mit den 2³, 2⁵, 2⁶, 2⁷, 2⁸ und 2⁹ Zählerausgängen 61A verbunden sind, so daß ein Rücksetzzyklus des Zählers 46 über eine Leitung, 62 eingeleitet wird, wenn der nicht flucht ige Zähler 46 einen Betrag von 1000 erreicht hat. Dies stimmt mit der herkömmlichen Rückstellung der Zeigerablesung von Zählwerken überein. Ferner ist ein zusätzlicher externer Rücksetzsignaleingang 63 vorgesehen, um über die Schaltung 47 eine Rücksetzfunktion für den nichtfluchtigen Zähler einleiten zu können, falls es erwünscht ist, den Zählerstand in Übereinstimmung mit dem Stand des Zeigerzählwerkes zu bringen. Die Ausgangsleitung 56C der Eingangs-Impulsformerschaltung 45 ist mit der Zähler-Rücksetzschaltung 47 verbunden, so daß innerhalb der Zähler-Rüeksetzschaltung 47 eine interne Rücksetzschaltfunktion entsteht.

Der Summierteil der Zählersteuerung H wird komplettiert durch einen Encoder 48. Jeder der 16 Eingänge des Encoders 48 stellt einen logischen Datenbit zur Verfügung. Diese stehen parallel an und werden in ein Datenwort umgesetzt. Das verschlüsselte binäre Datenwortformat enthält 16 Bit-Positionen. Die erste Position beginnt mit BO, welche einen Synchronisierungsbit S abgibt. Dann folgen sehn Zählerabfragedatenbits mit den Bitstellungen B1, B2, B3, B4 bis B10. Sie entsprechen den 2°, 1

... 2 -Ausgängen des nichtfluchtigen Zählers 46. Drei Zählerkennungsbits ID1, ID2 und ID3 nehmen die Bitstellungen B11, B12, B13 ein. Sie sind mit den Leitungen 37, 38 und 39 verbunden. Ein Paritätsbit P ist in der Bitstellung B 14 enthalten in Übereinstimmung mit dem Ausgang 65 des Paritätsrechners 53. Die letzte Bitstellung B15 stellt das Endbit E des Encoder-Datenwortes dar. Das gerade beschriebene Datenwortformat ist in folgender Tabelle zusammengestellt:

409813/08 6 7 "⁹"

VFA 72/8359

Datenwortformat

Bitstellung BO B1 B2 B3 B4 B5 B6 B7 B8 B9 B10 B11 BI 2 B13 B14 B15 Logik S 2° 2¹ 2² 2⁵ 2⁴ 2⁵ 2⁶ 2⁷ 2⁸ 2⁹ ID1 ID2 ID3 P E Punktion « \ /

ο Zählerdaten Zähler- £

3 kennung V

as ö co P-I ca

Eine synchrone serielle Datenwortübertragung wird durch den Abfragesteuerungsteil der Ohip-Schaltung eingeleitet. Ein mit dem Ausgangspuffer 54 verbundener Ausgang 66 des Encoders 48 stellt das oben beschriebene Datenwortformat einem Datenausgabeausgang 22 zur Übertragung zur Verfügung. Ein Ausgang 67 des Ausgangspuffers 54 dient zur Überprüfung der logischen Stellung einer jeden Bitstellung des Datenwortes, so daß der Paritätsbit P über den Paritätsrechner-Ausgang 65 dem Encoder 48 bereitgestellt wird.

Der Abfragesteuerungsteil des Zählspeichermoduls H empfängt ein Startkommandosignal und die Taktpulse an den Eingängen bzw. 28 der Startsteuerung-Takt-Impulsformerschaltung 50. Die Taktimpulse werden dem Abfragesteuerungszähler 52 über einen Ausgang 68 und zu dem Paritätsrechner 53 über einen Ausgang 68A zur Verfügung gestellt, wenn das Startkommandosignal empfangen wird. Ein Eingang-Inhibit-Signal wird vom Ausgang der Startsteuerung-Takt-Impulsformerschaltung 50 der Eingang-Impulsformerschaltung 45 bereitgestellt. Der Abfragesteuerungszähler 52 hat fünf binäre Zählstufen A bis B mit den binären Zählausgängen 2 , 2 , 2 , 2^ und 2⁴, was einer maximalen Zahl von 32 entspricht. Jede Zahl erscheint bei einem positiven Übergang der Taktimpulse.

Der Abfragesteuerungszähler 52 sieht eine programmierte Abfrageverzögerung nach einem Startkommandosignal von 15 bis

409813/0867

VEA 72/8359. - 10 -

16 Taktpulsen vor (exakt von 16 innerhalt des Zählers 52), bevor die Auslesung des Datenwortes vom Encoder 48 am Ausgang

66 einsetzt und das Startfolge-Abfragesignal an die Leitung 42 für den nächsten AusleseVorgang gegeben wird. Der 2 -Zählausgang der Schaltung 52 gibt nach einer Abfrageverzögerung von 16 Pulsen ein Signal an die Ausgänge 70 und 7OA, damit der Ausgangspuffer 54 das Datenwort über den Ausgang 66 zu dem Datenausgabeausgang 22 durchläßt und auch die Operation des Paritätsrechners 53 ermöglicht wird. Der 17. bis 31. Puls wird an den vier Ausgängen 72 der Zählausgänge 2 bis 2 dem Encoder 48 zur aufeinanderfolgenden Prüfung der logischen Zustände der 17 Bitstellungen BO bis B15 bereitgestellt. Dies ruft eine serielle Datenwortausgabe an dem Ausgangspuffer,54 und an dem Datenausgabeausgang 22 hervor. Ein Ausgang 73 des Abfragesteuerungszählers 52 steht mit der Startsteuerung-Takt-Impulsformerschaltung 50 in Verbindung und veranlaßt durch ein Signal die Aufrechterhaltung des Inhibit-Signals der Schaltung 50 an einen Ausgang 69 während der Zeit, in welcher das Datenwort von dem Encoder 48 durch den Abfragesteuerungszähler 52 ausgelesen wird. Dadurch wird verhindert, daß Zählimpulse

17 während des AusleseIntervalls den Stand des nichtflüchtigen Zählers 46 ändern. Ein Ausgang 74 der Schaltung 50 bildet einen Rücksetzeingang für den Abfragesteuerungszähler 52.

Der Paritätsrechner 53 wird durch die Taktimpulse am Ausgang 68A der Schaltung 50 fortgeschaltet, um die Logik der Datenstellungen BO bis B15 zu überprüfen, welche an einem Ausgang

67 erscheint und er fügt, falls erwünscht, ein Bit hinzu,so daß das Datenwort stets eine gerade Zahl von Bits bei einem gegebenen Logikzustand enthält, z.B. bei dem logischen Zustand ^W1^U. Wie zuvor bemerkt, stellt.der Ausgangspuffer 54 für die Datenwortausgabe ein Verbindungsglied zwischen Zählspeichermodul 14 und dem Datenausgabeausgang 22 dar. Eine weitere wichtige Funktion des Ausgangspuffers 54 ist, daß die Datenwortausgaben der folgenden Zählspeichermoduln über den Dateneingabeeingang 43 durchgelassen werden. Ein Signal am Ausgang 70 des Zählers 52 veranlaßt den Ausgangspuffer 54, daß er die ausgelesenen Datenwörter der folgenden Zählspeichermoduln zu dem Datenausgabeausgang 22 durchläßt.

-4 09813/0 8 67

YFA 72/8359

234534?

Fig. 3 zeigt das logische Schaltschema des in Fig. 2 dargestellten Zählspeichermoduls.. Die durch die logischen Symbole dargestellten Schaltungen sind aus MUOS-Elementen, vorzugsweise an einem einzigen Halbleiter-Chips gebildet.

Zum äußeren Anschluß der Stromkreise des Zählspeichermoduls sind eine Reihe von Anschlußstiften vorgesehen, die mit dem Gehäuse eines Jeden Chips eine Einheit "bilden. Sie sind in vertikalen Reihen entlang der Begrenzungsflächen 75 und 76 des Moduls 14 angeordnet. Diese Anschlußstifte des Zählspeichermoduls weisen die numerische Bezeichnung der entsprechenden Ein- und Ausgänge, gezeigt in Fig. 2, auf, jedoch zusätzlich mit dem Buchstaben P. Die hiernach beschriebene logische Punktion weist die Zustände "1; und "0" auf, welche im wesentlichen tibereinstimmen mit dem VDD-Versorgungssignal von minus 25 Volt (- 25 V) und Erdpotential von 0 YoIt (O Y).

Das VDD-Tersorgungssignal ist mit einem Anschlußstift 27P und das Schaltungserdpotential mit einem Anschlußstift 773? über je eine Leitung 27 bzw. 77 verbunden. Demgemäß rufen Übergänge zwischen den logischen Zuständen "0" und ^H1" einen ins Negative gehenden Spannungspegel hervor, während umgekehrt Übergänge zwischen "1" und "0" einen ins Positive gehenden Spannungspegel hervorrufen. Dieses stellt eine negative Logik dar, _x welche durchgehend bei den logischen Schaltungen des Zählspeichermoduls 14 verwendet wird.

Die Eingangs-Impulsformerschaltung 45 empfängt den Zählerimpuls 17 an einem Stift 32 P über eine variable Schwellwert-Pulsformerschaltung 82 mit regenerativen Schaltelementen, dargestellt in Pig. 9> welche nach Art einer bistabilen Schaltung ähnlich e"inem Schmitt-Trigger arbeitet. Die regenerative Wirkung erzeugt eine scharfe Rechteckpulsform bei einem Zählerpuls 17, sobald die Eingangeschwellspannung überschritten wird. Ein Paar von NOR-Gattern 83 und 84 mit je zwei Eingängen ist in der Schaltung 45 vorgesehen. Bei einem logischen Übergang von "1" auf "0" der Impulsformerschaltung 82 geht der Ausgang des Gatters 83 von "0" auf "2^H. Mit je einem Eingang der bei-

409813/0867 - 12 -

VPA 72/8559 — 12 —

den Gatter 83 und 84 ist eine Inhibitsignalleitung 69 verbunden, welche bei Abwesenheit von einem Inhibitsignal sich in dem Zustand ¹¹O" befindet. Dies erlaubt den Ausgang des Gatters 83 in den Zustand "1" zu gehen, wobei dieses Ausgangssignal zu dem anderen Eingang des Gatters 84 geführt wird.

Ein Flip-Flop vom Typ R-S wird in der Schaltung 54 durch zwei NOR-Gatter 85 und 86 mit je zwei Eingängen gebildet, wobei der Auegang des Gatters 83 mit einem Eingang des Gatters 85 verbunden ist. Der Ausgang des Gatters 86 ist zu dem anderen Eingang des Gatters 85 zurückgeführt. Die beiden Eingänge des Gatters 86 sind mit den Ausgängen der Gatter 84 und 85 verbunden. Die Ausgänge IN und IN der Gatter 86 und 85 führen logisch binäre Signale und sind mit den übereinstimmenden IN und TW-Eingängen des nichtflüchtigen Zählspeichers 46 über die Leitungen 65A-1 und 65A-2 der Eingangs-Impulsformerschaltung 45 verbunden. Der IN-Ausgang ist ferner über die Leitung 56B mit der Verzögerungsschaltung 57 verbunden, um bei jedem neuen Zählerpuls 17 einen Gedächtniszyklus in dem nichtfnichtigen Zählspeicher 46 einzuleiten. Der TW-Ausgang ist über die Leitung 56C weiter mit der Zähler-Rücksetzschaltung 47 verbunden. Demgemäß geht bei einem Zählimpuls 17 der IN-Ausgang von dem Zustand "0" in den Zustand "1" und der TW-Ausgang von dem Zustand "1" in den Zustand "0". Damit wird bei einem Zählimpuls 17 der Betrag des Zählers 46 um eine Einheit erhöht. Wenn jedoch die Inhibitsignalleitung 69 in dem Zustand "1" ist, was während eines Datenwortauslesezyklus der Fall ist, verhindern die Gatter 83 und 84, daß bei einem Zählimpuls über den Ausgang der Schaltung 82 die Eingänge IN und TW des nichtflüchtigen Zählspeichers 46 geändert werden, sondern die Zustände "0" und "1" beibehalten.

Um über die Leitung 36 einen Gedächtnis-Lösch/Schreibpuls VM für den Gedächtniseingang des nichtflüchtigen Zählspeichers 46 zu erhalten, geht bei einem Zählpuls 17 der IN-Eingang der Verzögerungsschaltung 57 von dem Zustand "0" in den Zustand "1". Die Verzögerungsschaltung 57 enthält eine invertierende

- 13 409813/0867

_. ₁₃ _ YPA 72/8359

Schaltung 87 mit einer vorbestimmten Pulsverzögerung und exn HOR-Gatter 88 mit zwei Eingängen. Invertierende Schaltungen, wie sie in dem Zählspeichermodul 14 enthalten sind, werden anhand der· Figur 6 näher erläutert. Der IH-Eingang ist mit der invertierenden Schaltung 87 und mit einem der beiden Eingänge eines Gatters 88 verbunden. Der Ausgang der invertierenden Schaltung 87 ist mit dem anderen Eingang des Gatters 88 verbunden. Der Ausgang des Gatters 88 ist durch einen Kondensator 89 zeitlich verzögert, welcher über einen Anschlußstift 90 P und eine Leitung 90 mit der invertierenden Schaltung 87 in Verbindung steht. Der Kapazitätswert des Kondensators ist in Abhängigkeit der Zeit bemessen, die zum Schalten der Stufen des nichtflüchtigen Zählers 46 benötigt wird. Bei einer bevorzugten Ausführungsform beträgt diese Verzögerungszeit 100 Mikrosekunden.

Der Impulsgenerator 58 enthält eine invertierende Schaltung und ein NOR-Gatter 92 mit zwei Eingängen ähnlich wie die invertierende Schaltung 87 und das Gatter 88 in der Verzögerungsschaltung 57. Mit dem Auegang des Gatters 92 ist als ein Arbeitswiderstand geschalteter PET-Transistor 93 verbunden. Der Arbeitswiderstand 93 verhindert, daß an dem Ausgang des Impulsgenerators 59 während einer Signalübertragung falsche Signale ran die Leitung 34 abgegeben werden.

Der Eingang des Impulsgenerators 58 ist mit dem Ausgang der Verzögerungsschaltung 57 verbunden und zwar einmal mit einem Eingang des Gatters 92 und mit einem Eingang der invertierenden Schaltung 91· Der andere Eingang des Gatters 92 ist mit dem Ausgang der invertierenden Schaltung 91 verbunden. Der Ausgang der invertierenden Schaltung 91 ist weiter über eine Leitung 94 mit einem Anschlußstift 94P verbunden, welcher zur Anschaltung eines zeitbestimmenden Kondensators 95 dient. Die Pulsbreite des Pulses VM ist durch den Wert des Kondensators gegeben, und zwar derart, daß die aufsteigende und die abfallende Planke des Pulses die Zeit zwischen dem Gedächtnislösch- und dem Gedächtnissetz-Pulspegel 59 bzw. 60 bestimmt. Der Kondensator ist beispielsweise so bemessen, daß die Pulsbreite 100 Mikrosekunden beträgt.

409813/0867

YPA 72/3359 - 14 -

Die Wirkungsweise der Verzögerungsschaltung 57 und der Impulsgeneratorschaltung 58 ist wie folgt: Wenn durch einen Impuls 17 der IN-Eingang an der Leitung 56B von dem Zustand "0" in den Zustand "1" geht, geht der Ausgang der Inverterschaltung 87 von dem Zustand "1" in den Zustand "0", so daß der Ausgang des Gatters 88 in dem Zustand "0" verbleibt. Der Ausgang der invertierenden Schaltung 91 ist in dem Zustand "1" und der Ausgang des Gatters 92 in dem Zustand "0". Daher ist auch die vom Impulsgenerator 58 kommende Leitung 34 in dem Zustand "0". Am Ende des Zählpulses 17 geht der IH-Eingang ein den Zustand "0^M. Der Ausgang der invertierenden Schaltung 87 geht in den Zustand ^M1ⁿ, aber er ist verzögert durch die Zeit, die zur Ladung des Kondensators 89 erforderlich ist. Während dieser Ladezeit geht der Ausgang des Gatters 88 in den Zustand "1", da beide Eingänge des Gatters 88 in dem Zustand "0" sind. Dadurch wird der Ausgang des Gatters 92 und damit die Leitung

34 in dem Zustand ¹¹O" gehalten. Nach einer Verzögerungszeit von 100 Mikrosekunden durch den Kondensator erreicht der Ausgang der invertierenden Schaltung 87 den Schwellwert des Gatters 88, so daß dessen Ausgang in den Zustand "0" zurückkehrt. Dies bringt beide Eingänge des Gatters 92 in des Zustand "0", während der Ausgang der invertierenden Schaltung 91 versucht in den Zustand ^M1" zu gelangen, was jedoch durch die Ladung des Kondensators 95 verzögert wird. Sobald beide Eingänge des Gatters 92 den Zustand "0" erreicht haben, ruft dieser einen Ausgangsimpuls hervor, wobei die Leitung 34 in den Zustand "1" geht. Sobald der Kondensator 95 auf den Wert des Schwellwertes des Gatters 92 geladen ist, geht der Ausgang der invertierenden Schaltung in;.den Zustand "1", so daß der Ausgang des Gatters 92 in den Zustand "0" zurückkehrt; damit endet der Ausgangsimpuls.

Wie Figur 1 zeigt, wird der Ausgangsimpuls des Pulsgenerators 58 dem externen Gedächtnis-Pulsgenerator 35 zugeführt, welcher eine differenzierende Schaltung und eine Spannungsquelle von +25V enthält, was jedoch nicht dargestellt ist. Die Schaltung

35 besorgt den Übergang auf den positiven Spannungspegel 59 von +25 Volt des Gedächtnispulses VM und auf den negativen Spannungspegel 60 von -25 Volt bzw. den Pegel von VDD beim Durchgang der aufsteigenden bzw. abfallenden Flanke oder

409813/0867

YPA 72/8359 - 15 -

Übergang von "O" auf "1" bzw. von "1" auf "0" des Ausgangsimpulaes. Der positive und der negative Spannungspegel 59 bzw. 60 des Signals YM werden dem nichtfluchtigen Zähler 46 des Zählspeichermoduls 14 über einen Anschlußstift 36P und eine Leitung 36 zugeführt, um im nichtflüchtigen Zählspeicher 46 die ffedächtnis-Lösch- und Seta^perationen vorzunehmen.

Die 10 binären Zählstufen des nichtflüchtigen Zählers 46 sind in Figur 3 mit G1 bis C10 bezeichnet. Eine dieser binären Zählstufen, beispielsweise die, Zählstufe 01, ist im Detail in Figur 4 dargestellt. Diese Stufen weisen die binären Zähl-

0 9
ausgänge 2 bis 2 auf, wie Figur 2 zeigt. Der nichtflüchtige Zähler 46 ist ein 10-bit Asynchronzähler , um die Zählimpulse aufzusummieren, dessen Zählerstand mit dem des Zählers 15 übereinstimmt. Das Gedächtnis einer jeden Zählstufe ist nichtflüchtig, so daß im Falle des Spannungsausfalls an den Leitungen 30 die logische Stellung jeder dieser Stufen erhalten bleibt.

Jede Zählstufe C1 bis 010 hat einen Gedächtnisspeichereingang M, welche mit der Leitung 36 zum Empfang des Gedäcünispulses VM verbunden sind. Jede Zählstufe hat logische Eingänge IN und IS an der linken Seite und logische Ausgänge Q und Q an der rechten Seite. Die Ausgänge Q und Q der Zählstufen C1 bis 010 sind also mit den Eingängen IET und IN der Zählstufen 02 bis 010 in Kaskade verbunden. Die Eingänge IN und IN der ersten Zählstufe 01 stellen die Eingänge des Zählers 46 dar. Diese sind mit den Ausgangsleitungen 56A-1 und 56A-2 der Eingangs-Impulsformerschaltung 45 verbunden.

Jeder logische Ausgang Q der Zählstufen ist über die Leitungen 61-1 bis 61-10 mit den Bit-Stellungseingängen B1 bis B10 des Encoders"48 verbunden. Die Eingänge Q der Stufen 04, 06, 07, 08, 09 und 010 sind mit der Zählerrücksetzschaltung 47 über die Leitungen 61A-1 bis 61A-6 verbunden. Jede der Zählstufen 01 bis 010 hat einen Rücksetzeingang R, welcher mit einer Leitung 62 verbunden ist. Über diese Leitung kann ein Zählerrücksetzsignal von der Rücksetzschaltung 47 bereitgestellt werden, um alle Flip-Flops der Stufen 01 bis 010 so zu setzen, daß an jedem Ausgang Q der Zustand ¹¹O" ist.

409813/0867

TPA 72/2359 - 16 -

Wie weiter unten in Verbindung mit Figur 4 noch näher beschrieben werden wird, enthält jede Stufe des nichtflüchtigen Zählers 46 sowohl einen nichtflüchtigen MNOS-Gedächtnisteil, als auch einen bistabilen Flip-Flop-Teil. Nach dem ein Zählimpuls 17 die Ausgänge IN und IN der Eingangs-Impulsformerschaltung 45 von den Zuständen "0" und"1^ft in die Zustände "1" und "0" geändert hat, werden alle Flip-Flop-Teile innerhalb der Verzögerungszeit von 100 Mikrosekunden angestoßen.

Die Löschoperation an dem Gedächtnis wird durch den Spannungspegel 59 des Signales YM in dem Gedächtnisteil eingeleitet, welcher zwei veränderbare bistabile Schwellwertpegel aufweist. Die Einschreiboperation an dem Gedächtnis wird durch den Spannungspegel 60 des Signals VM vorgenommen, in dem dieser einen Schwellwertpegel gegenüber den anderen in den zugehörigen Stufen des nichtflüchtigen Zählspeicher 46 wie erforderlich, auf den Zustand bringt, der dem neuen Zählerstand auf einen neuen Puls 17 hier entspricht. Der spezielle bistabile Zustand von jedem Gedächtnisteil bekommt eine Vorspannung durch den bistabilen Zustand des zugeordneten Flip-Flop-Abschnittes des Zählers, wie anhend der Figur 4 näher erläutert werden wird.

Die Zählerrücksetzschaltung 47 enthält ein NOR-Gatter 96 mit sechs Eingängen. Diese Eingänge sind über Leitunge 61A-1 bis 61A-6 mit den Ausgängen Q der Zählerstufen C4, C6, C7, G8, 09 unc 010 verbunden. Ein Puls am Ausgang des Gatters 96 tritt auf, wenn der Betrag in dem nichtflüchtigen Zähler 46 die Zahl 1000 erreicht. Dies setzt das maximale Zählvolumen von 999 in dem Zähler fest. Die Zählerrücksetzschaltung 47 wird durch eine Flip-Flop-Anordnung gebildet, welche'aus einem NOR-Gatter 97 mit drei Eingängen und einem NOR-Gatter 98 mit zwei Eingängen besteht. Die Eingänge des Gatters 97 sind mit einem Ausgang des Gatters 96 und mit einem Klemmstift 63P verbunden, welcher mit einer externen Rücksetz-Eingangsleitung 63 verbunden ist. Der letzte Eingang des Gatters 97 ist mit dem Ausgang des Gatters 98 verbunden. Die Eingänge des Gatters 98 sind mit dem Ausgang eines NOR-Gatters 99 mit zwei Eingängen und dem Ausgang des Gatter 97 verbunden, um die Flip-Flop-Anordnung der Gatter 97 und 98 zu vervollständigen. Der

409813/0867

TPA 72/S359 - 17 -

Ausgang des Gatters 98 stellt ein logisches Rücksetzsignal über eine Leitung 62 dem nicht-fluchtigen Zählerspeicher 46 zur Verfügung. Die Eingänge des Gatters 99 sind mit der Leitung 65 und der Leitung 56C verbunden, welche mit der ΪΙ-Leitung 56A-2 der Eingangs-Impulsformerschaltung 45 in Verbindung steht.

Die Wirkungsweise der Zählerrücksetzschaltung 47 ist wie folgt: Der mit der Leitung 62 verbundene Ausgang des Gatters 98 hat normalerweise den logischen Zustand "0", so daß die Einleitung einer Rücksetzung des nichtflüchtigen Zählers 46 verhindert wird, falls sich ein Spannungsausfall ereignet. Die Gatter 97 und 98 sind derart angeordnet, daß sie die weiter unten beschriebene Bedingung erfüllen. Sobald ein Zählimpuls 17 auftritt, um den Zählerausgang auf 1000 (auf der Basis 10) oder binär (111110100O₂) zu triggern, geht der sechste Eingang des Gatter 96, der mit dem Ausgang Q der Zählerstufe CIO verbunden ist, von dem Zustand "1" in den Zustand "0". Zu dieser Zeit haben die anderen Eingänge des Gatters bereits den Zustand ¹¹O" aus dem Zustand ⁿlⁿ erreicht, so daß der Ausgang des Gatters 96 in den Zustand "1" geht. Alle Eingänge des Gatters 97 sind normalerweise in dem Zustand "0^M, so daß der Zustand "1" am Ausgang des Gatters 96 den normalen Zustand "1" am Ausgang des Gatter 97 überführt in den Zustand "0". Der Ausgang des Gatters 99 ist normalerweise in dem Zustand "0", so daß der Ausgang des Gatters 98 in den Zustand "1" geht, um den Flip-Flop zu setzen, wodurch ein Puls am Rückeingang R für alle Zählstufen C1 bis C10 entsteht.

Die an den Leitungen 63 und 560 liegenden Eingänge des Gatters haben vor der Rücksetzung normalerweise den Zustand "0". bzw. Zustand "1". Wenn der an die Leitung 560 angeschlossene Eingang 18 in den Zustand "0" übergeht, was sich bei jedem Zählerimpuls 17 ereignet, geht der Ausgang des Gatters 99 in den Zustand "1". Das Gatter 98 verbleibt normalerweise in dem Zustand "0ⁿ, da der Ausgang des Gatters 97 normalerweise den Zustand "1" führt. Nachdem jedoch die Rückstellung eingeleitet worden ist, befinden sich beide Eingänge des Gatters 98 in dem Zustand "0",

inq"fin/noR7 - 18 -

YPA 72/8359 - 18 -

*y *\ ι ro/ π obwohl der Ausgang des Gatters 96 nach Rückstellung des Zählers 46 in den Zustand "0" zurückkehren wird^ Das Flip-Flop der Gatter 97 und 98 ist jedoch noch in der Setzbedingung und gibt einen Zustand "1" an die Leitung 62. Wenn nach der Rückstellung der nächste Zählimpuls 17 ankommt, geht der Ausgang des Gatters 99 in den Zustand "1" und bewirkt, daß das Flip-Flop der Gatter 97 und 98 intern zurückgestellt wird, so daß der Ausgang des Gatters 98 und die leitung 62 in den Zustand "0" zurückgeführt wird.

TJm eine externe Rückstellung des nichtflüchtigen Zählters 46 einzuleiten, wird an die Leitung 63 ein Signal angelegt, ao daß der Eingang des Gatters 99 den Zustand "1" führt. Da die Leitung 63 weiterhin mit einem Eingang des Gatter 97 verbunden ist, wird der Ausgang des Gatters 97 in'den Zustand "0" getriggert. Da der Ausgang des Gatters 99 in dem Zustand "0" verbleibt, erscheint am Ausgang des Gatters 98 der Zustand "1", wodurch die Zählstufen wie zuvor zurückgestellt werden. Das durch die Gatter 97 und 98 gebildete Flip-Flop wird wie zuvor durch ein internes logisches Rücksetzsignal zurückgesetzt,und «war bei der nächsten Änderung des Zustandes der ΪΊϊ-Leitung 56A-2.

Der.noch verbleibende Teil des Summierabschnittes des Zählspeichermoduls 14 enthält den Encoder 48,der im unteren Teil der Figur 3 dargestellt ist. Die Startsteuerung-Takt-Impulsformers chaltung 50 enthält eine Begrenzerschaltung 100, welche widerstandsverbundene FET-Transistoren 101 und 102 aufweist, wie weiter unten näher beschrieben wird. Die Begrenzerschaltung 100 ist über eine Leitung 24 mit einem AnschluSstift 24P verbunden. Über sie kann ein Startkommandosignal empfangen werden. Die Begrenzerschaltung 100 soll eine Beschädigung der integrierten Schaltkreise durch abnormale Spannungsspitzen verhindern. Der Ausgang der Schaltung 100 ist an eine invertierende Schaltung 103 angeschlossen, welche dne in Figur 6 näher dargestellte Konfiguration aufweist. Das logische Startkommando geht von dem Zustand "0" in den Zustand "1" und wird durch die Schaltung 102 auf eine Spannung zwischen -8 und -25 Volt begrenzt. Der Ausgang der invertierendenSchaltung

£09813/0867

YPA 72/8?59 - 19 -

wird bei einem Startkommandosignal in die O-Stellung getriggert.

Eine veränderbare Schwellwert-Impulsformer-Schaltung 104, entsprechend der Schaltung 82, ist im Detail in Figur 9 dargestellt. Diese empfängt über eine leitung 28 einen Taktimpuls von dem Anschlußstift 28P. Da die Frequenz der Stromversorgung 50 oder 60 Hz ist, wird dieselbe Frequenz auch für die Tak^tpulse verwendet. Jedoch sind die Taktpulse nicht begrenzt auf 60 Hz, denn der Zählspeichermodul ist fähig, auch Taktpulse bis 100 kHz zu verarbeiten.

In der Schaltung 50 ist ein NOR-Gatter 106 mit drei Eingängen vorgesehen. Die Eingänge des Satters 106 erhalten die Taktpulse aus der Pulsformer-Schaltung 104, das invertierte Startkommando signal von der invertierenden Schaltung 103 und- ein Ausgangssignal von dem Abfragesteuerungszähler 52 über eine Leitung 73. Die beiden letzteren Eingänge des Gatter 106 sind nach einem Startkommandoeingangssignal im Zustand "0", so daß die Nullzustände der Taktpulssignale an denndritten Eingang den normalen Zustand "0" des Ausganges des Gatters in den Zustand "1" triggern. Demzufolge führt der Ausgang des Gatters 106 ein binäres Takt-Signal an der Leitung 68-2 und binäres logisches Takt-Signal am Ausgang der Schaltung 107, welche mit der Leitung 68-1 verbunden ist. Eine Rücksetzleitung 74 des Zählers 52 ist mit dem Ausgang der invertierenden Schaltung 103 verbunden.

Bevor ein logisches Startkommandosignal gegeben wird, ist der logische Zusta-nd der Leitung 24 "0", so daß die Takt-Logik an der Leitung 68-1 den Zustand "1" hat, während die Takt-Logik an der Leitung 68-2 sich in dem Zustand "0" befindet; demgemäß hat die Eücksetzleitung 74 den Zustand "1". Der Ausgang des Gatters 106 hat normalerweise den Zustand "0" und der Abfragesteuerungszähler 52 ist in der rückgesetzten Stellung.

Ein NOR-Gatter 108 mit.zwei Eingängen hat einen Ausgang, welcher ein Inhibitsignal an die Leitung 69 für die Eingang-Impulsformers chaltung 45 bereitstellt. Die Eingänge des Gatters

409813/0867

- 20 -

7PA 72/8359 - 20 -

sind mit dem Ausgang der invertierenden Schaltung 103 und mit äer Leitung 73 verbunden, welche normalerweise die Zustände "1" bzw. "O" aufweisen. Demgemäß führt die Leitung 69 ein binäres logisches Inhibitsignal, da der Ausgang des Gatters 108 sich in dem Zustand "1" befindet.

Me Wirkungsweise der Startsteuerung-Takt-Impulsforinerschaltung 50 ist wie folgt: Sobald das Startkommandosignal von dem Zustand "0" in den Zustand "1" geht, verschwindet der Zustand "I_-" an der Leitung 74, während die Inhibit-Logik der Leitung 69 den Zustand "1" geht. Bei dem nächsten positiv werdenden Takt-impuls, d.h. wenn er von "1" nach "0" geht, beginnen die logischen Takt- und Takt-Signale an den Leitungen 68-2 und 68-1, die mit den IN und ΪΊϊ-Eingängen des Abfragesteuerungszählers 52 in Verbindung stehen. Wie weiter unten noch beschrieben wird, geht der Zustand "0" der Leitung 73 am Ausgang des Gatters 110 des Zählers 52 langsam in den Zustand "1" und zwar nach 31 Taktpulsen, welche den Datenauslesezyklus bestimmen. Der Ausgang des Gatters 108 geht dann in den Zustand "0" und beendet das logische Inhibitsignal.

Der in Figur 3 dargestellte Abfragesteuerungszähler 52 weist 5 Zählstufen A, B, C, D und E mit den binären Zählausgängen 2 bis 2 auf, wobei jede Zählstufe in der Form abgeändert ist gegenüber der in Figur 4 dargestellten nichtflüchtigen Zählstufe, weil sie keinen Gedächtnisspeicherteil besitzen. Demgemäß weist jede Stufe an der linken Seite der dargestellten Blöcke A bis E IN und Ϊίϊ-Eingänge und an der rechten Seite die Ausgänge Q und Q auf. Die logischen Takt- und Takt-Signal— Eingänge sind an die Eingänge IN und ISf der Stufe A gelegt. Die Ausgänge Q und Q sind mit den Eingängen der vorhergehenden Stufen verbunden. Von der Zählerstufe E ist nur der Q-Ausgang benützt, wie weiter unten..,noch beschrieben wird. Jede Stufe besitzt einen Rucks etζeingang R, welcher über die Leitung 74 mit der Schaltung 50 verbundenjist; die Rücksetzbedingungen sind dann erfüllt, wenn die Leitung 74 in den Zustand "1" getriggert wird.

Die Ausgänge Q und Q der Stufen A bis D sind über Leitung 72-1 und 72-2, 72-3 und 72-4, 72-5 und 72-6, 72-7 und 72-8 mit dem

409813/0867

VPA 72/8359 - 21 -

Encoder 48 verbunden, um das darin binär codierte Datenwort aufeinanderfolgend zu prüfen und seriell abzufangen. Der Ausgang Q der Zählstufe E ist mit den Ausgangsleitungen 70 und 7OA verbunden. Ein NOR-Gatter 110 ist mit seinen 5 Eingängen an den Ausgängen Q der einzelnen Zählstufen A bis E angeschlossen. Jeder dieser Ausgänge Q hat normalerweise den Zustand ^M1" und geht in den Zustand "O" bei der Zählung der Stufe, so daß der Ausgang des Gratters 110 normalerweise den Zustand "0" aufweist. Jeder Ausgang (5 geht in den Zustand ¹¹O", sobald die folgenden Zählstufen die Stufenzahl erreichen, so daß bei dem 31. Taktpuls der Ausgang Q der Stufe E den Zustand "0" annimmt, um den Ausgang des Gatters 110 in den Zustand ¹M" überzuführen.

Zur Einleitung des Startfolge-Abfragesignals an der Leitung sind ein ITOR-Gatter 111 mit zwei Eingängen und ein aus zwei STOR-Gattern 112 und 113 bestehendes Flip-Flop in dem Abfragesteuerungszähler 52 vorgesehen. Der Ausgang ζ der Stufen A und E sind mit den Eingängen des Gatters 111 verbunden. Der Ausgang des Gatters 111 ist normalerweise in dem Zustand "O" und ist mit einem der Eingänge des Gatters 113 verbunden. Der andere Eingang des Gatters 113 ist mit dem Ausgang des Gatters 112 verbunden, und der Ausgang des Gatters 113 ist mit einem der Eingänge des Gatters 112 verbunden, um so eine Flip-Flop-Anordnung zu erhalten. Der verbleibende Eingang des Gatters 112 ist mit dem Ausgang Q der Zählstufe E verbunden. Der Ausgang des Gatters 112 ist über eine Leitung 42 mit einem Anschlußstift 42P verbunden und weist normalerweise den Zustand ¹¹O" auf. Das Startsignal für die nächste Abfrage des folgenden Zählmoduls wird erzeugt, wenn der Ausgang des Gatters 112 in den Zustand ^M1^M übergeht. Demgemäß ist der Ausgang des Gatters normalerweise in dem Zustand "1". Dies führt dazu, daß der Ausgang des Gatters 112 den Startimpuls für die nächste Abfrage einleitet, wenn das 17. Taktsignal in dem Abfragesteuerungszähler 52 eingezählt ist.

Am Ende des 16. oder am Beginn des 17. Taktimpulses gehen der Ausgang § der Zählstufe E von dem Zustand "1" in den Zustand "0" und der Ausgang Q der Stufe A von dem Zustand "1" in den

409813/0 867

VPA 72/8359 - 22 -

Zustand "0", wodurch das Gatter 111 so gesetzt wird, dal sein Ausgang in den Zustand "1" führt. Dieses setzt den Ausgang des Gatters 113 in den Zustand "0", so daß beide Eingänge des Gatters 112 sich im Zustand "O" befinden, da der Ausgang Q der Zählstufe E nach dem 17. Taktimpuls in den Zustand "O" ging. Dadurch wird das Gatter 112 so gesetzt, daß der binäre logische Zustand der Leitung 42 den Zustand "1" annimmt, wodurch das Signal für den nächsten Abfragevorgang eingeleitet wird. Nach dem 17. Taktimpuls wird das Gatter 111 zurückge-.stellt, jedoch verbleibt der Ausgang § der Zählstufe E am Eingang des Gatters 112 in dem Zustand "0",wodurch über das Gatter 113 der Zustand "1" und damit das nächste Abfragestartsignal an der Leitung 42 "bestehen bleibt. Wenn das 31. Taktsignal gezählt ist, geht der Ausgang § der Stufe A in den Zustand "0". Da die anderen Eingänge des Gatters 110 sich bereits in dem Zustand "0" befinden, geht der Ausgang des Gatters 110 in den Zustand "1". Da dieser über die Leitung 73 mit dem Gatter 106 verbunden-ist, wird dieses gesperrt, um zu. verhüten, daß weitere Taktimpulse an den Leitungen 68-2 und 68-1 erzeugt werden. Ferner wird von dem Gatter 108 abgegebene Inhibitsignal beendet.

Der Paritätsrechner 53 umfaßt ein NOR-Gatter 114 mit zwei Eingängen und eine invertierende Schaltung 115, sowie eine Trigger Flip-Flop-Schaltung 116, welches eine Schaltung wie die der Zählstufen A-E des Abfragesteuerungszählers 52 enthält. Die Schaltung 116 enthält Eingänge IN und Iff, einen Ausgang Q und einen Rüeksetzeingang R. Die Leitungen 67 und 68 A leiten das Datenausgabesignal und das Taktsignal an die Eingänge des Gatters 114. Der Ausgang des Gatters 114 ist unmittelbar mit dem Eingang IF der Zählstufe 116 und mit der invertierenden Schaltung 115 verbunden, welche mit ihrem Ausgang mit den Eingang TE der Schaltung 116 verbunden ist. Der Rückstelleingang R der Schaltung 116 ist mit dem Ausgang Q der Zählstufe E über eine leitung 70 A verbunden. Der Ausgang Q der Schaltung 116 ist über eine Leitung 65 mit dem Paritätseingang P des Encoders 48 verbunden.

Die Wirkungsweise ergibt sich wie folgt: Der mit eingang R verbundene Ausgang Q der Stufe E hält die Schaltung

409813/0867

VPA 72/8359 - 23 -

während des einem Startkommandosignals folgenden programmierten Abfrageverzögerungsintervalls unter der Rückstellbedingung. Sobald die Datenwqrtabfrage gestartet ist, geht der Ausgang Q der Zählstufe E bei dem l6. Taktimpuls in den Zustand "0". Dies hält gleichzeitig die Rückstellbedingung für die Schaltung 116 auf. In jedem Fall, wo in den Datenbitsteilungen der Datenwortabfrage von dem Encoder 48 das Datenausgabesignal an der leitung 67 in den Zustand "0" geht, und wenn gleichzeitig die Taktlogik in den Zustand "0" geht, was sich einmal während jeder Bitstellung eines Datenwortes ereignet, erfolgt am Ausgang des Gatters 114 ein Signal. Jedes Signal am Ausgang des Gatters 114 triggert die Zählstufe 116 zwischen den bistabilen Zuständen, so daß der Ausgang Q abwechselnd die Zustände "1" und "0" einnimmt, entsprechend der Folge der Datenbit-Zustände "1" bei der Datenwortabfrage. Wie zuvor bemerkt, folgt dem Paritäts-Bit P als nächstes das End-Bit E im Datenwort. Wenn vor der Paritäts-Bit-Stellung eine ungerade Zahl von "1" Bits ausgelesen worden ist, hat der Ausgang Q der Schaltung 116 den Zustand "1" und umgekehrt, der Ausgung Q hat den Zustand "0", wenn eine gerade Zahl von "1" Datenbits dem Paritäts-Bit P vorangegangen ist. Da das End-Daten-Bit E stets den Zustand "0" hat, sichert der Paritätsrechner 53, daß stets eine gerade Anzahl von Datenbis mit Zustand "1" entsprechend einem kompletten Datenwortformat ausgelesen wird.

Der Encoder 48 wird anhand der Figur 5 näher beschrieben. Die Leitungen 72-1 und 72-2 bis 72-7 und 72-8 verbinden die logischen Ausgänge Q und Q der Zählstufen A bis E des Abfragesteuerungszählers 52 mit den Eingängen der Schaltungen für die 15 Datenbitstellungen. Diese Schaltungen ermöglichen den Start bei dem ersten und bei dem 16. Taktsignal. Jedoch erlaubt der Ausgang Q der Zählstufe E an der leitung 70 nicht, daß der Ausgangspuffer die Datenwortabfrage einleitet, bis der 16. Taktimpuls gezählt worden ist. Die ersten 15 Taktpulse finden während der programmierten Abfrageverzögerungsperiode statt. Die 10 Eingänge,.an den Leitungen 61-1 bis 61-10 des nichtflüchtigen Zählspeichers 46, die drei Eingänge der Zählerkennung an 'den- Leitungen 37, 38 und 39 und der

409813/0867

VPA 72/8359

Paritätseingang an der leitung 65 sind mit einer DatefablT;-*¹ ^ ^ ' Stellungsschaltung des Encoders 48 verbunden. Das Startdatenwortbit S und das Enddatenwortbit E ist intern programmiert ohne einen-- externen Eingang des Encoders 48, wie anhand der Figur 5 beschrieben wird.

Die Wirkungsweise des Encoders 48 wird durch die aufeinanderfolgende Prüfung der Schaltungen in dem Encoder ermöglicht. Wenn ein Zustand "1" oder ein Zustand ¹¹O" als Datenimpuls vorhanden ist,, bewirkt der Encoder einen inversen Zustand "0" oder "1", so daß am Ausgang der Leitung 66 des Encoders 48 ein Datenausgabesignal entsteht.

Der Ausgangspuffer 54 enthält zwei NOR-Gatter 117 und 118 mit je zwei Eingängen und eine invertierende Schaltung 119. Ein Eingang des Gatters 117 ist über die Leitung 66 mit dem Ausgang des Encoders und ein Eingang mit dem Ausgang Q der Zählstufe E über eine Leitung 70 verbunden. Der Ausgang des Gatters 117 ist mit einem Eingang des Gatters 118 verbunden, während der andere Eingang des Gatters 118 mit einem Anschlußstift 43P über die Leitung 43 verbunden ist. Über diese externe Verbindung wird die Datenausgabe eines folgenden Zählspeichermoduls 14A erhalten, wie in Figur 1 gezeigt. Der Ausgang des Gatters 118 ist mit dem Eingang der invertierenden Schaltung 119 verbunden. Der über die Leitung 22 mit einem Stift 22P verbundene Ausgang der Schaltung 119 stellt ein Datenausgabesignal zur Verfügung, sobald dieser in den Zustand "1" übergeht. Die Signale der Datenausgabe an der Leitung 22 stellen die Datenwortabfrage dem Modem 20 zur Verfügung. Wenn der. Zählspeichermodul 14 mit den Zählspeichermoduln 14A bis 14N verbunden ist, wie das System gem. Figur 1 zeigt, dann ist der Anschlußstift 22P mit dem Dateneingabe-Anschlußstift 43 eines vorhergehenden Moduls verbunden. Die invertierende Schaltung 119 ruft den inversen Zustand des Datenausgabesignals der Leitung 22 bei jedem Datenwortbit hervor, welches über die Leitung 66 kommt. Wie vorstehend bemerkt, weist dieses 16 Bits auf.

409813/0867

• - 25 -

Ein Datenausgabesignal kommt am Beginn des 16. Taktpulses zustande, wenn der Ausgang Q der Zählstufe E des Zählers 52 in den Zustand "O" geht. Sobald der Datenausgabe-Ausgang des Encoders 48 in den Zustand "0" geht, geht der Ausgang des Gatters 117 in den Zustand "1". Da die Leitung 43 normalerweise den Zustand "0" aufweist, geht der Ausgang des Gatters 118 in den Zustand "1" oder in den Zustand ¹¹O", wenn der Ausgang des Gatters 117 den anderen Zustand aufweist. Demgemäß wird das inverse Datenausgabesignal am Eingang der invertierenden Schaltung 119 an der Leitung 67 entstehen, welche mit dem Eingang des Paritätsrechners 53 verbunden ist. Der wahre Zustand des Datenwortbits oder des Datenausgabesignals ist an den Eingängen des Encoders 48 und erst wieder am Ausgang der invertierenden Schaltung 119 und an dem Anschlußstift 22P der Datenausgabe. Nach dem Eintreffen des 31. Taktimpulses ruft das Enddatenwortbit E an dem Ausgang Datenausgabeausgang des Encoders 48 den Zustand "1" hervor, damit nach der 16. Datenwortbitstellung ein Zustand "0" entsteht.

Da die Taktpulse zu dem Abfragesteuerungszähler 52 bei dem 31. Taktimpuls gestoppt werden, verbleiben der Zustand "1" der leitung 66 und der Zustand "0" der Leitung 70 an den Eingängen des Gatters 117. Da der andere Eingang des Gatters 118 mit dem Ausgang des folgenden Zählspeichermoduls über den Anschlußstift 43P verbunden ist, setzt beim 32. Taktimpuls der Abfragezyklus des nächstfolgenden Zählspeichermoduls ein. Demgemäß erfolgt ein Startdatenbit S für den folgenden Zählspeichermodul, wenn der Zustand "0" an der Anschlußklemme 43 P in den Zustand ⁿ1^M übergeht. Dadurch geht der Ausgang des Gatters von dem Zustand "1" in den Zustand "0". Das nächste Datenwortstartbit S wirdam Ausgang der invertierenden Schaltung 119 und Anschlußstift 22P erzeugt, sobald an dem Anschlußstift 43P ein Zustand "I" ansteht. In ähnlicher Weise gehen die später folgenden Datenwortbits durch den Ausgabepuffer 54 von dem Anschlußs-fcift 43P, zum Anschlußstift 22P.

Figur 4 zeigt die Stufe G1 des nichtflüchtigen Zählspeichers 46; die Zählstufen C2 bis G10 sind in gleicher Weise ausgebildet.

4098 13/086 7 - 26 -

TPk 12/8359 - 26 -

Die Zählstufe ist· ein integrierter Schaltkreis mit Gedächtnisfunktion und kann als einzelne Diffusionsstufe hergestellt sein. Der Gedächtinisabschnitt jeder Stufe enhält zwei nicht flüchtige Gedächtniselemente, welche FET-Transistoren QM1 und QM2 enthalten. Diese Gedächtniselemente haben eine isolierende Schicht und eine Schicht aus Siliziumnitrid von solcher Dicke, um gezielt Ladungsträger speichern zu können in Abhängigkeit von der Größe von entgegengesetzt gepolten-Polarisierungsspannungen. Diese können entweder vom Verarmungs- oder Anreicherungstyp sein. Bei Entfernung der Polarisierungsspannung behalten sie ihre S-peichereigenschaft über längere Zeitperioden von etwa einem bis einigen Monaten, da die gespeicherten Ladungsträger innerhalb der Schichten eingefangen sind.

Die in der Zählstufe 01 und in den Schaltungen gemäß Figur 5 bis 9 enthaltenen PETs sind von allgemeiner MNOS-Transistorkonstruktion, jedoch ohne die Gedächtnischarakteristik, wie sie die Gedächtnistransistoren QM1 und QM2 aufweisen. Die beiden Transistoren Q1 und Q2 gem. Figur 4 sind zu Flip-Flops zusammengeschaltet, um die Zählelemente der Zählstufe C1 zu bilden. Der leitende und der nichtleitende Zustand der Transistoren Q1 und Q2 entsprechen den Zuständen "0" bzw. "1" an den Ausgängen Q und Q.

In der Zählstufe C1 sind die Versorgungsleitungen 121 und mit der Spannungsquelle VDD bzw. der Erdpotentiale verbunden. Sie sind bei dem Zählspeichermodul mit den Anschlußstiften 27P und 77P verbunden. Der Gedächtnisabschnitt enthält als Arbeitswiderstände geschaltete Transistorelemente Q5 und Q4, wobei Gate und Drain miteinander verbunden sind. Die Source-Drain-Streüken der Transistoren Q3 und Q4 sind einerseits mit den Drains der Gedächtnistransistoren QM1 bzw. QM2 verbunden- und andererseits mit der Versorgungsleitung 121 verbunden.. Die Source des Transistors QM1 ist über eine Leitung 123 mit dem Ausgang Q und dem Drain des Transistors Q1 verbunden. In ähnlicher Weise ist die Source des Iransistors QM2 über eine Leitung 124 mit dem Ausgang Q und dem Drain des Transistors Q2 verbunden. Eine Leitung 125 verbindet den Gedächtniseingang H

409813/0867

ΥΡλ 72/3359 - 27 -

mit den "beiden Gates der Transistoren QM1 und QM2. Transistoren Q5 und Q6 haben eine geometrische Konfiguration, um einen Arbeitswiderstand zu bilden,- ähnlich wie die Transistoren Q3 und Q4. Sie liegen parallel zu den in Serie geschalteten Transistoren Q3 und QM1 bzw. Transistoren Q4 und QM2. Die Impedanz der Transitoren Q5 und Q6 ist genügend hoch, um eine Parallellast für die Gedächtnistransistoren QM1 und QM2 zu "bilden. Sie sollen eine Änderung der leitenden und nichtleitenden Zustände der Transistoren Q1 und Q2 verhindern, wenn ein Gedächtnislösch-Signalpegel an die leitung 125 angelegt wird. Die Transistoren Q5 und Q6 sind daher als Haltelastelemente bezeichnet.

Die Ilip-Flop-Transistoren Q1 und Q2 der Zählstufe C1 liegen mit ihrer Source-Drain-Strecke in Serie mit der Source-Drain-Strecke der Gedächtnistransistoren QM1 und QM2. Diese Verbindungen sind derart, daß die Source-Drain-Strecke des Transistors Q1 zwischen der den Ausgang Q führenden leitung 123 und der das.Erdpotential führenden leitung 122 und die Source-Drain-Strecke des Transistors Q2 zwischen der den Ausgang Q führenden Leitung 124 und der das Erdpotential führenden Leitung" 122 angeschlossen sind. Die Drain-Elektrode jedes der Transistoren Q1 und Q2 ist kreuzweise mit dem Gate des anderen Transistors verbunden, um so eine Flip-Flop-Schaltung zu bilden. ,

Die Zähleingänge IN und ΪΝ sind mit den Leitungen 126 bzw. verbunden. Die Transistoren Q7 bis Q12 sind mit dem Eingang des Flip-Plop-Transistors Q2 zur geeigneten Impuls-Steuerung vereinigt. Die Sourxje-Drain-Strecke der Transistoren Q7 und Q8 liegen in Serie-und sind einerseits mit der Leitung 123 und andererseits mit der geerdeten Leitung 122 verbunden. Das

Gate des Transistors Q7 ist mit der ΪΝ-Eingangsleitung 127*· verbunden. Zwischen dem Gate des Transistors Q8 und Erdpotential liegt ein Störungen verhindernder Kondensator G1. Das Gate des Transistors Q8 ist über die Source-Drain-Strecke des als Arbeitswiderstand geschalteten Transistors Q9 mit der VDD-Leitung verbunden. Das Gate des Flip-Flop-Transistors Q1 ist mit dem Gate des Transistors Q11 verbunden. Die Drain-Source-Streske

409813/0867

A 72/3359

des Transistors Q11 liegt in Reihe mit der 'Source-Drain-Strecke des Transistors Q12, wobei die Drain-Elektrode des Transistors Q12 mit der Leitung 126 und die Source-Elektrode des Transitors Q11 der Leitung 122 verbunden sind. Das Gate des Transistors Q12 ist mit der Leitung 123 verbunden. Die Source-Drain-Strecke des Transistors Q10 ist mit der Verbindung der Transistoren Q11 und Q12 sowie dem Drain des Transistors Q9 verbunden. Das Gate des Transistors Q10 ist mit der Leitung 126 verbunden.

Die Transistoren Q13 bis Q18 entsprechen den Transistoren Q7 bis Q12 und sind in entsprechender Weise geschaltet, wie Figur 4 zeigt.

Der Rucksetζeingang R ist mit einer Leitung 128 verbunden. Ein Rücksetztransistor Q19 ist mit seiner Source-Drain-Strecke zwischen die Leitungen 122 und 123 geschaltet. Die letztere Leitung ist mit dem Gate des Transistors Q2 verbunden. Das Gate des Transistors Q19 ist mit der Rückstelleitung 128 verbunden. Transistoren Q20 und Q21 sind mit ihrer Source-Drain-Strecke parallel zu den Kondensatoren C1 und G2 geschaltet. Die Gates dieser Transistoren sind mit der Rücksetzleitung 128 verbunden. Die Wirkungsweise der Zählstufe G1 ist wie folgt:

Angenommen, die Ausgänge Q und Q haben die Zustände "1" bzw. "0", so daß die Flip-Flop-Transistoren Q1 und Q2 nichtleitend bzw.leitend sind. Wenn nun die Eingänge IN und ΪΈ von "1" auf. "0" bzw. von "0" auf "1" gehen, geht die Leitung 125 auf ungefähr 0 Volt und die Leitung 127 auf ungefähr -25 Volt. Dadurch gehen die beiden Transistoren Q12 und Q10 von dem nichtleitenden in den leitenden Zustand und da der Transistor Q9 bereits leitend ist, beginnt sich der Kondensator G1 auf die negative Spannung der Leitung 121 aufzuladen. Die negative Spannung an der ΪΝ-Leitung 127 veranlaßt den Transistor Q7 leitend zu werden, sobald durch die Ladung des Kondensators C1 der Transistor Q8 leitend gemacht wird. Die Transistoren Q18, Q13 und Q21 werden in den nichtleitenden Zustand versetzt. Die leitenden Transistoren Q7 und Q8 führen den Zustand "1" der Q-Leitung 123 auf Erdpotential bzw. Null-Spannung der Leitung 122 über. Dies wiederum macht den leitenden Flip-Flop-Tran-

40981 3/0867

72/8359 - 29 -

sistor Q2 nichtleitend, so daß der Ausgang Q von dem Zustand "0" in den Zustand "1" übergeht und nun an der Leitung 124 die negative Spannung ansteht. Dies verursacht über das Gatter des Flip-Flop-Transistors Q1 dessen nichtleitenden Zustand in den leitenden überzuführen. Der leitende Transistor Q1 führt die Q-Leitung 123 in den Zustand "0" über, d.h. auf die Spannung der das Erdpotential führenden Leitung 122. Dann entlädt sich der Kondensator 01 über Transistor Q8 zur Leitung 122.

Die Gedächtnistransistoren QM1 und QM2. weisen unterschiedliche Schwellwertpegel auf, welche auch aufrechterhalten werden, wenn die Spannung weggenommen wird. Damit wird sichergestellt, daß die Flip-Flop-Transistoren Q1 und Q2 in denselben Zustand versetzt werden, welchensie vor dem Ausfall der Spannung eingenommen haben. Dies geschieht dadurch, daß beispielsweise hoch und niedere Schwellwerte durch Anreicherung in den Gedächtnistransistoren QM1 und QM2 vorgegeben werden. In der zuvor beschriebenen Ausgangsstellung der Ilip-Flop-Transistoren Q1 und Q2 waren die Ausgänge Q und Q in den Zuständen "1" bzw. "Oi*. Demzufolge ist der Transistor Q1 nichtleitend und der Transistor Q2 leitend. Der Gedächtnistransistor QM1 hat demgemäß einen niedrigen Schwellwertzustand, beispielsweise -3ToIt an der Gate-Source-Strecke, während der Gedächtnistransistor QM2 einen hohen Schwellwertzustand aufweist, beispielsweise -8VoIt an der Gate-Source-Strecke. Die Gedächtnistransistoren werden in den leitenden Zustand geschaltet, wenn der Schwellwertpegel erreicht ist.

Sobald ein Spannungsausfall eintritt, entfällt die Spannung an den Flip-Flop-Transistoren Q1 und Q2. Jedoch behalten die Gedächtnistransistoren QM1 und QM2 ihre von den Polarisierungsspannungen aufgedrückten Schwellwerte. Sobald die Spannung wiederkehrt, triggert der normal negative Spannungspegel an der Gedächtniseingangsleitung 125 den Gedächtnistransistor QM1, da dieser infolge seines niedrigeren Schwellwertpegels zuerst leitend wird. Der niedrige Source-Drain-Zustand des Gedächtnistransistors QM1 ruft eine negative Vorspannung von der Leitung 121 zu dem Gatter des Flip-Flop-Transistors Q2 hervor, wodurch

4098 13/0867 - 30 -

VPA 72/8359 - 30 -

dieser in die ursprüngliche leitende Stellung übergeht. Nachdem der Gedächtnistransistor QM1 in den leitenden Zustand geschaltet hat, bevor der Schwellwert des Gedächtnistransistors QM2 erreicht ist, findet keine Schaltung des Transistors Q1 statt. Da die Source des leitenden Transistors Q2 gegen Erdpotential geschaltet ist, geht der Transistor Q1 in den ursprünglich nichtleitenden Zustand über, welchen er vor Ausfall der Versorgungsspannung hatte. Demgemäß sind die ursprünglichen Zustände "1" und "0" an den Ausgängen Q und Q wieder hergestellt.

Wenn die Signale an den Eingängen IN und IN in der Zählstufe C1 durch Triggerung der Fl^-yiop-Transistoren Q1 und Q2 entsprechend berücksichtigt worden sind, wird nach einer kurzen Zeitverzögerung der Gedächtnis-Lösch- und Schreibimpuls VM gegeben. Dies ist zum Löschen und Setzen der Gedächtnistransistoren QM1 und QM 2 in ihre logischen Zustände in Übereinstimmung mit der neuen Zahl, die durch die neuen Zustände der Flip-Flop-Transistoren Q1 und Q2 gegeben ist. Wie zuvor beschrieben, sind die Transistoren Q1 und Q2 unmittelbar in den leitenden bzw. nichtleitenden Zustand von dem nichtleitenden bzw. leitenden Zustand getriggert. Der Gedächtnis-Lösch- und Sehreibimpuls VM hat einen positiven Polarisierungsspannungspegel, der beispielsweise eine positive Spannung von 25 Volt erreicht,-um das Gedächtnis zu löschen. Der positive Spannungspegel 59 bringt den Gedächtnistransistor QM2 von seinem vorherigen hohen Schwellwertzustand in den niedrigeren, so daß beide Gedächtnistransistoren QM 1 und QM2 durch den Polarisierungseffekt des Spannungspegels 59 einen niedrigen Schwellwertpegel aufweisen. Es ist erforderlich, daß diese Gedächtnislöseilspannung für 10 bis 20 Mikrosekunden aufrechterhalten wird.

Sobald der niedrige Spannungspegel 60 des öedächtnis-Lösch- und Schreibimpulses VM erreicht ist, das ist beispielsweise bei -25 Volt, ist der Gedächtniseinschreibe- oder Speicherzustand erreicht. Dieser negative Spannungspegel 60 des Pulses VM ruft in dem Gedächtnistransistor eine hohe Schwellwertstellung hervor, dessen mit dem Ausgang Q bzw. Q verbundener Drain eine

409813/0867

VPA 72/8359 - 31 -

im wesentlichen Null-Spannungspegel oder einen Zustand "0" aufweist. Da der neue Zustand der Q-leitung 123 ein Zustand "Ο" ist, nimmt der Gedächtnistransistor QM1 den hohen Schwellwertzustand an. Der Gedächtnistransistor QM2 vert>lei"bt in dem niedrigen Schwellwertzustand, da seine -Drain-Elektrode "bereits an dem negativen 25-Voltpegel liegt. Der Pegel 60 der negativen 25-Volt-Spannung am Gate erzeugt keine wirksame Polarisation in dem Transistor QM2. Diese Schwellwertpegel "bewirken die Rückführung der Flip-Flop-Transistoren Q1 und Q2 in ihre leitende bzw. nichtleitende Stellung, wie zuvor "beschrieben. Die G-edächtnistransistoren QM1 und QM2 sind befähigt, ihre Schwellwertpegel über eine Periode von mindestens einem Monat aufrecht zu erhalten.

Sobald ein logisches Rücksetzsignal an die Leitung 128 angelegt wird, erscheint an den Gates der Transistoren Q19, Q20 und Q21 der negative Zustand "1", wodurch diese leitend werden. Die Transistoren Q20 und Q21 schließen die Kondensatoren G1 und C2 kurz, wodurch sich diese entladen. Diese wiederum führt den Pegel des Ausganges Q der Leitung 123 auf den Pegel der das Erdpotential führenden Leitung 122 über die Source-Drain-. Strecke des Transjstors Q 19. Dadurch erhält die Leitung 123 den Zustand "0", sofern sie nicht bereits den Nullzustand aufweist. Wenn die Leitung 123 den Zustand "1" und die Leitung 124 den Zustand "0" aufweisen,dann wird der Flip-Flop-Transistor Q2 in den nichtleitenden Zustand geschaltet, · wodurch der Spannungspegel an^einer Drain-Elektrode erniedrigt wird. Dies bewirkt, daß der Transistor Q1 leitend wird, so daß die logischen Rücksetzzustände an den Ausgängen Q und Q der Zählstufe C1 hergestellt sind..

Wenn die Zählstufe C1 bereits in der Rücksetzstellung ist, tritt keine Änderung in den Schwellwertzustanden der Gedächtnistransistoren ein. Wenn die Zählstufe C1 in der entgegengesetzten oder logischen Setzstellung ist und das Rücksetzsignal wird angelegt, nimmt der Gedächtnistransistor QM1 den hohen Schwellwertzustand zusammen mit dem Transistor QM2 an, da die Q-Leitung 123 von dem Zustand "1" in den Zustand "0" geht, wodurch- seine Source die .-Null-Spannung erhält und die angelegte negative Polarisierungsspannung an der Gedächtnis-

4098 13/0867

eingangsleitung 125 zur Wirkung kommt. Die Gedächtnistransis=fcoren QM1 und QM2 sind also gesetzt, um den entsprechend logischen Zustand zu speichern, der dem nächsten Zählerimpuls 17 folgt, und um den übereinstimmenden logischen Zustand in der Zählstufe C1 zu setzen.

Der in Figur 5 dargestellte Encoder 48 wird durch drei Matrix-Stromkreise gebildet. Alle Transistoren sind MMOü-.p-Kanal-FET-Transistoren, wie zuvor beschrieben. Eine Leitung 130 ist mit der Spannungsquelle VDD verbunden und weist -25VoIt auf. Eine leitung 131 führt das Erdpotential des Zählspeichermoduls 14. Ein Transistor Q22 ist als Arbeitswiderstand geschaltet und einerseits mit der Leitung 130 und andererseits mit der Leitung 66 verbunden, wie Figur 3 zeigt. Die zwischen der Leitung 66 und der Leitung 131 angeordneten Transistoren bilden 15 Datenzweige in Übereinstimmung mit den Datenbitstellungen BO bis B14, dargestellt in Figur 2. Die Dateneingangstransistoren Q23 bis Q36 enthalten die mit BO bis B14 bezeichneten Kreise. Mit Ausnahme der Transistoren Q33, Q34 und Q35 sind die Source-Elektroden der Transistoren mit der Leitung 131 verbunden.

Die logischen Ausgänge Q der Zählstufen C1 bis G10 des nichtflüchtigen Zählers sind über Leitungen 61-1 bis 61-10 mit den Gates der Transistoren Q23 bis Q32 verbunden. Auf diese Weise wird die binäre Logik des Zählerstandes parallel dargestellt. Die drei Leitungen 37, 38 und 39 führen die logischen Daten ID1, ID2, ID3 der Zählerkennung und sind mit der Source der Transistoren Q33, Q34 und Q35 verbunden. Die die Paritätsdatenlogik P führende Leitung 65 ist mit dem Gate des Transistors 'Q36 verbunden.

Der Abfragesteuerungszähler 52 ist mit seinen logischen Ausgängen Q und Q der die Zählstufen A, B, C und D über Leitungen 72-1 und 72-2 bis 72-7 und 72-8 mit dem Encoder verbunden. Diese Leitungen sind in Figur 5 mit QA, QÄ, QB, QB, QO, QC und QD und QD bezeichnet. Diese stellen die Prüfeingänge des Encoders 48 dar, um den fortschreitenden Betrag des Zählers in Serie auszulesen. Transistoren Q37 bis Q42, der Transistor

409813/0867

72/8359

34 und ein Transistor Q43 sind in der zweiten Reihe der Encodermatrix angeordnet. Sie liegen mit ihren mit ihren Source-Drain-Strecken in Serie mit den Zweigen BO, B2, B4> B6, B8, B1O,B12 und B14, während ihre Gates mit der Leitung QA verbunden sind. Transistoren Q44 "bis Q48 und die Transistoren Q33 und Q35 vervollständigen die zweite Reihe. Sie liegen mit ihren Source-Drain-Strecken in Serie mit den Zweigen B1, B3, B5, B7, B9,,B11 und B13, während ihre Gates mit der Leitung QA verbunden sind. Die Transistoren Q49, Q50, Q51 und Q52 sind in der dritten Reihe der Encodermatrix angeordnet und liegen mit ihren Sourve-Drain-Strecken in Serie mit den Zweigen BO und B1, B4 und B5, B8 und B9 und B12 und B13, während ihre Gates mit der Leitung QB verbunden sind. Transistoren Q53, Q54, Q55 und Q56 komplettieren die dritte Reihe. Sie liegen mit ihren Source-Drain-Strecken in Serie mit den Zweigen B2, und B3, B6 und B7, B10 und B11 und B14, während ihre Gatter mit der Leitung QB verbunden sind. Transistoren Q57 und Q58 sind in der vierten Reihe der Encodermatrix angeordnet. Sie liegen mit ihren Source-Drain-Strecken in Serie mit den Transistorpaaren Q49 und Q53 sowie Q51 und Q55, während ihre Gates mit der Leitung QÜ verbunden sind.

Die Transistoren Q59 und Q60 komplettieren die vierte Reihe. Sie liegen mit ihren Source-Drain-Strecken in Serie mit den Transistorpaaren Q50 und Q54, sowie Q52 und Q56, während ihre Gates mit der Leitung QC verbunden sind.

Die Eneodermatrix wird durch eine 5. Reihe vervollständigt, welche die Transistoren Q61 und Q62 enthält. Der Source-Drain-"Strecke des Transistors 61 liegt in Serie mit dem Transistor Q22 sowie den Source-Drain-Strecken der Transistoren Q57 und Q59· Das Gate des Transistors Q61 ist mit der Leitung QD verbunden. Der Transistor Q62 liegt mit seiner Source-Drain-Strecke zwischen dem Transistor Q22 und den Source-Drain-Strecken der Transistoren Q58 und Q60. Das Gate des Transistors Q62 ist mit der Leitung QD verbunden.

Es wird bemerkt, daß die Eneodermatrix keinen Stromzweig für die Datenwortbitstellung B15 enthält, wie es in Figur 2 funktionell durch einen Eingang dargestellt ist. Sobald das Zeit-

4 0 9 8 13/0867

VPA 72/8359 - 34 -

intervall für die Bitstellung B15 eintritt, stellt der Encoder 48 die Spannung VDD der Leitung 66 zur Verfügung, da alle Zweige der Matrix mit den DatenMts BO bis B14 vereinigt sind und daher in diesem Zeitintervall geöffnet sind, so daß diese das Transistorwiderstandselement Q22 so verbinden, daß es stets leitend ist.

Die mit den Stellungen BO Ms B14 des Datenwortes vereinigten Zweige werden aufeinanderfolgend durch die Zweige des Abfragesteuerungszählers 52 mit einer Geschwindigkeit geprüft, welche durch das Taktsignal gegeben ist. Dieses ist an die Leitungen 68-1 und 68-2 angelegt, wie Figur 3 zeigt. Beispielsweise werden die logischen Ausgänge Q der Auslesezählstufen A,B, C und D den Zustand "1" aufweisen im Zeitintervall der ersten oder Start-Datenwort-Bitstellung BO. Dies veranlaßt die Transistoren Q37, Q49, Q57 und Q61 leitend zu werden, so daß die Leitung 66 im wesentlichen das Erdpotential der Leitung 131 führt und daher den logischen Zustand "0" aufweist. Die invertierende V/irkung des Ausgangspuffers 54 wird daher an der Datenausgabeklemme 22P der Modulschal tirag 14 den Zustand "1" hervorrufen, wie in Figur 3 gezeigt. Die mit den Datenwort-Bit Stellungen B1 bis B10 vereinigten Zweige werden aufeinanderfolgend ausgelesen durch die Zählstufen A, B, C und D, welche durch das Taktsignal getriggert werden. Die Ausgänge Q der Stufen CI bis C10 des nichtflüchtigen Zählspeichers 46 (Leitungen 61-1 bis 61-10)' befinden sich entweder in dem logischen Zustand ⁿ1^K oder "0", und zwar in Übereinstimmung mit den aufsummierten Zählerstand. Die mit den Datenwort-Bitstellungen B11, B12 und B13 vereinigten Stromkreise-werden über die Transistoren Q33, Q34 und Q35 extern angesteuet. Sie können über Klemmstifte 37B, 38B und 39B an Erdpotential gelegt werden. Damit kann eine dreistellige ZählernuDmerkennung eingegeben werden. Wenn beispielsweise der Transistor Q34 über die Klemme 38P am Erdpotential gelegt ist, wie in Figur 3 gezeigt, und die Transistoren Q33 und Q35 sind an den Klemmen 37P und 39P nicht angeschlossen, so wird die Leitung 66 in die Zustände "!", "0" und "1" während des Zeitintervalls für die Datenwort-Bitstellungen B11, B12 und B13 gebracht.

Der mit der Datenwort-Bitstellung 314 vereinigte i'ransistor Q36

409813/0867

YPA 72/8359 - 35 -

wird durch den Paritätsrechner 53 leitend gemacht, wenn die logischen Zustände der vorhergehenden DatenMts BO Ms B13 ■während des'Zeitintervalls für die Abfrage der Datenwortbitsteilungen BO bis B13 eine ungerade Anzahl von logischen Zuständen "1" aufweisen. Dies ruft einen Null-Zustand an der leitung 66 hervor. Wenn aber bereits eine gerade Anzahl von "1" Zuständen vorhanden ist, wird der Transistor Q36 nichtleitend verbleiben und die Leitung 66 wird den Zustand "1" aufweisen. Demgemäß wird der Zustand an der Datenausgabeklemme 22P ein Zustand "1" oder "0" sein, wenn der Zustand der Leitung 66 den Zustand ^W1" oder ^M0" aufweist. Wie vorstehend bemerkt, ist in der Enddatenwort-Bitstellung B15 der Zustand "1" an der Leitung 66 immer vorhanden, da alle Zweige des Encoders 48 nichtleitend sind, so daß an dem Datenausgabestift 22P stets der Zustand "0" vorhanden ist.

Es wird nun Bezug genommen auf die Begrenzerschaltung 100, welche zwei als Arbeitswiderstände geschaltete Transistoren 101 und 102 enthält. Die Spannung an der Leitung 24, welche mit einer Übertraglingsleitung verbunden ist, kann erfahrungsgemäß erhebliche Spannungsschwankungen aufweisen, die in der Größenordnung von 25 Ms 100 Volt liegen. Die Transistoren und 102 haben je eine Schwellwertspannung in der Größenordnung , von 4 bis 5 Volt. Sobald die Spannung an der Leitung 24 die Summe der Schwellwertspannungen der Transistoren 101 und 102 überschreitet, so bleibt die Spannung doch nur in der Größenordnung dieser Sehwellwertspannung. Demgemäß wird die Spannung am Ausgang der Begrenzerschaltung 100 und am Eingang der invertierenden Schaltung 103 stets auf eine Spannung in der Größenordnung von minus 8 bis minus 10 Volt reduziert.

In Figur 6 ist eine invertierende Schaltung dargestellt, wie sie in den Schaltblöcken 87, 91, 107, 115 und 119 enthalten ist. Ein als Arbeitswiderstand geschalteter Transistor Q63 und ein PET-Transistor Q64 bilden die invertierende Schaltung. Gate und Drain des Arbeitswiderstands Q63 sind miteinander verbunden, während die Drain-Source-Strecke mit einer Leitung verbunden ist, welche die Spannung VDD führt. Die Source-Drain-Strecke des Transistors Q64 liegt in Serie mit dem Transistor

40 9 813/0867

- 56 -

Q63 an der Leitung 136, welche das Erdpotential führt. Eine Leitung 137 an der Gate-Elektrode des Transistors Q64 bestimmt den Eingang der Inverterschaltung,während eine Leitung 138 an der Source-Elektrode den Transistorausgang bestimmt. Ein Zustand "1" macht den Transistor Q64 leitend, und da der Transistor Q63 eine hohe Widerstandsimpedanz bildet, nimmt der Ausgang der invertierenden Schaltung den Zustand "0" an. Umgekehrt, ein Zustand "0" am Eingang macht den Transistor Q64 nichtleitend, so daß am Ausgang der Zustand "1" entsteht.

In Figur 7 und 8 sind zwei verschiedene NOR-Gatter dargestellt, Die Figur 7 zeigt ein NOR-Gatter mit 5 Eingängen, wie es bei dem Gatter 110 benutzt wird. In Figur 8 ist ein Gatter mit zwei Eingängen dargestellt, wie es bei den zwei zu Flip-Flop verbundenen Gattern 86 und 98 benutzt wird.

In Figur 8 liegen ein als Arbeitswiderstand geschalteter Transistor Q65 und ein zweiter ebenso geschalteter Transistor Q66 mit ihrer Source-Drain-Strecke in Serie an einer Leitung 140, welche an der Spannungsquelle VDD liegt. Die Source-Drain-Strecken der Transistoren Q67 und Q68 liegen zueinander parallel und diese Parallelschaltung liegt wiederum in Reihe mit dem Transistor Q66 und einer Leitung 141, welche sowohl mit Erdpotential als auch mit einem Transistor Q67 verbunden ist.' Die Gate-Elektroden der Transistoren Q67 und Q68 bilden die zwei Gattereingänge, während die Source-Elektrode den Ausgang bildet, und zwar in der Weise, daß, wenn an beiden Eingängen der Zustand "0" vorhanden ist, der Ausgang den Zustand "1" aufweist, da beide Transistoren nichtleitend sind. Wenn einer öder beide Eingänge in dem Zustand "1" sind, weist der Ausgang den Zustand "0" auf, da der Spannungsabfall des Transistors Q66 hinzukommt, so daß, wenn die Gates der Transistoren 85 und 98 gegengekoppelt sind, mit den Gates der Transistoren 86 und 87 immer ein Zustand "0" am Ausgang der Gatter 85 und 98 nach Rückkehr der Spannung nach einem Spannungsausfall bereit sein wird. Die verbleibenden Gate-Stromkreise sind ähnlich aufgebaut wie in Figur 8, aber ohne den als Arbeitswiderstand geschalteten Transistor Q66.

409813/0867 -37-

72/8359 - 37 -

In Figur 7 bestimmen fünf Transistoren Q69 Ms Q73 die Zahl der Eingänge an den Gates, wobei die Source-Drain-Strecken parallelgeschaltet sind. Ein als Arbeitswiderstand geschalteter Transistor Q74 verbindet die herkömmliche Source-Elektroden mit einer leitung 142, welche wiederum mit der Spannungsquelle VDD verbunden ist, während die Drain-Elektroden über eine Leitung 143 mit Erdpotential verbunden ist. Die verbundenen Source-Elektroden stellen den Ausgang des Gatters dar. Der Null-Zustand an allen Eingängen erzeugt am Ausgang den Zustand "1" und wenn irgend einer der Eingänge den Zustand "1" aufweist wird der Ausgang den Zustand "0" annehmen.

Figur 9 zeigt eine Pulsformerschaltung, wie sie bei den Schaltungen 82 und 104 gebraucht wird, um ein definiertes Ausgangssignal bei einem Eingangssignal zu erzeugen. Die Schaltung wirkt ähnlich wie ein Schmitt-Trigger und hat einen variablen Schwellwert zur Einleitung eines zweiten bistabilen Zustandes nach einem Eingangssignal. Dies erzeugt eine quadratische Pulsform von konstanter Amplitude.

Zwei als Arbeitswiderstände geschaltete Transistoren Q75 und Q76 sind in üblicher Weise über eine Leitung 145 mit der Spannungsquelle VDD verbunden. Ein Eingangstransistor Q77 liegt mit seiner Drain-Source-Strecke in Reihe mit dem Transistor Q75. Die Drain-d-Elektrode des Transistors Q77 ist mit einer Ausgangsleitung 146 verbunden. Das Gate des Transistors Q77 ist mit einer Eingangsleitung 147 verbunden. Ein Transistor Q78.liegt in Reihe mit dem Transistor Q76. Die Sources-Elektroden der Transistoren Q77 und Q78 sind miteinander verbunden und liegen in Reihe mit einem Transistor Q79 an einer Leitung 148, welche an Erdpotential liegt. Das Gate des Transistors Q79 ist mit der Drain-·-Elektrode des Transistors Q78 verbunden.

Die Wirkungsweise der Pulsformerschaltung ist wie folgt: Eine Nullspannung an der Leitung 147 führt den Transistor Q77 in den nichtleitenden Zustand über,während der Transistor Q78 leitend wird und der Transistor Q79 sich in einem dazwischenliegenden leitenden Zustand befindet. Die Schwellwertspannung

AO9813/0867

VPA 72/3559 - 38 -

des Transistors Q79 wird also aufrechterhalten an den Source-Elektroden der Transistoren Q77 und Q78. Der Transistor Q78 versucht stärker leitend zu werden, wobei die Gate-Spannung des Transistors Q79 begrenzt und damit ein stärker leitender Zustand verhütet wird. Sobald ein Eingangspuls am Gate des Transistors Q77 von im wesentlichen Null YoIt zu einer negativen Spannung anwächst, wird der Transistor Q77 leitend, sobald der Spannungspegel an Leitung 147 die kombinierte Schwellwertspannung der Transistoren Q77 und Q79 erreicht. Da alle Transistoren im wesentlichen identisch sind, beträgt bei einer Ausführung die Schwellwertspannung ungefähr -4 bis -5 V, so daß eine Spannung von -10 V benötigt wird, um den Transistor Q77 in den leitenden Zustand überzuführen.

Die Drain-d-Elektrode des Transistors Q77 wird gegen die Spannung der Leitung 145 negativer, wodurch die Spannung an dem Transistor Q76 kleiner wird, so daß der Transistor Q78 in den nichtleitenden Zustand übergeführt wird. Dadurch wird der Transistor Q79 voll leitend. Die Source-s-Elektrode des Transistors Q77 geht gegen Erdpotential, so daß der Transistor Q77 in die leitende Stellung übergeführt wird. Da die Schwellwertspannung des Transistors Q79 gegenüber der Spannung an den Eingangsleitungen.146 und 148 abnimmt, genügt eine Eingangsspannung von 4 bis 5 "Volt, welche gleich dem Schwellwert des Transistors Q77 ist, an seinem Gate, um die Durchschaltbedingung aufrechtzuerhalten. Infolge der Rückkopplungswirkung wird eine feste Schaltzeit erzeugt, um den Transistor Q77 von dem nichtleitenden in den leitenden Zustand zu schalten. Dadurch wird der zweite bistabile Zustand der Schaltung erreicht. Dies bringt die Ausgangsleitung 146 von einem negativen Spannungspegel oder dem Zustand ."1" auf einen FuIl-Spannungspegel oder den Zustand "0". Auf diese Weise entsteht ein Ausgaigspuls mit einer steilen Vorderflanke. Der Spannungspulspegel bleibt an der Leitung 146 aufrecht, so lange die Spannung am Gate des Transistors Q77 dessen Schwellwertspannung von -4 bis -5 Volt überschreitet.

Sobald ein Eingangspuls am Gate des Transistors Q77 beginnt positiver zu werden und zurückkehrt gegen Hull Volt,wird seine

409813/0867

Schwellwertspannung überwunden und er schaltet in den nichtleitenden Zustand. Die Rückkopplungsaktion der Schaltung treibt den Transistor Q78 zu voller Durchschaltung, sobald die Draind-Elektrode des Transistors Q77 die Spannung der Leitung erhält. Dadurch wird der Pegel der Steuerspannung am Gate des Transistors Q79 reduziert, so daß dieser weniger leitend wird. Dadurch wird seine Drain-d-Elektrode negativer, so daß der Transistor 77 in den -nichtleitenden Zustand getrieben wird. Dadurch stellt sich die Schwellwertspannung des Transistors Q79 an der Souree-s-Elektrode des Transistors 77 wieder ein. Die Schaltung kehrt dann schnell in den ersten bistabilen Zustand zurück.

Das Fernzählabfragesystem 13 mit den Zählspeichermoduln 14 bis 14ΪΓ arbeitet wie folgt: Der erste Zählspeichermodul 14 verbindet das System 13 über den Startkommandoeingang 24 und den Datenausgabeausgang 22 mit einer Übertragungsleitung 19, an welcher eine zentrale Zählerverrechnung mit einer Dekodierung seinheit angeschlossen ist. Die folgenden Zähls-peichermoduln 14A bis 14N sind miteinander nach Art einer Kaskade in der Weise verbunden, daß der Ausgang 42 der vorhergehenden Steuerung mit dem Startkommandoeingang 24 des folgenden Zählspeichermoduls verbunden ist. Weiter ist der Datenausgabeausgang 22 eines folgenden Moduls mit dem Dateneingang des vorhergehenden Moduls verbunden. Die Zählerkennungseingänge 37, 38 und 39 sind zu einem Programm verbindbar und stellen eine Drei-Bit-Zählerkennung für-jeden Modul dar. Ferner ist der Gedächtnispulsgenerator 35 mit dem Pulsausgabeausgang und dem Gedächtniseingang 36 jedes Moduls verbunden.

Das System ist arbeitsfähig, sobald die Spannungsquelle VDD und die TaktpuüSe an den Eingängen 27 bzw. 28 angelegt sind. Die Taktimpulse werden von der lietzfrequenz abgeleitet.

Jeder Zähler gibt "beim Erreichen eines bestimmten Wertes einen Zählerpuls 17 auf den Eingang 32 der Eingangs-Impulsformerschaltung 45. Die Pulsformerschaltung erzeugt die logischen Zählimpulse IN und IN. Diese werden einmal in dem nichtfl'.ichtigen Zählspeicher 46 auf summiert und zum anderen davon mit Hilfe der Verzögerungsschaltung 57 und dem Pulsgenerator

40981 3/0867

VPA 7 2/83 ti 9

ein verzögertes Pulsausgangssignal abgeleitet und schließlich die Rücksetzung der Hücksetζschaltung 47 eingeleitet. Das Pulsausgangssignal veranlaßt das Gedächtnis-Lösch-Setzpulssignal VM, um den Gedächtnisteil einer jeden Zählstufe des nichtflüchtigen Zählspeichers 46 zu setzen. Diese Operation wird in jedem Speicherteil des Zählspeichermoduls beim Eintreffen eines Zählerpulses 17 wiederholt. Der nichtflüchtige Zählspeicher 46 wird nach Erreichung einer Zahl von 1000 durch die Rücksetzschaltung 47 rückgestellt. Die Rücksetzung wird durch ein logisches Rücksetzsignal an dem Rucksetζeingang des Zählspeichers eingeleitet. Eine externe Rücksetzung kann durch ein Signal an einem externen Rucksetζeingang 63 erfolgen.

Nach einem Spannungsausfall an der Leitung 30 ist die Spannungs quelle VDD nicht mehr in der lage, die Zählspeichermoduln zu versorgen. Der Zählerstand bleibt jedoch in den Gedächtnisabschnitten des nichtflüchtigen Zählspeichers für wenigstens 30 Tage gespeichert. Diese Zeit ist wesentlich langer,als irgend ein Ausfall der Spannung praktisch möglich ist. Sobald die Leitungen 30 wieder Spannungen führen, steuert der Gedächtnisabschnitt einer jeden nichtflüchtigen Zählstufe den übereinstimmenden Flip-Flop-Abschnitt so, daß derselbe logische Zustand erreicht wird, wie vor Ausfall der Versorgungsspannung. Dies wird durch die Einführung von Gedächtnissen erreicht und ist somit .ein wesentliches Ziel dieser Erfindung. Dadurch, daß die Flip-Flop-Schaltungen NOR-Gatter 86 und 98 enthalten, wird sichergestellt, daß weder ein falcher Zählerstand erzeugt, noch ein falscher Zählerrücksetzvorgang des niehtflüchtigen Zählspeichers 46 eingeleitet werden kann.

Anhand der Figur 10 wird der Abfragezyklus näher beschrieben. In der obersten Zeile sind die Taktpulse dargestellt, welche dem Eingang 28 zur Verfügung gestellt werden. Sie werden jedoch während der normalen Zählerregistrierung nicht benutzt, da'-· die Startschaltung 50 ein Inhibitsignal an dem Taktausgang 69 zur Verfügung stellt. Sobald ein Abfragesignal von der Zentralstelle an de^n Modem 20 empfangen wird, beispielsweise durch Senden eines Tonsignals, wird ein Startkommandosignal auf den Eingang 24 des ersten Zählspeichermoduls 14 gegeben. Dies

409813/0867

. VPA 72/8359

— /j. I —

leitet die Abfrage von allen Zählspeichermoduln aus.

Die oberste Zeile in Figur 10 zeigt die Anzahl der Taktpulse. Sie beginnen nach einem Startsignal vom Zustand "1" nach Zustand "0". In der zweiten Zeile der graphischen Darstellung zeigt das von dem Modem 20 abgegebene Startkommandosignal. Dieses Signal ist ein "0" zu "1"-Übergang und stellt einen Dauerimpuls mit dem Zustand "1" dar, welcher wesentlich langer als die Zeit ist, die erforderlichist, um alle Zählspeichermoduln abzufragen. Das Startkommandosignal ruft ein logisches Inhibitsignal an der Leitung 69 für die Eingangs-Impulsformerschaltung 45 hervor, um zu verhüten, daß die Zählerpulse 17 ein logisches Zählsignal IN hervorrufen. Gleichzeitig werden die Taktpulse zu dem Abfragesteuerungszähler 52 durchgeschaltet, wobei mit dem Taktpuls 1 begonnen wird. Der Abfragesteuerungszähler 52 ruft eine programmierte Abfrageverzögerung von mindestens 15 Bits (250 Mil.Sek. bei einer 60Hz-Taktfrequenz) hervor. Während dieser Zeitverzögerung wird an der Ausgangsleitung 70 des Abfragesteuerungszählers ein Zustand "1" aufrechterhalten. Damit wird dem Ausgangspuffer 54 ein Hibitsignal zur Verfügung gestellt, so daß der Ausgang des Encoders 48 kein Signal an dem Datenausgabeausgang 22 abgeben kann.

Erst zu Beginn des 16. Taktpulses ändert sich der Zustand der Zählerstufe E in dem Abfragesteuerungszähler 52. Damit wird die programmierte Abfragezeitverzögerung für den ersten Zählspeichermodul 14 beendet. An der leitung 70 entsteht der Zustand "1", so daß der Datenausgabeausgang 22 freigegeben wird, wie aus der dritten Zeile der figur 10 zu sehen ist. Das Datenworbit S für den Start kommt dann zustande, wenn der Encoder 48 durch die Ausgänge Q der Stufen A bis D geprüft worden ist, ob diese während des 16. Taktpulses an den Eingängen des Encoders 48 den Zustand "1" aufweist. Dann erscheint am Encoderausgang 69 der Zustand "0" und an dem Datenausgabeausgang 22 der Zustand "1". Dieser Startbit S wird gebraucht, um den Decoder-Komputer in der Zentrale zu synchronisieren.

Zwischen dem 17. bis 26. Taktpuls werden die Stufen C1 bis C10 des nichtflüchtigen Zählspeichers durch den Encoder 48 geprüft. Der Zählerstand wird durch die Zustände dieser Zählstufen ent-

409813/086 7

VPA 72/8359

sprechend den Datenwortbitpositionen B1 bis B10 am Datenausgabeausgang 22 erhalten.. Also zu Beginn des 17. Taktpulses geht der Ausgang Q der Zählstufe A des Zählers 52 in den Zustand "0", und da der Ausgang Q der Zählstufe E noch.den Zustand "0" aufweist, geht der Ausgang 42 für die Einleitung des Startsignals von dem Zustand "O" in den Zustand "1" über, wie aus der 4. Zeile der Figur 10 zu erseheniist. Dies stellt einen Startkommandoimpuls 24A für den nächstfolgenden Zählspeichermodul 14A dar. Die programmierte Abfrageverzögerung wird dann durch den folgenden Zählspeichermodul HA eingeleitet.

Die drei Zählerkennungen ID1, ID2 und ID3 und die Paritäts-Position P werden in dem Encoder 48 durch den Steuerungszähler 52 in den Datenwortbitstellungen bei dem 27. bis 30. Taktpuls geprüft. Beim 31. Taktpuls und der 16. Datenwortbitstellung befinden sich die Ausänge Q der Zählstufen A bis E des Steuerurtgszählers 52 in dem Zustand "0". so daß der Encoder am Datenausgabeausgang 22 einen Zustand "0" aufweist. Am Ausgang 73 des Zählers 52 erscheint bei dem 31. Taktbit ein Signal für die Schaltung 50, um das Inhibitsignal an der Leitung 69 für die Eingangs-Impuls-iOrmerschaltung 45 zu beenden, sowie zu verhindern, daß die Taktpulse an die Leitung 68 gehen. Dadurch wird nach dem 31. Impuls der Ausgangspuffer 54 befähigt, die Signale zwischen den Dateneingabeeingang 43 und dem Datenausgabeausgang 22 für das nächste Abfragestartsignal für die folgende Abfrage des nächsten Zählspeichermoduls 14A durchzulassen. Das programmierte Abfrageverzögerungsintervall der folgenden Schaltung 14A wird vervollständigt am Ende des 31. Taktpulses und Beginn des 32. Taktpulses. Dieses Datenwort des nächsten Zählspeichermoduls 14A wird über den Dateneingang 43 eingegeben und über den Datenausgabeausgang 22 an die Übertragungsleitung 19 abgegeben, wie in Figur 10 gezeigt.

Die Abfrage setzt sich fort,, bis der letzte Zählspeichermodul 14N abgefragt wordenjist. Die Übertragungszeit für die zu einer Einheit zusammengefaßten 288 Zählerspeichermoduln kann also vorgenommen werden in weniger als zwei Minuten. Das Startkommandos ignal, welches an dem ersten Zählspeichermodul 14

4098 13/0867 -43-

VPA 72/8359

von dem Modem 20 angelegt wird, hat ein vorbestimmtes Zeitintervall, das etwas langer ist, als die Zeit, die erforderlich ist, um alle Zähler abfragen zu können.

23 Patentansprüche
10 Figuren

- 44- 40981 3/0867

Claims (1)

1. VPA 72/8359

   Patentansprüche

   Fernzählabfragesystem mit einer modularen Festkörper-Zählspeichersteuerung zur Überwachung eines Zählers in einer Fernstation, wobei die eine bestimmte Festmenge darstellenden Zählimpulse ein Maß für den Verbrauch bilden und wobei das Meßergebnis in eine Zentralstation übertragen wird, gekennzeichnet durch folgende Kombinationen:

   ä) einen nichtfluchtigen binären Zähler (46) zum Aufsummieren der Zählimpulse (17) im binären Code mit einer Mehrzahl von Ausgängen (61-1 bis 61-10), der einen G-edächtnisabschnitt (QM1 und QM2) zur Speicherung seines jeweiligen Standes aufweist, der nach einem Spannungsausfall den Stand des Zählers (46) wieder herstellt, wie er vor Ausfall der Spannung vorhanden war,

   b) einen Encoder (48) mit einer Mehrzahl von mit den Ausgängen (61-1 bis 61-10) des nichtfluchtigen Zählers (46) verbundenen Eingängen, wobei der Encoder (48) unter anderem einen Ausgang (66) und Prüfeingänge (72-1 bis 72-8). enthält,

   c) eine auf ein externes Kommandosignal ansprechende Startsteuerungsschaltung (50) und

   d) eine mit der Startsteuerungsschaltung (50) zusammenwirkende Abfragesteuerung (52) mit aufeinanderfolgend signalführenden Ausgängen (Q bzw. Q), welche mit den Prüfeingängen (72-1 bis 72-8) des Encoders (48) zur Erzeugung einer den Stand des Zählers (15) wiedergebenden binären Datenwortausgabe verbunden sind.

   2. System nach Anspruch 1, dadurch gekennzeichnet, daß die Zählspeichersteuerung (14) integrierte Schaltkreiselemente der MNOS-Type auf einem herkömmlichen Chip enthält.

   4098 13/0867

   VPA 72/8359

   ⁴⁵ - 234534?

   System nach Anspruch 2, dadurch gekennzeichnet, daß der nichtflüchtige Zähler (46) eine Mehrzahl von Zählstufen (C1 bis C1O) enthält, wobei jede dieser Zählstufen MFOS-Gedächtniselemente (QM1 und QM2) mit unterschiedlichen Schwellwertpegeln enthält.

   System nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß mehrere Festkörper-Zählspeichersteuerungen (H,. HA ... vorgesehen sind, die von der Fernstation überwacht werden, wobei jede einem Zähler (15, 15A ... 15N) zugeordnete Steuerung (H, HA ... HN) eine Ausgangsschaltung (54) mit zwei Eingängen aufweist, wobei der erste Eingang mit dem Ausgang (66) der jeweiligen Zählspeichersteuerung (H) verbunden ist, während der zweite Eingang (43) mit der Ausgangsschaltung (54A ... 54N) einer anderen Zählspeichersteuerung (HA ... HN) verbunden ist, und daß Mittel zur aufeinanderfolgenden Bereitstellung eines Kommandosignals für die Startsteuerungssehaltung (5OA ... 50N) von jeder der Zählspeichersteuerungen (HA ... HN) vorgesehen sind, so daß die Datenwortausgaben in Serie dadurch abgebbar sind, daß die Ausgangsschaltung (54) der vorhergehenden Zählspeichersteuerung (H) mit der Ausgangsschaltung (54A) der folgenden Zählspeichersteuerung (HA) in Verbindung steht.

   System nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Abfragesteuerung (52) der Zählspeicherschaltung (H) einen binären Zähler enthält, dessen maximaler Zählbetrag größer ist als zur Ausgabe des binären Datenwortes erforderlich ist und daß ein Gatter (11.7) vorgesehen ist, das erst bei Überschreiten einer vorgegebenen Zahl des binären Zählers öffnet und das zwischen dem Ausgang (66) des Encoders (48) und dem Ausgang (22) der Ausgangsschaltung (54)-angeordnet ist, um den Encoder (48) bis zum Erreichen der vorgegebenen Zahl zu sperren und dadurch die Abfrage des Datenwortes zu .verzögern'.

   4 0 9 8 13/0867

   VPA 72/8359

   6. System nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß mit jeder Zählspeichersteuerung (14, 14A T4N) ein Taktimpulsgenerator verbunden ist, dessen Taktimpulse über ein Gatter (106) der Startsteuerungsschaltung (50) der Abfragesteuerung (52) zugeführt sind, das bei einem Kommandosignal freigegeben wird.

   7. System nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Ausgänge (72-1 bis 72-8) der Abfragesteuerung (52) durch die Taktimpulse aufeinanderfolgend signalführend gemacht werden und daß das codierte Datenwort ein Format von Bit-Stellungen aufweist, die durch "die Taktimpulse erzeugt werden, wobei neben den Zähler-Ausgangs-Bit-Stellungen (B1 ... B10) noch eine Start-Bit-Stellung (BO), eine Paritäts-Bit-Stellung (BH) und eine End-Bit-Stellung (B15) vorgesehen sind.

   8. System nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der nichtflüchtige Zähler (46) zehn Ausgänge (61-1 ... 61-10) aufweist und im Encoder (48) für die Zählerkennung drei Bit-Stellungen (B11 bis B13) vorgesehen sind, so daß das Datenwortformat insgesamt sechzehn Bit-Stellungen (BO ... B15) aufweist.

   9. System nach Anspruch 6, dadurch gekennzeichnet, daß der Taktimpulsgenerator an ein Netz mit einer Frequenz von 60 Hz angeschlossen ist.

   10. System nach Anspruch 5, dadurch gekennzeichnet, 'daß der binäre Zähler der Abfragesteuerung (52) einen maximalen Zählbetrag aufweist, der doppelt so hoch ist, wie die Anzahl der Bit-Stellungen (BO, B1 ... B15) des codierten Datenwortes und daß das Gatter (117) bei einer Hälfte des maximalen Zählbetrages derart anspricht, daß die Ausgangsschaltung (54) für ein vorbestimmtes programmiertes Verzögerungsintervall von einer Hälfte des maximalen Zählerbetra ^s gesperrt ist. ₄„981 3/0867

   VPA 72/8359

   - ⁴⁷ - 234534?

   11. System nach Anspruch 10,- dadurch gekennzeichnet, daß die

   • Zählfrequenz des binären Zählers der Abfragesteuerung (52) entsprechend der Netzfrequenz 60 Hz beträgt, daß der binäre Zähler einen maximalen Zählbetrag von 32 Taktimpulsen aufweist, daß die Übersehreitungszahl 17 ist und daß das ausgegebene Datenwort 16 Bit-Stellungen aufweist, die durch den 17. bis 32. Taktimpuls des binären Zählers erzeugt werden.

   12. System nach Anspruch 10 ,dadurch gekennzeichnet, daß der binäre Zähler der Abfragesteuerung (52) zur Einleitung des Startfolge-Abfragesignals ein auf das programmierte Verzögerungsintervall ansprechendes Gatter (112) enthält, wobei der Kommandoeingang (24A). der Startsteuerungsschal-■tung (50A) jeder der folgenden Zählspeicherschaltungen (HA) mit dem Startfolge-Abfrageausgang (42) der vorhergehenden Steuerung (14) zur Einleitung des Startsignals der nachfolgenden Zählspeichersteuerung (14A) verbunden ist.

   13. System nach einem der Ansprüche T bis 12, dadurch gekennzeichnet, daß die Zählspeichersteuerung als Pestkörper-Zählspeichermodul ausgebildet ist.

   14. System nach Anspruch 13, dadurch gekennzeichnet, daß Zählimpulse (17) über eine EingangsimpulsformerschaItung (45) einem ϊΊΐρ-ΪΙορ-Abschnitt der Zählstufen (C1 bis ΟΊΟ) des nichtflüchtigen binären Zählers (46) unmittelbar zugeführt werden.

   15. System nach Anspruch 14, dadurch gekennzeichnet, daß die Eingangsimpulsformerschaltung (45) eine Gatterschaltung (83 bis 86) aufweist, welche zwischen einem Impulsformer (82) und dem Eingang des nichtflüchtigen Zählers (46) angeordnet ist und welcher nach einer externen Kommandogabe ein Inhibitsignal derart zugeführt wird, daß die Zählimpulse In dem nichtflüchtigen Zähler (46) nicht aufsummiert werden, wenn die Datenwortabfrage gerade im Gange ist. 409813/0867

   VPA 72/8359 - 48 -

   16. System nach Anspruch 14, dadurch gekennzeichnet, daß der nichtfluchtige Zähler (46) einen Rücksetzeingang (R) und der Modul (14) eine mit diesem Eingang (R) verbundene Zählerrücksetzschaltung (47) aufweist, welche bei einem vorbestimmten aufsummierten Betrag des Zählers (46) einen Rücksetzimpuls einleitet und damit den nichtfluchtigen Zähler (46) zurückstellt.

   17. System nach Anspruch 4, dadurch gekennzeichnet, daß die Startsteuerungsschaltung (50) ein erstes Gatter (106) enthält, welches bei einem externen Kommandosignal und auf die Signale der Taktimpulse anspricht.

   18. System nach Anspruch 17, dadurch gekennzeichnet, daß in der StartSteuerungsschaltung (50) ein zweites Gatter (108) vorgesehen ist, das bei einem Signal vom Abfragesteuerungszähler (52) und einem externen Kommandosignal anspricht und ein Inhlbitsignal für die Gatter (83, 84) der Eingangsschaltung (45) für die Dauer einer Datenabfrage auslöst.

   19. System nach Anspruch 17, dadurch gekennzeichnet, daß die Taktimpulse über das Gatter (106) der Startsteuerungsschaltung (50) dem Abfragesteuerungszähler (52) derart zugeführt werden, daß die Encoderschaltung bei einer bestimmten Anzahl von Schritten des AbfragesteuerungsZählers (52) nach einem Kommandosignal eine Datenwortabfrage erzeugt .

   20. System nach einem der Ansprüche 1 bis 19, dadurch gekennzeichnet, daß ein Ausgangspuffer (54) zwei Eingänge aufweist, daß zwischen dem ersten Eingang und dem Ausgang (66) der Encoderschaltung (48) eine Gatterschaltung (117) eingeschaltet ist, welche von dem Abfragesteuerungszähler (52) angesteuert wird, um die Datenwortabfrage durch den Ausgangspuffer (54) durchzulassen mit Ausnahme der Dauer

   4098 13/0867

   VPA 72/8359

   einer vorbestimmten Schrittzahl des AbfrageZählers (52) und daß ein externes Signal an dem zweiten Eingang (43) nach dieser vorbestimmten Zahl empfangen wird.

   21. System nach Anspruch 20, dadurch gekennzeichnet, daß der Abfragesteuerungszähler (52) ein programmiertes Verzögerungsintervall nach Erreichen einer zweiten vorbestimmten Zeit einleitet, bevor die letztgenannte vorbestimmte Zahl durch Sperren der besagten Gatterschaltung (17) des Ausgangspuffers (54) sich ereignet, daß der Abfragesteuerungszähler (52) eine Ausgangsschaltung (111 bis 113) aufweist zur Erzeugung eines Signals zur Einleitung der Abfrage des nächsten Zählspeichermoduls (HA) am Ende der zweiten vorbestimmten Zahl und daß ein Ausgangssignal des Moduls (14) dieses Abfragesignal aufrechterhält.

   22. System nach Anspruch 21, dadurch gekennzeichnet, daß das Startfolgeabfragesignal dem nächsten Zählspeichermodul (HA) als externes Kommandosignal am Eingang (24) zugeleitet und damit die Datenwortabfrage des nächsten Zählspeiche rmoduls (HA) nach dem programmierten Verzögerungsintervall eingeleitet wird.

   23. System nach Anspruch 21, dadurch gekennzeichnet, daß der Abfragesteuerungszähler (52) 32 Bits aufweist, wobei die ersten 16 Bits das programmierte VerzögerungsIntervall und die letzten 16 Bits die Bitpositionen der Datenwortabfrage der Encoderschaltung bestimmen.

   Λ 0 9 813/0867

   Leerseite