DE3642142A1 - Schreiber fuer einen programmierbaren lesespeicher (prom), der in der lage ist, das schreibmittel zu wechseln - Google Patents
Schreiber fuer einen programmierbaren lesespeicher (prom), der in der lage ist, das schreibmittel zu wechselnInfo
- Publication number
- DE3642142A1 DE3642142A1 DE19863642142 DE3642142A DE3642142A1 DE 3642142 A1 DE3642142 A1 DE 3642142A1 DE 19863642142 DE19863642142 DE 19863642142 DE 3642142 A DE3642142 A DE 3642142A DE 3642142 A1 DE3642142 A1 DE 3642142A1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- programmable read
- data
- write
- writing means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Description
Die vorliegende Erfindung betrifft einen Schreiber für
einen programmierbaren Lesespeicher (PROM), der in der
Lage ist, das Schreibmittel zu wechseln.
Der für die vorliegende Erfindung interessierende Stand
der Technik wird in der Zeitschrift "Electronics", OHM
sha Ltd., September 1983, Seite 945-947 beschrieben.
Beispielsweise arbeitet das sogenannte "Quick-Program"
von Fujitsu Ltd. in der im folgenden beschriebenen
Weise:.
- a) Mit einem Impuls von 1 ms werden Daten in eine Adresse A geschrieben und danach sofort zur Bestätigung wieder gelesen.
- b) Der Vorgang von a) wird maximal zwanzigmal wieder holt, bis die Daten korrekt in die Adresse A geschrie ben worden sind.
- c) Sind die Daten nach dem n-ten Durchlauf des Schreibvorgangs korrekt in die Adresse A geschrieben worden, werden weitere Daten mit einem Impuls von n ms in die Adresse A geschrieben.
- d) Die Schritte a) bis c) werden für alle Adressen wiederholt.
Im folgenden wird ein herkömmlicher Schreiber für einen
programmierbaren Lesespeicher anhand von Fig. 2 be
schrieben, die die Struktur des herkömmlichen Schrei
bers zeigt.
Fig. 2 zeigt einen Zentralrechner 1, Speicher 2 und 3,
eine Datenleitung (Bus) 4 und einen programmierbaren
Lesespeicher 5. Der Zentralrechner 1, die Speicher 2
und 3 und eine Datenleitung 4 bilden einen herkömmli
chen Schreiber für einen programmierbaren Lesespeicher,
der Daten in den programmierbaren Lesespeicher 5
schreibt.
Der Zentralrechner 1 gibt über die Datenleitung 4 Lese
und Schreibbefehle an die Speicher 2 und 3 und den
programmierbaren Lesespeicher 5. Ein System-Programm
und ein erstes Schreibmittel (= Schreibanweisung) sind
in dem Speicher 2 abgelegt, während die Daten, die in
den programmierbaren Lesespeicher 5 geschrieben werden
sollen, im Speicher 3 stehen.
Im Betrieb liest der Zentralrechner 1 über die Daten
leitung 4 das System-Programm und die erste Schreiban
weisung, die in Speicher 2 abgelegt sind, und schreibt
die Daten aus Speicher 3 in den programmierbaren Lese
speicher 5. Wenn der Schreiber für den programmierbaren
Lesespeicher von Fig. 2 Daten mit einer zweiten
Schreibanweisung, die sich von der ersten Schreibanwei
sung aus Speicher 2 unterscheidet, in den programmier
baren Lesespeicher 5 schreiben soll, muß das System-
Programm gegen ein dementsprechendes ausgetauscht wer
den. Demzufolge ist es nicht möglich, auf einfache
Weise Daten mit einer zweiten Schreibanweisung in den
programmierbaren Lesespeicher 5 zu schreiben.
Es ist daher die Aufgabe der vorliegenden Erfindung,
einen Schreiber für einen programmierbaren Lesespeicher
zu schaffen, der in der Lage ist, Daten mit einer
anderen als der in dem zugehörigen Speicher abgelegten
Schreibanweisung in einen programmierbaren Lesespeicher
zu schreiben, ohne daß das System-Programm gewechselt
werden muß.
Erfindungsgemäß wird die Aufgabe gelöst durch
- a) einen ersten Speicher, der das System-Programm und ein erstes Schreibmittel enthält,
- b) einen zweiten Speicher zum Speichern der Daten, die in den programmierbaren Lesespeicher geschrie ben werden sollen,
- c) einen Zentralrechner, der entsprechend dem System- Programm den Befehl gibt, die in dem zweiten Spei cher gespeicherten Daten in den programmierbaren Lesespeicher zu schreiben,
- d) einen dritten Speicher zum Speichern eines zweiten Schreibmittels und
- e) eine Schnittstelle zum Ablegen des zweiten Schreibmittels in dem dritten Speicher,
wobei besagter Zentralrechner den Befehl gibt, die in
dem zweiten Speicher abgelegten Daten mit dem zweiten
Schreibmittel in den programmierbaren Lesespeicher zu
schreiben.
Diese und andere Ziele, Ausführungsformen und Vorteile
der vorliegenden Erfindung werden in der folgenden
Beschreibung anhand der beiliegenden Zeichnung näher
erläutert werden.
Dabei zeigt:
Fig. 1 ein Blockdiagramm der Struktur eines
Schreibers für einen programmierbaren
Lesespeicher in einem bevorzugten Aus
führungsbeispiel nach der Erfindung und
Fig. 2 ein Blockdiagramm der Struktur eines
herkömmlichen Schreibers für einen pro
grammierbaren Lesespeicher.
Fig. 1 zeigt einen Zentralrechner 1, Speicher 2, 3 und
7, eine Datenleitung 4, einen programmierbaren Lese
speicher 5 und eine Schnittstelle 6. Der Zentralrechner
1, die Speicher 2, 3 und 7, die Datenleitung 4 und die
Schnittstelle 6 bilden einen Schreiber für einen pro
grammierbaren Lesespeicher.
Die Schnittstelle 6 schreibt eine zweite Schreibanwei
sung in den Speicher 7 und wird beispielsweise von
einer Anschlußeinheit an einen Lesespeicher, einem
GPIB, einer Parallel-Schnittstelle, einem RS-232C oder
von einer integrierten Schaltung (IC) gebildet. Die
zweite Schreibanweisung unterscheidet sich von der
ersten Schreibanweisung. Die zweite Schreibanweisung
schreibt entsprechend einem neuen Algorithmus, der von
dem Gerätehersteller geliefert wird, Daten in den pro
grammierbaren Lesespeicher 5. Der Speicher 7 speichert
die zur Schnittstelle 6 gegebene Schreibanweisung ab.
Im Betrieb liest der Zentralrechner über die Datenlei
tung 4 die zur Schnittstelle 6 gegebene zweite Schreib
anweisung und schreibt diese in den Speicher 7. Dann
gibt der Zentralrechner 1 den Befehl, entsprechend dem
System-Programm in Speicher 2 und der zweiten Schreib
anweisung in Speicher 7 die in Speicher 3 abgelegten
Daten in den programmierbaren Lesespeicher 5 zu schrei
ben. Auf diese Weise werden die Daten entsprechend der
zweiten Schreibanweisung in den programmierbaren Lese
speicher 5 geschrieben.
Die in der vorstehenden Beschreibung, sowie in den
Ansprüchen offenbarten Merkmale der Erfindung können
sowohl einzeln als auch in beliebiger Kombination für
die Verwirklichung der Erfindung in ihren verschiedenen
Ausführungsformen wesentlich sein.
- Bezugszeichenliste
1 Zentralrechner
2 Speicher
3 Speicher
4 Datenleitung
5 Programmierbarer Lesespeicher
6 Schnittstelle
7 Speicher
Claims (2)
- Schreiber für einen programmierbaren Lesespeicher (PROM), der in der Lage ist, das Schreibmittel zu wechseln, gekennzeichnet durch
- a) einen ersten Speicher (2), der das System-Programm und ein erstes Schreibmittel enthält,
- b) einen zweiten Speicher (3) zum Speichern der Da ten, die in den programmierbaren Lesespeicher (5) geschrieben werden sollen,
- c) einen Zentralrechner (1), der entsprechend dem System-Programm den Befehl gibt, die in dem zwei ten Speicher (3) gespeicherten Daten in den pro grammierbaren Lesespeicher (5) zu schreiben,
- d) einen dritten Speicher (7) zum Speichern eines zweiten Schreibmittels und
- e) eine Schnittstelle (6) zum Ablegen des zweiten Schreibmittels in dem dritten Speicher (7),
- wobei besagter Zentralrechner (1) den Befehl gibt, die in dem zweiten Speicher (3) abgelegten Daten mit dem zweiten Schreibmittel in den programmierbaren Lesespei cher (5) zu schreiben.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1985200528U JPS62110797U (de) | 1985-12-25 | 1985-12-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3642142A1 true DE3642142A1 (de) | 1987-07-02 |
DE3642142C2 DE3642142C2 (de) | 1998-01-29 |
Family
ID=16425806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3642142A Expired - Fee Related DE3642142C2 (de) | 1985-12-25 | 1986-12-10 | Gerät zum Beschreiben von programmierbaren Lesespeichern (PROMs) |
Country Status (3)
Country | Link |
---|---|
US (1) | US4783737A (de) |
JP (1) | JPS62110797U (de) |
DE (1) | DE3642142C2 (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0135082B1 (ko) * | 1988-04-28 | 1998-04-20 | 오가 노리오 | 정보 기억방법 및 그 장치 |
JPH0474225A (ja) * | 1990-07-17 | 1992-03-09 | Meisei Electric Co Ltd | システムデータのコピー方法及びコピー用アダプタ |
JPH05307616A (ja) * | 1992-04-30 | 1993-11-19 | Hitachi Ltd | 半導体装置 |
KR100330164B1 (ko) | 1999-04-27 | 2002-03-28 | 윤종용 | 무효 블록들을 가지는 복수의 플래시 메모리들을 동시에 프로그램하는 방법 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4638430A (en) * | 1983-07-15 | 1987-01-20 | United Technologies Corporation | EAROM and EEPROM data storage management |
JPS60177498A (ja) * | 1984-02-23 | 1985-09-11 | Fujitsu Ltd | 半導体記憶装置 |
-
1985
- 1985-12-25 JP JP1985200528U patent/JPS62110797U/ja active Pending
-
1986
- 1986-11-07 US US06/928,507 patent/US4783737A/en not_active Expired - Lifetime
- 1986-12-10 DE DE3642142A patent/DE3642142C2/de not_active Expired - Fee Related
Non-Patent Citations (3)
Title |
---|
"Aufbau eines PROM-Programmers" in: Der Elektroniker, Heft 2, S. 38-40 * |
"E-PROM sets up E-PROM burner" In: Electronics, 10. März 1982, S. 192 * |
"Silicon Support Redefined" In: Electronics, 15. Juli 1985, S. 13 * |
Also Published As
Publication number | Publication date |
---|---|
DE3642142C2 (de) | 1998-01-29 |
JPS62110797U (de) | 1987-07-15 |
US4783737A (en) | 1988-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3906497A1 (de) | Selbstkonfigurierendes speichersystem | |
DE2637054C3 (de) | Steuervorrichtung für einen Pufferspeicher | |
DE4408876A1 (de) | Festwertspeicher, der Daten schreiben kann und Verfahren zum Schreiben/Lesen von Daten dafür | |
DE1901806A1 (de) | Schaltungsanordnung zur Kompensation schadhafter Speicherzellen in Datenspeichern | |
DE2718551B2 (de) | ||
DE4312086C2 (de) | Halbleiterspeichereinrichtung und Betriebsverfahren dafür | |
DE1524773A1 (de) | Verbessertes Adressierungssystem fuer Speichervorrichtungen elektronischer Datenverarbeitungsanlagen | |
DE3545937A1 (de) | Mikroprozessor | |
DE69734910T2 (de) | Verfahren zur Identifizierung eines Peripheriegerätes in einem Halbleitergerät | |
DE4010292A1 (de) | Hochgeschwindigkeitsschreibverfahren zum testen eines ram | |
DE3642142A1 (de) | Schreiber fuer einen programmierbaren lesespeicher (prom), der in der lage ist, das schreibmittel zu wechseln | |
DE19952357A1 (de) | Schreibvorrichtung für eine nicht-flüchtige Halbleiter-Speichervorrichtung | |
DE10105627A1 (de) | Mehrfachanschlussspeichereinrichtung | |
DE3931389C2 (de) | Vorrichtung zur Erfassung der Koinzidenz von in einer Pufferspeichersteuerung abgespeicherten Operanden | |
DE2235883A1 (de) | Datenverarbeitungseinrichtung | |
DE4018969C2 (de) | ||
DE3016738C2 (de) | Verfahren zur Übertragung eines Bitmusterfeldes in einen Speicher und Schaltungsanordnung zur Ausübung des Verfahrens | |
DE19537905C2 (de) | Speicherzugriffsvorrichtung und -verfahren | |
DE4124414C2 (de) | Unterbrechungsanordnung | |
DE10137332B4 (de) | Verfahren und Anordnung zur Ausgabe von Fehlerinformationen aus Halbleitereinrichtungen | |
DE2621399A1 (de) | Speichereinrichtung | |
DE4335604A1 (de) | Speicher-Prüfschaltung | |
DE4114545C2 (de) | Schaltungsanordnung für einen Mikrocomputer | |
EP0601392A2 (de) | Verfahren zum Testen des Übersprechverhaltens von digitalen Speichern | |
DE4440789B4 (de) | Slave-Einheit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: G11C 16/06 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |