WO1998049622A1 - Chipkarte mit speicherzugriffsmaximierung und protokollierung - Google Patents

Chipkarte mit speicherzugriffsmaximierung und protokollierung Download PDF

Info

Publication number
WO1998049622A1
WO1998049622A1 PCT/DE1998/001085 DE9801085W WO9849622A1 WO 1998049622 A1 WO1998049622 A1 WO 1998049622A1 DE 9801085 W DE9801085 W DE 9801085W WO 9849622 A1 WO9849622 A1 WO 9849622A1
Authority
WO
WIPO (PCT)
Prior art keywords
memory
characteristic
accesses
value
write
Prior art date
Application number
PCT/DE1998/001085
Other languages
English (en)
French (fr)
Inventor
Markus Weinländer
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Publication of WO1998049622A1 publication Critical patent/WO1998049622A1/de

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles

Definitions

  • Chip cards often have a non-volatile memory, the memory cells of which only allow a maximum possible number of write memory accesses.
  • Such memories are, for example, non-volatile EEPROM memory elements. These currently allow about a hundred thousand storing, i.e. content-changing accesses per memory address. At a
  • Figure 1 shows an example of a known, so-called 'ring buffer-like memory area' PS '.
  • This has similarly structured data fields F1 'to Fn', each of which allows a maximum possible number of write memory accesses.
  • a data record to be written is first stored in the first data field F1 'during a first write memory access.
  • the data record is stored in the second and in the case of further write memory accesses in the following data fields F2 'to Fn'.
  • the first, the second and the subsequent data fields Fl '.. Fn' are described one after the other.
  • a memory element X ' serves as a pointer zl' ..
  • the memory element X ' which serves as a pointer element to indicate the data field to be described next, is generally a non-volatile memory element with a maximum permissible number of write memory accesses. If the 'service life' of the memory element X 'is exceeded, it is no longer ensured that the stored pointer value zl' .. zn 'is safely retained by the memory cell.
  • FIG. 2 Another known memory PS '' is shown by way of example in FIG. 2, which is in the form of a so-called 'multi-write memory area'.
  • a memory element X '' serves as a pointer or index for the data fields Fl '' ..Fn ''. This is shown in FIG. 2 by way of example by the arrows provided with the reference numerals zl ′′ to zn ′′.
  • write memory accesses access a certain data field until the maximum number of accesses has been reached. Only then is the pointer value zl '' .. zn '' of the memory element X '' set to the following data field F2 '' .. Fn ''. Is the last
  • the memory PS '' can thus be executed n times the maximum number of write memory accesses with respect to a single data field Fl '' .. Fn ''.
  • the object of the invention is to provide a chip card with a memory which allows only a limited, maximum number of memory accesses which change the memory content and which allows the maximum number of write memory accesses to the memory to be used and the previous memory accesses to be logged.
  • Memory area are executable. According to the invention, the logging depth n-1 of previous write memory accesses is logged at the same time.
  • the invention is therefore advantageously suitable for chip card applications which have a large number of writing memory Accesses and a log of previous, write memory access should have.
  • FIG. 3 shows a schematic illustration of a chip card constructed according to the invention
  • FIG. 4a shows a structure of the memory designed according to an embodiment of the invention with memory areas and characteristic maps and characteristic values assigned to them,
  • FIG. 4b shows the structure of the memory shown in FIG. 4a, the change in the characteristic values being shown which are caused by a write memory access
  • FIG. 3 shows a chip card CK constructed according to the invention with a main memory S.
  • the main memory S has at least one non-volatile memory PS, the memory cells FlL.Fnm of which allow a maximum number of write memory accesses. Memory accesses are closed under write memory accesses understand which change the data content of memory cells FlL.Fnm, such as write and delete access.
  • So-called EEPROM memory modules serve as non-volatile memory PS.
  • the chip card CK has a program execution unit P. This includes, for example, a microprocessor, input / output interfaces, an address register and a program counter, and possibly other volatile and / or non-volatile memories, in particular so-called RAM and / or ROM memory modules.
  • FIGS. 4a and 4b each show an example of a structure of the non-volatile memory PS designed according to the invention.
  • This has at least memory areas FL.Fn, to which a map zL.zn is assigned according to the invention.
  • the memory areas FL.Fn are composed in particular of memory cells FlL.Fnm of the non-volatile memory PS.
  • the memory areas FL.Fn each have m memory cells FlL.Flm to FnL.Fnm.
  • the memory areas FL.Fn preferably have the same arbitrary size.
  • the non-volatile memory PS can be present on the chip card CK in the form of a single memory module or else distributed over several memory modules.
  • the characteristic diagrams zl .. zn shown in FIGS. 4a and 4b each have a characteristic value i..i + (nl) ⁇ or i + l ⁇ ..i + n ⁇ .
  • the size of the characteristic values i..i + (nl) ⁇ or i + l ⁇ ..i + n ⁇ is a measure of the time sequence F with which write memory accesses to the respectively assigned memory areas Fl .. Fn have been made.
  • the program execution unit P of the chip card CK accesses the memory area F2 or F3 which has been described as the oldest in the event of a write memory access to the memory PS.
  • the oldest described memory area F2 or F3 is determined by evaluating the characteristic values i..i + (nl) ⁇ or i + l ⁇ .. i + n ⁇ . Because of According to the invention, the program execution unit P changes the characteristic value i or i + i ⁇ of the map z2 or z3 assigned to it such that the assigned memory area F2 or F3 is recognized by the program execution unit P as the most recent one described.
  • the characteristic values i .. i + (nl) ⁇ or i + l ⁇ ..i + n ⁇ of the characteristic diagrams zL.zn form an ascending or descending sequence X.
  • a write memory access to the memory PS is changed by the program execution unit P according to the invention, the corresponding characteristic value i by increasing or decreasing such that it increases or decreases in the ascending or descending sequence X of the characteristic values i..i + n ⁇ has the lowest value.
  • the characteristic value is preferably set to a minimum value. This can be the case, for example, if a memory byte is used as the map zl .. zn and its maximum value of 255 decimal is exceeded. Then there is, for example, a reset to a minimum value of decimal 0.
  • the characteristic value can be set to a maximum value when the characteristic values are lowered when the value falls below a minimum value.
  • the number n of memory areas FL.Fn of chip card CK can in particular be matched to the maximum possible number of accesses to a memory area FL.Fn that change the memory content or to the length of the necessary logging steps.
  • the number of logging steps corresponds to the number n of memory rich FL.Fn.
  • the maximum total number of possible write memory accesses to the memory PS of the chip card CK corresponds to the product of the number n of the memory areas FL.Fn and the maximum number of write memory accesses, which each allow a memory area FL.Fn of the memory PS.
  • FIGS. 4a and 4b describes how memory accesses writing to the chip card CK according to the invention are directed by rotation to the corresponding memory areas FL.Fn of the memory PS.
  • the memory PS thus forms in particular a ring buffer-like memory, which is also referred to as a so-called 'cyclic file'.
  • FIGS. 4a and 4b by the arrows s.
  • the characteristic fields z1 in FIG. 4a or z2 in FIG. 4b with the largest characteristic value i + (n-1) ⁇ or i + n ⁇ are recognized here by the program execution unit P as the most recently described ones.
  • the characteristic diagram zl has the largest characteristic value i + (nl) ⁇ , the characteristic diagram z2 the smallest characteristic value i.
  • the memory area F1 assigned to the characteristic map z1 and colored gray in the example in FIG. 4a thus contains the most current, ie most recent, data contents, while the memory area F2 assigned to the characteristic map z2 contains the oldest data contents.
  • the characteristic diagrams z3..zn or the memory areas F3..Fn which are located between them with respect to the sequence X or the temporal sequence F contain data contents which are stored in the chronological sequence between the most recent and oldest write memory access in the memory PS were. This causes logging according to the invention.
  • the program execution unit P of the chip card CK determines the chronological sequence F of the write memory accesses to the memory areas FL .Fn by evaluating the characteristic maps zL.zn.
  • a write memory access for example a write access, to the memory PS of the chip card CK takes place according to the invention to the memory area which was described as the oldest. In the example in FIG. 4a, this is the memory area F2, since the characteristic map z2 assigned to it has the smallest characteristic value i compared to the other characteristic values.
  • the characteristic value i of the characteristic diagram z2 is now increased according to the invention, as shown in FIG. 4b. While in the example of FIG. 4a the largest characteristic value was present in the map zl in the amount of i + (n-l) ⁇ , in FIG. 4b the largest characteristic value in the amount of i + n ⁇ was now available in the map z2. In the example of FIG.
  • the program execution unit P thus recognizes the gray-colored memory area F2 assigned to the map z2 as the most recent one described. In the event of a further write access to the memory, the map z3 having the smallest characteristic value i + l ⁇ and the memory area F3 assigned to it would be accessed.

Abstract

Chipkarte (CK) weist eine Programmausführungseinheit (P) und einen nichtflüchtigen Speicher (PS) auf, dessen Speicherzellen (F11..Fnm) eine maximale Anzahl von schreibenden Speicherzugriffen zulassen. Dabei weist der Speicher (PS) zumindest Speicherbereiche (F1..Fn) auf, denen jeweils ein Kennfeld (z1..zn) zugeordnet ist. Die Kennfelder weisen jeweils einen Kennwert (X, i..i+(n-1)Δ) auf, wobei die Größe der Kennwerte ein Maß für die zeitliche Abfolge (F) ist, mit der schreibende Speicherzugriffe auf die jeweils zugeordneten Speicherbereiche (F1..Fn) erfolgt sind. Des weiteren wird bei einem schreibenden Zugriff auf den Speicher (PS) durch Auswertung der Kennwerte zunächst der Speicherbereich (F2) bestimmt, welcher als ältester beschrieben wurde und dann auf diesen zugegriffen. Dabei wird der Kennwert (i) des diesem zugeordneten Kennfelds (z2) derartig verändert, daß der zugeordnete Speicherbereich (F2) als jüngster beschriebener erkannt wird. Vorteilhaft ist es, daß entsprechend der Anzahl n der verwendeten Speicherbereiche das n-fache der maximalen Anzahl schreibender Speicherzugriffe bezüglich eines einzelnen Speicherbereichs ausführbar sind. Gleichzeitig liegt dabei eine Protokollierung vorangegangener schreibender Speicherzugriffe vor.

Description

Beschreibung
Chipkarte mit Speicherzugriffsmaximierung und Protokollierung
Chipkarten weisen häufig einen nichtflüchtigen Speicher auf, dessen Speicherzellen nur eine maximal mögliche Anzahl von schreibenden Speicherzugriffen zulassen. Derartige Speicher sind beispielsweise nichtflüchtige EEPROM-Speicherelemente . Diese erlauben derzeit etwa hunderttausend speichernde, d.h. inhaltsverändernde Zugriffe pro Speicheradresse. Bei einem
Versuch, über die Maximalanzahl hinausgehende speichernde Zugriffe auszuführen, ist nicht mehr sichergestellt, daß die entsprechende Speicheradresse den neuen Speicherwert dauerhaft beibehält oder diesen überhaupt annimmt.
Bei Chipkartenanwendungen, welche eine hohe Anzahl von speichernden Zugriffen ermöglichen sollen, liegen deshalb Datenfelder, welche sehr häufig verändert werden müssen, beispielsweise in Form eines 'ringpufferartigen Speicherbereichs oder eines 'multischreibfähigen Speicherbereichs' vor.
Figur 1 zeigt beispielhaft einen bekannten, sogenannten 'ringpufferartigen Speicherbereich' PS'. Dieser weist gleichartig strukturierte Datenfelder Fl' bis Fn' auf, welche je- weils eine maximal mögliche Anzahl von schreibenden Speicherzugriffen zulassen. Ein zu schreibender Datensatz wird bei einem ersten schreibenden Speicherzugriff zunächst in dem ersten Datenfeld Fl' abgespeichert. Bei einem weiteren schreibenden Speicherzugriff wird der Datensatz im zweiten und bei weiteren schreibenden Speicherzugriffen in den folgenden Datenfeldern F2 ' bis Fn' abgespeichert. Danach werden nacheinander wieder das erste, das zweite und die nachfolgenden Datenfelder Fl'..Fn' beschrieben. Ein Speicherelement X' dient dabei als Zeiger zl'..zn', der auf das aktuell zu beschrei- bende Datenfeld Fl ' , F2 ' .. oder Fn' zeigt. Ist das Speicherelement X' mit dem Zeiger zn' bei dem Datenfeld Fn' angekom- men, folgt als nächstes wieder das erste Datenfeld Fl ' mit dem Zeiger zn' . Durch die in der Figur 1 durch den Pfeil s' angedeutete rotierende Abspeicherung in den Datenfeldern Fl'..Fn' liegt gleichzeitig eine Protokollierung der vorange- gangenen schreibenden Speicherzugriffe vor, da die Datenfelder Fl' ..Fn' der Anzahl n neben dem aktuellen Datensatz noch die vorangegangen Datenfelder der Anzahl n-1 aufweisen. Eine Protokollierung ist beispielsweise bei Chipkarten erwünscht, welche Verwendung im elektronischen Geldtransfer finden und bei denen eine Protokollierung der letzten Buchungsvorgänge oder vorangegangener Verschlüsselungswerte erfolgen muß.
Nachteilig ist es, daß das Speicherelement X', welches als Zeigerelement dazu dient, das als nächstes zu beschreibende Datenfeld anzugeben, in der Regel ein nichtflüchtiges Speicherelement mit einer maximal zulässigen Anzahl von schreibenden Speicherzugriffen ist. Wird die 'Lebensdauer' des Speicherelements X' überschritten, so ist nicht mehr sichergestellt, daß der abgespeicherte Zeigerwert zl'..zn' von der Speicherzelle sicher beibehalten wird.
Besonders nachteilig ist es, daß bei Erreichen der maximal zulässigen Anzahl von schreibenden Speicherzugriffen auf das Speicherelement X' demgegenüber auf die Datenfelder Fl' bis Fn' entsprechend der Anzahl von n Datenfeldern Fl' ..Fn' erst das l/n- fache der maximal möglichen schreibenden Speicherzugriffe erreicht ist. Die 'Lebensdauer' der Datenfelder Fl'..Fn' wird somit nicht voll ausgenutzt.
In der Figur 2 ist beispielhaft ein weiterer, bekannter Speicher PS'' dargestellt, der in Form eines sogenannten 'multi- schreibfähigen Speicherbereichs' vorliegt. Dabei dient ein Speicherelement X' ' als Zeiger bzw. Index für die Datenfelder Fl' ' ..Fn' ' . Dies ist in der Figur 2 beispielhaft durch die mit den Bezugszeichen zl'' bis zn' ' versehenen Pfeile dargestellt. Im Unterschied zu der in der Figur 1 dargestellten Zugriffsweise, wird dabei von schreibenden Speicherzugriffen solange auf ein bestimmtes Datenfeld zugegriffen, bis für dieses die maximale Zugriffsanzahl erreicht ist . Dann erst wird der Zeigerwert zl''..zn'' des Speicherelements X'' auf das folgende Datenfeld F2''..Fn'' gesetzt. Ist der letzte
Zeigerwert zn' ' des Speicherelements X' ' erreicht und die maximale Zugriffsanzahl des Datenfelds Fn' ' ausgeschöpft, so können keine weiteren speichernden Zugriffe mehr ausgeführt werden. Insgesamt können somit auf den Speicher PS'' das n- fache der maximalen Anzahl schreibender Speicherzugriffe bezüglich eines einzelnen Datenfelds Fl''..Fn'' ausgeführt werden.
Nachteilig ist es, daß keine gleichzeitige Protokollierung vorangegangener schreibender Speicherzugriffe erfolgen kann.
Aufgabe der Erfindung ist es, eine Chipkarte mit einem nur eine begrenzte, maximale Anzahl von den Speicherinhalt verändernden Speicherzugriffen zulassenden Speicher anzugeben, welche die Ausnutzung der maximalen Anzahl schreibender Speicherzugriffe auf den Speicher und eine Protokollierung der vorangegangenen Speicherzugriffe ermöglicht.
Die Aufgabe wird gelöst mit der im Anspruch 1 angegebenen er- findungsgemäßen Chipkarte und dem im Anspruch 3 angegebenen erfindungsgemäßen Verfahren zum Betrieb der Chipkarte.
Vorteilhaft ist es, daß entsprechend der Anzahl n der verwendeten Speicherbereiche das n-fache der maximal möglichen An- zahl schreibender Speicherzugriffe bezüglich eines einzelnen
Speicherbereichs ausführbar sind. Gemäß der Erfindung erfolgt dabei gleichzeitig eine Protokollierung der Protokollie- rungstiefe n-1 vorangegangener schreibender Speicherzugriffe.
Die Erfindung ist somit vorteilhaft für Chipkartenanwendungen geeignet, welche eine hohe Anzahl von schreibenden Speicher- Zugriffen und eine Protokollierung vorangegangener, schreibender Speicherzugriffe aufweisen sollen.
Weitere vorteilhafte Ausfuhrungsformen der Erfindung sind in den entsprechenden Unteransprüchen angegeben.
Die Erfindung wird desweiteren anhand der in den nachfolgend kurz angeführten und oben bereits zum Teil beschriebenen Figuren dargestellten Ausführungsbeispiele weiter erläutert. Dabei zeigt beispielhaft:
FIG 1 einen bekannten Aufbau eines Speichers, welcher in
Form eines sogenannten 'ringpufferartigen Speicherbereichs' vorliegt und eine Protokollierung vorangegan- gener, schreibender Speicherzugriffe aufweist, und
FIG 2 einen bekannten Aufbau eines Speichers, welcher in
Form eines sogenannten 'multischreibfähigen Speicherbereichs' ohne Protokollierungsmöglichkeit vorliegt.
FIG 3 eine schematische Darstellung einer gemäß der Erfin- düng aufgebauten Chipkarte,
FIG 4a einen gemäß einer Ausfuhrungsform der Erfindung gestalteten Aufbau des Speichers mit Speicherbereichen und diesen zugeordneten Kennfeldern und Kennwerten,
FIG 4b den in der FIG 4a dargestellten Aufbau des Speichers, wobei die Änderung der Kennwerte dargestellt ist, welche durch einen schreibenden Speicherzugriff bewirkt werden,
In der Figur 3 ist eine gemäß der Erfindung aufgebaute Chip- karte CK mit einem Hauptspeicher S dargestellt. Der Hauptspeicher S weist dabei zumindest einen nichtfluchtigen Speicher PS auf, dessen Speicherzellen FlL.Fnm eine maximale Anzahl von schreibenden Speicherzugriffen ermöglichen. Unter schreibenden Speicherzugriffen sind dabei Speicherzugriffe zu verstehen, welche den Dateninhalt von Speicherzellen FlL.Fnm verändern, wie beispielsweise Schreib- und Löschzugriffe. Als nichtflüchtiger Speicher PS dienen beispielsweise sogenannte EEPROM-Speicherbausteine . Des weiteren weist die Chipkarte CK eine Programmausführungseinheit P auf. Diese umfaßt beispielsweise einen Mikroprozessor, Ein-/Ausgabeschnittstellen, ein Adreßregister und einen Programmzähler, sowie möglicherweise weitere flüchtige und/oder nichtflüchtige Speicher, insbesondere sogenannte RAM- und/oder ROM-Speicherbausteine.
In den Figuren 4a und 4b ist jeweils beispielhaft ein gemäß der Erfindung gestalteter Aufbau des nichtflüchtigen Speichers PS dargestellt. Dieser weist zumindest Speicherbereiche FL.Fn auf, denen gemäß der Erfindung jeweils ein Kennfeld zL.zn zugeordnet ist. Die Speicherbereiche FL.Fn setzten sich dabei insbesondere aus Speicherzellen FlL.Fnm des nichtfluchtigen Speichers PS zusammen. Im Beispiel der Figuren 4a und 4b weisen die Speicherbereiche FL.Fn jeweils m Speicherzellen FlL.Flm bis FnL.Fnm auf. Vorzugsweise weisen die Speicherbereiche FL.Fn dabei die gleiche, beliebige Größe auf. Der nichtflüchtige Speicher PS kann in Form eines einzigen Speicherbausteins oder auch auf mehrere Speicherbausteine verteilt auf der Chipkarte CK vorliegen.
Des weiteren weisen die in den Figuren 4a und 4b dargestellten Kennfelder zl.. zn jeweils einen Kennwert i..i+(n-l)Δ bzw. i+lΔ..i+nΔ auf. Die Größe der Kennwerte i..i+(n-l)Δ bzw. i+lΔ..i+nΔ ist dabei ein Maß für die zeitliche Abfolge F, mit der schreibende Speicherzugriffe auf die jeweils zugeord- neten Speicherbereiche Fl .. Fn erfolgt sind. Gemäß der Erfindung greift die Programmausführungseinheit P der Chipkarte CK bei einem schreibenden Speicherzugriff auf den Speicher PS auf denjenigen Speicherbereich F2 bzw. F3 zu, welcher als ältester beschrieben wurde. Die Bestimmung des ältest beschrie- benen Speicherbereichs F2 bzw. F3 wird durch die Auswertung der Kennwerte i..i+(n-l)Δ bzw. i+lΔ .. i+nΔ bewirkt. Des wei- teren wird gemäß der Erfindung durch die Programmausfuhrungs- einheit P der Kennwert i bzw. i+iΔ des diesem zugeordneten Kennfelds z2 bzw. z3 derartig verändert, daß der zugeordnete Speicherbereich F2 bzw. F3 von der Programmausfuhrungseinheit P als jüngster beschriebener erkannt wird.
In einer bevorzugten und in den Figuren 4a und 4b dargestellten Ausfuhrungsform der Erfindung bilden die Kennwerte i .. i+ (n-l)Δ bzw. i+lΔ..i+nΔ der Kennfelder zL.zn eine auf- bzw. absteigende Folge X. Bei einem schreibenden Speicherzugriff auf den Speicher PS wird durch die Programmausfuhrungs- einheit P erfindungsgemäß der entsprechende Kennwert i durch Erhöhung bzw. Erniedrigung derartig verändert, daß dieser in der auf- bzw. absteigenden Folge X der Kennwerte i..i+nΔ den höchsten bzw. niedrigsten Wert aufweist. Insbesondere wird dabei zur Erhöhung bzw. Erniedrigung eines Kennwerts eine Konstante nΔ addiert bzw. subtrahiert. Die Konstante nΔ weist beispielsweise mit einem Δ=l den Wert nΔ=n auf.
Wird bei der Erhöhung eines Kennwerts ein Maximalwert überschritten, so wird der Kennwert vorzugsweise auf einen Minimalwert gesetzt. Dies kann beispielsweise der Fall sein, wenn als Kennfeld zl.. zn ein Speicher-Byte verwendet und dessen Maximalwert von dezimal 255 überschritten wird. Es erfolgt dann beispielsweise das Rücksetzen auf einen Minimalwert von dezimal 0. Entsprechend umgekehrt kann bei einer anderen vorteilhaften Ausfuhrungsform der Erfindung bei der Erniedrigung von Kennwerten bei Unterschreitung eines Minimalwerts der Kennwert auf einen Maximalwert gesetzt werden.
Die Anzahl n der Speicherbereiche FL.Fn der Chipkarte CK kann insbesondere auf die maximal mögliche Anzahl von den speicherinhalt verändernden Zugriffen auf einen Speicherbereich FL.Fn oder auf die Länge der notwendigen Protokollie- rungsschritte abgestimmt werden. Die Anzahl der Protokollie- rungsschritte entspricht dabei der Anzahl n der Speicherbe- reiche FL.Fn. Die maximale Gesamtanzahl möglicher schreibender Speicherzugriffe auf den Speicher PS der Chipkarte CK entspricht dabei dem Produkt aus der Anzahl n der Speicherbereiche FL.Fn und der maximalen Anzahl schreibender Speicher- Zugriffe, welche jeweils ein Speicherbereich FL.Fn des Speichers PS zuläßt .
Im Folgenden wird an dem in den Figuren 4a und 4b dargestellten Beispiel beschrieben, wie bei der Chipkarte CK gemäß der Erfindung schreibende Speicherzugriffe durch Rotation auf die entsprechenden Speicherbereiche FL.Fn des Speichers PS geleitet werden. Vorteilhaft werden somit eine maximale Anzahl von den speicherinhalt verändernden Zugriffen auf den Speicher PS ermöglicht und eine gleichzeitige Protokollierung der Speicherzugriffe bewirkt. Der Speichers PS bildet somit insbesondere einen ringpufferartig aufgeteilten Speicher, welcher auch als sogenanntes 'Cyclic File' bezeichnet wird. Dies ist in den Figuren 4a und 4b beispielhaft durch die Pfeile s dargestellt. Die Kennfelder zl in Figur 4a bzw. z2 in Figur 4b mit dem größten Kennwert i+(n-l)Δ bzw. i+nΔ werden hier von der Programmausführungseinheit P als die jeweils jüngst beschriebenen erkannt .
Im Beispiel der Figur 4a weist das Kennfeld zl den größten Kennwert i+(n-l)Δ, das Kennfeld z2 den kleinsten Kennwert i auf. Der dem Kennfeld zl zugeordnete und im Beispiel der Figur 4a grau gefärbte Speicherbereich Fl enthält somit die aktuellsten, d.h. jüngsten Dateninhalte, während der Kennfeld z2 zugeordnete Speicherbereich F2 die ältesten Dateninhalte enthält. Die bezüglich der Folge X bzw. der zeitlichen Abfolge F dazwischen liegenden Kennfelder z3..zn bzw. der diesen zugeordneten Speicherbereichen F3..Fn enthalten gemäß der Erfindung Dateninhalte, welche in der zeitlichen Abfolge zwischen dem jüngsten und ältesten schreibenden Speicherzugriff im Speicher PS abgespeichert wurden. Dadurch wird gemäß der Erfindung eine Protokollierung bewirkt. Des weiteren sind insbesondere auch andere Zuordnungsalgorithmen zur Zuordnung von Kennwerten zu den Kennfeldern zl..zn anwendbar. Die Programmausführungseinheit P der Chipkarte CK bestimmt dabei mittels Auswertung der Kennfelder zL.zn die zeitliche Abfol- ge F der schreibenden Speicherzugriffe auf die Speicherbereiche FL .Fn.
Ein auf den Speicher PS der Chipkarte CK erfolgender schreibender Speicherzugriff, beispielsweise ein Schreibzugriff, erfolgt gemäß der Erfindung auf den Speicherbereich, welcher als ältester beschrieben wurde. Im Beispiel der Figur 4a ist dies der Speicherbereich F2 , da das diesem zugeordnete Kennfeld z2 den gegenüber den anderen Kennwerten kleinsten Kennwert i aufweist. Bei einem Schreibzugriff wird nun erfin- dungsgemäß der Kennwert i des Kennfelds z2 erhöht, wie in der Figur 4b dargestellt ist. Während im Beispiel der Figur 4a der größte Kennwert in Höhe von i+(n-l)Δ im Kennfeld zl vorlag, liegt in der Figur 4b der größte Kennwert in Höhe von i+nΔ nun im Kennfeld z2 vor. Im Beispiel der Figur 4b erkennt die Programmausführungseinheit P somit den dem Kennfeld z2 zugeordneten und grau gefärbten Speicherbereich F2 als den jüngsten beschriebenen. Bei einem weiteren schreibenden Speicherzugriff würde nun auf das den kleinsten Kennwert i+lΔ aufweisende Kennfeld z3 und den diesem zugeordneten Speicher- bereich F3 zugegriffen werden.

Claims

Patentansprüche
1. Chipkarte (CK) mit einer Programmausführungseinheit (P) und einem nichtflüchtigen Speicher (PS) , dessen Speicherzel- len (FlL.Fnm) eine maximale Anzahl von schreibenden Speicherzugriffen zuläßt, wobei
a) der nichtflüchtige Speicher (PS) zumindest Speicherbereiche (FL.Fn) aufweist, denen jeweils ein Kennfeld (zL.zn) zugeordnet ist,
b) die Kennfelder (zL.zn) jeweils einen Kennwert (X, i .. i+ (n-l)Δ) aufweisen, wobei die Größe der Kennwerte (i .. i+ (n-l)Δ) ein Maß für die zeitliche Abfolge (F) ist, mit der schreibende Speicherzugriffe auf die jeweils zugeordneten Speicherbereiche (FL.Fn) erfolgt sind, und
c) die Programmausführungseinheit (P) bei einem schreibenden Zugriff auf den nichtflüchtigen Speicher (PS)
cl) durch Auswertung der Kennwerte (X, i..i+(n-l)Δ) den Speicherbereich (F2) bestimmt, welcher als ältester beschriebenen wurde, und auf diesen zugreift, und
c2) den Kennwert (i) des diesem zugeordneten Kennfelds
(z2) derartig verändert, daß der zugeordnete Speicherbereich (F2) von der Programmausfuhrungseinheit (P) als jüngster beschriebener erkannt wird.
2. Chipkarte (CK) nach Anspruch 1, wobei der nichtflüchtige Speicher (PS) in Form wenigstens eines EEPROM-Speicherbausteins vorliegt.
3. Verfahren zum Betrieb einer Chipkarte (CK) nach einem der vorangegangenen Ansprüche, wobei
a) die Kennwerte (i .. i+ (n-l)Δ) der Kennfelder (zL.zn) eine auf- bzw. absteigende Folge (X) bilden, und b) die Programmausführungseinheit (P) bei einem schreibenden Speicherzugriff auf den nichtflüchtigen Speicher (PS) den entsprechenden Kennwert (i) durch Erhöhung bzw. Erniedrigung derartig verändert, daß dieser in der auf- bzw. absteigenden Folge (X) der Kennwerte (i..i+nΔ) den höchsten bzw. niedrigsten Wert (i+nΔ) aufweist.
4. Verfahren nach Anspruch 3, wobei zur Erhöhung bzw. Erniedrigung eines Kennwerts (i+lΔ) eine Konstante (nΔ) addiert bzw. subtrahiert wird.
5. Verfahren nach Anspruch 4, wobei die Konstante (nΔ) der Anzahl der Speicherbereiche (FL.Fn) entspricht.
6. Verfahren nach einem der Ansprüche 3 bis 5, wobei Kennwerte (i .. i+nΔ) , welche bei einer Erhöhung einen Maximalwert überschreiten auf einen Minimalwert gesetzt werden.
7. Verfahren nach einem der Ansprüche 3 bis 5, wobei Kennwer- te (i..i+nΔ), welche bei einer Erniedrigung einen Minimalwert unterschreiten auf einen Maximalwert gesetzt werden.
PCT/DE1998/001085 1997-04-30 1998-04-17 Chipkarte mit speicherzugriffsmaximierung und protokollierung WO1998049622A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE1997118479 DE19718479C1 (de) 1997-04-30 1997-04-30 Chipkarte mit Speicherzugriffsmaximierung und Protokollierung
DE19718479.0 1997-04-30

Publications (1)

Publication Number Publication Date
WO1998049622A1 true WO1998049622A1 (de) 1998-11-05

Family

ID=7828354

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1998/001085 WO1998049622A1 (de) 1997-04-30 1998-04-17 Chipkarte mit speicherzugriffsmaximierung und protokollierung

Country Status (2)

Country Link
DE (1) DE19718479C1 (de)
WO (1) WO1998049622A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10129417A1 (de) * 2001-06-19 2003-01-09 Infineon Technologies Ag Verfahren zum Bearbeiten eines Speicherplatzes in einem Speicher einer Chipkarte
US20030204857A1 (en) * 2002-04-29 2003-10-30 Dinwiddie Aaron Hal Pre-power -failure storage of television parameters in nonvolatile memory
EP1713085A1 (de) * 2002-10-28 2006-10-18 SanDisk Corporation Automatischer Abnutzungsausgleich in nichtflüchtigen Speichersystemen
EP1556868B1 (de) 2002-10-28 2007-09-05 SanDisk Corporation Automatischer abnutzungsausgleich in einem nicht-flüchtigen speichersystem
DE102004037785A1 (de) * 2004-08-03 2006-03-16 Endress + Hauser Gmbh + Co. Kg Feldgerät für die Automatisierungstechnik
DE102009004291A1 (de) * 2009-01-10 2010-07-15 Austria Card Gmbh Chipkarte mit Austauschindikation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0340981A2 (de) * 1988-04-28 1989-11-08 Sony Corporation Verfahren und Anordnung zur Speicherung von Daten
GB2243230A (en) * 1990-02-27 1991-10-23 Nec Corp Method and system for storing data in a memory
FR2665791A1 (fr) * 1990-08-13 1992-02-14 Mazingue Didier Procede de mise a jour d'une memoire eeprom.

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05151097A (ja) * 1991-11-28 1993-06-18 Fujitsu Ltd 書換回数制限型メモリのデータ管理方式
FR2689263A1 (fr) * 1992-03-25 1993-10-01 Trt Telecom Radio Electr Dispositif comportant des moyens pour valider des données inscrites dans une mémoire.

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0340981A2 (de) * 1988-04-28 1989-11-08 Sony Corporation Verfahren und Anordnung zur Speicherung von Daten
GB2243230A (en) * 1990-02-27 1991-10-23 Nec Corp Method and system for storing data in a memory
FR2665791A1 (fr) * 1990-08-13 1992-02-14 Mazingue Didier Procede de mise a jour d'une memoire eeprom.

Also Published As

Publication number Publication date
DE19718479C1 (de) 1998-09-24

Similar Documents

Publication Publication Date Title
DE2431379B2 (de) Datenverarbeitungseinrichtung
DE2302074A1 (de) Speicherschutzanordnung in einem multiprozessorsystem
DE3015875A1 (de) Speicherzugriffssystem und verfahren fuer einen zugriff zu einem digitalen speichersystem
DE1499182B2 (de) Datenspeichersystem
DE3327379A1 (de) Einrichtung und verfahren zum umordnen von datensaetzen
DE2758829C2 (de) Datenverarbeitungsanlage mit mehreren Prozessoren
WO2000070620A1 (de) Speicheranordnung mit adressverwürfelung
EP0010570A2 (de) Verfahren und Einrichtung zur selbstadaptiven Zuordnung der Arbeitslast einer Datenverarbeitungsanlage
DE2357654C2 (de) Assoziativspeicher
DE2233193C3 (de) Stapel-Speichersystem
DE2054941C2 (de) Anordnung zur Auswahl von Datensätzen
WO1998049622A1 (de) Chipkarte mit speicherzugriffsmaximierung und protokollierung
DE102018220701A1 (de) Diskretisierung von Zahlenwerten mit adaptiver Genauigkeit
DE2920041C2 (de) Verfahren zum Verifizieren von Signalen, und Anordnung zum Durchführen des Verfahrens
DE2729617B2 (de) Einrichtung zur fortlaufenden Ermittlung eines über eine Meßperiode konstanter Dauer gemittelten Wertes eines Verbrauchs
DE2062164A1 (de) Verfahren zur Erzeugung eines mehr stufigen Index für gespeicherte Daten einheiten
EP2102766A1 (de) Verfahren zum auslesen von daten aus einem speichermedium
DE2343501B2 (de) Steuerschaltung für zumindest eine Rechenanlage mit mehreren für die Durchführung von EuWAusgabe-Programmen bestimmten Registern
DE3149926A1 (de) Programmierbare vergleichsschaltung
WO2001006347A1 (de) Operandenstapelspeicher und verfahren zum betreiben eines operandenstapelspeichers
DE2233164B2 (de) Schaltungsanordnung zur uebertragung von aufeinanderfolgenden bitstellen zwischen zwei registern
EP0748467B1 (de) Selbstprogrammierende schaltungsanordnung
DE2601379C3 (de) Schaltungsanordnung zum Umwandeln virtueller Adressen in reelle Adressen
EP0108261B1 (de) Logikanalysator
DE10128752A1 (de) Verfahren zur Ablage von Daten in einen Speicherbaustein

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CA US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: CA