WO2003067602A1

WO2003067602A1 - Circuit memoire composite et dispositif semi-conducteur comprenant ce circuit

Info

Publication number: WO2003067602A1
Application number: PCT/JP2003/001349
Authority: WO
Inventors: Katsutoshi Moriyama; Hironobu Mori; Hisanobu Tsukazaki
Original assignee: Sony Corporation
Priority date: 2002-02-08
Filing date: 2003-02-07
Publication date: 2003-08-14
Also published as: US7385845B2; US20050077543A1; DE60326545D1; EP1473733A1; CN1643614A; KR100984380B1; KR20040078688A; EP1473733B1; EP1473733A4; JP2003233990A; CN100538874C

Description

,明細書 . 複合記憶回路及び同複合記憶回路を有する半導体装置技術分野

本発明は、揮発性記憶回路と不揮発性記憶回路と並列に接続して構成した複合記憶回路及び同複合記憶回路を有する半導体装置に関するものである。背景技術

従来、パーソナルコンピュータのような汎用性の高い電子計算機では、同電子計算機で作業を行なうべく電子計算機を起動する場合、主電源投入することによつて、電子計算機は予め設定されている起動プログラムを実行し、電子計算機の主記憶装置に起動時に必要なファイルを読み込むことによって使用可能状態とする初期起動作業を行なっている。

すなわち、ハ一ドディスクなどの補助記憶装置に保存された膨大なファイルの中から、起動時に必要なファイルを、電子計算機の主記憶装置であるメインメモリさらにはシステム L S Iチヅプ内のキヤッシュメモリに読み込み、所要の入力を受付可能として初期起動作業を終了する。

この初期起動作業は、電子計算機の処理速度の影響を受けるため、通常、数 1 0秒から数分程度の時間を要している。

また、作業の終了にともなって電子計算機のシャツトダウン操作を行なった場合、電子計算機はすぐに主電源を切断することはなく、作動中のプログラムが存在する場合には同プログラムによる作業を終了させ、プログラムの終了にともなつて同プログラムが使用していたファイルの情報をハードディスクに書き込み、主電源切断を実行してよい状況であることを確認して主電源を切断する稼動停止作業を行なっている。

この稼動停止作業も、電子計算機の処理速度の影響を受けるため、通常、少な 03 01349

2

くとも数秒から数 1 0秒程度の時間を要している。

稼動停止作業は、次回起動時における起動状態を生成しやすくするために行なつているものであり、次回起動時においては必要最小限のプログラムだけを起動させるようにした初期起動状態の特定を行なっているものである。一方、初期起動作業では、前回の稼動停止作業時に特定された次回起動時の初期起動状態情報に基づいて起動処理を行なうことにより、電子計算機の起動を円滑に行なうべく構成している。

ただし、稼動停止作業においては、電子計算機の中央処理装置であるシステム L S Iチヅプ内のレジス夕、ラッチ、フリップフロップ、カウン夕などの各記憶回路に記憶した情報は、次回起動時の初期起動状態情報としては不要であるためハードディスクにフアイルとして保存したりしておらず、そのうえ、レジス夕、ラッチ、フリヅプフ口ヅプ、カウン夕などの各記憶回路は揮発性を有しているため、システム L S Iチップへの給電停止にともなってそれそれに記憶していた情報は消失することとなる。

また、正規のシャットダウン操作ではなく、停電したり、あるいは過ってコンセントから電子計算機のブラグを引抜いたりすることにより、電子計算機の作動中に電力切断が生じると、電子計算機を構成する各装置が即時停止することによりシステムダウンが生じる。

このようなシステムダウンが生じた場合、現状ではシステムダウン発生時点での電子計算機内、特に、システム L S ェチヅプ内のレジス夕、ラッチ、フリヅプフロップ、カウン夕などの揮発性の記憶回路が記憶している情報を保存する手段がないために、システムダウン発生前の電子計算機における作業状況の情報は消失することとなる。

このようなシステムダウンにともなう作業状況情報の消失を抑止するために、電子計算機では定期的に作業に用いているファイルのバックアップファイルを自動生成し、同バックアップファイルをハードディスクに保存しており、システムダウンが発生した場合には、電子計算機の再起動後に最新のバヅクアツプファィルの読み出しを行なうことにより、システムダゥン発生時における作業状態に近い状態に復帰可能としている。

また、システムダウンが生じた場合には、稼動停止作業が実行されないまま電子計算機は停止するため、次回起動時の初期起動状態の特定を行なうことができず、次回起動時の円滑な起動を妨げることとなる。この場合にも、適宜のバックアップフアイル、たとえば前回起動時の初期起動状態情報を利用することにより再起動時を円滑に実行可能としている。

しかしながら、上記のような従来の電子計算機では、主電源の投入後に瞬時に前回の使用状態を再現するィンスタントオン機能、及びシャツトダウン操作後に瞬時に主電源の切断を行なうィンスタントオフ機能を実現することができず、起動時及びシャツトダウン操作時に多大な時間を要するという問題があった。また、停電などによる突然の電源切断の際にも同様に、システム L S Iチヅプ内のレジス夕、ラッチ、フリップフロップ、カウン夕などの記憶回路に記憶した情報は保存されないため、システムダウンにともなう再起動後に、電子計算機を主電源切断直前の状態に完全に復帰させることができないという問題があつた。そこで、システム L S Iチップ内のレジスタ、ラッチ、フリップフロップ、力ゥン夕などの記憶回路を、給電停止の場合にも記憶を保持する不揮発性の記憶回路で構成することにより、上記の問題を解決することは可能ではあるが、レジス夕、ラヅチ、フリップフロップ、カウンタなどを不揮発性の記憶回路で構成した場合、現実問題として、同記憶回路への情報の書き込み、及び同記憶回路からの情報の読み出しなどの動作が揮発性の記憶回路を用いた場合よりも遅く、かつ、揮発性の記憶回路よりも消費電力が大きいため、不揮発性の記憶回路を用いてシステム L S Iチップを構成した場合に、システム L S Iチヅプの性能向上が困難となるという問題があった。

発明の開示 P T/JP03/01349

4

上記の問題点を解決すべく、請求の範囲第 1項記載の発明である複合記憶回路では、記憶回路を揮発性記憶回路と不揮発性記憶回路とを並列に接続して構成し、揮発性記憶回路の記憶情報と同一情報を不揮発性記憶回路に記憶することとしたすなわち、通常の情報の書き込み及び読み出しには揮発性記憶回路を用いる一方で、給電停止状況となって揮発性記憶回路の記憶情報が消失する場合には、揮発性記憶回路の記憶情報と同一情報を不揮発性記憶回路で記憶するものである。従つて、情報の書込動作及び情報の読出動作の速度は高速としたまま、給電停止にも記憶情報を保持し続けることができる。

また、請求の範囲第 2項記載の発明では、揮発性記憶回路への電力供給の低下にともなって、不揮発性記憶回路に揮発性記憶回路の記憶情報を書き込むベく構成した。すなわち、揮発性記憶回路への供給電力が低下することによって、同回路の記憶情報が消失する際に不揮発性記憶回路に揮発性記憶回路の記憶情報を書き込むことにより、記憶情報の消失を防止できる。

また、請求の範囲第 3項記載の発明では、揮発性記憶回路への電力供給の低下にともなって、揮発性記憶回路の記憶情報の変更を禁止すべく構成した。すなわち、揮発性記憶回路への電力供給が低下することにともなつて揮発性記憶回路から電荷の流出が生起されることにより、揮発性記憶回路の記憶情報には変更が生じるため、揮発性記憶回路の記憶情報の変更を禁止すベく構成することにより揮発性記憶回路において正常な情報のみを記憶できる。

また、請求の範囲第 4項記載の発明では、揮発性記憶回路と不揮発性記憶回路の少なくともいずれか一方に、電力備蓄手段を設けた。すなわち、電力備蓄手段を設けておくことにより、揮発性記憶回路あるいは不揮発性記憶回路への供給電力が低下して同回路による記憶情報の保持が困難となつた際に、電力備蓄手段から電力供給を行なうことにより、不揮発性記憶回路に揮発性記憶回路の記憶情報を書き込む前に記憶情報が消失することを防止でき、また、不揮発性記憶回路への供給電力が低下することによって同回路による記憶情報の書込動作が不能となることを防止でき、不揮発性記憶回路への確実な書き込みが行なえる。また、請求の範囲第 5項記載の発明では、停電あるいは電力供給低下後の給電再開時に、不揮発性記憶回路の記憶情報を揮発性記憶回路に戻すベく構成した。すなわち、停電あるいは電力供給低下にともなって一旦記憶が消失した揮発性記憶回路に、給電再開時に不揮発性記憶回路の記憶情報を戻すことにより、その記憶情報を使用する際には、読出動作の速い揮発性記憶回路から記憶情報の読み出しが行なえる。

また、請求の範囲第 6項記載の発明では、不揮発性記憶回路の記憶情報を揮発性記憶回路に戻した後、不揮発性記憶回路への電力供給を抑制すべく構成した。すなわち、揮発性記憶回路に不揮発性記憶回路の記憶情報を戻した後は、不揮発性記憶回路は動作する必要がないので、不揮発性記憶回路への電力供給を抑制することにより消費電力が抑制され、低消費電力化をはかることができる。

また、請求の範囲第 7項記載の発明では、本発明の半導体装置では、上記の複合記憶回路構造を有することに特徴を有するものである。すなわち、複合記憶回路構造を有する半導体装置を用いることにより、インスタントオン及びィンス夕ントオフを実施可能な電子機器あるいは電気機器を容易に構成できる。

図面の簡単な説明

図 1は、本発明に係る複合記憶回路の一例を示した回路図である。 - 図 2は、図 1の回路図の動作を説明するためのタイミングチャートである。図 3は、図 1の回路図の動作を説明するためのタイミングチヤ一トである。発明を実施するための最良の形態

本発明の複合記憶回路は、記憶回路を揮発性記憶回路と不揮発性記憶回路とを並列に接続して構成し、揮発性記憶回路の記憶情報と同一情報を不揮発性記憶回路に記憶する複合記憶回路としたものである。

すなわち、高速での情報の書込動作及び読出動作が可能な一方で、給電停止に P T/JP03/01349

6

ともなって記憶した情報が消失す！)揮発性記憶回路と、その逆で、情報の書込動作及び読出動作は揮発性記憶回路と比較して遅いものの、給電停止の際にも記憶した情報を保持可能な不揮発性記憶回路とを並列に接続し、互いに同一情報を記憶することにより、揮発性記憶回路と不揮発性記憶回路とで 1セットとして、高速での情報の書込動作及び読出動作が可能であって、給電停止の際にも記憶した情報を保持可能な記憶回路を構成することができる。

また、上記の複合記憶回路を半導体基板上に構成して半導体装置を形成した場合には、同半導体装置は電力の供給を停止した際にも動作時の状態を記憶しておくことができ、しかも再度電力を供給した場合には、瞬時に電力供給停止時の状態のまま復帰させることができるので、同半導体装置を用いて電子機器や電気機器を構成した場合、インスタントオン機能を実現できる。

なお、この場合、揮発性記憶回路と不揮発性記憶回路とは必ずしも同一半導体基板上に形成する必要はなく、異なる半導体基板上にそれそれ揮発性記憶回路と不揮発性記憶回路とを構成し、所要の配線により並列接続してもよい。 - また、揮発性記憶回路への電力供給の低下にともなって、不揮発性記憶回路に揮発性記憶回路の記憶情報の書き込みを行なつている。

すなわち、揮発性記憶回路に供給する電力が低下した際には、不揮発性記憶回路に揮発性記憶回路の記憶情報の書き込むことにより、電力供給が停止されても不揮発性記憶回路においては記憶情報が消失することなく、確実に保持することができる。

従って、このような複合記憶回路を半導体基板上に構成して半導体装置を形成した場合には、同半導体装置への電力供給を強制的に停止しても、その電力供給停止時点での半導体装置の作動状態を不揮発性記憶回路に記憶させながら作動を停止することができるため、同半導体装置を用いて電子機器や電気機器を構成した場合には、速やかな電源切断を可能とするインスタントオフ機能を具備させることができる。

しかも、揮発性記憶回路への電力供給の低下にともなって、揮発性記憶回路の JP03/01349

7

記憶情報の変更を禁止した場合には、電力供給の低下にともなって生じる揮発性記憶回路の情報変化を防止することができ、不揮発性記憶回路に正常な情報を記憶できる。

また、揮発性記憶回路と不揮発性記憶回路の少なくともいずれか一方には、電力備蓄手段を設けた場合には、不揮発性記憶回路に揮発性記憶回路の記憶情報を書き込む間、電力備蓄手段から電力供給を受けることにより、揮発性記憶回路の場合には同揮発性記憶回路に記憶された情報が消失することを防止でき、一方、不揮発性記憶回路の場合には同不揮発性記憶回路が書込動作不能となることを防止でき、揮発性記憶回路の記憶情報の不揮発性記憶回路への確実な書き込みを行なうことができる。

また、停電あるいは電力供給低下した後、給電再開時にともなって不揮発性記憶回路の記憶情報を揮発性記憶回路に戻すべく構成した場合、すなわち、不揮発性記憶回路から記憶情報を読み出して揮発性記憶回路に書き込むベく構成した場合には、揮発性記憶回路への給電再開にともなって同回路が記憶保持可能な状態となった際に、すぐに揮発性記憶回路に不揮発性記憶回路の記憶情報を書き込むことにより、情報の利用の際には読み出し速度が高速な揮発性記憶回路を用いることができる。従って、給電停止時点での半導体装置の作動状態を瞬時に再現するインスタントオン機能による起動を、より高速とすることができる。

また、不揮発性記憶回路の記憶情報を揮発性記憶回路に戻した後、不揮発性記憶回路への爾カ供給を抑制すベく構成した場合には、揮発性記憶回路と比較して消費電力の大きい不揮発性記憶回路による電力消費を抑制でき、特に、複合記憶回路を有する半導体装置では低消費電力化することができる。

以下において、図面に基づいて本発明の実施の形態を詳説する。特に次の順番で説明を行なう。

1 ) 複合記憶回路の説明

2 ) 給電停止時における複合記憶回路の動作説明

3 ) 給電再開時における複合記憶回路の動作説明 P T/JP03/01349

8

以下の説明では、不揮発性記憶回路には磁気メモリからなる磁気記.憶回路を用いているが、磁気記憶回路に限定するものではなく、 E E P R O M、 F l a s h メモリ、強誘電体メモリなどを用いて構成した不揮発性記憶回路としてもよい。

1 ) 複合記憶回路の説明

図 1は、本発明の複合記憶回路 1の回路図であり、同複合記憶回路 1は、揮発性記憶回路 2と、不揮発性記憶回路 3とを第 1接続線 4と、第 2接続線 5とによつて並列状態に接続して構成している。

本実施の形態においては、揮発性記憶回路 2及び不揮発性記憶回路 3は半導体基板上に形成しており、揮発性記憶回路 2は、システム L S Iチップに形成したラツチ式記憶回路としている。

揮発性記憶回路 2には他の記憶回路 Lあるいは素子と接続する第 1導線 6 と第 2導線 7を接続しており、第 1導線 6及び第 2導線 7には、それぞれ電源切離信号入力線 8と接続した第 1回路切替スィツチ 9及び第 2回路切替スィツチ 10を設けており、電源切離信号入力線 8からの電源切離信号の入力に基づいて、第 1 回路切替スイッチ 9及び第 2回路切替スイッチ 10での開閉切替を行なうべく構成している。

第 1導線 6と一端を接続する第 1接続線 4は、揮発性記憶回路 2と第 1回路切替スィッチ 9との間において第 1導線 6と接続させており、また、第 2導線 7と —端を接続する第 2接続線 5は、揮発性記憶回路 2と第 2回路切替スィツチ 10 との間において第 2導線 7と接続させている。

また、第 1接続線 4及び第 2接続線 5にも、それぞれ電源切離信号入力線 8と接続した第 3回路切替スィツチ 11及び第 4回路切替スィツチ 12を設けており、電源切離信号入力線 8からの電源切離信号の入力に基づいて、第 3回路切替スィツチ 11及び第 4回路切替スィツチ 12での開閉切替を行なうべく構成している。同第 3回路切替スィツチ 11及び第 4回路切替スィツチ 12は、揮発性記憶回路 2 と不揮発性記憶回路 3との間に設けている。

不揮発性記憶回路 3には、上述したように磁気記憶回路を用いており、「 0」または「 1」の情報を磁気トンネル接合素子 Mを用いて記憶すベく構成している。なお、揮発性記憶回路 2であるラッチ式記憶回路が 2ビッ卜の情報の記憶を行なうため、不揮発性記憶回路 3でも 2ビットの情報の記憶を行なうべく、磁気トンネル接合素子 Mを 2つ設けている。

磁気トンネル接合素子 Mには、同磁気トンネル接合素子 Mからの情報の読み出しを行なう情報読出回路 3aと、磁気トンネル接合素子 Mへの情報の書き込みを行なう情報書込回路 3b とを設けている。情報読出回路 3a及び情報書込回路 3bは、それそれ第 1接続線 4と第 2接続線 5とにより揮発性記憶回路 2と接続している ₍ 情報読出回路 3aには読出開始信号入力線 13を接続しており、同読出開始信号入力線 13に後述する読出開始信号を入力することにより、後述するように、磁気トンネル接合素子 Mから倩報を読み出すべく構成している。

情報書込回路 3bには書込開始信号入力線 14を接続しており、同書込開始信号入力線 14に書込開始信号を入力することにより、後述するように、揮発性記憶回路 2の記憶情報を磁気トンネル接合素子 Mによつて記憶すベく構成している。

また、情報書込回路 3bには電源切離信号入力線 8を接続しており、特に、同電源切離信号入力線 8を、情報書込回路 3bの第 1スィッチトランジスタ 15のゲート端子及び、第 2スィッチトランジスタ 16のゲート端子に接続している。

さらに、揮発性記憶回路 2にも電源切離信号入力線 8を接続しており、特に、同電源切離信号入力線 8を、揮発性記憶回路 2の第 3スィッチトランジスタ 23 のゲ一ト端子に接続している。

2 ) 給電停止時における複合記憶回路の動作説明

図 2に示したタイミングチャートに基づいて、給電停止時における複合記憶回路 1の動作を説明する。給電停止状態となるのは、シャットダウン操作による主電源の切断の場合だけでなく、停電や予期せぬトラブルの場合などがあるが、以下においては一般的な給電停止状態であるシャツトダウン操作による主電源の切断の場合について説明する。給電停止の理由がいずれであっても、給電停止時の動作形態は同じである。図 2 ( a ) は、複合記憶回路 1を有するにシステム L S Iチップの主電源切断に基づく供給電力量に関するタイミング図であり、システム L S ェチップへの供給電力量が所定値以下となったところで、システム L S Iチップのパワーオフ信号発生回路（図示せず）が作動し、図 2 ( b ) に示すようにパワーオフ信号を出力する。

パワーオフ信号に基づいて電源切離信号生成回路（図示せず）が作動し、図 2 ( c ) に示すように電源切離信号を出力する。

電源切離信号は、電源切離信号入力線 8によって第 1回路切替スィッチ 9、第 2回路切替スィッチ 10、第 3回路切替スィッチ 11、第 4回路切替スィッチ 12 に入力する。

そして、第 1回路切替スィツチ 9と第 2回路切替スィツチ 10 とによって、第 1 導線 6及び第 2導線 7の切断を行ない、同第 1導線 6及び第 2導線 Ί介して接続された他の記憶回路や素子から揮発性記憶回路 2を独立させて、揮発性記憶回路 2への情報入力を阻止し、電源切断後に揮発性記憶回路 2の記憶情報に変更が加えられることを禁止している。

すなわち、第 1導線 6及び第 2導線 7を接続したままの場合、揮発性記憶回路 2に供給される電力の低下にともなって、揮発性記憶回路 2を構成しているトランジス夕のドレイン側から電荷が消費されるため、記憶情報が自発的に変化するおそれがあるからである。

ここで、第 1回路切替スィヅチ 9 と第 2回路切替スイッチ 10 にはトランスファーゲートを用いているが、トランスファ一ゲ一トと同様に揮発性記憶回路 2を構成しているトランジスタの電荷消費を防止できる構成であれば何であってもよい, 一方、第 3回路切替スィッチ 11 と第 4回路切替スイッチ 12 とによって、揮発性記憶回路 2と不揮発性記憶回路 3とを導通状態とし、後述するように、揮発性記憶回路 2から不揮発性記憶回路 3への記憶情報の移動を可能とする。第 3回路切替スィヅチ 11 と第 4回路切替スィツチ 12も、トランスファーゲ一トを用いているが、トランスファーゲ一ト以外の構成であってもよい。また、電源切離信号は、電源切離信号入力線 8を介して不揮発性回路 3内©情報書込回路 3bに設けた第 1スィツチトランジスタ 15のゲート端子、及び第 2スィツチトランジスタ 16のゲ一ト端子にも入力し、同電源切離信号の入力にともな 'つて、第 1スィツチトランジスタ 15 と並列に配設したコンデンサからなる第 1書込作動用電源 21、及び第 2スィツチトランジスタ 16 と並列に配設したコンデンサからなる第 2書込作動用電源 22を作動させ、主電源から供給される電力は低下しているにもかかわらず、第 1書込作動用電源 21 と第 2書込作動用電源 22からの書込作動用電力により、不揮発性記憶回路 2による書込動作を確実に行なうベく構成している。ここで、第 1書込作動用電源 21及び第 2書込作動用電源 22が電力備蓄手段である。

さらに、電源切離信号は、電源切離信号入力線 8を介して揮発性回路 2に設けた第 3スィツチトランジスタ 23のゲート端子にも入力し、同電源切離信号の入力にともなって、第 3スィツチトランジスタ 23 と並列に配設したコンデンサからなる情報保持用電源 24を作動させることにより、主電源から供給される電力は低下しているにもかかわらず、情報保持用電源 24からの情報保持用電力を得て、揮発性記憶回路 2における情報が消失することを防止している。ここで、情報保持用電源 24が電力備蓄手段である。

パワーオフ信号に基づく電源切離信号の生成と同時に、パワーオフ信号に基づいて、書込開始信号生成回路（図示せず）が作動し、図 2 ( d ) に示すように書込開始信号を出力する。

書込開始信号は、書込開始信号入力線 14を介して情報書込回路 3bに入力され、特に、同情報書込回路 3bに設けた書込制御スィツチトランジス夕 25のゲ一トに入力することにより、第 1書込作動用電源 21 による第 1書込作動用電力を磁気トンネル接合素子 Mに給電し、揮発性記憶回路 2の記憶情報を記憶すベく構成している。

電源切離信号及び書込開始信号は、上述したようにパワーオフ信号に基づいて生成するが、図 2 ( c ) 及び図 2 ( d ) に示すように、電源切離信号の立ち上がりを、書込開始信号の立ち上がりよりも急としておくことにより、電源切離信号による回路の切替が行なわれた後に、書込開始信号による情報書込回路 3bの書込動作を行なうことができるので、情報書込回路 3bで書込処理される情報が壊れることが無く、正確に記憶することができる。

一方、揮発性記憶回路 2では、図 2 ( e ) に記憶保持状態として示すように、情報書込回路 3bによる書込動作が終了するまで記憶情報を保持し、その後、電力低下にともなって記憶情報が消失し、不保持状態となる。なお、情報書込回路 3b による書込動作が終了するまでの間、記憶情報を保持することができるように、情報保持用電源 24となっているコンデンサの容量を設定している。

以上が、給電停止時に複合記憶回路 1が行なう動作である。

3 ) 給電再開時における複合記憶回路の動作説明

図 3に示したタイミングチヤ一卜に基づいて、給電が停止していた状態から給電が再開された場合における複合記憶回路 1の動作を説明する。

図 3 ( a ) は、給竃再開にともなって電源から複合記憶回路 1を有するシステム L S Iチップに供給される供給電力量のタイミング図である。そして、システム L S Iチップへの供給電力量が所定値に達したところで、システム L S Iチヅプのパワー ·オン ■ リセヅト回路（図示せず）が作動し、図 3 ( b ) に示すようにパワーオン信号を出力する。パワーオン信号は、システム L S Iチップの各機能ブロックに伝達するに十分なパルス幅を有している。

パワーオン信号に基づいて読出開始信号生成回路（図示せず）は、図 3 ( c ) に示す読出開始信号を生成し、同読出開始信号を情報読出回路 3aの読出開始信号入力線 13に入力する。

読出開始信号の入力に基づいて情報読出回路 3aが作動する。すなわち、読出開始信号を、情報読出回路 3aの第 1読出作動スィツチトランジスタ 17aのゲート、及び第 2読出作動スィツチトランジスタ 17bのゲートに入力し、磁気トンネル接合素子 Mから情報を読み出す。

読み出した情報は情報読出回路 3aに設けたセンスアンプ回路 18で増幅し、第 1接続線 4及び第 2接続線 5を介して揮発性記憶回路 2に入力する。.なお、センスアンプ回路 18には、ィコライズトランジスタ 19及びスィツチトランジスタ 20 を設け、同トランジス夕 19, 20のゲートに読出開始信号入力線 13を接続して読出開始信号の入力を行ない、読出開始信号の入力に基づいてセンスアンプ回路 18 による増幅処理を行なうべく構成している。

読出開始信号は、情報読出回路 3aが磁気トンネル接合素子 Mから情報を読み出すのに十分な時間だけ作動するようにしている。従って、情報読出回路 3aを.有する不揮発性記憶回路 3は、起動後に所定時間だけ作動し、その後作動を停止するので、余分な電力の消費を抑制することができ、低消費電力化をはかることができる。

一方、揮発性記憶回路 2は、図 3 ( d ) に記憶保持状態として示すように、パヮーオン信号に基づいて初期クリア処理 Cを行ない、次いで、情報読出回路 3a から記憶情報が入力されることにより、その入力された記憶情報を格納して保持する。

以上が、給電再開時に複合記憶回路 1が行なう動作である。

産業上の利用可能性

( 1 ) 請求の範囲第 1項記載の本発明では、記憶回路を揮発性記憶回路と不揮発性記憶回路とを並列に接続して構成し、揮発性記憶回路の記憶情報と同一情報を不揮発性記憶回路に記憶することによって、通常の情報の書き込み及び読み出しには揮発性記憶回路を用いる一方で、給電停止状況となって揮発性記憶回路の記憶情報が消失する場合には、揮発性記憶回路の記憶情報と同一情報を不揮発性記憶回路で記憶することができ、情報の書込動作及び情報の読出動作の速度は高速としたまま、給電停止にも記憶情報を保持し続けることができる複合記憶回路を提供できる。

請求の範囲第 2項記載の本発明では、揮発性記憶回路への電力供給の低下にとなつて、不揮発性記憶回路に揮発性記憶回路の記憶情報を書き込むベく構成したことによって、揮発性記憶回路への供給電力低下にともなつて揮発性記憶回路の記憶情報が消失する際に、喪失する情報を不揮発性記憶回路に書き込んで記憶させることができ、記憶情報の消失を防止できる複合記憶回路を提供できる。請求の範囲第 3項記載の本発明では、揮発性記憶回路への電力供給の低下にともなつて、揮発性記憶回路の記憶情報の変更を禁止すベく構成したことによって、揮発性記憶回路への電力供給低下にともなって揮発性記憶回路の記憶情報に変更が生じることを防止でき、正常な記憶を保持することができるので、不揮発性記憶回路に正しい情報を書き込んで記憶させることができる複合記憶回路を提供できる。

請求の範囲第 4項記載の本発明では、揮発性記憶回路と不揮発性記憶回路の少なくともいずれか一方に、電力備蓄手段を設けたことによって、電力供給の低下にともなって揮発性記憶回路が記憶情報の保持が困難となる場合や、不揮発性記憶回路が書込動作不能となる場合に、電力備蓄手段から電力供給を行なうことにより、揮発性記憶回路では、同揮発性記憶回路の記憶情報が不揮発性記憶回路に書き込まれるまで保持でき、また、不揮発性記憶回路では、揮発性記憶回路の記憶情報の書き込みが終了するまで不揮発性記憶回路を動作させることができ、揮発性記憶回路の記憶情報の不揮発性記憶回路への確実な書き込みが行なえる複合記憶回路を提供できる。

請求の範囲第 5項記載の本 ¾明では、停電あるいは電力供給低下後の給電再開時に、不揮発性記憶回路の記憶情報を揮発性記憶回路に戻すべく構成したことによって、一旦記憶が消失した揮発性記憶回路に、給電再開時に不揮発性記憶回路の記憶情報を戻すことにより、その記憶情報を使用する際には、読出動作の速い揮発性記憶回路から記憶情報の読み出しが行なえる複合記憶回路を提供できる。請求の範囲第 6項記載の本発明では、不揮発性記憶回路の記憶情報を.揮発性記憶回路に戻した後、不揮発性記憶回路への電力供給を抑制すべく構成したことによって、揮発性記憶回路に不揮発性記憶回路の記憶情報を戻した後は、動作する必要がない不揮発性記憶回路への電力供給を抑制することにより消贅電力を抑制することができ、低消費電力化をはかることができる複合記憶回路を提供できる。請求の範囲第 7項記載の本発明では、上記の複合記憶回路を有することに特徴を有する半導体装置とすることによって、同半導体装置を内蔵した電子機器あるいは電気機器にィンスタントオン機能及びィンスタントオフ機能を付与することができる半導体装置を提供できる。しかも、停電などによる急な電力供給の停止の際にも、停止前の記憶状態を確実に保存することができ、利便性を極めて向上させることができる半導体装置を提供できる。

Claims

請求の範囲

1 . 記憶回路を揮発性記憶回路と不揮発性記憶回路とを並列に接続して構成し、揮発性記憶回路の記憶情報と同一情報を不揮発性記憶回路に記憶すぺく構成したことを特徴とする複合記憶回路。

2 . 揮発性記憶回路への電力供給の低下にともなって、不揮発性記憶回路に揮発性記憶回路の記憶情報を書き込むべく構成したことを特徴とする請求の範囲第 1 項記載の複合記憶回路。

3 . 揮発性記憶回路への電力供給の低下にともなって、揮発性記憶回路の記憶情報の変更を禁止すべく構成したことを特徴とする請求の範囲第 1項または請求の範囲第 2項に記載の複合記憶回路。

4 . 揮発性記憶回路と不揮発性記憶回路の少なくともいずれか一方に、電力備蓄手段を設けていることを特徴とする請求の範囲第 2項または請求の範囲第 3項記載の複合記憶回路。

5 . 停電あるいは電力供給低下後の給電再開時に、不揮発性記憶回路の記憶情報を揮発性記憶回路に戻すべく構成したことを特徴とする請求の範囲第 2 ~ 4項のいずれか 1項に記載の複合記憶回路。

6 . 不揮発性記憶回路の記憶情報を揮発性記憶回路に戻した後、不揮発性記憶回路への電力供給を抑制すベく構成したことを特徴とする請求の範囲第 5項記載の複合記憶回路。

7 . 請求の範囲第 1〜 6項のいずれか 1項に記載の複合記憶回路構造を有することを特徴とする半導体装置。